TW201530724A - 堆疊式晶片裝置 - Google Patents
堆疊式晶片裝置 Download PDFInfo
- Publication number
- TW201530724A TW201530724A TW104103001A TW104103001A TW201530724A TW 201530724 A TW201530724 A TW 201530724A TW 104103001 A TW104103001 A TW 104103001A TW 104103001 A TW104103001 A TW 104103001A TW 201530724 A TW201530724 A TW 201530724A
- Authority
- TW
- Taiwan
- Prior art keywords
- conductor
- pattern
- electrode pattern
- common electrode
- conductor pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
本發明涉及一種堆疊式晶片裝置,包含:第一堆疊單元,包括針對單元裝置區域分別設置的多個電極圖案,以及被形成為經連接以橫跨單元裝置區域的共用電極圖案;第二堆疊單元,設置在第一堆疊單元的頂部部分上,並且包括多個第一導體圖案;以及第三堆疊單元,設置在第一堆疊單元的底部部分上,並且包括多個第二導體圖案,其中第一導體圖案以及第二導體圖案形成於多個片材上,形成於一個片材上的第一導體圖案以及第二導體圖案是跨越多個單元裝置區域而形成,並且第一導體圖案以及第二導體圖案通過被形成為穿過至少一些所述片材的通路垂直地連接。
Description
本發明涉及一種堆疊式晶片裝置,其中具有不同特性的單元裝置組合到單一晶片,並且更特定地說,本發明涉及一種非定向的(undirected)並且已確保可靠性的堆疊式晶片裝置。
在電子裝置中,代表性被動裝置包含電阻器R、電容器C以及電感器L,並且這些被動裝置的功能以及作用是各種各樣的。舉例來說,電阻器控制流過電路的電流的流動,並且還起到在交流電電路中實現阻抗匹配的作用。電容器基本上起到阻斷直流電並且傳輸交流電信號的作用,配置時間常數電路、延遲電路、RC電路以及LC濾波器電路,並且移除自身的雜訊。電感器執行移除高頻雜訊以及阻抗匹配的功能。
另外,歸因於根據外加電壓而變化的電阻,變阻器裝置廣泛地用作保護裝置以用於保護重要的電子元件以及電路免受過電壓(湧電壓)以及靜電的影響。換句話說,即使電流未流過設置在電路內部的變阻器裝置,當不小於某一電壓的過電壓或歸因
於發光的過電壓施加在變阻器的兩個端子上時,變阻器裝置的電阻也會快速地減小,幾乎所有電流均流過變阻器裝置,並且沒有電流流過其它裝置,並且因此,電路被保護免受過電壓的影響。這些變阻器裝置最近傾向於被小型化以及陣列排列以便回應於電子裝置的小型化而保護大型積體電路等等免受靜電以及過電壓的影響。
舉例來說,可通過組合變阻器裝置與電阻器裝置來有效地保護重要的電子元件或電路免受過電壓的影響,並且可通過組合變阻器裝置與電感器裝置以移除雜訊分量來確保電子元件或電路的穩定操作。
以此方式,當各種單元裝置組合到一個晶片時,多個片材在垂直方向上堆疊以製造晶片,並且包含用於實現每一裝置的電極的導電圖案形成於每一片材上。此時,堆疊式晶片裝置變得具有根據單元裝置的水平排列或垂直堆疊排列的方向性。換句話說,堆疊式晶片在水平方向或垂直方向上具有不同特性的方向性。在這種狀況下,需要在用於電子電路中時對應於方向性來使用堆疊式晶片,並且需要指示方向辨識標記,使得可在製造堆疊式晶片時區分方向性。因此,製造製程變得複雜,在其使用中必須要小心,並且裝配步驟會延遲。
另外,在堆疊式晶片裝置中,形成穿透每一片材上的導電圖案的通孔,並且通過用導體來填充通孔而在垂直方向上連接導電圖案。此時,因為晶片是通過使多個片材堆疊以及壓縮而製
造,所以應力積聚在通孔被設置的區域上,尤其是在通孔以重疊方式被設置的區域上,通孔中的導體被修改,並且與鄰近於通孔中的導體的導電圖案相隔的距離相較於原先設計的距離變得較靠近。因此,未適當地實現堆疊式晶片裝置的設計特性。當通孔中的導體變得被嚴重地修改時,電被部分地集中為短路、造成漏電流或產生瞬態電流。
專利文獻1:韓國專利特許公開公告第10-2011--0049200號
本發明提供一種非定向的並且可用性極佳的堆疊式晶片裝置。
本發明還提供一種能夠限定或防止漏電流或瞬態電流並且確保可靠性的堆疊式晶片裝置。
根據示範性實施例,一種堆疊式晶片裝置包含:第一堆疊單元,第一堆疊單元包括針對單元裝置區域分別設置的多個電極圖案,以及被形成為經連接以橫跨單元裝置區域的共用電極圖案;第二堆疊單元,第二堆疊單元設置在第一堆疊單元的頂部部分上,並且包括多個第一導體圖案;以及第三堆疊單元,第三堆疊單元設置在第一堆疊單元的底部部分上,並且包括多個第二導體圖案,其中第一導體圖案以及第二導體圖案形成於多個片材上,形成於一個片材上的第一導體圖案以及第二導體圖案是跨越多個單元裝置區域而形成,並且第一導體圖案以及第二導體圖案
通過被形成為穿過至少一些所述片材的通路(via)垂直地連接。
第一導體圖案以及第二導體圖案可形成於一個片材上以橫跨至少兩個單元裝置,通路可包含形成於第一導體圖案的中心部分上的第一中心通路、形成於第一導體圖案的末端部分上的第一末端部分通路、形成於第二導體圖案的中心部分上的第二中心通路,以及形成於第二導體圖案的末端部分上的第二末端部分通路,第一中心通路以及第二中心通路的中心軸線可彼此分離,並且第一末端部分通路以及第二末端部分通路可在水平方向上分離地設置。
第一中心通路以及第一末端部分通路可在垂直方向上交替地形成,並且第二中心通路以及第二末端部分通路可在垂直方向上交替地形成。
堆疊式晶片裝置可進一步包含:多個第一外部端子,多個第一外部端子經配置以連接到多個電極圖案的部分以及多個第一導體圖案;多個第二外部端子,多個第二外部端子經配置以連接到多個電極圖案的其餘部分以及多個第二導體圖案;以及共用外部端子,共用外部端子連接到共用電極圖案。第一外部端子以及第二外部端子交替地設置。
多個電極圖案的一個經暴露末端部分的寬度可窄於另一末端部分的寬度,並且多個電極圖案的末端部分中的至少一者可偏離經配置以將電極圖案劃分成兩個部分的中心線。
共用電極圖案可包含在面對通路的部分的至少部分上的
非導體區域。
根據另一示範性實施例,一種堆疊式晶片裝置包含:第一堆疊單元,第一堆疊單元包括針對單元裝置區域分別設置的多個電極圖案,以及被形成為經連接以橫跨單元裝置區域的共用電極圖案;以及導體堆疊單元,導體堆疊單元經配置以設置在第一堆疊單元的頂部部分以及底部部分的至少一個側上,並且包括多個導體圖案,其中導體圖案形成於多個片材上,並且通過被形成為穿過至少一些所述片材的通路垂直地連接,並且共用電極圖案包括在面對通路的部分的至少部分上的非導體區域。
導體堆疊單元可包含:第二堆疊單元,第二堆疊單元設置在第一堆疊單元的頂部部分上,並且包含多個第一導體圖案;以及第三堆疊單元,第三堆疊單元設置在第一堆疊單元的底部部分上,並且包含多個第二導體圖案,其中第一導體圖案以及第二導體圖案中的至少一者形成於多個片材上,並且第一圖案以及第二圖案中的至少一者通過被形成為穿過至少一些所述片材的通路垂直地連接。
共用電極圖案可包含形成於電極圖案的頂部部分上的頂部共用電極圖案,以及形成於電極圖案的底部部分上的底部共用電極圖案,頂部共用電極圖案可包含在面對經配置以垂直地連接第一導體圖案的第一通路的部分上的非導體區域,並且底部共用電極圖案可包含在面對經配置以垂直地連接第二導體圖案的第二通路的部分上的非導體區域。
共用電極圖案可包含形成於電極圖案的頂部部分上的頂部共用電極圖案,以及形成於電極圖案的底部部分上的底部共用電極圖案,並且頂部共用電極圖案以及底部共用電極圖案可包含在面對經配置以垂直地連接第一導體圖案的第一通路的部分上以及在面對經配置以垂直地連接第二導體圖案的第二通路的部分上的非導體區域。
第一通路可包含形成於第一導體圖案的中心部分處的第一中心通路,以及形成於第一導體圖案的末端部分處的第一末端部分通路,第二通路可包含形成於第二導體圖案的中心部分處的第二中心通路,以及形成於第二導體圖案的末端部分處的第二末端部分通路,並且第一末端部分通路以及第二末端部分通路可在水平方向上分離地設置在不同位置處。
電極圖案可包含在面對通路的部分的至少部分上的非導體區域。
共用電極圖案可形成於片材上,並且非導體區域可包含共用電極圖案的部分被移除並且片材被暴露的區域。另外,非導體區域包括經配置以覆蓋共用電極圖案的部分的絕緣層。此外,非導體區域可以與通路的尺寸相同或大於通路的尺寸的尺寸而形成。
10‧‧‧堆疊式晶片裝置
11‧‧‧堆疊
100‧‧‧堆疊式片材
101‧‧‧片材
102‧‧‧片材
103‧‧‧片材
110‧‧‧電極圖案
111‧‧‧電極
112‧‧‧電極
120‧‧‧共用電極圖案
121‧‧‧頂部共用電極圖案
122‧‧‧底部共用電極圖案
200‧‧‧片材
201‧‧‧片材
202‧‧‧片材
203‧‧‧片材
204‧‧‧片材
205‧‧‧片材
206‧‧‧片材
210‧‧‧第一導體圖案
211‧‧‧1-1導體圖案
212‧‧‧1-2導體圖案
213‧‧‧1-3導體圖案
214‧‧‧1-4導體圖案
215‧‧‧1-5導體圖案
216‧‧‧1-6導體圖案
300‧‧‧片材
301‧‧‧片材
302‧‧‧片材
303‧‧‧片材
304‧‧‧片材
305‧‧‧片材
306‧‧‧片材
310‧‧‧第二導體圖案
311‧‧‧1-1導體圖案
312‧‧‧1-2導體圖案
313‧‧‧1-3導體圖案
314‧‧‧1-4導體圖案
315‧‧‧1-5導體圖案
316‧‧‧1-6導體圖案
411‧‧‧假模製片材
412‧‧‧假片材
413‧‧‧假片材
414‧‧‧假片材
500‧‧‧通路
510‧‧‧第一通路
511‧‧‧第一中心通路
511a‧‧‧通路孔
512‧‧‧第一末端部分
512a‧‧‧通路孔
513‧‧‧第二非導體區域
520‧‧‧第二通路
521‧‧‧第二中心通路
521a‧‧‧通路孔
522‧‧‧第二末端部分通路
522a‧‧‧通路孔
600‧‧‧外部端子
611‧‧‧第一外部端子
612‧‧‧第二外部端子
613‧‧‧共用外部端子
700‧‧‧非導體區域
711‧‧‧中心非導體區域
711a‧‧‧非導體區域
711b‧‧‧非導體區域
712‧‧‧第一非導體區域
713‧‧‧第二非導體區域
720‧‧‧非導體區域
730‧‧‧絕緣層
A‧‧‧導體堆疊單元
B‧‧‧第一堆疊單元
C‧‧‧導體堆疊單元
C1‧‧‧電容器
C2‧‧‧電容器
L‧‧‧電感器
可從結合隨附圖式而進行的以下描述更詳細地理解示範性實施例,在圖式中:圖1為示意性地說明根據示範性實施例的堆疊式晶片裝置的分解透視圖以及外觀。
圖2為用於解釋圖1的裝置的內部圖案的概念橫截面圖。
圖3為圖1的裝置中的單元裝置的等效電路圖。
圖4為示意性地說明根據另一示範性實施例的堆疊式晶片裝置的分解透視圖以及外觀。
圖5為詳細地說明圖4的裝置的第一堆疊單元的分解透視圖。
圖6以及圖7為詳細地說明根據示範性實施例的修改實例的堆疊式晶片裝置的第一堆疊單元的分解透視圖。
圖8為詳細地說明根據示範性實施例的修改實例的堆疊式晶片裝置中的非導體區域的橫截面圖。
在下文中,將參考隨附圖式來詳細地描述特定實施例。然而,本發明可以不同形式予以具體化,並且不應被認作限於本文所闡述的實施例。更確切地說,提供這些實施例以使得本發明將詳盡並且完整,並且將向所屬領域的技術人員充分地傳達本發明的範圍。在諸圖中,出於說明清楚起見而誇示或放大元件的尺寸。類似參考數字在全文中指代類似元件。
圖1為示意性地說明根據示範性實施例的堆疊式晶片裝
置的分解透視圖以及外觀,並且圖2為說明圖1的裝置的內部圖案的橫截面概念圖。換句話說,圖2為沿著導體圖案的延伸方向垂直地切割以便展示導體圖案的內部橫截面的橫截面概念圖。圖3為圖1的裝置中的單元裝置的等效電路圖。
參看圖1以及圖2,根據示範性實施例的堆疊式晶片裝置10包含:第一堆疊單元B,第一堆疊單元B包含針對每一單元裝置區域所設置的多個電極圖案110,以及被形成為經連接以橫跨單元裝置區域的共用電極圖案120;以及導體堆疊單元A以及C,導體堆疊單元A以及C設置在第一堆疊單元B的頂部部分以及底部部分的至少一個側上,並且包含多個導體圖案210以及310,其中導體圖案210以及310形成於多個片材200以及300上,並且通過被形成為穿過片材的至少一部分的通路500垂直地連接。另外,導體堆疊單元A以及C可包含設置在第一堆疊單元B的頂部部分上並且具有多個第一導體圖案210的第二堆疊單元A,並且可包含設置在第一堆疊單元B的底部部分上並且具有多個第二導體圖案310的第三堆疊單元C。換句話說,導體堆疊單元A以及C可僅設置在第一堆疊單元B的頂部部分或底部部分上,或可設置在頂部部分以及底部部分兩者上。此外,第一堆疊單元B與導體堆疊單元A以及C可為具有所需性質的裝置被實施的堆疊11。舉例來說,第一堆疊單元B為多個電容器被設置的堆疊,並且導體堆疊單元A以及C為多個電感器被設置的堆疊。用於堆疊單元中的每一者中的片材為堆疊式片材,堆疊式片材中的每一者上形成有
每一圖案並且堆疊式片材中的每一者堆疊,並且可為陶瓷材料或另一材料,例如,半導電陶瓷片材、絕緣陶瓷片材或變阻器材料片材。此外,可在整個堆疊中使用相同材料的片材,或可針對每一堆疊單元使用不同材料的片材。
第一堆疊單元B為如下堆疊:其中形成有針對單元裝置區域(用點線指示)分別設置的多個圖案110的片材101與具有被形成為經連接以橫跨單元裝置區域的共用電極圖案120的片材102以及103堆疊,並且堆疊式片材100的數目並不受到限制。舉例來說,如圖1所說明,具有共用電極圖案的片材可圍繞形成有電極圖案110的片材101僅堆疊在頂部部分或底部部分上,或具有共用電極圖案121以及122的片材102以及103可分別堆疊在頂部部分以及底部部分上。
多個電極圖案110與共用電極圖案121以及122為中間具有片材的面對彼此的內部電極,並且針對每一單元裝置形成電容器。形成於一個片材上的多個電極圖案110針對每一單元裝置包含面對彼此的一對電極111以及112,並且電極111以及112彼此分離。電極圖案110被形成為具有預定面積,並且其形狀並不受到特定限制。即,如所說明,形狀可為四邊形形狀或另一不同形狀。電極圖案110延伸到在片材101內部的片材101的一個側,並且在片材101的這一個側處暴露於外部。舉例來說,電極圖案110在片材101的短側方向上延伸並且在片材101的長側處暴露。電極圖案110的經暴露末端部分連接到待稍後描述的外部端子
600。此時,多個電極圖案110的經暴露的一個末端部分的寬度可小於另一末端部分的寬度,並且因此,電極圖案110的末端部分之間的間隔增加以暴露末端部分。當經暴露末端部分連接到外部端子600時,經暴露末端部分彼此的連接可受到限定。多個電極圖案的一個末端部分中的至少一者可被定位為偏離將電極圖案110劃分成兩個部分的中心線,如圖5所說明。因此,可均一地加寬以及調整電極圖案110之間的間隔。另外,可通過調整電極圖案110的面積來調整電容值。
共用電極圖案120被形成為經連接以橫跨在片材上劃分的單元裝置區域。共用電極圖案120可用作針對每一單元裝置所連接的共用電極,並且可連接到共用外部端子613,即,接地端子。電極圖案110可針對每一單元裝置連接到其它單獨外部端子,但共用電極圖案可連接到共用接地。共用電極圖案120的形狀以及面積並不受到特定限制,並且面對形成於每一單元裝置區域處的電極圖案110以及具有重疊面積是足夠的。舉例來說,如圖式所說明,共用電極圖案120具有類似於一個片材的形狀的四邊形形狀,並且在片材的末端部分處暴露。即,共用電極圖案120可沿著片材的長側方向延伸,並且在片材的兩個短側處暴露於外部。
共用電極圖案120可垂直地從電極圖案110分離地安裝以形成電容器,並且通過調整安裝的數目以及安裝的位置而改變電容值。另外,共用電極圖案120可包含在面對通路500的部分的至少一部分上的非導體區域。導體圖案(即,第一導體圖案210
以及第二導體圖案310)形成於多個片材200以及300上,形成於一個片材上的第一導體圖案210以及第二導體圖案310是跨越多個單元裝置區域而形成,並且第一圖案210以及第二圖案310通過被形成為穿過片材的至少一部分的通路500垂直地連接。導體圖案210以及310為長長地延伸並且水平地以及垂直地延伸的導線。此時,由長線形成的導體圖案210以及310可用作具有預定電阻值(例如,50Ω)的電感器。當導體圖案210以及310的長度延伸時,電阻值可增加。舉例來說,可通過改變形成有導體圖案210以及310的片材200以及300的堆疊的數目而在幾歐姆到幾十歐姆的範圍內調整電阻值。此外,導體圖案210以及310可跨越單元裝置區域而形成,並非針對一個片材上的每一單元裝置區域而形成。舉例來說,如圖1所說明,第一導體圖案210以及第二導體圖案310可被形成為橫跨一個片材上的至少兩個單元裝置區域。換句話說,一個導體圖案可圍繞第一堆疊單元B形成於對應於這兩個單元裝置區域的面積上。因此,單元裝置(一對電容器)在第一堆疊單元B中的一個片材上佔據的面積以及數目可不同於單元裝置(一個電感器)在導體堆疊A以及C中的一個片材上佔據的面積以及數目。舉例來說,4個電極圖案(4對電容器)在水平方向上設置在第一堆疊單元B中,並且導電圖案(一個電感器)在水平方向上成雙地以及在垂直方向上成雙地設置在導體圖案單元A以及C中。因此,相同平面上的電極圖案當中的兩者連接到頂部部分側上的兩個導體圖案(即,兩個第一導體圖案
210),並且電極圖案當中的另外兩者連接到兩個導體圖案(即,兩個第二導體圖案310)以分別形成包含一對電容器以及一個電感器的單元裝置。此時,電極圖案110與導體圖案210以及310通過外部端子600而連接。換句話說,多個電極圖案110的部分(偶數電極圖案)以及多個第一導體圖案210可連接到多個第一外部端子611,並且其餘部分(奇數電極圖案)以及多個第二導體圖案310可連接到多個第二外部端子612。此時,第一外部端子611以及第二外部端子612可在堆疊式晶片裝置的長側方向上形成於外部側表面上,並且沿著側表面交替地設置。另外,當第一導體圖案210以及第二導體圖案310在中間具有第一堆疊單元B的情況下垂直地設置時,第一導體圖案210以及第二導體圖案310可面對彼此而對稱地設置,並且由第一導體圖案210中的一者以及第二導體圖案310中的一者分別佔據的面積可相同或類似。此時,第一導體圖案210的經暴露末端部分以及第二導體圖案310的經暴露末端部分可在水平方向上設置在不同位置處,並且在水平方向上交替地暴露。
導體圖案(即,第一導體圖案210以及第二導體圖案310)可以螺旋形類型、曲折形式、鋸齒形類型等等而形成,在水平方向上以多個(例如,兩個)而形成,並且在垂直方向上通過被形成為穿過多個片材的通路500而連接。垂直地穿透的通路孔(511a、512a、521a、522a)被形成為穿過形成有導體圖案的片材的至少一部分,通路孔的內側填充有導體材料以形成通路500,並
且因此,通路500可電學上或物理上連接上部片材以及下部片材上的導體圖案。
通路500可根據導體圖案210以及310的形狀以最小數目而形成,並且可在水平方向以及垂直方向(向上方向以及向下方向)上分離地或交替地形成。舉例來說,通路500可包含垂直地連接第一導體圖案210的第一通路510,以及垂直地連接第二導體圖案310的第二通路520。此外,第一通路510可包含形成於第一導體圖案210的中心部分處的第一中心通路511,以及形成於第一導體圖案210的末端部分處的第一末端部分通路512,並且第二通路520可包含形成於第二導體圖案310的中心部分處的第二中心通路521,以及形成於第二導體圖案310的末端部分處的第二末端部分通路522。此處,第一中心通路511的垂直中心軸線以及第二中心通路521的垂直中心軸線可在水平方向上分離地設置,並且第一末端部分通路以及第二末端部分通路可在水平方向上分離地設置。換句話說,第一末端部分通路以及第二末端部分通路可在水平方向上形成於不同位置處。另外,第一中心通路511以及第一末端部分通路512在垂直方向上交替地形成,並且第二中心通路521以及第二末端部分通路522可在垂直方向上交替地形成。因此,每一通路500可相對於一個片材的每一導體圖案而形成僅一個通路或並不形成通路。換句話說,在形成有第一導體圖案210以及第二導體圖案310的第二堆疊單元B以及第三堆疊單元C中,形成有導體圖案的片材200以及300當中的最低層的片
材206以及306不具有通路,並且剩餘片材201到205以及301到305分別具有針對每一導體圖案所形成的一個通路。另外,通路未在垂直鄰近的片材中以重疊方式形成於相同位置處,並且圍繞第一堆疊單元B形成於頂部部分上定位的第二堆疊單元A中的第一通路510以及形成於底部部分上定位的第三堆疊單元C中的第二通路520未在水平方向上形成於相同位置處。通路的此類分散式分佈減少在垂直方向上重疊的通路,並且因此即使在片材被堆疊以及壓縮時仍減少通路的修改。此外,可通過減少通路的修改來維持各種電特性。
舉例來說,如圖2以及圖3所說明,當包含交替地形成於中心部分以及其末端部分處的螺旋形導體圖案以及通路時,第一導體圖案210在水平方向上成雙地形成於一個片材上。第一導體圖案210中的每一者在垂直方向上包含形成於第一片材201上的1-1導體圖案211、形成於第二片材202上的1-2導體圖案212、形成於第三片材203上的1-3導體圖案213、形成於第四片材204上的1-4導體圖案214、形成於第五片材205上的1-5導體圖案215,以及形成於第六片材206上的1-6導體圖案216。第二導體圖案310中的每一者在垂直方向上包含形成於第一片材301上的1-1導體圖案311、形成於第二片材302上的1-2導體圖案312、形成於第三片材303上的1-3導體圖案313、形成於第四片材304上的1-4導體圖案314、形成於第五片材305上的1-5導體圖案315,以及形成於第六片材306上的1-6導體圖案316。此外,這
些圖案的部分(更確切地說,1-1導體圖案211以及1-6導體圖案216)使其末端部分暴露於外部並且連接到外部端子600。另外,第一中心通路511形成於第一片材201、第三片材203以及第五片材205中的第一導體圖案的中心部分處,並且第一末端部分通路512形成於第二片材202以及第四片材204中的第一導體圖案的末端部分處。因此,1-1導體圖案211到1-6導體圖案216可通過第一中心通路511以及第一末端部分512而連接,並且形成一個線結構。第二導體圖案310以及第二通路520形成於相同結構中,並且省略其描述。
另外,堆疊式晶片裝置10包含在堆疊11的外部表面處的外部端子600,第一堆疊B、第二堆疊A以及第三堆疊C堆疊在堆疊11中。共用電極圖案121以及122在堆疊式晶片的短側方向上連接到側表面處的共用外部端子613,電極圖案110當中的偶數圖案以及第一導體圖案210的經暴露末端部分在堆疊式晶片的長側方向上連接到側表面處的第一外部端子611,並且電極圖案110當中的奇數圖案以及第二導體圖案310的經暴露末端部分在堆疊式晶片的長側方向上連接到側表面處的第二外部端子612。
用作電感器L的導體圖案210以及310連接到堆疊式晶片中的第一外部端子611以及第二外部端子612,等效電容器C1是由連接到第一外部端子611以及第二外部端子612的一個側表面端子的一個側電極111以及連接到共用外部端子613的共用電極圖案120形成,並且等效電容器C2是由連接到第一外部端子
611以及第二外部端子612的另一側表面端子的另一側電極112以及連接到共用外部端子613的共用電極圖案120形成。因此,如圖3所說明,堆疊式晶片裝置中的每一單元裝置可被製造有π型電感器-電容器(LC)濾波器,其中電容器C1以及C2分別連接到電感器L的兩個側。當然,當形成有電極圖案110以及共用電極圖案120的片材與變阻器材料的片材一起被採用時,可製造π型電感器-變阻器(LV)濾波器。此外,可通過採用第一外部端子611以及第二外部端子612作為輸入或輸出級並且使用共用外部端子613作為接地來製造用於防止靜電的等效π型ESD濾波器。
此外,堆疊式晶片裝置具有π型結構並且在水平方向上對稱,並且通過圍繞用作電容器層的第一堆疊單元B將分別用作電感器層的第二堆疊單元A以及第三堆疊單元C設置在頂部部分以及底部部分上而還在垂直方向上對稱。因此,堆疊式晶片裝置為非定向的並且無需方向辨識標記,並且可在實施電子電路時容易地執行安裝步驟。
在下文中,簡要地描述堆疊式晶片裝置的製造方法。
首先,製備模製片材以用於允許每一圖案形成於模製片材上並且允許圖案之間的間隙垂直地分離。換句話說,使模製片材堆疊,並且接著塑化為裝置中的片材。較好的是以四邊形形狀而形成前述片材,但並不限於這種情形,並且根據最終製造的複雜堆疊式晶片裝置的用途,包含正方形或五邊形、圓形形狀或橢圓形狀的多邊形形狀是可能的。製造用於所需裝置的模製片材。
換句話說,製造變阻器模製片材以用於製造變阻器,製造電容器模製片材以用於製造電容器,並且製造電感器模製片材以用於製造電感器。在示範性實施例中,使用通常用作電容器的變阻器模製片材,並且在過電壓時快速地改變電阻。為此,使用出於工業用途而市售的變阻器裝置的原材料粉末,或通過對所需合成物進行球磨來製備原材料粉末,在所需合成物中用諸如水或乙醇的溶劑將諸如Bi2O3、CoO、MnO等等的添加劑添加到ZnO粉末歷時24小時。為了製備模製片材,與原材料粉末相對比,將作為添加劑的PVB基黏合劑測量為約6wt%,溶解於中以甲苯/乙醇為主的溶劑中,並且接著添加到所製備的變阻器粉末。接著,通過用小型球磨機進行碾磨以及混合歷時約24小時來製造料漿,並且以刮漿刀方法等等從料漿製造具有所需厚度的模製片材。此時,還可以前述方法從具有電容器合成物的原材料粉末以及具有熱變阻器裝置合成物的原材料粉末製造具有所需厚度的模製堆疊片材。另外,還可使用典型的絕緣模製片材,並且可使用半導電模製片材。除此之外,可使用印刷有鐵氧體圖案的假片材作為電感器模製片材。替代地,可分離地製造諸如單獨鐵氧體片材的電感器模製片材。另外,可針對每一堆疊單元使用相同材料模製片材,或還可使用另一材料模製片材。在示範性實施例中,在整個堆疊單元中使用相同材料的變阻器模製片材。此時,可通過使用衝壓裝置將垂直地穿透的通孔安裝在一些模製片材中。
通過使用經特別設計的圖案的網在所製造的模製片材中
的每一者上以網印方案來印刷含有諸如Ag、Pt、Pd、Ag-Pd、Ni-Cr、RuO2等等的材料的導電膏而形成電極圖案110、共用電極圖案120與導體圖案210以及310。換句話說,通過使用絲絹網以及導電膏將電極圖案110以及共用電極圖案120印刷在模製片材101、102以及103上以成為第一堆疊單元,並且將導體圖案210以及310印刷在模製片材210到206以及301到306上以成為第二堆疊單元以及第三堆疊單元。此時,通過將導電膏埋入在通孔中來填充通孔。
印刷有每一圖案的模製片材被堆疊為第一到第三堆疊單元B、A以及C的結構,如圖1示範性地所說明。另外,將用於保護堆疊單元的假模製片材411堆疊在最高部分上。通過堆疊,電極圖案110的部分與共用電極圖案120重疊,並且第一導體圖案210以及第二導體圖案310通過通孔(即,通路)內部的經填充導體而彼此連接。
將堆疊式堆疊壓縮以及切割為適當尺寸。舉例來說,當個別地切割單元裝置時,將單元裝置切割為單一晶片。當週期性地切割多個裝置時,將多個裝置切割為單一晶片。換句話說,如圖1所說明,當進行切割以允許設置四個單元裝置時,可將平行地設置的四個單元裝置切割為陣列型單一晶片。實際上,大量生產可為可能的,當形成於一個裝置中的圖案被形成為在一個片材上以多個重複地出現時,使那些片材堆疊,並且接著將堆疊式片材切割為所需裝置尺寸,例如,如圖1所說明而切割。
為了移除經切割堆疊內部的所有有機成分(諸如,各種黏合劑),通過在約300℃下進行加熱而烘烤經切割堆疊,並且增加溫度以使經切割堆疊在適當的燃燒溫度(例如,約1100℃)下燃燒。
將連接到每一電極圖案、共用電極圖案以及堆疊內部的導體圖案的外部端子600安裝在經燃燒堆疊外部以完成堆疊式晶片裝置。根據待形成的電極端子的數目以及位置(印刷在經燃燒堆疊的側表面上的外部端子的數目,例如,四個或一個),將Ag膏塗佈在圓周表面上具有凹槽的橡膠圓盤上,橡膠圓盤具有與小主體的緊密接觸並且旋轉(浸漬操作)以印刷電極。接著,製造外部端子,並且使外部端子在適當溫度下燃燒。在以上描述中,示範由四個單元裝置形成的一個晶片,但並不限於這種情形。另外,在以上描述中,即使示範出第一堆疊單元的頂部部分以及底部部分上的第二堆疊單元以及第三堆疊單元的導體圖案由被形成為穿過片材的通路垂直地連接,導體圖案仍可以其它各種方案而連接。
在下文中,提供針對第一堆疊B以及堆疊結構被改變的另一實施例的描述。圖4為說明根據另一實施例的堆疊式晶片裝置的分解透視圖以及外觀,並且圖5為詳細地說明圖4的裝置的第一堆疊單元的分解透視圖。包含這個實施例的每一堆疊單元的基本結構的大多數結構相同,並且省略關於相同部件的描述。
根據另一實施例的堆疊式晶片裝置包含:第一堆疊單元
B,第一堆疊單元B具有針對每一單元裝置區域分別設置的多個電極圖案,以及被形成為經連接以橫跨單元裝置區域的共用電極圖案;以及導體堆疊單元,導體堆疊單元定位在第一堆疊單元B的頂部部分以及底部部分的至少一個側上,並且包含多個導體圖案,其中導體圖案形成於多個片材上,通過被形成為穿過片材的至少一部分的通路垂直地連接,並且共用電極圖案包含在面對通路的部分的至少部分上的非導體區域。此處,導體堆疊單元可包含定位在第一堆疊單元B的頂部部分上並且具有多個第一導體圖案210的第二堆疊單元A,以及定位在第一堆疊單元B的底部部分上並且具有多個第二導體圖案310的第三堆疊單元C。第一導體圖案210以及第二導體圖案310中的至少一者可通過被形成為穿過至少一些所述片材的通路垂直地連接。
共用電極圖案110可具有形成於共用電極圖案110的頂側上的頂部共用電極圖案121,以及形成於電極圖案110的底側上的底部共用電極圖案122,並且可與幾乎完全地形成的片材102以及103的邊緣分離,接著,其兩個末端部分可形成到片材的邊緣並且暴露於外部。此外,共用電極圖案120還包含在分離地安裝在頂部部分或底部部分處的通路500a面對彼此的部分處的非導體區域700。舉例來說,如圖5所說明,頂部共用電極圖案121以及底部共用電極圖案122包含在面對垂直地連接第一導體圖案210的第一通路510的部分處以及在面對垂直地連接第二導體圖案310的第二通路520的部分處的非導體區域。換句話說,第一
非導體區域712形成於面對第一末端部分通路512的部分處,第二非導體區域513、713形成於面對第二末端部分通路522的部分處,並且中心非導體區域711可形成於第一中心末端部分511以及第二中心末端部分521面對彼此的部分處。此處,非導體區域700為電並不傳輸通過的絕緣區域,並且可包含共用電極圖案121以及122的部分被移除並且底部片材102以及103被暴露的區域。換句話說,共用電極圖案可在通路500與共用電極圖案重疊的區域處被移除。以此方式,當非導體區域700對應於通路500而安裝在共用電極圖案120上時,即使堆疊經壓縮以在製造堆疊式晶片裝置時按壓或修改通路500,因為安裝在鄰近於通路500的共用電極圖案上的非導體區域700為絕緣區域,所以仍可限定或防止發生漏電流或瞬態電流,或可限定或防止通路與共用電極圖案之間的短路。
此外,非導體區域700可被形成為具有與通路500的尺寸相同或大於通路500的尺寸的尺寸。舉例來說,通路500的直徑可在約30μm到約150μm的範圍內,並且此時,非導體區域700的直徑可在約30μm到約300μm的範圍內,或在約50μm到約250μm的範圍內。此外,通路500與非導體區域700的尺寸比率可在1倍到10倍的範圍內,並且通路500與非導體區域700的直徑比率可在1.5倍到9倍的範圍內。當通路的尺寸小於非導體區域的尺寸時,絕緣功能是不足夠的。當通路的尺寸過度地大於非導體區域的尺寸時,絕緣功能是足夠的,並且共用電極圖案的面積減少並
且其電容值減少。
此外,示範性實施例的堆疊式晶片裝置具有分別安裝在第一堆疊單元B與第二堆疊單元A之間以及第一堆疊單元B與第三堆疊單元C之間的假片材412以及413。當安裝假片材時,堆疊單元中的每一者之間的間隔增加,並且因此可限定或防止中間的幹擾。當然,通過移除假片材而非添加假片材,可增加定位在堆疊單元之間的邊界處的片材的厚度。換句話說,第一堆疊單元B的最低層片材122以及第二堆疊單元A的最低層片材206的厚度相較於其它片材的厚度可被允許較厚,例如,兩倍或更多倍。另外,堆疊式晶片裝置可包含甚至在整個堆疊的最低部分處的假片材414。
在下文中,描述非導體區域的結構被改變的修改實例。圖6以及圖7為詳細地說明根據示範性實施例的修改實例的堆疊式晶片裝置的第一堆疊單元的分解透視圖。圖8為詳細地說明根據示範性實施例的修改實例的堆疊式晶片裝置中的非導體區域的橫截面圖。在修改實例的堆疊式晶片裝置中,包含基本結構的大多數結構相同,並且省略關於相同部件的描述。
參看圖6,頂部共用電極圖案121包含在面對垂直地連接第一導體圖案的第一通路510(511以及512)的部分處的非導體區域711a以及712,以及在面對垂直地連接第二導體圖案的第二通路520(521以及522)的部分處的非導體區域711b以及713。換句話說,非導體區域僅安裝在對應於鄰近於每一共用電極圖案
的通路的部分處。由此,儘管絕緣功能針對通路的修改是足夠的,但可維持共用電極圖案的面積,並且可限定電容值的減少。
參看圖7,非導體區域可不僅安裝在共用電極圖案上,而且安裝在電極圖案上。電極圖案110可包含在面對通路500的部分的至少部分上的非導體區域720。換句話說,可移除電圖案110的部分以暴露底部部分中的絕緣片材101。因此,可更多地增加針對通路的修改的絕緣功能。然而,因為電極圖案110的面積減少極大地影響電容值,所以較好的是以較小面積而形成非導體區域720。
在參考圖8的前述描述中,即使非導體區域是以移除共用電極圖案或電極圖案的部分的方案而製造,仍可採用其它方案。舉例來說,非導體區域可包含覆蓋共用電極圖案或電極圖案的部分的絕緣層。換句話說,可安裝絕緣層730,絕緣層730塗佈為安裝非導體區域所需要的共用電極圖案區域的頂部部分上的絕緣材料。此時,絕緣材料可為與片材的材料相同或不同的材料。
除了這些實例以外,對非導體區域的各種修改也是可能的,並且也可在各種方案中組合以及改變所示範的實施例以及修改實例。
根據實施例,可通過在製造堆疊式晶片裝置時調整連接上部導體圖案與下部導體圖案的通路的排列來減少通路修改。另外,在對應於通路密集地設置在堆疊式晶片裝置中的區域的內部電極圖案中形成非導電區域。因此,可在堆疊式晶片裝置中限定
或防止短路、漏電流以及瞬態電流,並且可實施其原先設計的特性。以此方式,因為將電特性維持以及實施為經設計特性,所以可確保裝置可靠性。
此外,因為單元裝置在水平方向以及垂直方向上對稱地設置在根據實施例的堆疊式晶片裝置中,所以堆疊式晶片裝置可以相對於水平方向以及垂直方向為非定向的形式而使用。換句話說,堆疊式晶片裝置可用來在無選擇或辨識的情況下實施電子裝置,並且因此在裝配時不造成誤插入的情況下改善可用性。
此外,可通過調整堆疊式晶片裝置中的導電圖案或電極圖案的排列、面積、形狀、堆疊數目等等而容易地控制所需電特性值。
此外,可在不需要插入方向辨識標記的製程的情況下並且不添加其它額外製程的簡單製造製程來製造根據實施例的堆疊式晶片裝置,從而改善生產率並且減少製造成本。
儘管已參考特定實施例而描述堆疊式晶片裝置,但並不限於這種情形。因此,所屬領域的技術人員將易於理解,在不脫離由所附申請專利範圍界定的本發明的精神以及範圍的情況下,可對特定實施例進行各種修改以及改變。
10‧‧‧堆疊式晶片裝置
11‧‧‧堆疊
100‧‧‧堆疊式片材
101‧‧‧片材
102‧‧‧片材
103‧‧‧片材
110‧‧‧電極圖案
111‧‧‧電極
112‧‧‧電極
120‧‧‧共用電極圖案
121‧‧‧頂部共用電極圖案
122‧‧‧底部共用電極圖案
200‧‧‧片材
201‧‧‧片材
202‧‧‧片材
203‧‧‧片材
204‧‧‧片材
205‧‧‧片材
206‧‧‧片材
210‧‧‧第一導體圖案
211‧‧‧1-1導體圖案
212‧‧‧1-2導體圖案
213‧‧‧1-3導體圖案
214‧‧‧1-4導體圖案
215‧‧‧1-5導體圖案
216‧‧‧1-6導體圖案
300‧‧‧片材
301‧‧‧片材
302‧‧‧片材
303‧‧‧片材
304‧‧‧片材
305‧‧‧片材
306‧‧‧片材
310‧‧‧第二導體圖案
311‧‧‧1-1導體圖案
312‧‧‧1-2導體圖案
313‧‧‧1-3導體圖案
314‧‧‧1-4導體圖案
315‧‧‧1-5導體圖案
316‧‧‧1-6導體圖案
411‧‧‧假模製片材
500‧‧‧通路
510‧‧‧第一通路
511‧‧‧第一中心通路
512‧‧‧第一末端部分
520‧‧‧第二通路
521‧‧‧第二中心通路
522‧‧‧第二末端部分通路
600‧‧‧外部端子
611‧‧‧第一外部端子
612‧‧‧第二外部端子
613‧‧‧共用外部端子
A‧‧‧導體堆疊單元
B‧‧‧第一堆疊單元
C‧‧‧導體堆疊單元
Claims (16)
- 一種堆疊式晶片裝置,包括:第一堆疊單元,所述第一堆疊單元包括針對單元裝置區域分別設置的多個電極圖案,以及被形成為經連接以橫跨所述單元裝置區域的共用電極圖案;第二堆疊單元,所述第二堆疊單元設置在所述第一堆疊單元的頂部部分上,並且包括多個第一導體圖案;以及第三堆疊單元,所述第三堆疊單元設置在所述第一堆疊單元的底部部分上,並且包括多個第二導體圖案,其中所述第一導體圖案以及所述第二導體圖案形成於多個片材上,形成於一個片材上的所述第一導體圖案以及所述第二導體圖案是跨越多個單元裝置區域而形成,並且所述第一導體圖案以及所述第二導體圖案通過被形成為穿過至少一些所述片材的通路垂直地連接。
- 如申請專利範圍第1項所述的堆疊式晶片裝置,其中所述第一導體圖案以及所述第二導體圖案形成於一個片材上以橫跨至少兩個單元裝置,所述通路包括形成於所述第一導體圖案的中心部分上的第一中心通路、形成於所述第一導體圖案的末端部分上的第一末端部分通路、形成於所述第二導體圖案的中心部分上的第二中心通路,以及形成於所述第二導體圖案的末端部分上的第二末端部分通路, 所述第一中心通路以及所述第二中心通路的中心軸線彼此分離,並且所述第一末端部分通路以及所述第二末端部分通路在水平方向上分離地設置。
- 如申請專利範圍第2項所述的堆疊式晶片裝置,其中所述第一中心通路以及所述第一末端部分通路在垂直方向上交替地形成,並且所述第二中心通路以及所述第二末端部分通路在所述垂直方向上交替地形成。
- 如申請專利範圍第1項所述的堆疊式晶片裝置,進一步包括:多個第一外部端子,所述多個第一外部端子經配置以連接到所述多個電極圖案的部分以及所述多個第一導體圖案;多個第二外部端子,所述多個第二外部端子經配置以連接到所述多個電極圖案的其餘部分以及所述多個第二導體圖案;以及共用外部端子,所述共用外部端子連接到所述共用電極圖案,其中所述第一外部端子以及所述第二外部端子交替地設置。
- 如申請專利範圍第1項所述的堆疊式晶片裝置,其中所述多個電極圖案的一個經暴露末端部分的寬度窄於另一末端部分的寬度。
- 如申請專利範圍第5項所述的堆疊式晶片裝置,其中所述多個電極圖案的所述末端部分中的至少一者偏離經配置以將所 述電極圖案劃分成兩個部分的中心線。
- 如申請專利範圍第1至6項中任一項所述的堆疊式晶片裝置,其中所述共用電極圖案包括在面對所述通路的部分的至少部分上的非導體區域。
- 一種堆疊式晶片裝置,包括:第一堆疊單元,所述第一堆疊單元包括針對單元裝置區域分別設置的多個電極圖案,以及被形成為經連接以橫跨所述單元裝置區域的共用電極圖案;以及導體堆疊單元,所述導體堆疊單元經配置以設置在所述第一堆疊單元的頂部部分以及底部部分的至少一個側上,並且包括多個導體圖案,其中所述導體圖案形成於多個片材上,並且通過被形成為穿過至少一些所述片材的通路垂直地連接,並且所述共用電極圖案包括在面對所述通路的部分的至少部分上的非導體區域。
- 如申請專利範圍第8項所述的堆疊式晶片裝置,更包括第二堆疊單元與第三堆疊單元,其中所述第二堆疊單元設置在所述第一堆疊單元的頂部部分上,並且包括多個第一導體圖案;並且所述第三堆疊單元設置在所述第一堆疊單元的底部部分上,並且包括多個第二導體圖案, 其中所述第一導體圖案以及所述第二導體圖案中的至少一者形成於所述多個片材上,並且所述第一圖案以及所述第二圖案中的至少一者通過被形成為穿過至少一些所述片材的通路垂直地連接。
- 如申請專利範圍第9項所述的堆疊式晶片裝置,其中所述共用電極圖案包括形成於所述電極圖案的頂部部分上的頂部共用電極圖案,以及形成於所述電極圖案的底部部分上的底部共用電極圖案,所述頂部共用電極圖案包括在面對經配置以垂直地連接所述第一導體圖案的第一通路的部分上的非導體區域,並且所述底部共用電極圖案包括在面對經配置以垂直地連接所述第二導體圖案的第二通路的部分上的非導體區域。
- 如申請專利範圍第9項所述的堆疊式晶片裝置,其中所述共用電極圖案包括形成於所述電極圖案的頂部部分上的頂部共用電極圖案,以及形成於所述電極圖案的底部部分上的底部共用電極圖案,並且所述頂部共用電極圖案以及所述底部共用電極圖案包括在面對經配置以垂直地連接所述第一導體圖案的第一通路的部分上以及在面對經配置以垂直地連接所述第二導體圖案的第二通路的部分上的非導體區域。
- 如申請專利範圍第11項所述的堆疊式晶片裝置,其中所述第一通路包括形成於所述第一導體圖案的中心部分處的第一中 心通路,以及形成於所述第一導體圖案的末端部分處的第一末端部分通路,所述第二通路包括形成於所述第二導體圖案的中心部分處的第二中心通路,以及形成於所述第二導體圖案的末端部分處的第二末端部分通路,並且所述第一末端部分通路以及所述第二末端部分通路在水平方向上分離地設置在不同位置處。
- 如申請專利範圍第1至6項以及第8至12項中任一項所述的堆疊式晶片裝置,其中所述電極圖案包括在面對所述通路的部分的至少部分上的非導體區域。
- 如申請專利範圍第8至12項中任一項所述的堆疊式晶片裝置,其中所述共用電極圖案形成於片材上,並且所述非導體區域包括所述共用電極圖案的部分被移除並且所述片材被暴露的區域。
- 如申請專利範圍第8至12項中任一項所述的堆疊式晶片裝置,其中所述非導體區域包括經配置以覆蓋所述共用電極圖案的部分的絕緣層。
- 如申請專利範圍第8至12項中任一項所述的堆疊式晶片裝置,其中所述非導體區域是以與所述通路的尺寸相同或大於所述通路的尺寸的尺寸而形成。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140011099A KR20150090445A (ko) | 2014-01-29 | 2014-01-29 | 적층칩 소자 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201530724A true TW201530724A (zh) | 2015-08-01 |
Family
ID=52446200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104103001A TW201530724A (zh) | 2014-01-29 | 2015-01-29 | 堆疊式晶片裝置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9431988B2 (zh) |
EP (1) | EP2903158B1 (zh) |
JP (1) | JP2015142136A (zh) |
KR (1) | KR20150090445A (zh) |
CN (1) | CN104810359A (zh) |
TW (1) | TW201530724A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6252425B2 (ja) * | 2014-10-03 | 2017-12-27 | 株式会社村田製作所 | 電子部品 |
JP6798653B1 (ja) * | 2019-01-17 | 2020-12-09 | 株式会社村田製作所 | Lc複合部品及び通信端末装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5197170A (en) * | 1989-11-18 | 1993-03-30 | Murata Manufacturing Co., Ltd. | Method of producing an LC composite part and an LC network part |
US5312674A (en) | 1992-07-31 | 1994-05-17 | Hughes Aircraft Company | Low-temperature-cofired-ceramic (LTCC) tape structures including cofired ferromagnetic elements, drop-in components and multi-layer transformer |
JP3075003B2 (ja) * | 1993-03-19 | 2000-08-07 | 株式会社村田製作所 | 積層型ノイズフィルタ |
JP2001345212A (ja) | 2000-05-31 | 2001-12-14 | Tdk Corp | 積層電子部品 |
KR101092048B1 (ko) | 2002-08-29 | 2011-12-12 | 산텐 세이야꾸 가부시키가이샤 | Rho 키나아제 억제제 및 프로스타글란딘류를 포함하는녹내장 치료제 |
JP2005229434A (ja) * | 2004-02-13 | 2005-08-25 | Tdk Corp | 積層型フィルタ及び積層型フィルタアレイ |
JP2005294486A (ja) * | 2004-03-31 | 2005-10-20 | Tdk Corp | 積層型電子部品 |
TWI281781B (en) * | 2004-08-25 | 2007-05-21 | Murata Manufacturing Co | Noise filter and noise filter array |
JP3959091B2 (ja) * | 2004-12-15 | 2007-08-15 | Tdk株式会社 | サージ吸収回路 |
JP4240074B2 (ja) * | 2006-07-11 | 2009-03-18 | 株式会社村田製作所 | 積層型電子部品及び積層型アレイ電子部品 |
JP2008054287A (ja) * | 2006-07-27 | 2008-03-06 | Murata Mfg Co Ltd | ノイズフィルタアレイ |
CN101490953A (zh) * | 2006-07-27 | 2009-07-22 | 株式会社村田制作所 | 噪声滤波器阵列 |
EP2051394B1 (en) | 2006-08-09 | 2017-05-10 | Hitachi Metals, Ltd. | High frequency component and high frequency circuit for use therein |
US7843303B2 (en) | 2008-12-08 | 2010-11-30 | Alpha And Omega Semiconductor Incorporated | Multilayer inductor |
US7968374B2 (en) | 2009-02-06 | 2011-06-28 | Headway Technologies, Inc. | Layered chip package with wiring on the side surfaces |
KR101197393B1 (ko) * | 2009-11-04 | 2012-11-05 | 주식회사 아모텍 | 적층형 칩 소자 |
-
2014
- 2014-01-29 KR KR1020140011099A patent/KR20150090445A/ko not_active Application Discontinuation
-
2015
- 2015-01-23 JP JP2015010770A patent/JP2015142136A/ja active Pending
- 2015-01-26 EP EP15152490.7A patent/EP2903158B1/en active Active
- 2015-01-28 US US14/608,115 patent/US9431988B2/en active Active
- 2015-01-29 TW TW104103001A patent/TW201530724A/zh unknown
- 2015-01-29 CN CN201510047964.6A patent/CN104810359A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US9431988B2 (en) | 2016-08-30 |
CN104810359A (zh) | 2015-07-29 |
KR20150090445A (ko) | 2015-08-06 |
EP2903158A2 (en) | 2015-08-05 |
US20150214916A1 (en) | 2015-07-30 |
EP2903158A3 (en) | 2015-11-18 |
EP2903158B1 (en) | 2019-12-04 |
JP2015142136A (ja) | 2015-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10218330B2 (en) | Laminated chip device | |
KR100573364B1 (ko) | 칩형 써지 어레스터 및 이의 제조 방법 | |
KR20160131879A (ko) | 감전 방지 소자 및 이를 구비하는 전자기기 | |
TWI614990B (zh) | 電路保護裝置 | |
KR101554333B1 (ko) | 회로 보호 소자 | |
JP4637674B2 (ja) | 積層コンデンサ | |
CN107045648A (zh) | 电子部件 | |
JP4621203B2 (ja) | 複合積層チップ素子 | |
KR20110065007A (ko) | 정전방전 보호 기능을 갖는 이엠아이 엘씨 필터 | |
KR100813195B1 (ko) | 정전기 보호 소자 | |
TW201530724A (zh) | 堆疊式晶片裝置 | |
KR100638802B1 (ko) | 다양한 커패시턴스 값을 갖는 적층 칩 소자 | |
KR100711092B1 (ko) | 적층형 칩 소자 | |
KR101135354B1 (ko) | 회로 보호 소자 및 그 제조 방법 | |
KR101468138B1 (ko) | 적층형 칩 소자 | |
KR100470116B1 (ko) | 복합 적층 칩 소자 | |
KR20090037099A (ko) | 적층 칩 소자 및 이의 제조 방법 | |
KR100672235B1 (ko) | 바리스터 및 그 제조 방법 | |
KR101207663B1 (ko) | Hdmi용 공통 모드 필터 제조 방법 | |
KR20070090677A (ko) | 적층형 칩 소자 및 그의 제조 방법 | |
CN110634676A (zh) | 多层电子组件及其制造方法 | |
KR100654295B1 (ko) | 칩 소자 | |
TWI580141B (zh) | 積層式電子衝擊保護電磁干擾濾波元件及其製造方法 | |
KR100635156B1 (ko) | 다련 바리스터-노이즈 필터 복합소자 | |
KR100848133B1 (ko) | 표면실장형 이엠아이 필터 |