CN104810359A - 堆叠式芯片装置 - Google Patents

Abstract

本发明涉及一种堆叠式芯片装置，堆叠式芯片装置包含：第一堆叠单元，第一堆叠单元包括针对单元装置区域分别布置的多个电极图案，以及形成为经连接以横跨单元装置区域的公共电极图案；第二堆叠单元，第二堆叠单元布置在第一堆叠单元的顶部部分上，并且包括多个第一导体图案；以及第三堆叠单元，第三堆叠单元布置在第一堆叠单元的底部部分上，并且包括多个第二导体图案，其中第一导体图案以及第二导体图案形成于多个片材上，形成于一个片材上的第一导体图案以及第二导体图案是跨越多个单元装置区域而形成，并且第一导体图案以及第二导体图案通过形成为穿过至少一些所述片材的通路垂直地连接。

Description

堆叠式芯片装置

技术领域

本发明涉及一种堆叠式芯片装置，其中具有不同特性的单元装置组合到单一芯片，并且更特定地说，本发明涉及一种非定向的(undirected)并且已确保可靠性的堆叠式芯片装置。

背景技术

在电子装置中，代表性无源装置包含电阻器R、电容器C以及电感器L，并且这些无源装置的功能以及作用是各种各样的。举例来说，电阻器控制流过电路的电流的流动，并且还起到在交流电电路中实现阻抗匹配的作用。电容器基本上起到阻断直流电并且传输交流电信号的作用，配置时间常数电路、延迟电路、RC电路以及LC滤波器电路，并且移除自身的噪声。电感器执行移除高频噪声以及阻抗匹配的功能。

另外，归因于根据外加电压而变化的电阻，变阻器装置广泛地用作保护装置以用于保护重要的电子组件以及电路免受过电压(浪涌电压)以及静电的影响。换句话说，即使电流未流过布置在电路内部的变阻器装置，当不小于某一电压的过电压或归因于发光的过电压施加在变阻器的两个端子上时，变阻器装置的电阻也会快速地减小，几乎所有电流均流过变阻器装置，并且没有电流流过其它装置，并且因此，电路被保护免受过电压的影响。这些变阻器装置最近倾向于被小型化以及排列以便响应于电子装置的小型化而保护大规模集成电路等等免受静电以及过电压的影响。

举例来说，可通过组合变阻器装置与电阻器装置来有效地保护重要的电子组件或电路免受过电压的影响，并且可通过组合变阻器装置与电感器装置以移除噪声分量来确保电子组件或电路的稳定操作。

以此方式，当各种单元装置组合到一个芯片时，多个片材(sheet)在垂直方向上堆叠以制造芯片，并且包含用于实现每一装置的电极的导电图案形成于每一片材上。此时，堆叠式芯片装置变得具有根据单元装置的水平安排或垂直堆叠安排的方向性。换句话说，堆叠式芯片在水平方向或垂直方向上具有不同特性的方向性。在这种状况下，需要在用于电子电路中时对应于方向性来使用堆叠式芯片，并且需要指示方向辨识标记，使得可在制造堆叠式芯片时区分方向性。因此，制造工艺变得复杂，在其使用中必须要小心，并且装配任务会延迟。

另外，在堆叠式芯片装置中，形成穿透每一片材上的导电图案的通孔，并且通过用导体来填充通孔而在垂直方向上连接导电图案。此时，因为芯片是通过使多个片材堆叠以及压缩而制造，所以应力积聚在通孔被布置的区域上，尤其是在通孔以重叠方式被布置的区域上，通孔中的导体被修改，并且与邻近于通孔中的导体的导电图案相隔的距离相较于原先设计的距离变得较靠近。因此，未适当地实现堆叠式芯片装置的设计特性。当通孔中的导体变得被严重地修改时，电被部分地集中为短路、造成漏电流或产生瞬态电流。

专利文献1：韩国专利特许公开公告第10-2011--0049200号

发明内容

本发明提供一种非定向的并且可用性极佳的堆叠式芯片装置。

本发明还提供一种能够限定或防止漏电流或瞬态电流并且确保可靠性的堆叠式芯片装置。

根据示范性实施例，一种堆叠式芯片装置包含：第一堆叠单元，第一堆叠单元包括针对单元装置区域分别布置的多个电极图案，以及形成为经连接以横跨单元装置区域的公共电极图案；第二堆叠单元，第二堆叠单元布置在第一堆叠单元的顶部部分上，并且包括多个第一导体图案；以及第三堆叠单元，第三堆叠单元布置在第一堆叠单元的底部部分上，并且包括多个第二导体图案，其中第一导体图案以及第二导体图案形成于多个片材上，形成于一个片材上的第一导体图案以及第二导体图案是跨越多个单元装置区域而形成，并且第一导体图案以及第二导体图案通过通路垂直地连接，其中通路形成为穿过至少一些片材。

第一导体图案以及第二导体图案可形成于一个片材上以横跨至少两个单元装置，通路可包含形成于第一导体图案的中心部分上的第一中心通路、形成于第一导体图案的末端部分上的第一末端部分通路、形成于第二导体图案的中心部分上的第二中心通路，以及形成于第二导体图案的末端部分上的第二末端部分通路，第一中心通路以及第二中心通路的中心轴线可彼此分离，并且第一末端部分通路以及第二末端部分通路可在水平方向上分离地布置。

第一中心通路以及第一末端部分通路可在垂直方向上交替地形成，并且第二中心通路以及第二末端部分通路可在垂直方向上交替地形成。

堆叠式芯片装置可进一步包含：多个第一外部端子，多个第一外部端子经配置以连接到多个电极图案的部分以及多个第一导体图案；多个第二外部端子，多个第二外部端子经配置以连接到多个电极图案的其余部分以及多个第二导体图案；以及公共外部端子，公共外部端子连接到公共电极图案。第一外部端子以及第二外部端子交替地布置。

多个电极图案的一个经暴露末端部分的宽度可窄于另一末端部分的宽度，并且多个电极图案的末端部分中的至少一者可偏离经配置以将电极图案划分成两个部分的中心线。

公共电极图案可包含在面对通路的部分的至少部分上的非导体区域。

根据另一示范性实施例，一种堆叠式芯片装置包含：第一堆叠单元，第一堆叠单元包括针对单元装置区域分别布置的多个电极图案，以及形成为经连接以横跨单元装置区域的公共电极图案；以及导体堆叠单元，导体堆叠单元经配置以布置在第一堆叠单元的顶部部分以及底部部分的至少一个侧上，并且包括多个导体图案，其中导体图案形成于多个片材上，并且通过通路垂直地连接，其中通路形成为穿过至少一些片材并且公共电极图案包括在面对通路的部分的至少部分上的非导体区域。

导体堆叠单元可包含：第二堆叠单元，第二堆叠单元布置在第一堆叠单元的顶部部分上，并且包含多个第一导体图案；以及第三堆叠单元，第三堆叠单元布置在第一堆叠单元的底部部分上，并且包含多个第二导体图案，其中第一导体图案以及第二导体图案中的至少一者形成于多个片材上，并且第一图案以及第二图案中的至少一者通过通路垂直地连接，其中通路形成为穿过至少一些所述片材。

公共电极图案可包含形成于电极图案的顶部部分上的顶部公共电极图案，以及形成于电极图案的底部部分上的底部公共电极图案，顶部公共电极图案可包含在面对经配置以垂直地连接第一导体图案的第一通路的部分上的非导体区域，并且底部公共电极图案可包含在面对经配置以垂直地连接第二导体图案的第二通路的部分上的非导体区域。

公共电极图案可包含形成于电极图案的顶部部分上的顶部公共电极图案，以及形成于电极图案的底部部分上的底部公共电极图案，并且顶部公共电极图案以及底部公共电极图案可包含在面对经配置以垂直地连接第一导体图案的第一通路的部分上以及在面对经配置以垂直地连接第二导体图案的第二通路的部分上的非导体区域。

第一通路可包含形成于第一导体图案的中心部分处的第一中心通路，以及形成于第一导体图案的末端部分处的第一末端部分通路，第二通路可包含形成于第二导体图案的中心部分处的第二中心通路，以及形成于第二导体图案的末端部分处的第二末端部分通路，并且第一末端部分通路以及第二末端部分通路可在水平方向上分离地布置在不同位置处。

电极图案可包含在面对通路的部分的至少部分上的非导体区域。

公共电极图案可形成于片材上，并且非导体区域可包含公共电极图案的部分被移除并且片材被暴露的区域。另外，非导体区域包括经配置以覆盖公共电极图案的部分的绝缘层。此外，非导体区域可以与通路的尺寸相同或大于通路的尺寸的尺寸而形成。

附图说明

可从结合随附图式而进行的以下描述更详细地理解示范性实施例，在图式中：

图1为示意性地说明根据示范性实施例的堆叠式芯片装置的分解透视图以及外观。

图2为用于解释图1的装置的内部图案的概念横截面图。

图3为图1的装置中的单元装置的等效电路图。

图4为示意性地说明根据另一示范性实施例的堆叠式芯片装置的分解透视图以及外观。

图5为详细地说明图4的装置的第一堆叠单元的分解透视图。

图6以及图7为详细地说明根据示范性实施例的修改实例的堆叠式芯片装置的第一堆叠单元的分解透视图。

图8为详细地说明根据示范性实施例的修改实例的堆叠式芯片装置中的非导体区域的横截面图。

具体实施方式

在下文中，将参考随附图式来详细地描述特定实施例。然而，本发明可以不同形式予以具体化，并且不应被认作限于本文所阐述的实施例。更确切地说，提供这些实施例以使得本发明将详尽并且完整，并且将向所属领域的技术人员充分地传达本发明的范围。在诸图中，出于说明清楚起见而夸示或放大元件的尺寸。类似参考数字在全文中指代类似元件。

图1为示意性地说明根据示范性实施例的堆叠式芯片装置的分解透视图以及外观，并且图2为说明图1的装置的内部图案的横截面概念图。换句话说，图2为沿着导体图案的延伸方向垂直地切割以便展示导体图案的内部横截面的横截面概念图。图3为图1的装置中的单元装置的等效电路图。

参看图1以及图2，根据示范性实施例的堆叠式芯片装置10包含：第一堆叠单元B，第一堆叠单元B包含针对每一单元装置区域所布置的多个电极图案110，以及形成为经连接以横跨单元装置区域的公共电极图案120；以及导体堆叠单元A以及C，导体堆叠单元A以及C布置在第一堆叠单元B的顶部部分以及底部部分的至少一个侧上，并且包含多个导体图案210以及310，其中导体图案210以及310形成于多个片材200以及300上，并且通过通路500垂直地连接，通路500形成为穿过片材的至少一部分。另外，导体堆叠单元A以及C可包含布置在第一堆叠单元B的顶部部分上并且具有多个第一导体图案210的第二堆叠单元A，并且可包含布置在第一堆叠单元B的底部部分上并且具有多个第二导体图案310的第三堆叠单元C。换句话说，导体堆叠单元A以及C可仅布置在第一堆叠单元B的顶部部分或底部部分上，或可布置在顶部部分以及底部部分两者上。此外，第一堆叠单元B与导体堆叠单元A以及C可为具有所需性质的装置被实施的堆叠11。举例来说，第一堆叠单元B为多个电容器被布置的堆叠，并且导体堆叠单元A以及C为多个电感器被布置的堆叠。用于堆叠单元中的每一者中的片材为堆叠式片材，堆叠式片材中的每一者上形成有每一图案并且堆叠式片材中的每一者堆叠，并且可为陶瓷材料或另一材料，例如，半导电陶瓷片材、绝缘陶瓷片材或变阻器材料片材。此外，可在整个堆叠中使用相同材料的片材，或可针对每一堆叠单元使用不同材料的片材。

第一堆叠单元B为如下堆叠：其中形成有针对单元装置区域(用点线指示)分别布置的多个图案110的片材101与具有形成为经连接以横跨单元装置区域的公共电极图案120的片材102以及103堆叠，并且堆叠式片材100的数目并不受到限制。举例来说，如图1所说明，具有公共电极图案的片材可围绕形成有电极图案110的片材101仅堆叠在顶部部分或底部部分上，或具有公共电极图案121以及122的片材102以及103可分别堆叠在顶部部分以及底部部分上。

多个电极图案110与公共电极图案121以及122为中间具有片材的面对彼此的内部电极，并且针对每一单元装置形成电容器。形成于一个片材上的多个电极图案110针对每一单元装置包含面对彼此的一对电极111以及112，并且电极111以及112彼此分离。电极图案110形成为具有预定面积，并且其形状并不受到特定限制。即，如所说明，形状可为四边形形状或另一不同形状。电极图案110延伸到在片材101内部的片材101的一个侧，并且在片材101的这一个侧处暴露于外部。举例来说，电极图案110在片材101的短侧方向上延伸并且在片材101的长侧处暴露。电极图案110的经暴露末端部分连接到待稍后描述的外部端子600。此时，多个电极图案110的经暴露的一个末端部分的宽度可小于另一末端部分的宽度，并且因此，电极图案110的末端部分之间的间隔增加以暴露末端部分。当经暴露末端部分连接到外部端子600时，经暴露末端部分彼此的连接可受到限定。多个电极图案的一个末端部分中的至少一者可被定位为偏离将电极图案110划分成两个部分的中心线，如图5所说明。因此，可均一地加宽以及调整电极图案110之间的间隔。另外，可通过调整电极图案110的面积来调整电容值。

公共电极图案120形成为经连接以横跨在片材上划分的单元装置区域。公共电极图案120可用作针对每一单元装置所连接的公共电极，并且可连接到公共外部端子613，即，接地端子。电极图案110可针对每一单元装置连接到其它单独外部端子，但公共电极图案可连接到公共接地。公共电极图案120的形状以及面积并不受到特定限制，并且面对形成于每一单元装置区域处的电极图案110以及具有重叠面积是足够的。举例来说，如图式所说明，公共电极图案120具有类似于一个片材的形状的四边形形状，并且在片材的末端部分处暴露。即，公共电极图案120可沿着片材的长侧方向延伸，并且在片材的两个短侧处暴露于外部。

公共电极图案120可垂直地从电极图案110分离地安装以形成电容器，并且通过调整安装的数目以及安装的位置而改变电容值。另外，公共电极图案120可包含在面对通路500的部分的至少一部分上的非导体区域。导体图案(即，第一导体图案210以及第二导体图案310)形成于多个片材200以及300上，形成于一个片材上的第一导体图案210以及第二导体图案310是跨越多个单元装置区域而形成，并且第一图案210以及第二图案310通过通路500垂直地连接，通路500形成为穿过片材的至少一部分。导体图案210以及310为长长地延伸并且水平地以及垂直地延伸的导体线。此时，由长线形成的导体图案210以及310可用作具有预定电阻值(例如，50Ω)的电感器。当导体图案210以及310的长度延伸时，电阻值可增加。举例来说，可通过改变形成有导体图案210以及310的片材200以及300的堆叠的数目而在几欧姆到几十欧姆的范围内调整电阻值。此外，导体图案210以及310可跨越单元装置区域而形成，并非针对一个片材上的每一单元装置区域而形成。举例来说，如图1所说明，第一导体图案210以及第二导体图案310可形成为横跨一个片材上的至少两个单元装置区域。换句话说，一个导体图案可围绕第一堆叠单元B形成于对应于这两个单元装置区域的面积上。因此，单元装置(一对电容器)在第一堆叠单元B中的一个片材上占据的面积以及数目可不同于单元装置(一个电感器)在导体堆叠A以及C中的一个片材上占据的面积以及数目。举例来说，4个电极图案(4对电容器)在水平方向上布置在第一堆叠单元B中，并且导电图案(一个电感器)在水平方向上成双地以及在垂直方向上成双地布置在导体图案单元A以及C中。因此，相同平面上的电极图案当中的两者连接到顶部部分侧上的两个导体图案(即，两个第一导体图案210)，并且电极图案当中的另外两者连接到两个导体图案(即，两个第二导体图案310)以分别形成包含一对电容器以及一个电感器的单元装置。此时，电极图案110与导体图案210以及310通过外部端子600而连接。换句话说，多个电极图案110的部分(偶数电极图案)以及多个第一导体图案210可连接到多个第一外部端子611，并且其余部分(奇数电极图案)以及多个第二导体图案310可连接到多个第二外部端子612。此时，第一外部端子611以及第二外部端子612可在堆叠式芯片装置的长侧方向上形成于外部侧表面上，并且沿着侧表面交替地布置。另外，当第一导体图案210以及第二导体图案310在中间具有第一堆叠单元B的情况下垂直地布置时，第一导体图案210以及第二导体图案310可面对彼此而对称地布置，并且由第一导体图案210中的一者以及第二导体图案310中的一者分别占据的面积可相同或类似。此时，第一导体图案210的经暴露末端部分以及第二导体图案310的经暴露末端部分可在水平方向上布置在不同位置处，并且在水平方向上交替地暴露。

导体图案(即，第一导体图案210以及第二导体图案310)可以螺旋形类型、曲折形式、锯齿形类型等等而形成，在水平方向上以多个(例如，两个)而形成，并且在垂直方向上通过形成为穿过多个片材的通路500而连接。垂直地穿透的通路孔(511a、512a、521a、522a)形成为穿过形成有导体图案的片材的至少一部分，通路孔的内侧填充有导体材料以形成通路500，并且因此，通路500可电学上或物理上连接上部片材以及下部片材上的导体图案。

通路500可根据导体图案210以及310的形状以最小数目而形成，并且可在水平方向以及垂直方向(向上方向以及向下方向)上分离地或交替地形成。举例来说，通路500可包含垂直地连接第一导体图案210的第一通路510，以及垂直地连接第二导体图案310的第二通路520。此外，第一通路510可包含形成于第一导体图案210的中心部分处的第一中心通路511，以及形成于第一导体图案210的末端部分处的第一末端部分通路512，并且第二通路520可包含形成于第二导体图案310的中心部分处的第二中心通路521，以及形成于第二导体图案310的末端部分处的第二末端部分通路522。此处，第一中心通路511的垂直中心轴线以及第二中心通路521的垂直中心轴线可在水平方向上分离地布置，并且第一末端部分通路以及第二末端部分通路可在水平方向上分离地布置。换句话说，第一末端部分通路以及第二末端部分通路可在水平方向上形成于不同位置处。另外，第一中心通路511以及第一末端部分通路512在垂直方向上交替地形成，并且第二中心通路521以及第二末端部分通路522可在垂直方向上交替地形成。因此，每一通路500可关于一个片材的每一导体图案而形成仅一个通路或并不形成通路。换句话说，在形成有第一导体图案210以及第二导体图案310的第二堆叠单元B以及第三堆叠单元C中，形成有导体图案的片材200以及300当中的最低层的片材206以及306不具有通路，并且剩余片材201到205以及301到305分别具有针对每一导体图案所形成的一个通路。另外，通路未在垂直邻近的片材中以重叠方式形成于相同位置处，并且围绕第一堆叠单元B形成于顶部部分上定位的第二堆叠单元A中的第一通路510以及形成于底部部分上定位的第三堆叠单元C中的第二通路520未在水平方向上形成于相同位置处。通路的此类分散式分布减少在垂直方向上重叠的通路，并且因此即使在片材被堆叠以及压缩时仍减少通路的修改。此外，可通过减少通路的修改来维持各种电特性。

举例来说，如图2以及图3所说明，当包含交替地形成于中心部分以及其末端部分处的螺旋形导体图案以及通路时，第一导体图案210在水平方向上成双地形成于一个片材上。第一导体图案210中的每一者在垂直方向上包含形成于第一片材201上的1-1导体图案211、形成于第二片材202上的1-2导体图案212、形成于第三片材203上的1-3导体图案213、形成于第四片材204上的1-4导体图案214、形成于第五片材205上的1-5导体图案215，以及形成于第六片材206上的1-6导体图案216。第二导体图案310中的每一者在垂直方向上包含形成于第一片材301上的1-1导体图案311、形成于第二片材302上的1-2导体图案312、形成于第三片材303上的1-3导体图案313、形成于第四片材304上的1-4导体图案314、形成于第五片材305上的1-5导体图案315，以及形成于第六片材306上的1-6导体图案316。此外，这些图案的部分(更确切地说，1-1导体图案211以及1-6导体图案216)使其末端部分暴露于外部并且连接到外部端子600。另外，第一中心通路511形成于第一片材201、第三片材203以及第五片材205中的第一导体图案的中心部分处，并且第一末端部分通路512形成于第二片材202以及第四片材204中的第一导体图案的末端部分处。因此，1-1导体图案211到1-6导体图案216可通过第一中心通路511以及第一末端部分512而连接，并且形成一个线结构。第二导体图案310以及第二通路520形成于相同结构中，并且省略其描述。

另外，堆叠式芯片装置10包含在堆叠11的外部表面处的外部端子600，第一堆叠B、第二堆叠A以及第三堆叠C堆叠在堆叠11中。公共电极图案121以及122在堆叠式芯片的短侧方向上连接到侧表面处的公共外部端子613，电极图案110当中的偶数图案以及第一导体图案210的经暴露末端部分在堆叠式芯片的长侧方向上连接到侧表面处的第一外部端子611，并且电极图案110当中的奇数图案以及第二导体图案310的经暴露末端部分在堆叠式芯片的长侧方向上连接到侧表面处的第二外部端子612。

用作电感器L的导体图案210以及310连接到堆叠式芯片中的第一外部端子611以及第二外部端子612，等效电容器C1是由连接到第一外部端子611以及第二外部端子612的一个侧表面端子的一个侧电极111以及连接到公共外部端子613的公共电极图案120形成，并且等效电容器C2是由连接到第一外部端子611以及第二外部端子612的另一侧表面端子的另一侧电极112以及连接到公共外部端子613的公共电极图案120形成。因此，如图3所说明，堆叠式芯片装置中的每一单元装置可被制造有π型电感器-电容器(LC)滤波器，其中电容器C1以及C2分别连接到电感器L的两个侧。当然，当形成有电极图案110以及公共电极图案120的片材与变阻器材料的片材一起被采用时，可制造π型电感器-变阻器(LV)滤波器。此外，可通过采用第一外部端子611以及第二外部端子612作为输入或输出级并且使用公共外部端子613作为接地来制造用于防止静电的等效π型ESD滤波器。

此外，堆叠式芯片装置具有π型结构并且在水平方向上对称，并且通过围绕用作电容器层的第一堆叠单元B将分别用作电感器层的第二堆叠单元A以及第三堆叠单元C布置在顶部部分以及底部部分上而还在垂直方向上对称。因此，堆叠式芯片装置为非定向的并且无需方向辨识标记，并且可在实施电子电路时容易地执行安装任务。

在下文中，简要地描述堆叠式芯片装置的制造方法。

首先，制备模制片材以用于允许每一图案形成于模制片材上并且允许图案之间的空间垂直地分离。换句话说，使模制片材堆叠，并且接着塑化为装置中的片材。较好的是以四边形形状而形成前述片材，但并不限于这种情形，并且根据最终制造的复杂堆叠式芯片装置的用途，包含正方形或五边形、圆形形状或椭圆形状的多边形形状是可能的。制造用于所需装置的模制片材。换句话说，制造变阻器模制片材以用于制造变阻器，制造电容器模制片材以用于制造电容器，并且制造电感器模制片材以用于制造电感器。在示范性实施例中，使用通常用作电容器的变阻器模制片材，并且在过电压时快速地改变电阻。为此，使用出于工业用途而市售的变阻器装置的原材料粉末，或通过对所需合成物进行球磨来制备原材料粉末，在所需合成物中用诸如水或乙醇的溶剂将诸如Bi₂O₃、CoO、MnO等等的添加剂添加到ZnO粉末历时24小时。为了制备模制片材，与原材料粉末相对比，将作为添加剂的PVB基粘合剂测量为约6wt％，溶解于以甲苯/乙醇为主的溶剂中，并且接着添加到所制备的变阻器粉末。接着，通过用小的球磨机进行碾磨以及混合历时约24小时来制造料浆，并且以刮浆刀方法等等从料浆制造具有所需厚度的模制片材。此时，还可以前述方法从具有电容器合成物的原材料粉末以及具有热变阻器装置合成物的原材料粉末制造具有所需厚度的模制堆叠片材。另外，还可使用典型的绝缘模制片材，并且可使用半导电模制片材。除此之外，可使用印刷有铁氧体图案的假片材作为电感器模制片材。替代地，可分离地制造诸如单独铁氧体片材的电感器模制片材。另外，可针对每一堆叠单元使用相同材料模制片材，或还可使用另一材料模制片材。在示范性实施例中，在整个堆叠单元中使用相同材料的变阻器模制片材。此时，可通过使用冲压装置将垂直地穿透的通孔安装在一些模制片材中。

通过使用经特别设计的图案的丝网在所制造的模制片材中的每一者上以丝网印刷方案来印刷含有诸如Ag、Pt、Pd、Ag-Pd、N i-Cr、RuO2等等的材料的导电膏而形成电极图案110、公共电极图案120与导体图案210以及310。换句话说，通过使用丝绢丝网以及导电膏将电极图案110以及公共电极图案120印刷在模制片材101、102以及103上以成为第一堆叠单元，并且将导体图案210以及310印刷在模制片材210到206以及301到306上以成为第二堆叠单元以及第三堆叠单元。此时，通过将导电膏埋入在通孔中来填充通孔。

印刷有每一图案的模制片材被堆叠为第一到第三堆叠单元B、A以及C的结构，如图1示范性地所说明。另外，将用于保护堆叠单元的假模制片材411堆叠在最高部分上。通过堆叠，电极图案110的部分与公共电极图案120重叠，并且第一导体图案210以及第二导体图案310通过通孔(即，通路)内部的经填充导体而彼此连接。

将堆叠式堆叠压缩以及切割为适当尺寸。举例来说，当个别地切割单元装置时，将单元装置切割为单一芯片。当周期性地切割多个装置时，将多个装置切割为单一芯片。换句话说，如图1所说明，当进行切割以允许布置四个单元装置时，可将平行地布置的四个单元装置切割为阵列型单一芯片。实际上，大量生产可为可能的，当形成于一个装置中的图案形成为在一个片材上以多个重复地出现时，使那些片材堆叠，并且接着将堆叠式片材切割为所需装置尺寸，例如，如图1所说明而切割。

为了移除经切割堆叠内部的所有有机成分(诸如，各种粘合剂)，通过在约300℃下进行加热而烘烤经切割堆叠，并且增加温度以使经切割堆叠在适当的燃烧温度(例如，约1100℃)下燃烧。

将连接到每一电极图案、公共电极图案以及堆叠内部的导体图案的外部端子600安装在经燃烧堆叠外部以完成堆叠式芯片装置。根据待形成的电极端子的数目以及位置(印刷在经燃烧堆叠的侧表面上的外部端子的数目，例如，四个或一个)，将Ag膏涂布在圆周表面上具有凹槽的橡胶圆盘上，橡胶圆盘具有与小主体的紧密接触并且旋转(浸渍操作)以印刷电极。接着，制造外部端子，并且使外部端子在适当温度下燃烧。在以上描述中，示范由四个单元装置形成的一个芯片，但并不限于这种情形。另外，在以上描述中，即使示范出第一堆叠单元的顶部部分以及底部部分上的第二堆叠单元以及第三堆叠单元的导体图案由形成为穿过片材的通路垂直地连接，导体图案仍可以其它各种方案而连接。

在下文中，提供针对第一堆叠B以及堆叠结构被改变的另一实施例的描述。图4为说明根据另一实施例的堆叠式芯片装置的分解透视图以及外观，并且图5为详细地说明图4的装置的第一堆叠单元的分解透视图。包含这个实施例的每一堆叠单元的基本结构的大多数结构相同，并且省略关于相同部件的描述。

根据另一实施例的堆叠式芯片装置包含：第一堆叠单元B，第一堆叠单元B具有针对每一单元装置区域分别布置的多个电极图案，以及形成为经连接以横跨单元装置区域的公共电极图案；以及导体堆叠单元，导体堆叠单元定位在第一堆叠单元B的顶部部分以及底部部分的至少一个侧上，并且包含多个导体图案，其中导体图案形成于多个片材上，通过形成为穿过片材的至少一部分的通路垂直地连接，并且公共电极图案包含在面对通路的部分的至少部分上的非导体区域。此处，导体堆叠单元可包含定位在第一堆叠单元B的顶部部分上并且具有多个第一导体图案210的第二堆叠单元A，以及定位在第一堆叠单元B的底部部分上并且具有多个第二导体图案310的第三堆叠单元C。第一导体图案210以及第二导体图案310中的至少一者可通过形成为穿过至少一些所述片材的通路垂直地连接。

公共电极图案110可具有形成于公共电极图案110的顶侧上的顶部公共电极图案121，以及形成于电极图案110的底侧上的底部公共电极图案122，并且可与待几乎完全地形成的片材102以及103的边缘分离，并且接着，其两个末端部分可形成到片材的边缘并且暴露于外部。此外，公共电极图案120还包含在分离地安装在顶部部分或底部部分处的通路500a面对彼此的部分处的非导体区域700。举例来说，如图5所说明，顶部公共电极图案121以及底部公共电极图案122包含在面对垂直地连接第一导体图案210的第一通路510的部分处以及在面对垂直地连接第二导体图案310的第二通路520的部分处的非导体区域。换句话说，第一非导体区域712形成于面对第一末端部分通路512的部分处，第二非导体区域513,713形成于面对第二末端部分通路522的部分处，并且中心非导体区域711可形成于第一中心末端部分511以及第二中心末端部分521面对彼此的部分处。此处，非导体区域700为电并不传输通过的绝缘区域，并且可包含公共电极图案121以及122的部分被移除并且底部片材102以及103被暴露的区域。换句话说，公共电极图案可在通路500与公共电极图案重叠的区域处被移除。以此方式，当非导体区域700对应于通路500而安装在公共电极图案120上时，即使堆叠经压缩以在制造堆叠式芯片装置时按压或修改通路500，因为安装在邻近于通路500的公共电极图案上的非导体区域700为绝缘区域，所以仍可限定或防止发生漏电流或瞬态电流，或可限定或防止通路与公共电极图案之间的短路。

此外，非导体区域700可形成为具有与通路500的尺寸相同或大于通路500的尺寸的尺寸。举例来说，通路500的直径可在约30μm到约150μm的范围内，并且此时，非导体区域700的直径可在约30μm到约300μm的范围内，或在约50μm到约250μm的范围内。此外，通路500与非导体区域700的尺寸比率可在1倍到10倍的范围内，并且通路500与非导体区域700的直径比率可在1.5倍到9倍的范围内。当通路的尺寸小于非导体区域的尺寸时，绝缘功能是不足够的。当通路的尺寸过度地大于非导体区域的尺寸时，绝缘功能是足够的，并且公共电极图案的面积减少并且其电容值减少。

此外，示范性实施例的堆叠式芯片装置具有分别安装在第一堆叠单元B与第二堆叠单元A之间以及第一堆叠单元B与第三堆叠单元C之间的假片材412以及413。当安装假片材时，堆叠单元中的每一者之间的间隔增加，并且因此可限定或防止中间的干扰。当然，通过移除假片材而非添加假片材，可增加定位在堆叠单元之间的边界处的片材的厚度。换句话说，第一堆叠单元B的最低层片材122以及第二堆叠单元A的最低层片材206的厚度相较于其它片材的厚度可被允许较厚，例如，两倍或更多倍。另外，堆叠式芯片装置可包含甚至在整个堆叠的最低部分处的假片材414。

在下文中，描述非导体区域的结构被改变的修改实例。图6以及图7为详细地说明根据示范性实施例的修改实例的堆叠式芯片装置的第一堆叠单元的分解透视图。图8为详细地说明根据示范性实施例的修改实例的堆叠式芯片装置中的非导体区域的横截面图。在修改实例的堆叠式芯片装置中，包含基本结构的大多数结构相同，并且省略关于相同部件的描述。

参看图6，顶部公共电极图案121包含在面对垂直地连接第一导体图案的第一通路510(511以及512)的部分处的非导体区域711a以及712，以及在面对垂直地连接第二导体图案的第二通路520(521以及522)的部分处的非导体区域711b以及713。换句话说，非导体区域仅安装在对应于邻近于每一公共电极图案的通路的部分处。由此，尽管绝缘功能针对通路的修改是足够的，但可维持公共电极图案的面积，并且可限定电容值的减少。

参看图7，非导体区域可不仅安装在公共电极图案上，而且安装在电极图案上。电极图案110可包含在面对通路500的部分的至少部分上的非导体区域720。换句话说，可移除电图案110的部分以暴露底部部分中的绝缘片材101。因此，可更多地增加针对通路的修改的绝缘功能。然而，因为电极图案110的面积减少极大地影响电容值，所以较好的是以较小面积而形成非导体区域720。

在参考图8的前述描述中，即使非导体区域是以移除公共电极图案或电极图案的部分的方案而制造，仍可采用其它方案。举例来说，非导体区域可包含覆盖公共电极图案或电极图案的部分的绝缘层。换句话说，可安装绝缘层730，绝缘层730涂布为安装非导体区域所需要的公共电极图案区域的顶部部分上的绝缘材料。此时，绝缘材料可为与片材的材料相同或不同的材料。

除了这些实例以外，对非导体区域的各种修改也是可能的，并且也可在各种方案中组合以及改变所示范的实施例以及修改实例。

根据实施例，可通过在制造堆叠式芯片装置时调整连接上部导体图案与下部导体图案的通路的安排来减少通路修改。另外，在对应于通路密集地布置在堆叠式芯片装置中的区域的内部电极图案中形成非导电区域。因此，可在堆叠式芯片装置中限定或防止短路、漏电流以及瞬态电流，并且可实施其原先设计的特性。以此方式，因为将电特性维持以及实施为经设计特性，所以可确保装置可靠性。

此外，因为单元装置在水平方向以及垂直方向上对称地布置在根据实施例的堆叠式芯片装置中，所以堆叠式芯片装置可以相对于水平方向以及垂直方向为非定向的形式而使用。换句话说，堆叠式芯片装置可用来在无选择或辨识的情况下实施电子装置，并且因此在装配时不造成误插入的情况下改善可用性。

此外，可通过调整堆叠式芯片装置中的导电图案或电极图案的安排、面积、形状、堆叠数目等等而容易地控制所需电特性值。

此外，可在无插入方向辨识标记的工艺的情况下并且用不添加其它额外工艺的简单制造工艺来制造根据实施例的堆叠式芯片装置，从而改善生产率并且减少制造成本。

尽管已参考特定实施例而描述堆叠式芯片装置，但并不限于这种情形。因此，所属领域的技术人员将易于理解，在不脱离由所附权利要求书界定的本发明的精神以及范围的情况下，可对特定实施例进行各种修改以及改变。

Claims (16)

1.一种堆叠式芯片装置，其特征在于，包括：

第一堆叠单元，所述第一堆叠单元包括针对单元装置区域分别布置的多个电极图案，以及形成为经连接以横跨所述单元装置区域的公共电极图案；

第二堆叠单元，所述第二堆叠单元布置在所述第一堆叠单元的顶部部分上，并且包括多个第一导体图案；以及

第三堆叠单元，所述第三堆叠单元布置在所述第一堆叠单元的底部部分上，并且包括多个第二导体图案，

其中所述第一导体图案以及所述第二导体图案形成于多个片材上，形成于一个片材上的所述第一导体图案以及所述第二导体图案是跨越多个单元装置区域而形成，并且所述第一导体图案以及所述第二导体图案通过通路垂直地连接，所述通路形成为穿过至少一些所述片材。

2.根据权利要求1所述的堆叠式芯片装置，其特征在于，其中所述第一导体图案以及所述第二导体图案形成于一个片材上以横跨至少两个单元装置，

所述通路包括形成于所述第一导体图案的中心部分上的第一中心通路、形成于所述第一导体图案的末端部分上的第一末端部分通路、形成于所述第二导体图案的中心部分上的第二中心通路，以及形成于所述第二导体图案的末端部分上的第二末端部分通路，

所述第一中心通路以及所述第二中心通路的中心轴线彼此分离，并且

所述第一末端部分通路以及所述第二末端部分通路在水平方向上分离地布置。

3.根据权利要求2所述的堆叠式芯片装置，其特征在于，其中所述第一中心通路以及所述第一末端部分通路在垂直方向上交替地形成，并且

所述第二中心通路以及所述第二末端部分通路在所述垂直方向上交替地形成。

4.根据权利要求1所述的堆叠式芯片装置，其特征在于，进一步包括：

多个第一外部端子，所述多个第一外部端子经配置以连接到所述多个电极图案的部分以及所述多个第一导体图案；多个第二外部端子，所述多个第二外部端子经配置以连接到所述多个电极图案的其余部分以及所述多个第二导体图案；以及公共外部端子，所述公共外部端子连接到所述公共电极图案，

其中所述第一外部端子以及所述第二外部端子交替地布置。

5.根据权利要求1所述的堆叠式芯片装置，其特征在于，其中所述多个电极图案的一个经暴露末端部分的宽度窄于另一末端部分的宽度。

6.根据权利要求5所述的堆叠式芯片装置，其特征在于，其中所述多个电极图案的所述末端部分中的至少一者偏离经配置以将所述电极图案划分成两个部分的中心线。

7.根据权利要求1到6中任一权利要求所述的堆叠式芯片装置，其特征在于，其中

所述公共电极图案包括在面对所述通路的部分的至少部分上的非导体区域。

8.一种堆叠式芯片装置，其特征在于，包括：

第一堆叠单元，所述第一堆叠单元包括针对单元装置区域分别布置的多个电极图案，以及形成为经连接以横跨所述单元装置区域的公共电极图案；以及

导体堆叠单元，所述导体堆叠单元经配置以布置在所述第一堆叠单元的顶部部分以及底部部分的至少一侧上，并且包括多个导体图案，

其中所述导体图案形成于多个片材上，并且通过通路垂直地连接，所述通路形成为穿过至少一些所述片材，并且

所述公共电极图案包括在面对所述通路的部分的至少部分上的非导体区域。

9.根据权利要求8所述的堆叠式芯片装置，其特征在于，更包括第二堆叠单元与第三堆叠单元，其中所述第二堆叠单元布置在所述第一堆叠单元的顶部部分上，并且包括多个第一导体图案；并且

所述第三堆叠单元布置在所述第一堆叠单元的底部部分上，并且包括多个第二导体图案，

其中所述第一导体图案以及所述第二导体图案中的至少一者形成于所述多个片材上，并且所述第一图案以及所述第二图案中的至少一者通过通路垂直地连接，所述通路形成为穿过至少一些所述片材。

10.根据权利要求9所述的堆叠式芯片装置，其特征在于，其中所述公共电极图案包括形成于所述电极图案的顶部部分上的顶部公共电极图案，以及形成于所述电极图案的底部部分上的底部公共电极图案，

所述顶部公共电极图案包括在面对经配置以垂直地连接所述第一导体图案的第一通路的部分上的非导体区域，并且

所述底部公共电极图案包括在面对经配置以垂直地连接所述第二导体图案的第二通路的部分上的非导体区域。

11.根据权利要求9所述的堆叠式芯片装置，其特征在于，其中所述公共电极图案包括形成于所述电极图案的顶部部分上的顶部公共电极图案，以及形成于所述电极图案的底部部分上的底部公共电极图案，并且

所述顶部公共电极图案以及所述底部公共电极图案包括在面对经配置以垂直地连接所述第一导体图案的第一通路的部分上以及在面对经配置以垂直地连接所述第二导体图案的第二通路的部分上的非导体区域。

12.根据权利要求11所述的堆叠式芯片装置，其特征在于，其中所述第一通路包括形成于所述第一导体图案的中心部分处的第一中心通路，以及形成于所述第一导体图案的末端部分处的第一末端部分通路，

所述第二通路包括形成于所述第二导体图案的中心部分处的第二中心通路，以及形成于所述第二导体图案的末端部分处的第二末端部分通路，并且

所述第一末端部分通路以及所述第二末端部分通路在水平方向上分离地布置在不同位置处。

13.根据权利要求1到6以及权利要求8到12中任一权利要求所述的堆叠式芯片装置，其特征在于，其中所述电极图案包括在面对所述通路的部分的至少部分上的非导体区域。

14.根据权利要求8到12中任一权利要求所述的堆叠式芯片装置，其特征在于，其中所述公共电极图案形成于片材上，并且所述非导体区域包括所述公共电极图案的部分被移除并且所述片材被暴露的区域。

15.根据权利要求8到12中任一权利要求所述的堆叠式芯片装置，其特征在于，其中所述非导体区域包括经配置以覆盖所述公共电极图案的部分的绝缘层。

16.根据权利要求8到12中任一权利要求所述的堆叠式芯片装置，其特征在于，其中所述非导体区域是以与所述通路的尺寸相同或大于所述通路的尺寸的尺寸而形成。