TW201523947A - 磁性穿隧接面及形成磁性穿隧接面之方法 - Google Patents

磁性穿隧接面及形成磁性穿隧接面之方法 Download PDF

Info

Publication number
TW201523947A
TW201523947A TW103127133A TW103127133A TW201523947A TW 201523947 A TW201523947 A TW 201523947A TW 103127133 A TW103127133 A TW 103127133A TW 103127133 A TW103127133 A TW 103127133A TW 201523947 A TW201523947 A TW 201523947A
Authority
TW
Taiwan
Prior art keywords
magnetic
recording material
regions
dielectric
row
Prior art date
Application number
TW103127133A
Other languages
English (en)
Other versions
TWI521756B (zh
Inventor
Gurtej S Sandhu
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201523947A publication Critical patent/TW201523947A/zh
Application granted granted Critical
Publication of TWI521756B publication Critical patent/TWI521756B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Magnetic Record Carriers (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本發明揭示一種形成一行磁性穿隧接面之方法，其包含：在一基板上形成磁性記錄材料，在該記錄材料上形成非磁性材料，及在該非磁性材料上形成磁性參考材料。該基板具有沿至少一橫截面之反應源材料與絕緣體材料之交替外區域。該反應源材料包括將在經受一組溫度及壓力條件時與該記錄材料反應以形成介電材料之一反應物。將該參考材料圖案化成穿過該等交替外區域之一縱向延長行。該記錄材料經受該組溫度及壓力條件以與該反應源材料之該反應物反應，以形成沿該行與該記錄材料縱向交替之該介電材料之區域且沿該行形成磁性穿隧接面，該等磁性穿隧接面個別地包括縱向地介於該等介電材料區域之間之該記錄材料、該非磁性材料及該參考材料。本發明揭示其他方法及非相依於方法之磁性穿隧接面行。

Description

磁性穿隧接面及形成磁性穿隧接面之方法
本文中所揭示之實施例係針對磁性穿隧接面及形成磁性穿隧接面之方法。
一磁性穿隧接面係具有由一薄非磁性介電材料分離之兩個磁性材料之一積體電路組件。該介電材料足夠薄使得電子可在適當條件下透過該介電材料從一磁性材料穿隧至另一磁性材料。該等磁性材料之至少一者具鐵磁性(藉此其磁域方向可在兩種狀態之間切換)，且通常被稱作「自由」或「記錄」材料。另一材料可不具鐵磁性，且通常可被稱作「參考」或「固定」材料。該參考材料及該記錄材料電耦合至各自導電節點。通過該參考材料、該介電材料及該記錄材料之此等兩個節點之間之電流之電阻取決於與該參考材料之磁域方向相關之該記錄材料之磁域方向。據此，可將一磁性穿隧接面程式化至至少兩種狀態之一者中，且可藉由量測通過該磁性穿隧接面之電流而感測此等狀態。由於可在兩種導電狀態之間「程式化」磁性穿隧接面，所以已提出用於記憶體積體電路中之該等磁性穿隧接面。另外，磁性穿隧接面可用於除記憶體之外之邏輯電路或其他電路中或用於邏輯電路或其他電路以及記憶體中。
可藉由一外部磁場或藉由使用一自旋極化電流來導致一自旋轉 移力矩效應而切換該記錄材料之磁域方向。電荷載子(諸如電子)具有稱為「自旋」之一性質，其為該載子固有之少量角動量。一電流一般未極化(具有50%「上自旋(spin-up)」電子及50%「下自旋(spin-down)」電子)。一自旋極化電流係具有任一自旋之更多電子的電流。吾人可藉由使一電流通過磁性材料而產生一自旋極化電流。若將一自旋極化電流導引至一鐵磁性材料中，則可將角動量轉移至該材料，藉此影響其定向。此可用於激發振盪或甚至使該鐵磁性材料之定位/域方向反轉(即，切換)。
針對磁性穿隧接面之既有典型提議形成作為(例如)一支柱(其可具有圓形或矩形水平橫截面)之磁性材料及非磁性材料兩者。通常，藉由沈積一堆疊之三種材料且接著蝕刻該堆疊以形成個別地包含該三種材料之複數個磁性穿隧接面而產生此等組態。遺憾的是，蝕刻此等材料可引起所得支柱之側壁/邊緣受損壞。此損壞可足以負面影響裝置操作，尤其當支柱變小變窄時。
10‧‧‧基板片段
10a‧‧‧基板片段
12‧‧‧基板
12a‧‧‧基板
14‧‧‧外區域
16‧‧‧外區域
18‧‧‧線
20‧‧‧線
22‧‧‧高度最外表面
24‧‧‧導電通孔
26‧‧‧磁性記錄材料
27‧‧‧非磁性材料
28‧‧‧磁性參考材料
30‧‧‧縱向延長行
30a‧‧‧縱向延長行
31‧‧‧側壁/邊緣
32‧‧‧側壁間隔物
33‧‧‧邊緣
35‧‧‧介電材料區域
36‧‧‧磁性穿隧接面
36a‧‧‧磁性穿隧接面
40‧‧‧島狀區
42‧‧‧廣闊區域
圖1係根據本發明之一實施例之程序中之一基板片段之一圖解俯視平面圖。
圖2係沿圖1中之線2-2取得之一截面圖。
圖3係由圖2展示之步驟之後之一處理步驟中之圖2之基板之一視圖。
圖4係由圖3展示之步驟之後之一處理步驟中之圖3之基板之一圖解俯視平面圖。
圖5係沿圖4中之線5-5取得之一截面圖。
圖6係沿圖4中之線6-6取得之一截面圖。
圖7係由圖4展示之步驟之後之一處理步驟中之圖4之基板之一圖解俯視平面圖。
圖8係沿圖7中之線8-8取得之一截面圖。
圖9係根據本發明之一實施例之程序中之一基板片段之一圖解俯視平面圖。
圖10係沿圖9中之線10-10取得之一截面圖。
圖11係由圖10展示之步驟之後之一處理步驟中之圖10之基板之一截面圖，且係沿圖9中之線Y-Y之位置取得之一截面圖。
圖12係由圖11展示之步驟之後之一處理步驟中之圖11之基板之一圖解俯視平面圖。
圖13係沿圖12中之線13-13取得之一截面圖。
圖14係沿圖12中之線14-14取得之一截面圖。
圖15係由圖12展示之步驟之後之一處理步驟中之圖12之基板之一圖解俯視平面圖。
圖16係沿圖15中之線16-16取得之一截面圖。
首先，參考相對於一基板片段10且可包括一半導體基板之圖1至圖8而描述根據本發明之一些實施例之形成一或若干行磁性穿隧接面之實例性方法。在本發明之內文中，術語「半導體基板」或「半導電基板」被定義為意指包括半導電體材料(其包含(但不限於)：塊狀半導電材料，諸如一半導電晶圓(其上單獨或組合地包括其他材料)；及半導電材料層(單獨或組合地包括其他材料))之任何建構。術語「基板」係指任何支撐結構，其包含(但不限於)上文所描述之該等半導電基板。
本文中所描述之材料及/或結構之任何者可同質或非同質，且無論如何可在該等材料及/或結構上覆於其上之任何材料上連續或不連續。如本文中所使用，「不同組合物」僅需要可直接抵著彼此之兩種狀態材料之此等部分在(例如)此等材料非同質時化學上及/或物理上不 同。若該兩種狀態材料不直接抵著彼此，則「不同組合物」僅需要彼此最接近之該兩種狀態材料之此等部分在此等材料非同質時化學上及/或物理上不同。在本發明中，當該等狀態材料或結構彼此存在至少某一實體觸碰接觸時，一材料或結構「直接抵著」。相比而言，前面未加「直接」之「在...之上」、「在...上」及「抵著」涵蓋「直接抵著」，以及其中(若干)介入材料或結構導致狀態材料或結構彼此無實體觸碰接觸之建構。此外，若無另外說明，則可使用任何適合或尚待開發之技術來形成各材料，例如原子層沈積、化學氣相沈積、物理氣相沈積、磊晶生長、擴散摻雜及離子植入。
參考圖1及圖2，基板片段10包括一基板12，其具有沿至少一橫截面之反應源材料及絕緣體材料之各自交替外區域14、16(例如立面外區域)。雖然可應用其他及/或非直線橫截面，但圖2係此橫截面之一實例。在一實施例中且如圖中所展示，交替外區域14及16分別個別地包括縱向延長且平行之線18及20。可使用交替組態，且當使用線時，此等線無需彼此平行或呈直線。一實例性非線組態係提供於反應源材料之一廣闊區域(例如一「海洋」)內且如以下其他實施例中所描述之絕緣體材料之島狀區。無論如何，交替外區域14、16具有高度最外表面22，且其在一實施例中呈平面且在一實施例中係共面的。在一實施例中且如圖中所展示，反應源材料之外區域14橫向上窄於沿橫截面之絕緣體材料之外區域16(圖1)。
導電通孔24展示為延伸穿過緊鄰外區域14之間之外區域16之絕緣體材料。通孔24將與被形成之磁性穿隧接面個別地電耦合，如將從連續討論中明白。導電通孔24可具有任何適合組態，且可相同於反應源資料之外區域14、小於反應源資料之外區域14或大於反應源資料之外區域14之最大橫向尺寸。積體電路之其他部分或全部製造組件可形成為通孔24及外區域14、16之材料之一部分或在高度上位於通孔24及 外區域14、16之材料之內部(例如CMOS裝置及至少一層級之互連)，且尤其非相依於本文中所揭示之發明內容。
參考圖3，磁性記錄材料26已形成於基板12上，非磁性材料27已形成於記錄材料26上，且磁性參考材料28已形成於非磁性材料27上。此可包括被形成之磁性穿隧接面之原材料。任何既有或尚待開發之組合物或厚度可用於材料26、27及28。作為實例，非磁性材料27可包括MgO；磁性參考材料28可包括鈷、鐵及硼之一混合物；及磁性記錄材料26可包括鈷、鐵、硼及額外金屬/材料(例如Ni、Mg、CrO2、NiMnSb、PtMnSb及RXMnO3[R：稀土元素；X：Ca、Ba及/或Sr]之一或多者)之一混合物，藉此至少磁性材料26具鐵磁性。在一些實施例中，材料26、27及28之一或多者直接抵著彼此沈積，及/或其中磁性記錄材料26直接抵著反應源材料之外區域14及/或導電通孔24。
外區域14之反應源材料包括將在經受一組溫度及壓力條件時與磁性記錄材料26反應以形成介電材料之一反應物。理想地，外區域16之絕緣體材料在經受該組溫度及壓力條件時不與磁性記錄材料26反應以形成此介電材料，或至少不與作為反應源材料之磁性記錄材料26反應。在一實施例中，該組溫度及壓力條件分別為周圍室溫至約350℃及大於約10托(例如在氬氣中)。在一實施例中，該組溫度及壓力條件之溫度為至少50℃。在一實施例中，該反應物包括氧(即，氧元素及/或含氧自由基、含氧離子、含氧分子等等)以(例如)形成(若干)介電金屬氧化物。特定實例性此等反應源材料包含二氧化矽及氧化鋁之至少一者。在一實施例中，該反應物包括氮(即，氮元素及/或含氮自由基、含氮離子、含氮分子等等)以(例如)形成(若干)介電金屬氮化物。特定實例性此等反應源材料包含氮化矽及氮化硼之至少一者。
在一實施例中，反應源材料包括一介電氮化物及一介電氧化物之一者，且絕緣體材料包括該介電氮化物及該介電氧化物之另一者。 作為實例，反應源材料及絕緣體材料之一者包括二氧化矽且另一者包括氮化矽。然而，本發明之實施例涵蓋各包括相同材料(例如，各包括二氧化矽或各包括氮化矽)之反應源材料及絕緣體材料。作為實例，當反應物係氧或氮之一者時，不同沈積技術可分別導致略微不同之二氧化矽或氮化矽，其中吾人更易於分別放棄氧或氮，而非分別放棄二氧化矽或氮化矽之另一者。作為實例，相對於二氧化矽沈積，使用臭氧及原矽酸四乙酯(TEOS)、電漿及TEOS、旋塗式玻璃之沈積技術或使用矽烷之CVD可導致更易於放棄氧而非二氧化矽之材料在無任何臭氧之情況下將TEOS用作為二氧化矽沈積前驅物。
無論如何，在一實施例中，反應源材料包括具有化學計量式之一化學計量比化合物(stoichiometric compound)(例如SiO2及Si3N4之一或兩者)。反應物包括該式之一原子(例如O及/或N)，且反應源材料經沈積以包括該式中之該原子之過量化學計量。例如，二氧化矽及/或氮化矽可經沈積以具有過量之氧及氮化學計量，其可促進一定量之反應物可用於與記錄材料26反應。
參考圖4至圖6，已將參考材料28圖案化成穿過交替外區域14、16且亦展示位於導電通孔24上之一縱向延長行30。一實例性圖案化技術包含蝕刻，其(例如)使用光微影圖案化且蝕刻穿過遮罩材料中之開口。討論係關於一單一行30之製造，雖然圖4至圖6中僅展示行30之兩者，但將形成相同多個行30。無論如何，所形成之一行30可並非為直線(圖中未展示)，例如為曲線及/或包含直線段與曲線段之一組合。在一實施例中且如圖中所展示，各向異性蝕刻側壁間隔物32(例如由二氧化矽及氮化矽之一或兩者形成)已形成於行30之側壁31上。在一實施例中，交替外區域14、16之線18、20分別相對於磁性參考材料28之行30成角度，且在如圖中所展示之一實施例中，相對於磁性參考材料28之行30成實質上垂直角度。
在一實施例中且如圖中所展示，非磁性材料27亦已經蝕刻以與磁性參考材料28之縱向延長行30一起縱向延長且形成磁性參考材料28之縱向延長行30之部分。此外，在一實施例中且如圖中所展示，磁性記錄材料26已經蝕刻以與磁性參考材料28之縱向延長行30一起縱向延長且形成磁性參考材料28之縱向延長行30之一部分。然而，在另一實施例中，根據本發明之一方法缺少記錄材料之蝕刻，且下文將進一步描述此等實施例之實例。
參考圖7及圖8，記錄材料26已經受該組溫度及壓力條件以與反應源材料之反應物反應以形成介電材料區域35，介電材料區域35沿行30與記錄材料26縱向交替以沿行30形成磁性穿隧接面36，磁性穿隧接面36個別地包括縱向地介於介電材料區域35之間之記錄材料26、非磁性材料27及磁性參考材料28。圖7係對應於圖1及圖4之圖解俯視圖之一圖解俯視圖，但為清楚起見，其僅以實線強調介電材料區域35之位置及輪廓。在一實施例中且如圖中所展示，反應使完全橫向穿過磁性記錄材料26之介電材料區域35延伸。此外且據此，在一實施例中且如圖中所展示，記錄材料26未在高度上位於行30內之介電材料區域35上。替代地(但非理想)，記錄材料26之部分可在高度上位於介電材料區域35上(圖中未展示)。
圖7及圖8描繪一實施例，其中形成介電材料區域35之反應發生於圖案化以形成行30之後。替代地，形成介電材料區域35之反應可發生於圖案化以形成行30之前，其包含(例如)發生於圖案化之行為之前及發生於圖案化之行為之後(甚至在圖案化之行為期間)之反應。此外，當發生於圖案化之前時，形成介電材料區域35之反應可自發地發生於直接抵著外區域14之反應源材料而沈積記錄材料26之後。若至少部分發生於圖案化之前，則介電材料可完全沿線18形成(圖中未展示)。若如此，則此可或可不被橫向移除至行30之圖案外。
接著，參考相對於一基板片段10a之圖9至圖16而描述形成一或若干行磁性穿隧接面之一方法之額外實施例。已適當使用來自上述實施例之相同元件符號，其中用後綴「a」或用不同元件符號指示之一些構建差異。參考圖9及圖10，基板12a包括外反應源材料(例如，相同於上述實施例中之外區域14之源材料)之一廣闊區域42內之絕緣體材料(例如，相同於上述實施例中之外區域16之絕緣體材料)之外區域之島狀區40。在一實施例中且如圖中所展示，廣闊區域42內之島狀區40及反應源材料形成一重複晶格狀圖案(即使在如圖中所展示之一實施例中，絕緣體材料之島狀區40之平行四邊形較大且具有不同於島狀區40之間之反應源材料之類平行四邊形形狀之形狀)。在其他實施例中，可不形成一晶格狀圖案(圖中未展示)。例如，島狀區可形成於非呈一晶格狀圖案及/或非否則呈一重複圖案之離散位置處(圖中未展示)。
參考圖11，磁性記錄材料26已形成於基板12a上，非磁性材料27已形成於記錄材料26上，且磁性參考材料28已形成於非磁性材料27上。
參考圖12至圖14，在一實施例中，已藉由蝕刻(例如使用一微影圖案化遮罩)而圖案化參考材料28以形成個別地穿過島狀區40之各自複數個不同者之複數個縱向延長行30a。在一實施例中且如圖中所展示，記錄材料26未經蝕刻以形成廣闊區域42內之行。此外，在一實施例中且如圖中所展示，非磁性材料27未經蝕刻以形成廣闊區域42內之行，且在一實施例中包括完全覆蓋圖中所展示之廣闊區域42之一層。
參考圖15及圖16，記錄材料26已經受該組溫度及壓力條件以與反應源材料之反應物反應，以形成沿行30a之個別者與記錄材料26縱向交替之介電材料區域35。此沿個別行30形成磁性穿隧接面36a，磁性穿隧接面36a個別地包括縱向地介於介電材料區域35之間之記錄材 料26、非磁性材料27及參考材料28。此外，如圖中所展示，由材料26之反應及外區域14之反應形成之可橫向地形成於行30a外，且在一實施例中可連續形成於島狀區40周圍。
如上文相對於圖1至圖8之實施例所描述，任何其他屬性可用於或發生於相對於圖9至圖16所描述之實施例中。
本發明之實施例亦涵蓋非相依於製造方法之一行磁性穿隧接面。然而，一行磁性穿隧接面可具有上文相對於圖1至圖16所展示及所描述之結構屬性之任何者。無論如何，根據本發明之實施例之一行磁性穿隧接面包括其等之間具有非磁性材料(例如材料27)之磁性記錄材料(例如材料26)及磁性參考材料(例如材料28)。該參考材料沿行縱向連續。例如，在圖7、圖8及圖15、圖16之實施例之各者中，參考材料28沿一行30、30a縱向連續。該行包括沿該行(例如行30、30a)與該參考材料(例如材料26)縱向交替之介電材料區域(即，區域35)。該等磁性穿隧接面(例如接面36、36a)個別地包括沿該行縱向地介於該等介電材料區域之間之該記錄材料、該非磁性材料及該參考材料。
該非磁性材料可沿該行縱向連續，例如圖7、圖8及圖15、圖16之實施例之各者中所展示。此外，該行可被視為包括橫向最外縱向邊緣，其中該非磁性材料未橫向延伸超過此等邊緣。例如，諸如圖7、圖8之實施例中但非圖15、圖16之實施例中所展示。在一實施例中，該非磁性材料可包括與該行之邊緣橫向及縱向一致之橫向最外縱向邊緣33，例如相對於邊緣31及33之圖4至圖8之實施例中所展示。
在一實施例中，該非磁性材料可橫向延伸超過此等縱向邊緣(例如圖15、圖16之實施例)。在一實施例中，該非磁性材料包括一層，其在至少一橫截面中連續介於磁性穿隧接面之行之緊鄰者之間，且在一實施例中沿此等行之至少大多數縱向長度橫向及縱向地連續介於緊鄰行之間(例如圖15、圖16之實施例)。在一實施例中，該記錄材料並 非沿該行磁性穿隧接面縱向連續，例如圖7、圖8及圖15、圖16之實施例之各者中所展示。
結論
在一些實施例中，一種形成一行磁性穿隧接面之方法包括：在一基板上形成磁性記錄材料，在該記錄材料上形成非磁性材料，及在該非磁性材料上形成磁性參考材料。該基板包括沿至少一橫截面之反應源材料及絕緣體材料之交替外區域。該反應源材料包括將在經受一組溫度及壓力條件時與該記錄材料反應以形成介電材料之一反應物。將該參考材料圖案化成穿過該等交替外區域之一縱向延長行。該記錄材料經受該組溫度及壓力條件以與該反應源材料之該反應物反應，以形成沿行與該記錄材料縱向交替之該介電材料之區域且沿該行形成磁性穿隧接面，該等磁性穿隧接面個別地包括縱向地介於該等介電材料區域之間之該記錄材料、該非磁性材料及該參考材料。
在一些實施例中，一種形成磁性穿隧接面行之方法包括：在一基板上形成磁性記錄材料，在該記錄材料上形成非磁性材料，及在該非磁性材料上形成磁性參考材料。該基板包括外反應源材料之一廣闊區域內之絕緣體材料之外區域之島狀區。該反應源材料包括將在經受一組溫度及壓力條件時與該記錄材料反應以形成介電材料之一反應物。該參考材料經蝕刻以形成個別地穿過該等島狀區之各自複數個不同者之該參考材料之複數個縱向延長行。該記錄材料未經蝕刻以在該廣闊區域內形成行。該記錄材料經受該組溫度及壓力條件以與該反應源材料之該反應物反應，以形成沿該等行之個別者與該記錄材料縱向交替之該介電材料之區域且沿該等行之個別者形成磁性穿隧接面，該等磁性穿隧接面個別地包括縱向地介於該等介電材料區域之間之該記錄材料、該非磁性材料及該參考材料。
在一些實施例中，一種磁性穿隧接面行包括其等之間具有非磁 性材料之磁性記錄材料及磁性參考材料。該參考材料沿該行縱向連續。該行包括沿該行與該記錄材料縱向交替之介電材料之區域。該等磁性穿隧接面個別地包括沿該行縱向地介於該等介電材料區域之間之該記錄材料、該非磁性材料及該參考材料。
根據法規，已用幾乎專針對結構及方法特徵之語言來描述本文中所揭示之標的。然而，應瞭解，申請專利範圍不限於所展示及所描述之特定特徵，此係因為本文中所揭示之構件包括實例性實施例。因此，申請專利範圍將被給予字面用語之全範圍，且將根據等同原則適當地加以解譯。
10‧‧‧基板片段
12‧‧‧基板
14‧‧‧外區域
16‧‧‧外區域
24‧‧‧導電通孔
26‧‧‧磁性記錄材料
27‧‧‧非磁性材料
28‧‧‧磁性參考材料
30‧‧‧縱向延長行
35‧‧‧介電材料區域
36‧‧‧磁性穿隧接面

Claims (16)

  1. 一種形成一行磁性穿隧接面之方法，其包括：在一基板上形成磁性記錄材料，在該記錄材料上形成非磁性材料，及在該非磁性材料上形成磁性參考材料；該基板包括沿至少一橫截面之反應源材料及絕緣體材料之交替外區域；該反應源材料包括將在經受一組溫度及壓力條件時與該記錄材料反應以形成介電材料之一反應物；將該參考材料圖案化成穿過該等交替外區域之一縱向延長行；及使該記錄材料經受該組溫度及壓力條件以與該反應源材料之該反應物反應，以形成沿該行與該記錄材料縱向交替之該介電材料之區域且沿該行形成磁性穿隧接面，該等磁性穿隧接面個別地包括縱向地介於該等介電材料區域之間之該記錄材料、該非磁性材料及該參考材料。
  2. 如請求項1之方法，其中該絕緣體材料在經受該組溫度及壓力條件時不與該記錄材料反應以形成該介電材料。
  3. 如請求項1之方法，其中該反應發生於該圖案化之後。
  4. 如請求項1之方法，其中該反應發生於該圖案化之前。
  5. 如請求項1之方法，其中該反應使完全橫向穿過該記錄材料之該等介電材料區域延伸。
  6. 如請求項1之方法，其中該反應物包括氧。
  7. 如請求項1之方法，其中該反應物包括氮。
  8. 如請求項1之方法，其中該反應源材料包括具有一化學計量式之一化學計量比化合物，該反應物包括該式之一原子，該反應源材料包括該式中之該原子之過量化學計量。
  9. 如請求項1之方法，其中該反應源材料包括一介電氮化物及一介電氧化物之一者，且該絕緣體材料包括該介電氮化物及該介電氧化物之另一者。
  10. 如請求項1之方法，其中該等交替外區域個別地包括相對於該行參考材料成角度之縱向延長及平行之線。
  11. 如請求項1之方法，其中，將該參考材料圖案化成個別地穿過該等交替外區域之複數個縱向延長行；及經受該組溫度及壓力條件之該記錄材料與該反應源材料之該反應物反應，以形成沿該等行之個別者與該記錄材料縱向交替之該介電材料之區域且沿該等行之個別者形成磁性穿隧接面，該等磁性穿隧接面個別地包括沿該行縱向地介於該等介電材料區域之間之該記錄材料、該非磁性材料及該參考材料。
  12. 如請求項1之方法，其中該等交替外區域包括外反應源材料之一廣闊區域內之絕緣體材料之島狀區。
  13. 如請求項1之方法，其中該反應源材料及該絕緣體材料之該等交替外區域具有平坦高度最外表面。
  14. 如請求項1之方法，其中反應源材料之該等外區域橫向上窄於沿該橫截面之絕緣體材料之該等外區域。
  15. 一種形成磁性穿隧接面行之方法，其包括：在一基板上形成磁性記錄材料，在該記錄材料上形成非磁性材料，及在該非磁性材料上形成磁性參考材料；該基板包括外反應源材料之一廣闊區域內之絕緣體材料之外區域之島狀區；該反應源材料包括將在經受一組溫度及壓力條件時與該記錄材料反應以形成介電材料之一反應物；蝕刻該參考材料以形成個別地穿過該等島狀區之各自複數個 不同者之該參考材料之複數個縱向延長行，該記錄材料未經蝕刻以在該廣闊區域內形成行；及使該記錄材料經受該組溫度及壓力條件以與該反應源材料之該反應物反應，以形成沿該等行之個別者與該記錄材料縱向交替之該介電材料之區域且沿該等行之個別者形成磁性穿隧接面，該等磁性穿隧接面個別地包括縱向地介於該等介電材料區域之間之該記錄材料、該非磁性材料及該參考材料。
  16. 一種磁性穿隧接面行，其包括：磁性記錄材料及磁性參考材料，其等之間具有非磁性材料，該參考材料沿該行縱向連續；該行包括沿該行與該記錄材料縱向交替之介電材料之區域；及該等磁性穿隧接面個別地包括沿該行縱向地介於該等介電材料區域之間之該記錄材料、該非磁性材料及該參考材料。
TW103127133A 2013-09-10 2014-08-07 磁性穿隧接面及形成磁性穿隧接面之方法 TWI521756B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/023,138 US9240547B2 (en) 2013-09-10 2013-09-10 Magnetic tunnel junctions and methods of forming magnetic tunnel junctions

Publications (2)

Publication Number Publication Date
TW201523947A true TW201523947A (zh) 2015-06-16
TWI521756B TWI521756B (zh) 2016-02-11

Family

ID=52624784

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127133A TWI521756B (zh) 2013-09-10 2014-08-07 磁性穿隧接面及形成磁性穿隧接面之方法

Country Status (7)

Country Link
US (2) US9240547B2 (zh)
EP (1) EP3044815B1 (zh)
JP (1) JP6195993B2 (zh)
KR (1) KR101908204B1 (zh)
CN (1) CN105556691B (zh)
TW (1) TWI521756B (zh)
WO (1) WO2015038240A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9373779B1 (en) 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
CN107946456B (zh) * 2017-12-01 2020-07-07 北京航空航天大学 一种具有强垂直磁各向异性的磁隧道结
US10515954B2 (en) 2018-03-18 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having fin structures of varying dimensions

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949600A (en) 1995-09-06 1999-09-07 Kabushiki Kaisha Toshiba Signal reproduction method and magnetic recording and reproducing apparatus using tunnel current
JP3091398B2 (ja) 1995-09-14 2000-09-25 科学技術振興事業団 磁気−インピーダンス素子及びその製造方法
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6048632A (en) 1997-08-22 2000-04-11 Nec Research Institute Self-biasing, non-magnetic, giant magnetoresistance sensor
US5898548A (en) 1997-10-24 1999-04-27 International Business Machines Corporation Shielded magnetic tunnel junction magnetoresistive read head
US6788502B1 (en) 1999-09-02 2004-09-07 International Business Machines Corporation Co-Fe supermalloy free layer for magnetic tunnel junction heads
US6538921B2 (en) 2000-08-17 2003-03-25 Nve Corporation Circuit selection of magnetic memory cells and related cell structures
CN100365843C (zh) 2001-01-19 2008-01-30 松下电器产业株式会社 自旋开关和使用该自旋开关的磁存储元件
JP2002299584A (ja) * 2001-04-03 2002-10-11 Mitsubishi Electric Corp 磁気ランダムアクセスメモリ装置および半導体装置
JP4405103B2 (ja) * 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
US6735058B2 (en) 2002-02-04 2004-05-11 International Business Machines Corporation Current-perpendicular-to-plane read head with an amorphous magnetic bottom shield layer and an amorphous nonmagnetic bottom lead layer
US6600184B1 (en) 2002-03-25 2003-07-29 International Business Machines Corporation System and method for improving magnetic tunnel junction sensor magnetoresistance
JP2004047966A (ja) * 2002-05-13 2004-02-12 Nec Corp 半導体記憶装置およびその製造方法
US6963500B2 (en) 2003-03-14 2005-11-08 Applied Spintronics Technology, Inc. Magnetic tunneling junction cell array with shared reference layer for MRAM applications
KR100512180B1 (ko) 2003-07-10 2005-09-02 삼성전자주식회사 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법
JP4142993B2 (ja) 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
US6946697B2 (en) 2003-12-18 2005-09-20 Freescale Semiconductor, Inc. Synthetic antiferromagnet structures for use in MTJs in MRAM technology
US7098495B2 (en) 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
US7324313B2 (en) 2004-09-30 2008-01-29 Hitachi Global Storage Technologies Netherlands B.V. Read sensor having an in-stack biasing structure and an AP coupled free layer structure for increased magnetic stability
US7351483B2 (en) 2004-11-10 2008-04-01 International Business Machines Corporation Magnetic tunnel junctions using amorphous materials as reference and free layers
JP4659518B2 (ja) * 2005-05-24 2011-03-30 シャープ株式会社 磁気抵抗効果素子及びその製造方法
US7532442B2 (en) 2005-09-19 2009-05-12 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive (MR) elements having pinning layers formed from permanent magnetic material
US7423849B2 (en) 2005-09-19 2008-09-09 Hitachi Global Sotrage Technologies Netherlands B.V. Magnetoresistive (MR) elements having pinned layers with canted magnetic moments
US20070096229A1 (en) 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
JP4585476B2 (ja) * 2006-03-16 2010-11-24 株式会社東芝 パターンド媒体および磁気記録装置
US7528457B2 (en) 2006-04-14 2009-05-05 Magic Technologies, Inc. Method to form a nonmagnetic cap for the NiFe(free) MTJ stack to enhance dR/R
US7595520B2 (en) 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
US7672089B2 (en) 2006-12-15 2010-03-02 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-plane sensor with dual keeper layers
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US20090218645A1 (en) 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US8623452B2 (en) 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
JP2008211058A (ja) 2007-02-27 2008-09-11 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
US8559141B1 (en) 2007-05-07 2013-10-15 Western Digital (Fremont), Llc Spin tunneling magnetic element promoting free layer crystal growth from a barrier layer interface
US20090046397A1 (en) 2007-08-15 2009-02-19 Freescale Semiconductor, Inc. Methods and apparatus for a synthetic anti-ferromagnet structure with improved thermal stability
US7932571B2 (en) 2007-10-11 2011-04-26 Everspin Technologies, Inc. Magnetic element having reduced current density
US8004881B2 (en) 2007-12-19 2011-08-23 Qualcomm Incorporated Magnetic tunnel junction device with separate read and write paths
JP5103666B2 (ja) * 2008-02-21 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2010034153A (ja) 2008-07-25 2010-02-12 Toshiba Corp 磁気ランダムアクセスメモリおよびその書き込み方法
WO2010026667A1 (en) 2008-09-03 2010-03-11 Canon Anelva Corporation Ferromagnetic preferred grain growth promotion seed layer for amorphous or microcrystalline mgo tunnel barrier
JP4987830B2 (ja) * 2008-09-25 2012-07-25 株式会社東芝 磁気メモリ
JP2010080806A (ja) 2008-09-29 2010-04-08 Canon Anelva Corp 磁気抵抗素子の製造法及びその記憶媒体
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US9082534B2 (en) 2009-09-15 2015-07-14 Samsung Electronics Co., Ltd. Magnetic element having perpendicular anisotropy with enhanced efficiency
GB2486156A (en) 2009-10-05 2012-06-06 Canon Anelva Corp Substrate cooling device, sputtering device, and method for producing an electronic device
US8238151B2 (en) * 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
JP2012059808A (ja) 2010-09-07 2012-03-22 Sony Corp 記憶素子、メモリ装置
US9647202B2 (en) 2011-02-16 2017-05-09 Avalanche Technology, Inc. Magnetic random access memory with perpendicular enhancement layer
JP5123365B2 (ja) 2010-09-16 2013-01-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5514059B2 (ja) 2010-09-17 2014-06-04 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US8345471B2 (en) 2010-10-07 2013-01-01 Hynix Semiconductor Inc. Magneto-resistance element and semiconductor memory device including the same
US8427791B2 (en) 2010-11-23 2013-04-23 HGST Netherlands B.V. Magnetic tunnel junction having a magnetic insertion layer and methods of producing the same
US9070464B2 (en) 2010-12-10 2015-06-30 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US9028910B2 (en) 2010-12-10 2015-05-12 Avalanche Technology, Inc. MTJ manufacturing method utilizing in-situ annealing and etch back
JP2012204432A (ja) 2011-03-24 2012-10-22 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US8790798B2 (en) 2011-04-18 2014-07-29 Alexander Mikhailovich Shukh Magnetoresistive element and method of manufacturing the same
US8541855B2 (en) 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8507114B2 (en) * 2011-06-30 2013-08-13 Seagate Technology Llc Recording layer for heat assisted magnetic recording
JP2013041912A (ja) * 2011-08-12 2013-02-28 Toshiba Corp 磁気ランダムアクセスメモリ
JP2013115413A (ja) 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
US9058885B2 (en) 2011-12-07 2015-06-16 Agency For Science, Technology And Research Magnetoresistive device and a writing method for a magnetoresistive device
JP2013140891A (ja) 2012-01-05 2013-07-18 Toshiba Corp 磁気抵抗効果素子の製造方法
US20130187247A1 (en) 2012-01-23 2013-07-25 Qualcomm Incorporated Multi-bit magnetic tunnel junction memory and method of forming same
US8871365B2 (en) 2012-02-28 2014-10-28 Headway Technologies, Inc. High thermal stability reference structure with out-of-plane aniotropy to magnetic device applications
US8617644B2 (en) 2012-03-08 2013-12-31 HGST Netherlands B.V. Method for making a current-perpendicular-to-the-plane (CPP) magnetoresistive sensor containing a ferromagnetic alloy requiring post-deposition annealing
US20130307097A1 (en) 2012-05-15 2013-11-21 Ge Yi Magnetoresistive random access memory cell design
US9214624B2 (en) 2012-07-27 2015-12-15 Qualcomm Incorporated Amorphous spacerlattice spacer for perpendicular MTJs
WO2014022304A1 (en) 2012-07-30 2014-02-06 The Regents Of The University Of California Multiple-bits-per-cell voltage-controlled magnetic memory
JP5597899B2 (ja) 2012-09-21 2014-10-01 株式会社東芝 磁気抵抗素子および磁気メモリ
US8836056B2 (en) 2012-09-26 2014-09-16 Intel Corporation Perpendicular MTJ stacks with magnetic anisotropy enhancing layer and crystallization barrier layer
KR101967352B1 (ko) * 2012-10-31 2019-04-10 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
JP5680045B2 (ja) 2012-11-14 2015-03-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
US9252710B2 (en) 2012-11-27 2016-02-02 Headway Technologies, Inc. Free layer with out-of-plane anisotropy for magnetic device applications
US10522589B2 (en) 2012-12-24 2019-12-31 Shanghai Ciyu Information Technologies Co., Ltd. Method of making a magnetoresistive element
US20140203383A1 (en) 2013-01-24 2014-07-24 T3Memory, Inc. Perpendicular magnetoresistive memory element
US9196335B2 (en) 2013-03-14 2015-11-24 Kabushiki Kaisha Toshiba Magnetic memory
US9184374B2 (en) 2013-03-22 2015-11-10 Kazuya Sawada Magnetoresistive element
US9602103B2 (en) 2013-05-22 2017-03-21 Hitachi, Ltd. Spin wave device and logic circuit using spin wave device
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9257638B2 (en) 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
US9099124B1 (en) 2014-09-28 2015-08-04 HGST Netherlands B.V. Tunneling magnetoresistive (TMR) device with MgO tunneling barrier layer and nitrogen-containing layer for minimization of boron diffusion
US9842989B2 (en) 2015-02-27 2017-12-12 Globalfoundries Singapore Pte. Ltd. Magnetic memory with high thermal budget
US9177573B1 (en) 2015-04-30 2015-11-03 HGST Netherlands B.V. Tunneling magnetoresistive (TMR) device with magnesium oxide tunneling barrier layer and free layer having insertion layer

Also Published As

Publication number Publication date
CN105556691B (zh) 2018-08-28
EP3044815B1 (en) 2021-03-17
EP3044815A1 (en) 2016-07-20
TWI521756B (zh) 2016-02-11
US20150069562A1 (en) 2015-03-12
KR101908204B1 (ko) 2018-12-10
US9691817B2 (en) 2017-06-27
JP2016529739A (ja) 2016-09-23
JP6195993B2 (ja) 2017-09-13
KR20160048898A (ko) 2016-05-04
US20160118439A1 (en) 2016-04-28
WO2015038240A1 (en) 2015-03-19
CN105556691A (zh) 2016-05-04
EP3044815A4 (en) 2017-05-03
US9240547B2 (en) 2016-01-19

Similar Documents

Publication Publication Date Title
TWI521756B (zh) 磁性穿隧接面及形成磁性穿隧接面之方法
US7629220B2 (en) Method for forming a semiconductor device and structure thereof
CN104576735B (zh) 具有掩埋绝缘层的FinFET及其形成方法
KR101319719B1 (ko) Ｆｉｎ 프로파일 구조물 및 그 제조 방법
KR101735976B1 (ko) 트랜지스터 게이트용 캡핑 유전체 구조를 형성하는 방법
CN110114876A (zh) 三维存储器器件及其制造方法
TW202111809A (zh) 半導體裝置的製造方法及電漿處理裝置
TWI518755B (zh) 積體電路結構及其製作方法
US10529828B2 (en) Method of forming vertical transistor having dual bottom spacers
CN105609421B (zh) 具有自对准栅结构的半导体器件及其制造方法
KR20070034249A (ko) ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법
KR102374902B1 (ko) 자기 터널 접합부를 위한 실리콘 산화질화물 기반 캡슐화 층
JP2015508567A (ja) 半導体構造体およびその製造方法（希土類酸化物分離型半導体フィン）
TWI397128B (zh) 製作一平面雙閘電晶體之方法
CN107068679A (zh) 半导体装置与其形成方法
US9929282B2 (en) Field-effect transistors having black phosphorus channel and methods of making the same
US9502642B2 (en) Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
TW201539553A (zh) 閘極結構的接觸窗結構形成方法
CN104979162B (zh) 半导体器件及其制造方法
US9960275B1 (en) Method of fabricating air-gap spacer for N7/N5 finFET and beyond
US10008456B1 (en) Laminated spacers for field-effect transistors