KR20070034249A - ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법 - Google Patents

ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20070034249A
KR20070034249A KR1020050088713A KR20050088713A KR20070034249A KR 20070034249 A KR20070034249 A KR 20070034249A KR 1020050088713 A KR1020050088713 A KR 1020050088713A KR 20050088713 A KR20050088713 A KR 20050088713A KR 20070034249 A KR20070034249 A KR 20070034249A
Authority
KR
South Korea
Prior art keywords
film
gas
sio
manufacturing
silicon source
Prior art date
Application number
KR1020050088713A
Other languages
English (en)
Other versions
KR101100428B1 (ko
Inventor
이정현
방상봉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050088713A priority Critical patent/KR101100428B1/ko
Priority to CNA2006101001100A priority patent/CN1937180A/zh
Priority to JP2006221612A priority patent/JP2007088436A/ja
Priority to US11/519,083 priority patent/US7410913B2/en
Publication of KR20070034249A publication Critical patent/KR20070034249A/ko
Application granted granted Critical
Publication of KR101100428B1 publication Critical patent/KR101100428B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

비휘발성 메모리장치에 사용되는 SRO(Silicon Rich Oxide) 와 이를 적용하는 반도체 장치의 제조방법에 관해 기술된다. 제조방법은 산소가 포함되지 않은 제 1 실리콘 소스가스를 상기 기판에 흡착시킨 후 산소가 포함된 반응가스와 상기 제 1 실리콘 소스가스와의 산화 반응에 의해 SiO2 막을 형성하는 단계와; 산소성분을 포함하지 않은 제 2 실리콘 소스가스와 이에 대응하는 반응가스를 환원반응(reducing reaction)에 의해 Si 막을 형성하는 단계;를 포함한다. 본 발명의 제조방법은 SRO에서 산소의 함량조절이 용이하며, 특히 스텝커버리지가 우수하여 양질의 반도체 소자를 제조할 수 있다.
SRO, 비휘발성, 메모리, 트랜지스터

Description

ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를 적용한 반도체 소자의 제조방법{Manufacturing method of Silicon Rich Oxide and Semiconductor adopting the same}
도 1a 및 도 1b는 본 발명에 따른 SRO(Silicon Rich Oxide) 제조방법의 개념을 보이는 도면이다.
도 2 는 본 발명에 따른 SRO 의 제조방법의 한 실시예를 보이는 공정 흐름도이다.
도 3은 TEOS와 HCDS 소스를 사용하여 제조한 박막의 XPS 그래프이다.
도 4는 TEOS, SiH4, HCDS 소스를 이용하여 동일한 증착 조건에서 온도를 바꾸어가면서 100 사이클(cycle) 증착한 박막의 두께를 나타내 그래프이다.
도 5a 내지 도 5c는 본 발명에 의해 제조된 SRO 샘플들의 전기적 특성을 보이는 그래프이다.
도 6a 및 도 6b 는 본 발명에 의해 제조된 비휘발성 메모리 장치들의 적층구조를 보인다.
도 7A 내지 도 7J는 본 발명에 따른 FIN 트랜지스터의 제조방법의 일례를 보이는 공정도이다.
USP 6,690,059
IEEE ELECTRON DEVICE LETTERS, VOL,. 20, NO. 8, AUGUST 1999
본 발명은 SRO(Silicon Rich Oxide)의 제조방법에 관한 것으로 상세히는 SRO와 이를 적용하는 반도체소자의 제조방법에 관한 것이다.
최근 관심을 끌고 있는 SRO를 적용한 전하 스토리지 장치(charge storage device)는 여러 측면에서 잇점이 많다. 전하 트랩핑 레이어(charge trapping layer)로 사용되는 SRO는 적정 비율의 Si과 SiO2를 가짐으로써 종전의 DRAM 등에 비해 매우 월등한 전기적 특성을 가진다. 높은 Si/O 비율을 갖는 SRO는 일정 이상의 온도 이상에서 열처리되며 SRO 중의 Si와 SiO2 가 분리될 것으로 예상된다. 이러한 분리를 이용하면 SiO2 부터 분리된 Si 돗트(dot)를 형성할 수 있다. 이러한 Si 돗트의 생성을 이용하여 Si 나노크리스탈(nanocrystal)을 이용한 메모리 장치가 제안된 바 있다.(USP 6,690,059 참조).
SRO는 일반적으로 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition) 등에 의해 형성될 수 있다. CVD에 의한 SRO는 플라즈마의 실딩 효과(shielding effect)에 의해 스텝 커버리지가 좋지 않고 ALD는 실리콘 소스인 TEOS 등의 전구체와 산화제인 H2O 간의 교환 반응에 의해 산소 양의 조절이 어렵고 따라서 산소(O)에 대한 Si의 비율(Si/O ratio) 조절이 어렵다.
본 발명의 기술적 과제는 실리콘의 농도 조절이 용이하고 스텝 커버리지가 우수한 SRO(Silicon Rich Oxide)와 이를 적용한 반도체의 제조방법을 제공하는 것이다.
본 발명의 한 유형에 따르면,
기판 위에 SiO2 와 잉여의 Si 을 갖는 SRO(Silicon Rich Oxide)를 형성하는 방법에 있어서,
산소가 포함되지 않은 제 1 실리콘 소스가스를 상기 기판에 흡착시킨 후 산소가 포함된 반응가스와 상기 제 1 실리콘 소스가스와의 산화 반응에 의해 SiO2 막을 형성하는 단계와;
산소성분을 포함하지 않은 제 2 실리콘 소스가스와 이에 대응하는 반응가스를 환원반응(reducing reaction)에 의해 Si 막을 형성하는 단계;를 포함한다.
본 발명의 다른 유형에 따르면,
양단에 소스와 드레인을 갖는 실리콘 활성층, 활성층을 덮는 것으로 SRO를 포함하는 게이트 절연층, 게이트 절연층 위에 형성되는 것으로 상기 활성층에 전계를 형성하는 게이트를 포함하는 반도체 소자를 제작하는 방법에 있어서,
상기 SRO의 제조단계는:
산소가 포함되지 않은 제 1 실리콘 소스가스를 상기 기판에 흡착시킨 후 산소가 포함된 반응가스와 상기 제 1 실리콘 소스가스와의 산화 반응에 의해 SiO2 막을 형성하는 단계와;
산소성분을 포함하지 않은 제 2 실리콘 소스가스와 이에 대응하는 반응가스를 환원반응(reducing reaction)에 의해 Si 막을 형성하는 단계;를 포함한다.
본 발명의 구체적인 실시예에 따르면,
상기 SiO2 막을 형성하는 단계와 상기 Si 막을 형성하는 단계는 교번적으로 소정 주기 반복되어 다층 구조의 SiO2 막과 Si 막을 산화 및 환원 반응에 의해 교번 형성한다. 본 발명의 바람직한 실시예에 따르면 SiO2 막과 Si 막 각각은 단일층 또는 복수층의 구조를 가진다.
또한 본 발명의 구체적인 실시예에 따르면, 상기 SiO2 막을 형성하는 단계에 산소 플라즈마를 공급하며, Si 막 형성하는 단계에서는 수소 플라즈마를 공급한다. 그리고 상기 제 1, 제 2 실리콘 소스는 산소를 포함하지 않은 동일 물질의 전구체(precursor)이며 바람직하게는 S-Cl 계열의 전구체로 HCDS(Hexa-Chlore-Di-Silane)이며, 제 1 실리콘 소스에 대한 반응가스는 H2O 가스이며, 제 2 실리콘 소스에 대한 반응가스는 수소(H2)가스이다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 SRO 제조방법과 이를 적용한 반도체 소자의 제조방법의 실시예를 구체적으로 설명한다.
본 발명의 SRO 제조공정은 도 1a 와 도 1b에 도시된 바와 같이 ALD(Atomic Layer Deposition) 법을 적용하여 SiO2 막과 Si 막을 각각 형성할 수 있다. 즉, 전구체(precursor)를 먼저 기판(substrate)에 흡착시킨 후 반응가스(reaction gas)를 챔버 내로 공급하면서 외부에서 고주파 파워(RF Power)를 반응가스에 인가하여 플라즈마를 발생시킨다. 반응가스가 수증기인 경우 산소 플라즈마가 생성되고 반응가스가 수소인 경우는 수소 플라즈마가 발생된다. 산소 플라즈마와 수소 플라즈마에 의해 반응에너지가 전구체에 공급되면서 전구체와 반응가스의 산화반응(oxidation reaction) 및 환원반응(reduction reaction)이 각각 진행되어 SiO2 막과 Si 막이 형성된다. 이러한 플라즈마 이용되는 ALD 법에 의해 SiO2막과 Si막을 교번 적층하여 다중층 구조의 SRO 를 형성한다.
여기에서 기판에는 다른 물질층이 이미 형성될 수 있다. 즉, 본 발명의 실시예의 설명에서 SRO가 기판이나 적층물 등의 구조물 위에 형성된다는 의미는 그 구조물 위에 직접 형성되거나 아니면 그 사이에 다른 물질층이 개재되어 간접적으로 형성될 수 있다 것을 의미한다. 예를 본 발명의 SRO 는 비휘발성 메모리에 적용될 수 있는 것으로 이는 메모리의 기본 구조인 트랜지스터에서 게이트 절연층에 해당되며 따라서 그 하부에는 실리콘 활성층이 이미 형성되어 있을 수 있다. 또한, 이하에서 설명되는 적층 순서 또는 적층 수는 예시에 불과하며 이는 본 발명의 기술적 범위를 제한하지 않는다.
도 2은 본 발명에 따라 ALD 에 의한 SRO의 제조공정을 개략적으로 나타내 보 이는 플로우 챠트이다.
가) 기판을 ALD 챔버에 로딩한 후 제 1 실리콘 소스 가스를 공급하여 기판의 표면에 Si 소스를 흡착시킨 후 Ar 등의 퍼지 가스를 ALD 챔버 내에 불어 넣는다.(10~12 단계)
나) 챔버 내에 수증기(H2O) 등의 산화제를 공급하면서 플라즈마를 발생시켜 산소 플라즈마에 의해 상기 기판에 흡착되는 Si 소스를 산화시켜 기판 상에 SiO2 막을 형성한다(13 단계).
다) 선택적 단계로서, 필요에 따라 상기 가)와 나) 단계를 일 회 이상 반복 수행하여 원자층 두께의 SiO2막을 다층으로 형성한다.
라) Si 소스를 공급하여 기판 상의 SiO2 막에 Si 소스를 흡착시킨 후 퍼지를 실시한다(14-15 단계).
마) 챔버 내에 수소를 공급하면서 플라즈마를 발생시켜 상기 SiO2 막 위에 Si 막을 형성한다.(16)
바) 선택적 단계로서 필요에 따라 상기 라) 단계와 마) 단계를 일 회 이상 반복 수행하여 원자층 두께의 Si 막을 다층으로 형성한다.
사) 선택적 단계로서, 상기와 같은 가) 내지 바) 과정의 전체 과정은 필요에 따라 일 회 이상 수행될 수 있다.
전술한 동일 과정의 반복은 Si/O 비율의 조절을 위하여 수행되며, 경우에 따 라서 SiO2 막 및 Si 막이 각각 여러 겹으로 수회 반복 적층 될 수 있다.
위의 본 발명에 따른 실시예에 있어서, 실리콘 소스 가스는 25도씨에서 약 10Torr 이상의 압력으로 기화장치로 부터 반응챔버 내로 공급되며, 바람직하게 실리콘 소스는 HCDS 이다. 위와 같은 공정은 PEALD (Plasma-Enhanced Atomic Layer Deposition) 법에 의해 진행된다.
도 3은 본 발명의 SRO 증착에 사용하는 HCDS와 기존의 방법에서 사용하던 TEOS을 이용한 박막의 XPS(X-ray Photoelectron Spectroscopy) 그래프이다. 도 3에 도시된 바와 같이 TEOS(Tetra Ethoxy Silane)로부터 얻어진 박막에 비해 HCDS 소스에 의해 얻어진 박막이 뚜렷한 Si 피이크를 보인다.
도 4는 TEOS, SiH4, HCDS 소스를 이용하여 동일한 증착 조건에서 온도를 바꾸어가면서 100 사이클(cycle) 증착한 박막의 두께를 나타내 그래프이다. 도 4를 통해서 HCDS의 증착률은 TEOS와 유사하여 일반적인 반도체 공정에 적용할 수 있음을 알 수 있다.
도 5a 내지 도 5c는 본 발명에 의해 제조된 SRO 샘플(#1,#2,#3)들의 전기적 특성을 보이는 그래프이다.
샘플 1(#1)은 Si:SiO2 가 1:6의 적층비율로 총 10 사이클 형성한 샘플이다. 샘플 2(#2)은 Si:SiO2 가 2:12의 적층비율로 총 5 사이클 형성한 샘플이다. 샘플 3(#3)은 Si:SiO2 가 4:24의 적층비율로 총 3 사이클 형성한 샘플이다.
도 5a 내지도 5c를 통해서 샘플 1, 즉 외겹(1층)의 Si막과 여섯겹(6층)의 SiO2 막으로 형성된 단위 적층이 총 10 사이클 형성된 SRO 가 가장 우수한 전압-용량 변화특성을 보임을 알 수 있다. 이러한 결과를 얻는 본 발명에 따르면, 10V의 스트레스 하에서 측정한 결과 3.2V 이상의 메모리 윈도우를 확보할 수 있었다.
본 발명의 제조방법은 ALD를 적용하기 때문에 스텝 커버리지가 우수한 SRO를 얻을 수 있다. 이러한 본 발명의 방법은 스텝 커버리지가 우수할 뿐 아니라 위와 같이 전기적으로 우수함은 물로 SRO 중의 산소 함량 조절이 용이하다.
도 6a 및 도 6b 는 본 발명에 의해 제조된 비휘발성 메모리 장치의 적층구조를 보인다.
먼저 도 6a를 참조하면, p-형 기판(substrate) 위에 게이트 산화물층(Gate Oxide Layer)이 형성되고 그 위에 폴리 실리콘으로 된 게이트(Gate)가 형성되어 있다. 게이트 산화물층은 일반적인 SRO 메모리에서와 같이 3 층 구조로서 하부의 터널링 산화물층, 최상위의 콘트롤 산화물층 그리고 이들 사이의 SRO 층을 구비한다.
SRO층은 본 발명을 특징 지우는 것으로서, SiO2층과 Si층이 반복 적층된 구조를 가진다. 각 SiO2층과 Si층은 전술한 원자층 두께의 SiO2 층과 Si층이 적어도 한 겹을 포함한다.
이러한 구조의 트랜지스터의 제조는 전술한 본 발명에 따른 SRO의 제조공정을 이해함으로써 종래 기술로부터 용이하게 수행될 수 있다.
도 6b는 일반적인 SRO를 포함하는 트랜지스터의 종단면 구조를 보인다. 도 6b에 도시된 트랜지스터는 활성층이 핀(Fin, 지느러미) 형으로 기판(substrate)으 로부터 수직으로 직립된 구조를 가지며, 그 위에 전술한 바와 같은 적층구조의 SRO를 갖춘 게이트 산화물층이 형성되고, 그 위에는 게이트가 형성된다. Fin형 트랜지스터의 배경 기술에 대해서는 한국특허출원번호 2004-0008598로부터 찾아 볼 수 있으며, 이하에서 상기 Fin 트랜지스터의 제조공정에 대해 도 7A 내지 도 7J를 참조하면서 간략히 살펴본다. 이하의 설명에서 일반적으로 알려진 공정방법에 대해서 구체적으로 언급하지 않으며, 도면은 실제와 다르게 과장되거나 주요 부분만 도시한다.
도 7A에 도시된 바와 같이 Si 하부기판(10a), 중간 절연층(10b), Si 상부기판(10c)을 갖춘 SOI(Silicon on Insulator) 기판(10)을 준비한다.
도 7B에 도시된 바와 같이 Si 상부기판(10c) 위에 Fin 트랜지스터의 패드(pad)를 형성을 위한 제1포토레지스트 마스크(11,11)를 형성한다.
도 7C에 도시된 바와 같이 상기 제1포토레지스트 마스크(11, 11)에 덮이지 않은 상부 Si 기판(10c)의 노출부분을 건식 식각법에 의해 소정 깊이 에칭한 후 상기 제 1 포토레지스트 마스크(11, 11)를 제거(strip) 하여 상기 상부 Si 기판(10c)의 양측에 돌출된 패드(10d)를 얻는다.
도 7D 에 도시된 바와 같이 상기 양 패드(10b, 10b)를 보호하고 양 패드(10b, 10b) 사이에 얇은 지느러미 모양의 활성층의 패터닝을 위한 H 형의 제 2 포토레지스트 마스크(12)를 형성한다. 제 2 포토레지스트 마스크의 패터닝은 전자빔 리소그래피법이 적합하다.
도 7E에 도시된 바와 같이, 상기 제 2 포토레지스트 마스크(12)에 덮이지 않 은 Si 상부기판(10c)의 노출부분을 에칭하여 FIN 형 활성층(10e)를 얻고, 제 2 포토레지스트 마스크(12)는 스트립에 의해 제거한다.
도 7F에 도시된 바와 같이 상기 패드(10d, 10b)와 활성층(10e) 그리고 노출된 절연층(10b) 위에 전술한 바와 같은 본 발명의 SRO 제조공정에 의해 SRO 층과 그 상하의 콘트롤 옥사이드층 및 터널링 옥사이드층을 포함하는 게이트 절연층(13)를 형성한다. SRO층 형성 전에 기존의 방법, 예를 들어 증착법에 의해 SiO2 터널링 옥사이드층을 형성한 후 상기 SRO를 형성하고 SRO 위에는 역시 기존의 증착법에 의해 SiO2 콘트롤 옥사이드층을 형성한다.
도 7G에 도시된 바와 같이, 상기 적층물 위에 게이트(14) 물질로 사용될 다결정 실리콘( poly Silicon)을 증착한다.
도 7H에 도시된 바와 같이 상기 게이트(14)를 패터닝하기 위한 제 3 포토레지스트마스크(15)를 형성한다.
도 7I에 도시된 바와 같이, 상기 제 3 포토레지스트 마스크(15)에 덮이지 않은 부분을 식각하여 게이트(14)을 형성하고 이 후에 제 3 포토레지스트 마스크(15)를 스트립에 의해 제거한다.
도 7J에 도시된 바와 같이, 이온 주입(ion implantation)을 실시하여 상기 게이트(14)에 덮이지 않은 활성층(10e)과 패드(10d, 10d)에 전기적 전도성을 부여한다.
본 발명은 SRO를 제조함에 있어서, 산소(O)의 함량조절이 용이하도록 산소 성분을 포함하지 않는 소스 물질로 SiO2층을 형성하고, 그리고 역시 산소을 포함하지 않는 소스물질로 Si 막을 형성한다. 이와 같이 개별적으로 형성되는 SiO2막과 Si 막의 적층수 및 적층싸이클의 조절에 의해 산소의 함량 조절이 용이하게 이루어질 수 있다.
이러한 방법은 스텝커버리지가 우수한 ALD 를 적용하기 때문에 복잡한 표면 프로파일을 가지는 구조물 예를 들어 FIN 트랜지스터 특히, 전하 축적을 이용한 메모리 장치로서 비휘발성 메모리 소자의 제조에 적합하다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.

Claims (20)

  1. 기판 위에 SiO2 와 잉여의 Si 을 갖는 SRO(Silicon Rich Oxide)를 형성하는 방법에 있어서,
    산소가 포함되지 않은 제 1 실리콘 소스가스를 상기 기판에 흡착시킨 후 산소가 포함된 반응가스와 상기 제 1 실리콘 소스가스와의 산화 반응에 의해 SiO2 막을 형성하는 단계와;
    산소성분을 포함하지 않은 제 2 실리콘 소스가스와 이에 대응하는 반응가스를 환원반응(reducing reaction)에 의해 Si 막을 형성하는 단계;를 포함하는 것을 특징으로 하는 SRO(Silicon Rich Oxide) 제조방법.
  2. 제 1 항에 있어서,
    상기 SiO2 막을 형성하는 단계와 상기 Si 막을 형성하는 단계는 교번적으로 소정 주기 반복되어 다층 구조의 SiO2 막과 Si 막을 산화 및 환원 반응에 의해 교번 형성하는 것을 특징으로 하는 SRO 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    SiO2 막과 Si 막 각각은 다겹 구조를 가지는 것을 특징으로 하는 SRO 제조 방법.
  4. 제 1 항에 있어서,
    상기 SiO2 막을 형성하는 단계에서 산소 플라즈마를 공급하며, Si 막 형성하는 단계에서는 수소 플라즈마를 공급하는 것을 특징으로 하는 SRO 제조방법.
  5. 제 1 항에 있어서,
    상기 제 1, 제 2 실리콘 소스는 동일 물질의 전구체(precursor)인 것을 특징으로 하는 SRO 제조방법.
  6. 제 1 항에 있어서,
    상기 제 1, 제 2 실리콘 소스는 Si-Cl 계열의 전구체인 것을 특징으로 하는 SRO 제조방법.
  7. 제 1 항에 있어서,
    상기 제 1, 제 2 실리콘 소스는 HCDS(Hexa-Chlore-Di-Silane)인 것을 특징으로 하는 SRO 제조방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 제 1 실리콘 소스에 대한 반응가스는 H2O 가스이며, 제 2 실리콘 소스에 대한 반응가스는 수소(H2)가스인 것을 특징으로 하는 SRO 제조방법.
  9. 제 3 항에 있어서,
    상기 제 1, 제 2 실리콘 소스는 HCDS(Hexa-Chlone-Di-Silane)인 것을 특징으로 하는 SRO 제조방법.
  10. 제 9 항에 있어서,
    상기 제 1 실리콘 소스에 대한 반응가스는 H2O 가스이며, 제 2 실리콘 소스에 대한 반응가스는 수소(H2)가스인 것을 특징으로 하는 SRO 제조방법.
  11. 양단에 소스와 드레인을 갖는 실리콘 활성층, 활성층을 덮는 것으로 SRO를 포함하는 게이트 절연층, 게이트 절연층 위에 형성되는 것으로 상기 활성층에 전계를 형성하는 게이트를 포함하는 반도체 소자를 제작하는 방법에 있어서,
    상기 SRO의 제조단계는:
    산소가 포함되지 않은 제 1 실리콘 소스가스를 기판에 흡착시킨 후 산소가 포함된 반응가스와 상기 제 1 실리콘 소스가스와의 산화 반응에 의해 SiO2 막을 형성하는 단계와;
    산소성분을 포함하지 않은 제 2 실리콘 소스가스와 이에 대응하는 반응가스를 환원반응(reducing reaction)에 의해 Si 막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제 11 항에 있어서,
    상기 SiO2 막을 형성하는 단계와 상기 Si 막을 형성하는 단계는 교번적으로 소정 주기 반복되어 다층 구조의 SiO2 막과 Si 막을 산화 및 환원 반응에 의해 교번 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    SiO2 막과 Si 막 각각은 다겹 구조를 가지는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제 11 항에 있어서,
    상기 SiO2 막을 형성하는 단계에서 산소 플라즈마를 공급하며, Si 막 형성하는 단계에서는 수소 플라즈마를 공급하는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제 11 항에 있어서,
    상기 제 1, 제 2 실리콘 소스는 동일 물질의 전구체(precursor)인 것을 특징으로 하는 반도체 소자의 제조방법.
  16. 제 11 항에 있어서,
    상기 제 1, 제 2 실리콘 소스는 Si-Cl 계열의 전구체인 것을 특징으로 하는 반도체 소자의 제조방법.
  17. 제 11 항에 있어서,
    상기 제 1, 제 2 실리콘 소스는 HCDS(Hexa-Chlore-Di-Silane)인 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 제 1 실리콘 소스에 대한 반응가스는 H2O 가스이며, 제 2 실리콘 소스에 대한 반응가스는 수소(H2)가스인 것을 특징으로 하는 반도체 소자의 제조방법.
  19. 제 13 항에 있어서,
    상기 제 1, 제 2 실리콘 소스는 HCDS(Hexa-Chlore-Di-Silane)인 것을 특징으로 하는 반도체 소자의 제조방법.
  20. 제 19 항에 있어서,
    상기 제 1 실리콘 소스에 대한 반응가스는 H2O 가스이며, 제 2 실리콘 소스에 대한 반응가스는 수소(H2)가스인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020050088713A 2005-09-23 2005-09-23 ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법 KR101100428B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050088713A KR101100428B1 (ko) 2005-09-23 2005-09-23 ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법
CNA2006101001100A CN1937180A (zh) 2005-09-23 2006-06-28 富硅氧化物的制造方法及半导体器件的制造方法
JP2006221612A JP2007088436A (ja) 2005-09-23 2006-08-15 Ｓｒｏ及びそれを適用した半導体素子の製造方法
US11/519,083 US7410913B2 (en) 2005-09-23 2006-09-12 Method of manufacturing silicon rich oxide (SRO) and semiconductor device employing SRO

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050088713A KR101100428B1 (ko) 2005-09-23 2005-09-23 ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20070034249A true KR20070034249A (ko) 2007-03-28
KR101100428B1 KR101100428B1 (ko) 2011-12-30

Family

ID=37894657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088713A KR101100428B1 (ko) 2005-09-23 2005-09-23 ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법

Country Status (4)

Country Link
US (1) US7410913B2 (ko)
JP (1) JP2007088436A (ko)
KR (1) KR101100428B1 (ko)
CN (1) CN1937180A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835742B2 (en) 2009-02-02 2014-09-16 Samsung Electronics Co., Ltd. Thermoelectric device and method of manufacturing the same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8470693B2 (en) 2008-03-31 2013-06-25 Hiroshima University Method for manufacturing quantum dot
US8088665B2 (en) * 2008-08-11 2012-01-03 Intel Corporation Method of forming self-aligned low resistance contact layer
KR101496149B1 (ko) * 2008-12-08 2015-02-26 삼성전자주식회사 결정질 실리콘 제조 방법
TW201029155A (en) * 2009-01-21 2010-08-01 Nanya Technology Corp Non-volatile memory cell and fabrication method thereof
US8461640B2 (en) 2009-09-08 2013-06-11 Silicon Storage Technology, Inc. FIN-FET non-volatile memory cell, and an array and method of manufacturing
JP5541223B2 (ja) * 2010-07-29 2014-07-09 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2013077805A (ja) * 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9620502B2 (en) * 2013-04-10 2017-04-11 Samsung Electronics Co., Ltd. Semiconductor device including an extended impurity region
US9634018B2 (en) 2015-03-17 2017-04-25 Silicon Storage Technology, Inc. Split gate non-volatile memory cell with 3D finFET structure, and method of making same
WO2017078920A1 (en) 2015-11-03 2017-05-11 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal gates and method of making same
CN105679652A (zh) * 2016-01-22 2016-06-15 华北电力大学（保定） 一种制备nc-Si/SiOx薄膜MIS结构器件的方法
US10312247B1 (en) 2018-03-22 2019-06-04 Silicon Storage Technology, Inc. Two transistor FinFET-based split gate non-volatile floating gate flash memory and method of fabrication
US10468428B1 (en) 2018-04-19 2019-11-05 Silicon Storage Technology, Inc. Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same
CN108847393B (zh) * 2018-05-24 2021-04-30 上海集成电路研发中心有限公司 鳍式场效应晶体管结构的形成方法
US10727240B2 (en) 2018-07-05 2020-07-28 Silicon Store Technology, Inc. Split gate non-volatile memory cells with three-dimensional FinFET structure
US10748808B2 (en) * 2018-07-16 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric gap-filling process for semiconductor device
CN109148302B (zh) * 2018-07-23 2021-07-20 上海集成电路研发中心有限公司 一种全包围栅极鳍式场效应晶体管的制作方法
US10797142B2 (en) 2018-12-03 2020-10-06 Silicon Storage Technology, Inc. FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication
US10937794B2 (en) 2018-12-03 2021-03-02 Silicon Storage Technology, Inc. Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same
US20210193671A1 (en) 2019-12-20 2021-06-24 Silicon Storage Technology, Inc. Method Of Forming A Device With Split Gate Non-volatile Memory Cells, HV Devices Having Planar Channel Regions And FINFET Logic Devices
US11114451B1 (en) 2020-02-27 2021-09-07 Silicon Storage Technology, Inc. Method of forming a device with FinFET split gate non-volatile memory cells and FinFET logic devices
US11362100B2 (en) 2020-03-24 2022-06-14 Silicon Storage Technology, Inc. FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling
JP7425929B2 (ja) 2020-09-21 2024-01-31 シリコン ストーリッジ テクノロージー インコーポレイテッド 平面状のスプリットゲート不揮発性メモリセル、高電圧デバイス、及びｆｉｎｆｅｔ論理デバイスを有するデバイスを形成する方法
CN114446972A (zh) 2020-10-30 2022-05-06 硅存储技术股份有限公司 具有鳍式场效应晶体管结构的分裂栅非易失性存储器单元、hv和逻辑器件及其制造方法
CN112526663A (zh) * 2020-11-04 2021-03-19 浙江大学 一种基于原子层沉积的吸收膜及其制作方法
WO2023172279A1 (en) 2022-03-08 2023-09-14 Silicon Storage Technology, Inc. Method of forming a device with planar split gate non-volatile memory cells, planar hv devices, and finfet logic devices on a substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656729A (en) * 1985-03-25 1987-04-14 International Business Machines Corp. Dual electron injection structure and process with self-limiting oxidation barrier
JP2005197602A (ja) * 2004-01-09 2005-07-21 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835742B2 (en) 2009-02-02 2014-09-16 Samsung Electronics Co., Ltd. Thermoelectric device and method of manufacturing the same

Also Published As

Publication number Publication date
KR101100428B1 (ko) 2011-12-30
CN1937180A (zh) 2007-03-28
US20070072424A1 (en) 2007-03-29
JP2007088436A (ja) 2007-04-05
US7410913B2 (en) 2008-08-12

Similar Documents

Publication Publication Date Title
KR101100428B1 (ko) ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법
KR100724566B1 (ko) 다층구조의 게이트 층간 유전막을 갖는 플래시 메모리 소자및 그 제조방법들
JP3792589B2 (ja) 半導体装置の製造方法
TWI446522B (zh) 半導體裝置及其製造方法
TWI716609B (zh) 形成介電膜的方法以及製造半導體裝置的方法
JP5443873B2 (ja) 半導体装置及びその製造方法
KR20110120661A (ko) 비휘발성 메모리 장치 및 그의 제조 방법
JP2012124322A (ja) 半導体記憶装置の製造方法
US20070063266A1 (en) Semiconductor device and method for manufacturing the same
JP5706353B2 (ja) 半導体装置及びその製造方法
JP2006060230A (ja) ３次元半導体キャパシタおよびその製造方法
JP2011199194A (ja) 半導体装置の製造方法
KR100722772B1 (ko) 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법
KR100794831B1 (ko) 반도체 장치의 제조 방법
JP2006049882A (ja) 原子層の積層方法、これを用いたゲート構造物の製造方法、及びキャパシタの製造方法
KR100859256B1 (ko) 반도체 소자 및 그 제조 방법
US20060292801A1 (en) Bit line of a semiconductor device and method for fabricating the same
TW200908156A (en) Method of manufacturing semiconductor device
WO2021020084A1 (ja) 半導体装置
KR100753079B1 (ko) 비휘발성 메모리 소자의 형성 방법
JP2014017461A (ja) 半導体装置の製造方法
KR20100078285A (ko) 복합 박막 형성 방법
KR100596486B1 (ko) 스택형 반도체 장치 및 그 제조 방법
JP2013197187A (ja) 半導体装置及びその製造方法
JP4500538B2 (ja) 電界効果型トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 9