JP2007088436A - Ｓｒｏ及びそれを適用した半導体素子の製造方法 - Google Patents

Ｓｒｏ及びそれを適用した半導体素子の製造方法 Download PDF

Info

Publication number
JP2007088436A
JP2007088436A JP2006221612A JP2006221612A JP2007088436A JP 2007088436 A JP2007088436 A JP 2007088436A JP 2006221612 A JP2006221612 A JP 2006221612A JP 2006221612 A JP2006221612 A JP 2006221612A JP 2007088436 A JP2007088436 A JP 2007088436A
Authority
JP
Japan
Prior art keywords
silicon source
film
gas
sro
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006221612A
Other languages
English (en)
Inventor
Shoken Ri
正賢 李
Sang-Bong Bang
想奉 房
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007088436A publication Critical patent/JP2007088436A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】不揮発性メモリ装置に使用されるＳＲＯ及びそれを適用する半導体装置の製造方法を提供する。
【解決手段】Ｏが含まれていない第１シリコンソースガスを基板に吸着させた後、Ｏが含まれた反応ガスと第１シリコンソースガスとの酸化反応によりＳｉＯ２膜を形成する工程と、Ｏ成分を含んでいない第２シリコンソースガスとこれに対応する反応ガスとの還元反応によりＳｉ膜を形成する工程と、を含むことを特徴とするＳＲＯの製造方法である。これにより、ＳＲＯで酸素含量の調節が容易であり、特に、ステップカバリッジに優れており、良質の半導体素子を製造できる。
【選択図】図２

Description

本発明は、ＳＲＯ（Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ）の製造方法に係り、さらに詳細には、ＳＲＯ及びそれを適用する半導体素子の製造方法に関する。
最近、関心を引いているＳＲＯを適用した電荷ストレージ装置は、多様な側面で利点が多い。電荷トラッピングレイヤーとして使用されるＳＲＯは、適正比率のＳｉ及びＳｉＯ２を有することによって、従来のＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等に比べて非常に優れた電気的特性を有する。高いＳｉ／Ｏ比を有するＳＲＯは、所定温度以上で熱処理され、ＳＲＯのうちＳｉとＳｉＯ２とが分離されることと予想される。このような分離を利用すれば、ＳｉＯ２から分離されたＳｉドットを形成できる。このようなＳｉドットの生成を利用して、Ｓｉナノクリスタルを利用したメモリ装置が提案された（特許文献１を参照）。
ＳＲＯは、一般的にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）等により形成されうる。ＣＶＤによるＳＲＯは、プラズマのシールディング効果によりステップカバリッジが悪く、ＡＬＤは、シリコンソースであるＴＥＯＳなどの前駆体及び酸化剤のＨ２Ｏ間の交換反応により酸素（Ｏ）量の調節が難しく、したがって、Ｏに対するＳｉの比率（Ｓｉ／Ｏ比）の調節が難しい。
米国特許第６,６９０,０５９号明細書
本発明の技術的課題は、シリコンの濃度調節が容易であり、ステップカバリッジに優れたＳＲＯ及びこれを適用した半導体の製造方法を提供することである。
本発明の一類型によれば、基板上にＳｉＯ２及び剰余のＳｉを有するＳＲＯの形成方法において、Ｏが含まれていない第１シリコンソースガスを前記基板に吸着させた後、Ｏが含まれた反応ガスと前記第１シリコンソースガスとの酸化反応によりＳｉＯ２膜を形成する工程と、Ｏ成分を含んでいない第２シリコンソースガスとこれに対応する反応ガスとの還元反応によりＳｉ膜を形成する工程と、を含む。
本発明の他の類型によれば、両端にソース及びドレインを有するシリコン活性層、活性層を覆うものであって、ＳＲＯを含むゲート絶縁層、ゲート絶縁層上に形成されるものであって、前記活性層に電界を形成するゲートを備える半導体素子の製造方法において、前記ＳＲＯの製造工程は、Ｏが含まれていない第１シリコンソースガスを基板に吸着させた後、Ｏが含まれた反応ガスと前記第１シリコンソースガスとの酸化反応によりＳｉＯ２膜を形成する工程と、Ｏ成分を含んでいない第２シリコンソースガスとこれに対応する反応ガスとの還元反応によりＳｉ膜を形成する工程と、を含む。
本発明の具体的な実施形態によれば、前記ＳｉＯ２膜の形成工程と前記Ｓｉ膜の形成工程とは、交互に所定周期繰り返されて多層構造のＳｉＯ２膜とＳｉ膜とを酸化及び還元反応により交互に形成する。本発明の望ましい実施形態によれば、ＳｉＯ２膜及びＳｉ膜のそれぞれは、単層または複数層の構造を有する。
また、本発明の具体的な実施形態によれば、前記ＳｉＯ２膜の形成工程で、Ｏプラズマを供給し、Ｓｉ膜の形成工程では、水素（Ｈ２）プラズマを供給する。そして、前記第１シリコンソース及び第２シリコンソースは、Ｏを含んでいない同じ物質の前駆体であり、望ましくは、Ｓｉ−Ｃｌ系の前駆体は、ＨＣＤＳ（Ｈｅｘａ−Ｃｈｌｏｒｏ−Ｄｉ−Ｓｉｌａｎｅ）であり、第１シリコンソースに対する反応ガスは、Ｈ２Ｏガスであり、第２シリコンソースに対する反応ガスは、Ｈ２ガスである。
本発明は、ＳＲＯを製造するに当たって、Ｏの含量の調節が容易であるように、Ｏ成分を含んでいないソース物質からＳｉＯ２層を形成し、そして、Ｏを含んでいないソース物質からＳｉ膜を形成する。このように個別的に形成されるＳｉＯ２膜及びＳｉ膜の積層数及び積層サイクルの調節により、Ｏ含量の調節が容易に行われうる。
このような方法は、ステップカバリッジに優れたＡＬＤを適用するため、複雑な表面プロファイルを有する構造物、例えば、Ｆｉｎ型トランジスタ、特に、電荷蓄積を利用したメモリ装置として、不揮発性メモリ素子の製造に適している。
本発明のＳＲＯ製造工程は、図１Ａ及び図１Ｂに示すように、ＡＬＤ法を適用してＳｉＯ２膜及びＳｉ膜をそれぞれ形成できる。すなわち、まず前駆体を基板に吸着させた後、反応ガスをチャンバ内に供給しつつ、外部から高周波（ＲＦ）パワーを反応ガスに印加してプラズマを発生させる。反応ガスが水蒸気である場合、Ｏプラズマが生成され、反応ガスがＨ２である場合には、Ｈ２プラズマが発生する。Ｏプラズマ及びＨ２プラズマにより反応エネルギーが前駆体に供給されつつ、前駆体と反応ガスとの酸化反応及び還元反応がそれぞれ行われて、ＳｉＯ２膜及びＳｉ膜が形成される。このようなプラズマに利用されるＡＬＤ法により、ＳｉＯ２膜及びＳｉ膜を交互に積層して多重層構造のＳＲＯを形成する。
ここで、基板には、他の物質層が既に形成されていてもよい。すなわち、本発明の実施形態の説明で、ＳＲＯが基板や積層物などの構造物上に形成されるという意味は、その構造物上に直接形成されるか、またはその間に他の物質層が介在されて間接的に形成されうるということを意味する。例えば、本発明のＳＲＯは、不揮発性メモリに適用されうるものであって、これは、メモリの基本構造であるトランジスタでゲート絶縁層に該当し、したがって、その下部には、シリコン活性層が既に形成されていてもよい。また、以下で説明される積層順序または積層数は、例示に過ぎず、これは、本発明の技術的な範囲を制限しない。
図２は、本発明によってＡＬＤによるＳＲＯの製造工程を概略的に示すフローチャートである。
イ）基板をＡＬＤチャンバにローディングした後に第１シリコンソースガスを供給して、基板の表面にＳｉソースを吸着させた後、ＡｒなどのパージガスをＡＬＤチャンバ内に供給する（工程１０〜１２）。
ロ）チャンバ内に水蒸気（Ｈ２Ｏ）などの酸化剤を供給しつつプラズマを発生させ、Ｏプラズマにより前記基板に吸着されたＳｉソースを酸化させて、基板上にＳｉＯ２膜を形成する（工程１３）。
ハ）選択的工程であって、必要に応じて前記イ）及びロ）工程を一回以上繰り返して原子層の厚さのＳｉＯ２膜を多層に形成する。
ニ）Ｓｉソースを供給して、基板上のＳｉＯ２膜にＳｉソースを吸着させた後にパージを実施する（工程１４及び工程１５）。
ホ）チャンバ内にＨ２を供給しつつプラズマを発生させて、前記ＳｉＯ２膜上にＳｉ膜を形成する（工程１６）。
へ）選択的工程であって、必要に応じて前記ニ）工程及びホ）工程を一回以上繰り返して原子層の厚さのＳｉ膜を多層に形成する。
ト）選択的工程であって、前記のようなイ）ないしへ）過程の全体過程は、必要に応じて一回以上行える。
前述した同一過程の繰り返しは、Ｓｉ／Ｏ比の調節のために行われ、場合によって、ＳｉＯ２膜及びＳｉ膜がそれぞれ多層に複数回繰り返して積層されうる。
前記本発明に係る実施形態において、シリコンソースガスは、２５℃で約１０Ｔｏｒｒ以上の圧力で気化装置から反応チャンバ内に供給され、望ましくは、シリコンソースはＨＣＤＳである。前記のような工程は、ＰＥＡＬＤ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により行われる。
図３は、本発明のＳＲＯ蒸着に使用するＨＣＤＳと、既存の方法で使用したＴＥＯＳとを利用した薄膜のＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）グラフである。図３に示すように、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｓｉｌａｎｅ）から得られた薄膜に比べて、ＨＣＤＳソースにより得られた薄膜が明確なＳｉピークを表す。
図４は、ＴＥＯＳ、ＳｉＨ４、ＨＣＤＳソースを利用して同じ蒸着条件で温度を変化させつつ、１００サイクル蒸着した薄膜の厚さを示すグラフである。図４で、ＨＣＤＳの蒸着率はＴＥＯＳと類似しており、一般的な半導体工程に適用できるということが分かる。
図５Ａないし図５Ｃは、本発明により製造されたＳＲＯサンプル（＃１、＃２、＃３）の電気的特性を示すグラフである。
サンプル１（＃１）は、Ｓｉ：ＳｉＯ２を１：６の積層比で総１０サイクル形成したサンプルである。サンプル２（＃２）は、Ｓｉ：ＳｉＯ２を２：１２の積層比で総５サイクル形成したサンプルである。サンプル３（＃３）は、Ｓｉ：ＳｉＯ２を４：２４の積層比で総３サイクル形成したサンプルである。
図５Ａないし図５Ｃで、サンプル１、すなわち、単層のＳｉ膜と多層（６層）のＳｉＯ２膜から形成された単位積層が総１０サイクル形成されたＳＲＯが最も優れた電圧−容量変化特性を示すことが分かる。このような結果を得る本発明によれば、１０Ｖのストレス下で測定した結果、３．２Ｖ以上のメモリウィンドウを確保することができた。
本発明の製造方法は、ＡＬＤを適用するために、ステップカバリッジに優れたＳＲＯを得ることができる。このような本発明の方法は、ステップカバリッジに優れているだけでなく、前記のように、電気的に優れており、ＳＲＯ中のＯ含量の調節が容易である。
図６Ａ及び図６Ｂは、本発明により製造された不揮発性メモリ装置の積層構造を示す図面である。
まず、図６Ａに示すように、ｐ−型基板上にゲート酸化物層が形成され、その上にポリシリコンからなるゲートが形成されている。ゲート酸化物層は、一般的なＳＲＯメモリのように３層構造であって、下部のトンネリング酸化物層、最上位のコントロール酸化物層、そしてこれらの間にＳＲＯ層を備える。
ＳＲＯ層は、本発明の特徴となるものであって、ＳｉＯ２層及びＳｉ層が反復積層された構造を有する。各ＳｉＯ２層及びＳｉ層は、前述した原子層の厚さのＳｉＯ２層及びＳｉ層の少なくとも一層を含む。
このような構造のトランジスタの製造は、前述した本発明に係るＳＲＯの製造工程を理解することによって、従来の技術から容易に行われうる。
図６Ｂは、一般的なＳＲＯを含むトランジスタの断面構造を示す。図６Ｂに示すトランジスタは、活性層がひれ状に基板から垂直に直立した構造を有し、その上に前述した積層構造のＳＲＯを含んだゲート酸化物層が形成され、その上にはゲートが形成される。Ｆｉｎ型トランジスタの背景技術については、韓国特許出願第２００４−０００８５９８号に記載されており、以下で前記Ｆｉｎ型トランジスタの製造工程について、図７Ａないし図７Ｊを参照して簡略に説明する。以下の説明では、公知の工程方法について具体的に言及せず、図面は誇張されて示され、または主要部分のみを示す。
図７Ａに示すように、Ｓｉ下部基板１０ａ、中間絶縁層１０ｂ、Ｓｉ上部基板１０ｃを備えたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板１０を準備する。
図７Ｂに示すように、Ｓｉ上部基板１０ｃ上に、Ｆｉｎ型トランジスタのパッド形成用の第１フォトレジストマスク１１を形成する。
図７Ｃに示すように、前記第１フォトレジストマスク１１に覆われていない上部Ｓｉ基板１０ｃの露出部分を乾式エッチング法により所定深さにエッチングした後、前記第１フォトレジストマスク１１を除去して、前記上部Ｓｉ基板１０ｃの両側に突出したパッド１０ｄを得る。
図７Ｄに示すように、前記両パッド１０ｄを保護し、両パッド１０ｄの間に薄いひれ状の活性層のパターニングのためのＨ字状の第２フォトレジストマスク１２を形成する。第２フォトレジストマスクのパターニングは、電子ビームリソグラフィ法が適している。
図７Ｅに示すように、前記第２フォトレジストマスク１２に覆われていないＳｉ上部基板１０ｃの露出部分をエッチングしてひれ状の活性層１０ｅを得て、第２フォトレジストマスク１２は、ストリップにより除去する。
図７Ｆに示すように、前記パッド１０ｄ、活性層１０ｅ、そして露出された絶縁層１０ｂ上に、前述したような本発明のＳＲＯ製造工程によりＳＲＯ層、その上下のコントロール酸化層及びトンネリング酸化層を備えるゲート絶縁層１３を形成する。ＳＲＯ層の形成前に既存の方法、例えば、蒸着法によりＳｉＯ２トンネリング酸化層を形成した後、前記ＳＲＯを形成し、また、ＳＲＯ上には、既存の蒸着法によりＳｉＯ２コントロール酸化層を形成する。
図７Ｇに示すように、前記積層物上にゲート１４物質として使用される多結晶シリコンを蒸着する。
図７Ｈに示すように、前記ゲート１４をパターニングするための第３フォトレジストマスク１５を形成する。
図７Ｉに示すように、前記第３フォトレジストマスク１５に覆われていない部分をエッチングしてゲート１４を形成し、この後に第３フォトレジストマスク１５をストリップにより除去する。
図７Ｊに示すように、イオン注入を実施して、前記ゲート１４に覆われていない活性層１０ｅ及びパッド１０ｄに電気的伝導性を付与する。
このような本発明の理解を容易にするために、いくつかの模範的な実施形態が説明及び図示されたが、このような実施形態は、単に広範な発明を例示するだけで、これを制限しないという点が理解され、そして、本発明は、図示及び説明された構造及び配列に限定されないという点が理解されねばならず、これは、多様な他の修正が当業者によって行われうるためである。
本発明は、半導体素子に関連した技術分野に好適に適用され得る
本発明に係るＳＲＯの製造方法の概念を示す図面である。 本発明に係るＳＲＯの製造方法の概念を示す図面である。 本発明に係るＳＲＯの製造方法の一実施形態を示す工程フローチャートである。 ＴＥＯＳ及びＨＣＤＳソースを使用して製造した薄膜のＸＰＳグラフである。 ＴＥＯＳ、ＳｉＨ４、ＨＣＤＳソースを利用して、同じ蒸着条件で温度を変化させつつ１００サイクル蒸着した薄膜の厚さを示すグラフである。 本発明により製造されたＳＲＯサンプルの電気的特性を示すグラフである。 本発明により製造されたＳＲＯサンプルの電気的特性を示すグラフである。 本発明により製造されたＳＲＯサンプルの電気的特性を示すグラフである。 本発明により製造された不揮発性メモリ装置の積層構造を示す図面である。 本発明により製造された不揮発性メモリ装置の積層構造を示す図面である。 本発明に係るＦｉｎ型トランジスタの製造方法の一例を示す工程図である。 本発明に係るＦｉｎ型トランジスタの製造方法の一例を示す工程図である。 本発明に係るＦｉｎ型トランジスタの製造方法の一例を示す工程図である。 本発明に係るＦｉｎ型トランジスタの製造方法の一例を示す工程図である。 本発明に係るＦｉｎ型トランジスタの製造方法の一例を示す工程図である。 本発明に係るＦｉｎ型トランジスタの製造方法の一例を示す工程図である。 本発明に係るＦｉｎ型トランジスタの製造方法の一例を示す工程図である。 本発明に係るＦｉｎ型トランジスタの製造方法の一例を示す工程図である。 本発明に係るＦｉｎ型トランジスタの製造方法の一例を示す工程図である。 本発明に係るＦｉｎ型トランジスタの製造方法の一例を示す工程図である。
符号の説明
１０ ＳＯＩ基板
１０ａ Ｓｉ下部基板
１０ｂ 中間絶縁層
１０ｃ Ｓｉ上部基板
１０ｄ、１０ｂ パッド
１０ｅ 活性層
１４ ゲート
１５ 第３フォトレジストマスク

Claims (20)

  1. 基板上にＳｉＯ２及び剰余のＳｉを有するＳＲＯの形成方法において、
    Ｏが含まれていない第１シリコンソースガスを前記基板に吸着させた後、Ｏが含まれた反応ガスと前記第１シリコンソースガスとの酸化反応によりＳｉＯ２膜を形成する工程と、
    Ｏ成分を含んでいない第２シリコンソースガスとこれに対応する反応ガスとの還元反応によりＳｉ膜を形成する工程と、を含むことを特徴とするＳＲＯの製造方法。
  2. 前記ＳｉＯ２膜を形成する工程と、前記Ｓｉ膜を形成する工程とは、交互に所定周期繰り返されて、多層構造のＳｉＯ２膜及びＳｉ膜を酸化及び還元反応により交互に形成することを特徴とする請求項１に記載のＳＲＯの製造方法。
  3. ＳｉＯ２膜及びＳｉ膜のそれぞれは、多層構造を有することを特徴とする請求項１または請求項２に記載のＳＲＯの製造方法。
  4. 前記ＳｉＯ２膜の形成工程で、Ｏプラズマを供給し、Ｓｉ膜の形成工程では、Ｈ２プラズマを供給することを特徴とする請求項１に記載のＳＲＯの製造方法。
  5. 前記第１シリコンソース及び第２シリコンソースは、同一物質の前駆体であることを特徴とする請求項１に記載のＳＲＯの製造方法。
  6. 前記第１シリコンソース及び第２シリコンソースは、Ｓｉ−Ｃｌ系の前駆体であることを特徴とする請求項１に記載のＳＲＯの製造方法。
  7. 前記第１シリコンソース及び第２シリコンソースは、ＨＣＤＳであることを特徴とする請求項１に記載のＳＲＯの製造方法。
  8. 前記第１シリコンソースに対する反応ガスは、Ｈ２Ｏガスであり、第２シリコンソースに対する反応ガスは、Ｈ２ガスであることを特徴とする請求項６または請求項７に記載のＳＲＯの製造方法。
  9. 前記第１シリコンソース及び第２シリコンソースは、ＨＣＤＳであることを特徴とする請求項３に記載のＳＲＯの製造方法。
  10. 前記第１シリコンソースに対する反応ガスは、Ｈ２Ｏガスであり、第２シリコンソースに対する反応ガスは、Ｈ２ガスであることを特徴とする請求項９に記載のＳＲＯの製造方法。
  11. 両端にソース及びドレインを有するシリコン活性層、活性層を覆うものであって、ＳＲＯを含むゲート絶縁層、ゲート絶縁層上に形成されるものであって、前記活性層に電界を形成するゲートを備える半導体素子の製造方法において、
    前記ＳＲＯの製造工程は、
    Ｏが含まれていない第１シリコンソースガスを基板に吸着させた後、Ｏが含まれた反応ガスと前記第１シリコンソースガスとの酸化反応によりＳｉＯ２膜を形成する工程と、
    Ｏ成分を含んでいない第２シリコンソースガスとこれに対応する反応ガスとの還元反応によりＳｉ膜を形成する工程と、を含むことを特徴とする半導体素子の製造方法。
  12. 前記ＳｉＯ２膜の形成工程と前記Ｓｉ膜の形成工程とは、交互に所定周期繰り返されて多層構造のＳｉＯ２膜とＳｉ膜とを酸化及び還元反応により交互に形成することを特徴とする請求項１１に記載の半導体素子の製造方法。
  13. ＳｉＯ２膜及びＳｉ膜のそれぞれは、多層構造を有することを特徴とする請求項１１または請求項１２に記載の半導体素子の製造方法。
  14. 前記ＳｉＯ２膜の形成工程で、Ｏプラズマを供給し、Ｓｉ膜の形成工程では、Ｈ２プラズマを供給することを特徴とする請求項１１に記載の半導体素子の製造方法。
  15. 前記第１シリコンソース及び第２シリコンソースは、同じ物質の前駆体であることを特徴とする請求項１１に記載の半導体素子の製造方法。
  16. 前記第１シリコンソース及び第２シリコンソースは、Ｓｉ−Ｃｌ系の前駆体であることを特徴とする請求項１１に記載の半導体素子の製造方法。
  17. 前記第１シリコンソース及び第２シリコンソースは、ＨＣＤＳであることを特徴とする請求項１１に記載の半導体素子の製造方法。
  18. 前記第１シリコンソースに対する反応ガスは、Ｈ２Ｏガスであり、第２シリコンソースに対する反応ガスは、Ｈ２ガスであることを特徴とする請求項１６または請求項１７に記載の半導体素子の製造方法。
  19. 前記第１シリコンソース及び第２シリコンソースは、ＨＣＤＳであることを特徴とする請求項１３に記載の半導体素子の製造方法。
  20. 前記第１シリコンソースに対する反応ガスは、Ｈ２Ｏガスであり、第２シリコンソースに対する反応ガスは、Ｈ２ガスであることを特徴とする請求項１９に記載の半導体素子の製造方法。
JP2006221612A 2005-09-23 2006-08-15 Ｓｒｏ及びそれを適用した半導体素子の製造方法 Pending JP2007088436A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050088713A KR101100428B1 (ko) 2005-09-23 2005-09-23 ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
JP2007088436A true JP2007088436A (ja) 2007-04-05

Family

ID=37894657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006221612A Pending JP2007088436A (ja) 2005-09-23 2006-08-15 Ｓｒｏ及びそれを適用した半導体素子の製造方法

Country Status (4)

Country Link
US (1) US7410913B2 (ja)
JP (1) JP2007088436A (ja)
KR (1) KR101100428B1 (ja)
CN (1) CN1937180A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122458A1 (ja) * 2008-03-31 2009-10-08 国立大学法人広島大学 量子ドットの製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8088665B2 (en) * 2008-08-11 2012-01-03 Intel Corporation Method of forming self-aligned low resistance contact layer
KR101496149B1 (ko) * 2008-12-08 2015-02-26 삼성전자주식회사 결정질 실리콘 제조 방법
TW201029155A (en) * 2009-01-21 2010-08-01 Nanya Technology Corp Non-volatile memory cell and fabrication method thereof
KR101538068B1 (ko) 2009-02-02 2015-07-21 삼성전자주식회사 열전소자 및 그 제조방법
US8461640B2 (en) 2009-09-08 2013-06-11 Silicon Storage Technology, Inc. FIN-FET non-volatile memory cell, and an array and method of manufacturing
JP5541223B2 (ja) * 2010-07-29 2014-07-09 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2013077805A (ja) * 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9620502B2 (en) * 2013-04-10 2017-04-11 Samsung Electronics Co., Ltd. Semiconductor device including an extended impurity region
US9634018B2 (en) 2015-03-17 2017-04-25 Silicon Storage Technology, Inc. Split gate non-volatile memory cell with 3D finFET structure, and method of making same
EP3371829B1 (en) 2015-11-03 2020-11-25 Silicon Storage Technology, Inc. Integration of split gate non-volatile flash memory with finfet logic
CN105679652A (zh) * 2016-01-22 2016-06-15 华北电力大学（保定） 一种制备nc-Si/SiOx薄膜MIS结构器件的方法
US10312247B1 (en) 2018-03-22 2019-06-04 Silicon Storage Technology, Inc. Two transistor FinFET-based split gate non-volatile floating gate flash memory and method of fabrication
US10468428B1 (en) 2018-04-19 2019-11-05 Silicon Storage Technology, Inc. Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same
CN108847393B (zh) * 2018-05-24 2021-04-30 上海集成电路研发中心有限公司 鳍式场效应晶体管结构的形成方法
US10727240B2 (en) 2018-07-05 2020-07-28 Silicon Store Technology, Inc. Split gate non-volatile memory cells with three-dimensional FinFET structure
US10748808B2 (en) * 2018-07-16 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric gap-filling process for semiconductor device
CN109148302B (zh) * 2018-07-23 2021-07-20 上海集成电路研发中心有限公司 一种全包围栅极鳍式场效应晶体管的制作方法
US10797142B2 (en) 2018-12-03 2020-10-06 Silicon Storage Technology, Inc. FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication
US10937794B2 (en) 2018-12-03 2021-03-02 Silicon Storage Technology, Inc. Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same
US20210193671A1 (en) 2019-12-20 2021-06-24 Silicon Storage Technology, Inc. Method Of Forming A Device With Split Gate Non-volatile Memory Cells, HV Devices Having Planar Channel Regions And FINFET Logic Devices
US11114451B1 (en) 2020-02-27 2021-09-07 Silicon Storage Technology, Inc. Method of forming a device with FinFET split gate non-volatile memory cells and FinFET logic devices
US11362100B2 (en) 2020-03-24 2022-06-14 Silicon Storage Technology, Inc. FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling
WO2022060402A1 (en) 2020-09-21 2022-03-24 Silicon Storage Technology, Inc. Method of forming a device with planar split gate non-volatile memory cells, high voltage devices and finfet logic devices
CN114446972A (zh) 2020-10-30 2022-05-06 硅存储技术股份有限公司 具有鳍式场效应晶体管结构的分裂栅非易失性存储器单元、hv和逻辑器件及其制造方法
CN112526663A (zh) * 2020-11-04 2021-03-19 浙江大学 一种基于原子层沉积的吸收膜及其制作方法
WO2023172279A1 (en) 2022-03-08 2023-09-14 Silicon Storage Technology, Inc. Method of forming a device with planar split gate non-volatile memory cells, planar hv devices, and finfet logic devices on a substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656729A (en) * 1985-03-25 1987-04-14 International Business Machines Corp. Dual electron injection structure and process with self-limiting oxidation barrier
JP2005197602A (ja) * 2004-01-09 2005-07-21 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122458A1 (ja) * 2008-03-31 2009-10-08 国立大学法人広島大学 量子ドットの製造方法
JPWO2009122458A1 (ja) * 2008-03-31 2011-07-28 国立大学法人広島大学 量子ドットの製造方法
US8470693B2 (en) 2008-03-31 2013-06-25 Hiroshima University Method for manufacturing quantum dot

Also Published As

Publication number Publication date
US7410913B2 (en) 2008-08-12
KR20070034249A (ko) 2007-03-28
KR101100428B1 (ko) 2011-12-30
US20070072424A1 (en) 2007-03-29
CN1937180A (zh) 2007-03-28

Similar Documents

Publication Publication Date Title
KR101100428B1 (ko) ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법
JP3792589B2 (ja) 半導体装置の製造方法
JP5443873B2 (ja) 半導体装置及びその製造方法
KR100724566B1 (ko) 다층구조의 게이트 층간 유전막을 갖는 플래시 메모리 소자및 그 제조방법들
US20060046425A1 (en) Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
JP2007073926A (ja) 誘電膜及びその形成方法並びに誘電膜を備えた半導体メモリ素子及びその製造方法
US8357927B2 (en) Semiconductor device and method for manufacturing the same
KR20100067055A (ko) 비휘발성 반도체 메모리 장치 및 그 제조 방법
JP2007073663A (ja) 半導体構造
JP4861204B2 (ja) 半導体装置およびその製造方法
US20150325789A1 (en) Variable resistance memory device and method of fabricating the same
JP2012124322A (ja) 半導体記憶装置の製造方法
JP2006060230A (ja) ３次元半導体キャパシタおよびその製造方法
JP5706353B2 (ja) 半導体装置及びその製造方法
JP2007088301A (ja) 半導体装置および半導体装置の製造方法
JP2004214602A (ja) 半導体素子のキャパシタ形成方法
JP2015231025A (ja) 半導体装置及びその製造方法
JP2007096151A (ja) 半導体記憶装置およびその製造方法
JP2006339371A (ja) 半導体装置の製造方法
US20080286926A1 (en) Bit line of a semiconductor device and method for fabricating the same
TW200908156A (en) Method of manufacturing semiconductor device
JP2008306139A (ja) 半導体装置の素子分離構造の形成方法、半導体装置の素子分離構造及び半導体記憶装置
WO2021020084A1 (ja) 半導体装置
US8361551B2 (en) Methods forming high dielectric target layer
JP2006147896A (ja) 薄膜の製造方法および半導体装置の製造方法