KR20100078285A - 복합 박막 형성 방법 - Google Patents

복합 박막 형성 방법 Download PDF

Info

Publication number
KR20100078285A
KR20100078285A KR1020080136505A KR20080136505A KR20100078285A KR 20100078285 A KR20100078285 A KR 20100078285A KR 1020080136505 A KR1020080136505 A KR 1020080136505A KR 20080136505 A KR20080136505 A KR 20080136505A KR 20100078285 A KR20100078285 A KR 20100078285A
Authority
KR
South Korea
Prior art keywords
precursor
adsorption site
thin film
substrate
composite thin
Prior art date
Application number
KR1020080136505A
Other languages
English (en)
Other versions
KR101543639B1 (ko
Inventor
이종철
박기연
이준노
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080136505A priority Critical patent/KR101543639B1/ko
Priority to US12/648,377 priority patent/US8361551B2/en
Publication of KR20100078285A publication Critical patent/KR20100078285A/ko
Application granted granted Critical
Publication of KR101543639B1 publication Critical patent/KR101543639B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

반도체 장치 제조에 이용될 수 있는 복합 박막 형성 방법에 있어서, 제1 중심 원소 및 제1 중심 원소와 결합한 리간드를 포함하는 제1 전구체를 대상체 상의 제1 흡착 사이트에 흡착시킨다. 흡착된 제1 전구체의 리간드 또는 제1 중심 원소를 제거하여 제2 흡착 사이트를 형성한다. 제2 흡착 사이트에 제2 전구체를 흡착시켜 대상체 상에 복합 박막을 형성한다. 대상체 상의 흡착 사이트의 생성 비율을 효과적으로 조절할 수 있기 때문에 원하는 조성비를 가지는 복합 박막을 용이하게 형성할 수 있다.

Description

복합 박막 형성 방법{METHOD OF FORMING A COMPOSITE LAYER}
본 발명은 복합 박막 형성 방법에 관한 것이다. 보다 상세하게는 복합 박막에 포함되는 화합물들의 조성비를 용이하게 조절할 수 있는 복합 박막 형성 방법에 관한 것이다.
반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다. 특히, 집적도가 증가함에 따라 반도체 장치의 디자인 룰이 점차로 감소하고 있다.
최근의 반도체 장치가 고도로 집적됨에 따라, 셀 영역의 사이즈가 매우 감소되고 있다. 이에 따라, DRAM과 같은 반도체 장치의 경우 셀이 안정적으로 동작하기 위한 셀 커패시턴스를 수득하기가 매우 어려워지고 있다. 상기 커패시턴스(C)는 식 1과 같이, 유전율(ε)및 전극간 면적(A)에 비례하고, 전극간 거리(d)에 반비례한다.
[수학식 1]
C= εA/d
기존의 유전박막인 실리콘 산화막 또는 실리콘 질화막을 사용하여 커패시터를 증가시키기 위해서, 커패시터 하부 전극 구조를 실린더 또는 핀과 같은 구조로 변경시켜 커패시터의 유효 면적을 증가시키는 방법이 제안되었다. 그러나, 상기 커패시터 하부 전극 구조가 복잡한 형태를 가지며, 이를 형성하기 위한 공정이 매우 어려운 문제가 있다.
따라서, 게이트 절연막 또는 커패시터의 유전막 등과 같은 박막은 고-유전율(high-k dielectric)을 갖는 물질을 사용하여 형성하고 있는 추세이다. 특히, 하프늄 실리콘 산화물, 지르코늄 실리콘 산화물 또는 스트론튬 티타늄 산화물과 같은 두 가지 이상의 금속을 포함하는 복합 박막은 실리콘 산화물 또는 실리콘 질화물에 비해 유전율이 높다.
상기의 복합 박막은 물리기상증착 공정, 화학기상증착 공정 또는 원자층 증착 공정 등을 사용하여 형성될 수 있다. 물리기상증착 공정은 일반적으로 홀 또는 트렌치를 채우는 특성이 좋지 않아 홀 내부에 보이드의 발생이 빈번한 문제점을 지닌다.
화학기상증착 공정 또는 원자층 증착 공정의 경우, 상기의 복합 박막을 형성하기 위하여 다른 종류의 금속을 포함하는 다층막을 제작한 후, 상기 다층막에 열처리 공정을 수행하여 복합 박막을 제조할 수 있다. 그러나 이 경우, 형성된 복합 박막의 상부와 하부에서 조성비가 다른 복합 박막이 제조되기 쉽다. 한편, 두 종류의 전구체를 동시에 기판 상에 제공하여 복합 박막을 형성하는 경우, 전구체들의 유량을 조절하여 복합 박막에 포함되는 금속의 성분비를 조절할 수 있다. 그러나 이 경우, 하나의 전구체의 유량을 10% 미만으로 조절하더라고 복합 박막에는 상기 전구체로부터 기인한 금속의 원자 개수 비율이 10%를 초과하는 복합 박막이 제조될 수 있다.
따라서 본 발명의 목적은 복합 박막 내에 포함되는 화합물들의 조성비 조절이 용이하며 상기 조성비가 균일한 복합 박막을 제조하는 방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위한 실시예에 따른 박막 제조 방법에 있어서, 제1 중심 원소 및 상기 제1 중심 원소와 결합한 리간드를 포함하는 제1 전구체를 대상체 상의 제1 흡착 사이트에 흡착시킨다. 흡착된 제1 전구체의 상기 리간드 또는 상기 제1 중심 원소를 제거하여 제2 흡착 사이트를 형성한다. 상기 제2 흡착 사이트에 제2 전구체를 흡착시켜 복합 박막을 형성한다.
본 발명의 실시예들에 따르면, 상기 제2 흡착 사이트는 상기 대상체를 약 200 ℃ 내지 약 400 ℃의 온도를 열처리하여 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 제2 흡착 사이트는 상기 대상체를 불활성 가스로부터 생성된 플라즈마로 처리하여 상기 대상체 상에 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 복합 박막 형성 방법에 있어서, 산소 원자를 포함하는 화합물 또는 질소 원자를 포함하는 화합물을 상기 대상체 상에 도입하여 상기 제1 전구체 및 상기 제2 전구체와 반응시킬 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위한 실시예들에 따른 복합 박막 형성 방법에 있어서, 대상체 표면의 흡착 사이트의 일부에 제1 중심 원소를 포함하는 제1 전구체를 흡착시킨다. 상기 제1 전구체가 흡착되지 않은 흡착 사이트에 제2 전구체를 흡착시켜 복합 박막을 형성한다.
본 발명의 실시예들에 따르면, 상기 제1 전구체는 상기 대상체 상에 약 50 sccm 내지 약 1,000 sccm의 유량으로 약 3초 내지 약 30초 동안 도입될 수 있다.
본 발명의 실시예들에 따르면, 상기 흡착 사이트는 상기 대상체 표면에 노출된 산소 원자일 수 있다.
또한, 상술한 본 발명의 또 다른 목적을 달성하기 위한 실시예들에 따른 박막 형성 방법에 있어서, 대상체의 제1 흡착 사이트의 일부를 제2 흡착 사이트로 변환시킨다. 상기 제2 흡착 사이트로 변환되지 않은 제1 흡착 사이트에 제1 중심 원소를 포함하는 제1 전구체를 흡착시킨다. 상기 제1 전구체를 흡착시킨 후, 제2 중심 원소를 포함하는 제2 전구체를 상기 제2 흡착 사이트에 흡착시켜 복합 박막을 형성한다.
본 발명의 실시예들에 따르면, 상기 제2 흡착 사이트는 상기 대상체 상에 수소 원자를 포함하는 화합물을 도입하여 상기 제1 흡착 사이트와 반응시켜 형성될 수 있다. 상기 수소 원자를 포함하는 화합물의 예로는 수소(H2), 암모니아(NH3), 수증기(H2O)등을 들 수 있다.
상술한 본 발명에 따른 두 가지 이상의 화합물을 포함하는 복합 박막의 형성 방법은 포함되는 화합물들의 조성비를 용이하게 조절할 수 있다. 따라서 상기 복합 박막이 하나의 화합물을 아주 소량으로 포함하는 경우라도 정확하게 원하는 조성비를 가지는 복합 박막을 형성할 수 있다. 또한 복합 박막의 형성 공정을 여러 번 반복하여 원하는 두께를 가지는 복합 박막을 형성하는 경우, 복합 박막 형성 공정 동안 공정 조건을 균일하게 유지하여 상부부터 하부까지 포함되는 화합물들의 조성비가 균일한 복합 박막을 형성할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정 하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
첨부된 도면에 있어서, 기판, 층(막) 또는 패턴들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 패턴 또는 구조물들이 기판, 각 층(막) 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 패턴 또는 구조물들이 직접 기판, 각 층(막) 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 따른 박막 형성 방법에 대하여 상세하게 설명한다.
도 1은 본 발명의 실시예들에 따른 복합 박막 형성 방법을 설명하기 위한 공정 흐름도를 도시한 것이다. 도 2a 내지 도 2e는 본 발명의 실시예들에 따른 복합 박막을 형성하는 방법을 설명하기 위한 단면도들이다. 도 2a 내지 도 2e는 대상체 상에 노출된 흡착 사이트가 산소 원자이며 대상체 상에 산화막을 형성하는 방법을 예시적으로 설명하지만, 본 발명의 특징들은 상기 대상체 상의 상기 흡착 사이트가 다른 원소 또는 작용기거나 상기 대상체 상에 질화막과 같은 여타의 막을 형성하는 방법에도 적용 가능함을 이해할 수 있을 것이다.
도 1, 2a 및 2b를 참조하면, 대상체(10) 상에 제1 중심 원소(22) 및 제1 중심 원소(32)에 결합한 제1 리간드(34)를 포함하는 제1 전구체(30)를 흡착시킨다(S10).
본 발명의 실시예들에 따르면, 대상체(10)는 기판 상에 금속막, 금속 질화막 또는 금속 산화막 등의 막이 형성된 기판일 수 있다. 상기 기판은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판 등의 반도체 기판, SOI(silicon-on-insulator) 기판, GOI(germanium-on-insulator) 기판, 알루미늄 산화물(AlOx) 단결정 기판, 스트론튬 티타늄 산화물(SrTiOx) 단결정 기판 또는 마그네슘 산화물(MgOx) 단결정 기판과 같은 금속 산화물 단결정 기판 등을 포함할 수 있다. 예를 들면, 대상체(10)는 티타늄 질화막이 형성된 실리콘 기판일 수 있다.
대상체(10)의 표면에 제1 흡착 사이트(20)를 형성할 수 있다. 대상체(10) 표면의 제1 흡착 사이트(20)는 대상체(10)가 위치하는 환경 및 대상체(10)에 대한 처리에 따라 적절하게 조절될 수 있다. 본 발명의 실시예들에 따르면, 대상체(10)가 산소(O2) 또는 오존(O3) 분위기 하에 있는 경우, 대상체(10) 표면에 노출된 제1 흡 착 사이트(20)는 산소 원자일 수 있다. 예를 들면, 대상체(10)를 산소로 처리하는 경우, 대상체(10) 표면의 제1 흡착 사이트(20)는 산소 원자일 수 있다.
대상체(10) 상에 제1 중심 원소(32) 및 상기 제1 중심 원소(32)에 결합한 제1 리간드(34)를 포함하는 제1 전구체(30)를 도입한다. 제1 중심 원소(32) 및 제1 중심 원소(32)에 결합한 제1 리간드(34)를 포함하는 제1 전구체(30)는 형성하고자 하는 박막의 성질에 따라 적절하게 조절될 수 있다.
본 발명의 실시예들에 따르면, 제1 중심 원소(32)는 리튬(Li), 베릴륨(Be), 붕소(B), 나트륨(Na), 마그네슘(Mg), 알루미늄(Al), 칼륨(K), 칼슘(Ca), 실리콘(Si), 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 갈륨(Ga), 게르마늄(Ge), 루비듐(Rb), 스트론튬(Sr), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 몰리브데늄(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 카드뮴(Cd), 인듐(In), 주석(Sn), 안티몬(Sb), 텔루르(Te), 세슘(Ce), 바륨(Ba), 란타늄(La), 란타나이드(Ln), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au), 탈륨(Tl), 수은(Hg), 납(Pb), 비스무트(Bi), 폴로늄(Po), 프란슘(Fr), 라듐(Ra), 악티늄(Ac) 또는 악타나이드(An)등을 포함할 수 있다. 예를 들면, 상기 제1 중심 원소(32)는 지르코늄, 스트론튬, 실리콘, 티타늄 또는 하프늄을 포함할 수 있다.
제1 중심 원소(32)에 결합한 제1 리간드(34)는 제1 중심 원소(32)에 따라 적절하게 조절될 수 있다. 본 발명의 실시예들에 따르면, 제1 리간드(34)는 플루오 로(F-), 클로로(Cl-), 브로모(Br-), 아이오도(I-) 등과 같은 할로겐, 하이드록시(hydroxy, OH-), 아미도(amido, NH2 -), 수소가 탄소 알킬기로 치환된 아미도, 알콕시(alkoxy), 알킬, 아릴, 알릴, 디에닐(dienyl), β-디케토네이토, β-케토이미네이토 또는 β-디이미네이토 등을 포함할 수 있다.
제1 중심 원소(32) 및 제1 리간드(34)를 포함하는 제1 전구체(30)를 대상체(10)의 제1 흡착 사이트(20)에 흡착시킨다. 제1 전구체(30) 내의 제1 중심 원소(32)가 대상체(10)의 표면에 노출되어 있는 제1 흡착 사이트(20)와 결합을 형성하여 제1 전구체(32)가 대상체(10)에 흡착될 수 있다.
본 발명의 실시예들에 따르면, 제1 전구체(30)를 대상체(10) 상에 흡착 시킨 후, 퍼지 가스를 도입하여 대상체(10)에 흡착되지 않은 제1 전구체(30)를 제거하는 퍼지 공정을 더 수행할 수 있다. 상기 퍼지 공정은 아르곤 , 제논, 크립톤과 같은 불활성 가스 또는 질소와 같은 비활성 가스를 사용하여 수행될 수 있다.
도 1 및 2c를 참조하면, 제1 흡착 사이트(20)에 흡착된 제1 전구체(30)의 제1 리간드(34) 또는 제1 중심 원소(32)를 제거하여 제2 흡착 사이트(40)를 형성한다(S20).
본 발명의 일 실시예에 따르면, 제2 흡착 사이트(40)는 열처리 공정을 수행하여 형성될 수 있다. 대상체(10)에 대하여 열처리 공정을 수행하면, 대상체(10)에 흡착된 제1 전구체(30)로부터 제1 리간드(34) 또는 제1 중심 원소(32)가 제거될 수 있다. 상기 열처리 공정은 약 200℃ 내지 약 400℃의 온도에서 수행될 수 있다. 본 발명의 다른 실시예에 따르면, 제2 흡착 사이트(40)는 플라즈마 처리 공정을 수행하여 형성될 수 있다. 대상체(10)에 플라즈마를 제공하면 제1 흡착 사이트(30)에 흡착된 제1 전구체(30)로부터 제1 리간드(34) 또는 제1 중심 원소(32)가 제거될 수 있다. 상기 플라즈마는 약 100W 내지 약 500W의 전력을 사용하여 질소 또는 아르곤과 같은 비활성 기체로부터 생성될 수 있다. 상기 플라즈마는 약 0 ℃ 내지 약 400℃의 온도에서 약 0.001 mTorr 내지 약 1Torr의 압력 하에서 대상체(10)상에 제공될 수 있다.
본 발명의 일 실시예에 따르면, 제1 흡착 사이트(20)에 흡착된 제1 전구체(30)의 제1 중심 원소(32)가 제거되는 경우, 제2 흡착 사이트(40)는 제1 흡착 사이트(20)와 실질적으로 동일할 수 있다. 예를 들어, 대상체(10) 표면에 노출된 제1 흡착 사이트(20)가 산소 원자인 경우, 제2 흡착 사이트(40)도 산소 원자일 수 있다. 본 발명의 다른 실시예에 따르면, 대상체(10)에 흡착된 제1 전구체(30)의 제1 리간드(34)가 제거되는 경우, 제2 흡착 사이트(40)는 제1 흡착 사이트(20)와 실질적으로 다를 수 있다. 이 때, 제2 흡착 사이트는 제1 전구체(30)의 중심 원소(32)일 수 있다.
제2 흡착 사이트(40)는 제1 리간드(34) 또는 제1 중심 원소(32)의 제거에 의해 형성된다. 후속 공정에서 제2 전구체(50, 도 2d 참조)가 대상체(10)에 도입되는 경우, 제2 전구체(50)는 제2 흡착 사이트(40)에 용이하게 흡착될 수 있다. 따라서 제2 흡착 사이트(40)의 개수에 따라 복합 박막에 포함되는 화합물들의 조성비가 결정될 수 있다. 제2 흡착 사이트(40)는 제1 전구체(40)의 제1 리간드(34) 또는 제1 중심 원소(32)가 제거되어 형성되므로, 상기 열처리 공정 또는 상기 플라즈마 처리 공정의 공정 조건을 조절하여 제1 흡착 사이트(20)에 대한 제2 흡착 사이트(40)의 개수 비를 용이하게 조절할 수 있다. 따라서 두 종류 이상의 화합물을 포함하는 복합 박막을 형성하는 경우, 상기 열처리 공정 또는 상기 플라즈마 처리 공정의 공정 조건을 조절하여 상기 복합 박막에 포함되는 화합물들의 조성비도 효과적으로 조절할 수 있다. 예를 들어, 상기 복합 박막에 포함되는 제1 전구체(30)의 제1 중심 원소(32)와 제2 전구체(50)의 제2 중심 원소(54)의 개수 비율이 약 9:1 내지 10:1인 경우, 상기 열처리 공정을 낮은 온도에서 수행하거나 또는 상기 플라즈마 처리 공정의 공정 시간을 단축시켜 제2 흡착 사이트(40)의 개수를 감소시킬 수 있다.
도 1 및 2d를 참조하면, 제2 전구체(50)를 제2 흡착 사이트(40)에 흡착시킨다(S30).
제2 전구체(50)는 대상체(10) 상에 도입되어 제2 흡착 사이트(40)와 결합을 형성할 수 있다. 제2 전구체(50)의 도입에 의해 대상체(10) 상에 두 종류의 전구체가 특정한 개수 비로 흡착될 수 있다. 전술한 바와 같이, 대상체(10) 상에 흡착되는 제1 및 제2 전구체(30, 50)의 개수 비는 제2 흡착 사이트(40)의 개수에 의해 용이하게 조절될 수 있다. 제2 흡착 사이트(40)의 개수가 용이하게 조절될 수 있기 때문에 제2 전구체(50)의 대상체(10)에 대한 흡착 비율을 약 10% 미만으로 효과적으로 조절할 수 있다.
제2 전구체(50)는 제2 중심 원소(52) 및 제2 중심 원소(52)에 결합한 제2 리간드(54)를 포함한다. 제2 전구체(50)는 형성하고자 하는 복합 박막의 성질에 따라 적절하게 조절될 수 있다. 제2 전구체(50)의 제2 중심 원소(52)는 제1 전구체(30)의 제1 중심 원소(32)와 실질적으로 다를 수 있다.
본 발명의 실시예들에 따르면, 제2 전구체(50)의 제2 중심 원소(52)는 리튬, 베릴륨, 붕소, 나트륨, 마그네슘, 알루미늄, 칼륨, 칼슘, 실리콘, 스칸듐, 티타늄, 바나듐, 크롬, 망간, 철, 코발트, 니켈, 구리, 아연, 갈륨, 게르마늄, 루비듐, 스트론튬, 이트륨, 지르코늄, 니오븀, 몰리브데늄, 테크네튬, 루테늄, 로듐, 팔라듐, 은, 카드뮴, 인듐, 주석, 안티몬, 텔루르, 세슘, 바륨, 란타늄, 란타나이드, 하프늄, 탄탈륨, 텅스텐, 레늄, 오스뮴, 이리듐, 백금, 금, 탈륨, 수은, 납, 비스무트, 폴로늄, 프란슘, 라듐, 악티늄 또는 악타나이드 등을 포함할 수 있다. 예를 들면, 제2 중심 원소(52)는 지르코늄, 스트론튬, 실리콘, 티타늄 또는 하프늄을 포함할 수 있다.
제2 중심 원소(52)에 결합하는 제2 리간드(54)는 제2 중심 원소(52)에 따라 적절하게 조절될 수 있다. 본 발명의 실시예들에 따르면, 제2 리간드(54)는 플루오로, 클로로, 브로모, 아이오도 등과 같은 할로겐, 하이드록시, 아미도, 수소가 알킬기로 치환된 아미도, 알콕시, 알킬, 아릴, 3 내지 15일 알릴, 디에닐, β-디케토네이토, β-케토이미네이토 또는 β-디이미네이토 등을 포함할 수 있다.
본 발명의 실시예들에 따르면, 제2 전구체(50)를 대상체(10) 상에 흡착 시킨 후, 퍼지 가스를 도입하여 기판(10)에 흡착되지 않은 제2 전구체(50)를 제거하는 퍼지 단계를 더 수행할 수 있다. 상기 퍼지 공정은 아르곤, 제논, 크립톤과 같은 불활성 가스 또는 질소와 같은 비활성 가스를 사용하여 수행될 수 있다.
도 1 및 2e를 참조하면, 대상체(10) 상에 제1 전구체(30) 및 제2 전구체(50)와 반응할 수 있는 반응 물질을 도입하여 기판(10)상에 복합 박막(60)을 형성한다(S40). 상기 반응 물질을 도입에 의해 제1 전구체(30) 및 제2 전구체(50)의 제1 및 제2 리간드(34, 54)가 제거되고 대상체(10)상에 제1 전구체(30)의 제1 중심 원소(32)와 제2 전구체(50)의 제2 중심 원소(52)를 포함하는 복합 박막(60)이 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 반응 물질은 산소 원자 또는 질소 원자를 포함하는 화합물일 수 있다. 예를 들면, 상기 반응 물질은 O3, O2, H2O, 플라즈마 O2 또는 리모트 플라즈마 O2, 암모니아(NH3) 가스, 이산화질소(NO2) 가스 또는 아산화질소(N2O) 가스를 포함할 수 있다.
상기 반응 물질은 제1 전구체(30) 및 제2 전구체(50)의 제1 중심 원소(32) 및 제2 중심 원소(52)와 동시에 결합을 형성할 수 있다. 또는 제1 전구체(30) 및 제2 전구체(50)의 제1 및 제2 리간드(34, 54)를 치환하면서 제1 중심 원소(32) 또는 제2 중심 원소(52)와 결합을 형성할 수 있다. 상기 제1 및 제2 전구체(30, 50)의 중심 원소가 각각 금속이고 상기 반응 물질이 산소 원자를 포함하는 화합물인 경우, 대상체(10) 상에 두 가지 종류의 금속의 산화물을 포함하는 복합 금속 산화막이 형성될 수 있다. 상기 제1 및 제2 전구체(20, 50)의 중심 원소가 각각 금속이고 상기 반응 물질이 질소 원자를 포함하는 화합물인 경우, 대상체(10) 상에 두 가지 금속의 질화물을 포함하는 금속 질화막이 형성될 수 있다. 본 발명의 일 실시예 에 따르면, 제1 중심 원소(32)가 하프늄 또는 지르코늄이고 제2 중심 원소(52)가 실리콘이며, 상기 반응 물질이 산소 또는 오존인 경우, 복합 박막(60)은 하프늄-실리케이트 또는 지르코늄 실리케이트를 포함할 수 있다. 본 발명의 다른 실시예에 따르면, 제1 중심 원소(32)가 스트론튬이고 제2 중심 원소(52)가 티타늄이며, 상기 반응 물질이 산소 또는 오존인 경우, 복합 박막(60)은 스트론튬 티타늄 산화물을 포함할 수 있다.
상술한 바와 같이, 제1 전구체(30)의 흡착, 제2 흡착 사이트(40)의 형성, 제2 전구체(50)의 흡착 및 반응물질 도입을 n번 반복하여 원하는 두께를 가지는 복합 박막을 대상체(10) 상에 형성할 수 있다.
본 발명의 복합 박막 형성 방법에 따르면, 제 1흡착 사이트(20)에 흡착된 제1 전구체(30)로부터 리간드 또는 중심 원소를 제거하여 제2 전구체(50)가 결합할 수 있는 제2 흡착 사이트(40)를 형성할 수 있다. 제2 흡착 사이트(40)의 생성되는 개수 비에 따라 복합 박막에 포함되는 화합물들의 조성비를 조절할 수 있다. 따라서 제2 전구체(50)의 제2 중심 원소(52)가 상기 복합 박막에 아주 소량으로 포함되는 경우에도, 정확하게 원하는 조성비를 가지는 복합 박막을 형성할 수 있다. 또한 상기 복합 박막 형성 공정을 n번 반복하여 원하는 두께의 막을 형성하는 경우, 열처리 공정 또는 플라즈마 처리 공정의 공정 조건을 동일하게 유지하여 제2 흡착 사이트(40)의 생성 개수 비를 항상 일정하게 유지할 수 있다. 따라서 형성된 복합 박막의 하부부터 상부까지 조성비가 균일한 복합 박막을 형성할 수 있다.
이하, 본 발명의 다른 실시예들에 따라 복합 박막을 형성하는 방법을 설명한 다.
도 3은 본 발명의 실시예들에 따른 복합 박막 형성 방법을 설명하기 위한 공정 흐름도를 도시한 것이다. 도 4a 내지 도 4d는 본 발명의 실시예들에 따른 복합 박막을 형성하는 방법을 설명하기 위한 단면도들이다. 도 4a 내지 도 4d는 대상체 상에 노출된 흡착 사이트가 산소 원자이고 대상체 상에 산화막을 형성하는 방법을 예시적으로 설명하지만, 본 발명의 특징들은 다른 원소 또는 작용기가 상기 흡착 사이트인 상기 대상체 상에 질화막과 같은 여타의 막을 형성하는 방법에도 적용 가능함을 이해할 수 있을 것이다.
도 3, 4a 및 4b를 참조하면, 제1 전구체(120)를 대상체(100) 상의 제1 흡착 사이트(110)의 일부에 흡착시킨다(S100).
본 발명의 실시예들에 따르면, 대상체(100)는 기판 상에 금속막, 금속 질화막 또는 금속 산화막 등의 막이 형성된 기판일 수 있다. 상기 기판은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판 등의 반도체 기판, SOI 기판, GOI 기판, 알루미늄 산화물 단결정 기판, 스트론튬 티타늄 산화물 단결정 기판 또는 마그네슘 산화물 단결정 기판과 같은 금속 산화물 단결정 기판 등을 포함할 수 있다. 예를 들면, 대상체는 티타늄 질화막이 형성된 실리콘 기판일 수 있다.
대상체(100) 표면의 제1 흡착 사이트(110)를 형성할 수 있다. 대상체(100) 표면에 노출되어 있는 제1 흡착 사이트(110)는 대상체(100)가 위치하는 환경 및 대상체(100)에 대한 처리에 따라 적절하게 조절될 수 있다. 본 발명의 실시예들에 따르면, 대상체(100)가 산소 또는 오존 분위기 하에 있는 경우, 대상체(100) 표면에 노출된 제1 흡착 사이트(110)는 산소 원자일 수 있다. 예를 들면, 대상체(100)를 산소로 처리하는 경우, 대상체(100) 표면의 제1 흡착 사이트(110)는 산소 원자일 수 있다.
제1 중심 원소(122) 및 제1 중심 원소(122)에 결합한 제1 리간드(124)를 포함하는 제1 전구체(120)를 제1 흡착 사이트(110)의 일부에 흡착시킨다. 제1 전구체(120)를 대상체(100) 상에 불충분하게 공급하면 대상체(100) 표면의 제1 흡착 사이트(120)의 일부와 결합을 형성할 수 있다. 그 결과 대상체(100) 상에 제1 전구체(120)와 결합을 형성하지 못한 제2 흡착 사이트(110a)가 형성될 수 있다.
제1 중심 원소(122) 및 제1 중심 원소(122)에 결합한 제1 리간드(124)를 포함하는 제1 전구체(120)는 형성하고자 하는 박막의 성질에 따라 적절하게 조절될 수 있다. 예를 들면, 상기 제1 중심 원소(122)는 지르코늄, 스트론튬, 실리콘, 티타늄 또는 하프늄을 포함할 수 있다. 제1 중심 원소(122)에 결합하는 제1 리간드(124)는 상기 제1 중심 원소(122)에 따라 적절하게 조절될 수 있다.
본 발명의 실시예들에 따르면, 제1 전구체(120)는 대상체(100) 상에 약 50 sccm 내지 약 1,000 sccm 의 유량으로 약 3초 내지 약 30초 동안 제공될 수 있다. 제1 전구체(120)가 대상체(100) 상에 약 1,000 sccm를 초과하는 유량으로 약 30초를 초과하여 공급되는 경우, 제1 전구체(120)는 대상체(100) 상의 모든 제1 흡착 사이트(110)와 결합을 형성할 수 있다. 따라서 약 1,000sccm 미만의 유량으로 약 30초 미만 동안 제1 전구체(120)를 대상체(100) 상에 공급하는 경우, 제1 전구체(120)의 양이 불충분하기 때문에 제1 전구체(120)는 대상체(100) 표면의 제1 흡 착 사이트(110)와 부분적으로 결합을 형성하게 되고 제1 전구체(120)와 결합을 형성하지 못한 제2 흡착 사이트(110a)를 형성할 수 있다. 한편, 제1 전구체(120)가 약 3 초 미만 또는 약 50 sccm 미만으로 공급되는 경우, 대상체(100) 상에 제1 전구체(120)가 결합을 거의 형성하지 못할 수 있다.
제1 전구체(120)와 결합을 형성하지 못한 제2 흡착 사이트(110a)는 후속하는 공정에서 도입되는 제2 전구체(120, 도 4b 참조)와 반응하여 결합을 형성할 수 있다. 그 결과, 대상체(100)에 제1 전구체(120)가 도입되는 양에 따라 복합 박막(140, 도 4d 참조)에 포함되는 물질들의 조성비가 결정될 수 있다. 제1 전구체(120)가 대상체(100)에 다량으로 도입되는 경우, 제1 흡착 사이트(110)의 대부분이 제1 전구체(120)와 결합을 형성하게 되어 제1 전구체(120)에 포함된 제1 중심 원소(124) 함량이 높은 복합 박막(140)이 형성될 수 있다. 한편, 제1 전구체(120)를 대상체(100)에 소량으로 도입하는 경우, 대상체(100)의 제1 흡착 사이트(110) 중 일부만이 제1 전구체(120)와 결합하여 제1 전구체(120)의 제1 중심 원소(124)의 함량이 낮은 복합 박막(140)이 형성될 수 있다. 따라서 대상체(100) 상에 공급되는 제1 전구체(120)의 양을 조절하여 복합 박막(140)에 포함되는 화합물의 조성비를 용이하게 조절할 수 있다.
도 3 및 4c를 참조하면, 제1 전구체(120)가 결합하지 않은 제2 흡착 사이트(110a)에 제2 전구체(130)를 흡착시킨다(S110).
제2 전구체(130)는 제2 중심 원소(132) 및 제2 중심 원소(132)에 결합한 제2 리간드(134)를 포함한다. 제2 전구체(130)는 형성하고자 하는 복합 박막의 성질에 따라 적절하게 조절될 수 있다. 상기 형성하고자 하는 복합 박막이 두 가지 이상의 성분을 포함하는 복합 박막인 경우, 제2 전구체(130)는 제1 전구체(120)의 제1 중심 원소(122)와 다른 제2 중심 원소(132)를 포함할 수 있다. 본 발명의 일 실시예에 따르면, 제1 전구체(120)의 제1 중심 원소(122)가 하프늄 또는 지르코늄인 경우, 제2 전구체(130)의 제2 중심 원소(132)는 실리콘일 수 있다. 본 발명의 다른 실시예에 따르면, 제1 전구체(120)의 제1 중심 원소(122)가 스트론튬인 경우, 제2 전구체(130)의 제2 중심 원소(132)는 티타늄일 수 있다.
제2 전구체(130)를 대상체(100) 상에 도입하면, 제1 전구체(120)가 결합을 형성하지 않은 대상체(100) 상의 제2 흡착 사이트(110a)와 결합을 형성한다. 제2 전구체(130)는 제1 전구체(120)와 결합하지 않은 대상체(100)의 제2 흡착 사이트(110a)와 충분하게 결합할 수 있도록 대상체(100) 상에 제공될 수 있다. 본 발명의 실시예들에 따르면, 제2 전구체(130)는 대상체(100) 상에 약 1,000sccm 초과하는 유량으로 약 30초 이상 공급될 수 있다.
제2 전구체(130)를 대상체(100)의 표면에 결합시켜 제1 전구체(120) 및 제2 전구체(130)가 대상체(100)의 제1 흡착 사이트(110) 및 제2 흡착 사이트(110a)에 흡착될 수 있다. 전술한 바와 같이, 제1 및 제2 흡착 사이트(110, 110a)에 흡착된 제1 전구체(120) 및 제2 전구체(130)의 조성비는 제1 전구체(120)의 도입 양에 따라 조절될 수 있다.
본 발명의 실시예들에 따르면, 제2 전구체(130)를 대상체(100) 상에 흡착 시킨 후, 퍼지 가스를 도입하여 대상체(100)에 흡착되지 않은 제2 전구체(130)를 제 거하는 퍼지 단계를 더 수행할 수 있다.
도 3 및 4d를 참조하면, 제1 전구체(120) 및 제2 전구체(130)와 반응할 수 있는 반응 물질을 도입하여 대상체(100)상에 복합 박막(140)을 형성한다(S120). 상기 반응 물질의 도입에 의해 제1 전구체(120) 및 제2 전구체(130)의 제1 및 제2 리간드(124, 134)가 제거되고 대상체(100)상에 제1 전구체(120)의 제1 중심 원소(122) 및 제2 전구체(130)의 제2 중심 원소(132)를 모두 포함하는 복합 박막(140)을 형성할 수 있다.
본 발명의 실시예들에 따르면, 상기 반응 물질은 산소 원자 또는 질소 원자를 포함하는 화합물일 수 있다. 예를 들면, 상기 반응 물질은 O3, O2, H2O, 플라즈마 O2 또는 리모트 플라즈마 O2, 암모니아 가스, 이산화질소 가스 또는 아산화질소 가스를 포함할 수 있다.
제1 및 제2 전구체(120, 130)의 중심 원소가 각각 금속이고 상기 반응 물질이 산소 원자를 포함하는 화합물인 경우, 대상체(100) 상에 두 가지 종류의 금속 산화물을 포함하는 복합 금속 산화막이 형성될 수 있다. 상기 제1 및 제2 전구체(120, 130)의 중심 원소가 각각 금속이고 상기 반응 물질이 질소 원자를 포함하는 화합물인 경우, 대상체(100) 상에 두 가지 종류의 금속 질화물을 포함하는 복합 금속 질화막이 형성될 수 있다. 본 발명의 일 실시예에 따르면, 제1 중심 원소(122)가 하프늄 또는 지르코늄이고 제2 중심 원소(132)가 실리콘이며, 상기 반응 물질이 산소 또는 오존인 경우, 대상체(100) 상에 하프늄-실리케이트를 포함하는 복합 박막(140) 또는 지르코늄-실리케이트를 포함하는 복합 박막(140)이 형성될 수 있다. 본 발명의 다른 실시예에 따르면, 제1 중심 원소(122)가 스트론튬이고 제2 중심 원소(132)가 티타늄이며, 상기 반응 물질이 산소 또는 오존인 경우, 대상체(100) 상에 스트론튬 티타늄 산화물을 포함하는 복합 박막(140)이 형성될 수 있다.
상술한 바와 같이, 제1 전구체(120)의 도입, 제2 전구체(130)의 도입 및 반응 물질의 도입을 n번 반복하여 원하는 두께를 가지는 복합 박막을 형성할 수 있다.
본 발명의 복합 박막 형성 방법에 따르면, 제1 전구체(120)를 대상체(100)에 불충분하게 제공하여 제1 전구체(120)를 제1 흡착 사이트(110)의 일부에 흡착시킨다. 제1 전구체(110)가 결합하지 못한 제2 흡착 사이트(110a)에 제2 전구체(130)가 흡착된다. 따라서 제1 전구체(120)의 도입 양을 조절하여 복합 박막 상에 포함되는 화합물들의 조성비를 용이하게 조절할 수 있다. 따라서 상기 복합 박막이 제1 전구체(120)의 제1 중심 원소(122) 또는 제2 전구체(130)의 제2 중심 원소(132)를 아주 소량으로 포함하는 경우에도, 정확하게 원하는 조성비를 가지는 복합 박막을 형성할 수 있다. 또한 상기 복합 박막 형성 공정을 n번 반복하여 원하는 두께의 막을 형성하는 경우, 제1 전구체(120)의 도입 양을 복합 박막 형성 공정 동안 동일하게 유지하여 제1 전구체(120)의 흡착되는 개수 비를 항상 일정하게 유지할 수 있다. 따라서 형성된 복합 박막의 하부부터 상부까지 조성비가 균일한 복합 박막을 형성할 수 있다.
이하, 본 발명의 또 다른 실시예들에 따른 복합 박막을 형성하는 방법을 설명한다.
도 5는 본 발명의 실시예들에 따른 복합 박막 형성 방법을 설명하기 위한 공정 흐름도를 도시한 것이다. 도 6a 내지 도 6e는 본 발명의 실시예들에 따른 복합 박막을 형성하는 방법을 설명하기 위한 단면도들이다. 도 6a 내지 도 6e는 대상체 상에 노출된 흡착 사이트가 산소 원자이고 대상체 상에 산화막을 형성하는 방법을 예시적으로 설명하지만, 본 발명의 특징들은 다른 원소 또는 작용기가 상기 흡착 사이트인 상기 대상체 상에 질화막과 같은 여타의 막을 형성하는 방법에도 적용 가능함을 이해할 수 있을 것이다.
도 5, 6a 및 6b를 참조하면, 대상체(200) 상의 제1 흡착 사이트(210)의 일부를 제2 흡착 사이트(215)로 변환시킨다(S200). 제1흡착 사이트(210)와 제2 흡착 사이트(215)는 후속 공정에서 도입되는 전구체들에 대하여 다른 반응성을 가진다. 따라서 제1 흡착 사이트(210) 또는 제2 흡착 사이트(215)는 후속 공정에서 도입되는 전구체와 선택적으로 결합을 형성할 수 있다.
본 발명의 실시예들에 따르면, 대상체(200)는 기판 상에 금속막, 금속 질화막 또는 금속 산화막 등의 막이 형성된 기판일 수 있다. 상기 기판은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판 등의 반도체 기판, SOI 기판, GOI 기판, 알루미늄 산화물 단결정 기판, 스트론튬 티타늄 산화물 단결정 기판 또는 마그네슘 산화물 단결정 기판과 같은 금속 산화물 단결정 기판 등을 포함할 수 있다. 예를 들면, 대상체(200)는 티타늄 질화막이 형성된 실리콘 기판일 수 있다.
대상체(200)의 표면에 제1 흡착 사이트(210)를 형성할 수 있다. 대상체(200) 표면의 제1 흡착 사이트(210)는 대상체(200)가 위치하는 환경 및 대상체(200)에 대한 처리에 따라 적절하게 조절될 수 있다. 본 발명의 실시예들에 따르면, 대상체(200)가 산소 또는 오존 분위기 하에 있는 경우, 대상체(200) 표면에 노출된 제1 흡착 사이트(210)는 산소 원자일 수 있다. 예를 들면, 대상체(200)를 산소로 처리하는 경우, 대상체(200) 표면의 제1 흡착 사이트(210)는 산소 원자일 수 있다.
제1 흡착 사이트(210)가 형성된 대상체(200) 상에 수소 원자를 포함하는 화합물을 제공하여 제1 흡착 사이트(210)를 제2 흡착 사이트(220)로 변환시킨다. 제2 흡착 사이트(215)는 상기 수소 원자를 포함하는 화합물과 결합을 형성하기 때문에 제1 흡착 사이트(210)보다 후속 공정에서 도입되는 제1 전구체(220)에 대한 반응성이 약하다. 따라서 제1 전구체(220)가 대상체(200)상에 도입되는 경우, 제1 전구체(220)는 제1 흡착 사이트(210)와 선택적으로 반응할 수 있다.
상기 수소 원자를 포함하는 화합물을 제1 흡착 사이트(210)가 노출된 대상체(200) 상에 도입하면, 상기 수소 원자는 제1 흡착 사이트(210)와 결합을 형성한다. 예를 들면, 상기 수소 원자를 포함하는 화합물은 암모니아(NH3), 수소(H2) 또는 물(H2O)을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 수소 원자를 포함하는 화합물은 대상체(200) 상에 약 50 sccm 내지 약 1,000 sccm 의 유량으로 약 3초 내지 약 30초 동안 제공될 수 있다. 상기 수소 원자를 포함하는 화합물이 대상체(200) 상에 약 1,000 sccm를 초과하는 유량으로 약 30초를 초과하여 공급되는 경우, 상기 수소 원자를 포함하는 화합물은 대상체(200) 상의 모든 제1 흡착 사이트(210)와 결합을 형성할 수 있다. 따라서 약 1,000sccm 미만의 유량으로 약 30초 미만으로 상기 수소 원자를 포함하는 화합물을 대상체(200) 상에 공급하는 경우, 제1 흡착 사이트(210)의 일부만이 제2 흡착 사이트(215)로 변환될 수 있다. 한편, 제1 전구체(220)가 약 3초 미만 또는 약 50 sccm 미만으로 공급되는 경우, 제1 흡착 사이트(210)가 충분하게 제2 흡착 사이트(215)로 변화되지 못할 수 있다.
제1 흡착 사이트(210)가 제2 흡착 사이트(215)로 변환되는 비율은 복합 박막에 포함되는 화합물들의 조성비를 결정할 수 있다. 제1 흡착 사이트(210)와 반응할 수 있는 상기 수소 원자를 포함하는 화합물을 대상체(200) 상에 다량으로 도입하는 경우, 제1 흡착 사이트(210)는 대부분 제2 흡착 사이트(215)로 변환되며, 제1 전구체(220)의 흡착 비율도 작아진다. 한편, 제1 흡착 사이트(210)와 반응할 수 있는 상기 수소 원자를 포함하는 화합물을 대상체(200) 상에 적게 도입되면, 제2 흡착 사이트(215)가 적게 형성되며, 제1 전구체(220)의 흡착 비율도 증가하게 된다.
본 발명의 실시예들에 따르면, 대상체(200) 상의 제1 흡착 사이트(210)가 산소 원자인 경우, 상기 수소 원자를 포함하는 화합물을 대상체(200)상에 도입하는 경우, 상기 산소 원자는 하이드록시기로 변환될 수 있다. 상기 하이드록시기는 산소 원자가 수소 원자와 결합을 형성하고 있기 때문에 제1 흡착 사이트(210)인 산소 원자보다 안정하여 반응성이 저하될 수 있다.
도 5 및 6c를 참조하면, 제1 전구체(220)를 대상체(200) 상에 도입하여 제1 흡착 사이트(210)에 흡착시킨다(S210). 제1 전구체(220)에 대한 제1 흡착 사이트(210)의 반응성이 제1 전구체(220)에 대한 제2 흡착 사이트(215)의 반응성보다 우수하다. 따라서 제1 전구체(220)가 대상체(200) 상에 도입되면, 제1 전구체(220)는 제1 흡착 사이트(210)와 선택적으로 반응할 수 있다.
제1 전구체(220)는 제1 중심 원소(222) 및 제1 리간드(224)를 포함하며, 대상체(220)의 표면에 노출된 제1 흡착 사이트(220)와의 반응성 및 상기 복합 박막의 성질에 따라 적절하게 조절될 수 있다. 본 발명의 실시예에 따르면, 제1 흡착 사이트(210)가 산소 원자이고 제2 흡착 사이트(220)가 하이드록시기인 경우, 제1 전구체(220)의 제1 중심 원소(222)는 실리콘일 수 있다. 이 때, 실리콘을 중심 원소(222)로 포함하는 제1 전구체(220)는 대상체(200) 표면의 제1 흡착 사이트(210)인 산소 원자와 선택적으로 결합할 수 있다. 본 발명의 다른 실시예에 따르면, 제1 흡착 사이트(210)가 산소 원자이고 제2 흡착 사이트(220)가 하이드록시기인 경우, 제1 전구체(220)의 제1 중심 원소(222)는 티타늄일 수 있다.
본 발명의 실시예들에 따르면, 제1 전구체(210)는 대상체(200) 상에 약 1,000 sccm 미만의 유량으로 약 30초 미만 동안 제공될 수 있다. 제1 전구체(210)가 대상체(200) 상에 약 1,000 sccm를 초과하는 유량 또는 약 30초를 초과하여 공급되는 경우, 제1 전구체(210)의 일부가 대상체(200) 상의 제2 흡착 사이트(215)와 결합을 형성할 수 있다.
도 5 및 6d를 참조하면, 대상체(200) 상에 제2 전구체(230)를 도입하여 제2 흡착 사이트(215)에 흡착시킨다(S220).
제2 전구체(230)는 제2 중심 원소(232) 및 제2 리간드(234)를 포함하며, 상기 복합 박막의 성질에 따라 적절하게 조정될 수 있다. 제2 전구체(230)의 제2 중심 원소(232)는 제1 전구체(220)의 제1 중심 원소(222)와 실질적으로 다를 수 있다. 예를 들어, 대상체(200) 표면에 노출된 제1 흡착 사이트(210)가 산소 원자이고, 제2 흡착 사이트(215)가 하이드록시기이며, 제1 전구체(220)의 제1 중심 원소(222)가 실리콘인 경우, 제2 전구체(230)의 제2 중심 원소(232)는 하프늄 또는 지르코늄일 수 있다. 본 발명의 다른 실시예에 따르면, 대상체(200) 표면에 노출된 제1 흡착 사이트(210)가 산소 원자이고, 제2 흡착 사이트(215)가 하이드록시기이며, 제1 전구체(220)의 제1 중심 원소(222)가 티타늄인 경우, 제2 전구체(230)의 제2 중심 원소(232)는 스트론튬일 수 있다.
제2 전구체(230)는 제1 전구체(220)가 흡착되지 않은 제2 흡착 사이트(215)에 충분하게 흡착될 수 있게 도입될 수 있다. 예를 들면, 제2 전구체는 약 1,000sccm 이상의 유량으로 약 30초 이상 대상체(200) 상에 도입될 수 있다.
도 5 및 6e를 참조하면, 대상체(200) 상에 제1 전구체(220) 및 제2 전구체(230)와 반응할 수 있는 반응 물질을 도입하여 대상체(200)상에 복합 박막(240)을 형성한다(S230). 상기 반응 물질의 도입에 의해 제1 전구체(220) 및 제2 전구체(230)의 제1 및 제2 리간드(224, 234)가 제거되고 대상체(200) 상에 제1 전구체(220)의 제1 중심 원소(222) 및 제2 전구체(230)의 제2 중심 원소(232)를 모두 포함하는 복합 박막(240)을 형성할 수 있다.
본 발명의 실시예들에 따르면, 상기 반응 물질은 산소 원자 또는 질소 원자 를 포함하는 화합물일 수 있다. 예를 들면, 상기 반응 물질은 O3, O2, H2O, 플라즈마 O2 또는 리모트 플라즈마 O2, 암모니아 가스, 이산화질소 가스 또는 아산화질소 가스를 포함할 수 있다.
제1 및 제2 전구체(220, 230)의 중심 원소가 각각 금속이고 상기 반응 물질이 산소 원자를 포함하는 화합물인 경우, 대상체(200) 상에 두 가지 종류의 금속 산화물을 포함하는 복합 금속 산화막이 형성될 수 있다. 상기 제1 및 제2 전구체(220, 230)의 중심 원소가 각각 금속이고 상기 반응 물질이 질소 원자를 포함하는 화합물인 경우, 대상체(200) 상에 두 종류의 금속 질화물을 포함하는 금속 질화막이 형성될 수 있다. 본 발명의 일 실시예에 따르면, 제1 중심 원소(222)가 실리콘이고 제2 중심 원소(232)가 하프늄이며, 상기 반응 물질이 산소 또는 오존인 경우, 대상체(200) 상에 하프늄-실리케이트를 포함하는 복합 박막(240)이 형성될 수 있다. 본 발명의 다른 실시예에 따르면, 제1 중심 원소(222)가 티타늄이고 제2 중심 원소(232)가 스트론튬이며, 상기 반응 물질이 산소 또는 오존인 경우, 대상체(200) 상에 스트론튬 티타늄 산화물을 포함하는 복합 박막(240)이 형성될 수 있다.
상술한 바와 같이, 수소 원자를 포함하는 화합물의 도입, 제1 전구체(220)의 도입, 제2 전구체(230)의 도입 및 반응 물질의 도입을 n번 반복하여 원하는 두께를 가지는 복합 박막을 형성할 수 있다.
본 발명의 복합 박막 형성 방법에 따르면, 대상체 표면에 노출된 제1 흡착 사이트(210)의 일부를 수소 원자를 포함하는 화합물과 반응시켜 제1 흡착 사이트(210)보다 반응성이 저하된 제2 흡착 사이트(215)를 형성할 수 있다. 상기 수소 원자를 포함하는 화합물의 도입 양에 따라 대상체(200) 제1 흡착 사이트(210)와 제2 흡착 사이트(215)의 개수 비를 효과적으로 조절할 수 있다. 따라서 복합 박막(240)이 제1 전구체(220)의 제1 중심 원소(222) 또는 제2 전구체(230)의 제2 중심 원소(232)를 아주 소량으로 포함하는 경우에도, 정확하게 원하는 조성비를 가지는 복합 박막(240)을 형성할 수 있다. 또한 복합 박막 형성 공정을 n번 반복하여 원하는 두께의 막을 형성하는 경우, 상기 수소 원자를 포함하는 화합물의 양을 복합 박막 형성 공정 동안 동일하게 유지하여 제1 흡착 사이트(210)와 제2 흡착 사이트(215)의 개수 비를 항상 일정하게 유지할 수 있다. 따라서 형성된 복합 박막의 하부부터 상부까지 조성비가 균일한 복합 박막을 형성할 수 있다.
이하, 본 발명의 실시예들에 따른 게이트 구조물 제조 방법을 상세하게 설명한다.
도 7 내지 도 9는 본 발명의 실시예들에 따른 게이트 구조물 제조 방법을 설명하기 위한 단면도들이다.
도 7을 참조하면, 셀 영역과 주변 회로 영역을 포함하는 기판(300) 상에 소자 분리막(302)을 형성하여 기판(300) 상에 액티브 영역과 필드 영역을 정의한다.
소자 분리막(302)은 셸로우 트렌치 소자 분리(STI) 공정이나 열 산화 공정 등과 같은 소자 분리 공정을 이용하여 기판(300) 상에 형성될 수 있다. 기판(300)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판 등의 반도체 기판이나, SOI 기판, GOI 기판, 알루미늄 산화물 단결정 기판, 스트론튬 티타늄 산화물 단결정 기판 또는 마그네슘 산화물 단결정 기판과 같은 금속 산화물 단결정 기판 등을 포함할 수 있으며, 소자 분리막(302)은 실리콘 산화물과 같은 산화물을 사용하여 형성될 수 있다.
기판(300) 상에 게이트 절연막(304)을 형성한다. 이 때, 게이트 절연막(304)은 얇은 등가 산화막 두께를 유지하면서도 게이트 전극과 채널 사이에서 발생하는 누설 전류를 충분하게 감소시킬 수 있어야 한다. 상기와 같은 게이트 전극을 형성하기 위해서는 유전율이 높은 막이 필요하다. 두 가지 이상의 화합물을 포함하는 복합 박막은 실리콘 산화막보다 유전율을 높아 우수한 게이트 절연막(304)을 형성할 수 있다.
기판(300)의 표면에 제1 흡착 사이트(도시되지 않음)를 형성할 수 있다. 상기 제1 흡착 사이트는 기판(300)이 위치하는 환경 및 기판(300)에 대한 처리에 따라 적절하게 조절될 수 있다. 본 발명의 실시예들에 따르면, 기판(300)이 산소 또는 오존 분위기 하에 있는 경우, 기판(300) 표면의 상기 제1 흡착 사이트는 산소 원자일 수 있다. 예를 들어, 기판(300)에 산소를 도입하여 상기 제1 흡착 사이트가 산소 원자인 기판(300)을 형성할 수 있다.
기판(300)에 제1 중심 원소 및 상기 제1 중심 원소와 결합한 제1 리간드를 포함하는 제1 전구체, 제2 중심 원소 및 상기 제2 중심 원소와 결합한 제2 리간드를 포함하는 제2 전구체 및 반응 물질을 도입하여 기판(300) 상에 두 가지 이상의 화합물을 포함하는 게이트 절연막(304)을 형성한다.
본 발명의 일 실시예에 따르면, 상기 제1 전구체를 기판(300)의 상기 제1 흡착 사이트에 흡착시킨 후, 상기 제1 전구체의 상기 제1 중심 원소 또는 상기 리간드를 제거하여 제2 흡착 사이트를 형성한다. 상기 제2 흡착 사이트에 상기 제2 전구체를 흡착시킨 후, 상기 제1 전구체 및 상기 제2 전구체와 반응할 수 있는 상기 반응 물질을 도입하여 기판(300)상에 게이트 절연막(304)을 형성할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제1 전구체를 기판(300)의 상기 제1 흡착 사이트의 일부에 흡착시킨다. 그 결과 상기 제1 전구체가 흡착되지 않은 흡착 사이트인 제2 흡착 사이트가 기판(300)에 형성될 수 있다. 상기 제2 전구체를 기판(300) 상에 도입하여 상기 제1 전구체가 흡착되지 않은 상기 제2 흡착 사이트에 흡착시킨다. 상기 제1 전구체 및 상기 제2 전구체와 반응할 수 있는 상기 반응 물질을 도입하여 기판(300)상에 게이트 절연막(304)을 형성할 수 있다.
본 발명의 또 다른 실시예에 따르면, 기판(300) 상의 상기 제1 흡착 사이와 수소 원자를 포함하는 화합물을 반응시켜 상기 제1 전구체와의 반응성이 상기 제1 흡착 사이트보다 낮은 제2 흡착 사이트를 기판(300) 상에 형성한다. 상기 제1 전구체를 기판(300)에 도입하여 상기 제1 전구체와 반응성이 높은 상기 제1 흡착 사이트에 선택적으로 흡착시킨다. 상기 제2 전구체를 기판(300)에 도입하여 상기 제2 흡착 사이트에 흡착시킨다. 상기 제1 전구체 및 상기 제2 전구체와 반응할 수 있는 상기 반응 물질을 도입하여 기판(300)상에 게이트 절연막(304)을 형성할 수 있다.
도 8을 참조하면, 게이트 절연막(304) 상에 게이트 도전막(310)을 형성한다. 게이트 도전막(310)은 폴리실리콘막(306) 및 금속 실리사이드막(308)을 순차적으로 적층하여 형성될 수 있다. 여기서, 금속 실리사이드막(308)은 텅스텐 실리사이드, 티타늄 실리사이드, 탄탈륨 실리사이드, 코발트 실리사이드 등을 포함할 수 있다. 또한, 게이트 도전막(310) 상에 실리콘 산화물을 포함하는 캡핑 절연막(312)을 추가적으로 형성할 수 있다.
도 9를 참조하면, 기판(300) 상에 형성한 캡핑 절연막(312), 게이트 도전막(310) 및 게이트 절연막(304)을 순차적으로 패터닝하여 기판(300) 상에 게이트 절연막 패턴(304a), 폴리실리콘막 패턴(306a) 및 금속 실리사이드막 패턴(308a)을 포함하는 게이트 도전막 패턴(310a) 및 캡핑 절연막 패턴(312a)을 포함하는 게이트 구조물(315)을 형성한다. 게이트 구조물(315)은 사진 식각 공정을 통해 형성할 수 있다.
게이트 구조물(315)을 덮으면서 기판(300) 상에 질화막을 형성한 다음, 상기 질화막을 이방성 식각 공정으로 식각함으로써 게이트 구조물(315)의 측벽 상에 게이트 스페이서(316)를 형성할 수 있다. 예를 들면, 게이트 스페이서(316)는 실리콘 질화물을 사용하여 형성될 수 있다.
게이트 구조물(315)과 인접하는 기판(300)에 불순물을 주입하여 소스/드레인 영역(320)을 형성한다. 소스/드레인 영역(320)은, 예를 들면, 이온 주입 공정을 이용하여 형성될 수 있다. 기판(300)에 소스 드레인 영역(320)을 형성하기 위한 이온 주입 공정에서 게이트 구조물(315) 및 게이트 스페이서(316)는 이온 주입 마스크의 역할을 수행할 수 있다.
본 발명의 실시예들에 따르면, 게이트 절연막(304)은 두 가지 이상의 화합물 을 포함할 수 있다. 게이트 절연막(304)에 포함되는 화합물들의 조성비를 용이하게 조절할 수 있어 상기 제1 전구체 또는 상기 제2 전구체의 상기 중심 원소를 소량으로 포함하는 경우라도, 원하는 조성비를 가지는 게이트 절연막(304)을 효과적으로 형성할 수 있다. 또한 복합 박막의 형성 공정을 여러 번 박복하여 원하는 두께를 가지는 게이트 절연막(304)을 형성하는 경우, 공정 조건을 게이트 절연막(304) 형성 동안 일정하게 유지하여 하부부터 상부까지 균일한 조성비를 가지는 게이트 절연막(304)을 형성할 수 있다.
이하, 본 발명의 실시예들에 따른 커패시터 제조 방법을 상세히 설명한다.
도 10 내지 13은 본 발명의 실시예들에 따른 커패시터 제조 방법을 설명하기 위한 단면도들이다.
도 10을 참조하면, 도전성 구조물이 형성되어 있는 기판(300)을 마련한다. 상기 도전성 구조물의 예로는 소스/드레인 영역(320), 게이트 구조물(315), 콘택 플러그(322) 등을 들 수 있으나, 이들에 한정되지는 않는다.
콘택 플러그(322)를 덮도록 기판(300) 상에 층간 절연막을 형성한 후, 콘택 플러그(322)의 상면이 노출될 때까지 상기 층간 절연막의 상부를 제거하여 콘택 홀(326)을 포함하는 층간 절연막 패턴(324)을 형성한다. 층간 절연막 패턴(324)은 산화물, 질화물 또는 산질화물을 사용하여 형성될 수 있다. 예를 들면, 층간 절연막 패턴(324)은 PSG(phosphor silicate glass), BPSG(boro phosphorus silicate glass), USG(undoped silica glass), SOG(spin on glass), TEOS(tetraethyl orthosilicate), PE-TEOS(plasma enhanced-TEOS), HDP-CVD(high density plasma- chemical vapor deposition) 산화물, FOX(flowable oxide), TOSZ(tonen silazane) 등과 같은 실리콘 산화물을 사용하여 형성될 수 있다.
콘택 홀(326) 및 층간 절연막 패턴(324) 상에 제1 도전막(332)을 형성한다. 제1 도전막(332)은 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 폴리실리콘, 텅스텐, 텅스텐 질화물, 루테늄 등을 포함하는 물질을 사용하여 형성될 수 있다. 예를 들면, 제1 도전막(332)은 티타늄 질화물을 사용하여 형성될 수 있다.
도 11을 참조하면, 콘택 플러그(332)와 전기적으로 연결된 하부 전극(340)을 형성한다. 제1 도전막(332) 상에 희생막(도시되지 않음)을 형성한 후, 층간 절연막 패턴(324)의 상면이 노출될 때까지 상기 희생막 및 제1 도전막(332)을 제거한다. 상기 희생막은 실리콘 산화물과 같은 산화물을 사용하여 형성될 수 있다.
콘택 홀(326)을 내에 잔류하는 희생막(도시되지 않음)과 층간 절연막 패턴(324)을 제거하여 하부 전극(340)을 형성한다.
도 12를 참조하면, 하부 전극(340)의 상에 유전막(350)을 형성한다. 유전막(350)은 얇은 등가 산화막 두께와 고유전율을 가져야 한다. 두 가지 이상의 화합물을 포함하는 복합 박막은 실리콘 산화막보다 유전율이 높아 우수한 유전막(350)을 형성할 수 있다.
하부 전극(340)의 표면에 제1 흡착 사이트(도시되지 않음)를 형성할 수 있다. 상기 제1 흡착 사이트는 하부 전극(340)이 위치하는 환경 및 하부 전극(340)에 대한 처리에 따라 적절하게 조절될 수 있다. 본 발명의 실시예들에 따르면, 하부 전극(340)이 산소 또는 오존 분위기 하에 있는 경우, 하부 전극(340) 표면의 상기 제1 흡착 사이트는 산소 원자일 수 있다.
상기 제1 흡착 사이트를 가지는 하부 전극(340) 상에 제1 중심 원소 및 상기 제1 중심 원소와 결합한 제1 리간드를 포함하는 제1 전구체, 제2 중심 원소 및 상기 제2 중심 원소와 결합한 제2 리간드를 포함하는 제2 전구체 및 반응 물질을 도입하여 하부 전극(340) 상에 두 가지 이상의 화합물을 포함하는 유전막(350)을 형성한다.
본 발명의 일 실시예에 따르면, 상기 제1 전구체를 상기 제1 흡착 사이트에 흡착시킨 후, 상기 제1 전구체의 제1 중심 원소 또는 상기 리간드를 제거하여 제2 흡착 사이트를 형성한다. 상기 제2 흡착 사이트에 상기 제2 전구체를 흡착시킨 후, 상기 제1 전구체 및 상기 제2 전구체와 반응할 수 있는 반응 물질을 도입하여 하부 전극(340) 상에 유전막(350)을 형성할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제1 전구체를 하부 전극(340) 상의 상기 제1 흡착 사이트의 일부에 흡착시킨다. 그 결과, 상기 제1 전구체가 흡착되지 않은 흡착 사이트인 제2 흡착 사이트가 하부 전극(340)에 형성될 수 있다. 상기 제2 전구체를 도입하여 상기 제1 전구체가 흡착되지 않은 상기 제2 흡착 사이트에 흡착시킨다. 상기 제1 전구체 및 상기 제2 전구체와 반응할 수 있는 반응 물질을 도입하여 하부 전극(340) 상에 유전막(350)을 형성할 수 있다.
본 발명의 또 다른 실시예에 따르면, 하부 전극(340) 상의 제1 흡착 사이트를 수소 원자를 포함하는 화합물과 반응시켜 상기 제1 전구체에 대한 반응성이 상기 제1 흡착 사이트보다 낮은 제2 흡착 사이트를 하부 전극(340) 상에 형성한다. 상기 제1 전구체를 하부 전극(340)에 도입하여 상기 제1 전구체와 반응성이 상대적으로 높은 상기 제1 흡착 사이트에 선택적으로 흡착시킨다. 상기 제2 전구체를 하부 전극(340)에 도입하여 상기 제2 흡착 사이트에 흡착시킨다. 상기 제1 전구체 및 상기 제2 전구체와 반응할 수 있는 상기 반응 물질을 도입하여 하부 전극(340) 상에 유전막(350)을 형성할 수 있다.
도 13을 참조하면, 유전막(350) 상에 상부 전극(360)을 형성하여 기판(300) 상에 하부 전극(340), 유전막(350) 및 상부 전극(360)을 포함하는 캐패시터(370)를 형성한다. 상부 전극(360)은 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 폴리실리콘, 텅스텐, 텅스텐 질화물, 루테늄 등을 사용하여 형성될 수 있다.
본 발명의 실시예들에 따르면, 유전막(350)은 두 가지 이상의 화합물을 포함할 수 있다. 유전막(350)에 포함되는 화합물의 조성비를 용이하게 조절할 수 있어 상기 제1 전구체 또는 상기 제2 전구체의 상기 중심 원소를 소량으로 포함하는 경우라도, 원하는 조성비를 가지는 유전막(350)을 효과적으로 형성할 수 있다. 또한 복합 박막의 형성 공정을 여러 번 박복하여 원하는 두께를 가지는 유전막(350)을 형성하는 경우, 공정 조건을 유전막(350) 형성 동안 일정하게 유지하여 하부부터 상부까지 균일한 조성비를 가지는 유전막(350)을 형성할 수 있다.
도 14 내지 18은 본 발명의 실시예들에 따른 반도체 장치 제조 방법을 설명하기 위한 단면도들이다. 도 14 내지 18은 불휘발성 메모리 장치 중 플로팅 게이트 타입의 불휘발성 메모리 장치에 대하여 예시적으로 설명하지만 본 발명의 특징들 및 이점들은 전하 트래핑 타입 불휘발성 메모리 장치를 포함하는 여타의 불휘발성 메모리 장치에도 적용 가능함을 이해할 수 있을 것이다.
도 14를 참조하면, 셀 영역과 주변 회로 영역을 포함하는 기판(400) 상에 소자 분리막(도시되지 않음)을 형성하여 기판(400)에 액티브 영역과 필드 영역을 정의한다.
상기 소자 분리막은 셸로우 트렌치 소자 분리(STI) 공정이나 열 산화 공정 등과 같은 소자 분리 공정을 이용하여 기판(400) 상에 형성될 수 있다. 기판(400)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판 등의 반도체 기판이나, SOI 기판, GOI 기판, 알루미늄 산화물 단결정 기판, 스트론튬 티타늄 산화물 단결정 기판 또는 마그네슘 산화물 단결정 기판과 같은 금속 산화물 단결정 기판 등을 포함할 수 있으며, 상기 소자 분리막은 실리콘 산화물과 같은 산화물을 사용하여 형성될 수 있다.
기판(400) 상에 터널 유전막(402)을 형성한다. 터널 유전막(402)은 열 산화 공정을 통해 실리콘 산화물 또는 실리콘 산질화물을 사용하여 형성될 수 있다. 또는 터널 유전막(402)은 두 가지 이상의 화합물을 포함하는 복합 박막으로 형성될 수 있다.
터널 유전막(402)이 두 가지 이상의 화합물을 포함하는 복합 박막인 경우, 기판(400)의 표면에 제1 흡착 사이트(도시되지 않음)를 형성할 수 있다. 상기 제1 흡착 사이트는 기판(400)이 위치하는 환경 및 기판(400)에 대한 처리에 따라 적절하게 조절될 수 있다. 본 발명의 실시예들에 따르면, 기판(400)이 산소 또는 오존 분위기 하에 있는 경우, 기판(400) 표면의 상기 제1 흡착 사이트는 산소 원자일 수 있다.
기판(400)에 제1 중심 원소 및 상기 제1 중심 원소와 결합한 제1 리간드를 포함하는 제1 전구체, 제2 중심 원소 및 상기 제2 중심 원소와 결합한 제2 리간드를 포함하는 제2 전구체 및 반응 물질을 도입하여 기판(400) 상에 두 가지 이상의 화합물을 포함하는 터널 절연막(402)을 형성한다.
본 발명의 일 실시예에 따르면, 상기 제1 전구체를 기판(400)의 상기 제1 흡착 사이트에 흡착시킨 후, 상기 제1 전구체 상의 제1 중심 원소 또는 리간드를 제거하여 제2 흡착 사이트를 형성한다. 상기 제2 흡착 사이트에 상기 제2 전구체를 흡착시킨 후, 상기 제1 전구체 및 상기 제2 전구체와 반응할 수 있는 반응 물질을 도입하여 기판(400)상에 터널 유전막(402)을 형성할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제1 전구체를 기판(400)의 상기 제1 흡착 사이트의 일부에 흡착시킨다. 그 결과, 상기 제1 전구체가 흡착되지 않은 흡착 사이트인 제2 흡착 사이트가 기판(400)에 형성될 수 있다. 상기 제2 전구체를 기판(400) 상에 도입하여 상기 제2 흡착 사이트에 흡착시킨다. 상기 제1 전구체 및 상기 제2 전구체와 반응할 수 있는 반응 물질을 도입하여 기판(400)상에 터널 유전막(402)을 형성할 수 있다.
본 발명의 또 다른 실시예에 따르면, 기판(400)의 상기 제1 흡착 사이트와 수소 원자를 포함하는 화합물을 반응시켜 상기 제1 전구체와의 반응성이 상기 제1 흡착 사이트보다 낮은 제2 흡착 사이트를 기판(400) 상에 형성한다. 상기 제1 전구체를 기판(400)에 도입하여 상기 제1 전구체와 반응성이 상대적으로 높은 상기 제1 흡착 사이트에 선택적으로 흡착시킨다. 상기 제2 전구체를 기판(400)에 도입하여 상기 제2 흡착 사이트에 흡착시킨다. 상기 제1 전구체 및 상기 제2 전구체와 반응할 수 있는 반응 물질을 도입하여 기판(400)상에 터널 유전막(402)을 형성할 수 있다.
도 15를 참조하면, 터널 유전막(402) 상에 제1 도전막(404)을 형성한다.
제1 도전막(404)은 불순물이 도핑된 폴리실리콘, 금속 또는 금속 산화물을 사용하여 형성될 수 있다. 본 발명의 실시예들에 따르면, 제1 도전막(404)은 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 폴리실리콘, 텅스텐, 텅스텐 질화물, 또는 루테늄 등을 사용하여 형성될 수 있다. 예를 들면, 제1 도전막(404)은 티타늄 질화물을 사용하여 형성될 수 있다.
이어서, 이웃하는 메모리 셀들을 서로 절연시키기 위해 사진식각 공정을 통해 상기 소자 분리막 상의 제1 도전막(404)을 제거한다.
도 16을 참조하면, 제1 도전막(404) 상에 게이트 유전막(406)을 형성한다. 게이트 유전막(406)은 두 가지 이상의 화합물을 포함하는 복합 유전막일 수 있다. 게이트 유전막(406)이 두 가지 이상의 화합물을 포함하는 복합 박막인 경우, 제1 도전막(404)의 표면에 제1 흡착 사이트(도시되지 않음)를 형성할 수 있다. 상기 제1 흡착 사이트는 제1 도전막(404)이 위치하는 환경 및 제1 도전막(404)에 대한 처리에 따라 적절하게 조절될 수 있다. 본 발명의 실시예들에 따르면, 제1 도전막(404)이 산소 또는 오존 분위기 하에 있는 경우, 제1 도전막(404) 표면의 상기 제1 흡착 사이트는 산소 원자일 수 있다.
상기 제1 흡착 사이트를 가지는 제1 도전막(404) 상에 제1 중심 원소 및 상기 제1 중심 원소와 결합한 제1 리간드를 포함하는 제1 전구체, 제2 중심 원소 및 상기 제2 중심 원소와 결합한 제2 리간드를 포함하는 제2 전구체 및 반응 물질을 도입하여 제1 도전막(404) 상에 두 가지 이상의 화합물을 포함하는 게이트 유전막(406)을 형성한다.
본 발명의 일 실시예에 따르면, 상기 제1 전구체를 제1 도전막(404)의 상기 제1 흡착 사이트에 흡착시킨 후, 상기 제1 전구체 상의 상기 제1 중심 원소 또는 상기 제1 리간드를 제거하여 제2 흡착 사이트를 형성한다. 상기 제2 흡착 사이트에 상기 제2 전구체를 흡착시킨 후, 상기 제1 전구체 및 상기 제2 전구체와 반응할 수 있는 반응 물질을 도입하여 제1 도전막(404) 상에 게이트 유전막(406)을 형성할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제1 전구체를 제1 도전막(404)의 상기 제1 흡착 사이트의 일부에 흡착시킨다. 그 결과 상기 제1 전구체가 흡착되지 않은 흡착 사이트인 제2 흡착 사이트가 제1 도전막(404)에 형성될 수 있다. 상기 제2 전구체를 제1 도전막(404) 상에 도입하여 상기 제2 흡착 사이트에 흡착시킨다. 상기 제1 전구체 및 상기 제2 전구체와 반응할 수 있는 상기 반응 물질을 도입하여 제1 도전막(404) 상에 게이트 유전막(406)을 형성할 수 있다.
본 발명의 또 다른 실시예에 따르면, 제1 도전막(404)의 상기 제1 흡착 사이트와 수소 원자를 포함하는 화합물을 반응시켜 상기 제1 전구체와의 반응성이 상기 제1 흡착 사이트보다 상대적으로 낮은 제2 흡착 사이트를 제1 도전막(404) 상에 형 성한다. 상기 제1 전구체를 제1 도전막(404)에 도입하여 상기 제1 전구체와 반응성이 높은 상기 제1 흡착 사이트에 선택적으로 흡착시킨다. 상기 제2 전구체를 제1 도전막(404)에 도입하여 상기 제2 흡착 사이트에 흡착시킨다. 상기 제1 전구체 및 상기 제2 전구체와 반응할 수 있는 상기 반응 물질을 도입하여 제1 도전막(404) 상에 게이트 유전막(406)을 형성할 수 있다.
도 17을 참조하면, 게이트 유전막(406) 상에 제2 도전막(408)을 형성한다. 제2 도전막(408)은 불순물이 도핑된 폴리실리콘을 사용하여 화학 기상 증착(CVD) 공정 등에 의하여 형성될 수 있다. 본 발명의 실시예들에 따르면, 제2 도전막(408)은 텅스텐 실리사이드(WSi), 티타늄 실리사이드(TiSi), 탄탈륨 실리사이드(TaSi) 등과 같은 금속 실리사이드를 더 포함할 수 있다.
도 18을 참조하면, 제2 도전막(408), 게이트 유전막(406), 제1 도전막(404) 및 터널 유전막(402)을 식각하여 컨트롤 게이트 전극(408a), 게이트 유전막 패턴(406a), 플로팅 게이트 전극(404a) 및 터널 유전막 패턴(402a)을 포함하는 불휘발성 반도체 메모리 장치의 게이트 구조물(410)을 형성한다. 게이트 구조물(410)은 식각 마스크(도시되지 않음)를 사용하는 이방성 식각 공정을 통해 형성될 수 있으며, 게이트 구조물(410)을 형성한 후, 게이트 구조물(410)과 인접한 기판(400)의 표면 부위에 소스/드레인 영역(도시되지 않음)을 형성할 수 있다.
터널 유전막 패턴(402a) 또는 게이트 유전막 패턴(406a)은 두 가지 이상의 화합물을 포함하는 복합 박막일 수 있다. 본 발명의 실시예들에 따르면, 터널 유전막 패턴(402a) 또는 게이트 유전막 패턴(406a)에 포함되는 화합물의 비율을 용이하 게 조절할 수 있어 상기 제1 전구체 또는 상기 제2 전구체의 상기 중심 원소를 소량으로 포함하는 경우라도, 원하는 조성비를 가지는 터널 유전막 패턴(402a) 또는 게이트 유전막 패턴(406a)을 효과적으로 형성할 수 있다. 또한 복합 박막의 형성 공정을 여러 번 반복하여 원하는 두께를 가지는 터널 유전막 패턴(402a) 또는 게이트 유전막 패턴(406a)을 형성하는 경우, 공정 조건을 터널 유전막 패턴(402a) 또는 게이트 유전막 패턴(406a) 형성 동안 일정하게 유지하여 하부부터 상부까지 균일한 조성비를 가지는 터널 유전막 패턴(402a) 또는 게이트 유전막 패턴(406a)을 형성할 수 있다.
상술한 바와 같이, 본 발명의 실시예들의 방법에 따르면, 두 가지 이상의 화합물을 포함하는 복합 박막의 형성에 있어서, 포함되는 화합물의 조성비를 용이하게 조절할 수 있다. 따라서 상기 복합 박막이 하나의 화합물을 아주 소량으로 포함하는 경우라도 정확하게 원하는 조성비를 가지는 복합 박막을 형성할 수 있다. 또한 복합 박막의 형성 공정을 여러 번 반복하여 원하는 두께를 가지는 복합 박막을 형성하는 경우, 복합 박막 형성 공정 동안 공정 조건을 균일하게 유지하여 상부부터 하부까지 포함되는 화합물들의 조성비가 균일한 복합 박막을 형성할 수 있다. 따라서 본 발명의 실시예들에 따른 복합 박막을 유전막으로 포함하는 반도체 장치의 신뢰성이 향상되고 전기적 특성이 개선될 수 있다.
이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1, 3 및 5는 본 발명의 실시예들에 따른 복합 박막 형성 방법을 설명하기 위한 공정 흐름도이다.
도 2a 내지 2e, 4a 내지 4d 및 6a 내지 6e는 본 발명의 실시예들에 따른 복합 박막 형성 방법을 설명하기 위한 단면도들이다.
도 7 내지 9는 본 발명의 실시예들에 따른 게이트 구조물을 형성하는 방법을 설명하기 위한 단면도들이다.
도 10 내지 13은 본 발명의 실시예들에 따른 캐패시터를 형성하는 방법을 설명하기 위한 단면도들이다.
도 14 내지 18은 본 발명의 실시예들에 따른 게이트 구조물을 형성하는 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 100, 200, 300, 400: 기판 20, 110, 210: 제1 흡착 사이트
40, 110a, 215: 제2 흡착 사이트 30, 120, 220: 제1 전구체
50, 130, 230: 제2 전구체 60, 140, 240; 복합 박막
302: 소자 분리막 304: 게이트 유전막
304a: 게이트 절연막 패턴 310: 게이트 도전막
312: 캡핑 절연막 312a: 캡핑 절연막 패턴
315: 게이트 구조물 316: 스페이서
320: 소스/드레인 영역 322: 콘택 플러그
324: 층간 절연막 패턴 326: 콘택 홀
332: 제1 도전막 340: 하부 전극
350: 유전막 360: 상부 전극
370: 캐패시터 402: 터널 유전막
402a: 터널 유전막 패턴 404; 제1 도전막
404a: 플로팅 게이트 전극 406: 게이트 유전막
406a: 게이트 유전막 패턴 408; 제2 도전막
408a: 컨트롤 게이트 전극 410: 게이트 구조물

Claims (10)

  1. 제1 중심 원소 및 상기 제1 중심 원소와 결합한 리간드를 포함하는 제1 전구체를 대상체 상의 제1 흡착 사이트에 흡착시키는 단계;
    흡착된 제1 전구체의 상기 리간드 또는 상기 제1 중심 원소를 제거하여 제2 흡착 사이트를 형성하는 단계; 및
    상기 제2 흡착 사이트에 제2 전구체를 흡착시키는 단계를 포함하는 복합 박막 형성 방법.
  2. 제1항에 있어서, 상기 제2 흡착 사이트를 형성하는 단계는 상기 대상체를 200℃ 내지 400℃의 온도로 열처리하는 단계를 포함하는 것을 특징으로 하는 복합 박막 형성 방법.
  3. 제1항에 있어서, 상기 제2 흡착 사이트를 형성하는 단계는 상기 대상체를 불활성 가스로부터 생성된 플라즈마로 처리하는 단계를 포함하는 것을 특징으로 하는 복합 박막 형성 방법.
  4. 제1항에 있어서, 산소 원자를 포함하는 화합물 또는 질소 원자를 포함하는 화합물을 상기 대상체 상에 도입하여 상기 제1 전구체 및 상기 제2 전구체와 반응시키는 단계를 더 포함하는 것을 특징으로 하는 복합 박막 형성 방법.
  5. 대상체 상의 흡착 사이트의 일부에 제1 중심 원소를 포함하는 제1 전구체를 흡착시키는 단계; 및
    상기 제1 전구체가 흡착되지 않은 흡착 사이트에 제2 전구체를 흡착시키는 단계를 포함하는 복합 박막 형성 방법.
  6. 제5항에 있어서, 상기 제1 전구체를 상기 흡착 사이트의 일부에 흡착시키는 단계는 상기 제1 전구체를 상기 대상체 상에 50 sccm 내지 1,000 sccm의 유량으로 3초 내지 30초 동안 도입하는 것을 특징으로 하는 복합 박막 형성 방법.
  7. 제5항에 있어서, 상기 흡착 사이트는 상기 대상체 표면에 노출된 산소 원자인 것을 특징으로 하는 복합 박막 형성 방법.
  8. 대상체 상의 제1 흡착 사이트의 일부를 제2 흡착 사이트로 변환시키는 단계;
    상기 제2 흡착 사이트로 변환되지 않은 상기 제1 흡착 사이트에 제1 중심 원소를 포함하는 제1 전구체를 흡착시키는 단계; 및
    상기 제1 전구체를 흡착시킨 후, 제2 전구체를 상기 제2 흡착 사이트에 흡착시키는 단계를 포함하는 복합 박막 형성 방법.
  9. 제8항에 있어서, 상기 제1 흡착 사이트의 일부를 상기 제2 흡착 사이트로 변 환시키는 단계는 수소 원자를 포함하는 화합물을 도입하여 상기 제1 흡착 사이트와 반응시키는 단계를 포함하는 것을 특징으로 하는 복합 박막 형성 방법.
  10. 제9항에 있어서, 상기 수소 원자를 포함하는 화합물은 수소(H2), 암모니아(NH3) 또는 물(H2O)을 포함하는 것을 특징으로 하는 복합 박막 형성 방법.
KR1020080136505A 2008-12-30 2008-12-30 복합 박막 형성 방법 KR101543639B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080136505A KR101543639B1 (ko) 2008-12-30 2008-12-30 복합 박막 형성 방법
US12/648,377 US8361551B2 (en) 2008-12-30 2009-12-29 Methods forming high dielectric target layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136505A KR101543639B1 (ko) 2008-12-30 2008-12-30 복합 박막 형성 방법

Publications (2)

Publication Number Publication Date
KR20100078285A true KR20100078285A (ko) 2010-07-08
KR101543639B1 KR101543639B1 (ko) 2015-08-12

Family

ID=42285496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136505A KR101543639B1 (ko) 2008-12-30 2008-12-30 복합 박막 형성 방법

Country Status (2)

Country Link
US (1) US8361551B2 (ko)
KR (1) KR101543639B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220012632A (ko) * 2020-07-23 2022-02-04 연세대학교 산학협력단 금속 산화물 박막의 전기적 특성 향상 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101770314B1 (ko) * 2011-03-04 2017-08-23 삼성전자주식회사 유전막 형성 방법, 이를 이용한 반도체 소자의 제조 방법
US8946546B2 (en) * 2012-09-28 2015-02-03 Los Alamos National Security, Llc Surface treatment of nanocrystal quantum dots after film deposition

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385947B1 (ko) * 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
US7087482B2 (en) * 2001-01-19 2006-08-08 Samsung Electronics Co., Ltd. Method of forming material using atomic layer deposition and method of forming capacitor of semiconductor device using the same
KR100444304B1 (ko) 2001-12-31 2004-08-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US20030129117A1 (en) * 2002-01-02 2003-07-10 Mills Randell L. Synthesis and characterization of a highly stable amorphous silicon hydride as the product of a catalytic hydrogen plasma reaction
US7442415B2 (en) * 2003-04-11 2008-10-28 Sharp Laboratories Of America, Inc. Modulated temperature method of atomic layer deposition (ALD) of high dielectric constant films
KR100521380B1 (ko) * 2003-05-29 2005-10-12 삼성전자주식회사 박막 증착 방법
KR20050037253A (ko) 2003-10-17 2005-04-21 삼성전자주식회사 원자층 증착 기술을 사용하여 복합금속산화막을 형성하는방법
KR20050067529A (ko) 2003-12-29 2005-07-05 주식회사 하이닉스반도체 다성분계 박막의 제조 방법
KR100581993B1 (ko) * 2004-06-09 2006-05-22 삼성전자주식회사 원자층 증착법을 이용한 물질 형성방법
JP2007266464A (ja) 2006-03-29 2007-10-11 Hitachi Ltd 半導体集積回路装置の製造方法
US7557047B2 (en) * 2006-06-09 2009-07-07 Micron Technology, Inc. Method of forming a layer of material using an atomic layer deposition process
KR100852234B1 (ko) * 2006-11-17 2008-08-13 삼성전자주식회사 금속 산화막의 형성 방법, 이를 이용한 게이트 구조물의제조 방법 및 커패시터의 제조 방법
US20080242097A1 (en) * 2007-03-28 2008-10-02 Tim Boescke Selective deposition method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220012632A (ko) * 2020-07-23 2022-02-04 연세대학교 산학협력단 금속 산화물 박막의 전기적 특성 향상 방법

Also Published As

Publication number Publication date
US20100167554A1 (en) 2010-07-01
KR101543639B1 (ko) 2015-08-12
US8361551B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
TWI446522B (zh) 半導體裝置及其製造方法
KR101378469B1 (ko) 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
US7410913B2 (en) Method of manufacturing silicon rich oxide (SRO) and semiconductor device employing SRO
JP4554446B2 (ja) 半導体装置の製造方法
CN107871654B (zh) 形成介电膜的方法及制作半导体装置的方法
JP4607645B2 (ja) 半導体装置及びその製造方法
KR100655691B1 (ko) 커패시터 및 이의 제조 방법.
US20050196920A1 (en) Semiconductor device with rare metal electrode
US20080258216A1 (en) Semiconductor device and method for manufacturing the same
JP2002359370A (ja) 半導体装置、相補型半導体装置
JP2006339632A (ja) キャパシタ及びそれの製造方法
US9685498B2 (en) Methods of forming dielectric layers and methods of manufacturing semiconductor devices using the same
JP2004152995A (ja) 半導体装置の製造方法
CN112310103A (zh) 垂直半导体装置及用于制造垂直半导体装置的方法
JP5733997B2 (ja) メモリデバイス
JP4664771B2 (ja) 半導体装置およびその製造方法
KR100794831B1 (ko) 반도체 장치의 제조 방법
KR101543639B1 (ko) 복합 박막 형성 방법
US20080054400A1 (en) Capacitor and method of manufacturing the same
JP2010050215A (ja) 半導体装置
KR20110090442A (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP4810077B2 (ja) 半導体装置の製造方法
CN114975265A (zh) 半导体装置的形成方法
JP2005079390A (ja) 半導体装置
JP4950710B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 5