TW201506950A - 記憶體及包含其之記憶體系統 - Google Patents

記憶體及包含其之記憶體系統 Download PDF

Info

Publication number
TW201506950A
TW201506950A TW103113277A TW103113277A TW201506950A TW 201506950 A TW201506950 A TW 201506950A TW 103113277 A TW103113277 A TW 103113277A TW 103113277 A TW103113277 A TW 103113277A TW 201506950 A TW201506950 A TW 201506950A
Authority
TW
Taiwan
Prior art keywords
word line
redundant
signal
adjacent
cell block
Prior art date
Application number
TW103113277A
Other languages
English (en)
Other versions
TWI611420B (zh
Inventor
Sung-Soo Chi
Original Assignee
Sk Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sk Hynix Inc filed Critical Sk Hynix Inc
Publication of TW201506950A publication Critical patent/TW201506950A/zh
Application granted granted Critical
Publication of TWI611420B publication Critical patent/TWI611420B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本發明揭示一種記憶體，其包含：一第一胞元區塊，其包括複數個第一字線及用於替換該複數個第一字線中之至少一者之一或多個第一冗餘字線；一第二胞元區塊，其包括複數個第二字線及用於替換該複數個第二字線中之至少一者之一或多個第二冗餘字線；及一控制單元，其適合於在一目標再新區段期間循序接收一或多個輸入位址、回應於一第一輸入位址而選擇該第一胞元區塊及該第二胞元區塊中之一者以及包含於該選定胞元區塊中之一字線且在基於該第一輸入位址而選擇之該選定字線毗鄰於冗餘字線時啟動毗鄰於該選定字線之一或多個毗鄰字線，其中該等毗鄰字線包括該冗餘字線。

Description

記憶體及包含其之記憶體系統 相關申請案之交叉參考
本申請案主張於2013年8月14日提出申請之第10-2013-0096435號韓國專利申請案之優先權，該韓國專利申請案以其全文引用方式併入本文中。
本發明之例示性實施例係關於記憶體及包含其之一記憶體系統。
一記憶體之一記憶體胞元包含充當一切換器之一電晶體及可儲存電荷(亦即，資料)之一電容器。藉由記憶體胞元之電容器中是否存在電荷(亦即，電容器之兩個端子之間的一電位是否為高或低)而判定資料為高(邏輯「1」)還是低(邏輯「0」)。
儲存於電容器中之資料呈一經累積電荷之形式。理想地，不存在所儲存電荷之電力消耗。由於因一金屬氧化物半導體(MOS)電晶體之一PN接面而發生洩漏電流，因此丟失最初儲存於電容器中之電荷量，因此可能丟失所儲存資料。為防止此一損失，記憶體胞元內之資料需要在該資料丟失之前被讀取，且一正常電荷量需要基於所讀取資訊而再充電。資料之記憶體僅在週期性地重複此一操作時保持完整。胞元電荷之此一再充電程序稱作一再新操作。
圖1係圖解說明用於闡述一字線干擾之包含於一記憶體中之一胞 元陣列之一區段之一圖式。
參考圖1，「WLK-1」、「WLK」及「WLK+1」係平行安置之三個字線。由「HIGH_ACT」指示之字線WLK係具有大數目個啟動時間或一高啟動頻率之一頻繁地啟動之字線，且字線WLK-1及WLK+1係毗鄰於WLK之毗鄰字線。「CELL_K-1」、「CELL_K」及「CELL_K+1」係與各別字線WLK-1、WLK及WLK+1耦合之記憶體胞元。記憶體胞元CELL_K-1、CELL_K及CELL_K+1包含各別胞元電晶體TR_K-1、TR_K及TR_K+1及各別胞元電容器CAP_K-1、CAP_K及CAP_K+1。為便於參考，「BL」及「BL+1」指示一位元線。
當啟動及預充電頻繁地啟動之字線WLK時，毗鄰字線WLK-1及WLK+1之電壓因發生於頻繁地啟動之字線WLK與毗鄰字線WLK-1及WLK+1之間的一耦合現象而增加或減少。因此，儲存於胞元電容器CAP_K-1、CAP_K及CAP_K+1中之電荷量受影響。若頻繁地啟動之字線WLK在一作用狀態與一預充電狀態之間雙態切換，則儲存於記憶體胞元CELL_K-1及CELL_K+1中之資料可因儲存於胞元電容器CAP_K-1及CAP_K+1中之電荷量之一改變而丟失。
此外，由於在一字線於一作用狀態與一預充電狀態之間雙態切換時所產生之電磁波誘發且消耗儲存於記憶體胞元之胞元電容器中之電子，因此可損壞儲存於與毗鄰字線耦合之記憶體胞元中之資料。
本發明之各種例示性實施例係關於一種用於防止儲存於與毗鄰於一頻繁地啟動之字線之字線耦合之記憶體胞元中之資料因再新毗鄰字線而損壞之記憶體及記憶體系統。
此外，本發明之各種例示性實施例係關於一種用於防止儲存於與毗鄰字線耦合之記憶體胞元中之資料在一頻繁地啟動之字線係替換一正常字線之一冗餘字線時損壞之記憶體及記憶體系統。
根據本發明之一例示性實施例，一種記憶體可包含：一第一胞元區塊，其包括複數個第一字線及用於替換該複數個第一字線中之至少一者之一或多個第一冗餘字線；一第二胞元區塊，其包括複數個第二字線及用於替換該複數個第二字線中之至少一者之一或多個第二冗餘字線；及一控制單元，其適合於在一目標再新區段期間循序接收一或多個輸入位址、回應於一第一輸入位址而選擇該第一胞元區塊及該第二胞元區塊中之一者以及包含於該選定胞元區塊中之一字線且在基於該第一輸入位址而選擇之該選定字線毗鄰於一冗餘字線時啟動毗鄰於該選定字線之一或多個毗鄰字線，其中該等毗鄰字線包括該冗餘字線。
根據本發明之一例示性實施例，一種記憶體系統可包含：一記憶體，其包括包含複數個第一字線及一或多個第一冗餘字線之一第一胞元區塊以及包含複數個第二字線及一或多個第二冗餘字線之一第二胞元區塊，該記憶體適合於回應於在一目標再新區段期間輸入之一第一輸入位址而選擇該第一胞元區塊及該第二胞元區塊中之一者以及包含於該選定胞元區塊中之一字線且在該選定胞元區塊中之基於該第一輸入位址而選擇之該選定字線毗鄰於冗餘字線時啟動毗鄰於該選定字線之一或多個毗鄰字線，其中該等毗鄰字線包括該冗餘字線；及一記憶體控制器，其適合於控制該記憶體以在偵測到將對其執行目標再新之一字線時進入該目標再新區段且在該目標再新區段期間將用於選擇將對其執行目標再新之該字線之一或多個位址傳輸至該記憶體。
根據本發明之一例示性實施例，一種記憶體可包含：一第一胞元區塊，其包括複數個第一字線群組及替換該複數個第一字線群組中之至少一者之一或多個第一冗餘字線群組，其中該等第一字線群組中之每一者包括兩個或兩個以上第一字線，且該等第一冗餘字線群組中之每一者包括兩個或兩個以上第一冗餘字線；一第二胞元區塊，其包 括複數個第二字線群組及替換該複數個第二字線群組中之至少一者之一或多個第二冗餘字線群組，其中該等第二字線群組中之每一者包括兩個或兩個以上第一字線，且該等第二冗餘字線群組中之每一者包括兩個或兩個以上第一冗餘字線；及一控制單元，其適合於在一目標再新區段期間循序接收一或多個輸入位址、回應於一第一輸入位址而選擇該第一胞元區塊及該第二胞元區塊中之一者以及包含於該選定胞元區塊中之一字線且在該目標再新區段期間在基於該第一輸入位址而選擇之該選定字線毗鄰於冗餘字線時啟動毗鄰於該選定字線之一或多個毗鄰字線，其中該等毗鄰字線包括該冗餘字線。
310‧‧‧命令輸入單元
320‧‧‧位址輸入單元
330‧‧‧命令解碼器
340‧‧‧模式設定單元/目標再新控制單元
350‧‧‧控制單元
360‧‧‧第一胞元區塊
370‧‧‧第二胞元區塊
410‧‧‧作用控制單元
420‧‧‧胞元區塊選擇單元
430‧‧‧命中信號產生單元
440‧‧‧目標再新控制單元
450‧‧‧字線控制信號產生單元
460‧‧‧第一字線控制單元
470‧‧‧第二字線控制單元
510‧‧‧第一區塊信號產生單元
520‧‧‧第二區塊信號產生單元
610_1‧‧‧位址儲存單元/第一位址儲存單元
610_2‧‧‧位址儲存單元/第一位址儲存單元
610_3‧‧‧位址儲存單元/第一位址儲存單元
610_4‧‧‧位址儲存單元/第一位址儲存單元
620_1‧‧‧位址儲存單元/第二位址儲存單元
620_2‧‧‧位址儲存單元/第二位址儲存單元
620_3‧‧‧位址儲存單元/第二位址儲存單元
620_4‧‧‧位址儲存單元/第二位址儲存單元
630‧‧‧第一命中信號產生單元
640‧‧‧第二命中信號產生單元
650‧‧‧第一區塊命中信號產生單元
660‧‧‧第二區塊命中信號產生單元
710‧‧‧區段信號產生單元
720‧‧‧目標作用信號控制單元
730‧‧‧鎖存信號產生單元
740‧‧‧第一偵測單元
741‧‧‧位址判定單元
750‧‧‧第二偵測單元
810‧‧‧位址信號產生單元
811‧‧‧位址傳送單元
812‧‧‧位址鎖存單元
820‧‧‧冗餘字線信號產生單元
821‧‧‧命中信號鎖存單元
822‧‧‧第一轉換單元
823‧‧‧第二轉換單元
824‧‧‧命中信號傳送單元
825‧‧‧冗餘信號產生單元
1010‧‧‧命令輸入單元
1020‧‧‧位址輸入單元
1030‧‧‧命令解碼器
1040‧‧‧模式設定單元
1050‧‧‧控制單元
1060‧‧‧第一胞元區塊
1070‧‧‧第二胞元區塊
1110‧‧‧作用控制單元
1120‧‧‧胞元區塊選擇單元
1130‧‧‧命中信號產生單元
1140‧‧‧目標再新控制單元
1150‧‧‧字線控制信號產生單元
1160‧‧‧第一字線控制單元
1170‧‧‧第二字線控制單元
1210‧‧‧位址信號產生單元
1211‧‧‧位址傳送單元
1212‧‧‧位址鎖存單元
1220‧‧‧冗餘字線信號產生單元
1221‧‧‧命中信號鎖存單元
1222‧‧‧第一轉換單元
1223‧‧‧第二轉換單元
1224‧‧‧命中信號傳送單元
1225‧‧‧冗餘信號產生單元
1310‧‧‧記憶體
1320‧‧‧記憶體控制器
A‧‧‧節點
ACT‧‧‧命令/作用命令/第一作用命令
ACT_LAT‧‧‧作用鎖存信號
ACT_PUL‧‧‧作用脈衝信號
ADD‧‧‧位址
ADD_SET‧‧‧位址
ADD_SIG‧‧‧位址信號
ADD1‧‧‧位址/第一輸入位址
ADD2‧‧‧位址
ADD3‧‧‧位址
ADJ1_WL‧‧‧毗鄰字線/第一毗鄰字線
ADJ2_WL‧‧‧毗鄰字線/第二毗鄰字線
AND‧‧‧閘
B‧‧‧節點
BL‧‧‧位元線
BL+1‧‧‧位元線
BLK1_HIT‧‧‧第一區塊命中信號/命中信號/區塊命中信號/所鎖存區塊命中信號/經啟動第一區塊命中信號/所鎖存第一區塊命中信號
BLK1_SEL‧‧‧第一區塊信號/區塊信號/第二區塊信號
BLK2_HIT‧‧‧第二區塊命中信號/命中信號/區塊命中信號/所鎖存區塊命中信號
BLK2_SEL‧‧‧第二區塊信號/區塊信號
BS_LAT‧‧‧區塊選擇鎖存信號/控制信號
C‧‧‧節點
CAP_K‧‧‧胞元電容器
CAP_K+1‧‧‧胞元電容器
CAP_K-1‧‧‧胞元電容器
CELL_K‧‧‧記憶體胞元
CELL_K+1‧‧‧記憶體胞元
CELL_K-1‧‧‧記憶體胞元
CLK‧‧‧時脈信號
CMD‧‧‧命令/所接收命令信號/外部命令信號/命令信號
D‧‧‧節點
DATA‧‧‧資料
FIRST_RWL_DET‧‧‧第二偵測信號/控制信號
HIGH_ACT‧‧‧頻繁地啟動之字線
HIGH_ACT_WL‧‧‧頻繁地啟動之字線
HIT1‧‧‧命中信號/第一命中信號/所鎖存命中信號/所接收命中信號
HIT1_LAT‧‧‧第一鎖存器命中信號/鎖存器命中信號
HIT1_LAT1‧‧‧鎖存器命中信號/第一鎖存器命中信號
HIT1_LAT2‧‧‧鎖存器命中信號/第二鎖存器命中信號
HIT2‧‧‧命中信號/第二命中信號/所鎖存命中信號/所接收命中信號
HIT2_LAT‧‧‧第二鎖存器命中信號/鎖存器命中信號
HIT2_LAT1‧‧‧鎖存器命中信號/第一鎖存器命中信號
HIT2_LAT2‧‧‧鎖存器命中信號/第二鎖存器命中信號
HIT3‧‧‧命中信號/第三命中信號/所鎖存命中信號/所接收命中信號
HIT3_LAT‧‧‧第三鎖存器命中信號/鎖存器命中信號
HIT3_LAT1‧‧‧鎖存器命中信號/第一鎖存器命中信號
HIT3_LAT2‧‧‧鎖存器命中信號/第二鎖存器命中信號
HIT4‧‧‧命中信號/第四命中信號/所鎖存命中信號/所接收命中信號
HIT4_LAT‧‧‧第四鎖存器命中信號/鎖存器命中信號
HIT4_LAT1‧‧‧鎖存器命中信號/第一鎖存器命中信號
HIT4_LAT2‧‧‧鎖存器命中信號/第二鎖存器命中信號
HIT5‧‧‧命中信號/第五命中信號/所鎖存命中信號/所接收命中信號
HIT5_LAT‧‧‧第五鎖存器命中信號/鎖存器命中信號
HIT5_LAT1‧‧‧鎖存器命中信號/第一鎖存器命中信號
HIT5_LAT2‧‧‧鎖存器命中信號/第二鎖存器命中信號
HIT6‧‧‧命中信號/第六命中信號/所鎖存命中信號/所接收命中信號
HIT6_LAT‧‧‧第六鎖存器命中信號/鎖存器命中信號
HIT6_LAT1‧‧‧鎖存器命中信號/第一鎖存器命中信號
HIT6_LAT2‧‧‧鎖存器命中信號/第二鎖存器命中信號
HIT7‧‧‧命中信號/第七命中信號/所鎖存命中信號/所接收命中信號
HIT7_LAT‧‧‧第七鎖存器命中信號/鎖存器命中信號
HIT7_LAT1‧‧‧鎖存器命中信號/第一鎖存器命中信號
HIT7_LAT2‧‧‧鎖存器命中信號/第二鎖存器命中信號
HIT8‧‧‧命中信號/第八命中信號/所鎖存命中信號/所接收命中信號
HIT8_LAT‧‧‧第八鎖存器命中信號/鎖存器命中信號
HIT8_LAT1‧‧‧鎖存器命中信號/第一鎖存器命中信號
HIT8_LAT2‧‧‧鎖存器命中信號/第二鎖存器命中信號
IN_ADD‧‧‧輸入位址
IN_ADD_BLK‧‧‧位元/輸入位址
IN_ADD_LSB‧‧‧最低有效位元/輸入位址
IN_ADD_WG‧‧‧位元/輸入位址
IN_ADD_WL‧‧‧位元/輸入位址
IN_ADD1‧‧‧第一輸入位址
IN_ADD2‧‧‧第二輸入位址/輸入位址
IN_ADD3‧‧‧第三輸入位址/輸入位址
LAST_WL_DET‧‧‧第一偵測信號/控制信號
LATCH1‧‧‧鎖存器
LATCH2‧‧‧鎖存器
LATCH3‧‧‧鎖存器
LATCH4‧‧‧鎖存器
MC‧‧‧記憶體胞元
MODE_SET‧‧‧命令/模式設定命令
N1‧‧‧電晶體
N2‧‧‧電晶體
NAND‧‧‧閘
OR‧‧‧閘
P1‧‧‧電晶體
P2‧‧‧電晶體
PRE‧‧‧命令/預充電命令
RACT‧‧‧作用信號
RED_BLK1‧‧‧第一冗餘信號/冗餘信號
RED_BLK2‧‧‧第二冗餘信號/冗餘信號
RED_WG1‧‧‧第一冗餘字線群組信號/信號/冗餘字線群組信號/冗餘字線信號
RED_WG2‧‧‧第二冗餘字線群組信號/信號/冗餘字線群組信號/冗餘字線信號
RED_WG3‧‧‧第三冗餘字線群組信號/信號/冗餘字線群組信號/冗餘字線信號
RED_WG4‧‧‧第四冗餘字線群組信號/信號/冗餘字線群組信號/冗餘字線信號
RED_WG5‧‧‧第五冗餘字線群組信號/信號/冗餘字線群組信號/冗餘字線信號
RED_WG6‧‧‧第六冗餘字線群組信號/信號/冗餘字線群組信號/冗餘字線信號
RED_WG7‧‧‧第七冗餘字線群組信號/信號/冗餘字線群組信號/冗餘字線信號
RED_WG8‧‧‧第八冗餘字線群組信號/信號/冗餘字線群組信號/冗餘字線信號
RED_WL1‧‧‧第一冗餘字線信號/冗餘字線信號/字線冗餘信號
RED_WL2‧‧‧第二冗餘字線信號/冗餘字線信號/字線冗餘信號
RED_WL3‧‧‧第三冗餘字線信號/冗餘字線信號/字線冗餘信號
RED_WL4‧‧‧第四冗餘字線信號/冗餘字線信號/字線冗餘信號
RED_WL5‧‧‧第五冗餘字線信號/冗餘字線信號/字線冗餘信號
RED_WL6‧‧‧第六冗餘字線信號/冗餘字線信號/字線冗餘信號
RED_WL7‧‧‧第七冗餘字線信號/冗餘字線信號/字線冗餘信號
RED_WL8‧‧‧第八冗餘字線信號/冗餘字線信號/字線冗餘信號
RMC‧‧‧冗餘記憶體胞元
RWG1_1‧‧‧第一冗餘字線群組
RWG1_1_RWL1‧‧‧冗餘字線/第一冗餘字線
RWG1_1_RWL2‧‧‧冗餘字線/第一冗餘字線
RWG1_M‧‧‧第一冗餘字線群組
RWG1_M_RWL1‧‧‧冗餘字線/第一冗餘字線
RWG1_M_RWL2‧‧‧冗餘字線/第一冗餘字線
RWG2_1‧‧‧第二冗餘字線群組
RWG2_1_RWL1‧‧‧冗餘字線/第二冗餘字線
RWG2_1_RWL2‧‧‧冗餘字線/第二冗餘字線
RWG2_M‧‧‧第二冗餘字線群組
RWG2_M_RWL1‧‧‧冗餘字線/第二冗餘字線
RWG2_M_RWL2‧‧‧冗餘字線/第二冗餘字線
RWL1‧‧‧冗餘字線/第二毗鄰字線
RWL1_1‧‧‧第一冗餘字線/字線/冗餘字線/第一冗餘字線群組
RWL1_2‧‧‧第一冗餘字線/字線/冗餘字線/第一冗餘字線群組
RWL1_M‧‧‧第一冗餘字線/字線/冗餘字線/第一冗餘字線群 組
RWL2‧‧‧冗餘字線/第二毗鄰字線
RWL2_1‧‧‧第二冗餘字線/字線/冗餘字線/第二冗餘字線群組
RWL2_2‧‧‧第二冗餘字線/字線/冗餘字線/第二冗餘字線群組
RWL2_M‧‧‧第二冗餘字線/字線/冗餘字線/第二冗餘字線群組
RWLM‧‧‧冗餘字線
STO1_1‧‧‧所儲存值/值
STO1_2‧‧‧所儲存值/值
STO1_3‧‧‧所儲存值/值
STO1_4‧‧‧所儲存值/值
STO2_1‧‧‧所儲存值/值
STO2_2‧‧‧所儲存值/值
STO2_3‧‧‧所儲存值/值
STO2_4‧‧‧所儲存值/值
TR_K‧‧‧胞元電晶體
TR_K+1‧‧‧胞元電晶體
TR_K-1‧‧‧胞元電晶體
TRR_ACT1‧‧‧第一目標作用信號/經啟動目標作用信號/控制信號
TRR_ACT2‧‧‧第二目標作用信號/經啟動目標作用信號/控制信號
TRR_ACT3‧‧‧第三目標作用信號/經啟動目標作用信號/控制信號
TRR_EN‧‧‧區段信號/控制信號
TRR_ENTRY‧‧‧進入信號
TRR_EXIT‧‧‧終止信號
TRR_LAT‧‧‧鎖存信號/控制信號
TRR_SECTION‧‧‧目標再新區段
VDD‧‧‧電源供應器電壓
WG1_1‧‧‧第一字線群組
WG1_1_WL1‧‧‧第一字線/字線
WG1_1_WL2‧‧‧第一字線/字線
WG1_N‧‧‧第一字線群組
WG1_N_WL1‧‧‧第一字線/字線
WG1_N_WL2‧‧‧第一字線/字線
WG2_1‧‧‧第二字線群組
WG2_1_WL1‧‧‧第二字線/字線
WG2_1_WL2‧‧‧第二字線/字線
WG2_N‧‧‧第二字線群組
WG2_N_WL1‧‧‧第二字線/字線
WG2_N_WL2‧‧‧第二字線/字線
WL1‧‧‧字線
WL1_1‧‧‧第一字線/字線/正常字線
WL1_2‧‧‧第一字線/字線
WL1_N‧‧‧第一字線/字線/最後一個第一字線
WL2‧‧‧字線
WL2_1‧‧‧第二字線/字線
WL2_2‧‧‧第二字線/字線
WL2_N‧‧‧第二字線/字線
WLK‧‧‧字線/頻繁地啟動之字線
WLK+1‧‧‧字線/毗鄰字線/第二毗鄰字線
WLK-1‧‧‧字線/毗鄰字線/第一毗鄰字線
WLN‧‧‧字線/第一毗鄰字線
WLN-1‧‧‧字線/第一毗鄰字線
WRONG_WL1‧‧‧錯誤字線
WRONG_WL2‧‧‧錯誤字線
圖1係圖解說明用於闡述一字線干擾之包含於記憶體中之一胞元陣列之一區段之一圖式；圖2係圖解說明用於再新毗鄰於一頻繁地啟動之字線之毗鄰字線之一目標再新操作之一時序圖；圖3係圖解說明根據依據本發明之一例示性實施例之一記憶體之一方塊圖；圖4係圖解說明圖3中所展示之一控制單元之一詳細方塊圖；圖5係圖解說明圖4中所展示之一胞元區塊選擇單元之一詳細方塊圖；圖6係圖解說明圖4中所展示之一命中信號產生單元之一詳細方塊圖；圖7係圖解說明圖4中所展示之一目標再新控制單元之一詳細方塊圖；圖8係圖解說明圖4中所展示之一字線控制信號產生單元之一詳細方塊圖；圖9A至圖9D係圖解說明圖3至圖8中所展示之記憶體之一目標再 新操作之圖式；圖10係圖解說明根據依據本發明之另一例示性實施例之一記憶體之一方塊圖；圖11係圖解說明圖10中所展示之一控制單元之一詳細方塊圖；圖12係圖解說明圖11中所展示之一字線控制信號產生單元之一詳細方塊圖；且圖13係圖解說明根據依據本發明之另一例示性實施例之一記憶體系統之一方塊圖。
下文參考附圖將較詳細地闡述各種實施例。然而，本發明可以不同形式體現且不應解釋為限於本文中所陳述之實施例。而是，此等實施例經提供以使得此揭示內容將係透徹及完整的，且將本發明之範疇全面地傳達給熟習此項技術者。在本揭示內容通篇中，在本發明之各種圖及實施例中，元件符號直接對應於相似編碼之部分。亦注意，在本說明書中，「連接/耦合」係指一個組件不僅直接耦合另一組件且亦透過一中間組件間接耦合另一組件。另外，一單數形式可包含一複數形式，惟其在一句子中並非具體提及即可。
在下文中，當在一目標再新操作中回應於一作用命令而啟動一字線時，再新與經啟動字線耦合之一記憶體胞元。此外，一字線之再新可意指再新與經再新字線耦合之記憶體胞元。
此外，一頻繁地啟動之字線可係指具有等於或大於一參考數目之啟動數目或者滿足一特定條件(舉例而言，高於一參考頻率)之一啟動頻率之一字線。一毗鄰字線可係指與毗鄰於頻繁地啟動之字線安置之記憶體胞元耦合且其資料受頻繁地啟動之字線之一作用或預充電操作影響之一字線。
圖2係圖解說明用於再新毗鄰於一頻繁地啟動之字線之毗鄰字線 之一目標再新操作之一時序圖。
參考圖2，可與一時脈信號CLK同步地輸入命令MODE_SET、ACT及PRE以及位址ADD1至ADD3及ADD_SET。
一記憶體可包含各自耦合至複數個記憶體胞元(未展示)之複數個字線WL1至WLN及一或多個冗餘字線RWL1至RWLM。
當偵測到一頻繁地啟動之字線HIGH_ACT_WL時，一記憶體控制器(未展示)可施加用於設定記憶體之一模式之命令MODE_SET。命令MODE_SET可包含記憶體之一模式暫存器集(MRS)命令。記憶體控制器可連同命令MODE_SET一起將一位址ADD_SET施加至記憶體。回應於位址ADD_SET及命令MODE_SET，記憶體可進入一目標再新區段TRR_SECTION。
在記憶體進入目標再新區段TRR_SECTION之後，記憶體控制器可將作用命令ACT及預充電命令PRE循序施加至記憶體且亦將對應於頻繁地啟動之字線HIGH_ACT_WL之一位址ADD1以及分別用於選擇毗鄰字線ADJ1_WL及ADJ2_WL之位址ADD2及ADD3施加至記憶體。
如圖2中在左側所展示，若頻繁地啟動之字線HIGH_ACT_WL係複數個字線WL1至WLN中之一者，則在將位址ADD2及ADD3施加至記憶體時，選擇、啟動且預充電毗鄰字線ADJ1_WL及ADJ2_WL，因此正常地執行目標再新操作。
如圖2中在右側所展示，若頻繁地啟動之字線HIGH_ACT_WL因一正常字線之一替換而為冗餘字線RWL1至RWLM中之任一者，則在將位址ADD2及ADD3施加至記憶體時，選擇錯誤字線WRONG_WL1及WRONG_WL2而非毗鄰於頻繁地啟動之字線HIGH_ACT_WL之毗鄰字線ADJ1_WL及ADJ2_WL，因此異常地執行目標再新操作。
存在對用於對冗餘字線正常地執行一目標再新操作之一方法之一需要，此乃因可不回應於自記憶體外部接收之位址而選擇此等冗餘 字線。
圖3係圖解說明根據依據本發明之一例示性實施例之一記憶體之一方塊圖。
如圖3中所展示，記憶體可包含一命令輸入單元310、一位址輸入單元320、一命令解碼器330、一模式設定單元340、一控制單元350、一第一胞元區塊360及一第二胞元區塊370。圖3圖解說明與記憶體中之一作用操作及一目標再新操作有關之元件，與其他操作(諸如一讀取操作、一寫入操作及諸如此類)有關之元件除外。
參考圖3，命令輸入單元310可自一記憶體控制器(未展示)接收命令CMD，且位址輸入單元320可自記憶體控制器接收位址ADD。命令CMD及位址ADD中之每一者可包含多個位元之信號。
命令解碼器330可藉由解碼自命令輸入單元310接收之命令CMD而產生一作用命令ACT、一預充電命令PRE及一模式設定命令MODE_SET。若所接收命令信號CMD之一組合指示作用命令ACT，則命令解碼器330可啟動作用命令ACT；若所接收命令信號CMD之一組合指示預充電命令PRE，則命令解碼器330啟動預充電命令PRE；且若所接收命令信號CMD之一組合指示模式設定命令MODE_SET，則命令解碼器330啟動模式設定命令MODE_SET。另外，命令解碼器330可藉由解碼所接收命令信號CMD而產生用於再新、讀取及寫入操作之命令，但省略其之說明及圖解說明，此乃因其與根據例示性實施例之記憶體不具有一方向關係。
當啟動模式設定命令MODE_SET時，模式設定單元340可回應於輸入位址IN_ADD而啟動一進入信號TRR_ENTRY。
第一胞元區塊360可包含：複數個第一字線WL1_1至WL1_N，其各自耦合至一或多個記憶體胞元MC；及一或多個第一冗餘字線RWL1_1至RWL1_M，其各自與一或多個冗餘記憶體胞元RMC耦合、 用於替換複數個第一字線WL1_1至WL1_N中之一或多者。如圖3中所展示，在第一胞元區塊360中，可循序安置複數個第一字線WL1_1至WL1_N，且可緊挨著最後一個第一字線WL1_N循序安置第一冗餘字線RWL1_1至RWL1_M。
第二胞元區塊370可包含：複數個第二字線WL2_1至WL2_N，其各自耦合至一或多個記憶體胞元MC；及一或多個第二冗餘字線RWL2_1至RWL2_M，其各自與一或多個冗餘記憶體胞元RMC耦合、用於替換複數個第二字線WL2_1至WL2_N中之一或多者。如圖3中所展示，在第二胞元區塊370中，可循序安置複數個第二字線WL2_1至WL2_N，且可緊挨著最後一個第二字線WL2_N循序安置第二冗餘字線RWL2_1至RWL2_M。
第一胞元區塊360及第二胞元區塊370中之每一者包含複數個位元線，且記憶體胞元MC與一位元線及一字線耦合。在圖3中，未展示一位元線。
控制單元350可選擇一胞元區塊及一字線且可啟動並預充電選定胞元區塊中之選定字線。下文連同一共同作用操作及一目標再新區段中之一作用操作一起闡述控制單元350之操作。
共同作用操作
當啟動作用命令ACT時，控制單元350可啟動基於自位址輸入單元320接收之輸入位址IN_ADD而選擇之一字線。控制單元350可自第一胞元區塊360及第二胞元區塊370選擇對應於輸入位址IN_ADD之一胞元區塊。若在選定胞元區塊中尚未替換對應於輸入位址IN_ADD之一字線，則控制單元350可選擇對應於輸入位址IN_ADD之一字線。若已替換對應於輸入位址IN_ADD之一字線，則控制單元350可選擇已替換對應於輸入位址IN_ADD之字線之一冗餘字線。
當回應於外部命令信號CMD而啟動一讀取或寫入命令時，執行 與一經啟動字線耦合之記憶體胞元之讀取或寫入操作。當在完成讀取或寫入操作之後啟動預充電命令PRE時，控制單元350可預充電經啟動字線。
目標再新操作
在一目標再新操作中，記憶體可再新毗鄰於基於一第一輸入位址IN_ADD1而選擇之一字線之一或多個毗鄰字線。在下文中，一或多個毗鄰字線可包含一第一毗鄰字線及一第二毗鄰字線。若基於第一輸入位址IN_ADD1而選擇之字線係第k個安置於一胞元區塊中之一字線，則第一毗鄰字線可係第(k-1)個安置於該胞元區塊中之一字線，且第二毗鄰字線可係第(k+1)個安置於該胞元區塊中之一字線。
當啟動模式設定命令MODE_SET時，模式設定單元340可基於輸入位址IN_ADD之一組合而設定記憶體之一操作模式。若輸入位址IN_ADD之一組合對應於一目標再新操作，則模式設定單元340可啟動進入信號TRR_ENTRY。當啟動進入信號TRR_ENTRY時，記憶體可進入一目標再新區段。記憶體進入目標再新區段之一方法可取決於設計而變化，且記憶體可使用自外部命令信號CMD解碼之一命令而進入目標再新區段。
在記憶體進入目標再新區段之後，可回應於外部命令信號CMD而啟動三次作用命令ACT。可循序輸入第一至第三輸入位址IN_ADD1、IN_ADD2及IN_ADD3連同命令信號CMD。第二輸入位址IN_ADD2及第三輸入位址IN_ADD3可具有對應於毗鄰於對應於第一輸入位址IN_ADD1之一字線之字線之值。亦即，若第一輸入位址IN_ADD1對應於第k個安置於胞元區塊中之字線，則第二輸入位址IN_ADD2可對應於第(k-1)個安置於該胞元區塊中之字線，且第三輸入位址IN_ADD3可對應於第(k+1)個安置於該胞元區塊中之字線。
在目標再新區段期間，控制單元350可自第一胞元區塊360及第 二胞元區塊370選擇對應於第一輸入位址IN_ADD1之一胞元區塊。亦即，在目標再新區段期間，控制單元350可維持其中已選擇對應於第一輸入位址IN_ADD1之胞元區塊之一狀態，而不管第二輸入位址IN_ADD2及第三輸入位址IN_ADD3如何。
當在目標再新區段中第一次啟動作用命令ACT時，控制單元350可啟動選定胞元區塊中之基於第一輸入位址IN_ADD1而選擇之一字線。此後，當啟動預充電命令PRE時，控制單元350可預充電經啟動字線。
若在選定胞元區塊中尚未替換對應於第一輸入位址IN_ADD1之一字線，則基於第一輸入位址IN_ADD1而選擇之字線可指示對應於第一輸入位址IN_ADD1之該字線。若在選定胞元區塊中已替換對應於第一輸入位址IN_ADD1之一字線，則基於第一輸入位址IN_ADD1而選擇之字線可指示已替換對應於第一輸入位址IN_ADD1之該字線之一冗餘字線。
以下操作係在基於第一輸入位址IN_ADD1而選擇之一字線不毗鄰於一冗餘字線(亦即，字線為字線WL1_1至WL1_N-1及WL2_1至WL2_N-1中之一者)時之一實例。
當在目標再新區段中第二次及第三次啟動作用命令ACT時，控制單元350可啟動對應於第二輸入位址IN_ADD2及第三輸入位址IN_ADD3之字線。當啟動預充電命令PRE時，預充電經啟動字線。對應於第二輸入位址IN_ADD2及第三輸入位址IN_ADD3之字線係各別第一及第二毗鄰字線。
儘管已替換對應於第二輸入位址IN_ADD2及第三輸入位址IN_ADD3之字線，但控制單元350可不啟動已替換對應於第二輸入位址IN_ADD2及第三輸入位址IN_ADD3之字線之冗餘字線。已替換對應於第二輸入位址IN_ADD2及第三輸入位址IN_ADD3之字線之冗餘 字線不毗鄰於對應於第一輸入位址IN_ADD1之字線。
以下操作係在基於第一輸入位址IN_ADD1而選擇之一字線毗鄰於一冗餘字線(亦即，字線為字線WL1_N、RWL1_1至RWL1_M、WL2_N及RWL2_1至RWL2_M中之一者)時之一實例。
當在目標再新區段中第二次及第三次啟動作用命令ACT時，控制單元350可如下啟動第一毗鄰字線及第二毗鄰字線。
若基於第一輸入位址IN_ADD1而選擇之一字線係最後一個安置於胞元區塊中之字線WL1_N或WL2_N，則當第二次啟動作用命令ACT時，控制單元350可基於第二輸入位址IN_ADD2而啟動安置於最後一個安置於胞元區塊中之一字線之前的字線WL1_N-1或WL2_N-1(亦即，一第一毗鄰字線)。此後，當啟動預充電命令PRE時，控制單元350可預充電經啟動字線。
當第三次啟動作用命令ACT時，控制單元350可啟動第一個安置於胞元區塊中之冗餘字線RWL1_1或RWL2_1(亦即，第二毗鄰字線)，而不管第三輸入位址IN_ADD3如何。此後，當啟動預充電命令PRE時，控制單元350可預充電經啟動字線。
若基於第一輸入位址IN_ADD1而選擇之一字線係胞元區塊中之一冗餘字線，則當第二次及第三次啟動作用命令ACT時，控制單元350可啟動一第一毗鄰字線及一第二毗鄰字線，而不管第二輸入位址IN_ADD2及第三輸入位址IN_ADD3如何。此後，當啟動預充電命令PRE時，控制單元350可預充電經啟動字線。
若基於第一輸入位址IN_ADD1而選擇之一字線係第一個安置於胞元區塊中之冗餘字線RWL1_1或RWL2_1，則一第一毗鄰字線可係最後一個安置於胞元區塊中之字線WL1_N或WL2_N，且一第二毗鄰字線可係第二安置於胞元區塊中之冗餘字線RWL1_1或RWL2_1。
若基於第一輸入位址IN_ADD1而選擇之一字線係第二安置於胞 元區塊中之一冗餘字線(亦即，字線RWL1_2至RWL1_M中之一者或字線RWL2_2至RWL2_M中之一者)，則一第一毗鄰字線可係安置於選定字線之前的一冗餘字線，且一第二毗鄰字線可係安置於選定字線之後的一冗餘字線。
在更新所有第一毗鄰字線及第二毗鄰字線之後，控制單元350可終止目標再新區段。
若基於第一輸入位址IN_ADD1而選擇之一字線係一冗餘字線，則記憶體可直接再新一第一毗鄰字線及一第二毗鄰字線而不使用第二輸入位址IN_ADD2及第三輸入位址IN_ADD3。因此，儘管已替換對應於第一輸入位址IN_ADD1之一字線，但記憶體可正常執行一目標再新操作。此外，儘管接收對應於另一胞元區塊之一位址，但記憶體可對一正常選定胞元區塊執行一目標再新操作，此乃因基於第一輸入位址IN_ADD1而選擇之一胞元區塊在目標再新操作期間保持為選定的。
圖4係圖解說明圖3中所展示之控制單元350之一詳細方塊圖。
如圖4中所展示，控制單元350可包含一作用控制單元410、一胞元區塊選擇單元420、一命中信號產生單元430、一目標再新控制單元440、一字線控制信號產生單元450、一第一字線控制單元460及一第二字線控制單元470。在下文中，輸入位址IN_ADD可包含用於選擇一胞元區塊之一或多個位元IN_ADD_BLK及用於選擇一字線之一或多個位元IN_ADD_WL。
參考圖4闡述控制單元350之操作。
作用控制單元410可產生一作用信號RACT以控制自第一胞元區塊360及第二胞元區塊370選擇之一胞元區塊之啟動及預充電操作。作用控制單元410可在啟動作用命令ACT時啟動作用信號RACT且可在啟動預充電命令PRE時撤銷啟動作用信號RACT。作用控制單元410可產 生一作用脈衝信號ACT_PUL。作用脈衝信號ACT_PUL係在自啟動作用命令ACT起經過一特定時間之後啟動之一脈衝信號。
胞元區塊選擇單元420可自第一胞元區塊360及第二胞元區塊370選擇對應於一輸入位址IN_ADD之一或多個位元IN_ADD_BLK之一胞元區塊且可在一目標再新區段期間選擇對應於第一輸入位址IN_ADD1之一胞元區塊。
胞元區塊選擇單元420可在選擇第一胞元區塊360時啟動一第一區塊信號BLK1_SEL且可在選擇第二胞元區塊370時啟動一第二區塊信號BLK2_SEL。
當撤銷啟動作用信號RACT時，胞元區塊選擇單元420可撤銷啟動區塊信號BLK1_SEL及BLK2_SEL兩者。在作用信號RACT之一啟動區段期間，當撤銷啟動一區塊選擇鎖存信號BS_LAT時，胞元區塊選擇單元420可回應於輸入位址IN_ADD_BLK或者第一區塊命中信號BLK1_HIT及第二區塊命中信號BLK2_HIT中之一經啟動者而啟動第一區塊信號BLK1_SEL及第二區塊信號BLK2_SEL中之一者。
在區塊選擇鎖存信號BS_LAT之啟動區段期間，胞元區塊選擇單元420可回應於在啟動區塊選擇鎖存信號BS_LAT之一時間點處接收之輸入位址IN_ADD_BLK或回應於在該時間點處啟動之第一區塊命中信號BLK1_HIT及第二區塊命中信號BLK2_HIT而啟動第一區塊信號BLK1_SEL及第二區塊信號BLK2_SEL中之一者。區塊選擇鎖存信號BS_LAT在目標再新區段中可在啟動第一作用命令ACT時啟動且可在終止目標再新區段時撤銷啟動。因此，當在目標再新操作中第一次啟動作用命令ACT時，胞元區塊選擇單元420可回應於第一輸入位址IN_ADD1而啟動第一區塊信號BLK1_SE及第二區塊信號BLK2_SEL中之一者。當終止目標再新區段時，胞元區塊選擇單元420可撤銷啟動經啟動區塊信號。
命中信號產生單元430可回應於輸入位址IN_ADD之一或多個位元IN_ADD_WL而產生複數個命中信號BLK1_HIT、BLK2_HIT及HIT1至HIT8。命中信號產生單元430可儲存一或多個失效位址、比較輸入位址IN_ADD_WL中之每一者與所儲存失效位址中之每一者且在失效位址等同於輸入位址IN_ADD_WL時啟動第一至第八命中信號HIT1至HIT8中之一者。
下文闡述其中每一胞元區塊中存在四個冗餘字線(M=4)之一實例。第一至第四命中信號HIT1至HIT4可對應於一或多個第一冗餘字線RWL1_1至RWL1_M，且第五至第八命中信號HIT5至HIT8可對應於一或多個第二冗餘字線RWL2_1至RWL2_M。為便於參考，失效位址可係在一記憶體製作程序期間自其偵測到一缺陷之一字線之一位址。
命中信號產生單元430可在啟動第一至第四命中信號HIT1至HIT4中之任一者時啟動第一區塊命中信號BLK1_HIT且可在啟動第五至第八命中信號HIT5至HIT8中之任一者時啟動第二區塊命中信號BLK2_HIT。
目標再新控制單元440可產生執行目標再新操作所需之各種類型之控制信號，諸如一區段信號TRR_EN、區塊選擇鎖存信號BS_LAT、一鎖存信號TRR_LAT、第一至第三目標作用信號TRR_ACT1至TRR_ACT3、一第一偵測信號LAST_WL_DET及一第二偵測信號FIRST_RWL_DET。
當啟動進入信號TRR_ENTRY時，目標再新控制單元440可啟動表示目標再新區段之區段信號TRR_EN。當在進入目標再新區段之後啟動三次作用信號RACT時，目標再新控制單元440可撤銷啟動區段信號TRR_EN。
當在啟動區段信號TRR_EN之後第一次啟動作用命令ACT時，目標再新控制單元440可啟動區塊選擇鎖存信號BS_LAT。當撤銷啟動區 段信號TRR_EN時，目標再新控制單元440可撤銷啟動區塊選擇鎖存信號BS_LAT。
目標再新控制單元440可循序啟動表示目標再新區段中之各別第一、第二及第三作用操作之第一至第三目標作用信號TRR_ACT1至TRR_ACT3。目標再新控制單元440可在其中啟動區段信號TRR_EN之後第一次啟動作用信號RACT之一區段期間啟動第一目標作用信號TRR_ACT1、在其中啟動區段信號TRR_EN之後第二次啟動作用信號RACT之一區段期間啟動第二目標作用信號TRR_ACT2且在其中啟動區段信號TRR_EN之後第三次啟動作用信號RACT之一區段期間啟動第三目標作用信號TRR_ACT3。當撤銷啟動第三目標作用信號TRR_ACT3時，目標再新控制單元440可撤銷啟動區段信號TRR_EN。目標再新控制單元440可在目標再新區段之第一作用操作區段中啟動鎖存信號TRR_LAT達一特定時間。為便於參考，鎖存信號TRR_LAT可係用於鎖存在第一作用操作中輸入或產生之信號之一信號。
若在目標再新區段中基於第一輸入位址IN_ADD1而選擇之一字線係最後一個安置於一胞元區塊中之字線WL1_N或WL2_N，則目標再新控制單元440可啟動第一偵測信號LAST_WL_DET。若在目標再新區段中基於第一輸入位址IN_ADD1而選擇之一字線係第一個安置於一胞元區塊中之冗餘字線RWL1_1或RWL_2_1，則目標再新控制單元440可啟動第二偵測信號FIRST_RWL_DET。
當啟動區段信號TRR_EN及鎖存信號TRR_LAT時，目標再新控制單元440可鎖存第一輸入位址IN_ADD1中之一或多個位元IN_ADD_WL。若位元IN_ADD_WL具有對應於最後一個安置於一胞元區塊中之一字線之一值，則目標再新控制單元440可啟動第一偵測信號LAST_WL_DET。當啟動區段信號TRR_EN及鎖存信號TRR_LAT時，目標再新控制單元440可鎖存對應於第一個安置於一胞元區塊中 之一冗餘字線之第一命中信號HIT1或第五命中信號HIT5且可在啟動第一命中信號HIT1或第五命中信號HIT5時啟動第二偵測信號FIRST_RWL_DET。
字線控制信號產生單元450可基於包含一或多個位元IN_ADD_WL之輸入位址IN_ADD、第一至第八命中信號HIT1至HIT8、第一區塊命中信號BLK1_HIT及第二區塊命中信號BLK2_HIT、區段信號TRR_EN、第一至第三目標作用信號TRR_ACT1至TRR_ACT3、鎖存信號TRR_LAT、一作用鎖存信號ACT_LAT、第一偵測信號LAST_WL_DET及第二偵測信號FIRST_RWL_DET而產生用於控制一胞元區塊之複數個字線WL1_1至WL1_N及WL2_1至WL2_N以及複數個冗餘字線RWL1_1至RWL1_M及RWL2_1至RWL2_M之第一冗餘信號RED_BLK1及第二冗餘信號RED_BLK2、一位址信號ADD_SIG以及第一至第八冗餘字線信號RED_WL1至RED_WL8。
字線控制信號產生單元450傳送一或多個位元IN_ADD_WL作為位址信號ADD_SIG。當基於第一輸入位址IN_ADD1而選擇之一字線係在目標再新操作中第一個安置於一胞元區塊中之冗餘字線RWL1_1或RWL2_1時，字線控制信號產生單元450可輸出對應於最後一個安置於胞元區塊中之字線WL1_N或WL2_N之一值作為位址信號ADD_SIG。
字線控制信號產生單元450鎖存一或多個位元IN_ADD_WL且傳送位元IN_ADD_WL作為位址信號ADD_SIG。然而，在其中啟動第二目標作用信號TRR_ACT2之一區段期間，當啟動第二偵測信號FIRST_RWL_DET時，字線控制信號產生單元450可輸出對應於最後一個安置於一胞元區塊中之字線WL1_N或WL2_N之一值作為位址信號ADD_SIG，而不管位元IN_ADD_WL如何。可以此一操作再新最後 一個安置於在第二作用操作中選擇之一胞元區塊中之字線WL1_N或WL2_N。
字線控制信號產生單元450可傳送區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2。在第一作用操作中，字線控制信號產生單元450可鎖存區塊命中信號BLK1_HIT及BLK2_HIT且傳送所鎖存區塊命中信號作為冗餘信號RED_BLK1及RED_BLK2。若基於第一輸入位址IN_ADD1而選擇之一字線係第一個安置於一胞元區塊中之冗餘字線RWL1_1或RWL2_1，則字線控制信號產生單元450可在第二作用操作中撤銷啟動冗餘信號RED_BLK1及RED_BLK2。在其他情形中，字線控制信號產生單元450可傳送所鎖存區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2。若基於第一輸入位址IN_ADD1而選擇之一字線係最後一個安置於一胞元區塊中之字線WL1_N或WL2_N，則字線控制信號產生單元450可在第三作用操作中啟動冗餘信號RED_BLK1及RED_BLK2且傳送所鎖存區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2。
字線控制信號產生單元450傳送命中信號HIT1至HIT8作為各別冗餘字線信號RED_WL1至RED_WL8，但可在目標再新區段之第一作用操作中鎖存命中信號HIT1至HIT8，且在第二及第三作用區段中基於所鎖存命中信號HIT1至HIT8而產生冗餘字線信號RED_WL1至RED_WL8。
當撤銷啟動區段信號TRR_EN時，字線控制信號產生單元450可傳送複數個命中信號HIT1至HIT8，以使得產生複數個冗餘字線信號RED_WL1至RED_WL8。當啟動區段信號TRR_EN時，字線控制信號產生單元450可在啟動鎖存信號TRR_LAT之一狀態中接收複數個命中信號HIT1至HIT8且鎖存所接收命中信號HIT1至HIT8直至撤銷啟動區 段信號TRR_EN為止。
當啟動第一至第三目標作用信號TRR_ACT1至TRR_ACT3時，字線控制信號產生單元450可產生複數個冗餘字線信號RED_WL1至RED_WL8，如在表1中。
字線控制信號產生單元450可在啟動第一目標作用信號TRR_ACT1時傳送每一命中信號HITK作為原始或對應冗餘字線信號RED_WLK、在啟動第二目標作用信號TRR_ACT2時傳送每一命中信號HITK作為在對應冗餘字線信號RED_WLK之前的一冗餘字線信號RED_WLK-1且在啟動第三目標作用信號TRR_ACT3時傳送每一命中信號HITK作為在對應冗餘字線信號RED_WLK之後的冗餘字線信號RED_WLK+1。若不存在待傳送之命中信號，則字線控制信號產生單元450可撤銷啟動冗餘字線信號。
若在目標再新操作中基於第一輸入位址IN_ADD1而選擇之一字線係最後一個安置於一胞元區塊中之字線WL1_N或WL2_N，則字線控制信號產生單元450可啟動對應於第一個安置於一胞元區塊中之一冗餘字線之冗餘字線信號RED_WL1或RED_WL5，而不管命中信號 HIT1至HIT8如何。
亦即，在其中啟動第三目標作用信號TRR_ACT3之一區段期間，當啟動第一偵測信號LAST_WL_DET時，字線控制信號產生單元450可啟動對應於第一個安置於一胞元區塊中之一冗餘字線之冗餘字線信號RED_WL1或RED_WL5，而不管命中信號HIT1至HIT8如何。在此情形中，可在目標再新區段之第三作用操作中再新第一個安置於胞元區塊中之冗餘字線RWL1_1或RWL2_1。
第一字線控制單元460可回應於第一區塊信號BLK1_SEL、第一冗餘信號RED_BLK1、位址信號ADD_SIG及冗餘字線信號RED_WL1至RED_WL4而控制複數個第一字線WL1_1至WL1_N及第一冗餘字線RWL1_1至RWL1_M。若啟動第一區塊信號BLK1_SEL，則第一字線控制單元460可在撤銷啟動第一冗餘信號RED_BLK1時啟動對應於位址信號ADD_SIG之一第一字線且可在啟動第一冗餘信號RED_BLK1時啟動對應於冗餘字線信號RED_WL1至RED_WL4之一冗餘字線。
第二字線控制單元470可回應於第二區塊信號BLK2_SEL、第二冗餘信號RED_BLK2、位址信號ADD_SIG及冗餘字線信號RED_WL5至RED_WL8而控制複數個第二字線WL2_1至WL2_N及第二冗餘字線RWL2_1至RWL2_M。若啟動第二區塊信號BLK2_SEL，則第二字線控制單元470可在撤銷啟動第二冗餘信號RED_BLK2時啟動對應於位址信號ADD_SIG之一第二字線且可在啟動第二冗餘信號RED_BLK2時啟動對應於冗餘字線信號RED_WL5至RED_WL8之一冗餘字線。
圖5係圖解說明圖4中所展示之胞元區塊選擇單元420之一詳細方塊圖。
如圖5中所展示，胞元區塊選擇單元420可包含一第一區塊信號產生單元510及一第二區塊信號產生單元520。
當撤銷啟動作用信號RACT時，第一區塊信號產生單元510可撤 銷啟動第一區塊信號BLK1_SEL。當啟動作用信號RACT時，第一區塊信號產生單元510可回應於對應於第一胞元區塊360之輸入位址IN_ADD_BLK或第一區塊命中信號BLK1_HIT之一啟動而啟動第一區塊信號BLK1_SEL。在其中啟動區塊選擇鎖存信號BS_LAT之一區段期間，當啟動區塊選擇鎖存信號BS_LAT時，第一區塊信號產生單元510可在啟動區塊選擇鎖存信號BS_LAT之一時間點處維持第一區塊信號BLK1_SEL之一狀態。
當撤銷啟動作用信號RACT時，第二區塊信號產生單元520可撤銷啟動第二區塊信號BLK2_SEL。當啟動作用信號RACT時，第二區塊信號產生單元520可回應於對應於第二胞元區塊370之輸入位址IN_ADD_BLK或第二區塊命中信號BLK2_HIT之一啟動而啟動第二區塊信號BLK2_SEL。在其中啟動區塊選擇鎖存信號BS_LAT之一區段期間，當啟動區塊選擇鎖存信號BS_LAT時，第二區塊信號產生單元520可在啟動區塊選擇鎖存信號BS_LAT之一時間點處維持第二區塊信號BLK2_SEL之一狀態。
圖6係圖解說明圖4中所展示之命中信號產生單元430之一詳細方塊圖。
如圖6中所展示，命中信號產生單元430可包含複數個位址儲存單元610_1至610_4及620_1至620_4、一第一命中信號產生單元630、一第二命中信號產生單元640、一第一區塊命中信號產生單元650及一第二區塊命中信號產生單元660。
複數個第一位址儲存單元610_1至610_4可儲存一第一字線之一位址且輸出所儲存值STO1_1至STO1_4。第一命中信號產生單元630可藉由比較儲存於複數個第一位址儲存單元610_1至610_4中之值STO1_1至STO1_4中之每一者與輸入位址IN_ADD_WL而產生第一至第四命中信號HIT1至HIT4。若輸入位址IN_ADD_WL等同於值 STO1_1，則第一命中信號產生單元630可啟動第一命中信號HIT1；若輸入位址IN_ADD_WL等同於值STO1_2，則第一命中信號產生單元630可啟動第二命中信號HIT2；若輸入位址IN_ADD_WL等同於值STO1_3，則第一命中信號產生單元630可啟動第三命中信號HIT3；且若輸入位址IN_ADD_WL等同於值STO1_4，則第一命中信號產生單元630可啟動第四命中信號HIT4。當啟動第一至第四命中信號HIT1至HIT4中之任一者時，第一區塊命中信號產生單元650可啟動第一區塊命中信號BLK1_HIT。
複數個第二位址儲存單元620_1至620_4可儲存一第二字線之一位址且輸出所儲存值STO2_1至STO2_4。第二命中信號產生單元640可藉由比較儲存於複數個第二位址儲存單元620_1至620_4中之值STO2_1至STO2_4中之每一者與輸入位址IN_ADD_WL而產生第五至第八命中信號HIT5至HIT8。若輸入位址IN_ADD_WL等同於值STO2_1，則第二命中信號產生單元640可啟動第五命中信號HIT5；若輸入位址IN_ADD_WL等同於值STO2_2，則第二命中信號產生單元640可啟動第六命中信號HIT6；若輸入位址IN_ADD_WL等同於值STO2_3，則第二命中信號產生單元640可啟動第七命中信號HIT7；且若輸入位址IN_ADD_WL等同於值STO2_4，則第二命中信號產生單元640可啟動第八命中信號HIT8。當啟動第五至第八命中信號HIT5至HIT8中之任一者時，第二區塊命中信號產生單元660可啟動第二區塊命中信號BLK2_HIT。
圖7係圖解說明圖4中所展示之目標再新控制單元440之一詳細方塊圖。
如圖7中所展示，目標再新控制單元440可包含一區段信號產生單元710、一目標作用信號控制單元720、一鎖存信號產生單元730、一第一偵測單元740及一第二偵測單元750。
區段信號產生單元710可包含電晶體P1及N1以及一鎖存器LATCH1。當啟動進入信號TRR_ENTRY時，可接通電晶體N1、可下拉一節點A且可由鎖存器LATCH1啟動區段信號TRR_EN達一邏輯高位準。當啟動一終止信號TRR_EXIT時，可接通電晶體P1、可將節點A上拉至一電源供應器電壓VDD且可由鎖存器LATCH1撤銷啟動區段信號TRR_EN達一邏輯低位準。
當啟動區段信號TRR_EN時，目標作用信號控制單元720可回應於作用信號RACT而產生第一至第三目標作用信號TRR_ACT1至TRR_ACT3及終止信號TRR_EXIT。目標作用信號控制單元720可在啟動區段信號TRR_EN之後第一次啟動作用信號RACT時啟動第一目標作用信號TRR_ACT1、在啟動區段信號TRR_EN之後第二次啟動作用信號RACT時啟動第二目標作用信號TRR_ACT2且在啟動區段信號TRR_EN之後第三次啟動作用信號RACT時啟動第三目標作用信號TRR_ACT3。當撤銷啟動作用信號RACT時，可撤銷啟動經啟動目標作用信號TRR_ACT1至TRR_ACT3。當撤銷啟動第三目標作用信號TRR_ACT3時，目標作用信號控制單元720可啟動終止信號TRR_EXIT。當撤銷啟動區段信號TRR_EN時，目標作用信號控制單元720可撤銷啟動所有第一至第三目標作用信號TRR_ACT1至TRR_ACT3及終止信號TRR_EXIT。
鎖存信號產生單元730可包含電晶體P2及N2、一鎖存器LATCH2以及閘NAND及AND。當撤銷啟動區段信號TRR_EN時，可接通電晶體N2、可下拉一節點B且可撤銷啟動區塊選擇鎖存信號BS_LAT。當在其中已啟動區段信號TRR_EN之狀態中啟動作用脈衝信號ACT_PUL時，可接通電晶體P2、可將節點B上拉至電源供應器電壓VDD且可啟動區塊選擇鎖存信號BS_LAT。在其中啟動區段信號TRR_EN之區段期間，可關斷電晶體N2，因此區塊選擇鎖存信號BS_LAT可維持一啟 動狀態。當在其中已啟動第一目標作用信號TRR_ACT1之狀態中啟動作用脈衝信號ACT_PUL時，鎖存信號產生單元730可啟動鎖存信號TRR_LAT。為便於參考，作用脈衝信號ACT_PUL可係在自啟動作用命令ACT起經過一特定時間之後啟動之一信號。
第一偵測單元740可包含一位址判定單元741及一鎖存器LATCH3。若在啟動區段信號TRR_EN時，輸入位址IN_ADD之一或多個位元IN_ADD_WL對應於最後一個安置於一胞元區塊中之字線WL1_N或WL2_N，則位址判定單元741可啟動一節點C處之一輸出信號。當啟動鎖存信號TRR_LAT時，將節點C處之輸出信號傳送至鎖存器LATCH3。鎖存器LATCH3可鎖存在其中啟動區段信號TRR_EN之區段期間所接收之一信號且可啟動第一偵測信號LAST_WL_DET。
第二偵測單元750可包含一閘OR或一鎖存器LATCH4。當啟動對應於第一個安置於一胞元區塊中之一冗餘字線之第一命中信號HIT1或第五命中信號HIT5時，閘OR可啟動一節點D處之一信號。當啟動鎖存信號TRR_LAT時，將節點D處之信號傳送至鎖存器LATCH4。鎖存器LATCH4可鎖存在其中啟動區段信號TRR_EN之區段期間所接收之一信號且可啟動第二偵測信號FIRST_RWL_DET。
圖8係圖解說明圖4中所展示之字線控制信號產生單元450之一詳細方塊圖。
如圖8中所展示，字線控制信號產生單元450可包含一位址信號產生單元810及一冗餘字線信號產生單元820。
位址信號產生單元810可包含一位址傳送單元811及一位址鎖存單元812。位址傳送單元811將輸入位址IN_ADD_WL傳送至位址鎖存單元812，但在啟動第二偵測信號FIRST_RWL_DET及第二目標作用信號TRR_ACT2時，可輸出對應於最後一個安置於一胞元區塊中之字線WL1_N或WL2_N之一值，而不管輸入位址IN_ADD_WL如何。
當啟動一作用鎖存信號ACT_LAT時，位址鎖存單元812可鎖存位址傳送單元811之一輸出信號且輸出所鎖存信號作為位址信號ADD_SIG。為便於參考，作用鎖存信號ACT_LAT可係在自啟動作用命令ACT起經過一特定時間之後啟動之一脈衝信號。
冗餘字線信號產生單元820可包含一命中信號鎖存單元821、一第一轉換單元822、一第二轉換單元823、一命中信號傳送單元824及一冗餘信號產生單元825。當啟動鎖存信號TRR_LAT時，命中信號鎖存單元821可接收命中信號HIT1至HIT8、在其中啟動區段信號TRR_EN之一區段期間鎖存命中信號HIT1至HIT8且輸出第一至第八鎖存器命中信號HIT1_LAT至HIT8_LAT。
第一轉換單元822可產生鎖存器命中信號HIT1_LAT1至HIT8_LAT1。當啟動第二目標作用信號TRR_ACT2及啟動區段信號TRR_EN時，第一轉換單元822可分別傳送鎖存器命中信號HIT2_LAT至HIT4_LAT作為鎖存器命中信號HIT1_LAT1至HIT3_LAT1、分別傳送鎖存器命中信號HIT6_LAT至HIT8_LAT作為鎖存器命中信號HIT5_LAT1至HIT7_LAT1且撤銷啟動鎖存器命中信號HIT4_LAT1及HIT8_LAT1。
第二轉換單元823可產生鎖存器命中信號HIT1_LAT2至HIT8_LAT2。當啟動第三目標作用信號TRR_ACT3及啟動區段信號TRR_EN時，第二轉換單元823可分別傳送鎖存器命中信號HIT1_LAT至HIT3_LAT作為鎖存器命中信號HIT2_LAT2至HIT4_LAT2、分別傳送鎖存器命中信號HIT5_LAT至HIT7_LAT作為鎖存器命中信號HIT6_LAT2至HIT8_LAT2且撤銷啟動鎖存器命中信號HIT1_LAT2及HIT5_LAT2。此外，若在啟動區段信號TRR_EN及第一偵測信號LAST_WL_DET時啟動第二目標作用信號TRR_ACT2，則第二轉換單元823可啟動鎖存器命中信號HIT1_LAT2及HIT5_LAT2。
當撤銷啟動區段信號TRR_EN時，命中信號傳送單元824可傳送命中信號HIT1至HIT8作為字線冗餘信號RED_WL1至RED_WL8。命中信號傳送單元824可在啟動第一目標作用信號TRR_ACT1時傳送鎖存器命中信號HIT1_LAT至HIT8_LAT作為字線冗餘信號RED_WL1至RED_WL8、在啟動第二目標作用信號TRR_ACT2時傳送鎖存器命中信號HIT1_LAT1至HIT8_LAT1作為字線冗餘信號RED_WL1至RED_WL8且在啟動第三目標作用信號TRR_ACT3時傳送鎖存器命中信號HIT1_LAT2至HIT8_LAT2作為字線冗餘信號RED_WL1至RED_WL8。
當撤銷啟動區段信號TRR_EN時，冗餘信號產生單元825可傳送區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2。當啟動鎖存信號TRR_LAT及啟動區段信號TRR_EN時，冗餘信號產生單元825可鎖存區塊命中信號BLK1_HIT及BLK2_HIT且傳送所鎖存區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2。當啟動第二目標作用信號TRR_ACT2時，冗餘信號產生單元825可在撤銷啟動第二偵測信號FIRST_RWL_DET時傳送所鎖存區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2且可在啟動第二偵測信號FIRST_RWL_DET時撤銷啟動冗餘信號RED_BLK1及RED_BLK2。當啟動第三目標作用信號TRR_ACT3時，冗餘信號產生單元825可在撤銷啟動第一偵測信號LAST_WL_DET時傳送所鎖存區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2且可在啟動第一偵測信號LAST_WL_DET時啟動冗餘信號RED_BLK1及RED_BLK2。
下文返回參考圖4至圖8之內容闡述控制單元350之操作。
共同作用操作
在一共同作用操作中，可撤銷啟動用於控制一目標再新操作之 所有控制信號TRR_EN、BS_LAT、TRR_LAT、TRR_ACT1至TRR_ACT3、LAST_WL_DET及FIRST_RWL_DET。
當啟動一正常字線(舉例而言，WL1_1)時，命中信號產生單元430可撤銷啟動所有命中信號BLK1_HIT及BLK2_HIT以及HIT1至HIT8。胞元區塊選擇單元420可啟動對應於輸入位址IN_ADD_BLK之第一胞元區塊360之第一區塊信號BLK1_SEL，且字線控制信號產生單元450可傳送輸入位址IN_ADD_WL作為位址信號ADD_SIG且撤銷啟動第一冗餘信號RED_BLK1。另外，第一字線控制單元460可回應於位址信號ADD_SIG而啟動選自第一胞元區塊360之字線WL1_1。
當啟動一冗餘字線(舉例而言，RWL1_1)時，命中信號產生單元430可因儲存於位址儲存單元中之一值STO1_1等同於輸入位址IN_ADD_WL而啟動第一命中信號HIT1及第一區塊命中信號BLK1_HIT，胞元區塊選擇單元420可回應於經啟動第一區塊命中信號BLK1_HIT而啟動第一胞元區塊360之第一區塊信號BLK1_SEL，且字線控制信號產生單元450可分別傳送第一區塊命中信號BLK1_HIT及命中信號HIT1至HIT8作為冗餘信號RED_BLK1及冗餘字線信號RED_WL1至RED_WL8並啟動第一冗餘信號RED_BLK1及冗餘字線信號RED_WL1。另外，第一字線控制單元460可回應於第一冗餘字線信號RED_WL1而啟動選自第一胞元區塊360之第一冗餘字線RWL1_1。
目標再新操作
在一目標再新操作後之目標再新控制單元440之操作可與參考圖4所闡述之操作相同。
當基於第一輸入位址ADD1而選擇之一字線係不毗鄰於一冗餘字線之一字線(舉例而言，WL1_3)時，命中信號產生單元430可在第一作用操作中撤銷啟動所有命中信號BLK1_HIT及BLK2_HIT以及HIT1至HIT8，胞元區塊選擇單元420可啟動對應於輸入位址IN_ADD_BLK 之第一胞元區塊360之第一區塊信號BLK1_SEL並在其中啟動區塊選擇鎖存信號BS_LAT之一區段期間維持啟動狀態，且字線控制信號產生單元450可鎖存在第一作用操作中尚未啟動之區塊命中信號BLK1_HIT及BLK2_HIT。另外，字線控制信號產生單元450可在第一至第三作用操作中傳送所鎖存之區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2。因此，在第一至第三作用操作中，可撤銷啟動冗餘信號RED_BLK1及RED_BLK2。字線控制信號產生單元450可在第一至第三作用操作中傳送輸入位址IN_ADD_WL作為位址信號ADD_SIG。
在第一至第三作用操作中，第一字線控制單元460可回應於位址信號ADD_SIG而啟動選自第一胞元區塊360之一字線。因此，可循序啟動字線WL1_3、WL1_2及WL1_4。
當基於第一輸入位址ADD1而選擇之一字線係來自正常字線當中之最後一個安置於一胞元區塊中之一字線(舉例而言，WL1_N)時，目標再新控制單元440啟動第一偵測信號LAST_WL_DET。
在第一作用操作中，命中信號產生單元430可撤銷啟動所有命中信號BLK1_HIT、BLK2_HIT及HIT1至HIT8。胞元區塊選擇單元420可啟動對應於輸入位址IN_ADD_BLK之第一胞元區塊360之第一區塊信號BLK1_SEL且在其中啟動區塊選擇鎖存信號BS_LAT之一區段期間維持啟動狀態。
字線控制信號產生單元450可鎖存在第一作用操作中尚未啟動之區塊命中信號BLK1_HIT及BLK2_HIT。字線控制信號產生單元450可在第一及第二作用操作中傳送所鎖存區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2且可在第三作用操作中啟動冗餘信號RED_BLK1及RED_BLK2。字線控制信號產生單元450可在第一及第二作用操作中傳送輸入位址IN_ADD_WL作為位址信 號ADD_SIG且可在第三作用操作中啟動冗餘字線信號RED_WL1。
第一字線控制單元460可在第一及第二作用操作中回應於位址信號ADD_SIG而啟動選自第一胞元區塊360之一字線且可在第三作用操作中回應於所啟動之冗餘字線信號RED_WL1而啟動選自第一胞元區塊360之字線。因此，可循序啟動字線WL1_N、WL1_N-1及RWL1_1。
當基於第一輸入位址ADD1而選擇之一字線係第一個安置於一胞元區塊中之一冗餘字線(舉例而言，RWL1_1)時，目標再新控制單元440啟動第二偵測信號FIRST_RWL_DET。
在第一作用操作中，命中信號產生單元430可啟動第一命中信號HIT1及第一區塊命中信號BLK1_HIT。胞元區塊選擇單元420可回應於經啟動第一區塊命中信號BLK1_HIT而啟動第一胞元區塊360之第一區塊信號BLK1_SEL且可在其中啟動區塊選擇鎖存信號BS_LAT之一區段期間維持啟動狀態。
字線控制信號產生單元450可在第一作用操作中鎖存所啟動之第一區塊命中信號BLK1_HIT。字線控制信號產生單元450可在第一及第三作用操作中傳送所鎖存第一區塊命中信號BLK1_HIT作為冗餘信號RED_BLK1且可在第二作用操作中撤銷啟動冗餘信號RED_BLK1。字線控制信號產生單元450可在第一作用操作中傳送第一命中信號HIT1作為冗餘字線信號RED_WL1、在第二作用操作中輸出對應於最後一個安置於胞元區塊中之字線WL1_N之一值作為位址信號ADD_SIG且在第三作用操作中傳送第一命中信號HIT1作為冗餘字線信號RED_WL2。
第一字線控制單元460可在第一及第三作用操作中回應於所啟動之冗餘字線信號RED_WL1及RED_WL2而啟動選自第一胞元區塊360之一字線，且可在第二作用操作中回應於位址信號ADD_SIG而啟動 選自第一胞元區塊360之一字線。因此，可循序啟動字線RWL1_1、WL1_N及RWL1_2。當基於第一輸入位址ADD1而選擇之一字線在第一作用操作期間係一冗餘字線(舉例而言，RWL1_2)時，命中信號產生單元430可啟動第二命中信號HIT2及第一區塊命中信號BLK1_HIT。胞元區塊選擇單元420可回應於經啟動第一區塊命中信號BLK1_HIT而啟動第一胞元區塊360之第一區塊信號BLK1_SEL且在其中啟動區塊選擇鎖存信號BS_LAT之一區段期間維持啟動狀態。
字線控制信號產生單元450可在第一作用操作中鎖存所啟動之第一區塊命中信號BLK1_HIT。在第一至第三作用操作中，字線控制信號產生單元450可傳送所鎖存第一區塊命中信號BLK1_HIT作為冗餘信號RED_BLK1。字線控制信號產生單元450可在第一作用操作中傳送第二命中信號HIT2作為冗餘字線信號RED_WL2、在第二作用操作中傳送第二命中信號HIT2作為冗餘字線信號RED_WL1且在第三作用操作中傳送第二命中信號HIT2作為冗餘字線信號RED_WL3。
第一字線控制單元460可在第一至第三作用操作中回應於所啟動之冗餘字線信號RED_WL2、RED_WL1及RED_WL3而啟動選自第一胞元區塊360之一字線。因此，可循序啟動字線RWL1_2、RWL1_1及RWL1_3。
圖9A至圖9D係圖解說明圖3至圖8中所展示之記憶體之目標再新操作之圖式。
記憶體可包含複數個字線WL1至WLN及用於替換字線中之一或多者之一或多個冗餘字線RWL1至RWLM。
參考圖9A，當一頻繁地啟動之字線HIGH_ACT_WL係複數個字線WL1至WLN-1中之一者(亦即，WLK)時，記憶體可循序回應於一輸入位址IN_ADD2而啟動且預充電一第一毗鄰字線WLK-1(ADJ1_WL)及回應於一輸入位址IN_ADD3而啟動且預充電一第二毗鄰字線 WLK+1(ADJ2_WL)。
參考圖9B，當一頻繁地啟動之字線HIGH_ACT_WL係最後一個安置於一胞元區塊中之字線WLN時，記憶體可回應於輸入位址IN_ADD2而啟動且預充電一第一毗鄰字線WLN-1(ADJ1_WL)，並可啟動且預充電一第二毗鄰字線RWL1(ADJ2_WL)，而不管一輸入位址IN_ADD3如何。
參考圖9C，當一頻繁地啟動之字線HIGH_ACT_WL係第一個安置於一胞元區塊中之冗餘字線RWL1時，記憶體可啟動且預充電一第一毗鄰字線WLN(ADJ1_WL)，而不管一輸入位址IN_ADD2如何，並可啟動且預充電一第二毗鄰字線RWL2(ADJ2_WL)，而不管一輸入位址IN_ADD3如何。
參考圖9D，當一頻繁地啟動之字線HIGH_ACT_WL係一冗餘字線RWLK時，記憶體可啟動且預充電一第一毗鄰字線RWLK-1(ADJ1_WL)，而不管一輸入位址IN_ADD2如何，並可啟動且預充電一第二毗鄰字線RWLK+1(ADJ2_WL)，而不管輸入位址IN_ADD3如何。
圖10係圖解說明根據依據本發明之另一例示性實施例之一記憶體之一方塊圖。
如圖10中所展示，記憶體可包含一命令輸入單元1010、一位址輸入單元1020、一命令解碼器1030、一模式設定單元1040、一控制單元1050、一第一胞元區塊1060及一第二胞元區塊1070。圖10圖解說明與記憶體中之一作用操作及一目標再新操作有關之元件，與其他操作(諸如一讀取操作、一寫入操作及諸如此類)有關之元件除外。
參考圖10闡述記憶體。
圖10之記憶體與圖3之記憶體具有一類似構造及操作，惟用包含兩個或兩個以上冗餘字線群組之一冗餘字線群組替換包含兩個或兩個 以上字線之一字線群組。
對命令輸入單元1010、位址輸入單元1020、命令解碼器1030及模式設定單元1040之一說明實質上與對圖3之命令輸入單元310、位址輸入單元320、命令解碼器330及模式設定單元340之說明相同。
第一胞元區塊1060可包含：複數個第一字線群組WG1_1至WG1_N，其包含兩個或兩個以上第一字線WG1_1_WL1至WG1_N_WL2；及一或多個第一冗餘字線群組RWG1_1至RWG1_M，其包含兩個或兩個以上第一冗餘字線RWG1_1_WL1至RWG1_M_WL2且替換複數個第一字線群組WG1_1至WG1_N中之至少一者。如圖10中所展示，複數個第一字線群組WG1_1至WG1_N可循序安置於第一胞元區塊1060中，且第一冗餘字線群組RWG1_1至RWG1_M可循序安置於最後一個安置於第一胞元區塊1060中之第一字線群組WG1_1至WG1_N之後。
第二胞元區塊1070可包含：複數個第二字線群組WG2_1至WG2_N，其包含兩個或兩個以上第二字線WG2_1_WL1至WG2_N_WL2；及一或多個第二冗餘字線群組RWG2_1至RWG2_M，其包含兩個或兩個以上第二冗餘字線RWG2_1_WL1至RWG2_M_WL2且替換複數個第二字線群組WG2_1至WG2_N中之至少一者。如圖10中所展示，複數個第二字線群組WG2_1至WG2_N可循序安置於第二胞元區塊1070中，且第二冗餘字線群組RWG2_1至RWG2_M可循序安置於最後一個安置於第二胞元區塊1070中之第二字線群組WG2_1至WG2_N之後。
第一胞元區塊1060及第二胞元區塊1070中之每一者包含複數個位元線，且記憶體胞元MC與位元線及字線耦合。根據例示性實施例之記憶體與至一字線之存取有關，且因此未展示位元線。下文闡述其中每一胞元區塊包含四個冗餘字線群組(M=4)之一實例。
圖11係圖解說明圖10中所展示之控制單元1050之一詳細方塊圖。
如圖11中所展示，控制單元1050可包含一作用控制單元1110、一胞元區塊選擇單元1120、一命中信號產生單元1130、一目標再新控制單元1140、一字線控制信號產生單元1150、一第一字線控制單元1160及一第二字線控制單元1170。在下文中，輸入位址IN_ADD可包含用於選擇一胞元區塊之一或多個位元IN_ADD_BLK、用於選擇一字線群組之一或多個位元IN_ADD_WG及用於自一選定字線群組選擇一字線之最低有效位元(LSB)IN_ADD_LSB。
參考圖4及圖11闡述控制單元1050之操作。
對作用控制單元1110、胞元區塊選擇單元1120及命中信號產生單元1130之一說明類似於對圖4之作用控制單元410、胞元區塊選擇單元420及命中信號產生單元430之一說明。然而，儲存於命中信號產生單元430中之一失效位址可對應於一字線群組，第一至第四命中信號HIT1至HIT4可對應於第一冗餘字線群組RWL1_1至RWL1_M，且第五至第八命中信號HIT5至HIT8可對應於第二冗餘字線群組RWL2_1至RWL2_M。
與圖3之目標再新控制單元340不同，目標再新控制單元1140可基於輸入位址IN_ADD_WG及IN_ADD_LSB(對應於圖3之輸入位址IN_ADD_WL)藉由偵測最後一個安置於一胞元區塊中之一字線WG1_N_WL2或WG2_N_WL2而產生一第一偵測信號LAST_WL_DET，且可回應於第五至第八命中信號HIT1或HIT5及LSB IN_ADD_LSB藉由偵測第一個安置於一胞元區塊中之冗餘字線RWG1_1_RWL1或RWG2_1_RWL1而產生一第二偵測信號FIRST_RWL_DET。目標再新控制單元1140之其餘操作可與圖3之目標再新控制單元340之彼等操作相同。為便於參考，若啟動第五至第八命中信號HIT1至HIT5且LSB IN_ADD_LSB對應於來自一字線群組 之字線當中之第一個安置於一胞元區塊中之一字線，則可選擇第一個安置於胞元區塊中之冗餘字線RWG1_1_RWL1或RWG2_1_RWL1。
字線控制信號產生單元1150可基於包含輸入位址IN_ADD_WG及IN_ADD_LSB之輸入位址IN_ADD、第一區塊命中信號BLK1_HIT及第二區塊命中信號BLK2_HIT、第一至第八命中信號HIT1至HIT8、一區段信號TRR_EN、第一至第三目標作用信號TRR_ACT1至TRR_ACT3、一鎖存信號TRR_LAT、一作用鎖存信號ACT_LAT、第一偵測信號LAST_WL_DET及第二偵測信號FIRST_RWL_DET而產生用於控制胞元區塊之複數個字線WG1_1_WL1至WG1_N_WL2及WG2_1_WL1至WG2_N_WL2以及冗餘字線RWG1_1_RWL1至RWG1_M_RWL2及RWG2_1_RWL1至RWG2_M_RWL2之第一冗餘信號RED_BLK1及第二冗餘信號RED_BLK2、一位址信號ADD_SIG以及第一至第八冗餘字線群組信號RED_WG1至RED_WG8。
字線控制信號產生單元1150傳送輸入位址IN_ADD_WG及IN_ADD_LSB作為位址信號ADD_SIG。當基於第一輸入位址IN_ADD1而選擇之一字線在一目標再新操作中係第一個安置於一胞元區塊中之冗餘字線RWG1_1_RWL1或RWG2_1_RWL1時，字線控制信號產生單元1150可輸出對應於最後一個安置於胞元區塊中之字線WG1_N_WL2或WG2_N_WL2之一值作為位址信號ADD_SIG。
字線控制信號產生單元1150鎖存輸入位址IN_ADD_WG及IN_ADD_LSB且傳送輸入位址IN_ADD_WG及IN_ADD_LSB作為位址信號ADD_SIG。然而，在其中啟動第二目標作用信號TRR_ACT2之一區段期間，當啟動第二偵測信號FIRST_RWL_DET時，字線控制信號產生單元1150可輸出對應於最後一個安置於一胞元區塊中之字線WG1_N_WL2或WG2_N_WL2之一值作為位址信號ADD_SIG，而不管輸入位址IN_ADD_WG及IN_ADD_LSB如何。在此情形中，可在目標 再新區段之第二作用操作中再新最後一個安置於一選定胞元區塊中之字線WG1_N_WL2或WG2_N_WL2。
字線控制信號產生單元1150可傳送區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2。在目標再新區段之第一作用操作中，字線控制信號產生單元1150可鎖存區塊命中信號BLK1_HIT及BLK2_HIT且傳送所鎖存區塊命中信號作為冗餘信號RED_BLK1及RED_BLK2。若基於第一輸入位址IN_ADD1而選擇之一字線係第一個安置於一胞元區塊中之冗餘字線RWG1_1_RWL1或RWG2_1_RWL1，則字線控制信號產生單元1150可在目標再新區段之第二作用操作中撤銷啟動冗餘信號RED_BLK1及RED_BLK2。在其他情形中，字線控制信號產生單元1150可傳送所鎖存區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2。若基於第一輸入位址IN_ADD1而選擇之一字線係最後一個安置於一胞元區塊中之字線WG1_N_WL2或WG2_N_WL2，則字線控制信號產生單元1150可在目標再新區段之第三作用操作中啟動冗餘信號RED_BLK1及RED_BLK2且傳送所鎖存區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2。
字線控制信號產生單元1150傳送命中信號HIT1至HIT8作為各別冗餘字線群組信號RED_WG1至RED_WG8。此處，字線控制信號產生單元1150可在目標再新區段之第一作用操作中鎖存命中信號HIT1至HIT8且在目標再新區段之第二及第三作用區段中回應於所鎖存命中信號HIT1至HIT8而產生冗餘字線群組信號RED_WG1至RED_WG8。
當撤銷啟動區段信號TRR_EN時，字線控制信號產生單元1150可傳送複數個命中信號HIT1至HIT8，以使得產生複數個冗餘字線群組信號RED_WG1至RED_WG8。當啟動區段信號TRR_EN時，字線控制信號產生單元1150可在啟動鎖存信號TRR_LAT之一狀態中接收複數 個命中信號HIT1至HIT8且鎖存所接收命中信號HIT1至HIT8直至撤銷啟動區段信號TRR_EN為止。
當啟動第一至第三目標作用信號TRR_ACT1至TRR_ACT3時，字線控制信號產生單元1150可產生複數個冗餘字線信號RED_WG1至RED_WG8，如在表2至表4中。為便於參考，當LSB IN_ADD_LSB為0時，LSB IN_ADD_LSB可對應於第一個安置於一字線群組中之一字線。當LSB IN_ADD_LSB為1時，LSB IN_ADD_LSB可對應於最後一個安置於一字線群組中之一字線。
當啟動第一目標作用信號TRR_ACT1時，字線控制信號產生單元1150可傳送每一命中信號HITK作為對應冗餘字線群組信號RED_WGK。當啟動第二目標作用信號TRR_ACT2時，若LSB IN_ADD_LSB為0，則字線控制信號產生單元1150可傳送每一命中信號HITK作為在對應冗餘字線群組信號RED_WGK之前的一冗餘字線群組信號RED_WGK-1，且若LSB IN_ADD_LSB為1，則字線控制信號產生單元1150可傳送每一命中信號HITK作為對應冗餘字線群組信號RED_WGK。當啟動第三目標作用信號TRR_ACT3時，若LSB IN_ADD_LSB為1，則字線控制信號產生單元1150可傳送每一命中信號HITK作為原始及對應冗餘字線群組信號RED_WGK之後的一冗餘字線群組信號RED_WGK+1，且若LSB IN_ADD_LSB為0，則字線控制信號產生單元1150可傳送每一命中信號HITK作為對應冗餘字線群組信號RED_WGK。若不存在待傳送之命中信號，則字線控制信號產生單元1150可撤銷啟動冗餘字線群組信號。
若基於第一輸入位址IN_ADD1而選擇之一字線在目標再新操作中係最後一個安置於一胞元區塊中之字線WG1_N_WL2或WG2_N_WL2，亦即，啟動第一偵測信號LAST_WL_DET，則字線控 制信號產生單元1150可啟動對應於第一個安置於一胞元區塊中之一冗餘字線群組之冗餘字線群組信號RED_WG1或RED_WG5，而不管命中信號HIT1至HIT8如何。
亦即，在其中啟動第三目標作用信號TRR_ACT3之一區段期間，當啟動第一偵測信號LAST_WL_DET時，字線控制信號產生單元1150可啟動對應於第一個安置於一胞元區塊中之一冗餘字線群組之冗餘字線群組信號RED_WG1或RED_WG5，而不管命中信號HIT1至HIT8如何。在此情形中，在目標再新區段之第三作用操作中，可再新第一個安置於一選定胞元區塊中之冗餘字線RWL1_1_RWL1或RWL2_1_RWL1。
第一字線控制單元1160可回應於第一區塊信號BLK1_SEL、第一冗餘信號RED_BLK1、位址信號ADD_SIG、冗餘字線群組信號RED_WG1至RED_WG4及LSB IN_ADD_LSB而控制複數個第一字線WG1_1_WL1至WG1_N_WL2及第一冗餘字線RWG1_1_RWL1至RWG1_M_RWL2。若啟動第一區塊信號BLK1_SEL，則第一字線控制單元1160可在撤銷啟動第一冗餘信號RED_BLK1時啟動對應於位址信號ADD_SIG之一第一字線，且可在啟動第一冗餘信號RED_BLK1時啟動對應於冗餘字線群組信號RED_WG1至RED_WG4及LSB IN_ADD_LSB之一第一冗餘字線。
第二字線控制單元1170可回應於第二區塊信號BLK2_SEL、第二冗餘信號RED_BLK2、位址信號ADD_SIG、冗餘字線群組信號RED_WG5至RED_WG8及LSB IN_ADD_LSB而控制複數個第二字線WG2_1_WL1至WG2_N_WL2及第二冗餘字線RWG2_1_RWL1至RWG2_M_RWL2。若啟動第二區塊信號BLK2_SEL，則第二字線控制單元1170可在撤銷啟動第二冗餘信號RED_BLK2時啟動對應於位址信號ADD_SIG之一第二字線，且可在啟動第二冗餘信號RED_BLK2時啟 動對應於冗餘字線群組信號RED_WG5至RED_WG8及LSB IN_ADD_LSB之一第二冗餘字線。
圖12係圖解說明圖11中所展示之字線控制信號產生單元1150之一詳細方塊圖。
如圖12中所展示，字線控制信號產生單元1150可包含一位址信號產生單元1210及一冗餘字線信號產生單元1220。
位址信號產生單元1210可包含一位址傳送單元1211及一位址鎖存單元1212。位址傳送單元1211將輸入位址IN_ADD_WG傳送至位址鎖存單元1212。當啟動第二偵測信號FIRST_RWL_DET及第二目標作用信號TRR_ACT2時，位址傳送單元1211可輸出對應於最後一個安置於一胞元區塊中之字線WG1_N_WL2或WG2_N_WL2之一值，而不管輸入位址IN_ADD_WG如何。
當啟動一作用鎖存信號ACT_LAT時，位址鎖存單元1212可鎖存位址傳送單元1211之一輸出信號且輸出所鎖存信號作為位址信號ADD_SIG。為便於參考，作用鎖存信號ACT_LAT可係在自啟動一作用命令ACT起經過一特定時間之後啟動之一信號。
冗餘字線信號產生單元1220可包含一命中信號鎖存單元1221、一第一轉換單元1222、一第二轉換單元1223、一命中信號傳送單元1224及一冗餘信號產生單元1225。當啟動鎖存信號TRR_LAT時，命中信號鎖存單元1221可接收命中信號HIT1至HIT8、在其中啟動區段信號TRR_EN之一區段期間鎖存所接收命中信號HIT1至HIT8且輸出所鎖存命中信號作為鎖存器命中信號HIT1_LAT至HIT8_LAT。
第一轉換單元1222可產生鎖存器命中信號HIT1_LAT1至HIT8_LAT1。當啟動第二目標作用信號TRR_ACT2及啟動區段信號TRR_EN時，第一轉換單元1222可傳送鎖存器命中信號HIT2_LAT至HIT4_LAT作為各別鎖存器命中信號HIT1_LAT1至HIT3_LAT1、傳送 鎖存器命中信號HIT6_LAT至HIT8_LAT作為各別鎖存器命中信號HIT5_LAT1至HIT7_LAT1且撤銷啟動鎖存器命中信號HIT4_LAT1及HIT8_LAT1。
第二轉換單元1223可產生鎖存器命中信號HIT1_LAT2至HIT8_LAT2。當啟動第二目標作用信號TRR_ACT2及啟動區段信號TRR_EN時，第二轉換單元1223可傳送鎖存器命中信號HIT1_LAT至HIT3_LAT作為各別鎖存器命中信號HIT2_LAT2至HIT4_LAT2、傳送鎖存器命中信號HIT5_LAT至HIT7_LAT作為各別鎖存器命中信號HIT6_LAT2至HIT8_LAT2且撤銷啟動鎖存器命中信號HIT1_LAT2及HIT5_LAT2。此外，若在啟動區段信號TRR_EN及第一偵測信號LAST_WL_DET時啟動第二目標作用信號TRR_ACT2，則第二轉換單元1123可啟動鎖存器命中信號HIT1_LAT2及HIT5_LAT2。
當撤銷啟動區段信號TRR_EN時，命中信號傳送單元1224可傳送命中信號HIT1至HIT8作為字線冗餘信號RED_WL1至RED_WL8。命中信號傳送單元1224可在啟動第一目標作用信號TRR_ACT1時傳送鎖存器命中信號HIT1_LAT至HIT8_LAT作為字線冗餘信號RED_WL1至RED_WL8、在啟動第二目標作用信號TRR_ACT2時傳送第一鎖存器命中信號HIT1_LAT1至HIT8_LAT1作為字線冗餘信號RED_WL1至RED_WL8且在啟動第三目標作用信號TRR_ACT3時傳送第二鎖存器命中信號HIT1_LAT2至HIT8_LAT2作為字線冗餘信號RED_WL1至RED_WL8。
當撤銷啟動區段信號TRR_EN時，冗餘信號產生單元1225可傳送區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2。當啟動鎖存信號TRR_LAT及啟動區段信號TRR_EN時，冗餘信號產生單元1225可鎖存區塊命中信號BLK1_HIT及BLK2_HIT且傳送所鎖存區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號 RED_BLK1及RED_BLK2。當啟動第二目標作用信號TRR_ACT2時，冗餘信號產生單元1225可在撤銷啟動第二偵測信號FIRST_RWL_DET時傳送所鎖存區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2且在啟動第二偵測信號FIRST_RWL_DET時可撤銷啟動冗餘信號RED_BLK1及RED_BLK2。當啟動第三目標作用信號TRR_ACT3時，冗餘信號產生單元1225可在撤銷啟動第一偵測信號LAST_WL_DET時傳送所鎖存區塊命中信號BLK1_HIT及BLK2_HIT作為冗餘信號RED_BLK1及RED_BLK2且可在啟動第一偵測信號LAST_WL_DET時啟動冗餘信號RED_BLK1及RED_BLK2。
圖13係圖解說明根據依據本發明之另一例示性實施例之一記憶體系統之一方塊圖。
如圖13中所展示，記憶體系統可包含記憶體1310及一記憶體控制器1320。
記憶體控制器1320藉由將命令CMD及位址ADD施加至記憶體1310而控制記憶體1310之一操作且在執行讀取及寫入操作時與記憶體1310交換資料DATA。記憶體控制器1320可將命令信號CMD傳輸至記憶體1310，以使得記憶體1310可基於命令CMD而產生一模式設定命令MODE_SET、一作用命令ACT或一預充電命令PRE。當基於命令信號CMD而產生模式設定命令MODE_SET時，記憶體控制器1320可將用於設定記憶體1310之一操作模式之位址ADD傳輸至記憶體1310。當基於命令信號CMD而產生作用命令ACT時，記憶體控制器1320可傳輸用於選擇記憶體1310中之待啟動之一胞元區塊及一字線之位址ADD。
記憶體1310可偵測一頻繁地啟動之字線之一位址。記憶體1310可偵測一頻繁地啟動之字線之位址且將所偵測位址輸出至記憶體控制器1320。當接收到頻繁地啟動之字線之位址時，記憶體控制器1320可控制記憶體1310，以使得記憶體1310執行一目標再新操作。
若將頻繁地啟動之字線定義為具有等於或大於一參考數目之啟動數目之一字線，則記憶體1310可計數包含於一胞元區塊中之複數個字線及一或多個冗餘字線之啟動數目、偵測具有等於或大於參考數目之啟動數目之一字線且輸出所偵測字線之一位址作為頻繁地啟動之字線之位址。
若將頻繁地啟動之字線定義為具有等於或大於一參考頻率之一啟動頻率之一字線，則記憶體可儲存一啟動作用歷史、參考啟動歷史而偵測在每個作用操作Y(其中「Y」為等於或大於「X」之一自然數)中已啟動X(其中「X」為一自然數)次或更多次之一字線且輸出所偵測字線之一位址作為頻繁地啟動之字線之位址。舉例而言，記憶體可在一特定區段期間每當記憶體執行一作用操作五次時就偵測到已啟動兩次或兩次以上之一字線且輸出所偵測字線之一位址。記憶體1310可將滿足啟動數目等於或大於參考數目之一條件及啟動頻率等於或大於參考頻率之一條件中之一者之一字線偵測為頻繁地啟動之字線。
記憶體控制器1320可使用類似於上述方法之一方法偵測一頻繁地啟動之字線之位址。若記憶體控制器1320偵測到一頻繁地啟動之字線之位址，則記憶體控制器1320可控制記憶體1310，而不需要輸出所偵測位址以使得記憶體1310執行一目標再新操作。
記憶體1310可藉助圖3之記憶體及圖9之記憶體中之一者而實施且可接收命令信號CMD及位址ADD。在基於命令信號CMD而產生模式設定命令MODE_SET時，記憶體1310可回應於位址ADD而設定一操作模式；在基於命令信號CMD而產生作用命令ACT時，記憶體1310可執行一作用操作；且在基於命令信號CMD而產生預充電命令PRE時，記憶體1310可執行一預充電操作。記憶體1310執行模式設定操作、作用及預充電操作以及目標再新操作之方法等同於參考圖3至圖10所闡述之彼等方法。若自記憶體控制器1320接收讀取及寫入命令， 則記憶體1310與記憶體控制器1320交換資料DATA。
為便於參考，當執行一目標再新操作時，在一目標再新區段期間待啟動之毗鄰字線之序列及所啟動之毗鄰字線之數目可取決於設計而變化。舉例而言，若一第K個字線係一頻繁地啟動之字線，則可在目標再新區段之第二作用操作中啟動一第(K+1)個字線且可在目標再新區段之第三作用操作中啟動一第(K-1)個字線。頻繁地啟動之字線在目標再新區段中不需要為必需啟動的。此外，在目標再新區段中所啟動之字線之數目可小於3(亦即，僅啟動一第一毗鄰字線及一第二毗鄰字線中之一者)或大於3(亦即，毗鄰字線之數目大於2)，且在一再新區段期間再新三個或三個以上毗鄰字線。
藉由對毗鄰於一頻繁地啟動之字線之一字線執行一目標再新操作而防止對與毗鄰於該頻繁地啟動之字線之該字線耦合之記憶體胞元之損壞。
此外，儘管一頻繁地啟動之字線係已替換一正常字線之一冗餘字線，但可防止對與毗鄰於該頻繁地啟動之字線之一字線耦合之記憶體胞元之損壞。
雖然已關於特定實施例闡述了本發明，但熟習此項技術者將明瞭，可在不背離如以下申請專利範圍中所界定之本發明之精神及範疇之情況下做出各種改變及修改。
310‧‧‧命令輸入單元
320‧‧‧位址輸入單元
330‧‧‧命令解碼器
340‧‧‧模式設定單元/目標再新控制單元
350‧‧‧控制單元
360‧‧‧第一胞元區塊
370‧‧‧第二胞元區塊
ACT‧‧‧命令/作用命令/第一作用命令
ADD‧‧‧位址
CMD‧‧‧命令/所接收命令信號/外部命令信號/命令信號
IN_ADD‧‧‧輸入位址
IN_ADD_BLK‧‧‧位元/輸入位址
IN_ADD_WL‧‧‧位元/輸入位址
IN_ADD1‧‧‧第一輸入位址
IN_ADD2‧‧‧第二輸入位址/輸入位址
IN_ADD3‧‧‧第三輸入位址/輸入位址
MC‧‧‧記憶體胞元
MODE_SET‧‧‧命令/模式設定命令
PRE‧‧‧命令/預充電命令
RMC‧‧‧冗餘記憶體胞元
RWL1_1‧‧‧第一冗餘字線/字線/冗餘字線/第一冗餘字線群組
RWL1_2‧‧‧第一冗餘字線/字線/冗餘字線/第一冗餘字線群組
RWL1_M‧‧‧第一冗餘字線/字線/冗餘字線/第一冗餘字線群組
RWL2_1‧‧‧第二冗餘字線/字線/冗餘字線/第二冗餘字線群組
RWL2_2‧‧‧第二冗餘字線/字線/冗餘字線/第二冗餘字線群組
RWL2_M‧‧‧第二冗餘字線/字線/冗餘字線/第二冗餘字線群組
TRR_ENTRY‧‧‧進入信號
WL1_1‧‧‧第一字線/字線/正常字線
WL1_2‧‧‧第一字線/字線
WL1_N‧‧‧第一字線/字線/最後一個第一字線
WL2_1‧‧‧第二字線/字線
WL2_2‧‧‧第二字線/字線
WL2_N‧‧‧第二字線/字線

Claims (28)

  1. 一種記憶體，其包括：一第一胞元區塊，其具有複數個第一字線及用於替換該複數個第一字線中之至少一者之一或多個第一冗餘字線；一第二胞元區塊，其具有複數個第二字線及用於替換該複數個第二字線中之至少一者之一或多個第二冗餘字線；及一控制單元，其適合於在一目標再新區段期間循序接收一或多個輸入位址、回應於一第一輸入位址而選擇該第一胞元區塊及該第二胞元區塊中之一者以及包含於該選定胞元區塊中之一字線，且在基於該第一輸入位址而選擇之該選定字線毗鄰於冗餘字線時啟動毗鄰於該選定字線之一或多個毗鄰字線，其中該等毗鄰字線包括該冗餘字線。
  2. 如請求項1之記憶體，其中在未替換對應於該第一輸入位址之一字線時，該選定字線係基於該第一輸入位址而選擇之一正常字線，且在由一冗餘字線替換對應於該第一輸入位址之一字線時，該選定字線係替換對應於該第一輸入位址之該字線之該冗餘字線。
  3. 如請求項1之記憶體，其中該複數個第一字線循序安置於該第一胞元區塊中，且該等第一冗餘字線循序安置於最後一個安置於該第一胞元區塊中之該第一字線之後，且該複數個第二字線循序安置於該第二胞元區塊中，且該等第二冗餘字線循序安置於最後一個安置於該第二胞元區塊中之該第二字線之後。
  4. 如請求項1之記憶體，其中該等輸入位址包括該第一輸入位址、第二個接收之一第二輸入位址及第三個接收之一第三輸入位址，該等毗鄰字線包括一第一毗鄰字線及一第二毗鄰字線，且在該選定字線不毗鄰於該冗餘字線時，該控制單元回應於該第二輸入位址及該第三輸入位址而選擇該第一毗鄰字線及該第二毗鄰字線。
  5. 如請求項4之記憶體，其中在該選定字線最後一個安置於該選定胞元區塊中時，該控制單元在該目標再新區段中啟動該第一毗鄰字線及該第二毗鄰字線中之一或多者，其中該第一毗鄰字線係安置於最後一個安置於該選定胞元區塊中之該字線之前的一字線，且該第二毗鄰字線係第一個安置於該選定胞元區塊中之一冗餘字線。
  6. 如請求項4之記憶體，其中在由第一個安置於該選定胞元區塊中之一冗餘字線替換該選定字線時，該控制單元在該目標再新區段中啟動該第一毗鄰字線及該第二毗鄰字線中之一或多者，其中該第一毗鄰字線係最後一個安置於該選定胞元區塊中之一字線，且該第二毗鄰字線係安置於第一個安置於該選定胞元區塊中之該冗餘字線之後的一冗餘字線。
  7. 如請求項4之記憶體，其中在該選定字線係除第一個安置於該選定胞元區塊中之一冗餘字線之外的一冗餘字線時，該控制單元在該目標再新區段中啟動該第一毗鄰字線及該第二毗鄰字線中之一或多者，其中該第一毗鄰字線係安置於替換該選定字線之該冗餘字線之前的一冗餘字線，且該第二毗鄰字線係安置於替換該選定字線之該冗餘字線之後的一冗餘字線。
  8. 如請求項1之記憶體，其中該控制單元在啟動該等毗鄰字線之後 終止該目標再新區段。
  9. 如請求項4之記憶體，其中該控制單元包括一胞元區塊選擇單元，該胞元區塊選擇單元適合於回應於該等輸入位址而選擇該第一胞元區塊及該第二胞元區塊中之一者，其中該胞元區塊選擇單元在該目標再新區段期間回應於該第一輸入位址而選擇一胞元區塊。
  10. 如請求項4之記憶體，其中該控制單元包括一命中信號產生單元，該命中信號產生單元適合於產生對應於該等第一冗餘字線及該等第二冗餘字線之複數個命中信號，其中該命中信號產生單元啟動對應於替換該選定字線之一冗餘字線之一命中信號。
  11. 如請求項10之記憶體，其中該控制單元包括一目標再新控制單元，該目標再新控制單元適合於在該選定字線最後一個安置於該選定胞元區塊中時啟動一第一偵測信號且在該選定字線係第一個安置於該選定胞元區塊中之一冗餘字線時啟動一第二偵測信號。
  12. 如請求項11之記憶體，其中該控制單元包括一字線控制信號產生單元，該字線控制信號產生單元適合於回應於該等輸入位址、該複數個命中信號、該第一偵測信號及該第二偵測信號而產生對應於該等第一冗餘字線及該等第二冗餘字線之一位址信號及複數個冗餘字線信號。
  13. 如請求項12之記憶體，其中該字線控制信號產生單元在啟動該第二偵測信號時傳送該等輸入位址作為該位址信號且輸出對應於最後一個安置於該選定胞元區塊中之一字線之一位址值，且該字線控制信號產生單元啟動來自該複數個冗餘字線信號當中之對應於該經啟動命中信號之一冗餘字線信號，且在該目標 再新區段中循序啟動對應於毗鄰於對應於該經啟動冗餘字線信號之一冗餘字線之冗餘字線之冗餘字線信號，且在啟動該第一偵測信號時啟動對應於第一個安置於該選定胞元區塊中之一冗餘字線之一冗餘字線信號。
  14. 如請求項13之記憶體，其中該控制單元包括：一第一字線控制單元，其對應於該第一胞元區塊，適合於在選擇該第一胞元區塊時啟動對應於該位址信號之一第一字線或對應於該經啟動冗餘字線信號之一第一冗餘字線；及一第二字線控制單元，其對應於該第二胞元區塊，適合於在選擇該第二胞元區塊時啟動對應於該位址信號之一第二字線或對應於該經啟動冗餘字線信號之一第二冗餘字線。
  15. 一種記憶體系統，其包括：一記憶體，其具有包含複數個第一字線及一或多個第一冗餘字線之一第一胞元區塊以及包含複數個第二字線及一或多個第二冗餘字線之一第二胞元區塊，該記憶體適合於在一目標再新區段期間回應於一第一輸入位址而選擇該第一胞元區塊及該第二胞元區塊中之一者以及包含於該選定胞元區塊中之一字線，且在該選定胞元區塊中之基於該第一輸入位址而選擇之該選定字線毗鄰於冗餘字線時啟動毗鄰於該選定字線之一或多個毗鄰字線，其中該等毗鄰字線包括該冗餘字線；及一記憶體控制器，其適合於控制該記憶體以在偵測到將對其執行目標再新之一字線時進入該目標再新區段且在該目標再新區段期間將用於選擇將對其執行目標再新之該字線之一或多個位址傳輸至該記憶體。
  16. 如請求項15之記憶體系統，其中在未替換對應於該第一輸入位址之一字線時，該選定字線係 基於該第一輸入位址而選擇之一正常字線，且在由一冗餘字線替換對應於該第一輸入位址之一字線時，該選定字線係替換對應於該第一輸入位址之該字線之該冗餘字線。
  17. 如請求項15之記憶體系統，其中該等位址包括該第一輸入位址、第二個接收之一第二輸入位址及第三個接收之一第三輸入位址，該等毗鄰字線包括一第一毗鄰字線及一第二毗鄰字線，且在該選定字線不毗鄰於該冗餘字線時，該記憶體回應於該第二輸入位址及該第三輸入位址而選擇該第一毗鄰字線及該第二毗鄰字線。
  18. 如請求項17之記憶體系統，其中在該選定字線最後一個安置於該選定胞元區塊中時，該記憶體在該目標再新區段中啟動該第一毗鄰字線及該第二毗鄰字線中之一或多者，其中該第一毗鄰字線係安置於最後一個安置於該選定胞元區塊中之該字線之前的一字線，且該第二毗鄰字線係第一個安置於該選定胞元區塊中之一冗餘字線。
  19. 如請求項17之記憶體系統，其中在該選定字線係第一個安置於該選定胞元區塊中之一冗餘字線時，該記憶體在該目標再新區段中啟動該第一毗鄰字線及該第二毗鄰字線中之一或多者，其中該第一毗鄰字線係最後一個安置於該選定胞元區塊中之一字線，且該第二毗鄰字線係安置於第一個安置於該選定胞元區塊中之該冗餘字線之後的一冗餘字線。
  20. 如請求項19之記憶體系統，其中在該選定字線係除第一個安置於該選定胞元區塊中之一冗餘字線之外的一冗餘字線時，該記憶體在該目標再新區段中啟動該第一毗鄰字線及該第二毗鄰字 線中之一或多者，其中該第一毗鄰字線係安置於替換該選定字線之該冗餘字線之前的一冗餘字線，且該第二毗鄰字線係安置於替換該選定字線之該冗餘字線之後的一冗餘字線。
  21. 一種記憶體，其包括：一第一胞元區塊，其具有複數個第一字線群組及替換該複數個第一字線群組中之至少一者之一或多個第一冗餘字線群組，其中該等第一字線群組中之每一者包括兩個或兩個以上第一字線，且該等第一冗餘字線群組中之每一者包括兩個或兩個以上第一冗餘字線；一第二胞元區塊，其具有複數個第二字線群組及替換該複數個第二字線群組中之至少一者之一或多個第二冗餘字線群組，其中該等第二字線群組中之每一者包括兩個或兩個以上第一字線，且該等第二冗餘字線群組中之每一者包括兩個或兩個以上第一冗餘字線；及一控制單元，其適合於在一目標再新區段期間循序接收一或多個輸入位址、回應於一第一輸入位址而選擇該第一胞元區塊及該第二胞元區塊中之一者以及包含於該選定胞元區塊中之一字線，且在該目標再新區段期間在基於該第一輸入位址而選擇之該選定字線毗鄰於冗餘字線時啟動毗鄰於該選定字線之一或多個毗鄰字線，其中該等毗鄰字線包括該冗餘字線。
  22. 如請求項21之記憶體，其中在未替換對應於該第一輸入位址之一字線時，該選定字線係基於該第一輸入位址而選擇之一正常字線，且在由一冗餘字線替換對應於該第一輸入位址之一字線時，該選定字線係替換對應於該第一輸入位址之該字線之該冗餘字線。
  23. 如請求項22之記憶體，其中該複數個第一字線群組循序安置於該第一胞元區塊中，且該等第一冗餘字線群組循序安置於最後一個安置於該第一胞元區塊中之該第一字線群組之後，且該複數個第二字線群組循序安置於該第二胞元區塊中，且該等第二冗餘字線群組循序安置於最後一個安置於該第二胞元區塊中之該第二字線群組之後。
  24. 如請求項22之記憶體，其中該等輸入位址包括該第一輸入位址、第二個接收之一第二輸入位址及第三個接收之一第三輸入位址，該一或多個毗鄰字線包括一第一毗鄰字線及一第二毗鄰字線，且在該選定字線不毗鄰於該冗餘字線時，該控制單元回應於該第二輸入位址及該第三輸入位址而選擇該第一毗鄰字線及該第二毗鄰字線。
  25. 如請求項24之記憶體，其中在該選定字線最後一個安置於該選定胞元區塊中時，該控制單元在該目標再新區段中啟動該第一毗鄰字線及該第二毗鄰字線中之一或多者，其中該第一毗鄰字線係安置於最後一個安置於該選定胞元區塊中之該字線之前的一字線，且該第二毗鄰字線係第一個安置於該選定胞元區塊中之一冗餘字線。
  26. 如請求項24之記憶體，其中在由第一個安置於該選定胞元區塊中之一冗餘字線替換該選定字線時，該控制單元在該目標再新區段中啟動該第一毗鄰字線及該第二毗鄰字線中之一或多者，其中該第一毗鄰字線係最後一個安置於該選定胞元區塊中之一字線，且該第二毗鄰字線係安置於第一個安置於該選定胞元區 塊中之該冗餘字線之後的一冗餘字線。
  27. 如請求項24之記憶體，其中在該選定字線係除第一個安置於該選定胞元區塊中之一冗餘字線之外的一冗餘字線時，該控制單元在該目標再新區段中啟動該第一毗鄰字線及該第二毗鄰字線中之一或多者，其中該第一毗鄰字線係安置於替換該選定字線之該冗餘字線之前的一冗餘字線，且該第二毗鄰字線係安置於替換該選定字線之該冗餘字線之後的一冗餘字線。
  28. 如請求項24之記憶體，其中該控制單元在啟動該等毗鄰字線之後終止該目標再新區段。
TW103113277A 2013-08-14 2014-04-10 記憶體及包含其之記憶體系統 TWI611420B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2013-0096435 2013-08-14
KR1020130096435A KR102124987B1 (ko) 2013-08-14 2013-08-14 메모리 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
TW201506950A true TW201506950A (zh) 2015-02-16
TWI611420B TWI611420B (zh) 2018-01-11

Family

ID=52466742

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113277A TWI611420B (zh) 2013-08-14 2014-04-10 記憶體及包含其之記憶體系統

Country Status (4)

Country Link
US (1) US9361953B2 (zh)
KR (1) KR102124987B1 (zh)
CN (1) CN104376868B (zh)
TW (1) TWI611420B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI660343B (zh) * 2017-10-12 2019-05-21 Nanya Technology Corporation 動態隨機存取記憶體及其操作方法
US10332579B2 (en) 2017-11-30 2019-06-25 Nanya Technology Corporation DRAM and method for operating the same
TWI704561B (zh) * 2016-11-30 2020-09-11 台灣積體電路製造股份有限公司 針對資料儲存裝置位址解碼器的失效偵測電路及方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR20150019317A (ko) 2013-08-13 2015-02-25 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR20150105054A (ko) * 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR20160011483A (ko) * 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
KR102250622B1 (ko) * 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
KR20170059219A (ko) * 2015-11-20 2017-05-30 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법
KR102451156B1 (ko) * 2015-12-09 2022-10-06 삼성전자주식회사 메모리 모듈 내에서 랭크 인터리빙 동작을 갖는 반도체 메모리 장치
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US9911510B1 (en) * 2016-10-07 2018-03-06 Arm Limited Redundancy schemes for memory cell repair
US9799391B1 (en) * 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
KR102617016B1 (ko) * 2018-09-17 2023-12-27 삼성전자주식회사 자주 접근되는 어드레스를 검출하는 레지스터 클럭 드라이버를 포함하는 메모리 모듈
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations
CN118212957B (zh) * 2024-05-21 2024-08-20 浙江力积存储科技有限公司 存储器冗余字线刷新方法、装置、设备和介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011438B1 (ko) 1994-03-04 1997-07-10 대우통신 주식회사 교환기의 버스 선택 장치
KR100273293B1 (ko) * 1998-05-13 2001-01-15 김영환 리던던트 워드라인의 리프레쉬 구조
KR100480607B1 (ko) * 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치
KR100527548B1 (ko) 2004-03-29 2005-11-09 주식회사 하이닉스반도체 메모리 장치의 리프레시 테스트 회로
JP4566621B2 (ja) * 2004-05-14 2010-10-20 富士通セミコンダクター株式会社 半導体メモリ
KR100907000B1 (ko) * 2007-06-11 2009-07-08 주식회사 하이닉스반도체 리던던시 회로
JP5599559B2 (ja) * 2008-11-27 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びそのリフレッシュ方法
KR101062859B1 (ko) * 2009-05-13 2011-09-07 주식회사 하이닉스반도체 반도체 메모리 장치
JP5538958B2 (ja) * 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US11024352B2 (en) * 2012-04-10 2021-06-01 Samsung Electronics Co., Ltd. Memory system for access concentration decrease management and access concentration decrease method
US9030897B2 (en) * 2012-08-31 2015-05-12 SK Hynix Inc. Memory and memory system for preventing degradation of data

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704561B (zh) * 2016-11-30 2020-09-11 台灣積體電路製造股份有限公司 針對資料儲存裝置位址解碼器的失效偵測電路及方法
TWI660343B (zh) * 2017-10-12 2019-05-21 Nanya Technology Corporation 動態隨機存取記憶體及其操作方法
US10332580B2 (en) 2017-10-12 2019-06-25 Nanya Technology Corporation DRAM and method for determining binary logic using a test voltage level
US10354713B2 (en) 2017-10-12 2019-07-16 Nanya Technology Corporation DRAM and method for determining binary logic using a test voltage level
US10332579B2 (en) 2017-11-30 2019-06-25 Nanya Technology Corporation DRAM and method for operating the same

Also Published As

Publication number Publication date
CN104376868A (zh) 2015-02-25
KR20150019479A (ko) 2015-02-25
US20150049567A1 (en) 2015-02-19
KR102124987B1 (ko) 2020-06-22
TWI611420B (zh) 2018-01-11
CN104376868B (zh) 2018-11-23
US9361953B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
TWI611420B (zh) 記憶體及包含其之記憶體系統
US9691466B1 (en) Memory device including refresh controller
US10153031B2 (en) Apparatuses and methods for controlling refresh operations
US9165612B2 (en) Memory and memory system including the same
US9418724B2 (en) Memory and memory system including the same
KR102441031B1 (ko) 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
TWI611421B (zh) 記憶體胞陣列、記憶體及包含其之記憶體系統
TWI534801B (zh) 用於選擇性列刷新之裝置及方法
US9437275B2 (en) Memory system and method for operating the same
CN102467957B (zh) 刷新操作控制电路、半导体存储器件和刷新操作控制方法
US9627032B2 (en) Address generation circuit and memory device including the same
US9431092B2 (en) Memory device and memory system including the same
TW201823968A (zh) Dram電路、冗餘重寫電路及重寫方法
CN106816180B (zh) 存储器件及其操作方法
US9013936B2 (en) Memory and memory system including the same
US9548101B2 (en) Retention optimized memory device using predictive data inversion
JP2016513852A (ja) 高速・低電力センス増幅器
JP2007310936A (ja) 半導体記憶装置
US20140355371A1 (en) Address detection circuit, memory system including the same
US20150332740A1 (en) Apparatuses and methods for accessing memory including sense amplifier sections and coupled sources
US11107517B2 (en) Semiconductor memory device and method for refreshing memory with refresh counter
KR100387720B1 (ko) 반도체 메모리 소자의 셀프 리프레쉬 장치 및 방법
KR20140029023A (ko) 메모리 및 메모리 시스템