TW201436015A - 用於薄膜框架晶片應用之具有蝕刻腔室遮蔽環的雷射及電漿蝕刻的晶片切割 - Google Patents

用於薄膜框架晶片應用之具有蝕刻腔室遮蔽環的雷射及電漿蝕刻的晶片切割 Download PDF

Info

Publication number
TW201436015A
TW201436015A TW103102511A TW103102511A TW201436015A TW 201436015 A TW201436015 A TW 201436015A TW 103102511 A TW103102511 A TW 103102511A TW 103102511 A TW103102511 A TW 103102511A TW 201436015 A TW201436015 A TW 201436015A
Authority
TW
Taiwan
Prior art keywords
temperature control
semiconductor wafer
film frame
chuck
substrate
Prior art date
Application number
TW103102511A
Other languages
English (en)
Other versions
TWI640037B (zh
Inventor
Wei-Sheng Lei
Saravjeet Singh
Jivko Dinev
Aparna Iyer
Brad Eaton
Ajay Kumar
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201436015A publication Critical patent/TW201436015A/zh
Application granted granted Critical
Publication of TWI640037B publication Critical patent/TWI640037B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

本文介紹形成遮罩之雷射及電漿蝕刻晶片切割，該遮罩覆蓋晶片上形成之積體電路及向積體電路提供介面之任何凸塊。半導體晶片藉由黏著薄膜而耦接至薄膜框架。遮罩藉由雷射劃割而經圖案化以提供具有間隙之圖案化遮罩。雷射劃割曝露在薄膜層下方的半導體晶片區域，積體電路自該等薄膜層形成。當薄膜框架利用腔室遮蔽環維持在可接受之低溫下時，半導體晶片經由圖案化遮罩中之間隙經電漿蝕刻，該腔室遮蔽環經配置以超出晶片邊緣安放及覆蓋框架。遮蔽環可在例如升舉銷上經提升及降低以有利於晶片在框架上之移送。

Description

用於薄膜框架晶片應用之具有蝕刻腔室遮蔽環的雷射及電漿蝕刻的晶片切割 【優先權】
本申請案為申請於2013年1月25日之美國臨時專利申請案第61/757,031號之非臨時申請案，本申請案主張該申請案之優先權，及為了所有目的以引用之方式將該申請案全部併入本文中。
本發明之實施例係關於半導體處理領域，及特定而言，係關於切割半導體晶片之方法，每一晶片上具有複數個積體電路。
在半導體晶片處理中，積體電路在由矽或其他半導體材料構成之晶片(亦被稱作基板)上形成。一般而言，利用各種材料(亦即半導電、導電，或絕緣材料)層以形成積體電路。該等材料藉由使用各種眾所熟知之製程而經沉積及蝕刻以形成積體電路。每一晶片經處理以形成多數個單獨區 域，該等區域含有稱為晶粒之積體電路。
在積體電路形成製程之後，「切割」晶片以將各個晶粒彼此分開以用於封裝或以未封裝形式用於更大電路內。用於晶片切割之兩種主要技術係劃割及鋸切。利用劃割時，將鑲鑽石之劃割器沿預先形成之劃割線移動橫穿晶片表面。該等劃割線沿晶粒之間的空間延伸。該等空間常被稱作「晶粒間隔(street)」。該鑽石劃割器在晶片表面中沿晶粒間隔形成較淺刮痕。在(例如利用輥)施加壓力之後，晶片沿劃割線分開。晶片中之斷裂遵循晶片基板之晶格結構。劃割可用於厚度為約10密耳(千分之一吋)或10密耳以下之晶片。對於較厚之晶片而言，鋸切目前是用於切割之較佳方法。
利用鋸切時，以每分鐘較高轉數旋轉之鑲鑽石之鋸接觸晶片表面，及沿晶粒間隔鋸切晶片。將晶片安裝在支撐部件上，該支撐部件例如在整個薄膜框架上拉伸之黏著薄膜，及將鋸反覆施加於垂直及水平晶粒間隔。劃割或鋸切之一問題是碎裂及擦傷可能沿晶粒之切斷邊緣而形成。此外，裂痕可能自晶粒邊緣形成及傳播至基板內，及致使積體電路無法工作。劃割尤其具有碎裂及開裂問題，因為僅正方形或矩形晶粒之一側面可按晶態結構之方向經劃割。因此，晶粒之另一側面之分裂導致鋸齒狀分離線。由於碎裂及開裂，在晶片上之晶粒之間需要額外之間距以防止對積體電路之損害，例如，使碎裂及裂痕與實際積體電路保持距離。由於對間隔之需求，無法在標準尺寸之晶片上形成儘可能多之晶粒，及原本可用於電路之晶片佔用面積(real estate)被浪費。 鋸之使用加劇半導體晶片上之佔用面積的浪費。鋸之刀刃厚度約為15μm。由此，為保證由鋸造成之切口周圍之開裂及其他損傷不損害積體電路，每一晶粒之電路往往必須分開300μm至500μm。而且，在切割之後，需大體清洗每一晶粒以移除因鋸切製程而產生之顆粒及其他污染物。
亦已使用電漿切割，但電漿切割亦可能具有限制。例如，阻礙電漿切割之實施之一限制可能為成本。用於圖案化抗蝕劑之標準微影術操作可能致使實施成本高昂。可能阻礙電漿切割之實施之另一限制係在沿晶粒間隔切割時的常見金屬(例如，銅)之電漿處理可能造成生產問題或產量限制。
本文描述用於切割包括複數個積體電路(integrated circuit；IC)之半導體晶片或基板之方法、設備，及系統。
在一實施例中，切割包括複數個積體電路之半導體晶片之方法涉及將半導體晶片耦接至薄膜框架及在半導體晶片上方形成遮罩。遮罩覆蓋及保護積體電路。該方法涉及利用雷射劃割製程來圖案化遮罩以提供具有間隙之圖案化遮罩，從而曝露積體電路之間的半導體晶片區域。該方法涉及將耦接至薄膜框架之半導體晶片移送至電漿蝕刻腔室，及用腔室遮蔽環覆蓋薄膜框架，但不用腔室遮蔽環覆蓋半導體晶片之任何部分。該方法進一步涉及在將半導體晶片耦接至薄膜框架之同時，經由圖案化遮罩中之間隙電漿蝕刻半導體晶片以形成單一積體電路。
根據一實施例，切割包括複數個積體電路(integrated circuit；IC)之基板之方法涉及將基板耦接至薄膜框架，及在基板上方形成遮罩，該遮罩覆蓋及保護積體電路。該方法涉及利用雷射劃割製程來圖案化遮罩以提供具有間隙之圖案化遮罩，從而曝露積體電路之間的基板區域。該方法涉及利用雷射劃割製程剝離圖案化遮罩中的間隙內之基板的整體厚度以分割積體電路。該方法涉及將耦接至薄膜框架之基板移送至電漿蝕刻腔室，及用腔室遮蔽環覆蓋薄膜框架，但不用腔室遮蔽環覆蓋基板之任何部分。該方法進一步涉及電漿蝕刻藉由雷射劃割製程而經曝露之基板表面。
在一實施例中，切割包括複數個積體電路之半導體 晶片之方法涉及將半導體晶片耦接至薄膜框架，及在半導體晶片上方形成遮罩。遮罩覆蓋及保護積體電路。該方法涉及將半導體晶片安置在電漿腔室之溫度控制卡盤表面上方，及將薄膜框架安置在溫度控制孔環的頂表面上方，該溫度控制孔環安置在溫度控制卡盤表面周圍。該方法涉及用腔室遮蔽環覆蓋薄膜框架，但不用腔室遮蔽環覆蓋半導體晶片之任何部分。該方法進一步涉及在將半導體晶片耦接至薄膜框架之同時電漿蝕刻半導體晶片。
在一實施例中，用於切割包括複數個積體電路 (integrated circuit；IC)之半導體晶片之系統包括雷射劃割模組以圖案化安置在半導體晶片上方之遮罩而形成溝槽，該溝槽曝露積體電路之間的半導體晶片區域。該系統亦包括耦接至雷射劃割模組之電漿蝕刻腔室，以經由圖案化遮罩中之間隙來電漿蝕刻半導體晶片而形成單一積體電路。電漿蝕刻腔 室包括：溫度控制卡盤，用以在蝕刻製程期間於半導體晶片耦接至薄膜框架之同時支撐半導體晶片；及腔室遮蔽環，經配置以在不覆蓋半導體晶片之任何部分的情況下覆蓋薄膜框架。
100‧‧‧方法
101‧‧‧操作
102‧‧‧操作
104‧‧‧操作
105‧‧‧操作
106‧‧‧操作
107‧‧‧操作
202‧‧‧遮罩
204‧‧‧半導體晶片或基板
206‧‧‧積體電路
207‧‧‧晶粒間隔
208‧‧‧圖案化遮罩
210‧‧‧間隙
212‧‧‧溝槽
214‧‧‧黏著薄膜
300‧‧‧晶粒間隔區域
302‧‧‧頂部部分
304‧‧‧第一二氧化矽層
306‧‧‧第一蝕刻終止層
308‧‧‧第一低介電常數介電層
310‧‧‧第二蝕刻終止層
312‧‧‧第二低介電常數介電層
314‧‧‧第三蝕刻終止層
316‧‧‧無摻雜矽玻璃(undoped silica glass；USG)層
318‧‧‧第二二氧化矽層
320‧‧‧光阻劑層
322‧‧‧銅鍍金屬
400‧‧‧晶片/待處理工件
400A‧‧‧下降位置
400B‧‧‧位置
402‧‧‧有效側
404A‧‧‧黏著層
404B‧‧‧第二黏著側
406‧‧‧黏著薄膜
408‧‧‧薄膜框架
408A‧‧‧卡盤
408B‧‧‧外側孔環
410‧‧‧圖案化遮罩
412‧‧‧間隙
414A‧‧‧個體化部分
414B‧‧‧個體化部分
416‧‧‧溝槽
425‧‧‧積體電路
426‧‧‧積體電路
450‧‧‧遮蔽環
450A‧‧‧降低位置
450B‧‧‧升高位置
500‧‧‧製程工具
502‧‧‧工廠介面
504‧‧‧負載鎖
506‧‧‧群集工具
508‧‧‧電漿蝕刻腔室
510‧‧‧雷射劃割設備
512‧‧‧沉積室
600‧‧‧電漿處理系統
605‧‧‧電漿蝕刻腔室
615‧‧‧開口
625‧‧‧射頻來源/第一電漿偏壓功率
626‧‧‧射頻來源/第二電漿偏壓功率
627‧‧‧射頻匹配器
628‧‧‧傳輸線
630‧‧‧射頻來源
635‧‧‧電漿產生元件
645‧‧‧來源
649‧‧‧質量流量控制器
651‧‧‧排氣閥
655‧‧‧真空泵堆疊
670‧‧‧控制器
672‧‧‧中央處理單元
673‧‧‧記憶體
674‧‧‧I/O電路系統
675‧‧‧溫度控制器
677‧‧‧冷卻器
本發明之實施例以實例但非限制之方式在附圖之圖 式中進行圖示，在該等附圖中：第1圖係一流程圖，該圖展示依據本發明之一實施例之切割包括複數個積體電路之半導體晶片的方法之操作；第2A圖圖示依據本發明之實施例在執行切割半導體晶片之方法期間包括複數個積體電路之半導體晶片的橫剖面視圖，該圖對應於第1圖中之操作101；第2B圖圖示依據本發明之實施例在執行切割半導體晶片之方法期間包括複數個積體電路之半導體晶片的橫剖面視圖，該圖對應於第1圖中之操作104；第2C圖圖示依據本發明之實施例在執行切割半導體晶片之方法期間包括複數個積體電路之半導體晶片的橫剖面視圖，該圖對應於第1圖中之操作106；第3圖圖示依據本發明之實施例之材料堆疊的橫剖面視圖，該材料堆疊可存在於半導體晶片或基板之晶粒間隔區域中；第4A圖、第4B圖、第4C圖、第4D圖及第4E圖圖示依據本發明之實施例的切割半導體晶片之方法中多個操作的橫剖面視圖； 第5圖圖示依據本發明之實施例的用於晶片或基板之雷射及電漿切割的工具佈置的方塊圖；及第6圖圖示依據一實施例之包括腔室遮蔽環之蝕刻腔室的示意圖。
本文描述了切割半導體晶片之方法，每一晶片上具有複數個積體電路。在以下描述中，介紹多數個特定細節，例如利用溫度控制硬體及技術進行的雷射及電漿蝕刻晶片切割法，以便提供對本發明之實施例的充分理解。熟習該項技術者將顯而易見，本發明之實施例可在無需該等特定細節之情況下得以實施。在其他實例中，不詳細描述諸如積體電路製造之眾所熟知的態樣，以免不必要地使本發明之實施例混淆不清。而且，將理解，圖式中所示之多個實施例僅為說明性展示，且並非一定按比例繪製而成。
涉及初始雷射劃割及後續電漿蝕刻之混合晶片或基板切割製程可經實施以用於晶粒切割。雷射劃割製程可用以清潔地移除遮罩層、有機及無機介電層及裝置層。然後，在晶片或基板半導體曝露之後，或在剝離穿過半導體基板之整個厚度之後，可終止雷射劃割製程。然後，切割製程中之電漿蝕刻部分可經採用以蝕刻穿過半導體基板之剩餘整塊厚度，例如穿過整塊單個晶態矽以分割晶片/晶粒，或經採用以移除由雷射剝離損壞之半導體以提高晶粒強度。
在混合晶片或基板切割製程中，一般利用黏著薄膜(例如紫外線釋放切割膠帶)將待切割之晶片安裝在膠帶薄 膜框架上。膠帶薄膜框架可為可適合習用之取置設備及亦可在混合切割製程期間適合電漿蝕刻腔室內之機器人運送及夾持之類型。通常情況下，薄膜框架係由已經衝壓以形成環件之金屬製成，例如不鏽鋼。
在一實施例中，安裝在框架上之半導體晶片在電漿 蝕刻腔室中經蝕刻，該電漿蝕刻腔室包括介電遮蔽環，該遮蔽環經尺寸設定以在基板之電漿蝕刻期間覆蓋膠帶薄膜框架。已發現，在該種電漿蝕刻期間，當由遮蔽環覆蓋框架時，框架較少經受由高密度蝕刻電漿導致之加熱。由於框架及基板之熱膨脹係數可能顯著不同，因此使框架維持在較低溫度可有利地減少在蝕刻製程期間基板中之應力。而且，當基板半導體相對較厚(例如大於100μm)時，已發現薄膜框架之電漿加熱使框架溫度升高至130℃或130℃以上。在該種高溫下，膠帶薄膜(例如聚合材料及有機黏著劑)汽化，從而導致黏著失效。該等高溫亦導致大多數遮罩材料交聯，或在其他情況下分解及汽化，從而產生易於再沉積至裝置結構內及安置在晶片上之蝕刻特徵結構內之污染物。然而，在存在遮蔽環之情況下，已發現框架之最大溫度(即使在與較厚晶片關連之較長電漿蝕刻時間內)不超過100℃，該最大溫度安全地低於在將基板安裝至框架時採用的眾多遮罩材料及膠帶薄膜之臨界溫度。
在一實施例中，腔室遮蔽環經尺寸設定為環形以完 全覆蓋框架，該環形之內徑(inner diameter；I.D.)小於膠帶薄膜框架之內徑但大於基板之外徑(outer diameter；O.D.)。遮蔽 環內徑有利地大於基板外徑，以便避免遮蔽任何蝕刻部分及/或接觸晶片之任何部分，即使當遮蔽環在蝕刻腔室內略不對準及/或與框架中心略不對準之情況下亦如此。
在一實施例中，電漿蝕刻腔室經配置以包括腔室遮 蔽環。腔室遮蔽環可以可移動方式黏附至卡盤，在蝕刻製程期間，晶片及框架安置在該卡盤之上。在一實施例中，腔室遮蔽環安置在複數個升舉銷上，該等升舉銷提升及降低遮蔽環以在機器人材料移送期間容許框架上之晶片通過，及在處理期間容許將遮蔽環安置在與框架充分鄰近之處以使得電漿不維持在遮蔽環與框架之間。
在一實施例中，適合於上述方法之晶片厚度為25 μm至800μm中之任何值或800μm以上。對於積體電路記憶體晶片而言，隨著記憶體容量增大，多晶片功能及連續封裝小型化可能需要進行超薄晶片切割。對於邏輯裝置晶片/處理器而言，主要挑戰在於積體電路性能提升及低介電常數材料及其他材料之選擇。範圍約為100μm至760μm之晶片厚度用於該種應用以確保充足之晶片完整性。處理器晶片設計者/製造者可在晶片晶粒間隔中放置測試元件組(test element group；TEG)(TEG或測試圖案)及對準圖案。由此，可需要範圍約為50μm至100μm之切口寬度(至少在晶片頂表面處之切口寬度)以將相鄰晶片分開及僅移除測試圖案。重點是實現無分層情況及高效的切割製程。
本文所述之實施例可闡述積體電路晶片之切割應 用，特別是具有範圍約為100μm至500μm(及更特定而 言厚度範圍約為100μm至600μm)之厚度，及範圍約為50μm至200μm(及更特定而言範圍約為50μm至100μm)之可接受切割切口寬度的處理器晶片，該可接受切割切口寬度係在晶片前表面上測得(例如在雷射/鋸切混合製程中，自晶片背側測得之對應典型切口寬度約為30μm至50μm)。一或更多個實施例係針對用以切割如上所述之晶片之混合雷射劃割加電漿蝕刻方法。
第1圖圖示依據本發明之一實施例之切割包括複數 個積體電路之半導體晶片的方法100。第2A圖至第2C圖圖示在執行方法100期間包括複數個積體電路之半導體晶片的橫剖面視圖，而第4A圖至第4E圖圖示在執行方法100之時半導體晶片對膠帶薄膜框架之附著及分離及在電漿蝕刻期間該框架之覆蓋的橫剖面視圖。
請參看方法100之操作101及對應之第2A圖，遮 罩202在半導體晶片或基板204上方形成。晶片或基板204安置在黏著薄膜214上，該黏著薄膜在載體薄膜之至少一側上安置有黏著劑。黏著薄膜214進一步安置在薄膜框架(第2A圖至第2C圖中未顯示)上，如與第4A圖至第4E圖關連之更為詳細之描述。如第4A圖中所圖示，遮罩410例如藉由旋塗抗蝕劑或其他材料安置在半導體晶片400之有效側402上，該遮罩410可為所述用於遮罩202之材料中之任一材料。 儘管在第4A圖中圖示為非正形之平面化遮罩(例如凸塊上方之遮罩410厚度小於穀內之遮罩410厚度)，但在一替代性實施例中，遮罩410為正形遮罩。正形遮罩實施例有利地確 保遮罩410在構形(例如20μm之凸塊)上方之厚度充足以便在電漿蝕刻切割操作之歷時中保全。正形遮罩之形成可能例如藉由化學氣相沉積(chemical vapor deposition；CVD)，或藉由該項技術中之任何其他已知製程。
依據半導體晶片400之材料性質中之厚度，可在將 晶片400附著至薄膜框架之前或之後塗覆遮罩410。在第1A圖及第4A圖中圖示之示例性實施例中，在將半導體晶片400附著至薄膜框架之前塗覆遮罩。在某些該種實施例中，晶片400之厚度大於50μm，及在極為有利之實施例中該厚度在100μm與150μm之間。在替代性實施例中，在將半導體晶片400附著至薄膜框架之後塗覆遮罩410。在某些該種實施例中，晶片400之厚度小於500μm。
如第2A圖中所示，遮罩202覆蓋及保護在半導體 晶片204表面上形成之積體電路(integrated circuit；IC)206及遮罩202亦保護自半導體晶片204表面向上突出或凸出10μm至20μm之凸塊。遮罩202亦覆蓋在積體電路206中相鄰之積體電路之間形成的中間晶粒間隔207。
依據本發明之一實施例，形成遮罩202及遮罩410 包括形成一層，該層例如但不限於光阻層或I型線圖案化層，或水溶性層。例如，諸如光阻層之聚合物層可由適合用於微影製程之其他材料構成。在一實施例中，光阻層由正光阻材料構成，該材料例如但不限於248奈米(nm)抗蝕劑、193nm抗蝕劑、157nm抗蝕劑、遠紫外(extreme ultra-violet；EUV)抗蝕劑，或具有敏化劑之酚醛樹脂基質。在另一實施例中， 光阻層由負光阻材料構成。
在水溶性實施例中，水溶性層僅為多層遮罩堆疊之 第一(底部)層，或為遮罩之唯一層。與其他更為習用之遮蔽材料(例如光阻劑、諸如二氧化矽之無機介電硬質遮罩(hardmask)，或倍半氧矽烷)不同，包括水溶性層之遮罩可在不損害下層鈍化層及/或凸塊之情況下易於被移除。當水溶性層為遮罩時，水溶性層不僅是用於習用劃割製程期間之污染防護層，而是亦在後續之晶粒間隔電漿蝕刻期間提供防護。由此，在一實施例中，水溶性層將具有足夠之厚度以在後續之電漿蝕刻製程中保全，從而甚至保護在曝露於蝕刻劑電漿之情況下可能被損害、氧化或以其他方式污染之凸塊(該凸塊為銅)。在另一實施例中，凸塊可在電漿蝕刻期間曝露。 水溶性層之最小厚度隨後續之電漿蝕刻(例如第1圖中之操作106)所實現之選擇性而變更。電漿蝕刻選擇性至少依據水溶性層之材料/組成物與所採用之蝕刻製程兩者而定。一般而言，在所使用之電漿具有相對較低之離子轟擊能量之情況下，在遮罩材料方面之蝕刻選擇性得以改良，從而容許更薄之水溶性層。
在一實施例中，水溶性材料包括水溶性聚合物。眾 多該種聚合物可購得以用於諸如洗衣袋及購物袋、綠色包裝等應用。然而，本發明中水溶性材料之選擇則因對最大薄膜厚度、耐蝕刻性、熱穩定性、將材料塗覆至基板及將材料自基板移除之力學及微污染物之嚴格要求而較為複雜。在晶粒間隔中，水溶性層之最大厚度T最大值受限於雷射藉由剝離來 圖案化穿過遮罩之能力。水溶性層在積體電路425、積體電路426(第4A圖)及/或晶粒間隔(第2A圖中之207)邊緣之上方可更厚，該等位置將不會形成晶粒間隔圖案。由此，T最大值一般隨與雷射波長相關連之光學轉換效率而變更。由於T最大值與晶粒間隔特徵構形相關連，因此可選擇晶粒間隔寬度及塗覆水溶性層之方法以達到所需之T最大值。在特定實施例中，水溶性層之厚度T最大值小於20μm及較有利為小於10μm，該水溶性層具有較厚遮罩，該遮罩需要經受多次雷射。
在一實施例中，當材料溫度可升溫(例如以改良基 板半導體之化學蝕刻速度)時，水溶性層熱穩定至至少60℃，較佳為穩定在100℃，及理想為穩定至120℃以在後續之電漿蝕刻製程期間避免過度交聯。一般而言，過度交聯不利地影響材料之溶解性，從而使得遮罩層之蝕刻後移除更為困難。 根據該實施例，可將水溶性層202、410濕塗覆在基板上方以覆蓋積體電路鈍化層及凸塊(例如第4A圖中之412)，或將水溶性層作為乾燥膜層塗覆。在上述任一塗覆模式中，示例性材料包括以下各者中至少一者：聚乙烯醇、聚丙烯酸、聚甲基丙烯酸、聚丙烯醯胺或聚環氧乙烷，眾多其他水溶性材料亦易於獲取，特別是用作乾燥膜層。用於疊層之乾燥薄膜可僅包括水溶性材料或可進一步包括黏著層，該黏著層亦可為水溶性或不為水溶性。在一特定實施例中，乾燥薄膜包括紫外線感光黏著層，該黏著層在曝露於紫外線之情況下已降低黏著強度。該種紫外線曝露可在後續之電漿晶粒間隔蝕刻期間發生。
就實驗方式而言，已發現，在示例性各向異性矽電 漿蝕刻製程(例如PVA：矽約為1：20)中，聚乙烯醇(poly(vinyl alcohol)；PVA)具有在1μm/min與1.5μm/min之間的蝕刻速度，及甚至更低之蝕刻速度以達到改良電漿蝕刻之各向同性特性的條件。其他示例性材料可提供類似之蝕刻效能。由此，積體電路之凸塊頂表面上方之最小厚度可由所需之電漿蝕刻決定，該最小厚度隨雷射劃割深度及劃割損害層之厚度(如自剝離側壁量測所得)而變更。在採用毫微微秒雷射之示例性實施例中，水溶性層之最小厚度小於10μm，及較有利為小於5μm，該最小厚度提供充足邊限以用於利用電漿蝕刻製程移除基板之至少1μm至3μm以移除剝離損害。 在採用電漿蝕刻以分割更厚之基板之情況下可提供額外遮罩厚度。
在一實施例中，半導體晶片或基板204(第2A圖至 第2C圖)及400(第4A圖至第4E圖)由適合於經受製造製程之材料構成，及半導體處理層可以適合方式安置在該材料上。例如，在一實施例中，半導體晶片或基板204由基於IV族之材料組成，該材料例如但不限於晶態矽、鍺，或矽/鍺。 在一特定實施例中，提供半導體晶片204包括提供單晶態矽基板。在一特定實施例中，單晶態矽基板摻雜有雜質原子。 在另一實施例中，半導體晶片或基板204由III-V族材料或III-N族材料組成，該材料例如用於發光二極體(light emitting diode；LED)之製造中的GaN。
請參看第2A圖，已在半導體晶片或基板204上或 中安置半導體裝置陣列作為積體電路206之一部分。該種半導體裝置之實例包括但不限於記憶體裝置或在矽基板中被製造而成及被封裝在介電層中之互補金氧半導體(complementary metal-oxide-semiconductor；CMOS)電晶體。 複數個金屬互連件可在該等裝置或電晶體上方及周圍介電層之中形成，及可用以電耦接該等裝置或電晶體以形成積體電路206。導電凸塊及鈍化層可在該等互連層上方形成。構成晶粒間隔207之材料可與用以形成積體電路206之彼等材料類似或相同。例如，晶粒間隔207可由介電材料層、半導體材料層，及鍍金屬層組成。在一實施例中，晶粒間隔207中之一或更多者包括類似於積體電路206之實際裝置之測試裝置。
請返回參看第1圖，在操作102中，方法100繼續 利用黏著薄膜將半導體晶片耦接至薄膜框架。在一實施例中，第2A圖至第2C圖中之紫外線固化黏著薄膜214及第4A圖至第4H圖中之紫外線固化黏著薄膜406係切割膠帶，該切割膠帶包括安置在至少第一黏著層下方之載體薄膜(在雙面實施例中，第二黏著層可存在於載體薄膜之相反一側)。在一實施例中，黏著劑由一材料或多種材料組成，該等材料具有在曝露於紫外光之情況下弱化(亦即脫離)之黏著性質。 在一該種實施例中，載體薄膜由聚氯乙烯組成，及一或兩個黏著層係基於丙烯酸之黏著層。
在一實施例中，如第4B圖中所示，將晶片耦接至黏 著薄膜需要使一黏著層404A接觸薄膜框架408。在圖示之實施例中，例如利用習用之晶片膠帶敷貼器首先將紫外線固化 黏著薄膜塗覆至薄膜框架408，然後使第二黏著側404B接觸半導體晶片400(第4B圖)。由於薄膜框架408大於晶片(例如，對於直徑為300mm之晶片而言，薄膜框架約為380mm)，因此在晶片400接觸曝露之黏著劑之前，晶片400可對準至已塗覆膠帶之薄膜框架408。在一替代性實施例中，在使第二黏著側接觸薄膜框架408之前，例如利用習用之晶片膠帶敷貼器首先將紫外線固化黏著薄膜塗覆至半導體晶片400。對於該種實施例而言，將雙面紫外線固化膠帶之第一側塗覆至晶片背側(與前側402相對)，然後將已塗覆膠帶之晶片與未塗覆膠帶之薄膜框架對準，及使該晶片與薄膜框架接觸。
如第4C圖中所示，在將黏著薄膜406以黏著劑404A 之方式塗覆至薄膜框架408一側之情況下，將半導體晶片400黏附至另一黏著層404B，其中遮罩410經曝露。儘管在半導體晶片400極為易碎之情況下最好首先將黏著劑塗覆至載體基板，但在替代性實施例中，亦可首先將雙面黏著薄膜406(例如黏著層404B)塗覆至晶片400，然後將黏著薄膜之另一側(例如黏著層404A)塗覆至薄膜框架408。
請返回參看第1圖，在將半導體晶片安裝至載體上之情況下，方法100繼續進行雷射劃割操作104。第2B圖提供遮罩202之近場式橫剖面視圖，該遮罩202正在利用雷射劃割製程經圖案化以提供具有間隙210之圖案化遮罩208，從而曝露積體電路206之間的半導體晶片或基板204的區域。第4D圖提供雷射劃割製程之遠場橫剖面視圖，在晶片400藉由黏著薄膜406而經黏附至薄膜框架408之同時，該雷射劃 割製程形成間隙412。
請參看第2B圖，雷射劃割製程一般用以移除存在於 積體電路206之間的晶粒間隔207材料。依據本發明之一實施例，利用雷射劃割製程圖案化遮罩202之步驟包括使溝槽212在積體電路206之間的半導體晶片204區域內部分地形成。在一實施例中，利用雷射劃割製程圖案化遮罩202之步驟包括使用脈寬處於毫微微秒範圍中之雷射。具體而言，波長處於可見光譜或紫外線(ultra-violet；UV)或紅外線(infra-red；IR)(該三者相加即為寬帶光譜)範圍中之雷射可用以提供基於毫微微秒之雷射，亦即脈寬處於毫微微秒(10-15秒)數量級之雷射。在一實施例中，剝離並非，或大體上並非依據波長，及因此剝離適合用於複合薄膜，例如遮罩202、晶粒間隔207及在可能之情況下半導體晶片或基板204之部分之薄膜。
諸如脈寬之雷射參數的選擇可能對開展成功的雷射 劃割及切割製程而言至關重要，該製程將碎裂、微裂及分層情況降至最低以便實現清潔的雷射劃割切口。雷射劃割切口越清潔，可經執行以進行最終晶粒切割之蝕刻製程越順利。 在半導體裝置晶片中，具有不同材料類型(例如導體、絕緣體、半導體)及厚度之眾多功能性層通常安置在該等晶片上。 該等材料可包括但不限於有機材料，例如聚合物、金屬，或諸如二氧化矽及氮化矽之無機介電質。
安置在晶片或基板上之各個積體電路之間的晶粒間 隔可包括與積體電路自身類似或相同之層。例如，第3圖圖 示依據本發明之一實施例用於半導體晶片或基板中之晶粒間隔區域之材料堆疊的橫剖面視圖。請參看第3圖，晶粒間隔區域300包括矽基板之頂部部分302、第一二氧化矽層304、第一蝕刻終止層306、第一低介電常數介電層308(例如該介電層的介電常數小於二氧化矽之介電常數4.0)、第二蝕刻終止層310、第二低介電常數介電層312、第三蝕刻終止層314、無摻雜矽玻璃(undoped silica glass；USG)層316、第二二氧化矽層318，及光阻劑層320，相對厚度已經繪示。銅鍍金屬322安置在第一蝕刻終止層306與第三蝕刻終止層314之間及穿過第二蝕刻終止層310。在一特定實施例中，第一蝕刻終止層306、第二蝕刻終止層310，及第三蝕刻終止層314由氮化矽組成，而低介電常數介電層308及312則由摻雜碳之氧化矽材料組成。
在習用之雷射輻射(例如基於毫微秒或基於微微秒 之雷射輻射)下，晶粒間隔300之材料在光吸收及剝離機制方面之特性可顯著不同。例如，諸如二氧化矽之介電層在正常條件下大體上對所有市售雷射波長皆為透明。相反，金屬、有機物(例如低介電常數材料)及矽可極為易於耦合光子，特別是在回應於基於毫微秒或基於微微秒之雷射輻射的情況下。然而，在一實施例中，基於毫微微秒之雷射製程用以圖案化二氧化矽層、低介電常數材料層及銅層，方法是在剝離低介電常數材料層及銅層之前剝離二氧化矽層。在一特定實施例中，約小於或等於400毫微微秒之脈波用於基於毫微微秒之雷射輻射製程中以移除遮罩、晶粒間隔，或矽基板之部 分。
依據本發明之一實施例，適合之基於毫微微秒之雷 射製程具有高峰值強度(輻射照度)之特性，該特性常導致多種材料之非線性交互作用。在一該種實施例中，毫微微秒雷射源之脈寬範圍約為10毫微微秒至500毫微微秒，但較佳範圍為100毫微微秒至400毫微微秒。在一實施例中，毫微微秒雷射源之波長範圍約為1570毫微秒至200毫微秒，但較佳範圍為540毫微秒至250毫微秒。在一實施例中，雷射及對應之光學系統在工作表面處提供焦點，焦點範圍約為3μm至15μm，但較佳範圍約為5μm至10μm。
工作表面處之空間光束輪廓可為單模態(高斯 (Gaussian))或具有成形之頂帽輪廓。在一實施例中，雷射源之脈波重復率範圍約為200kHz至10MHz，但較佳範圍約為500kHz至5MHz。在一實施例中，雷射源在工作表面傳遞脈波能量，該脈波能量範圍約為0.5μJ至100μJ，但較佳範圍約為1μJ至5μJ。在一實施例中，按照範圍約為500mm/sec至5m/sec之速度沿工件表面進行雷射劃割製程，但較佳之速度範圍約為600mm/sec至2m/sec。
可僅進行單次劃割製程，或進行多次劃割製程，但 在一實施例中較佳為僅一次至兩次。在一實施例中，工件中之劃割深度範圍約為5μm至50μm，較佳之深度範圍約為10μm至20μm。雷射可以單脈波列方式按既定脈波重復率經應用，或以脈波猝發列方式經應用。在一實施例中，所產生之雷射光束之切口寬度範圍約為2μm至15μm， 但在矽基板劃割/切割中較佳範圍約為6μm至10μm，上述各者在裝置/矽介面處測得。
可選擇具有益處及優勢之雷射參數，該等益處及優 勢例如提供足夠高之雷射強度以實現無機介電質(例如二氧化矽)之離子化及在直接剝離無機介電質之前將由下層損害導致之分層及碎裂情況降至最少。而且，可選擇參數以針對工業應用為有意義之過程產量提供經精確控制之剝離寬度(例如切口寬度)及深度。如上所述，基於毫微微秒之雷射遠比基於微微秒及基於毫微秒之雷射剝離製程更適合於提供該種優勢。然而，即使在基於毫微微秒之雷射剝離之光譜中，某些波長可提供比其他波長更佳之效能。例如，在一實施例中，波長接近或處於紫外線範圍之基於毫微微秒之雷射製程比波長接近或處於紅外線範圍之基於毫微微秒之雷射製程提供更為清潔的剝離製程。在該種特定實施例中，適合用於半導體晶片或基板劃割之基於毫微微秒之雷射製程基於波長約小於或等於540奈米之雷射。在該種特定實施例中，使用波長約小於或等於540奈米之雷射的約小於或等於400毫微微秒之脈波。然而，在一替代性實施例中，使用雙雷射波長(例如紅外線雷射與紫外線雷射之組合)。
繼續進行方法100，將框架上晶片組件自雷射劃割 模組移送至電漿蝕刻模組，該電漿蝕刻模組包括電漿蝕刻腔室，例如如第6圖中所示。在操作105中，該晶片至少安置在溫度控制(冷硬)卡盤之頂表面上。在示例性實施例中，溫度控制卡盤表面經冷卻至低於0℃。如第4D圖中所圖示， 當將晶片400載入蝕刻腔室以用於電漿蝕刻製程時，晶片400在藉由黏著薄膜附著至薄膜框架之同時亦安置在卡盤408A上。在一實施例中，薄膜框架408之直徑大於卡盤408A及因此薄膜框架408位於環繞卡盤408A之外側孔環408B上。因此，薄膜框架408之冷卻係經由穿過孔環408B至卡盤408A之熱傳導，或在孔環408B亦經溫度控制之情況下直接至孔環408B之熱傳導而實施。在一替代性實施例中，溫度控制卡盤408A大到足以進一步同時支撐晶片400及薄膜框架408。例如，當晶片400為300mm晶片及薄膜框架之外徑為380mm至400mm時，卡盤之外徑可為400mm或400mm以上(例如450mm至460mm)。
如第4D圖中進一步所圖示，在將薄膜框架上之晶 片移送至腔室內之後，將遮蔽環450安置在框架408之鄰近處。在實施例中，遮蔽環450係介電材料，例如習用於蝕刻腔室硬體之任何陶瓷(例如氧化釔、氧化鋁等)。在實施例中，遮蔽環450經尺寸設定及與卡盤408A對中以便大體覆蓋框架408之全部及保護框架之所有部分以免曝露於電漿。在示例性實施例中，遮蔽環450之形狀為環形，其I.D.SR大於晶片外徑(O.D.w)。例如，在具有300mm基板之實施例中，遮蔽環之內徑為305mm至375mm。以此方式，在蝕刻製程期間，遮蔽環450不遮蔽基板400之任何部分。一般而言，遮蔽環450將覆蓋膠帶406之一部分，該膠帶跨越基板400之外徑(O.D.w)與框架408之內徑(I.D.TF)之間的距離。在其他實施例中，遮蔽環450之外徑(O.D.SR)大於框架之外徑 (O.D.TF)。儘管有眾多尚未建立標準之框架配置，但示例性框架之外徑為380mm至385mm。因此，對於該種實施例，遮蔽環450之外徑至少為380mm及較有利為大於385mm(例如400mm)。
在示例性實施例中，遮蔽環藉由一組升舉銷而黏附 至電漿蝕刻腔室，該等升舉銷經配置以在升高位置與降低位置之間提升及降低遮蔽環。在升高位置中，遮蔽環450容許薄膜框架408上之基板400在遮蔽環450與卡盤408A之間通過。在降低位置中，遮蔽環450位於薄膜框架408之頂表面上方(或位於安置在薄膜框架408上方之膠帶406之頂表面上方)不大於5mm之處。在降低位置中，遮蔽環450以有利地不直接接觸薄膜框架408(或安置在薄膜框架408上方之膠帶406之頂表面)，但與薄膜框架408充分接近以便確保在遮蔽環450與框架408之間(例如在電漿條件之德拜長度以內)不形成電漿。在示例性實施例中，當降低遮蔽環時，遮蔽環與框架408(或上層之膠帶406)之頂表面之間存在至少1mm(但不大於5mm)之間隙。例如嵌在環件408B內之升舉銷可在升高(移送)位置與降低(製程)位置之間提升及降低遮蔽環450。
在遮蔽環就位(例如已降低)之情況下，方法100 繼續進行電漿蝕刻操作106，在該操作中，半導體晶片經電漿蝕刻以在劃割器未穿過晶片整個厚度(例如50μm至75μm以上之半導體基板厚度)之情況下分割積體電路，及/或移除沿剝離路徑所發現之熱損害半導體。如第2C圖中所圖示， 電漿蝕刻前端前進穿過圖案化遮罩208中之間隙210以形成單一積體電路206。依據本發明之一實施例，蝕刻半導體晶片之步驟包括蝕刻利用雷射劃割製程所形成之溝槽，以最終完全蝕刻穿過半導體晶片。此舉在圖示基板204之第2C圖中及圖示晶片400之第4E圖中進行圖示。在第2C圖及第4E圖中圖示之示例性實施例中，電漿蝕刻分別在黏著薄膜214、406上停止，藉由溝槽416使半導體晶片400之個體化部分414(例如個體化部分414A及個體化部分414B)分開。
在一特定實施例中，在蝕刻製程期間，半導體晶片 204之材料之蝕刻速度大於每分鐘25μm。超高密度電漿源可用於晶粒分割製程中之電漿蝕刻部分。適合於執行該種電漿蝕刻製程之製程腔室實例係Applied Centura® SilviaTM蝕刻系統，該蝕刻系統可自美國加利福尼亞州桑尼維爾市之應用材料公司(Applied Materials)購得。Applied Centura® SilviaTM蝕刻系統組合電容式及感應式射頻耦合，該系統提供對離子密度及離子能量之控制，該控制比僅利用電容式耦合，甚至利用藉由磁性增強所提供之改良所可能達到之控制更為獨立。 此組合賦能離子密度與離子能量之有效解耦，以便在沒有具有潛在損害性之高直流偏壓位準之情況下達到相對較高密度之電漿，甚至在極低壓力下亦如此。多射頻源配置亦使得製程視窗格外寬。然而，可使用任何能夠蝕刻矽之電漿蝕刻腔室，至少在理論上如此，例如在產量並不具有最高重要性之情況下。
在示例性實施例中，深矽蝕刻用以按照大於習用矽 蝕刻速度(例如40μm或40μm以上)之約40%之蝕刻速度蝕刻單晶態矽基板或晶片204，同時維持基本精確的輪廓控制及幾乎無扇貝缺口之側壁。在一特定實施例中，使用穿過矽之通孔類型的蝕刻製程。該蝕刻製程基於產生自活性氣體之電漿，該氣體一般為基於氟之氣體，例如NF3、SF6、SiF4、C4F8、CHF3、XeF2，或能夠以相對較快之蝕刻速度蝕刻矽之任何其他反應性氣體。
在其他實施例中，電漿蝕刻操作106自劃割溝槽之 側壁移除一厚度之半導體。單一晶粒需要充分高之晶粒抗斷裂強度以確保可靠的晶粒拾取及放置以及後續之組裝過程。 已發現，在雷射剝離操作104之後存在之粗糙、損傷的側壁不可接受地降低晶粒抗斷裂強度。然而，亦已發現，用於毫微微秒雷射之矽基板中之損害層厚度小於3μm，及可藉由執行電漿蝕刻操作106以自由溝槽212曝露之側壁移除可比較厚度之半導體來達到更高之晶粒抗斷裂強度。
依據製程條件，垂直蝕刻速度預期為10μm/min， 水平蝕刻速度為該垂直蝕刻速度之50%與100%之間。由此，依據所需底切及/或基板之剩餘厚度，蝕刻時間一般在10秒至90秒內。在實施例中，晶片溫度在電漿蝕刻操作106期間升溫至至少50℃，及較有利地升溫至70℃與80℃之間達電漿蝕刻製程之至少一部分之久，以實現最高化學蝕刻速度，但最好將遮罩層維持在100℃以下之溫度以防止遮罩材料過度交聯及後續之遮罩移除困難。在低於100℃之溫度下，有利於維持遮罩之水溶性。
在實施例中，特別是蝕刻操作106分割基板400之 彼等實施例中，已發現，在電漿蝕刻之至少一部分期間，將背側冷卻氣體(例如He)壓力降至低於20mTorr是有利的，及更有利地為低於5mT。儘管經由卡盤408A表面供應至基板400背側之氣體量在該壓力下為最少，但已發現更高之背側壓力誘發嚴重的晶片彎曲，特別是在蝕刻前端即將通過晶片厚度之最後部分(例如最後50μm)之前時尤為如此。該種彎曲可導致一或更多個晶粒之災難式斷裂，因此需避免該種彎曲。在實施例中，整個電漿蝕刻操作在低於20mT之背側He壓力下執行，而在其他實施例中，背側He壓力隨增加之蝕刻歷時而在蝕刻配方步驟之間降低(例如隨時間而緩降)，以便允許在卡盤408A與基板400之間進行最佳冷卻，該冷卻允許用於既定剩餘最小基板厚度。然後，在分割製程之雷射劃割及電漿蝕刻部分之後及移除黏著薄膜406之前，移除圖案化遮罩410。
在電漿蝕刻操作106之後，單一積體電路仍耦接至 黏著薄膜。在操作107中，封裝組件罩殼可由此利用薄膜框架408，和在習用之拾取及放置封裝製程中可利用任何膠帶框架一樣。在該種實施例中，晶粒分離是基於單個晶粒利用習用之拾取及放置機器而進行。或者，可將諸如習用之防護切割膠帶之防護層塗覆至黏著薄膜406之相反側，例如如同在習用之切割膠帶/膠帶框架應用中進行切割之前對半導體側面進行之防護層塗覆一樣。
單個製程工具可經配置以執行混合雷射剝離及電漿 蝕刻分割製程中之眾多或全部操作。例如，第5圖圖示依據本發明之一實施例之晶片或基板之雷射及電漿切割的工具佈置之方塊圖。
請參看第5圖，製程工具500包括耦接有複數個負 載鎖504之工廠介面502(factory interface；FI)。群集工具506與工廠介面502耦接。群集工具506包括電漿蝕刻腔室508。 雷射劃割設備510亦耦接至工廠介面502。在一實施例中，製程工具500之總佔地面積可為約3500毫米(3.5米)x約3800毫米(3.8米)，如第5圖中所繪示。
在一實施例中，雷射劃割設備510容納雷射。在一 該種實施例中，雷射為基於毫微微秒之雷射。該雷射適合於執行混合雷射及蝕刻分割製程中之雷射剝離部分(該部分包括遮罩之使用)，例如上述之雷射剝離製程。在一實施例中，製程工具500中亦包括可移動平臺，該可移動平臺經配置以用於相對於雷射移動晶片或基板(或晶片或基板之載體)。 在一特定實施例中，雷射亦可移動。在一實施例中，雷射劃割設備510之總佔地面積可為約2240毫米x約1270毫米，如第5圖中所繪示。
在一實施例中，電漿蝕刻腔室508經配置以用於經 由圖案化遮罩中之間隙來蝕刻晶片或基板以分割複數個積體電路。在一該種實施例中，電漿蝕刻腔室508經配置以執行深矽蝕刻製程。在一特定實施例中，電漿蝕刻腔室508為Applied Centura® SilviaTM蝕刻系統，該蝕刻系統可自美國加利福尼亞州桑尼維爾市之應用材料公司(Applied Materials)購 得。電漿蝕刻腔室508可經特殊設計以用於深矽蝕刻，該深矽蝕刻用以產生單一積體電路，該等單一積體電路被容納在單個晶態矽基板或晶片之上或之中。在一實施例中，電漿蝕刻腔室508中包括高密度電漿源以有利於較高之矽蝕刻速度。在一實施例中，製程工具500之群集工具506部分中包括一個以上之電漿蝕刻腔室以賦能分割或切割製程之較高製造產量。
在一實施例中，電漿蝕刻腔室508包括卡盤，該卡 盤安置在腔室內以在電漿製程期間當晶片安置在膠帶框架上之時夾持晶片。工廠介面502可為適合之大氣埠，以便在具有雷射劃割設備510之外側製造設施與群集工具506之間提供介面。工廠介面502可包括具有機械臂或葉片之機器人以用於將晶片(或晶片之載體)自儲存單元(例如前開口統一盒)移送至群集工具506或雷射劃割設備510，或同時移送至該兩者內。
群集工具506可包括適合用於執行分割方法中之功 能的其他腔室。例如，在一實施例中，包括沉積室512，而非額外之蝕刻腔室。沉積室512可經配置以在晶片或基板之雷射劃割之前用於該晶片或基板之裝置層之上或上方之遮罩沉積。在一該種實施例中，沉積室512適合用於沉積光阻層。
實施例進一步包括電漿蝕刻腔室，該腔室具有腔室遮蔽環，該腔室遮蔽環經配置以覆蓋膠帶薄膜框架。第6圖圖示依據一實施例之包括腔室遮蔽環之蝕刻腔室之示意圖。
第6圖圖示電漿處理系統600之橫剖面示意圖，該 電漿處理系統包括一組件，該組件之溫度受控制。在一實施例中，電漿處理系統600經採用作為平臺500中之蝕刻腔室508。電漿處理系統600可為該項技術中已知之任何類型之處理腔室，包括電漿蝕刻腔室，例如但不限於由美國加利福尼亞州之應用材料公司(Applied Materials)製造之Applied Centura® SilviaTM蝕刻系統。
電漿處理系統600包括接地腔室605。經由開口615 將待處理工件(例如基板)400(在第6圖中之位置400A及400B中經圖示)載入位置400B，及將該工件安置在降至溫度控制卡盤408A之下降位置(400A)。基板尺寸可如工業中已知隨當前直徑為300mm及450mm之習用矽基板而變更。在特定實施例中，溫度控制卡盤408A包括複數個區，每一區可經獨立控制(例如藉由冷卻器677及/或溫度控制器675及/或控制器670)以達到溫度設定點，該設定點在該等區之間可為相同或不同。例如，溫度控制卡盤408A可包括鄰近於基板400中心之內部熱區及鄰近於基板400周緣/邊緣之外部熱區。黏附至基板400之薄膜框架408亦安置在卡盤408A上。控制器670可為任何形式之通用資料處理系統中之一者，該通用資料處理系統可用於工業設定中以用於控制多種子處理器及子控制器。一般而言，控制器670除其他常用組件之外亦包括中央處理單元(central processing unit；CPU)672，該中央處理單元與記憶體673及輸入/輸出(input/output；I/O)電路系統674通信。由CPU 672執行之軟體命令使得系統600例如將基板400載入電漿蝕刻腔室605內、自來源645導入一或更多種製 程氣體，及經由自射頻來源625、626及630中之一或更多者輸送射頻能量來激勵該等氣體進入電漿。本發明之部分可作為電腦程式產品提供，該電腦程式產品可包括上面儲存有指令之電腦可讀取媒體，該等指令可用以程式化電腦(或其他電子裝置)以控制蝕刻系統600執行第1圖之蝕刻方法100。 電腦可讀取媒體可包括但不限於軟碟、光碟、緊密光碟唯讀記憶體(compact disk read-only memory；CD-ROM)及磁性光碟、唯讀記憶體(read-only memory；ROM)、隨機存取記憶體(random access memory；RAM)、可擦式可程式唯讀記憶體(erasable programmable read-only memory；EPROM)、電可擦式可程式唯讀記憶體(electrically-erasable programmable read-only memory；EEPROM)、磁卡或光卡、快閃記憶體，或適合用於儲存電子指令之其他眾所熟知之類型的電腦可讀取儲存媒體。此外，本發明亦可作為含有電腦程式產品之程式檔案而經下載，其中，可將程式檔案自遠端電腦傳輸至發出請求之電腦。
蝕刻系統600進一步包括腔室遮蔽環450(在第6 圖中之位置450A及450B中經圖示)，該腔室遮蔽環可自升高位置450B(以虛線繪製)及降低位置450A移動，在該等位置上，該環件450在電漿處理期間遮蔽框架408而不覆蓋基板400之任何部分。第6圖中繪示之腔室遮蔽環450可具有在第4D圖之上下文中其他處所述之特性中的一個、一些或全部特性。
製程氣體自氣源645經由質量流量控制器649被供 應至腔室605之內部。腔室605經由連接至高容量真空泵堆疊655的排氣閥651而抽真空。
當將電漿功率應用至腔室605時，電漿在基板400 上方之處理區域中形成。第一電漿偏壓功率625經由傳輸線628耦合至卡盤408A(例如陰極)以激勵電漿。電漿偏壓功率625之頻率通常較低，該頻率在約2MHz至60MHz之間，及該頻率在一特定實施例中處於13.56MHz之頻帶中。在示例性實施例中，電漿處理系統600包括以約2MHz之頻帶操作之第二電漿偏壓功率626，該第二電漿偏壓功率與電漿偏壓功率625連接至同一射頻匹配器627以提供雙頻偏壓功率。 在用於示例性300mm基板之雙頻偏壓功率實施例中，對於500W與20000W之間的總偏壓功率(W總偏壓)而言，13.56MHz產生器供應500W與10000W之間的功率，而2MHz產生器供應0W與10000W之間的功率。在另一雙頻偏壓功率實施例中，對於100W與20000W之間的總偏壓功率(W總偏壓)而言，60MHz產生器供應100W與8000W之間的功率，而2MHz產生器供應0W與10000W之間的功率。
電漿來源功率630經由匹配器(未繪示)耦合至電 漿產生元件635(例如噴淋頭)，該電漿產生元件相對於卡盤408A可為陽極，以提供較高頻率之來源功率以激勵電漿。電漿來源功率630通常比電漿偏壓功率625具有更高之頻率(例如在100MHz與180MHz之間)，及在一特定實施例中，該頻率處於162MHz之頻帶中。在特定實施例中，最高來源在100W與5000W之間操作。偏壓功率更為直接地影響基板400 上之偏壓電壓，從而控制基板400之離子轟擊，而來源功率則更為直接地影響電漿密度。
應注意，該等示例性功率範圍係用於處理直徑為300 mm之工件(例如12吋晶片)，及功率位準預期可隨著系統之後續產生而調節，以便維持至少相同之功率密度(亦即，瓦特/基板面積之單位)。例如，在系統600經配置以用於450mm基板之實施例中，上述功率範圍增大的倍數在2與2.5之間。
將理解，上文之描述僅以說明為目的，而不具有限制性。例如，儘管圖式中之流程圖圖示由本發明之某些實施例執行之操作之特定次序，但應理解，該種次序並非必需(例如，替代性實施例可以不同次序執行該等操作，組合某些操作，重疊某些操作，等)。而且，在閱讀及理解上文之描述之後，眾多其他實施例將對熟習該項技術者顯而易見。儘管本發明已參考具體之示例性實施例進行描述，但將認可，本發明並非限定於所述之實施例，而是可在符合所附之申請專利範圍的精神及範疇之情況下利用潤飾及更動得以實施。因此，本發明之範疇應參考所附之申請專利範圍及該等申請專利範圍所賦權之同等項之全部範疇而決定。
400‧‧‧晶片/待處理工件
408‧‧‧薄膜框架
408A‧‧‧卡盤
408B‧‧‧外側孔環
450‧‧‧遮蔽環

Claims (28)

  1. 一種切割一半導體晶片之方法，該半導體晶片包括複數個積體電路，該方法包括以下步驟：將該半導體晶片耦接至一薄膜框架；在該半導體晶片上方形成一遮罩，該遮罩覆蓋及保護該等積體電路；利用一雷射劃割製程來圖案化該遮罩以提供具有間隙之一圖案化遮罩，從而曝露該等積體電路之間的該半導體晶片之區域；將耦接至該薄膜框架之該半導體晶片移送至一電漿蝕刻腔室；用一腔室遮蔽環覆蓋該薄膜框架，但不用該腔室遮蔽環覆蓋該半導體晶片之任何部分；及在將該半導體晶片耦接至該薄膜框架之同時，經由該圖案化遮罩中之該等間隙電漿蝕刻該半導體晶片以形成單一積體電路。
  2. 如請求項1所述之方法，其中將耦接至該薄膜框架之該半導體晶片移送至該電漿蝕刻腔室之步驟進一步包括以下步驟：將該半導體晶片安置在一溫度控制卡盤表面上方，及將該薄膜框架安置在一溫度控制孔環之一頂表面上方，該溫度控制孔環安置在該溫度控制卡盤表面周圍。
  3. 如請求項2所述之方法，該方法進一步包括以下步驟： 冷卻該溫度控制卡盤表面及該溫度控制孔環之該頂表面。
  4. 如請求項2所述之方法，其中冷卻該溫度控制卡盤表面及該溫度控制孔環之該頂表面之步驟包括將該卡盤表面及該孔環之該頂表面冷卻至低於0℃。
  5. 如請求項3所述之方法，其中冷卻該溫度控制卡盤表面之步驟包括在電漿蝕刻該半導體晶片之同時，將一氣體經由該溫度控制卡盤表面供應至該半導體晶片之一背側。
  6. 如請求項5所述之方法，其中經由該溫度控制卡盤表面供應該氣體之步驟包括提供一流動速率，該流動速率足以維持一背側壓力不大於3mT。
  7. 如請求項1所述之方法，其中將耦接至該薄膜框架之該半導體晶片移送至該電漿蝕刻腔室之步驟進一步包括將該半導體晶片及該薄膜框架安置在一溫度控制卡盤表面上方。
  8. 如請求項1所述之方法，其中該遮蔽環之一外徑大於該薄膜框架之一外徑。
  9. 如請求項1所述之方法，其中該遮蔽環藉由一組升舉銷而黏附至該電漿蝕刻腔室，該組升舉銷經配置以在一升高位置與一降低位置之間提升及降低該遮蔽環。
  10. 如請求項1所述之方法，其中該腔室遮蔽環藉由1mm至5mm之一間隙與該薄膜框架之一頂表面分開。
  11. 如請求項1所述之方法，其中該半導體晶片之一厚度範圍為25μm至300μm，及該半導體晶片之一直徑在300mm與450mm之間。
  12. 一種切割一基板之方法，該基板包括複數個積體電路(integrated circuit；IC)，該方法包括以下步驟：將該基板耦接至一薄膜框架；在該基板上方形成一遮罩，該遮罩覆蓋及保護該等積體電路；利用一雷射劃割製程來圖案化該遮罩以提供具有間隙之一圖案化遮罩，從而曝露該等積體電路之間的該基板之區域；利用該雷射劃割製程剝離該圖案化遮罩中該等間隙內之該基板的整體厚度以分割該等積體電路；及將耦接至該薄膜框架之該基板移送至一電漿蝕刻腔室；用一腔室遮蔽環覆蓋該薄膜框架，但不用該腔室遮蔽環覆蓋該基板之任何部分；及電漿蝕刻藉由該雷射劃割製程而經曝露之基板表面。
  13. 如請求項12所述之方法，其中將耦接至該薄膜框架之該基板移送至該電漿蝕刻腔室之步驟進一步包括以下步驟：將該基板安置在一溫度控制卡盤表面上方，及將該薄膜框架安置在一溫度控制孔環之一頂表面上方，該溫度控制孔環安置在該溫度控制卡盤表面周圍。
  14. 如請求項13所述之方法，該方法進一步包括以下步驟：冷卻該溫度控制卡盤表面及該溫度控制孔環之該頂表面。
  15. 如請求項14所述之方法，其中冷卻該溫度控制卡盤表面及該溫度控制孔環之該頂表面之步驟包括將該卡盤表面及該孔環之該頂表面冷卻至低於0℃。
  16. 如請求項14所述之方法，其中冷卻該溫度控制卡盤表面之步驟包括在電漿蝕刻該基板之同時，將一氣體經由該溫度控制卡盤表面供應至該基板之一背側。
  17. 如請求項16所述之方法，其中經由該溫度控制卡盤表面供應該氣體之步驟包括提供一流動速率，該流動速率足以維持一背側壓力不大於3mT。
  18. 如請求項12所述之方法，其中將耦接至該薄膜框架之該基板移送至該電漿蝕刻腔室之步驟進一步包括將該基板及該薄膜框架安置在一溫度控制卡盤表面上方。
  19. 一種用於切割一半導體晶片之系統，該半導體晶片包括複數個積體電路(integrated circuit；IC)，該系統包括：一雷射劃割模組，用以圖案化安置在該半導體晶片上方之一遮罩以形成一溝槽，該溝槽曝露該等積體電路之間的該半導體晶片之區域；一電漿蝕刻腔室，耦接至該雷射劃割模組以經由該圖案化遮罩中之該等間隙電漿蝕刻該半導體晶片而形成單一積體電路，該電漿蝕刻腔室包括：一溫度控制卡盤，用以在一蝕刻製程期間於該半導體晶片耦接至一薄膜框架之同時支撐該半導體晶片；及一腔室遮蔽環，經配置以在不覆蓋該半導體晶片之任何部分的情況下覆蓋該薄膜框架。
  20. 如請求項19所述之系統，其中該電漿蝕刻腔室進一步包括：一溫度控制孔環，安置在該溫度控制卡盤周圍，該溫度控制孔環用以支撐該薄膜框架。
  21. 如請求項20所述之系統，該系統進一步包括一冷卻器，該冷卻器耦接至該卡盤及該溫度控制孔環，該冷卻器經配置以在該電漿蝕刻期間冷卻該卡盤及該孔環。
  22. 如請求項21所述之系統，其中該冷卻器經進一步配置以在該電漿蝕刻之該整個歷時期間將該卡盤及該孔環維持在低於0℃之一溫度下。
  23. 如請求項19所述之系統，其中該卡盤之一外徑大於該薄膜框架之一內徑。
  24. 一種切割一半導體晶片之方法，該半導體晶片包括複數個積體電路，該方法包括以下步驟：將該半導體晶片耦接至一薄膜框架；在該半導體晶片上方形成一遮罩，該遮罩覆蓋及保護該等積體電路；將該半導體晶片安置在一電漿腔室之一溫度控制卡盤表面上方，及將該薄膜框架安置在一溫度控制孔環之一頂表面上方，該溫度控制孔環安置在該溫度控制卡盤表面周圍；用一腔室遮蔽環覆蓋該薄膜框架，但不用該腔室遮蔽環覆蓋該半導體晶片之任何部分；及在將該半導體晶片耦接至該薄膜框架之同時電漿蝕刻該半導體晶片。
  25. 如請求項24所述之方法，該方法進一步包括以下步驟：冷卻該溫度控制卡盤表面及該溫度控制孔環之該頂表面。
  26. 如請求項25所述之方法，其中冷卻該溫度控制卡盤表面及該溫度控制孔環之該頂表面的步驟包括將該卡盤表面及該孔環之該頂表面冷卻至低於0℃。
  27. 如請求項25所述之方法，其中冷卻該溫度控制卡盤表面之步驟包括在電漿蝕刻該半導體晶片之同時，將一氣體經由該溫度控制卡盤表面供應至該半導體晶片之一背側。
  28. 如請求項27所述之方法，其中經由該溫度控制卡盤表面供應該氣體之步驟包括提供一流動速率，該流動速率足以維持一背側壓力不大於3mT。
TW103102511A 2013-01-25 2014-01-23 用於薄膜框架晶片應用之具有蝕刻腔室遮蔽環的雷射及電漿蝕刻的晶片切割 TWI640037B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361757031P 2013-01-25 2013-01-25
US61/757,031 2013-01-25
US14/158,529 2014-01-17
US14/158,529 US9236305B2 (en) 2013-01-25 2014-01-17 Wafer dicing with etch chamber shield ring for film frame wafer applications

Publications (2)

Publication Number Publication Date
TW201436015A true TW201436015A (zh) 2014-09-16
TWI640037B TWI640037B (zh) 2018-11-01

Family

ID=51223377

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103102511A TWI640037B (zh) 2013-01-25 2014-01-23 用於薄膜框架晶片應用之具有蝕刻腔室遮蔽環的雷射及電漿蝕刻的晶片切割

Country Status (5)

Country Link
US (1) US9236305B2 (zh)
JP (1) JP6509744B2 (zh)
KR (1) KR102199301B1 (zh)
TW (1) TWI640037B (zh)
WO (1) WO2014116734A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI732576B (zh) * 2020-06-02 2021-07-01 梭特科技股份有限公司 微型機器人裝置及微晶粒排列系統

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105705B2 (en) 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US20150020974A1 (en) * 2013-07-19 2015-01-22 Psk Inc. Baffle and apparatus for treating surface of baffle, and substrate treating apparatus
JP6113019B2 (ja) * 2013-08-07 2017-04-12 株式会社ディスコ ウエーハの分割方法
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8932939B1 (en) * 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9117868B1 (en) * 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US11195756B2 (en) * 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
CN106024682B (zh) * 2015-03-31 2020-07-21 松下知识产权经营株式会社 等离子处理装置以及等离子处理方法
GB201518756D0 (en) 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
US9691625B2 (en) * 2015-11-04 2017-06-27 Lam Research Corporation Methods and systems for plasma etching using bi-modal process gas composition responsive to plasma power level
JP6560969B2 (ja) * 2015-12-01 2019-08-14 株式会社ディスコ ウエーハの分割方法
JP6524534B2 (ja) * 2016-03-09 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6827676B2 (ja) * 2017-01-10 2021-02-10 株式会社ディスコ 半導体デバイスチップ及び半導体デバイスチップの製造方法
JP2018156973A (ja) * 2017-03-15 2018-10-04 株式会社ディスコ ウェーハの加工方法
DE102017213181A1 (de) * 2017-07-31 2019-01-31 Carl Zeiss Smt Gmbh Optische Anordnung für EUV-Strahlung mit einer Abschirmung zum Schutz vor der Ätzwirkung eines Plasmas
US20200194270A1 (en) * 2018-12-13 2020-06-18 Asm Technology Singapore Pte Ltd Plasma chemical processing of wafer dies
WO2021059900A1 (ja) * 2019-09-27 2021-04-01 パナソニックＩｐマネジメント株式会社 ダイシングシステムおよびダイシング方法
GB201917988D0 (en) * 2019-12-09 2020-01-22 Spts Technologies Ltd A semiconductor wafer dicing process
GB201918333D0 (en) 2019-12-12 2020-01-29 Spts Technologies Ltd A semiconductor wafer dicing process
KR102458561B1 (ko) 2020-11-28 2022-10-25 주식회사 테크네스트 웨이퍼 엣지 파티클 제거 장치

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
DE69427882T2 (de) 1993-02-01 2002-04-11 Canon Kk Flüssigkristallanzeige
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JP3395490B2 (ja) * 1995-11-30 2003-04-14 ソニー株式会社 レジスト・アッシング方法およびこれに用いるアッシング装置
DE69725245T2 (de) 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
AU2001227764A1 (en) 2000-01-10 2001-07-24 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光系统和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
CN1515025A (zh) 2002-02-25 2004-07-21 ������������ʽ���� 半导体片的分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
WO2003090258A2 (en) 2002-04-19 2003-10-30 Xsil Technology Limited Laser machining
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
EP1575081A1 (en) 2002-10-28 2005-09-14 Tokyo Seimitsu Co.,Ltd. Expansion method and device
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
JP4592270B2 (ja) * 2003-10-06 2010-12-01 日東電工株式会社 半導体ウエハの支持材からの剥離方法およびこれを用いた装置
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4559801B2 (ja) 2004-09-06 2010-10-13 東京エレクトロン株式会社 ウエハチャック
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP5357639B2 (ja) * 2009-06-24 2013-12-04 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP5356962B2 (ja) 2009-09-21 2013-12-04 東京エレクトロン株式会社 載置機構、ダイシングフレーム付きウエハの搬送方法及びこの搬送方法に用いられるウエハ搬送用プログラム
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8507363B2 (en) * 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI732576B (zh) * 2020-06-02 2021-07-01 梭特科技股份有限公司 微型機器人裝置及微晶粒排列系統

Also Published As

Publication number Publication date
TWI640037B (zh) 2018-11-01
JP6509744B2 (ja) 2019-05-08
KR20150109459A (ko) 2015-10-01
WO2014116734A1 (en) 2014-07-31
KR102199301B1 (ko) 2021-01-06
US9236305B2 (en) 2016-01-12
US20140213041A1 (en) 2014-07-31
JP2016506087A (ja) 2016-02-25

Similar Documents

Publication Publication Date Title
TWI640037B (zh) 用於薄膜框架晶片應用之具有蝕刻腔室遮蔽環的雷射及電漿蝕刻的晶片切割
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
US8969177B2 (en) Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
JP6223325B2 (ja) レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層
TWI605506B (zh) 用於極薄晶圓之利用雷射剝離與電漿蝕刻損害移除之基板切割
TWI641075B (zh) 改善晶圓塗覆
JP6602850B2 (ja) プラズマダイシング中のダイシングテープ熱管理のための冷却ペデスタル
US9252057B2 (en) Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
JP6556759B2 (ja) プラズマダイシング中にウエハフレーム支持リングを冷却することによるダイシングテープ熱管理
TWI667709B (zh) 用於改良晶圓塗佈處理之烘烤工具
US8927393B1 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
TW202224091A (zh) 用於電漿蝕刻晶圓單分處理的陰影環套件
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩