TW201423302A - 電壓調整器 - Google Patents

Abstract

[課題]提供低消耗電流，且在非調整狀態下於電源電壓變高時可以抑制在輸出端子產生過大的過衝。[解決手段]其構成為具備：檢測出在輸出電壓產生過衝，限制輸出電晶體之電流的過衝限制電路，和根據輸出端子之電壓和流通於輸出電晶體之電流，檢測出電壓調整器為非調整狀態之非調整狀態檢測電路，過衝限制電路係藉由非調整狀態檢測電路之檢測訊號而控制動作電流。

Description

電壓調整器

本發明係關於電壓調整器之過衝抑制電路。

針對以往之電壓調整器予以說明。第4圖為表示以往之電壓調整器的電路圖。

以往之電壓調整器具備有基準電壓電路101、誤差放大電路102、誤差放大電路102之偏壓電路103、輸出電晶體之PMOS電晶體104、分壓電阻電路105、放大器301、放大器301之偏壓電路302，和PMOS電晶體108。

PMOS電晶體104係被連接於電源端子和輸出端子109之間。輸出反饋電壓Vfb之分壓電阻電路105被連接於輸出端子109和接地端子之間。誤差放大電路102係在反轉輸入端子連接基準電壓電路101，非反轉輸入端子被輸入反饋電壓Vfb，輸出端子被連接於PMOS電晶體104之閘極。偏壓電路103係對誤差放大電路102供給動作電流。PMOS電晶體108係被連接於電源端子和PMOS電晶體104之閘極之間。放大器301係在非反轉輸入端子 連接基準電壓電路101，反轉輸入端子被輸入反饋電壓Vfb，輸出端子被連接於PMOS電晶體108之閘極。偏壓電路302係對放大器電路301供給動作電流。

放大器301比較被輸入之反饋電壓Vfb和基準電壓Vref。於反饋電壓Vfb低於基準電壓Vref之時，放大器301輸出Hi訊號而使PMOS電晶體108斷開。當在輸出端子109之輸出電壓Vout產生過衝，反饋電壓Vfb高於基準電壓Vref時，放大器301輸出Lo訊號而使PMOS電晶體108接通。

以往之電壓調整器係如此地動作，可以防止輸出端子109之輸出電壓Vout之過衝變大(例如，參照專利文獻1)。

[先行技術文獻] [專利文獻]

[專利文獻1]日本特開2005-301439號公報

但是，以往之電壓調整器係在電源電壓低，輸出端子109輸出低於特定輸出電壓Vout之電壓的狀態(以下，稱為非調整狀態)，於電源電壓變高時，有在輸出端子109產生過大之過衝的課題。再者，為了防止過大之過衝，必須增加放大器301之偏壓電路302流通的電流，因此有電壓調整器之消耗電流變多之課題。

本發明係鑒於上述課題而創作出，提供低消耗電流，且在非調整狀態下於電源電壓變高時可以抑制在輸出端子產生過大過衝的電壓調整器。

為了解決以往之課題，本發明之具備有過衝抑制電路的電壓調整器為下述般之構成。

具備：檢測出在輸出電壓產生過衝，限制輸出電晶體之電流的過衝限制電路，和根據輸出端子之電壓和流通於輸出電晶體之電流，檢測出電壓調整器為非調整狀態之非調整狀態檢測電路，過衝限制電路係藉由非調整狀態檢測電路之檢測訊號而控制動作電流。

本發明之具備有過衝抑制電路的電壓調整器具有可以以低消耗電流，抑制在非調整狀態下電源電壓變高時產生之輸出電壓的過衝之效果。

101‧‧‧基準電壓電路

102‧‧‧誤差放大電路

103、111‧‧‧偏壓電路

105‧‧‧分壓電阻電路

107‧‧‧過衝控制電路

201‧‧‧比較電路

圖1為具備有第1實施形態之過衝抑制電路的電壓調整器之電路圖。

圖2為具備有第2實施形態之過衝抑制電路的電壓調整器之電路圖。

圖3為表示本實施形態之過衝抑制電路之一例的電路圖。

圖4為以往之具備有過衝抑制電路的電壓調整器之電路圖。

以下，針對本發明之實施形態參照圖面予以說明。

[第1實施型態]

圖1為本實施形態之具備有過衝抑制電路的電壓調整器之電路圖。

本實施形態之電壓調整器具備有基準電壓電路101、誤差放大電路102、誤差放大電路102之偏壓電路103、輸出電晶體104、分壓電阻電路105、非調整狀態檢測電路106、過衝控制電路107和PMOS電晶體108。非調整狀態檢測電路106和過衝控制電路107構成過衝抑制電路。

分壓電阻電路105被連接於輸出端子109和接地端子之間。誤差大電路102係對非反轉輸入端子輸入反饋電壓Vfb，對反轉輸入端子輸入基準電壓Vref。輸出電晶體104係在閘極連接誤差放大電路102之輸出端子，源極連接於電源端子，汲極連接於輸出端子109。非調整狀態檢測電路106係被輸入輸出端子109之電壓和電源端 子之電壓，輸出端子被連接於過衝控制電路107。過衝控制電路107輸入反饋電壓Vfb和基準電壓Vref，輸出端子被連接於偏壓電路103和PMOS電晶體108之閘極。

分壓電阻電路105係將輸出端子109之輸出電壓Vout予以分壓，輸出反饋電壓Vfb。誤差放大電路102比較基準電壓電路101輸出之基準電壓Vref和反饋電壓Vrb。輸出電晶體104藉由誤差放大電路102之輸出電壓而被控制，具有將輸出端子109之電壓保持一定之功能。非調整狀態檢測電路106根據流通於輸出電晶體104之電流和輸出端子109之輸出電壓Vout而檢測出非調整狀態。過衝控制電路107係根據基準電壓Vref和反饋電壓Vfb而檢測出輸出端子109之過衝，而控制PMOS電晶體108和偏壓電路103。過衝控制電路107係接受非調整狀態檢測電路106之檢測訊號Vdet，而過衝控制電路107之動作電流。

過衝控制電路107就一例而言以圖3所示般之電路所構成。圖3所示之過衝控制電路107具備有被輸入基準電壓Vref和反饋電壓Vfb之放大器301，和輸入非調整狀態檢測電路106之檢測訊號Vdet而控制放大器301之動作的偏壓電路302。

但是，過衝控制電路107若為用以實現檢測出輸出端子109之過衝的功能之電路即可，電路構成並不特別限定。再者，偏壓電路103若為接受過衝控制電路107之訊號而增加電流的定電流電路即可，電路構成並不 特別限定。

非調整狀態檢測電路106具備有PMOS電晶體110、112、113、116、117、120、121，和NMOS電晶體114、115、118、119，和定電流源111。

PMOS電晶體110係源極被連接於輸出端子109，閘極和汲極被連接於定電流源111。PMOS電晶體112係源極被連接於PMOS電晶體113之汲極，閘極被連接於PMOS電晶體110之閘極和汲極，汲極被連接於NMOS電晶體114之閘極和汲極。PMOS電晶體113係源極被連接於電源端子，閘極被連接於誤差放大電路102之輸出端子。NMOS電晶體114係源極被連接於接地端子，閘極和汲極被連接於NMOS電晶體115之閘極。PMOS電晶體116係源極被連接於PMOS電晶體117之汲極，閘極被連接於PMOS電晶體110之閘極和汲極，汲極被連接於NMOS電晶體118之閘極和汲極。PMOS電晶體117係源極被連接於電源端子，閘極被連接於誤差放大電路102之輸出端子。NMOS電晶體118係源極被連接於接地端子，閘極和汲極被連接於NMOS電晶體119之閘極。NMOS電晶體119係源極被連接於接地端子，汲極被連接於PMOS電晶體120之閘極和汲極。PMOS電晶體120係源極被連接於電源端子，閘極和汲極被連接於PMOS電晶體121之閘極。PMOS電晶體121和NMOS電晶體115被連接於電源端子和接地端子之間，其連接節點成為非調整狀態檢測電路106之輸出端子。

PMOS電晶體110和定電流源111檢測出輸出端子109之狀態。PMOS電晶體112和PMOS電晶體113和NMOS電晶體114構成第一檢測電路，將其檢測結果輸出至NMOS電晶體115之閘極。PMOS電晶體116和PMOS電晶體117和NMOS電晶體118及NMOS電晶體119和PMOS電晶體120構成第二檢測電路，將其檢測結果輸出至PMOS電晶體121之閘極。PMOS電晶體121和NMOS電晶體115由於被輸入至閘極之訊號使得流動之電流變化，依據其平衡，訊號Vdet被輸出至非調整狀態檢測電路106之輸出端子。

如此上述般之過衝抑制電路係如下述般動作而抑制輸出端子109之過衝。

將電源電壓十分高，輸出端子109之輸出電壓Vout接近於特定電壓之狀態設為一般狀態。將電源電壓低，輸出端子109輸出較特定之輸出電壓Vout低的電壓之狀態設為非調整狀態。非調整狀態檢測電路106之各電晶體被設計成例如下述般。

將輸出電晶體104之電流進行鏡射的PMOS電晶體113和PMOS電晶體117係設計PMOS電晶體113之一方的鏡射比大。將PMOS電晶體110之電流進行鏡射的PMOS電晶體112和PMOS電晶體116係設計PMOS電晶體116之一方的鏡射比大。在一般狀態下，PMOS電晶體112和PMOS電晶體116流通之電流，設計成較PMOS 電晶體113和PMOS電晶體117流通之電流多很多。

在一般動作狀態下，PMOS電晶體113較PMOS電晶體117流通更多的電流。將該些電流進行鏡射之結果，NMOS電晶體115流通比PMOS電晶體121更多的電流。因此，非調整狀態檢測電路106對輸出端子輸出Lo之訊號Vdet，表示輸出電晶體104處於飽和狀態。

過衝控制電路107接受Lo之訊號Vdet，減少動作電流而成為一般狀態。

當電壓調整器成為非調整狀態時，電源電壓和輸出電壓Vout之差變小。PMOS電晶體113和PMOS電晶體117因輸出電壓Vout低，故閘極被輸入Lo之電壓成為接通(ON)。因此，PMOS電晶體113和PMOS電晶體117之汲極電壓成為電源電壓。即是，PMOS電晶體113和PMOS電晶體117之汲極電壓接近輸出電壓Vout。PMOS電晶體110係輸出電壓Vout變低，偏差電路111的流動電流十分少，故可以流通電流。因此，PMOS電晶體110之閘極電壓成為因應偏壓電路111和PMOS電晶體110之阻抗和輸出電壓Vout之電壓。然後，PMOS電晶體112和PMOS電晶體116之閘極電壓與PMOS電晶體110之閘極電壓相等。再者，PMOS電晶體112和PMOS電晶體116之源極電壓成為以PMOS電晶體110之閘極電壓和PMOS電晶體112和PMOS電晶體116之臨界值決定的電壓。

如此之狀態下，PMOS電晶體112和PMOS 電晶體116流通之電流，較PMOS電晶體113和PMOS電晶體117流通之電流少。因此，PMOS電晶體116因鏡比大於PMOS電晶體112，故PMOS電晶體116流通較PMOS電晶體112多的電流。將該些電流進行鏡射之結果，PMOS電晶體121流通比NMOS電晶體115更多的電流。因此，非調整狀態檢測電路106對輸出端子輸出Hi之訊號Vdet，表示電壓調整器處於非調整狀態。

過衝控制電路107接受Hi之訊號Vdet，增加動作電流而成為高速動作狀態。因此，電源電壓從該狀態變高，即使在輸出端子109產生過衝，過衝控制電路107亦可以迅速地檢測出過衝，而控制偏壓電路103和PMOS電晶體108。然後，可以抑制輸出端子109之過衝。

如上述記載般，本實施形態之電壓調整器之過衝抑制電路，因在一般狀態下成為過衝控制電路107之動作電流少的低消耗電流，故可以減少消耗電流。再者，當非調整狀態檢測電路106檢測出電壓調整器之非調整狀態時，因過衝控制電路107之動作電流變多，故可以迅速地抑制輸出端子109之過衝。

[第2實施型態]

圖2為表示第2實施型態之電壓調節器之電路圖。第2實施形態之電壓調整器係將非調整狀態檢測電路106構成下述般。

第一檢測電路係由PMOS電晶體112和 PMOS電晶體113和電阻202構成。第二檢測電路係由PMOS電晶體116和PMOS電晶體117和電阻203構成。被輸入各檢測結果的比較電路201之輸出端子構成非調整狀態檢測電路106之輸出端子。

即使設為如此之電路構成，亦可以取得與第1實施形態相同之效果。

如上述說明般，若藉由本實施形態之電壓調整器，在一般狀態下，不會有不需要之電流流入過衝抑制電路之情形，有可以減少消耗電流之效果。

並且，本實施形態之電壓調整器係當檢測出過衝之時，係以藉由過衝控制電路107之訊號，減少輸出電晶體104之電流，使偏壓電路103之電流增加的構成來作說明。但是，藉由過衝控制電路107之訊號，即使為僅控制其中一方之構成，因具有抑制過衝之效果，故並不特別限定於此。

101‧‧‧基準電壓電路

102‧‧‧誤差放大電路

103、111‧‧‧偏壓電路

104‧‧‧輸出電晶體

105‧‧‧分壓電阻電路

106‧‧‧非調整狀態檢測電路

107‧‧‧過衝控制電路

108‧‧‧PMOS電晶體

109‧‧‧輸出端子

110、112、113、116、117、120、121‧‧‧PMOS電晶體

114、115、118、119‧‧‧NMOS電晶體

Claims (3)

1. 一種電壓調整器，其特徵為：具備誤差放大電路，其係放大並輸出將輸出電晶體輸出之輸出電壓進行分壓後的分壓電壓和基準電壓之差，並控制上述輸出電晶體之閘極；過衝限制電路，其係檢測出在上述輸出電壓產生過衝，並限制上述輸出電晶體之電流；及非調整狀態檢測電路，其係根據上述輸出電壓和流通於上述輸出電晶體之電流，檢測出電壓調整器為非調整狀態，上述過衝限制電路係藉由上述非調整狀態檢測電路之檢測訊號而控制動作電流。
2. 如申請專利範圍第1項所記載之電壓調整器，其中上述非調整狀態檢測電路具備：第一檢測電路及第二檢測電路，及輸入上述第一檢測電路和上述第二檢測電路之輸出，輸出檢測訊號的輸出電路，在一般狀態下，上述第一檢測電路較上述第二檢測電路流通更多電流，在非調整狀態下，上述第二檢測電路較上述第一檢測電路流通更多電流，上述輸出電路係因應上述第一檢測電路之電流和上述第二檢測電路之電流，輸出檢測訊號。
3. 如申請專利範圍第2項所記載之電壓調整器，其中上述第一檢測電路和上述第二檢測電路具備將電流轉換成電壓之電路，上述輸出電路係因應將上述第一檢測電路之電流轉換後的電壓和將上述第二檢測電路之電流轉換後的電壓，輸出檢測訊號。