TW201419543A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201419543A
TW201419543A TW102136357A TW102136357A TW201419543A TW 201419543 A TW201419543 A TW 201419543A TW 102136357 A TW102136357 A TW 102136357A TW 102136357 A TW102136357 A TW 102136357A TW 201419543 A TW201419543 A TW 201419543A
Authority
TW
Taiwan
Prior art keywords
electrode layer
film
transistor
insulating film
oxide semiconductor
Prior art date
Application number
TW102136357A
Other languages
English (en)
Other versions
TWI615974B (zh
Inventor
Shunpei Yamazaki
Hideomi Suzawa
Shinya Sasagawa
Tetsuhiro Tanaka
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201419543A publication Critical patent/TW201419543A/zh
Application granted granted Critical
Publication of TWI615974B publication Critical patent/TWI615974B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種抑制氧化物半導體層中的氧缺陷的增加的半導體裝置。此外，提供一種電特性良好的半導體裝置。此外，提供一種可靠性高的半導體裝置。在其通道形成區域包括氧化物半導體層的半導體裝置中，使用以與氧化物半導體層的下側接觸的方式設置的氧化物絕緣膜和以與氧化物半導體層的上側接觸的方式設置的閘極絕緣膜，將該氧化物絕緣膜或該閘極絕緣膜中的氧供應到氧化物半導體層中。此外，藉由作為用於源極電極層及汲極電極層的金屬膜使用導電氮化物，抑制氧擴散到該金屬膜。

Description

半導體裝置
本發明係關於具有氧化物半導體的半導體裝置以及該半導體裝置的製造方法。
在本說明書中，半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置，因此電光裝置、半導體電路以及電子裝置都是半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體(也稱為薄膜電晶體(TFT))的技術引人注目。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽系半導體材料被廣泛地周知，而作為其他材料，氧化物半導體膜受到注目。
例如，在專利文獻1中，已公開有作為電晶體的活性層使用包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物半導體的電晶體。
[專利文獻1]日本專利申請公開第2006-165528號公報
已知氧化物半導體中的氧缺陷成為施體，而當將氧化物半導體用於電晶體的通道形成區域時，較佳為使用氧缺陷極少的氧化物半導體層。
但是，即使在初期的氧化物半導體層中的氧缺陷少的情況下，也有可能因各種主要原因而氧缺陷增加。如果氧化物半導體層中的氧缺陷增加，則導致電特性的劣化，諸如電晶體的常導通化、洩漏電流的增大、壓力施加所導致的臨界電壓的漂移等。
因此，本發明的一個方式的課題之一是提供可以抑制氧化物半導體層中的氧缺陷的增加的半導體裝置。此外，本發明的一個方式的課題之一是提供電特性良好的半導體裝置。此外，本發明的一個方式的課題之一是提供可靠性高的半導體裝置。
在本發明的一個方式中，在其通道形成區域包括氧化物半導體層的半導體裝置中，使用以與氧化物半導體層的下側接觸的方式設置的氧化物絕緣膜和以與氧化物半導體層的上側接觸的方式設置的閘極絕緣膜，將該氧化物絕緣膜或該閘極絕緣膜中的氧供應到氧化物半導體層中。此外，藉由作為用於源極電極層及汲極電極層的金屬膜使用導電氮化物，抑制氧擴散或移動到該金屬膜。更詳 細的說明如下。
本發明的一個方式是一種半導體裝置，該半導體裝置包括：氧化物絕緣膜；形成在氧化物絕緣膜上的氧化物半導體層；與氧化物半導體層接觸的第一源極電極層及第一汲極電極層；分別覆蓋第一源極電極層及第一汲極電極層並與氧化物半導體層接觸的第二源極電極層及第二汲極電極層；形成在氧化物絕緣膜、氧化物半導體層、第二源極電極層及第二汲極電極層上的閘極絕緣膜；形成在閘極絕緣膜上並形成在與氧化物半導體層重疊的位置上的閘極電極層；以及形成在閘極絕緣膜及閘極電極層上的保護絕緣膜，閘極絕緣膜的一部分在第二源極電極層及第二汲極電極層的外部區域與氧化物絕緣膜接觸。
此外，本發明的另一個方式是一種半導體裝置，該半導體裝置包括：氧化物絕緣膜；形成在氧化物絕緣膜上的氧化物半導體層；與氧化物半導體層接觸的第一源極電極層及第一汲極電極層；分別與第一源極電極層及第一汲極電極層接觸並與氧化物半導體層接觸的第二源極電極層及第二汲極電極層；形成在氧化物絕緣膜、氧化物半導體層、第一源極電極層、第一汲極電極層、第二源極電極層及第二汲極電極層上的閘極絕緣膜；形成在閘極絕緣膜上並形成在與氧化物半導體層重疊的位置上的閘極電極層；以及形成在閘極絕緣膜及閘極電極層上的保護絕緣膜，閘極絕緣膜的一部分在第一源極電極層及第一汲極電極層的外部區域與氧化物絕緣膜接觸。
在上述各結構中，第一源極電極層及第一汲極電極層較佳為選自Al、Cr、Cu、Ta、Ti、Mo和W中的至少一種的材料或以它們為主要成分的合金材料。
此外，在上述各結構中，第一源極電極層及第一汲極電極層的端部較佳為具有步階狀的形狀。
此外，在上述各結構中，第二源極電極層及第二汲極電極層較佳為選自氮化鉭、氮化鈦和釕中的至少一種的材料或以它們為主要成分的合金材料。
此外，在上述各結構中，保護絕緣膜較佳為氮化矽膜。
此外，在上述各結構中，較佳氧化物半導體層包含結晶相，並且結晶相的c軸平行於氧化物半導體層的法線向量。
根據本發明的一個方式，可以提供抑制了氧化物半導體層中的氧缺陷的增加的半導體裝置。此外，可以提供電特性良好的半導體裝置。此外，可以提供可靠性高的半導體裝置。
102‧‧‧基板
104‧‧‧氧化物絕緣膜
105‧‧‧區域
106‧‧‧氧化物半導體層
106a‧‧‧n型化區域
108‧‧‧第一導電膜
108a‧‧‧第一源極電極層
108b‧‧‧第一汲極電極層
110‧‧‧第二導電膜
110a‧‧‧第二源極電極層
110b‧‧‧第二汲極電極層
112‧‧‧閘極絕緣膜
113‧‧‧第三導電膜
114‧‧‧閘極電極層
116‧‧‧保護絕緣膜
150‧‧‧電晶體
152‧‧‧電晶體
154‧‧‧電晶體
156‧‧‧電晶體
158‧‧‧電晶體
168a‧‧‧第一源極電極層
168b‧‧‧第一汲極電極層
174‧‧‧閘極電極層
178a‧‧‧第一源極電極層
178b‧‧‧第一汲極電極層
180a‧‧‧第二源極電極層
180b‧‧‧第二汲極電極層
190a‧‧‧光阻遮罩
190b‧‧‧光阻遮罩
192‧‧‧光阻遮罩
194a‧‧‧光阻遮罩
194b‧‧‧光阻遮罩
196‧‧‧光阻遮罩
500‧‧‧微型電腦
501‧‧‧直流電源
502‧‧‧匯流排
503‧‧‧電源閘控制器
504‧‧‧電源閘
505‧‧‧CPU
506‧‧‧揮發性記憶部
507‧‧‧非揮發性記憶部
508‧‧‧介面
509‧‧‧檢測部
511‧‧‧光感測器
512‧‧‧放大器
513‧‧‧AD轉換器
530‧‧‧發光元件
601‧‧‧半導體基板
603‧‧‧元件分離區域
604‧‧‧閘極電極層
606‧‧‧氧化物半導體層
607‧‧‧閘極絕緣膜
609‧‧‧閘極電極層
611a‧‧‧雜質區域
611b‧‧‧雜質區域
612‧‧‧閘極絕緣膜
615‧‧‧絕緣膜
616a‧‧‧第一源極電極層
616b‧‧‧第一汲極電極層
616c‧‧‧電極
617‧‧‧絕緣膜
618‧‧‧保護絕緣膜
619a‧‧‧接觸插頭
619b‧‧‧接觸插頭
620‧‧‧絕緣膜
621‧‧‧絕緣膜
622‧‧‧絕緣膜
623a‧‧‧佈線
623b‧‧‧佈線
624‧‧‧電極
625‧‧‧氧化物絕緣膜
626a‧‧‧第二源極電極層
626b‧‧‧第二汲極電極層
626c‧‧‧電極
645‧‧‧絕緣膜
646‧‧‧絕緣膜
649‧‧‧佈線
656‧‧‧佈線
660‧‧‧半導體膜
714‧‧‧光電轉換元件
717‧‧‧電晶體
719‧‧‧電晶體
1141‧‧‧切換元件
1142‧‧‧記憶單元
1143‧‧‧記憶單元群
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
3000‧‧‧基板
3106‧‧‧元件隔離絕緣層
3150‧‧‧電極
3200‧‧‧電晶體
3202‧‧‧電晶體
3204‧‧‧電容元件
3220‧‧‧氧化物絕緣膜
4162‧‧‧電晶體
4250‧‧‧記憶單元
4251‧‧‧記憶單元陣列
4251a‧‧‧記憶單元陣列
4251b‧‧‧記憶單元陣列
4253‧‧‧週邊電路
4254‧‧‧電容元件
8100‧‧‧警報裝置
8101‧‧‧微型電腦
8200‧‧‧室內機
8201‧‧‧外殼
8202‧‧‧送風口
8203‧‧‧CPU
8204‧‧‧室外機
8300‧‧‧電冷藏冷凍箱
8301‧‧‧外殼
8302‧‧‧冷藏室門
8303‧‧‧冷凍室門
8304‧‧‧CPU
9700‧‧‧電動汽車
9701‧‧‧二次電池
9702‧‧‧控制電路
9703‧‧‧驅動裝置
9704‧‧‧處理裝置
在圖式中：圖1A至圖1E是說明半導體裝置的剖面圖及俯視圖；圖2A至圖2D是說明半導體裝置的製造方法的圖；圖3A至圖3D是說明半導體裝置的製造方法的圖； 圖4A和圖4B是說明半導體裝置的製造方法的圖；圖5A至圖5C是說明半導體裝置的剖面圖及俯視圖；圖6A至圖6D是說明半導體裝置的製造方法的圖；圖7A至圖7D是說明半導體裝置的剖面圖及俯視圖；圖8A和圖8B是說明半導體裝置的製造方法的圖；圖9A至圖9C是說明半導體裝置的剖面圖及俯視圖；圖10A至圖10C是說明半導體裝置的剖面圖及俯視圖；圖11A和圖11B是半導體裝置的剖面圖及電路圖；圖12A和圖12B是半導體裝置的電路圖及斜視圖；圖13是半導體裝置的方塊圖；圖14是半導體裝置的剖面圖；圖15A至圖15C是半導體裝置的方塊圖；圖16A至圖16C是說明可以應用半導體裝置的電子裝置的圖；圖17A和圖17B是示出對IGZO膜和鎢膜的疊層進行SIMS分析的結果的圖；圖18A和圖18B是示出對IGZO膜和氮化鎢膜的疊層進行SIMS分析的結果的圖；圖19A和圖19B是示出對IGZO膜和氮化鈦膜的疊層進行SIMS分析的結果的圖； 圖20A和圖20B是示出對IGZO膜和氮化鉭膜的疊層、IGZO膜和氮化鈦膜的疊層進行SIMS分析的結果的圖；圖21A和圖21B是示出對IGZO膜和氮化鉭膜的疊層、IGZO膜和氮化鈦膜的疊層進行SIMS分析的結果的圖；圖22是IGZO膜的相對於蝕刻深度的薄層電阻值的測量結果的圖；圖23A和圖23B是IGZO膜的相對於蝕刻深度的薄層電阻值的測量結果的圖。
參照圖式對實施方式及實施例進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面所示的實施方式及實施例所記載的內容中。注意，在以下說明的發明的結構中，在不同的圖式之間共同使用同一元件符號來表示同一部分或具有同樣的功能的部分，而省略其重複說明。
另外，在本說明書中，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，電晶體的“源極”及“汲極”的功能有時互相調換。因此，在本 說明書中，術語“源極”和“汲極”可以互相調換。
實施方式1
在本實施方式中，使用圖式說明本發明的一個方式的半導體裝置。
圖1A、圖1B、圖1C、圖1D和圖1E是本發明的一個方式的電晶體的俯視圖及剖面圖。圖1A示出電晶體的俯視圖，圖1B相當於沿著圖1A所示的點劃線X1-Y1的剖面。此外，圖1C相當於沿著圖1A所示的點劃線V1-W1的剖面。此外，圖1D是示出圖1B所示的電晶體的各結構的寬度的圖。此外，圖1E是圖1B所示的區域105的放大圖。此外，在圖1A的俯視圖中，為了明確起見，透過或省略要素的一部分而進行圖示。
圖1A、圖1B、圖1C、圖1D和圖1E所示的電晶體150包括：形成在基板102上的氧化物絕緣膜104；形成在氧化物絕緣膜104上的氧化物半導體層106；形成在氧化物半導體層106上的第一源極電極層108a及第一汲極電極層108b；形成在第一源極電極層108a及第一汲極電極層108b的每一個上的第二源極電極層110a及第二汲極電極層110b；形成在氧化物絕緣膜104、氧化物半導體層106、第二源極電極層110a及第二汲極電極層110b上的閘極絕緣膜112；形成在閘極絕緣膜112上並形成在與氧化物半導體層106重疊的位置上的閘極電極層114；以及形成在閘極絕緣膜112和閘極電極 層114上的保護絕緣膜116。此外，也可以在保護絕緣膜116的上方形成其他絕緣層或佈線等。
基板102不侷限於僅是支撐基板，也可以是形成有其他電晶體等裝置的基板。此時，電晶體150的閘極電極層114、第一源極電極層108a、第一汲極電極層108b、第二源極電極層110a和第二汲極電極層110b中的至少一個也可以與上述其他裝置電連接。
氧化物絕緣膜104除了具有防止雜質從基板102擴散的功能以外，還可以具有將氧供應到氧化物半導體層106的功能，因此使用包含氧的絕緣膜。尤其是，作為氧化物絕緣膜104，更佳為使用包含過剩的氧的絕緣膜。包含過剩的氧的氧化物絕緣膜是指藉由熱處理等可以釋放氧的氧化物絕緣膜。作為包含過剩的氧的氧化物絕緣膜，較佳為採用如下膜，即在熱脫附譜分析法中，換算為氧原子時的氧釋放量為1.0×1019atoms/cm3以上的膜。此外，過剩的氧指的是：因熱處理而可以在氧化物半導體層中、氧化矽中或氧氮化矽中移動的氧；超過原來的化學計量組成的氧；或者具有填充氧不足所造成的Vo(氧空缺(空孔))的功能的氧。從氧化物絕緣膜104釋放的氧可以擴散到氧化物半導體層106的通道形成區域中，由此可以彌補會形成在氧化物半導體層中的氧缺陷。因此，可以獲得穩定的電晶體電特性。
此外，因為氧化物絕緣膜104以與氧化物半導體層106接觸的方式設置，所以可以從氧化物半導體層 106的下側將氧直接擴散到氧化物半導體層106中，並且因為氧化物絕緣膜104以與閘極絕緣膜112接觸的方式設置，所以可以藉由閘極絕緣膜112從氧化物半導體層106的上側將氧擴散到氧化物半導體層106中。更明確而言，從氧化物絕緣膜104釋放的氧可以從第二源極電極層110a的外側(圖1B中的左側)以及從第二汲極電極層110b的外側(圖1B中的右側)藉由閘極絕緣膜112進入氧化物半導體層106的用作通道的上側區域。就是說，閘極絕緣膜112具有在第二源極電極層110a及第二汲極電極層110b的外部區域部分接觸的結構。
因此，閘極絕緣膜112夾在第二源極電極層110a及第二汲極電極層110b與保護絕緣膜116之間，以可以使從氧化物絕緣膜104釋放的氧擴散到氧化物半導體層106的通道中。因此，作為第二源極電極層110a、第二汲極電極層110b及保護絕緣膜116，使用氧不容易擴散或移動的材料。由此，當藉由閘極絕緣膜將氧擴散到氧化物半導體層中時，可以抑制氧擴散或移動到源極電極層及汲極電極層。
藉由採用這種結構的電晶體，可以從氧化物絕緣膜104及閘極絕緣膜112將過剩的氧供應到氧化物半導體層106的通道形成區域中，由此利用了氧化物半導體層106的電晶體具有臨界電壓為正的常關閉特性。因此，可以提供抑制了氧化物半導體層106中的氧缺陷的增加的半導體裝置。此外，可以提供可靠性高的半導體裝置。
此外，當基板102是形成有其他裝置的基板時，氧化物絕緣膜104還用作層間絕緣膜。在此情況下，較佳為利用CMP(Chemical Mechanical Polishing；化學機械拋光)法等進行平坦化處理，以使氧化物絕緣膜104的表面平坦。
可以用作氧化物半導體層106的氧化物半導體較佳為至少包含銦(In)或鋅(Zn)。或者，該氧化物半導體較佳為包含In和Zn的兩者。在電晶體的製造方法中，詳細地說明可以用於氧化物半導體層106的材料和其形成方法。
此外，為了對將氧化物半導體層用作通道的電晶體賦予穩定的電特性，降低氧化物半導體層中的雜質濃度，而使氧化物半導體層成為本質或實質上成為本質是有效的。在此，“實質上本質”是指氧化物半導體層的載子密度小於1×1017/cm3，較佳小於1×1015/cm3，更佳小於1×1013/cm3。
此外，在氧化物半導體層中，氫、氮、碳、矽、主要成分以外的金屬元素成為雜質。例如，氫和氮形成施體能階，而使載子密度增大。此外，矽在氧化物半導體層中形成雜質能階。該雜質能階成為陷阱，有時使電晶體的電特性劣化。
為了使氧化物半導體層成為本質或實質上本質，在SIMS分析中，將矽濃度設定為小於1×1019atoms/cm3，較佳小於5×1018atoms/cm3，更佳小於 1×1018atoms/cm3。此外，將氫濃度設定為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。此外，將氮濃度設定為小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
此外，當氧化物半導體層包含晶體時，如果以高濃度包含矽或碳，則有時氧化物半導體層的結晶性降低。為了防止氧化物半導體層的結晶性的降低，將矽濃度較佳為設定為小於1×1019atoms/cm3，更佳小於5×1018atoms/cm3，進一步較佳小於1×1018atoms/cm3。此外，將碳濃度設定為小於1×1019atoms/cm3，更佳小於5×1018atoms/cm3，進一步較佳小於1×1018atoms/cm3。
此外，將如上述那樣的高度純化的氧化物半導體膜用於通道形成區域的電晶體的關態電流(off-state current)極小，可以使根據電晶體的通道寬度被規格化的關態電流降低到幾yA/μm至幾zA/μm。
藉由降低可以用作氧化物半導體層106的氧化物半導體膜中的局部能階密度，可以對使用了氧化物半導體層106的電晶體賦予穩定的電特性。此外，為了對電晶體賦予穩定的電特性，將利用CPM(Constant Photocurrent Method：恆定光電流方法)測量得到的氧化物半導體層106中的局部能階所導致的吸收係數設定為小 於1×10-3/cm，較佳小於3×10-4/cm即可。
作為第一源極電極層108a及第一汲極電極層108b，可以使用容易與氧接合的導電材料。例如，可以使用Al、Cr、Cu、Ta、Ti、Mo和W等。由於可以使後面的處理溫度較高，而特別較佳為使用熔點高的W。此外，容易與氧接合的導電材料包括氧容易擴散或移動的材料。
當使容易與氧接合的導電材料與氧化物半導體層接觸時，發生氧化物半導體層中的氧擴散或移動到容易與氧接合的導電材料一側的現象。因為在電晶體的製程中有幾個加熱製程，所以因上述現象而在氧化物半導體層的與源極電極或汲極電極接觸的附近的區域中發生氧缺陷，而該區域n型化。因此，可以使n型化的該區域用作電晶體的源極或汲極。
但是，當形成通道長度極短的電晶體時，有時因上述氧缺陷的發生而n型化的區域在電晶體的通道長度方向上延伸。此時，電晶體的電特性出現臨界電壓的漂移或由閘極電壓不能控制開關的狀態(導通狀態)。因此，當形成通道長度極短的電晶體時，將容易與氧接合的導電材料用於源極電極及汲極電極是不較佳的。
因此，在本發明的一個方式中，源極電極及汲極電極採用疊層結構，作為決定通道長度的第二源極電極層110a及第二汲極電極層110b使用不容易與氧接合的導電材料。作為該導電材料，例如較佳為使用氮化鉭、氮化鈦等導電氮化物或者釕等。此外，不容易與氧接合的導 電材料包括氧不容易擴散或移動的材料。
此外，在圖1A至圖1E的結構的電晶體中，通道長度是指第二源極電極層110a與第二汲極電極層110b之間的間隔。
藉由將上述不容易與氧接合的導電材料用於第二源極電極層110a及第二汲極電極層110b，可以抑制在形成於氧化物半導體層106中的通道形成區域中形成氧缺陷，而可以抑制通道的n型化。因此，即使是通道長度極短的電晶體，也可以得到良好的電特性。
此外，當只使用上述不容易與氧接合的導電材料形成源極電極及汲極電極時，與氧化物半導體層106的接觸電阻過高，因此較佳如圖1B所示那樣，在氧化物半導體層106上形成第一源極電極層108a及第一汲極電極層108b，而且以覆蓋第一源極電極層108a及第一汲極電極層108b的方式形成第二源極電極層110a及第二汲極電極層110b。
此時，較佳為使第一源極電極層108a或第一汲極電極層108b與氧化物半導體層106的接觸面積大，並且第二源極電極層110a或第二汲極電極層110b與氧化物半導體層106的接觸面積小。第一源極電極層108a或第一汲極電極層108b與氧化物半導體層106接觸的區域因氧缺陷的生成而成為n型化的區域。由於該n型化區域而可以降低第一源極電極層108a或第一汲極電極層108b與氧化物半導體層106的接觸電阻。因此，藉由使第一源 極電極層108a或第一汲極電極層108b與氧化物半導體層106的接觸面積大，也可以使n型化區域的面積大。
在此，使用圖1E說明上述n型化的區域。圖1E示出圖1B所示的區域105的放大圖，在氧化物半導體層106與第一源極電極層108a接觸的區域中，氧化物半導體層106中的氧被抽出到第一源極電極層108a一側，由此形成n型化區域106a。此外，n型化區域106a是氧化物半導體層106中的氧缺陷多的區域，並且，作為第一源極電極層108a的成分，例如作為第一源極電極層108a使用鎢膜時，鎢元素混入到n型化區域106a中。此外，雖然未圖示，但是有可能氧化物半導體層106中的氧進入第一源極電極層108a中的與氧化物半導體層106接觸的區域中，而形成混合層。
此外，使用氧化物半導體層106和第一源極電極層108a的放大圖說明區域105，但是在氧化物半導體層106的第一汲極電極層108b一側上也形成上述n型化區域。
此外，在氧化物半導體層106中，也可以將n型化區域106a用作源極區域或汲極區域。
此外，藉由將不容易與氧接合的導電材料用於第二源極電極層110a及第二汲極電極層110b，當從氧化物絕緣膜104藉由閘極絕緣膜112將氧供應到氧化物半導體層106的上側時，氧很少會擴散或移動到第二源極電極層110a及第二汲極電極層110b，因此可以將氧適當地 供應到氧化物半導體層106中。
作為閘極絕緣膜112，可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜。此外，閘極絕緣膜112也可以是上述材料的疊層。
作為閘極電極層114，可以使用Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Ta和W等的導電膜。此外，閘極電極層114也可以是上述材料的疊層。
作為保護絕緣膜116，較佳為使用氧不容易擴散或移動的材料。此外，作為保護絕緣膜116，較佳為使用膜中的氫含量少的材料。將保護絕緣膜116中的氫含量較佳為設定為小於5×1019/cm3，更佳小於5×1018/cm3。藉由將保護絕緣膜116中的氫含量設定為上述數值，可以降低電晶體的關態電流。例如，作為保護絕緣膜116，較佳為使用氮化矽膜、氮氧化矽膜。
在此，使用圖1D所示的剖面圖說明各結構的間隔。
將第一源極電極層108a與第一汲極電極層108b之間的間隔(L1)設定為0.8μm以上，較佳為1.0μm以上。當L1短於0.8μm時，不能排除在通道形成區域發生的氧缺陷的影響，因此電晶體的電特性有可能降低。
另一方面，可以將第二源極電極層110a與第 二汲極電極層110b之間的間隔(L2)設定為小於L1的值，例如即使將其設定為30nm以下，也可以得到良好的電晶體的電特性。
此外，當閘極電極層114的寬度為L0時，如圖1D所示那樣，藉由滿足L0L1L2(L1為L2以上且L0以下)，可以設置閘極電極層114隔著閘極絕緣膜112與源極電極層(第一源極電極層108a及第二源極電極層110a)和汲極電極層(第一汲極電極層108b及第二汲極電極層110b)重疊的區域。藉由採用這種結構，可以提高微型化的電晶體的導通特性(例如，通態電流或場效移動率)。
此外，當將氧化物半導體層106的寬度設定為L3，並且將電晶體150的寬度設定為L4時，L3較佳小於1μm，L4較佳為1μm以上且2.5μm以下。藉由L3及L4為上述數值，可以實現電晶體的微型化。
以上是本發明的一個方式中的電晶體，該電晶體的結構可以抑制氧化物半導體層中的氧缺陷的增加。尤其是，該電晶體可以將氧從與氧化物半導體層接觸的氧化物絕緣膜和閘極絕緣膜供應到氧化物半導體層中。因此，可以提供呈現良好的電特性並具有良好的長期可靠性的半導體裝置。
注意，本實施方式可以與本說明書所示的其他實施方式或實施例適當地組合。
實施方式2
在本實施方式中，使用圖2A至圖4B說明在實施方式1中說明的圖1A至圖1E所示的電晶體150的製造方法。
作為基板102，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，也可以應用由矽或碳化矽等構成的單晶半導體基板或多晶半導體基板、由矽鍺等構成的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽)基板等，還可以使用在上述基板上設置有半導體元件的基板。
可以藉由電漿CVD(Chemical Vapor Deposition：化學氣相沉積)法或濺射法使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭等氧化物絕緣膜或者這些的混合材料形成氧化物絕緣膜104。此外，也可以使用上述材料的疊層，至少與氧化物半導體層106接觸的上層使用能用作對氧化物半導體層106的氧供應源的包含氧的材料形成。
此外，也可以利用離子佈植技術、離子摻雜法、電漿浸沒離子植入法等對氧化物絕緣膜104添加氧。藉由添加氧，可以使氧化物絕緣膜104還包含過剩的氧。
接著，利用濺射法、CVD法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、ALD(Atomic Layer Deposition：原子層沉積)法或PLD (Pulse Laser Deposition：脈衝雷射沉積)法在氧化物絕緣膜104上形成氧化物半導體膜，對其選擇性地進行蝕刻，來形成氧化物半導體層106(參照圖2A)。此外，也可以在進行蝕刻之前進行加熱製程。
可以用作氧化物半導體層106的氧化物半導體較佳為至少包含銦(In)或鋅(Zn)。或者，較佳為包含In和Zn的兩者。另外，為了減少使用該氧化物半導體的電晶體的電特性偏差，除了上述元素以外，較佳還包含穩定劑(stabilizer)。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
例如，作為氧化物半導體，可以使用：氧化銦、氧化錫、氧化鋅；In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In-Ga-Zn氧化物、In-Al-Zn氧化物、In-Sn-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化 物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物、In-Sn-Ga-Zn氧化物、In-Hf-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、In-Sn-Al-Zn氧化物、In-Sn-Hf-Zn氧化物、In-Hf-Al-Zn氧化物。
注意，在此，例如In-Ga-Zn氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對於In、Ga、Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。此外，在本說明書中，將由In-Ga-Zn氧化物構成的膜稱為IGZO膜。
另外，也可以使用以InMO3(ZnO)m(m>0，且m不是整數)表示的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種金屬元素或多種金屬元素。另外，也可以使用以In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
此外，當形成氧化物半導體膜時，較佳為使用濺射法。作為濺射法，可以使用RF濺射法、DC濺射法、AC濺射法等。尤其是，因為可以減少進行成膜時發生的塵屑並可以使膜厚度分佈均勻，所以使用DC濺射法是較佳的。
氧化物半導體膜大致分為非單晶氧化物半導體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜是指CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向晶體氧化物半導體)膜、多晶氧化物半導體膜、微晶氧化物半導體膜以及非晶氧化物半導 體膜等。
首先，說明CAAC-OS膜。
CAAC-OS膜是包括多個c軸配向的結晶部的氧化物半導體膜之一。
在CAAC-OS膜的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子遷移率的降低。
由利用TEM所得到的大致平行於樣本面的方向上的CAAC-OS膜的影像(剖面TEM影像)可知，在結晶部中金屬原子排列為層狀。各金屬原子層具有反映了被形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
注意，在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下，因此也包括角度為-5°以上且5°以下的情況。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下，因此也包括85°以上且95°以下的角度的情況。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知，在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間，金屬原子的排列沒有規律性。
由剖面TEM影像以及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
注意，CAAC-OS膜所包含的結晶部幾乎都是可以收容在一個邊長小於100nm的立方體內的尺寸。因此，有時包含在CAAC-OS膜中的結晶部為能夠收容在一個邊長小於10nm、小於5nm或小於3nm的立方體內的尺寸。但是，有時包含在CAAC-OS膜中的多個結晶部聯結，從而形成一個大結晶區域。例如，在平面TEM影像中有時會觀察到2500nm2以上、5μm2以上或1000μm2以上的結晶區域。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，在利用out-of-plane法來分析具有InGaZnO4的晶體的CAAC-OS膜時，有時在繞射角度(2θ)為31°附近出現峰值。由於該峰值源自InGaZnO4的晶體的(009)面，由此可知CAAC-OS膜的晶體具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時，有時在2θ為56°附近出現峰值。該峰值來源於InGaZnO4晶體的(110)面。在此，在將2θ固定為56°附近並在以樣本面的法線向量為軸(軸)旋轉樣本的條件下進行分析(掃描)。在該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值，該六個峰值來源於與(110)面 等價的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在不同的結晶部之間不規律，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與晶體的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行熱處理等晶化處理時形成。如上所述，晶體的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，晶體的c軸也不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的c軸配向的結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的結晶部藉由從CAAC-OS膜的頂面附近產生的晶體生長而形成的情況下，有時頂面附近的區域的c軸配向的結晶部的比例會高於被形成面附近的區域。另外，在對CAAC-OS膜添加雜質時，有時被添加了雜質的區域變化，而形成部分性地c軸配向的結晶部的比例不同的區域。
注意，在藉由out-of-plane法分析包含InGaZnO4晶體的CAAC-OS膜的情況下，除了2θ為31°附近的峰值之外，有時還觀察到2θ為36°附近的峰值。2θ為 36°附近的峰值表示在CAAC-OS膜的一部分中包含不具有c軸配向性的晶體。較佳的是，CAAC-OS膜在2θ為31°附近出現峰值，而在2θ為36°附近不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，與氧的接合力比構成氧化物半導體膜的金屬元素強的矽等元素會奪取氧化物半導體膜中的氧，從而打亂氧化物半導體膜的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以如果包含在氧化物半導體膜內，也會打亂氧化物半導體膜的原子排列，導致結晶性下降。此外，包含在氧化物半導體膜中的雜質有時會成為載子陷阱或載子發生源。
另外，CAAC-OS膜是缺陷能階密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺陷有時會成為載子陷阱，或因俘獲氫而成為載子發生源。
將雜質濃度低且缺陷能階密度低(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體膜中載子發生源少，所以可以降低載子密度。因此，採用了該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常導通)。此外，在高純度本質或實質上高純度本質的氧化物半導體膜中載子陷阱少。因此，採用了該氧化物半導體膜的電晶體的電特性變動小，於是成為可靠性高的電 晶體。注意，被氧化物半導體膜的載子陷阱俘獲的電荷直到被釋放所需要的時間長，有時會像固定電荷那樣動作。所以，採用了雜質濃度高且缺陷能階密度高的氧化物半導體膜的電晶體有時電特性不穩定。
此外，在採用了CAAC-OS膜的電晶體中，由可見光或紫外光的照射導致的電特性變動小。
接下來，說明微晶氧化物半導體膜。
在使用TEM觀察微晶氧化物半導體膜時的影像中，有時無法明確地確認到結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶體(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystakkine Oxide Semiconductor)膜。另外，例如在使用TEM觀察nc-OS膜時，有時無法明確地確認到晶粒介面。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由利用使用直徑比結晶部大的X射線的XRD裝置對nc-OS膜進行結構分析時，在out-of-plane法的分析中檢測不出表示結晶面的峰 值。此外，在藉由使用探針的直徑大於結晶部的電子束(例如，50nm以上)來獲得的nc-OS膜的選定區域電子繞射中，觀察到類似光暈圖案的繞射圖案。另一方面，在藉由使用探針的直徑接近於或小於結晶部的電子束(例如，1nm以上且30nm以下)來獲得的nc-OS膜的奈米束電子繞射圖案中，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是比非晶氧化物半導體膜規律性高的氧化物半導體膜。因此，nc-OS膜的缺陷能階密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶面配向的規律性。所以，nc-OS膜的缺陷能階密度比CAAC-OS膜高。
注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
CAAC-OS膜例如可以使用多晶的氧化物半導體濺射靶材且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域沿著a-b面劈開，具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，藉由使該平板狀的濺射粒子在保持結晶狀態的情況下到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳為採用如 下條件。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)即可。另外，只要降低成膜氣體中的雜質即可。明確而言，使用露點為-80℃以下、較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，將基板加熱溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下來進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在該基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由增高成膜氣體中的氧的比例並對電力進行優化，減輕成膜時的電漿損傷。將成膜氣體中的氧的比例設定為30vol.%以上，較佳為100vol.%。
以下，作為濺射靶材的一個例子示出In-Ga-Zn-O化合物靶材。
藉由將InOX粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數比混合，並進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行熱處理，由此得到多晶的In-Ga-Zn-O化合物靶材。另外，X、Y及Z為任意正數。另外，粉末的種類及混合粉末時的莫耳數比可以根據所製造的濺射靶材適當地改變即可。
接著，較佳為進行第一熱處理。在250℃以上且650℃以下，較佳為300℃以上且500℃以下的溫度下且在惰性氣體氛圍、包含10ppm以上的氧化氣體的氛圍或減壓狀態下進行第一熱處理，即可。也可以在惰性氣體氛圍下進行熱處理之後，為了彌補脫離的氧而包含10ppm以上的氧化氣體的氛圍下進行第一熱處理。藉由第一熱處理，可以提高氧化物半導體層106的結晶性，並可以從氧化物絕緣膜104及氧化物半導體層106去除氫或水等雜質。此外，也可以在用來形成氧化物半導體層106的蝕刻之前進行第一熱處理。
接著，在氧化物半導體層106上形成成為第一源極電極層108a及第一汲極電極層108b的第一導電膜108(參照圖2B)。作為第一導電膜108，可以使用Al、Cr、Cu、Ta、Ti、Mo、W或以這些元素為主要成分的合金材料。例如，利用濺射法等形成100nm厚的鎢膜。
接著，在第一導電膜108上形成光阻遮罩190a、光阻遮罩190b(參照圖2C)。
接著，將光阻遮罩190a、光阻遮罩190b用作遮罩，以在氧化物半導體層106上使第一導電膜108斷開的方式對第一導電膜108進行蝕刻，來形成第一源極電極層108a及第一汲極電極層108b，然後去除光阻遮罩190a、光阻遮罩190b(參照圖2D)。
此時，由於第一導電膜108的過蝕刻，如圖2D所示那樣，氧化物半導體層106具有其一部分被蝕刻 的形狀。但是，當第一導電膜108和氧化物半導體層106的蝕刻率大時，氧化物半導體層106具有幾乎不被蝕刻的形狀。
此外，由於第一導電膜108的過蝕刻，如圖2D所示那樣，可以具有氧化物絕緣膜104的一部分，更明確而言，第一源極電極層108a及第一汲極電極層108b的外部區域被蝕刻的形狀。
接著，在氧化物半導體層106、第一源極電極層108a及第一汲極電極層108b上形成成為第二源極電極層110a及第二汲極電極層110b的第二導電膜110(參照圖3A)。作為第二導電膜110可以使用氮化鉭、氮化鈦等導電氮化物、釕或以這些為主要成分的合金材料。例如，利用濺射法等形成20nm厚的氮化鉭膜。
接著，以在氧化物半導體層106上使第二導電膜110分開的方式對第二導電膜110進行蝕刻，形成第二源極電極層110a及第二汲極電極層110b(參照圖3B)。此時，如圖3B所示的形狀那樣，也可以氧化物半導體層106可以具有其一部分被蝕刻的形狀。此外，雖然未圖示，但是當對第二源極電極層110a及第二汲極電極層110b進行蝕刻時，可以具有氧化物絕緣膜104的一部分，更明確而言，第二源極電極層110a及第二汲極電極層110b的外部區域被蝕刻的形狀。
此外，當形成通道長度(第二源極電極層110a與第二汲極電極層110b之間)極短的電晶體時，首 先將第二導電膜110蝕刻為覆蓋第一源極電極層108a及第一汲極電極層108b的形狀，然後使用電子束露光等適合於細線加工的方法進行光阻遮罩加工，並且進行蝕刻，由此可以形成第二源極電極層110a及第二汲極電極層110b。此外，如果作為該光阻遮罩使用正型抗蝕劑，則可以使露光區域縮減到最小限度，而可以提高吞吐量(throughput)。藉由使用這種方法，可以形成其通道長度為30nm以下的電晶體。
接著，較佳為進行第二熱處理。可以在與第一熱處理相同的條件下進行第二熱處理。藉由第二熱處理，可以從氧化物半導體層106進一步去除氫或水等雜質。
接著，在氧化物絕緣膜104、氧化物半導體層106、第二源極電極層110a及第二汲極電極層110b上形成閘極絕緣膜112(參照圖3C)。作為閘極絕緣膜112，可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭等。此外，閘極絕緣膜112也可以是上述材料的疊層。可以使用濺射法、CVD法、MBE法、ALD法或PLD法等形成閘極絕緣膜112。
此外，較佳為在形成閘極絕緣膜112之後，對閘極絕緣膜112連續地進行熱處理。例如，使用PE-CVD設備形成閘極絕緣膜112，在真空中對閘極絕緣膜112連續地進行熱處理。由於該熱處理而可以從閘極絕緣 膜112中去除氫、水分等。藉由進行該熱處理，可以形成脫水化或脫氫化的緻密的閘極絕緣膜112。
接著，在閘極絕緣膜112上形成成為閘極電極層114的第三導電膜113，然後在所希望的區域上形成光阻遮罩192(參照圖3D)。作為第三導電膜113，可以使用Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Ta、W或以這些元素為主要成分的合金材料。可以利用濺射法等形成第三導電膜113。
接著，在對第三導電膜113進行蝕刻，形成閘極電極層114之後，去除光阻遮罩192(參照圖4A)。
接著，在閘極絕緣膜112及閘極電極層114上形成保護絕緣膜116(參照圖4B)。作為保護絕緣膜116，較佳為使用氧不容易擴散或移動的材料。此外，作為保護絕緣膜116，較佳為使用膜中的氫含量少的材料。將保護絕緣膜116中的氫含量較佳為設定為小於5×1019/cm3，更佳小於5×1018/cm3。藉由將保護絕緣膜116中的氫含量設定為上述數值，可以降低電晶體的關態電流。
例如，作為保護絕緣膜116，較佳為使用氮化矽膜、氮氧化矽膜。此外，可以使用濺射法、CVD法、MBE法、ALD法或PLD法等形成保護絕緣膜116。尤其是，當作為保護絕緣膜116使用濺射法形成氮化矽膜時，膜中的水、氫含量少，所以是較佳的。
接著，較佳為進行第三熱處理。可以在與第 一熱處理相同的條件下進行第三熱處理。藉由第三熱處理，氧從氧化物絕緣膜104、閘極絕緣膜112容易地釋放，因此可以降低氧化物半導體層106中的氧缺陷。
藉由上述製程，可以製造圖1A至圖1E所示的電晶體150。
注意，本實施方式可以與本說明書所示的其他實施方式或實施例適當地組合。
實施方式3
在本實施方式中，使用圖5A至圖5C以及圖6A至圖6D說明具有與在實施方式1中說明的電晶體不同的結構的電晶體。
圖5A、圖5B和圖5C是本發明的一個方式的電晶體的俯視圖及剖面圖。圖5A是電晶體的俯視圖，圖5B相當於沿著圖5A所示的點劃線X2-Y2的剖面。此外，圖5C相當於沿著圖5A所示的點劃線V2-W2的剖面。注意，在圖5A的俯視圖中，為了明確起見，透過或省略要素的一部分而進行圖示。此外，使用相同的元件符號來表示與實施方式1所示的電晶體相同的部分或具有與實施方式1所示的電晶體相同的功能的部分，省略其重複說明。
圖5A、圖5B和圖5C所示的電晶體152包括：形成在基板102上的氧化物絕緣膜104；形成在氧化物絕緣膜104上的氧化物半導體層106；形成在氧化物半 導體層106上的第一源極電極層168a及第一汲極電極層168b；形成在第一源極電極層168a及第一汲極電極層168b的每一個上的第二源極電極層110a及第二汲極電極層110b；形成在氧化物絕緣膜104、氧化物半導體層106、第二源極電極層110a及第二汲極電極層110b上的閘極絕緣膜112；形成在閘極絕緣膜112上並形成在與氧化物半導體層106重疊的位置上的閘極電極層114；以及形成在閘極絕緣膜112和閘極電極層114上的保護絕緣膜116。此外，也可以在保護絕緣膜116的上方形成其他絕緣層或佈線等。
本實施方式所示的電晶體152與實施方式1所示的電晶體150不同之處在於：第一源極電極層168a及第一汲極電極層168b的形狀。此外，形成在第一源極電極層168a及第一汲極電極層168b的上方的第二源極電極層110a、第二汲極電極層110b、閘極絕緣膜112、閘極電極層114和保護絕緣膜116也具有與第一源極電極層168a及第一汲極電極層168b的形狀相對應的形狀。
藉由將第一源極電極層168a及第一汲極電極層168b形成為如圖5B所示的步階形狀，可以提高第二源極電極層110a、第二汲極電極層110b和閘極絕緣膜112的覆蓋性。此外，當提高閘極絕緣膜112的覆蓋性時，從氧化物絕緣膜104釋放的氧藉由閘極絕緣膜112容易地擴散到氧化物半導體層106中的用作的通道的上側部分的結構。
在此，使用圖6A至圖6D說明電晶體152的製造方法。
藉由與直到圖2C為止的電晶體150的製造方法相同的製造方法，進行到圖6A所示的製程之前的製程(參照圖6A)。此外，圖6A與圖2C所示的剖面結構相同。
接著，使用光阻遮罩190a、光阻遮罩190b對第一導電膜108進行蝕刻，形成第一源極電極層108a及第一汲極電極層108b(參照圖6B)。
接著，藉由灰化縮退或減小光阻遮罩190a、光阻遮罩190b，來形成光阻遮罩194a、光阻遮罩194b(參照圖6C)。
接著，使用光阻遮罩194a、光阻遮罩194b對第一源極電極層108a及第一汲極電極層108b進行蝕刻，然後去除光阻遮罩194a、光阻遮罩194b，來形成第一源極電極層168a及第一汲極電極層168b(參照圖6D)。
由此，藉由多次交替進行藉由灰化縮退或減小光阻遮罩的製程與蝕刻的製程，可以將第一源極電極層168a及第一汲極電極層168b的端部形成為步階形狀。
此外，可以藉由作為以後的製程進行與上述實施方式所示的電晶體150相同的製程，製造本實施方式所示的電晶體152。
以上是本發明的一個方式中的電晶體，該電晶體的結構可以抑制氧化物半導體層中的氧缺陷的增加。 尤其是，該電晶體可以從與氧化物半導體層接觸的氧化物絕緣膜以及將氧從閘極絕緣膜供應到氧化物半導體層中。因此，可以提供呈現良好的電特性並具有良好的長期可靠性的半導體裝置。
注意，本實施方式可以與本說明書所示的其他實施方式或實施例適當地組合。
實施方式4
在本實施方式中，使用圖7A至圖7D以及圖8A和圖8B說明具有與在實施方式1中說明的電晶體不同的結構的電晶體。
圖7A、圖7B、圖7C和圖7D是本發明的一個方式的電晶體的俯視圖及剖面圖。圖7A是電晶體的俯視圖，圖7B相當於沿著圖7A所示的點劃線X3-Y3的剖面。此外，圖7C相當於沿著圖7A所示的點劃線V3-W3的剖面。此外，圖7D是示出圖7B所示的電晶體的各結構的寬度的圖。注意，在圖7A的俯視圖中，為了明確起見，透過或省略要素的一部分而進行圖示。此外，使用相同的元件符號來表示與實施方式1所示的電晶體相同的部分或具有與實施方式1所示的電晶體相同的功能的部分，省略其重複說明。
圖7A、圖7B、圖7C和圖7D所示的電晶體154包括：形成在基板102上的氧化物絕緣膜104；形成在氧化物絕緣膜104上的氧化物半導體層106；形成在氧 化物半導體層106上的第一源極電極層108a及第一汲極電極層108b；形成在第一源極電極層108a及第一汲極電極層108b的每一個上的第二源極電極層110a及第二汲極電極層110b；形成在氧化物絕緣膜104、氧化物半導體層106、第二源極電極層110a及第二汲極電極層110b上的閘極絕緣膜112；形成在閘極絕緣膜112上並形成在與氧化物半導體層106重疊的位置上的閘極電極層174；以及形成在閘極絕緣膜112和閘極電極層174上的保護絕緣膜116。此外，也可以在保護絕緣膜116的上方形成其他絕緣層或佈線等。
本實施方式所示的電晶體154與實施方式1所示的電晶體150不同之處在於：閘極電極層174的形狀。在電晶體150中，閘極電極層114設置在與第一源極電極層108a、第一汲極電極層108b、第二源極電極層110a及第二汲極電極層110b重疊的位置上，但是在本實施方式所示的電晶體154中，閘極電極層174設置在與第二源極電極層110a及第二汲極電極層110b重疊的位置上。換言之，在與第一源極電極層108a及第一汲極電極層108b重疊的位置上沒有設置閘極電極層174。
在此，使用圖7D所示的剖面圖說明各結構的間隔。
將第一源極電極層108a與第一汲極電極層108b之間的間隔(L1)設定為0.8μm以上，較佳為1.0μm以上。當L1短於0.8μm時，不能排除在通道形成 區域發生的氧缺陷的影響，因此電晶體的電特性有可能降低。
另一方面，可以將第二源極電極層110a與第二汲極電極層110b之間的間隔(L2)設定為小於L1的值，例如即使將其設定為30nm以下，也可以得到良好的電晶體的電特性。
此外，當將閘極電極層174的寬度設為L0時，藉由滿足L1L0L2(L0是L2以上且L1以下)，可以儘量降低閘極與汲極之間以及閘極與源極之間的寄生電容，而可以提高電晶體的頻率特性。例如，可以將L0設定為40nm。此外，為了獲得良好的電晶體電特性，較佳為將L0-L2設定為2nm以上且20nm以下且將L1-L2設定為20nm以上且1μm以下。
注意，在不需要高頻率特性的電晶體中，如圖1B所示那樣，也可以滿足L0L1L2(L1為L2以上且L0以下)。在這樣的結構中，可以降低形成閘極電極時的製程的難易度。
此外，當將氧化物半導體層106的寬度設定為L3，並且將電晶體154的寬度設定為L4時，L3較佳小於1μm，L4較佳為1μm以上且2.5μm以下。藉由將L3及L4設定為上述數值，可以實現電晶體的微型化。
在此，使用圖8A和圖8B說明電晶體154的製造方法。
藉由與直到圖3D為止的電晶體150的製造方 法相同的製造方法，進行到圖8A所示的製程之前的製程(參照圖8A)。此外，圖3D所示的剖面與圖8A所示的剖面之間的不同之處在於：光阻遮罩196的形狀。
此外，作為光阻遮罩196，較佳為使用對利用光微影法等形成的遮罩進行縮小(slimming)處理而得到具有更微細的圖案的遮罩。作為縮小處理，例如可以適用使用了自由基狀態的氧(氧自由基)等的灰化處理。由於縮小處理，可以使利用光微影法等形成的遮罩微細化，將其線寬度降低到露光裝置的解析度極限以下，較佳為1/2以下，更佳為1/3以下。例如，可以將線寬度設定為20nm以上且2000nm以下，較佳為50nm以上且350nm以下。
接著，使用光阻遮罩196對第三導電膜113進行蝕刻，來形成閘極電極層174，然後去除光阻遮罩196(參照圖8B)。
此外，藉由作為以後的製程進行與上述實施方式所示的電晶體150相同的製程，可以製造本實施方式所示的電晶體154。
以上是本發明的一個方式中的電晶體，該電晶體的結構可以抑制氧化物半導體層中的氧缺陷的增加。尤其是，該電晶體可以將氧從與氧化物半導體層接觸的氧化物絕緣膜以及從閘極絕緣膜供應到氧化物半導體層中。因此，可以提供呈現良好的電特性並具有良好的長期可靠性的半導體裝置。
注意，本實施方式可以與本說明書所示的其他實施方式或實施例適當地組合。
實施方式5
在本實施方式中，使用圖9A至圖9C以及圖10A至圖10C說明具有與在實施方式1中說明的電晶體不同的結構的電晶體。
首先，說明圖9A至圖9C所示的電晶體156。
圖9A、圖9B和圖9C是本發明的一個方式的電晶體的俯視圖及剖面圖。圖9A是電晶體的俯視圖，圖9B相當於沿著圖9A所示的點劃線X4-Y4的剖面。此外，圖9C相當於沿著圖9A所示的點劃線V4-W4的剖面。注意，在圖9A的俯視圖中，為了明確起見，透過或省略要素的一部分而進行圖示。此外，使用相同的元件符號來表示與實施方式1所示的電晶體相同的部分或具有與實施方式1所示的電晶體相同的功能的部分，省略其重複說明。
圖9A、圖9B和圖9C所示的電晶體156包括：形成在基板102上的氧化物絕緣膜104；形成在氧化物絕緣膜104上的氧化物半導體層106；形成在氧化物半導體層106上的第一源極電極層168a及第一汲極電極層168b；形成在第一源極電極層168a及第一汲極電極層168b的每一個上的第二源極電極層110a及第二汲極電極 層110b；形成在氧化物絕緣膜104、氧化物半導體層106、第二源極電極層110a及第二汲極電極層110b上的閘極絕緣膜112；形成在閘極絕緣膜112上並形成在與氧化物半導體層106重疊的位置上的閘極電極層174；以及形成在閘極絕緣膜112和閘極電極層174上的保護絕緣膜116。此外，也可以在保護絕緣膜116的上方形成其他絕緣層或佈線等。
本實施方式所示的電晶體156與實施方式1所示的電晶體150不同之處在於：第一源極電極層168a、第一汲極電極層168b和閘極電極層174的形狀。此外，形成在第一源極電極層168a及第一汲極電極層168b的上方的第二源極電極層110a、第二汲極電極層110b、閘極絕緣膜112、閘極電極層174和保護絕緣膜116也具有與第一源極電極層168a及第一汲極電極層168b的形狀相對應的形狀。
此外，在電晶體150中，閘極電極層114設置在與第一源極電極層108a、第一汲極電極層108b、第二源極電極層110a及第二汲極電極層110b重疊的位置上，但是在本實施方式所示的電晶體156中，閘極電極層174設置在與第二源極電極層110a及第二汲極電極層110b重疊的位置上。換言之，在與第一源極電極層168a及第一汲極電極層168b重疊的位置上沒有設置閘極電極層174。
作為其他結構參照上述實施方式所示的電晶 體152及電晶體154的製造方法，由此可以製造本實施方式所示的電晶體156。
接著，說明圖10A至圖10C所示的電晶體158。
圖10A、圖10B和圖10C所示的電晶體158包括：形成在基板102上的氧化物絕緣膜104；形成在氧化物絕緣膜104上的氧化物半導體層106；形成在氧化物半導體層106上的第一源極電極層178a及第一汲極電極層178b；形成在第一源極電極層178a及第一汲極電極層178b的每一個上的第二源極電極層180a及第二汲極電極層180b；形成在氧化物絕緣膜104、氧化物半導體層106、第二源極電極層180a及第二汲極電極層180b上的閘極絕緣膜112；形成在閘極絕緣膜112上並形成在與氧化物半導體層106重疊的位置上的閘極電極層174；以及形成在閘極絕緣膜112和閘極電極層174上的保護絕緣膜116。此外，也可以在保護絕緣膜116的上方形成其他絕緣層或佈線等。
本實施方式所示的電晶體158與實施方式1所示的電晶體150不同之處在於：第一源極電極層178a、第一汲極電極層178b、第二源極電極層180a及第二汲極電極層180b的形狀以及閘極電極層174的形狀不同。此外，形成在第一源極電極層178a及第一汲極電極層178b的上方的第二源極電極層180a、第二汲極電極層180b、閘極絕緣膜112、閘極電極層174和保護絕緣膜 116也具有與第一源極電極層178a及第一汲極電極層178b的形狀相對應的形狀。
藉由將第一源極電極層178a及第一汲極電極層178b形成為如圖10B所示的形狀，可以提高第二源極電極層180a、第二汲極電極層180b和閘極絕緣膜112的覆蓋性。
此外，在通道長度方向上的剖面(圖10B)中，第二源極電極層180a及第二汲極電極層180b設置在第一源極電極層178a及第一汲極電極層178b的內側。如此，第二源極電極層180a及第二汲極電極層180b至少設置在氧化物半導體層106的成為通道長度的區域中即可，也可以不覆蓋第一源極電極層178a及第一汲極電極層178b。注意，如上述實施方式所示的電晶體那樣，藉由由第二源極電極層及第二汲極電極層覆蓋第一源極電極層及第一汲極電極層，氧擴散或移動到第一源極電極層及第一汲極電極層的側面的可能性降低，因此可以將氧從氧化物絕緣膜藉由閘極絕緣膜適當地供應到氧化物半導體層。
以上是本發明的一個方式中的電晶體，該電晶體的結構可以抑制氧化物半導體層中的氧缺陷的增加。尤其是，該電晶體可以將氧從與氧化物半導體層接觸的氧化物絕緣膜以及從閘極絕緣膜供應到氧化物半導體層中。因此，可以提供呈現良好的電特性並具有良好的長期可靠性的半導體裝置。
注意，本實施方式可以與本說明書所示的其 他實施方式或實施例適當地組合。
實施方式6
在本實施方式中，參照圖式對半導體裝置(記憶體裝置)的一個例子進行說明，該半導體裝置(記憶體裝置)使用本發明的一個方式的電晶體，即使在沒有電力供應的情況下也能夠保持儲存資料，並且對其寫入次數也沒有限制。
圖11A示出半導體裝置的剖面圖，並且圖11B示出半導體裝置的電路圖。
圖11A及圖11B所示的半導體裝置在其下部中包括使用第一半導體材料的電晶體3200，並在其上部中包括使用第二半導體材料的電晶體3202及電容元件3204。此外，作為電晶體3202，可以使用在實施方式1至實施方式5中說明的電晶體，在本實施方式中，示出應用實施方式1的圖1A至圖1E所示的電晶體150的例子。此外，在電容元件3204中，使用與電晶體3202的閘極電極相同的材料形成一個電極，使用與電晶體3202的源極電極或汲極電極相同的材料形成另一個電極，並且使用與電晶體3202的閘極絕緣膜112相同的材料形成電介質，因此可以同時形成電晶體3202和電容元件3204。
這裡，第一半導體材料和第二半導體材料較佳為具有不同的禁止帶寬度的材料。例如，可以將氧化物半導體以外的半導體材料(矽等)用作第一半導體材料， 並且將在實施方式1中說明的氧化物半導體用作第二半導體材料。例如作為氧化物半導體以外的材料使用晶體矽的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體利用關態電流低的電特性而可以長時間地保持電荷。
另外，雖然對上述電晶體都為n通道型電晶體的情況進行說明，但是當然也可以使用p通道型電晶體。另外，除了為了保持資訊而應用使用了氧化物半導體的實施方式1所示那樣的電晶體以外，用於半導體裝置的材料或半導體裝置的結構等半導體裝置的具體結構不侷限於在此所示的結構。
圖11A中的電晶體3200包括：設置在包含半導體材料(例如，晶體矽等)的基板3000中的通道形成區域；以夾著通道形成區域的方式設置的雜質區域；與雜質區域接觸的金屬間化合物區域；設置在通道形成區域上的閘極絕緣膜；以及設置在閘極絕緣膜上的閘極電極層。注意，雖然有時在圖式中沒有明顯示出源極電極層或汲極電極層，但是為了方便起見有時將這種結構也稱為電晶體。另外，此時，為了對電晶體的連接關係進行說明，有時將源極區域或汲極區域也稱為源極電極層或汲極電極層。也就是說，在本說明書中，源極電極層的記載可以包括源極區域。
在基板3000上以圍繞電晶體3200的方式設置有元件隔離絕緣層3106，並且以覆蓋電晶體3200的方 式設置有氧化物絕緣膜3220。另外，元件隔離絕緣層3106利用LOCOS(Local Oxidation of Silicon：矽局部氧化)或STI(Shallow Trench Isolation：淺溝槽隔離)等元件分離技術來形成。
例如，使用晶體矽基板的電晶體3200能夠進行高速工作。因此，藉由將該電晶體用作讀出用電晶體，可以高速地進行資訊的讀出。作為形成電晶體3202及電容元件3204的預處理，對覆蓋電晶體3200的氧化物絕緣膜3220進行CMP處理來使氧化物絕緣膜3220平坦化並使電晶體3200的閘極電極層的頂面露出。
在氧化物絕緣膜3220上設置有電晶體3202，其源極電極和汲極電極中的一方延伸而用作電容元件3204的另一個電極。
圖11A所示的電晶體3202是在氧化物半導體層中形成通道的頂閘極型電晶體。因為電晶體3202的關態電流小，所以藉由使用該電晶體而可以在較長期間內保持儲存資料。換言之，因為可以設為不需要更新工作或更新工作的頻率極低的半導體記憶體裝置，所以可以充分降低耗電量。
此外，以與電晶體3202重疊的方式隔著氧化物絕緣膜3220設置有電極3150。藉由對該電極3150供應適當的電位，可以控制電晶體3202的臨界電壓。此外，可以提高電晶體3202的長期可靠性。
如圖11A所示那樣，可以以彼此重疊的方式 形成電晶體3200和電晶體3202，所以可以縮小其佔有面積。因此，可以提高半導體裝置的積體度。
接著，圖11B示出對應於圖11A的電路結構的一個例子。
在圖11B中，第一佈線(1st Line)與電晶體3200的源極電極層電連接，第二佈線(2nd Line)與電晶體3200的汲極電極層電連接。此外，第三佈線(3rd Line)與電晶體3202的源極電極層和汲極電極層中的另一方電連接，第四佈線(4th Line)與電晶體3202的閘極電極層電連接。再者，電晶體3200的閘極電極層及電晶體3202的源極電極層和汲極電極層中的一方與電容元件3204的另一個電極電連接，第五佈線(5th Line)與電容元件3204的一個電極電連接。
在圖11B所示的半導體裝置中，藉由有效地利用可以保持電晶體3200的閘極電極層的電位的特徵，可以如下所示那樣進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線的電位設定為使電晶體3202成為導通狀態的電位，使電晶體3202成為導通狀態。由此，第三佈線的電位施加到電晶體3200的閘極電極層及電容元件3204。也就是說，對電晶體3200的閘極電極層施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一種。然後，藉由將第四佈線的電位設定為使電晶體3202成為截止狀 態的電位，來使電晶體3202成為截止狀態，而保持施加到電晶體3200的閘極電極層的電荷(保持)。
因為電晶體3202的關態電流極小，所以電晶體3200的閘極電極層的電荷被長時間地保持。
接著，對資訊的讀出進行說明。當在對第一佈線施加規定的電位(恆電位)的狀態下對第五佈線施加適當的電位(讀出電位)時，根據保持在電晶體3200的閘極電極層中的電荷量不同，第二佈線具有不同的電位。這是因為如下緣故：一般而言，在電晶體3200為n通道型的情況下，對電晶體3200的閘極電極層施加高位準電荷時的表觀臨界電壓Vth_H低於對電晶體3200的閘極電極層施加低位準電荷時的表觀臨界電壓Vth_L。在此，表觀臨界電壓是指為了使電晶體3200成為“導通狀態”所需要的第五佈線的電位。從而，藉由將第五佈線的電位設定為Vth_L與Vth_H之間的電位V0，可以辨別施加到電晶體3200的閘極電極層的電荷。例如，在寫入時被供應高位準電荷的情況下，如果第五佈線的電位為V0(>Vth_H)，則電晶體3200成為“導通狀態”。當被供應低位準電荷時，即使第五佈線的電位為V0(<Vth_L)，電晶體3200也維持“截止狀態”。因此，可以藉由辨別第二佈線的電位來讀出所保持的資訊。
注意，當將記憶單元配置為陣列狀來使用時，需要唯讀出所希望的記憶單元的資訊。在此情況下，當不讀出資訊時，只要對第五佈線施加不管閘極電極層的 狀態如何都使電晶體3200成為“截止狀態”的電位，即小於Vth_H的電位即可。或者，只要對第五佈線施加不管閘極電極層的狀態如何都使電晶體3200成為“導通狀態”的電位，即大於Vth_L的電位即可。
在本實施方式所示的半導體裝置中，藉由使用將氧化物半導體用於通道形成區域的關態電流極小的電晶體，可以極長期地保持儲存資料。就是說，因為不需要進行更新工作，或者，可以將更新工作的頻率降低到極低，所以可以充分降低耗電量。另外，即使沒有電力供給(但是，較佳固定電位)，也可以在較長期間內保持儲存資料。
另外，在本實施方式所示的半導體裝置中，資訊的寫入不需要高電壓，而且也沒有元件劣化的問題。由於例如不需要如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此完全不發生如閘極絕緣膜的劣化等的問題。就是說，在根據所公開的發明的半導體裝置中，對習知的非揮發性記憶體中成為問題的能夠重寫的次數沒有限制，而顯著提高可靠性。再者，利用電晶體的導通狀態或截止狀態而進行資訊寫入，而可以容易實現高速工作。
如上所述，能夠提供實現了微型化及高積體化且被賦予高電特性的半導體裝置以及該半導體裝置的製造方法。
注意，本實施方式可以與本說明書所示的其 他實施方式或實施例適當地組合。
實施方式7
在本實施方式中，對與實施方式6所示的結構不同的使用本發明的一個方式的電晶體的半導體裝置進行說明。該半導體裝置即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖12A示出半導體裝置的電路結構的一個例子，圖12B是示出半導體裝置的一個例子的示意圖。此外，作為包括在該半導體裝置中的電晶體4162，可以使用在實施方式1至實施方式5中說明的電晶體。此外，與在實施方式6中說明的電容元件3204相同，可以在電晶體4162的製程中同時形成電容元件4254。
在圖12A所示的半導體裝置中，位元線BL與電晶體4162的源極電極電連接，字線WL與電晶體4162的閘極電極電連接，並且電晶體4162的汲極電極與電容元件4254的第一端子電連接。
接著，說明對圖12A所示的半導體裝置(記憶單元4250)進行資訊的寫入及保持的情況。
首先，藉由將字線WL的電位設定為使電晶體4162成為導通狀態的電位，以使電晶體4162成為導通狀態。由此，將位元線BL的電位施加到電容元件4254的第一端子(寫入)。然後，藉由將字線WL的電位設定為使電晶體4162成為截止狀態的電位，來使電晶體4162 成為截止狀態，由此儲存電容元件4254的第一端子的電位(保持)。
使用氧化物半導體的電晶體4162具有關態電流極小的特徵。因此，藉由使電晶體4162成為截止狀態，可以極長時間地儲存電容元件4254的第一端子的電位(或累積在電容元件4254中的電荷)。
接著，對資訊的讀出進行說明。當電晶體4162成為導通狀態時，處於浮動狀態的位元線BL與電容元件4254導通，於是，在位元線BL與電容元件4254之間電荷被再次分配。其結果，位元線BL的電位變化。位元線BL的電位的變化量根據電容元件4254的第一端子的電位(或累積在電容元件4254中的電荷)不同而取不同的值。
例如，在將電容元件4254的第一端子的電位設為V，將電容元件4254的電容設為C，將位元線BL所具有的電容成分(以下也稱為位元線電容)設為CB，並且將再次分配電荷之前的位元線BL的電位設為VBO的條件下，再次分配電荷之後的位元線BL的電位為(CB×VB0+C×V)/(CB+C)。因此，作為記憶單元4250的狀態，當電容元件4254的第一端子的電位為V1和V0(V1>V0)的兩個狀態時，保持電位V1時的位元線BL的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的位元線BL的電位(=(CB×VB0+C×V0)/(CB+C))。
並且，可以藉由比較位元線BL的電位與預定的電位來讀出資訊。
如上所述，圖12A所示的半導體裝置可以利用電晶體4162的關態電流極小的特徵長期地保持累積在電容元件4254中的電荷。就是說，因為不需要進行更新工作，或者，可以將更新工作的頻率降低到極低，所以可以充分降低耗電量。另外，即使沒有電力供給，也可以在較長期間內保持儲存資料。
接著，對圖12B所示的半導體裝置進行說明。
圖12B所示的半導體裝置在其上部作為記憶體電路包括具有多個圖12A所示的記憶單元4250的記憶單元陣列4251(記憶單元陣列4251a及記憶單元陣列4251b)，並且在其下部包括用來使記憶單元陣列4251工作所需的週邊電路4253。另外，週邊電路4253與記憶單元陣列4251電連接。
藉由採用圖12B所示的結構，可以在記憶單元陣列4251a及記憶單元陣列4251b的正下方設置外周電路4253，從而可以實現半導體裝置的小型化。
作為設置在週邊電路4253中的電晶體，較佳為使用與電晶體4162不同的半導體材料。例如，可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，更佳為使用單晶半導體。另外，還可以使用有機半導體材料等。使用這樣的半導體材料的電晶體能夠進行充分的高速工作。從而，藉 由利用該電晶體，能夠順利實現被要求高速工作的各種電路(邏輯電路、驅動電路等)。
另外，圖12B所示的半導體裝置示出記憶單元陣列4251具有記憶單元陣列4251a和記憶單元陣列4251b的疊層的結構，但是所層疊的記憶單元陣列的個數不侷限於此。即可以採用層疊有三個以上的記憶單元陣列的結構，也可以採用單層結構。
電晶體4162使用氧化物半導體形成，因此可以使用在實施方式1至實施方式5中說明的電晶體。由於使用氧化物半導體的電晶體的關態電流小，因此能夠長期保持儲存資料。換言之，可以使更新工作的頻率極低，所以可以充分降低耗電量。
此外，藉由將具備使用氧化物半導體以外的材料的電晶體(換言之，能夠進行充分高速的工作的電晶體)的週邊電路以及具備使用氧化物半導體的電晶體(作更廣義解釋，其關態電流充分小的電晶體)的記憶體電路設置為一體，能夠實現具有新穎特徵的半導體裝置。另外，藉由採用週邊電路和記憶體電路的疊層結構，可以實現半導體裝置的積體化。
如上所述，能夠提供實現了微型化及高積體化且被賦予高電特性的半導體裝置。
注意，本實施方式可以與本說明書所示的其他實施方式或實施例適當地組合。
實施方式8
在本實施方式中，說明可以使用在實施方式1至實施方式5中說明的電晶體的電子裝置及電器的例子。
在實施方式1至實施方式5中說明的電晶體可以應用於各種電子裝置(也包括遊戲機)和電器。作為電子裝置，可以舉出電視機、監視器等顯示裝置、照明設備、臺式或膝上型個人電腦、文字處理機、再現儲存在DVD(Digital Versatile Disc：數位影音光碟)等儲存介質中的靜態影像或動態影像的影像再現裝置、可攜式CD播放器、收音機、磁帶答錄機、頭戴式耳機音響、音響、無繩電話子機、步話機、行動電話機、車載電話、可攜式遊戲機、計算器、可攜式資訊終端、電子筆記本、電子書閱讀器、電子翻譯器、聲音輸入器、攝影機、數位靜態照相機、電動剃鬚刀、IC晶片等。作為電器，可以舉出微波爐等高頻加熱裝置、電鍋、洗衣機、吸塵器、空調器等空調設備、洗碗機、烘碗機、乾衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冷凍器、輻射測量器、透析裝置等醫療設備等。另外，作為電器，也可以舉出煙霧感測器、氣體警報裝置、防犯警報器等警報裝置。再者，還可以舉出工業設備諸如引導燈、信號機、傳送帶、自動扶梯、電梯、工業機器人、蓄電系統等。另外，利用使用石油的引擎及來自非水類二次電池的電力藉由電動機推進的移動體等也包括在電器的範疇內。作為上述移動體，例如可以舉出電動汽車(EV)、兼具內燃機 和電動機的混合動力汽車(HEV)、插電式混合動力汽車(PHEV)、使用履帶代替這些的車輪的履帶式車輛、包括電動輔助自行車的電動自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船。圖13、圖14、圖15A至圖15C以及圖16A至圖16C示出上述電子裝置及電器的具體例子。
首先，參照圖13說明作為警報裝置的例子的火災警報器的結構。另外，在本說明書中，火災警報器是指發出火災發生的警報的所有裝置，其包括諸如住宅用火災警報器、自動火災警報設備、用於該自動火災警報設備的火災檢測器等。
圖13所示的警報裝置至少包括微型電腦500。在此，微型電腦500設置在警報裝置的內部。在微型電腦500中設置有與高電位電源線VDD電連接的電源閘控制器503、與高電位電源線VDD及電源閘控制器503電連接的電源閘504、與電源閘504電連接的CPU(Central Processing Unit：中央處理器)505、與電源閘504及CPU505電連接的檢測部509。另外，CPU505包含揮發性記憶部506及非揮發性記憶部507。
另外，CPU505藉由介面508與匯流排502電連接。與CPU505同樣，介面508也與電源閘504電連接。作為介面508的匯流排規格，可以使用I2C匯流排等。另外，在本實施方式所示的警報裝置中設置有藉由介 面508與電源閘504電連接的發光元件530。
作為發光元件530較佳為使用發射指向性強的光的元件，例如可以使用有機EL元件、無機EL元件、LED(Light Emitting Diode：發光二極體)等。
電源閘控制器503具有計時器，根據該計時器控制電源閘504。電源閘504根據電源閘控制器503的控制對CPU505、檢測部509及介面508供應或切斷從高電位電源線VDD供應的電源。在此，作為電源閘504可以使用如電晶體等的切換元件。
藉由使用這樣的電源閘控制器503及電源閘504，可以在測量光量的期間中，進行對檢測部509、CPU505及介面508的電源供應，並且可以在測量期間的空閒期間切斷對檢測部509、CPU505及介面508的電源供應。藉由使警報裝置這樣工作，與對上述各個結構不間斷地供應電源的情況相比，能夠實現耗電量的降低。
另外，在作為電源閘504使用電晶體的情況下，較佳為使用用於非揮發性記憶部507並具有極低的關態電流的電晶體，例如使用氧化物半導體的電晶體。藉由使用這種電晶體，當由電源閘504切斷電源時可以減少洩漏電流，而可以實現耗電量的降低。
也可以在本實施方式所示的警報裝置中設置直流電源501，從直流電源501對高電位電源線VDD供應電源。直流電源501的高電位一側的電極與高電位電源線VDD電連接，直流電源501的低電位一側的電極與低 電位電源線VSS電連接。低電位電源線VSS與微型電腦500電連接。在此，對高電位電源線VDD供應高電位H。此外，對低電位電源線VSS供應例如接地電位(GND)等的低電位L。
在作為直流電源501使用電池的情況下，例如可以採用在外殼中設置如下的電池箱的結構即可，即該電池箱包括與高電位電源線VDD電連接的電極、與低電位電源線VSS電連接的電極、可以保持該電池的外殼。另外，在本實施方式中所示的警報裝置不必設置直流電源501，例如也可以採用從設置在該警報裝置的外部的交流電源藉由佈線供應電源的結構。
此外，作為上述電池，也可以使用二次電池如鋰離子二次電池(也稱為鋰離子蓄電池或鋰離子電池)。另外，較佳為設置太陽能電池以對該二次電池進行充電。
檢測部509測量與異常有關的物理量而對CPU505發送檢測值。與異常有關的物理量根據警報裝置的使用目的不同，在用作火災警報器的警報裝置中，檢測與火災有關的物理量。因此，檢測部509測量作為與火災有關的物理量的光量而檢測出煙霧的存在。
檢測部509包括與電源閘504電連接的光感測器511、與電源閘504電連接的放大器512以及與電源閘504及CPU505電連接的AD轉換器513。設置在發光元件530及檢測部509的光感測器511、放大器512及 AD轉換器513在電源閘504對檢測部509供應了電源時工作。
在此，圖14示出圖13所示的警報裝置的剖面的一部分。在該警報裝置中，形成有：形成在p型半導體基板601中的元件分離區域603；以及包括閘極絕緣膜607、閘極電極層609、n型雜質區域611a、n型雜質區域611b、絕緣膜615以及絕緣膜617的n型電晶體719。由於n型電晶體719使用單晶矽等與氧化物半導體不同的半導體形成，所以能夠進行充分高速的工作。由此，可以形成能夠實現高速的訪問的CPU的揮發性記憶部。
另外，在對絕緣膜615和絕緣膜617的一部分選擇性地進行了蝕刻的開口部中，形成有接觸插頭619a及接觸插頭619b，在絕緣膜617、接觸插頭619a以及接觸插頭619b上設置有具有溝槽部分的絕緣膜621。
另外，在絕緣膜621的溝槽部分形成有佈線623a及佈線623b，在絕緣膜621、佈線623a以及佈線623b上設置有藉由濺射法或CVD法等形成的絕緣膜620。此外，在該絕緣膜620上形成有具有溝槽部分的絕緣膜622。
在絕緣膜622的溝槽部分中，形成有用作第二電晶體717的背閘極電極的電極624。藉由設置該電極624，可以控制第二電晶體717的臨界電壓。
在絕緣膜622及電極624上設置有藉由濺射法或CVD法形成的氧化物絕緣膜625，在氧化物絕緣膜 625上設置有第二電晶體717及光電轉換元件714。
第二電晶體717包括氧化物半導體層606、與氧化物半導體層606接觸的第一源極電極層616a及第一汲極電極層616b、與第一源極電極層616a及第一汲極電極層616b的頂部接觸的第二源極電極層626a及第二汲極電極層626b、閘極絕緣膜612、閘極電極層604以及保護絕緣膜618。另外，設置有覆蓋光電轉換元件714及第二電晶體717的絕緣膜645及絕緣膜646，以與第一汲極電極層616b接觸的方式在絕緣膜646上設置有佈線649。佈線649用作使第二電晶體717的汲極電極與n型電晶體719的閘極電極層609電連接的節點。
此外，在本實施方式中，例示出第二電晶體717與佈線649的連接部分接觸於第一汲極電極層616b的結構，但是該結構不侷限於此，例如也可以採用該連接部分接觸於第二汲極電極層626b的結構。
在此，作為第二電晶體717可以使用在實施方式1至實施方式5中說明的電晶體，氧化物半導體層606相當於在實施方式1中說明的氧化物半導體層106。此外，第一源極電極層616a及第一汲極電極層616b分別相當於在實施方式1中說明的第一源極電極層108a及第一汲極電極層108b。此外，第二源極電極層626a及第二汲極電極層626b分別相當於在實施方式1中說明的第二源極電極層110a及第二汲極電極層110b。
光感測器511包括光電轉換元件714、電容元 件、第一電晶體、第二電晶體717、第三電晶體以及n型電晶體719。在此，例如，作為光電轉換元件714可以使用光電二極體等。
光電轉換元件714的一個端子與低電位電源線VSS電連接，另一個端子與第二電晶體717的第一源極電極層616a和第一汲極電極層616b中的一個及/或第二源極電極層626a及第二汲極電極層626b中的一個電連接。
對第二電晶體717的閘極電極層604供應電荷累積控制信號Tx，第一源極電極層616a和第一汲極電極層616b中的另一個及/或第二源極電極層626a及第二汲極電極層626b中的另一個與電容元件的一對電極中的一個、第一電晶體的源極電極和汲極電極中的一個以及n型電晶體719的閘極電極電連接(下面，有時將該節點稱為節點FD)。
電容元件的一對電極中的另一個與低電位電源線VSS電連接。對第一電晶體的閘極電極供應重設信號Res，第一電晶體的源極電極和汲極電極中的另一個與高電位電源線VDD電連接。
n型電晶體719的源極電極和汲極電極中的一個與第三電晶體的源極電極和汲極電極中的一個以及放大器512電連接。另外，n型電晶體719的源極電極和汲極電極中的另一個與高電位電源線VDD電連接。對第三電晶體的閘極電極供應偏壓信號Bias，第三電晶體的源極電 極和汲極電極中的另一個與低電位電源線VSS電連接。
另外，未必一定要設置電容元件，例如在n型電晶體719等的寄生電容充分大的情況下也可以不設置電容元件。
另外，第一電晶體及第二電晶體717較佳為使用關態電流極低的電晶體。此外，作為關態電流極低的電晶體，較佳為使用包含氧化物半導體的電晶體。藉由採用這種結構，能夠長時間保持節點FD的電位。
另外，在圖14所示的結構中，光電轉換元件714與第二電晶體717電連接地設置在氧化物絕緣膜625上。
光電轉換元件714包括設置在氧化物絕緣膜625上的半導體膜660以及與半導體膜660上接觸的第一源極電極層616a、電極616c。第一源極電極層616a用作第二電晶體717的源極電極或汲極電極並使光電轉換元件714與第二電晶體717電連接。此外，在光電轉換元件714中，在第一源極電極層616a及電極616c上分別設置有第二源極電極層626a及電極626c。
在半導體膜660、第二源極電極層626a及電極626c上設置有閘極絕緣膜612、保護絕緣膜618、絕緣膜645及絕緣膜646。另外，在絕緣膜646上設置有佈線656，佈線656藉由設置在電極626c、閘極絕緣膜612、保護絕緣膜618、絕緣膜645及絕緣膜646中的開口與電極616c接觸。
電極616c可以藉由與第一源極電極層616a及第一汲極電極層616b相同的製程形成。佈線656可以藉由與佈線649相同的製程形成。
作為半導體膜660，設置能夠進行光電轉換的半導體膜即可，例如可以使用矽或鍺等。在半導體膜660使用矽的情況下，用作檢測可見光的光感測器。此外，因為矽和鍺能夠吸收的電磁波的波長彼此不同，所以在採用半導體膜660使用鍺的結構的情況下，能夠用作主要檢測紅外線的感測器。
如上所述那樣，可以在微型電腦500中內置包括光感測器511的檢測部509，所以可以縮減部件數，而縮小警報裝置的外殼。此外，當光感測器或光電轉換元件的位置需要自由度時，使用外置光感測器或光電轉換元件，並使其電連接到微型電腦500。
在包含上述的IC晶片的警報裝置中，使用組合多個使用了在上述實施方式中示出的電晶體的電路並將這些電路搭載到一個IC晶片的CPU505。
圖15A至圖15C是示出將在實施方式1至實施方式5中說明的電晶體用於至少其一部分的CPU的具體結構的方塊圖。
圖15A所示的CPU在基板1190上包括：ALU(Arithmetic logic unit：算術邏輯單元)1191；ALU控制器1192；指令解碼器1193；中斷控制器1194；時序控制器1195；暫存器1196；暫存器控制器1197；匯流排 介面1198；可改寫的ROM1199；以及ROM介面1189。作為基板1190，使用半導體基板、SOI基板及玻璃基板等。ROM1199和ROM介面1189可以設置在另一晶片上。當然，圖15A所示的CPU只是將其結構簡化而示出的一個例子，並且實際的CPU根據其用途不同而具有多種結構。
藉由匯流排介面1198輸入到CPU的指令被輸入到指令解碼器1193且被進行解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197和時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192產生用來控制ALU1191的工作的信號。另外，當CPU在執行程式時，中斷控制器1194根據其優先度或遮罩狀態而判斷來自外部的輸入/輸出裝置或週邊電路的中斷請求，且處理該請求。暫存器控制器1197生成暫存器1196的位址，並根據CPU的狀態進行從暫存器1196的讀出或對暫存器1196的寫入。
另外，時序控制器1195生成控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作的時序的信號。例如，時序控制器1195具備根據基準時脈信號CLK1生成內部時脈信號CLK2的內部時脈產生部，將內部時脈信號CLK2供 應到上述各種電路。
在圖15A所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元，可以使用在上述實施方式中示出的電晶體。
在圖15A所示的CPU中，暫存器控制器1197根據來自ALU1191的指示，進行暫存器1196中的保持工作的選擇。換言之，在暫存器1196所具有的記憶單元中，選擇是利用正反器進行資料的保持還是利用電容元件進行資料的保持。當選擇利用正反器進行資料的保持時，進行對暫存器1196中的記憶單元的電源電壓的供應。當選擇利用電容元件進行資料的保持時，進行對電容元件的資料的改寫，可以停止對暫存器1196內的記憶單元的電源電壓的供應。
如圖15B或圖15C所示那樣，藉由在記憶單元群與被供應有電源電位VDD或電源電位VSS的節點之間設置切換元件，可以停止電源的供應。以下說明圖15B及圖15C的電路。
在圖15B及圖15C中示出記憶體電路的結構的一個例子，其中作為控制對記憶單元的電源電位的供應的切換元件，包含在上述實施方式中示出的電晶體。
圖15B所示的記憶體裝置包括切換元件1141以及具有多個記憶單元1142的記憶單元群1143。明確而言，各記憶單元1142可以使用在上述實施方式中示出的電晶體。藉由切換元件1141，高位準的電源電位VDD供 應到記憶單元群1143所具有的各記憶單元1142。並且，信號IN的電位和低位準的電源電位VSS的電位供應到記憶單元群1143所具有的各記憶單元1142。
在圖15B中，作為切換元件1141使用在上述實施方式中示出的電晶體，該電晶體的開關受控於供應到其閘極電極層的信號SigA。
此外，在圖15B中，示出切換元件1141只具有一個電晶體的結構，但是沒有特別的限制，切換元件1141也可以具有多個電晶體。當切換元件1141具有多個用作切換元件的電晶體時，既可以將上述多個電晶體並聯，又可以將上述多個電晶體串聯，還可以組合並聯和串聯地連接。
另外，在圖15B中，雖然由切換元件1141控制對記憶單元群1143所具有的各記憶單元1142的高位準的電源電位VDD的供給，但是也可以由切換元件1141控制低位準的電源電位VSS的供給。
另外，圖15C示出記憶體裝置的一個例子，其中低位準的電源電位VSS藉由切換元件1141被供應到記憶單元群1143所具有的各記憶單元1142。可以由切換元件1141控制對記憶單元群1143所具有的各記憶單元1142的低位準的電源電位VSS的供應。
在記憶單元群與被施加電源電位VDD或電源電位VSS的節點之間設置切換元件，當暫時停止CPU的工作，停止電源電壓的供應時也可以保持資料，由此可以 降低耗電量。明確而言，例如，在個人電腦的使用者停止對鍵盤等輸入裝置輸入資訊的期間中也可以停止CPU的工作，由此可以降低耗電量。
在此，以CPU為例子進行說明，但是也可以應用於DSP(Digital Signal Processor：數位信號處理器)、定製LSI、FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)等的LSI。
在圖16A中，警報裝置8100是住宅用火災警報器，該警報裝置是包括檢測部和微型電腦8101的電器的一個例子。微型電腦8101是包含使用了在上述實施方式中示出的電晶體的CPU的電子裝置的一個例子。
在圖16A中，具有室內機8200和室外機8204的空調器是包含使用在上述實施方式中示出的電晶體的CPU的電器的一個例子。明確而言，室內機8200具有外殼8201、送風口8202、CPU8203等。在圖16A中，例示出CPU8203設置在室內機8200中的情況，但是CPU8203也可以設置在室外機8204中。或者，也可以在室內機8200和室外機8204的兩者中設置有CPU8203。藉由將在上述實施方式中示出的電晶體用於空調器的CPU，可以實現低耗電量化。
在圖16A中，電冷藏冷凍箱8300是包含使用了在上述實施方式中示出的電晶體的CPU的電器的一個例子。明確而言，電冷藏冷凍箱8300包括外殼8301、冷藏室門8302、冷凍室門8303及CPU8304等。在圖16A 中，CPU8304設置在外殼8301的內部。藉由將在上述實施方式中示出的電晶體用於電冷藏冷凍箱8300的CPU8304，可以實現低耗電量化。
在圖16B和圖16C中，例示出電器的一個例子的電動汽車。電動汽車9700安裝有二次電池9701。二次電池9701的電力的輸出藉由控制電路9702調整而供應到驅動裝置9703。控制電路9702由具有未圖示的ROM、RAM、CPU等的處理裝置9704控制。藉由將在上述實施方式中示出的電晶體用於電動汽車9700的CPU，可以實現低耗電量化。
驅動裝置9703是利用直流電動機或交流電動機，或者將電動機和內燃機組合而構成的。處理裝置9704根據電動汽車9700的駕駛員的操作資訊(加速、減速、停止等)、行車資訊(爬坡、下坡等，或者行車中的車輪受到的負載資訊等)等的輸入資訊，向控制電路9702輸出控制信號。控制電路9702利用處理裝置9704的控制信號調整從二次電池9701供應的電能來控制驅動裝置9703的輸出。當安裝了交流電動機時，雖然未圖示，但是還內置有將直流轉換為交流的逆變器。
注意，本實施方式可以與本說明書所示的其他實施方式或實施例適當地組合。
實施例1
在本實施例中，說明在氧化物半導體膜上形 成導電膜，並且利用SIMS(Secondary Ion Mass Spectrometry：二次離子質譜)分析來測量層疊膜之間的元素的擴散或移動的結果。
圖17A和圖17B示出如下結果，即利用濺射法製造IGZO膜和鎢膜的疊層樣本，並且對熱處理的前後的深度方向上的氧同位素(18O)分佈進行SIMS分析的結果。此外，使用以1：1：1或1：3：2的原子數比包含In、Ga和Zn的濺射靶材以及以2：1的流量比包含Ar、O2(18O)的成膜氣體且利用DC濺射法來形成IGZO膜。此外，在使用鎢作為濺射靶材，將100%的Ar用作成膜氣體且利用DC濺射法的條件下形成鎢膜。此外，以300℃、350℃、400℃以及450℃分別進行熱處理一個小時，並且對包括不施加熱處理的樣本的五個樣本進行比較。
在此，使用以1：1：1的原子數比包含In、Ga和Zn的濺射靶材形成的IGZO膜是具有結晶性的IGZO膜，使用以1：3：2的原子數比包含In、Ga和Zn的濺射靶材而形成的IGZO膜是非晶IGZO膜。
如圖17A和圖17B所示那樣，確認到：無論氧化物半導體膜的組成或結晶性如何，當熱處理的溫度上升時，氧化物半導體膜中的氧被引入到鎢膜中。
在電晶體的製程中有幾個加熱製程，因此在氧化物半導體層的與源極電極或汲極電極接觸的附近區域中發生氧缺陷，而該區域n型化。因此，n型化的該區域可以用作電晶體的源極或汲極。
圖18A和圖18B示出代替上述鎢膜使用氮化鉭膜而製造的樣本的SIMS分析結果。在使用鉭作為濺射靶材，以5：1的流量比包含Ar：N2的成膜氣體且利用反應性濺射法(DC濺射法)，來形成氮化鉭膜。在與上述相同的四個條件下進行熱處理，並且對包括不施加熱處理的樣本的五個樣本進行比較。
圖18A示出原子數比為In：Ga：Zn=1：1：1的IGZO膜和氮化鉭膜的疊層樣本的SIMS分析結果。在任何樣本中，都觀察不到氧朝向氮化鉭膜中的移動，而示出與圖17A所示的使用了鎢膜的樣本中不同的行為。此外，圖18B示出原子數比為In：Ga：Zn=1：3：2的IGZO膜和氮化鉭膜的疊層樣本的SIMS分析結果。在任何樣本中，都觀察不到氧朝向氮化鉭膜中的移動，而示出與圖17B所示的使用了鎢膜的樣本中不同的行為。由此，可以說，氮化鉭膜是不容易與氧接合的膜或氧不容易移動的膜。
圖19A和圖19B示出代替上述鎢膜而使用氮化鈦膜製造的樣本的SIMS分析結果。在將鈦用作濺射靶材，將100%的N2用作成膜氣體且利用反應性濺射法(DC濺射法)形成氮化鈦膜。在與上述相同的四個條件下進行熱處理，對包括不施加熱處理的樣本的五個樣本進行比較。
圖19A示出In：Ga：Zn=1：1：1的IGZO膜和氮化鈦膜的疊層樣本的SIMS分析結果。在任何樣本 中，都觀察不到氧朝向氮化鈦膜中的移動，而示出與圖17A所示的使用鎢膜的樣本中不同的行為。此外，圖19B示出In：Ga：Zn=1：3：2的IGZO膜和氮化鈦膜的疊層樣本的SIMS分析結果。在任何樣本中，都觀察不到氧朝向氮化鉭膜中的移動，而示出與圖17B所示的使用了鎢膜的樣本中不同的行為。由此，可以說氮化鈦膜是不容易與氧接合的膜或氧不容易移動的膜。
接著，說明藉由SIMS分析測量雜質朝向IGZO膜中的移動的結果。
圖20A和圖20B示出利用濺射法在IGZO膜上形成氮化鉭膜或氮化鈦膜，並且對熱處理的前後的深度方向上的氮分佈進行SIMS分析的結果。此外，使用以1：1：1的原子數比包含In、Ga和Zn的濺射靶材以及以2：1的流量比包含Ar：O2的成膜氣體且利用DC濺射法，來形成IGZO膜。此外，藉由上述形成方法製造氮化鉭膜及氮化鈦膜。此外，以400℃下進行熱處理一個小時，並且對包括不施加熱處理的樣本的兩個樣本進行比較。
如圖20A和圖20B所示那樣，可知：在任何樣本中，都觀察不到氮朝向IGZO膜中的移動。因此，可知：在IGZO膜中用作施體的氮不會從氮化鉭膜或氮化鈦膜向IGZO膜中廣泛地移動，因此不會使電晶體的通道形成區域n型化。
此外，圖21A和圖21B示出利用SIMS分析 與圖20A和圖20B所例示出的樣本相同的樣本的Ta或Ti深度方向上的分佈的結果。如圖21A和圖21B所示那樣，可知：確認不到Ta或Ti朝向IGZO膜中的移動。由此可知：可能成為影響到電晶體的電特性的雜質的Ti及Ta不會從氮化鉭膜或氮化鈦膜向IGZO膜中廣泛地移動。
由此可知：氮化鉭、氮化鈦等導電氮化物是不容易與氧接合的膜或氧不容易移動的膜，並且該導電氮化物中的氮及金屬元素不容易移動到氧化物半導體膜中。
本實施例可以與本說明書所記載的其他實施方式或實施例適當地組合而實施。
實施例2
在本實施例中，說明在氧化物半導體膜上形成導電膜之後去除導電膜並測量氧化物半導體膜的薄層電阻值的結果。
圖22示出測量如下樣本的對於蝕刻IGZO膜的深度的薄層電阻值的結果，該樣本是利用濺射法製造IGZO膜，利用濺射法在IGZO膜上層疊鎢膜或氮化鈦膜，然後去除鎢膜或氮化鈦膜來製造的樣本。此外，作為比較，製造在IGZO膜上不形成導電膜的樣本。此外，使用以1：1：1的原子數比包含In：Ga：Zn的濺射靶材以及以2：1的流量比包含Ar、O2(18O)的成膜氣體且利用DC濺射法，來形成IGZO膜。此外，在使用鎢作為濺射靶材，將100%的Ar用作成膜氣體且利用DC濺射法的 條件下形成鎢膜。在使用鈦作為濺射靶材，將100%的N2用作成膜氣體且利用反應性濺射法(DC濺射法)的條件下形成氮化鈦膜。使用過氧化氫水，對鎢膜及氮化鈦膜進行蝕刻。使用過氧化氫水和氨的混合水溶液，對IGZO膜進行蝕刻。此外，根據蝕刻前後的利用光譜橢圓偏振測量的殘留膜的厚度計算IGZO膜的蝕刻深度。
如圖22所示那樣，確認到：在IGZO膜上形成了鎢膜的樣本中，離IGZO膜的表面到5nm左右的深度的區域為低電阻。這意味著在IGZO膜的表面附近的區域中形成有低電阻的IGZO和鎢的低電阻的混合層，或者，由於因IGZO膜中的氧移動到鎢膜中而在IGZO膜的表面附近發生氧缺陷，而形成了n型化區域。
另一方面，在IGZO膜上形成了氮化鈦膜的樣本和不形成導電膜的樣本中，確認不到IGZO膜的低電阻化。這意味著構成氮化鈦的元素不容易移動到IGZO膜中，或者，IGZO膜中的氧不容易移動到氮化鈦膜中等。
圖23A示出測量如下樣本的相對於蝕刻IGZO膜的深度的薄層電阻值的結果，該樣本是利用濺射法形成IGZO膜，利用濺射法在IGZO膜上層疊鎢膜或氮化鈦膜，然後在熱處理之後，去除鎢膜或氮化鈦膜而製造的樣本。此外，作為比較，製造在IGZO膜上不形成導電膜的樣本。另外，利用與上述相同的製程，進行IGZO膜、鎢膜和氮化鈦膜的形成和去除。在N2氛圍下以400℃進行熱處理一個小時。
如圖23A所示那樣，在無論哪個樣本中，都確認到IGZO膜的低電阻化。在此，確認到在IGZO膜上形成了鎢膜的樣本中，在表面附近最為低電阻化，並且到最深處低電阻化。這意味著鎢膜最容易引入IGZO膜中的氧。此外，在IGZO膜上形成了氮化鈦膜的樣本中，示出與在IGZO膜上不形成導電膜的樣本中相同的行為。就是說，這意味著：在IGZO膜上形成有鎢膜的樣本中，IGZO膜中的氧移動到鎢膜中而IGZO膜發生低電阻化，另一方面，在IGZO膜上形成了氮化鈦膜的樣本中，從IGZO膜釋放出的氧透過氮化鈦膜而釋放到上方。這結果與實施例1所示的SIMS分析的結果很一致。
圖23B示出測量如下樣本的相對於蝕刻IGZO膜的深度的薄層電阻值的結果，該樣本是利用濺射法形成氧化矽膜，利用濺射法在氧化矽膜上形成IGZO膜，利用濺射法在IGZO膜上層疊鎢膜活氮化鈦膜，然後在熱處理之後，去除鎢膜或氮化鈦膜而製造的樣本。此外，作為比較，製造了在IGZO膜上不形成導電膜的樣本。在將矽用作濺射靶材，將100%的O2用作成膜氣體且利用反應性濺射法(DC濺射法)形成氧化矽膜。另外，利用與上述相同的製程，進行IGZO膜、鎢膜和氮化鈦膜的形成和去除。在N2氛圍下以400℃進行熱處理一個小時。
在圖23B中，確認到與圖23A所示的結果相比，IGZO膜中的低電阻化的區域在厚度方向上變淺。這意味著因熱處理而將氧從氧化矽膜供應到IGZO膜中，而 IGZO膜中的氧缺陷得到降低，由此，IGZO膜高電阻化。如此，可知藉由使用能夠將氧釋放到IGZO膜的下側的膜，可以控制IGZO膜中的低電阻化的區域的厚度。
由此，確認到藉由以與IGZO膜接觸的方式形成鎢膜等容易引入氧的導電膜，可以使IGZO膜中的與該導電膜接觸的附近區域低電阻化。而且，確認到藉由施熱處理，可以在深度方向上擴大IGZO膜中的低電阻化的區域。此外，可知藉由在IGZO膜附近形成能夠釋放氧的膜，可以控制低電阻化的區域的厚度。
本實施例可以與本說明書所記載的其他實施方式或實施例適當地組合而實施。
102‧‧‧基板
104‧‧‧氧化物絕緣膜
105‧‧‧區域
106‧‧‧氧化物半導體層
108a‧‧‧第一源極電極層
108b‧‧‧第一汲極電極層
110a‧‧‧第二源極電極層
110b‧‧‧第二汲極電極層
112‧‧‧閘極絕緣膜
114‧‧‧閘極電極層
116‧‧‧保護絕緣膜
150‧‧‧電晶體

Claims (12)

  1. 一種半導體裝置，包括：氧化物絕緣膜；該氧化物絕緣膜上的氧化物半導體層；與該氧化物半導體層接觸的第一源極電極層及第一汲極電極層；分別覆蓋該第一源極電極層及該第一汲極電極層並與該氧化物半導體層接觸的第二源極電極層及第二汲極電極層；該氧化物絕緣膜、該氧化物半導體層、該第二源極電極層及該第二汲極電極層上的閘極絕緣膜；該閘極絕緣膜上並與該氧化物半導體層重疊的閘極電極層；以及該閘極絕緣膜及該閘極電極層上的保護絕緣膜，其中，該閘極絕緣膜在該第二源極電極層及該第二汲極電極層的外部區域與該氧化物絕緣膜部分地接觸。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第一源極電極層及該第一汲極電極層包括選自Al、Cr、Cu、Ta、Ti、Mo和W中的至少一種材料。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第一源極電極層及該第一汲極電極層的端部具有步階。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第二源極電極層及該第二汲極電極層包括選自氮化鉭、氮化鈦和釕中的至少一種材料。
  5. 根據申請專利範圍第1項之半導體裝置，其中該保護絕緣膜包括氮化矽。
  6. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體層包含晶體，並且該晶體的c軸平行於該氧化物半導體層的表面的法線向量。
  7. 一種半導體裝置，包括：氧化物絕緣膜；該氧化物絕緣膜上的氧化物半導體層；與該氧化物半導體層接觸的第一源極電極層及第一汲極電極層；分別與該第一源極電極層及該第一汲極電極層接觸並與該氧化物半導體層接觸的第二源極電極層及第二汲極電極層；該氧化物絕緣膜、該氧化物半導體層、該第一源極電極層、該第一汲極電極層、該第二源極電極層及該第二汲極電極層上的閘極絕緣膜；該閘極絕緣膜上並與該氧化物半導體層重疊的閘極電極層；以及該閘極絕緣膜及該閘極電極層上的保護絕緣膜，其中，該閘極絕緣膜在該第一源極電極層及該第一汲極電極層的外部區域與該氧化物絕緣膜部分地接觸。
  8. 根據申請專利範圍第7項之半導體裝置，其中該第一源極電極層及該第一汲極電極層包括選自Al、Cr、 Cu、Ta、Ti、Mo和W中的至少一種材料。
  9. 根據申請專利範圍第7項之半導體裝置，其中該第一源極電極層及該第一汲極電極層的端部具有步階。
  10. 根據申請專利範圍第7項之半導體裝置，其中該第二源極電極層及該第二汲極電極層包括選自氮化鉭、氮化鈦和釕中的至少一種材料。
  11. 根據申請專利範圍第7項之半導體裝置，其中該保護絕緣膜包括氮化矽。
  12. 根據申請專利範圍第7項之半導體裝置，其中該氧化物半導體層包含晶體，並且該晶體的c軸平行於該氧化物半導體層的表面的法線向量。
TW102136357A 2012-10-17 2013-10-08 半導體裝置 TWI615974B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-230360 2012-10-17
JP2012230360A JP2014082388A (ja) 2012-10-17 2012-10-17 半導体装置

Publications (2)

Publication Number Publication Date
TW201419543A true TW201419543A (zh) 2014-05-16
TWI615974B TWI615974B (zh) 2018-02-21

Family

ID=50474585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102136357A TWI615974B (zh) 2012-10-17 2013-10-08 半導體裝置

Country Status (5)

Country Link
US (2) US9330909B2 (zh)
JP (1) JP2014082388A (zh)
KR (1) KR102190306B1 (zh)
CN (1) CN103779422B (zh)
TW (1) TWI615974B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5951442B2 (ja) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6376788B2 (ja) 2013-03-26 2018-08-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102232133B1 (ko) 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
WO2016009310A1 (en) 2014-07-15 2016-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
CN104143575A (zh) * 2014-07-25 2014-11-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9954112B2 (en) * 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9818880B2 (en) 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN107710392B (zh) * 2015-04-13 2021-09-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN105097548A (zh) * 2015-06-23 2015-11-25 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
US10170569B2 (en) 2016-02-22 2019-01-01 Applied Materials, Inc. Thin film transistor fabrication utlizing an interface layer on a metal electrode layer
US10211064B2 (en) 2016-06-08 2019-02-19 International Business Machines Corporation Multi time programmable memories using local implantation in high-K/ metal gate technologies
CN106935660B (zh) * 2017-05-12 2019-10-18 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
JP2020167188A (ja) * 2019-03-28 2020-10-08 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4627971B2 (ja) * 2002-05-17 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4958253B2 (ja) 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR100667087B1 (ko) * 2005-09-30 2007-01-11 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009224737A (ja) 2008-03-19 2009-10-01 Fujifilm Corp 酸化ガリウムを主成分とする金属酸化物からなる絶縁膜およびその製造方法
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5501586B2 (ja) 2008-08-22 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010062276A (ja) 2008-09-03 2010-03-18 Brother Ind Ltd 酸化物薄膜トランジスタ、及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20110084523A (ko) 2008-11-07 2011-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
WO2011074409A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011077966A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101993584B1 (ko) * 2010-01-22 2019-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8436403B2 (en) 2010-02-05 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor provided with sidewall and electronic appliance
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
DE112011101395B4 (de) 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR101324760B1 (ko) 2010-04-23 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20180054919A (ko) 2010-04-23 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132548A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011145467A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012102314A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
WO2013080900A1 (en) 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP5951442B2 (ja) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
CN103779422B (zh) 2018-05-08
US20160240690A1 (en) 2016-08-18
KR102190306B1 (ko) 2020-12-11
JP2014082388A (ja) 2014-05-08
KR20140049476A (ko) 2014-04-25
CN103779422A (zh) 2014-05-07
US9330909B2 (en) 2016-05-03
TWI615974B (zh) 2018-02-21
US20140103338A1 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
TWI615974B (zh) 半導體裝置
JP6059501B2 (ja) 半導体装置の作製方法
JP6021586B2 (ja) 半導体装置
JP6203601B2 (ja) 半導体装置
TWI701818B (zh) 半導體裝置
JP6285153B2 (ja) 半導体装置
KR102290247B1 (ko) 반도체 장치와 그 제작 방법
US20140209898A1 (en) Semiconductor device and method for manufacturing the semiconductor device
JP6246549B2 (ja) 半導体装置の作製方法
JP6250883B2 (ja) 半導体装置
JP6345842B2 (ja) 半導体装置
JP6302037B2 (ja) 半導体装置の作製方法
JP6293229B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees