TW201409580A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201409580A
TW201409580A TW102125392A TW102125392A TW201409580A TW 201409580 A TW201409580 A TW 201409580A TW 102125392 A TW102125392 A TW 102125392A TW 102125392 A TW102125392 A TW 102125392A TW 201409580 A TW201409580 A TW 201409580A
Authority
TW
Taiwan
Prior art keywords
film
insulating film
oxide
nitrogen
oxide semiconductor
Prior art date
Application number
TW102125392A
Other languages
English (en)
Other versions
TWI600089B (zh
Inventor
Junichi Koezuka
Toshinari Sasaki
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201409580A publication Critical patent/TW201409580A/zh
Application granted granted Critical
Publication of TWI600089B publication Critical patent/TWI600089B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本發明的一個方式的課題之一是在包括氧化物半導體膜的電晶體中減少移動到氧化物半導體膜的氮。另外，本發明的一個方式的課題之一是在使用包括氧化物半導體的電晶體的半導體裝置中抑制電特性的變動而提高可靠性。在包括形成通道區的氧化物半導體膜的電晶體上形成含有氮的氧化絕緣膜，然後進行加熱處理，而從含有氮的氧化絕緣膜釋放氮。此外，在加熱之後，含有氮的氧化絕緣膜的藉由二次離子質量分析法得到的氮濃度為二次離子質量分析法的檢測下限以上且小於3×1020atoms/cm3。

Description

半導體裝置及其製造方法
本發明係關於一種具有場效應電晶體的半導體裝置及其製造方法。
用於以液晶顯示裝置或發光顯示裝置為代表的大部分的平板顯示器的電晶體由形成在玻璃基板上的非晶矽、單晶矽或多晶矽等矽半導體構成。此外，使用該矽半導體的電晶體也用於積體電路(IC)等。
近年來，將呈現半導體特性的金屬氧化物用於電晶體代替上述矽半導體的技術受到矚目。注意，在本說明書中，將呈現半導體特性的金屬氧化物稱為“氧化物半導體”。
例如，已公開了如下技術，即作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物來製造電晶體並將該電晶體用於顯示裝置的像素的切換元件等的技術(參照專利文獻1及專利文獻2)。
另外，已經指出，氫是載子供應源，特別是 在氧化物半導體中更是如此。因此，需要採取某些措施來防止在形成氧化物半導體時氫混入氧化物半導體中，藉由減少氧化物半導體膜和接觸於氧化物半導體膜的閘極絕緣膜的氫來抑制臨界電壓的變動(參照專利文獻3)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2009-224479號公報
氮與氫同樣地成為載子的供應源。因此，當氮侵入氧化物半導體膜中時，氧化物半導體膜的載子密度增加，包括氧化物半導體膜的電晶體會產生電特性的變動，典型為臨界電壓的負向漂移。此外，發生各電晶體的電特性產生不均勻的問題。
另外，在包括氧化物半導體膜的電晶體上設置用作保護膜的絕緣膜時，為了減少與氧化物半導體膜的介面態，較佳為設置氧化絕緣膜。但是，當該氧化絕緣膜含有氮時會在氧化絕緣膜中包含缺陷。因該缺陷會發生如下問題：在包括氧化物半導體膜的電晶體的電特性中，隨著時間的變化或藉由偏壓溫度應力測試(以下，也稱為BT(Bias-Temperature)應力測試)使電晶體的電特性的變動量增大，典型為臨界電壓的變動量增大。此外，在汲極電壓不同的情況下，會發生通態電流的上升閘極電壓(Vg)不同的問題。
另外，在包括氧化物半導體膜的電晶體上利用電漿CVD法設置用作保護膜的絕緣膜時，會在氧化物半導體膜中產生電漿損傷而在氧化物半導體膜中形成缺陷。氧化物半導體膜所包含的缺陷之一是氧缺陷，使用包含氧缺陷的氧化物半導體膜的電晶體會發生電特性的變動的問題，典型為臨界電壓的負向漂移。
於是，本發明的一個方式的課題之一是在包括氧化物半導體膜的電晶體中減少移動到氧化物半導體膜的氮的量並減少形成在該電晶體上的氧化絕緣膜的氮的量。另外，本發明的一個方式的課題之一是在使用包括氧化物半導體膜的電晶體的半導體裝置中抑制電特性的變動而提高可靠性。
本發明的一個方式是一種半導體裝置的製造方法，其中，在包括形成通道區的氧化物半導體膜的電晶體上形成含有氮的氧化絕緣膜，然後進行加熱處理，而從含有氮的氧化絕緣膜釋放氮。
上述加熱處理溫度是指從含有氮的氧化絕緣膜釋放氮的溫度，典型為150℃以上且500℃以下。
另外，本發明的一個方式是一種半導體裝置，包括：包括形成通道區的氧化物半導體膜的電晶體；以及形成在該電晶體上的含有氮的氧化絕緣膜，其中，含有氮的氧化絕緣膜的氮濃度為二次離子質譜分析法(SIMS： Secondary Ion Mass Spectrometry)的檢測下限以上且小於3×1020atoms/cm3，較佳為1×1018atoms/cm3以上且1×1020atoms/cm3以下。
注意，含有氮的氧化絕緣膜也可以包含比滿足化學計量組成的氧多的氧。在利用電漿CVD法形成含有氮的氧化絕緣膜時，藉由作為原料氣體使用含有矽的沉積氣體和作為氧化氣體的一氧化二氮、二氧化氮等氮氧化物，促進氧化反應，而可以形成包含比滿足化學計量組成的氧多的氧的膜，典型為含有氮的氧化絕緣膜。
此外，在形成通道區的氧化物半導體膜上藉由使用含有矽的沉積氣體和氧化氣體的電漿CVD法來形成氧化絕緣膜時，藉由作為氧化氣體使用一氧化二氮、二氧化氮等氮氧化物，可以減少對氧化物半導體膜的損傷而形成氧化絕緣膜，典型為含有氮的氧化絕緣膜。
藉由在包括形成通道區的氧化物半導體膜的電晶體上形成含有氮的氧化絕緣膜之後進行加熱處理，可以從含有氮的氧化絕緣膜釋放氮，並且加熱處理後的含有氮的氧化絕緣膜的氮濃度為SIMS的檢測下限以上且小於3×1020atoms/cm3，較佳為1×1018atoms/cm3以上且1×1020atoms/cm3以下。其結果，可以減少移動到氧化物半導體膜的氮量。
根據本發明的一個方式，可以抑制包括形成通道區的氧化物半導體膜的電晶體的電特性變動而提高可靠性。
11‧‧‧基板
15‧‧‧閘極電極
17‧‧‧閘極絕緣膜
19‧‧‧氧化物半導體膜
20‧‧‧樣本
21‧‧‧電極
22‧‧‧氧化絕緣膜
23‧‧‧氧化絕緣膜
24a‧‧‧氧化絕緣膜
24b‧‧‧氧化絕緣膜
25‧‧‧氮化絕緣膜
26‧‧‧閘極絕緣膜
27‧‧‧平坦化膜
29‧‧‧導電膜
30‧‧‧開口部
31‧‧‧基板
33‧‧‧基底絕緣膜
34‧‧‧氧化物半導體膜
35‧‧‧電極
37‧‧‧閘極絕緣膜
38‧‧‧閘極絕緣膜
39‧‧‧閘極電極
40‧‧‧氧化絕緣膜
41‧‧‧氧化絕緣膜
42‧‧‧氮化絕緣膜
43‧‧‧平坦化膜
43a‧‧‧氧化絕緣膜
43b‧‧‧氧化絕緣膜
44‧‧‧開口部
45‧‧‧導電膜
61‧‧‧閘極電極
601‧‧‧基板
602‧‧‧光電二極體
606a‧‧‧半導體膜
606b‧‧‧半導體膜
606c‧‧‧半導體膜
608‧‧‧黏合層
613‧‧‧基板
622‧‧‧光
632‧‧‧氧化絕緣膜
633‧‧‧平坦化膜
634‧‧‧平坦化膜
640‧‧‧電晶體
641a‧‧‧電極
641b‧‧‧電極
642‧‧‧電極
643‧‧‧導電膜
645‧‧‧導電膜
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器基準信號線
801‧‧‧區域
803a‧‧‧區域
803b‧‧‧區域
811‧‧‧區域
813a‧‧‧區域
813b‧‧‧區域
901‧‧‧基板
902‧‧‧像素部
903‧‧‧信號線驅動電路
904‧‧‧掃描線驅動電路
905‧‧‧密封材料
906‧‧‧基板
908‧‧‧液晶層
910‧‧‧電晶體
911‧‧‧電晶體
913‧‧‧液晶元件
915‧‧‧連接端子電極
915a‧‧‧連接端子電極
915b‧‧‧連接端子電極
916‧‧‧端子電極
917‧‧‧導電膜
918‧‧‧FPC
918b‧‧‧FPC
919‧‧‧各向異性導電劑
921‧‧‧平坦化膜
922‧‧‧閘極絕緣膜
923‧‧‧絕緣膜
924‧‧‧氧化絕緣膜
925‧‧‧密封材料
930‧‧‧電極
931‧‧‧電極
932‧‧‧絕緣膜
933‧‧‧絕緣膜
935‧‧‧間隔物
936‧‧‧密封材料
941‧‧‧電極
943‧‧‧液晶元件
944‧‧‧絕緣膜
955‧‧‧連接端子電極
960‧‧‧分隔壁
961‧‧‧發光層
963‧‧‧發光元件
964‧‧‧填充材料
971‧‧‧源極電極
973‧‧‧汲極電極
975‧‧‧共用電位線
977‧‧‧共用電極
985‧‧‧共用電位線
987‧‧‧共用電極
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧桌腿
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9033‧‧‧卡子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧轉換器
9638‧‧‧操作鍵
9639‧‧‧按鈕
在圖式中：圖1A和圖1B是說明電晶體的一個方式的俯視圖及剖面圖；圖2A至圖2E是說明電晶體的製造方法的一個方式的剖面圖；圖3A至圖3D是說明加熱處理下的含有氮的氧化絕緣膜的氮、氫、水的移動的模型圖；圖4A至圖4E是說明加熱處理下的氧化物半導體膜的氮、氫、水的移動的模型圖；圖5是說明電晶體的一個方式的剖面圖；圖6是說明電晶體的一個方式的剖面圖；圖7A至圖7C是說明在加熱處理下氧化物半導體膜的氧缺陷的變化的模型圖；圖8是說明電晶體的一個方式的剖面圖；圖9A至圖9C是說明電晶體的一個方式的俯視圖及剖面圖；圖10A至圖10D是說明電晶體的製造方法的一個方式的剖面圖；圖11是說明電晶體的一個方式的剖面圖；圖12是說明電晶體的一個方式的剖面圖；圖12A至圖13C是說明顯示裝置的一個方式的俯視圖； 圖14A和圖14B是說明顯示裝置的一個方式的剖面圖；圖15是說明顯示裝置的一個方式的剖面圖；圖16A至圖16C是說明顯示裝置的一個方式的圖；圖17A和圖17B是說明顯示裝置的一個方式的圖；圖18是說明電子裝置的圖；圖19A至圖19C是說明電子裝置的圖；圖20A和圖20B是說明ESR的測定結果的圖；圖21A和圖21B是說明TDS的測定結果的圖；圖22A和圖22B是說明SSDP-SIMS的分析結果的圖；圖23A至圖23C是說明ESR的測定結果的圖；圖24A至圖24C是說明ESR的測定結果的圖；圖25A和圖25B是說明電晶體的Vg-Id特性的圖；圖26是說明電晶體的臨界電壓的變動量的圖。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於在下文中所說明的內容，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種形式。因此，本發明不應該被解釋為僅限定在下面的實施方式及實施例所記載的內容中。另外，在下面所說明的實施方式及實施例中，在不同的圖式中使用相同的元件符號或相同的陰影線表示相同部分或具有相 同功能的部分，而省略反復說明。
注意，在本說明書所說明的每一個圖式中，有時為了明確起見，誇大表示各結構的大小、膜的厚度、區域。因此，本發明並不一定限定於該尺度。
另外，在本說明書中使用的“第一”、“第二”、“第三”等的序數是為了避免結構要素的混淆而附記的，而不是用於在數目方面上進行限制。因此，例如可以將“第一”適當地替換為“第二”或“第三”等進行說明。
另外，“源極”及“汲極”的功能在電路工作中的電流方向變化時，有時互相調換。因此，在本說明書中，“源極”及“汲極”可以互相調換。
另外，電壓是指兩個點電位之間的差，而電位是指靜電場中的單位電荷在某一個點具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
此外，因為包括氧化物半導體膜的電晶體是n通道型電晶體，所以在本說明書中在閘極電壓為0V的情況下將可視為汲極電流沒有流動的電晶體定義為具有常閉(normally-off)特性的電晶體。另外，在閘極電壓為0V的情況下將可視為汲極電流流動的電晶體定義為具有常導通 特性的電晶體。
實施方式1
在本實施方式中，參照圖式本發明的一個方式的半導體裝置及其製造方法。
圖1A及圖1B示出半導體裝置所包括的電晶體1的俯視圖及剖面圖。圖1A是電晶體1的俯視圖，圖1B是沿圖1A的點劃線A-B的剖面圖。另外，在圖1A中，為了明確起見，省略基板11、閘極絕緣膜17、含有氮的氧化絕緣膜23等。
圖1A和圖1B所示的電晶體1包括：設置在基板11上的閘極電極15；形成在基板11及閘極電極15上的閘極絕緣膜17；隔著閘極絕緣膜17與閘極電極15重疊的氧化物半導體膜19；以及與氧化物半導體膜19接觸的一對電極21。此外，在閘極絕緣膜17、氧化物半導體膜19及一對電極21上形成有含有氮的氧化絕緣膜23。
本實施方式所示的設置在電晶體1上的含有氮的氧化絕緣膜23的藉由利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氮濃度為SIMS的檢測下限以上且小於3×1020atoms/cm3，較佳為1×1018atoms/cm3以上且1×1020atoms/cm3以下。由於含有氮的氧化絕緣膜23所包含的氮量少，所以移動到電晶體1中的氧化物半導體膜19的氮的量也少。此外，含有氮 的氧化絕緣膜的缺陷量也少。
另外，含有氮的氧化絕緣膜23也可以是在實施方式2中說明的含有比滿足化學計量組成的氧多的氧的氧化絕緣膜。
當氧化物半導體膜19含有氮時，因在氧化物半導體膜19中產生作為載子的電子而載子密度增加，從而容易成為n型化。其結果，包括氧化物半導體膜19的電晶體容易成為常導通特性。因此，藉由將設置在氧化物半導體膜19上的含有氮的氧化絕緣膜23的氮濃度設定為SIMS的檢測下限以上且小於3×1020atoms/cm3，較佳為1×1018atoms/cm3以上且1×1020atoms/cm3以下，可以減少侵入到氧化物半導體膜19的氮量。由此，藉由減少氧化物半導體膜19的氮量，可以抑制臨界電壓的負向漂移並可以降低電特性的不均勻。此外，可以降低電晶體的源極和汲極之間的洩漏電流，典型為關態電流(off-state current)。另外，藉由減少含有氮的氧化絕緣膜23的氮濃度，可以減少含有氮的氧化絕緣膜23的缺陷量，特別是氧化物半導體膜19與含有氮的氧化絕緣膜23之間的介面的缺陷量以及在含有氮的氧化絕緣膜23中的氧化物半導體膜19附近的缺陷量，使電晶體的電特性的變動量減少，而在汲極電壓不同時可以使通態電流的上升閘極電壓(Vg)大致相同。
為了提高與氧化物半導體膜19之間的介面的特性，含有氮的氧化絕緣膜23較佳為使用含有上述濃度 的氮的氧化絕緣膜。作為含有氮的氧化絕緣膜23可以使用厚度為150nm以上且400nm以下的含有氮的氧化矽(有時也記載為氧氮化矽)、含有氮的氧化鋁(有時也記載為氧氮化鋁)、含有氮的氧化鉿(有時也記載為氧氮化鉿)、含有氮的氧化鎵(有時也記載為氧氮化鎵)或含有氮的Ga-Zn類金屬氧化物等。
注意，在本說明書中，“氧氮化矽膜”是指在其組成中氧含量多於氮含量的膜，而“氮氧化矽膜”是指在其組成中氮含量多於氧含量的膜。另外，至於氧氮化鋁膜、氧氮化鉿膜、氧氮化鎵膜、氮氧化鋁膜、氮氧化鉿膜、氮氧化鎵膜，氮與氧的含量的關係與氧氮化矽膜、氮氧化矽膜同樣。
以下對電晶體1的其他結構的詳細內容進行說明。
雖然對基板11的材質等沒有大的限制，但是至少需要具有能夠承受後面的加熱處理的耐熱性。例如，作為基板11，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，也可以利用使用矽或碳化矽等的單晶半導體基板、多晶半導體基板、使用矽鍺等的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板11。
另外，也可以作為基板11使用撓性基板，並且在撓性基板上直接形成電晶體1。或者，也可以在基板 11和電晶體1之間設置剝離層。剝離層可以用於如下情況，即在其上製造半導體裝置的一部分或全部，然後將其從基板11分離並轉置到其他基板上。此時，也可以將電晶體1轉置到耐熱性低的基板或撓性基板上。
另外，還可以在基板11與閘極電極15之間設置基底絕緣膜。作為基底絕緣膜，可以舉出氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等的膜。另外，藉由作為基底絕緣膜使用氮化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁等的膜，可以抑制雜質典型為鹼金屬、水、氫等從基板11擴散到氧化物半導體膜19。
閘極電極15可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。另外，也可以使用選自錳、鋯中的一個或多個的金屬元素。此外，閘極電極15可以具有單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、以及依次層疊鈦膜、該鈦膜上的鋁膜和其上的鈦膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的膜、組合鋁與上述元素中的多種的合金膜或氮化膜。
另外，閘極電極15也可以使用銦錫氧化物、 包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加氧化矽的銦錫氧化物等透光導電材料。此外，也可以採用上述透光導電材料與上述金屬元素的疊層結構。
另外，可以在閘極電極15和閘極絕緣膜17之間設置In-Ga-Zn類氧氮化物膜、In-Sn類氧氮化物膜、In-Ga類氧氮化物膜、In-Zn類氧氮化物膜、Sn類氧氮化物膜、In類氧氮化物膜、金屬氮化膜(InN、ZnN等)等。由於上述膜具有5eV以上，較佳為5.5eV以上的功函數，且該值比氧化物半導體的電子親和力大，所以可以使使用氧化物半導體的電晶體的臨界電壓向正方向漂移，從而可以實現所謂常閉特性的切換元件。例如，在使用In-Ga-Zn類氧氮化物膜的情況下，使用氮濃度至少高於氧化物半導體膜19，具體為7atoms%以上的In-Ga-Zn類氧氮化物膜。
閘極絕緣膜17例如使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn類金屬氧化物等即可，並且以疊層或單層的結構設置閘極絕緣膜17。注意，為了提高與氧化物半導體膜19的介面特性，閘極絕緣膜17較佳為使用氧化絕緣膜來形成至少與氧化物半導體膜19接觸的區域。
另外，藉由在閘極絕緣膜17上設置具有阻擋氧、氫、水等的效果的絕緣膜，可以防止氧從氧化物半導體膜19擴散到外部，並可以防止氫、水等從外部侵入到 氧化物半導體膜19。作為具有阻擋氧、氫、水等的效果的絕緣膜，可以舉出氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等。
此外，作為閘極絕緣膜17使用矽酸鉿(HfSiOx)、含有氮的矽酸鉿(HfSixOyNz)、含有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料，可以減少電晶體的閘極漏電流。
另外，較佳的是，閘極絕緣膜17採用疊層結構，作為第一氮化矽膜使用缺陷量少的氮化矽膜，在第一氮化矽膜上作為第二氮化矽膜設置氫脫離量及氨脫離量少的氮化矽膜，在第二氮化矽膜上設置作為上述閘極絕緣膜17舉出的氧化絕緣膜中的任何一個。作為第二氮化矽膜，較佳為使用如下氮化絕緣膜：當利用熱脫附譜分析法分析時，氫分子的脫離量小於5×1021分子/cm3，較佳為3×1021分子/cm3以下，更佳為1×1021分子/cm3以下，氨分子的脫離量小於1×1022分子/cm3，較佳為5×1021分子/cm3以下，更佳為1×1021分子/cm3以下。藉由使用上述第一氮化矽膜及第二氮化矽膜作為閘極絕緣膜17的一部分，可以使閘極絕緣膜17成為缺陷量少且氫和氨的脫離量也少的閘極絕緣膜。其結果，可以減少閘極絕緣膜17所含有的氫和氮移動到氧化物半導體膜19中的量。
在使用氧化物半導體的電晶體中，當在氧化物半導體膜與閘極絕緣膜的介面或閘極絕緣膜中有陷阱能階(也稱為介面態)時，電晶體的臨界電壓變動，典型的 是臨界電壓負向漂移且次臨界擺幅(S值)增大，該次臨界擺幅示出當電晶體成為導通狀態時為了使汲極電流變化一位數而所需的閘極電壓。其結果是，有每個電晶體的電特性產生不均勻的問題。由此，藉由作為閘極絕緣膜17使用缺陷量少的氮化矽膜，或者藉由在接觸於氧化物半導體膜19的區域中設置氧化絕緣膜，可以抑制臨界電壓的負向漂移並抑制S值的增大。
較佳為將閘極絕緣膜17的厚度設定為5nm以上且400nm以下，較佳為10nm以上且300nm以下，更佳為50nm以上且250nm以下。
氧化物半導體膜19較佳為至少包含銦(In)或鋅(Zn)。或者，較佳為包含In和Zn的兩者。另外，為了減少使用該氧化物半導體的電晶體的電特性不均勻，除了上述元素以外，較佳為還具有一種或多種穩定劑(stabilizer)。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
例如，作為氧化物半導體，可以使用：氧化銦、氧化錫、氧化鋅；二元金屬氧化物諸如In-Zn類金屬氧化物、Sn-Zn類金屬氧化物、Al-Zn類金屬氧化物、Zn- Mg類金屬氧化物、Sn-Mg類金屬氧化物、In-Mg類金屬氧化物、In-Ga類金屬氧化物、In-W類金屬氧化物；三元金屬氧化物諸如In-Ga-Zn類金屬氧化物(也稱為IGZO)、In-Al-Zn類金屬氧化物、In-Sn-Zn類金屬氧化物、Sn-Ga-Zn類金屬氧化物、Al-Ga-Zn類金屬氧化物、Sn-Al-Zn類金屬氧化物、In-Hf-Zn類金屬氧化物、In-La-Zn類金屬氧化物、In-Ce-Zn類金屬氧化物、In-Pr-Zn類金屬氧化物、In-Nd-Zn類金屬氧化物、In-Sm-Zn類金屬氧化物、In-Eu-Zn類金屬氧化物、In-Gd-Zn類金屬氧化物、In-Tb-Zn類金屬氧化物、In-Dy-Zn類金屬氧化物、In-Ho-Zn類金屬氧化物、In-Er-Zn類金屬氧化物、In-Tm-Zn類金屬氧化物、In-Yb-Zn類金屬氧化物、In-Lu-Zn類金屬氧化物；以及四元金屬氧化物諸如In-Sn-Ga-Zn類金屬氧化物、In-Hf-Ga-Zn類金屬氧化物、In-Al-Ga-Zn類金屬氧化物、In-Sn-Al-Zn類金屬氧化物、In-Sn-Hf-Zn類金屬氧化物、In-Hf-Al-Zn類金屬氧化物。
注意，在此，例如In-Ga-Zn類金屬氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對於In、Ga、Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，也可以使用以InMO3(ZnO)m(m>0，且m不是整數)表示的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種金屬元素或多種金屬元素。另外，作為氧化物半導體，也可以使用以 In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
例如，可以使用In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=2：2：1(=2/5：2/5：1/5)或In：Ga：Zn=3：1：2(=1/2：1/6：1/3)的原子數比的In-Ga-Zn類金屬氧化物。或者，可以使用In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的原子數比的In-Sn-Zn類金屬氧化物。另外，金屬氧化物的原子數比作為誤差包括上述原子數比的±20%的變動。
但是，所公開的發明不侷限於此，可以根據所需要的半導體特性及電特性(場效應遷移率、臨界電壓等)而使用具有適當的組成的氧化物。另外，較佳為採用適當的載子密度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間距離、密度等，以得到所需要的半導體特性。
例如，當使用In-Sn-Zn類金屬氧化物時可以較容易獲得高的遷移率。但是，當使用In-Ga-Zn類金屬氧化物時也可以藉由降低塊體(bulk)內缺陷密度來提高遷移率。
注意，可以用於形成氧化物半導體膜19的金屬氧化物的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。像這樣，藉由使用能隙寬的氧化物半導體，可以減少電晶體的關態電流。
另外，氧化物半導體膜19也可以是非晶結構 、單晶結構或多晶結構。
此外，作為氧化物半導體膜19，也可以使用具有晶化部分的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜。
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部的尺寸為能夠容納於一邊短於100nm的立方體內的尺寸。因此，有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。CAAC-OS膜的缺陷態密度低於微晶氧化物半導體膜。下面，對CAAC-OS膜進行詳細的說明。
在CAAC-OS膜的透射電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子遷移率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
注意，在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下，因此也包括角度為 -5°以上且5°以下的情況。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下，因此也包括角度為85°以上且95°以下的情況。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(軸)旋轉樣本的條件下進行分析(掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使 在將2θ固定為56°附近的狀態下進行掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的晶化度不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面附近的結晶成長而形成時，有時頂面附近的晶化度高於被形成面附近的晶化度。另外，當對CAAC-OS膜添加雜質時，被添加了雜質的區域的晶化度改變，所以有時CAAC-OS膜中的晶化度根據區域而不同。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是，在CAAC-OS膜中在2θ為31° 附近時出現峰值而在2θ為36°附近時不出現峰值。
另外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
另外，氧化物半導體膜19也可以採用層疊有多個氧化物半導體膜的結構。例如，也可以作為氧化物半導體膜19採用第一氧化物半導體膜和第二氧化物半導體膜的疊層，並且作為第一氧化物半導體膜和第二氧化物半導體膜分別使用不同組成的金屬氧化物。例如，也可以作為第一氧化物半導體膜使用二元金屬氧化物至四元金屬氧化物之一，而作為第二氧化物半導體膜使用與第一氧化物半導體膜不同的二元金屬氧化物至四元金屬氧化物。
此外，也可以使第一氧化物半導體膜和第二氧化物半導體膜的構成元素相同，並使兩者的構成元素的原子數比不同。例如，也可以將第一氧化物半導體膜的原子數比設定為In：Ga：Zn=1：1：1，將第二氧化物半導體膜的原子數比設定為In：Ga：Zn=3：1：2。此外，也可以將第一氧化物半導體膜的原子數比設定為In：Ga：Zn=1：3：2，將第二氧化物半導體膜的原子數比設定為In：Ga：Zn=2：1：3。另外，各氧化物半導體膜的金屬元素的原子數比作為誤差包括上述原子數比的±20%的變動。
此時，較佳為將第一氧化物半導體膜和第二氧化物半導體膜中的離閘極電極近的一側(通道一側)的氧化物半導體膜的In與Ga的含量比設定為In>Ga。另外 ，較佳為將離閘極電極遠的一側(背通道一側)的氧化物半導體膜的In與Ga的含量比設定為InGa。
此外，作為氧化物半導體膜19採用三層結構，也可以使第一氧化物半導體膜至第三氧化物半導體膜的構成元素相同但構成元素的原子數比彼此不同。例如，也可以將第一氧化物半導體膜的原子數比設定為In：Ga：Zn=1：3：2，將第二氧化物半導體膜的原子數比設定為In：Ga：Zn=3：1：2，將第三氧化物半導體膜的原子數比設定為In：Ga：Zn=1：1：1。
由於與In的原子數比大於Ga及Zn的氧化物半導體膜(典型的是第二氧化物半導體膜)以及Ga、Zn及In的原子數比相同的氧化物半導體膜(典型的是第三氧化物半導體膜)相比，In的原子數比小於Ga及Zn的氧化物半導體膜(典型的是原子數比為In：Ga：Zn=1：3：2的第一氧化物半導體膜)不容易產生氧缺陷，所以可以抑制載子密度的增加。
此外，由於第一氧化物半導體膜至第三氧化物半導體膜的構成元素相同，所以第一氧化物半導體膜與第二氧化物半導體膜的介面的陷阱能階很少。因此，藉由使氧化物半導體膜19具有上述結構，可以降低電晶體的隨時間的變化及光BT應力測試導致的臨界電壓的變動量。
在氧化物半導體中，重金屬的s軌道主要有助於載子傳導，並且藉由增加In的含率增加s軌道的重 疊，由此具有In>Ga的組成的氧化物的載子遷移率比具有InGa的組成的氧化物高。另外，Ga的氧缺陷的形成能量比In大而Ga不容易產生氧缺陷，由此具有InGa的組成的氧化物與具有In>Ga的組成的氧化物相比具有穩定的特性。
藉由在通道一側使用具有In>Ga的組成的氧化物半導體並在背通道一側使用具有InGa的組成的氧化物半導體，可以進一步提高電晶體的場效應遷移率及可靠性。
另外，也可以作為第一氧化物半導體膜至第三氧化物半導體膜使用結晶性不同的氧化物半導體。就是說，也可以採用適當地組合單晶氧化物半導體、多晶氧化物半導體、非晶氧化物半導體或CAAC-OS的結構。此外，在第一氧化物半導體膜和第二氧化物半導體膜中的任一個使用非晶氧化物半導體時，可以緩和氧化物半導體膜19的內部應力或外部應力，而降低電晶體的特性不均勻。另外，可以進一步提高電晶體的可靠性。
氧化物半導體膜19的厚度為1nm以上且100nm以下，較佳為1nm以上且50nm以下，更佳為1nm以上且30nm以下，進一步較佳為3nm以上且20nm以下。
較佳的是，在氧化物半導體膜19中，利用二次離子質譜分析法得到的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，更佳為2×1016atoms/cm3以下。這 是因為如下緣故：鹼金屬及鹼土金屬當與氧化物半導體接合時有時生成載子，而成為使電晶體的關態電流上升的原因。
包含在氧化物半導體膜19中的氫與接合到金屬原子的氧起反應而成為水，同時在氧脫離的晶格(或氧脫離的部分)中形成缺陷。另外，氫與氧起反應而產生作為載子的電子。因此，在氧化物半導體膜19中，利用二次離子質譜分析法得到的氫濃度較佳為低於5×1018atoms/cm3，更佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，更佳為1×1016atoms/cm3以下。
包含在氧化物半導體膜19中的氫與接合到金屬原子的氧起反應而成為水，並且在氧脫離的晶格(或氧脫離的部分)中形成缺陷。另外，氫的一部分與氧接合而產生作為載子的電子。因此，在形成氧化物半導體膜的製程中，藉由極力降低包含氫的雜質，可以降低氧化物半導體膜的氫濃度。由此，藉由將儘量去除氫的氧化物半導體膜用作通道區，可以降低臨界電壓的負向漂移並降低電特性的不均勻。此外，可以降低電晶體的源極及汲極的洩漏電流，典型地是關態電流。
此外，藉由將氧化物半導體膜19的氮濃度為5×1018atoms/cm3以下，可以抑制電晶體的臨界電壓的負向漂移並可以降低電特性的不均勻。
另外，藉由儘量去除氫量，可以實現氧化物半導體膜的高度純化。根據各種實驗可以證明將被高度純 化的氧化物半導體膜用於通道區的電晶體的關態電流小。例如，即使用具有1×106μm通道寬度和10μm通道長度的元件，在從1V至10V的源極電極和汲極電極之間的電壓(汲極電壓)範圍內，關態電流可以是半導體參數分析儀的測量極限以下，即1×10-13A以下。在此情況下，可知關態電流除以電晶體的通道寬度的數值為100zA/μm以下。此外，藉由使用如下電路來測量關態電流，在該電路中連接電容元件與電晶體且由該電晶體控制流入到電容元件或從電容元件流出的電荷。在該測量時，將被高度純化的氧化物半導體膜用於上述電晶體的通道區，且根據電容元件的每單位時間的電荷量推移測量該電晶體的關態電流。其結果可知當電晶體的源極電極與汲極電極之間的電壓為3V時，可以得到幾十yA/μm的更小的關態電流。由此，將被高度純化的氧化物半導體膜用於通道區的電晶體的關態電流顯著小。
一對電極21作為導電材料使用由鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢構成的單質金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如，可以舉出如下結構：包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；在鎢膜上層疊鈦膜的兩層結構；在銅-鎂-鋁合金膜上層疊銅膜的兩層結構；在鈦膜或氮化鈦膜上層疊鋁膜或銅膜，在其上還形成鈦膜或氮化鈦膜的三層結構；以及在鉬膜或氮化鉬膜上層疊鋁膜或銅膜，在其上還形成鉬膜或氮化鉬膜的三層結構等。另外，也可以 使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
此外，在本實施方式中，將一對電極21設置在氧化物半導體膜19與含有氮的氧化絕緣膜23之間，但是也可以設置在閘極絕緣膜17與氧化物半導體膜19之間。
接著，參照圖2A至圖2E說明圖1A和圖1B所示的電晶體1的製造方法。
如圖2A所示那樣，在基板11上形成閘極電極15，並且在閘極電極15上形成閘極絕緣膜17。
以下示出閘極電極15的形成方法。首先，藉由濺射法、CVD法、蒸鍍法等形成導電膜，並且藉由光微影製程在導電膜上形成遮罩。接著，用該遮罩對導電膜的一部分進行蝕刻來形成閘極電極15。然後，去除遮罩。
另外，當形成閘極電極15時，也可以利用電鍍法、印刷法、噴墨法等代替上述形成方法。
在此，藉由濺射法形成厚度為100nm的鎢膜。接著，藉由光微影製程形成遮罩，用該遮罩對鎢膜進行乾蝕刻，從而形成閘極電極15。
閘極絕緣膜17藉由濺射法、CVD法、蒸鍍法等形成。
當作為閘極絕緣膜17利用CVD法形成氧化矽膜或氧氮化矽膜時，作為原料氣體，較佳為使用包含矽的沉積氣體及氧化氣體。作為包含矽的沉積氣體的典型例 子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
此外，當作為閘極絕緣膜17形成疊層結構的氮化矽膜及氧化絕緣膜時，較佳為使用兩個步驟的形成方法層疊氮化矽膜形成。首先，藉由作為原料氣體使用矽烷、氮及氨的混合氣體的電漿CVD法形成缺陷量少的第一氮化矽膜。接著，藉由作為原料氣體使用包含矽的沉積氣體、氮及氨並將氮的流量比設定為氨的流量比的10倍以上且50倍以下，較佳為設定為20倍以上且40倍以下，可以形成氫脫離量及氨脫離量少的氮化矽膜作為第二氮化矽膜。藉由採用上述那樣的形成方法，作為閘極絕緣膜17可以形成缺陷量少且氫脫離量及氨脫離量少的氮化矽膜。
此外，當作為閘極絕緣膜17形成氧化鎵膜時，例如可以利用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬氣相沉積)法形成。
在此，藉由電漿CVD法形成層疊厚度為300nm的第一氮化矽膜、厚度為50nm的第二氮化矽膜及厚度為50nm的氧氮化矽膜的閘極絕緣膜17。
接著，如圖2B所示，在閘極絕緣膜17上形成氧化物半導體膜19。
以下說明氧化物半導體膜19的形成方法。藉由濺射法、塗敷法、脈衝雷射蒸鍍法、雷射燒蝕法等在閘 極絕緣膜17上形成氧化物半導體膜。接著，藉由光微影製程在氧化物半導體膜上形成遮罩，然後用該遮罩對氧化物半導體膜的一部分進行蝕刻，如圖2B所示，在閘極絕緣膜17上與閘極電極15的一部分重疊地形成經過元件分離的氧化物半導體膜19。然後，去除遮罩。
另外，藉由印刷法形成氧化物半導體膜19，可以直接形成經過元件分離的氧化物半導體膜19。
在藉由濺射法形成氧化物半導體膜的情況下，作為用來產生電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
作為濺射氣體，適當地使用稀有氣體(典型的是氬)氛圍、氧氛圍、稀有氣體和氧的混合氣體氛圍。此外，當採用稀有氣體和氧的混合氣體氛圍時，較佳為增高相對於稀有氣體的氧氣體比例。
另外，根據所形成的氧化物半導體膜的組成而適當地選擇靶材，即可。
另外，在當形成氧化物半導體膜時例如使用濺射法的情況下，藉由將基板溫度設定為150℃以上且750℃以下，較佳為設定為150℃以上且450℃以下，更佳為設定為200℃以上且350℃以下來形成氧化物半導體膜，可以形成CAAC-OS膜。
另外，CAAC-OS膜例如使用多晶的氧化物半導體濺射靶材且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包括在濺射靶材中的結晶區域從a-b面劈開， 即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，藉由該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳為採用如下條件。
藉由抑制成膜時的雜質的混入，可以抑制雜質所導致的結晶態的損壞。例如，降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，降低成膜氣體中的雜質濃度即可。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，將基板加熱溫度設定為100℃以上且低於基板的應變點，較佳為200℃以上且500℃以下來進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，使濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對功率進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為設定為100vol.%。
以下，作為濺射靶材的一個例子示出In-Ga-Zn類金屬氧化物靶材。
藉由將InOx粉末、GaOY粉末及ZnOZ粉末以規定的莫耳比混合，並進行加壓處理，然後在1000℃以 上且1500℃以下的溫度下進行加熱處理，來得到多晶的In-Ga-Zn類金屬氧化物靶材。另外，X、Y及Z為任意正數。在此，InOx粉末、GaOY粉末及ZnOZ粉末的規定的莫耳比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，可以根據所製造的濺射靶材適當地改變粉末的種類及其混合的莫耳比。
此外，在形成氧化物半導體膜之後進行加熱處理，可以使氧化物半導體膜脫氫化或脫水化。加熱處理的溫度典型地為150℃以上且500℃以下，較佳為250℃以上且450℃以下，更佳為300℃以上且450℃以下。
在氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氣體氛圍中進行加熱處理。或者，也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。另外，上述惰性氣體氛圍及氧氛圍較佳為不包含氫、水等。處理時間是3分鐘至24小時。
該加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。
藉由在形成氧化物半導體膜之後進行加熱處理，氧化物半導體膜中的氫濃度低於5×1018atoms/cm3，更佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，更佳為1×1016atoms/cm3以下。
在此，藉由濺射法形成厚度為35nm的氧化物 半導體膜，然後在該氧化物半導體膜上形成遮罩，對氧化物半導體膜的一部分選擇性地進行蝕刻。接著，在去除遮罩之後，藉由在氮及氧氛圍中進行加熱處理，形成氧化物半導體膜19。
接著，如圖2C所示，形成一對電極21。
以下示出一對電極21的形成方法。首先，藉由濺射法、CVD法、蒸鍍法等形成導電膜。接著，藉由光微影製程在該導電膜上形成遮罩。接著，用該遮罩對導電膜的一部分進行蝕刻來形成一對電極21。然後，去除遮罩。
在此，藉由濺射法依次層疊厚度為50nm的鎢膜、厚度為400nm的鋁膜及厚度為100nm的鈦膜。接著，藉由光微影製程在鈦膜上形成遮罩，用該遮罩對鎢膜、鋁膜及鈦膜進行乾蝕刻，從而形成一對電極21。
另外，在形成一對電極21之後，為了去除蝕刻殘渣，較佳為進行洗滌處理。藉由進行該洗滌處理，可以抑制一對電極21的短路。該洗滌處理可以藉由使用TMAH(Tetramethylammonium Hydroxide：四甲基氫氧化銨)溶液等鹼性溶液、氫氟酸、草酸等酸性的溶液或者水進行。
接著，在氧化物半導體膜19及一對電極21上形成含有氮的氧化絕緣膜22。含有氮的氧化絕緣膜22可以藉由濺射法、CVD法、蒸鍍法等形成。當利用電漿CVD法形成含有氮的氧化絕緣膜22時，作為原料氣體， 較佳為使用包含矽的沉積氣體及氧化氣體。作為包含矽的沉積氣體的典型例子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體，可以舉出一氧化二氮、二氧化氮等氮氧化物。藉由作為氧化氣體使用一氧化二氮、二氧化氮等氮氧化物，可以減少對氧化物半導體膜19的損傷，而形成含有氮的氧化絕緣膜22。此外，由於在一氧化二氮、二氧化氮等氮氧化物氛圍下產生的電漿的氧化力比在氧氛圍下產生的電漿的氧化力高，所以在含有氮的氧化絕緣膜22中能夠包含比滿足化學計量組成的氧多的氧。此外，雖然在作為氧化氣體使用氧時產生微粒而良率下降，但是藉由作為氧化氣體使用一氧化二氮、二氧化氮等氮氧化物，可以抑制微粒的產生。另一方面，藉由作為氧化氣體使用一氧化二氮、二氧化氮等氮氧化物，可以形成含有微量的氮的氧化絕緣膜22。
在此，作為含有氮的氧化絕緣膜22，利用電漿CVD法形成含有氮的氧化矽膜。
接著，進行加熱處理，從含有氮的氧化絕緣膜22釋放氮，而降低含有氮的氧化絕緣膜22的氮濃度。其結果，如圖2E所示，可以形成氮濃度為SIMS的檢測下限以上且小於3×1020atoms/cm3，較佳為1×1018atoms/cm3以上且1×1020atoms/cm3以下的含有氮的氧化絕緣膜23。該加熱處理的溫度典型地為150℃以上且500℃以下，較佳為200℃以上且450℃以下，更佳為300℃以上且450℃以下。藉由進行該加熱處理，可以釋放含有氮的氧 化絕緣膜22所包含的氮。另外，藉由進行該加熱處理，可以從含有氮的氧化絕緣膜22脫離水、氫等。
在此，在氮及氧氛圍下進行350℃、1小時的加熱處理。
在此，參照圖3A至圖4E說明氧化物半導體膜19及含有氮的氧化絕緣膜22中的氮、氫、水藉由加熱處理移動的模型。另外，在圖3A至圖4E中，虛線剪頭表示各種原子藉由加熱移動的情況，而實線箭頭表示加熱處理中或加熱處理前後的變化。此外，作為含有氮的氧化絕緣膜22，使用包含比滿足化學計量組成的氧多的氧的氧化絕緣膜來進行說明。
圖3A至圖3D示出在含有氮的氧化絕緣膜22中藉由加熱處理主要會產生的模型。
圖3A示出藉由加熱處理的氮原子的舉動。圖3A是含有氮的氧化絕緣膜22所包含的氮原子(在此，兩個氮原子)藉由加熱處理在含有氮的氧化絕緣膜22中或其表面接合，成為氮分子，而從含有氮的氧化絕緣膜22脫離的模型。
圖3B是示出藉由加熱處理的氧原子的舉動的模型。含有氮的氧化絕緣膜22所包含的比滿足化學計量組成的氧多的氧原子(exO，在此，兩個氧原子)藉由加熱處理在含有氮的氧化絕緣膜22中或其表面接合，成為氧分子，而從含有氮的氧化絕緣膜22脫離。
圖3C是示出藉由加熱處理的氫原子及氧原子 的舉動的模型。含有氮的氧化絕緣膜22所包含的氫原子(在此，兩個氫原子)及比滿足化學計量組成的氧多的氧原子exO藉由加熱處理在含有氮的氧化絕緣膜22中或其表面接合，成為水分子，而從含有氮的氧化絕緣膜22脫離。
圖3D是示出藉由加熱處理的水分子的舉動的模型。含有氮的氧化絕緣膜22所包含的水分子藉由加熱處理從含有氮的氧化絕緣膜22脫離。
如上述模型所示，藉由加熱處理使氮、氫和水中的一個以上從含有氮的氧化絕緣膜22脫離，從而可以減少膜中的氮、氫和水中的一個以上的含量。
接著，參照圖4A至圖4E說明當對氧化物半導體膜19進行加熱處理時會產生的模型。
圖4A是示出藉由加熱處理的氮原子的舉動的模型。氧化物半導體膜19所包含的氮原子N(在此，兩個氮原子)藉由加熱處理在氧化物半導體膜19中、氧化物半導體膜19和含有氮的氧化絕緣膜22的介面、含有氮的氧化絕緣膜22中或其表面接合，成為氮分子，而從氧化物半導體膜19脫離。
圖4B是示出藉由加熱處理的氫原子及氧原子的舉動的模型。氧化物半導體膜19所包含的氫原子H(在此，兩個氫原子)在藉由加熱處理移動到含有氮的氧化絕緣膜22之後在含有氮的氧化絕緣膜22中或其表面與比滿足化學計量組成的氧多的氧原子exO接合，成為水分子 ，而從含有氮的氧化絕緣膜22脫離。
圖4C是示出藉由加熱處理的氫原子及氧原子的另一種舉動的模型。氧化物半導體膜19所包含的氫原子H藉由加熱處理在氧化物半導體膜19中或氧化物半導體膜19和含有氮的氧化絕緣膜22的介面與比滿足化學計量組成的氧多的氧原子exO接合，成為水分子，而從含有氮的氧化絕緣膜22脫離。
圖4D及圖4E是示出藉由加熱處理的氫原子及氧原子的另一種舉動的模型。氧化物半導體膜19所包含的氫原子H及氧原子O藉由加熱處理在氧化物半導體膜19中、氧化物半導體膜19和含有氮的氧化絕緣膜22的介面、含有氮的氧化絕緣膜22中或其表面接合，成為水分子，而從含有氮的氧化絕緣膜22脫離。此時，雖然在氧化物半導體膜19中，如圖4E所示那樣氧原子脫離的位置成為氧缺陷Vo，但是含有氮的氧化絕緣膜22所包含的比滿足化學計量組成的氧多的氧原子exO移動到氧缺陷Vo的位置，填補氧缺陷Vo，而成為氧原子O。
由此，藉由加熱處理使氮、氫和水中的一個以上從氧化物半導體膜19脫離，從而可以減少膜中的氮、氫和水中的一個以上的含量。
此外，如圖2C的製程所示那樣，在氧化物半導體膜19上形成一對電極21之後，將氧化物半導體膜19暴露於產生在氧氛圍中的電漿，向氧化物半導體膜19供應氧，也可以形成氧缺陷少的氧化物半導體膜。作為氧 化氛圍，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。再者，在電漿處理中，較佳為將氧化物半導體膜19暴露於對基板11一側不施加偏壓的狀態下產生的電漿。其結果是，氧化物半導體膜19不受到損傷，且可以供應氧，而可以減少包含在氧化物半導體膜19中的氧缺陷量。此外，藉由形成一對電極21時的蝕刻處理可以去除殘留在氧化物半導體膜19的表面上的雜質例如氟、氯等鹵素。
藉由以上製程，如圖2E所示，可以在具有氧化物半導體膜的電晶體上形成氮濃度低的含有氮的氧化絕緣膜23。此外，可以製造抑制了電特性的變動且提高了可靠性的電晶體。
〈變形例子〉
參照圖5說明圖1A和圖1B所示的電晶體的變形例子。
圖5示出半導體裝置所包括的電晶體2的剖面圖。圖5所示的電晶體2包括：設置在基板11上的閘極電極15；形成在基板11及閘極電極15上的閘極絕緣膜17；隔著閘極絕緣膜17與閘極電極15重疊的氧化物半導體膜19；以及與氧化物半導體膜19接觸的一對電極21。此外，在閘極絕緣膜17、氧化物半導體膜19及一對電極21上形成有含有氮的氧化絕緣膜23，在含有氮的氧化絕緣膜23上形成有氮化絕緣膜25。此外，在氮化絕緣膜25上形成有平坦化膜27。另外，在形成在含有氮的氧 化絕緣膜23、氮化絕緣膜25及平坦化膜27中的開口部30中，也可以設置連接於一對電極21的一個的導電膜29。
氮化絕緣膜25可以使用厚度為50nm以上且200nm以下的氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等形成。另外，藉由作為氮化絕緣膜25設置作為閘極絕緣膜17的一個例子示出的氫脫離量及氨脫離量少的氮化矽膜，可以抑制包含在氮化絕緣膜25中的氫及氮移動到氧化物半導體膜19。
平坦化膜27可以使用丙烯酸樹脂、環氧樹脂、苯並環丁烯樹脂、聚醯亞胺、聚醯胺等有機材料。另外，可以藉由層疊多個由這些材料形成的絕緣膜，來形成平坦化膜。
此外，藉由在含有氮的氧化絕緣膜23與平坦化膜27之間設置氮化絕緣膜25，提高氮化絕緣膜25與平坦化膜27的密接性，所以是較佳的。
導電膜29可以適當地使用用於一對電極21的材料。另外，導電膜29可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(以下示出ITO)、銦鋅氧化物、添加氧化矽的銦錫氧化物等透光導電材料。
藉由以上製程，可以在具有氧化物半導體膜的電晶體上形成氮濃度低的含有氮的氧化絕緣膜。此外， 可以製造抑制了電特性的變動且提高了可靠性的電晶體。
注意，本實施方式所示的結構、方法等可以與其他實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式2
在本實施方式中，參照圖6說明可以抑制氮移動到氧化物半導體膜並減少氧化物半導體膜的氧缺陷的電晶體及保護膜的結構。注意，至於與實施方式1重複的結構，省略其說明。
在使用形成有通道區的氧化物半導體膜的電晶體中，作為氧化物半導體膜所包含的缺陷的一個例子的氧缺陷的一部分成為施體而產生作為載子的電子。其結果，氧化物半導體膜有可能低電阻化而導致電晶體的電特性劣化。例如，在使用包含氧缺陷的氧化物半導體形成的電晶體中，臨界電壓容易向負方向變動，而容易成為常導通特性。該傾向在背通道一側產生的氧缺陷中較為明顯。注意，在本實施方式中，背通道是指在氧化物半導體膜19中與相對於閘極電極15的面相反的面，即氧化物半導體膜19中的與含有氮的氧化絕緣膜24a的介面附近。
另外，當氧化物半導體膜包含氧缺陷時，有如下問題：由於隨時間的變化或偏壓溫度應力測試(以下，也稱為BT(Bias-Temperature)應力測試)，電晶體的電特性，典型為臨界電壓的變動量有可能增大。
由此，在本實施方式中，說明抑制了臨界電壓的負向漂移且具有優良的電特性的電晶體及其製造方法。另外，說明可以製造隨時間的變化或光BT應力測試所導致的電特性變動量少的可靠性高的電晶體及其製造方法。
圖6示出半導體裝置所具有的電晶體3的剖面圖。圖6所示的電晶體3包括：設置在基板11上的閘極電極15；形成在基板11及閘極電極15上的閘極絕緣膜17；隔著閘極絕緣膜17重疊於閘極電極15的氧化物半導體膜19；以及與氧化物半導體膜19接觸的一對電極21。另外，在閘極絕緣膜17、氧化物半導體膜19及一對電極21上形成含有氮的氧化絕緣膜24a及含有氮的氧化絕緣膜24b。注意，在此，雖然在電晶體3上層疊含有氮的氧化絕緣膜24a及含有氮的氧化絕緣膜24b，但是也可以包括含有氮的氧化絕緣膜24a和含有氮的氧化絕緣膜24b中的只有一個。
在本實施方式所示的電晶體3中，以接觸於氧化物半導體膜19的方式形成有含有氮的氧化絕緣膜24a。含有氮的氧化絕緣膜24a是透過氧的氧化絕緣膜。此外，含有氮的氧化絕緣膜24a也用作後面形成含有氮的氧化絕緣膜24b時的對氧化物半導體膜19的損傷的緩和膜。
作為透過氧的氧化絕緣膜，可以使用厚度為5nm以上且150nm以下，較佳為5nm以上且50nm以下， 更佳為10nm以上且30nm以下的氧氮化矽膜等。
此外，較佳為含有氮的氧化絕緣膜24a所包含的缺陷量少，典型地，藉由ESR測試，在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度為3×1017spins/cm3以下。這是因為若包含在含有氮的氧化絕緣膜24a中的缺陷密度多，則氧與該缺陷接合，含有氮的氧化絕緣膜24a中的氧的透過量有可能減少。
此外，較佳為在含有氮的氧化絕緣膜24a與氧化物半導體膜19之間的介面缺陷量少，典型地，藉由ESR測試，在起因於氧化物半導體膜中的缺陷的g=1.93處呈現的信號的自旋密度為1×1017spins/cm3以下，較佳為檢測下限以下。
此外，在含有氮的氧化絕緣膜24a中，從外部進入到含有氮的氧化絕緣膜24a中的氧不是全都移動到含有氮的氧化絕緣膜24a的外部，一部分的氧殘留在含有氮的氧化絕緣膜24a中。此外，在氧進入到含有氮的氧化絕緣膜24a的同時，包含在含有氮的氧化絕緣膜24a中的氧移動到含有氮的氧化絕緣膜24a的外部，而有時在含有氮的氧化絕緣膜24a中移動氧。
當作為含有氮的氧化絕緣膜24a形成透過氧的氧化絕緣膜時，可以將從設置在含有氮的氧化絕緣膜24a上的包含比滿足化學計量組成的氧多的氧的含有氮的氧化絕緣膜24b脫離的氧經過含有氮的氧化絕緣膜24a移動到氧化物半導體膜19。
以接觸於含有氮的氧化絕緣膜24a的方式形成有含有氮的氧化絕緣膜24b。較佳為使用包含比滿足化學計量組成的氧多的氧的氧化絕緣膜形成含有氮的氧化絕緣膜24b。包含比滿足化學計量組成的氧多的氧的氧化絕緣膜藉由加熱使氧的一部分脫離。包含比滿足化學計量多的氧的氧化絕緣膜，是如下氧化絕緣膜，即藉由TDS分析測量的換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。
將安裝在電漿CVD設備的進行了真空排氣的處理室內的基板的溫度保持為180℃以上且400℃以下，較佳為200℃以上且370℃以下，將原料氣體導入處理室將處理室內的壓力設定為30Pa以上且250Pa以下，較佳為設定為40Pa以上且200Pa以下，並對設置在處理室內的電極供應高頻功率，以上述條件可以形成氧化矽膜或氧氮化矽膜作為含有氮的氧化絕緣膜24a。
另外，藉由將相對於包含矽的沉積氣體的氧化氣體量設定為100倍以上，可以減少包含在含有氮的氧化絕緣膜24b中的氫含量。其結果是，由於可以減少混入到含有氮的氧化絕緣膜24b的氫量，所以可以抑制電晶體的臨界電壓的負向漂移。
作為含有氮的氧化絕緣膜24b，可以使用厚度為30nm以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
此外，較佳為含有氮的氧化絕緣膜24b所包 含的缺陷量少，典型地，藉由ESR測試，在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度較佳為低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。此外，由於含有氮的氧化絕緣膜24b與含有氮的氧化絕緣膜24a相比離氧化物半導體膜19遠，所以也可以含有氮的氧化絕緣膜24b的缺陷密度比含有氮的氧化絕緣膜24a高。
將安裝在電漿CVD設備的進行了真空排氣的處理室內的基板的溫度保持為180℃以上且260℃以下，較佳為200℃以上且240℃以下，將原料氣體導入處理室將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率，以上述條件形成氧氮化矽膜作為含有氮的氧化絕緣膜24b。
當作為含有氮的氧化絕緣膜24b的成膜條件在上述壓力的處理室中供應上述功率密度的高頻功率時，在電漿中原料氣體的分解效率得到提高，氧自由基增加，原料氣體的氧化進展，因此含有氮的氧化絕緣膜24b中的氧含量比化學計量比多。另一方面，由於在以上述基板溫度形成的膜中矽與氧的接合力弱，所以因在後面的製程中進行的加熱而膜中的氧的一部分脫離。其結果是，可以形成包含比滿足化學計量組成的氧多的氧且藉由加熱氧的一部分發生脫離的氧化絕緣膜。此外，在氧化物半導體膜19上設置有含有氮的氧化絕緣膜24a。由此，在含有氮的 氧化絕緣膜24b的形成製程中，含有氮的氧化絕緣膜24a用作對氧化物半導體膜19的損傷的緩和膜。其結果是，在降低對氧化物半導體膜19的損傷的同時，可以使用功率密度高的高頻功率形成含有氮的氧化絕緣膜24b。
藉由作為含有氮的氧化絕緣膜24b形成包含比滿足化學計量組成的氧多的氧的氧化絕緣膜，使氧移動到氧化物半導體膜19，可以減少氧化物半導體膜19所包含的氧缺陷。或者，藉由邊加熱邊在含有氮的氧化絕緣膜24a上形成含有氮的氧化絕緣膜24b，使氧移動到氧化物半導體膜19，可以減少包含在氧化物半導體膜19中的氧缺陷。或者，藉由在含有氮的氧化絕緣膜24a上形成含有氮的氧化絕緣膜24b之後進行加熱處理，使氧移動到氧化物半導體膜19，可以減少包含在氧化物半導體膜19中的氧缺陷。
接著，參照圖7A至圖7C說明藉由加熱處理的氧化物半導體膜19的氧缺陷的變化的模型。另外，在圖7A至圖7C中，虛線剪頭表示各種原子藉由加熱移動的情況，而實線箭頭表示加熱處理前後的變化。
當比滿足化學計量組成的氧多的氧移動到氧化物半導體膜19時，比滿足化學計量組成的氧多的氧將第一氧原子從第一氧原子的位置推出去。此外，被推出的第一氧原子移動到第二氧原子的位置，並將第二氧原子推出去。像這樣，當比滿足化學計量組成的氧多的氧移動到氧化物半導體膜19時，在多個氧原子之間依次反復氧原 子的推出。在圖7A至圖7C中，省略多個氧原子之間的氧原子的推出，使用包含在氧化物半導體膜19中的三個氧缺陷(Vo_1至Vo_3)及含有氮的氧化絕緣膜24b所包含的氧，明確而言，比滿足化學計量組成的氧多的氧原子(exO_1至exO_3)，來說明氧缺陷的變化的模型。
圖7A示出藉由加熱處理的氧缺陷Vo_1和氧原子exO_1的反應。比滿足化學計量組成的氧多的氧原子exO_1藉由加熱處理移動到氧化物半導體膜19所包含的氧缺陷Vo_1的位置，填補氧缺陷Vo_1，而成為氧原子O_1。
接著，如圖7B所示，當比滿足化學計量組成的氧多的氧原子exO_2靠近於氧化物半導體膜19所包含的氧原子O_1的位置時，氧原子O從氧原子O_1的位置脫離。脫離的氧原子O移動到氧缺陷Vo_2的位置，填補氧缺陷Vo_2，而成為氧原子O_2。另一方面，雖然氧原子脫離的氧原子O_1的位置成為氧缺陷，但是氧原子exO_2移動到該氧缺陷的位置，而氧原子exO_2成為氧原子O_1。
接著，如圖7C所示，當比滿足化學計量組成的氧多的氧原子exO_3靠近於氧化物半導體膜19所包含的氧原子O_1的位置時，氧原子O從氧原子O_1的位置脫離。脫離的氧原子O移動到氧原子O_2的位置。氧原子O從氧原子O_2脫離。脫離的氧原子O填補氧缺陷Vo_3而成為氧原子O_3。另一方面，雖然氧原子脫離的 氧原子O_1的位置成為氧缺陷，但是氧原子exO_2移動到該氧缺陷的位置而氧原子exO_2成為氧原子O_1。此外，雖然氧原子脫離的氧原子O_2的位置也同樣地成為氧缺陷，但是從氧原子O_1脫離的氧移動到該氧缺陷的位置，而氧原子成為氧原子O_2。
藉由上述製程，含有氮的氧化絕緣膜24b所包含的氧可以填補氧化物半導體膜19所包含的氧缺陷。此外，藉由加熱處理，不僅填補氧化物半導體膜19的表面上的氧缺陷，而且還填補膜中的氧缺陷。由此，藉由一邊進行加熱一邊形成含有氮的氧化絕緣膜24b或者在設置含有氧的氧化絕緣膜24b之後進行加熱處理，來可以減少氧化物半導體膜19所包含的氧缺陷量。
此外，藉由隔著作為含有氮的氧化絕緣膜24a設置在氧化物半導體膜19的背通道上的透過氧的氧化絕緣膜設置包含比滿足化學計量組成的氧多的氧的氧化絕緣膜，可以將氧移動到氧化物半導體膜19的背通道一側並減少該區域的氧缺陷。
此外，在含有氮的氧化絕緣膜24b的形成製程中，在氧化物半導體膜19不受到損傷的情況下，不設置含有氮的氧化絕緣膜24a，也可以只設置包含比滿足化學計量組成的氧多的氧的氧化絕緣膜的含有氮的氧化絕緣膜24b作為保護膜。
藉由以上製程，可以製造抑制了電特性的變動且提高了可靠性的電晶體。另外，可以製造隨時間的變 化或光BT應力測試所導致的電特性變動量小，典型的是臨界電壓的變動量小的可靠性高的電晶體。
注意，本實施方式所示的結構、方法等可以與其他實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式3
在本實施方式中，參照圖8說明具有與實施方式1及實施方式4不同的結構的電晶體。本實施方式所示的電晶體4具有隔著氧化物半導體膜相對的多個閘極電極。
圖8所示的電晶體4包括：設置在基板11上的閘極電極15；形成在基板11及閘極電極15上的閘極絕緣膜17；隔著閘極絕緣膜17重疊於閘極電極15的氧化物半導體膜19；以及與氧化物半導體膜19接觸的一對電極21。另外，在閘極絕緣膜17、氧化物半導體膜19及一對電極21上形成包括含有氮的氧化絕緣膜23及氮化絕緣膜25的閘極絕緣膜26。此外，包括隔著閘極絕緣膜26重疊於氧化物半導體膜19的閘極電極61。
閘極電極61可以與實施方式1所示的閘極電極15同樣地形成。
本實施方式所示的電晶體5具有隔著氧化物半導體膜19相對的閘極電極15及閘極電極61。藉由對閘極電極15及閘極電極61施加不同的電位，可以控制電晶體5的臨界電壓。或者，藉由對閘極電極15及閘極電 極61施加相同電位，可以增加電晶體5的通態電流。此外，在氧化物半導體膜19與閘極電極61之間設置如下氮化絕緣膜，即在熱脫附譜分析法中，氮化絕緣膜的氫分子的脫離量小於5×1021分子/cm3，較佳為3×1021分子/cm3以下，更佳為1×1021分子/cm3以下，且氨分子的脫離量小於1×1022分子/cm3，較佳為5×1021分子/cm3以下，更佳為1×1021分子/cm3以下，由此可以減少從氮化絕緣膜向氧化物半導體膜19的氫及氨的移動量，並可以降低氧化物半導體膜19中的氫及氮的濃度。此外，由於在氧化物半導體膜19與閘極電極61之間設置有氮化絕緣膜25，所以可以抑制水從外部侵入到氧化物半導體膜19。即，可以抑制包含在水中的氫侵入到氧化物半導體膜19。根據上述結果，可以抑制臨界電壓的負向漂移並降低電特性的不均勻。
注意，本實施方式所示的結構、方法等可以與其他實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式4
在本實施方式中，參照圖9A至圖9C說明具有與實施方式1及實施方式2不同的結構的電晶體。本實施方式所示的電晶體5、6與實施方式1及實施方式2所示的電晶體的不同之處在於：本實施方式所示的電晶體5、6是頂閘極結構的電晶體。
圖9A至圖9C示出電晶體5、6的俯視圖及剖面圖。圖9A是電晶體5、6的俯視圖，圖9B是沿著圖9A的點劃線A-B的電晶體5的剖面圖。圖9C是沿著圖9A的點劃線A-B的電晶體6的剖面圖。另外，在圖9A中，為了明確起見，省略基板31、基底絕緣膜33、閘極絕緣膜37、含有氮的氧化絕緣膜41等。
圖9B所示的電晶體5包括：形成在基底絕緣膜33上的氧化物半導體膜34；與氧化物半導體膜34接觸的一對電極35；與基底絕緣膜33、氧化物半導體膜34及一對電極35接觸的閘極絕緣膜37；以及隔著閘極絕緣膜37重疊於氧化物半導體膜34的閘極電極39。此外，在閘極絕緣膜37及閘極電極39上形成含有氮的氧化絕緣膜41。
圖9C所示的電晶體6包括：設置在基板31上的基底絕緣膜33；形成在基底絕緣膜33上的氧化物半導體膜34；與氧化物半導體膜34接觸的一對電極35；與基底絕緣膜33、氧化物半導體膜34及一對電極35接觸的使用含有氮的氧化絕緣膜形成的閘極絕緣膜38；以及隔著閘極絕緣膜38重疊於氧化物半導體膜34的閘極電極39。此外，在閘極絕緣膜37及閘極電極39上形成含有氮的氧化絕緣膜41。
含有氮的氧化絕緣膜41及使用含有氮的氧化絕緣膜形成的閘極絕緣膜38可以適當地使用與實施方式1所示的含有氮的氧化絕緣膜23。含有氮的氧化絕緣膜 41及使用含有氮的氧化絕緣膜形成的閘極絕緣膜38藉由利用二次離子質譜分析法所得到的氮濃度為SIMS的檢測下限以上且小於3×1020atoms/cm3，較佳為1×1018atoms/cm3以上且1×1020atoms/cm3以下。因含有氮的氧化絕緣膜41的含氮量少，所以向電晶體5中的氧化物半導體膜34移動的氮的量也少。此外，含有氮的氧化絕緣膜41的缺陷量也少。
當氧化物半導體膜34含有氮時，因在氧化物半導體膜34中產生作為載子的電子而載子密度增加，從而容易成為n型化。其結果，包括氧化物半導體膜34的電晶體容易成為常導通特性。藉由將設置在氧化物半導體膜34上的含有氮的氧化絕緣膜41及使用含有氮的氧化絕緣膜形成的閘極絕緣膜38的氮濃度設定為SIMS的檢測下限以上且小於3×1020atoms/cm3，較佳為1×1018atoms/cm3以上且1×1020atoms/cm3以下，可以減少移動到氧化物半導體膜34的氮量。由此，藉由儘量減少氧化物半導體膜34的氮量，可以抑制臨界電壓的負向漂移並可以降低電特性的不均勻。此外，可以降低電晶體的源極和汲極之間的洩漏電流，典型為關態電流。另外，藉由降低含有氮的氧化絕緣膜41的氮濃度，可以減少含有氮的氧化絕緣膜41的缺陷量，使電晶體的電特性的變動量減少，而在汲極電壓不同時可以使通態電流的上升閘極電壓(Vg)大致相同。
以下對電晶體5、6的其他結構的詳細內容進 行說明。
基板31可以適當地使用作為實施方式1所示的基板11舉出的基板。
較佳為使用包含比滿足化學計量組成的氧多的氧的氧化絕緣膜形成基底絕緣膜33。包含比滿足化學計量組成的氧多的氧的氧化絕緣膜可以進行加熱處理將氧擴散到氧化物半導體膜。作為基底絕緣膜33的典型例子，可以舉出氧化矽、氧氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等。
基底絕緣膜33的厚度為50nm以上，較佳為200nm以上且3000nm以下，更佳為300nm以上且1000nm以下。藉由將基底絕緣膜33形成為厚，可以增加基底絕緣膜33的氧脫離量並減少基底絕緣膜33與後面形成的氧化物半導體膜的介面的介面態。
在此，“藉由加熱使氧的一部分脫離”是指當利用TDS分析時，換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。
在此，以下對利用TDS分析測量換算為氧原子的氧的脫離量的方法進行說明。
藉由TDS分析測量的氣體的脫離量與離子強度的積分值成比例。因此，根據絕緣膜的離子強度的積分值以及對於標準樣本的基準值的比例可以計算出氣體的脫離量。標準樣本的基準值是指包含規定的原子的樣本的在離子強度的積分值中原子密度所占的比例。
例如，從對標準樣本的包含規定密度的氫的矽晶片的TDS分析結果及對絕緣膜的TDS分析結果，使用算式1可以算出絕緣膜中的氧分子的脫離量(NO2)。在此，假定利用TDS分析來得到的被檢出為質量數32的所有離子強度都是源自氧分子。作為質量數32的物質，有CH3OH，但是CH3OH存在的可能性低，所以在此不加考慮。另外，因為包含氧原子同位素的質量數為17的氧原子及質量數為18的氧原子的氧分子在自然界中的存在比例極微量，所以不加考慮。
NH2是以密度換算從標準樣本脫離的氫分子的值。SH2是當對標準樣本進行TDS分析時的離子強度的積分值。在此，將標準樣本的基準值設定為NH2/SH2。SO2是當對絕緣膜進行TDS分析時的離子強度的積分值。α是影響到TDS分析中的離子強度的係數。關於算式1的詳細情況，參照日本專利申請公開平6-275697號公報。另外，上述絕緣膜的氧脫離量是使用電子科學株式會社製造的熱脫附分析裝置EMD-WA1000S/W以包含1×1016atoms/cm2的氫原子的矽晶片為標準樣本來測量的。
此外，在TDS分析中，氧的一部分作為氧原子而被檢出。氧分子與氧原子的比率可以從氧分子的離子 化率算出。另外，因為上述α包括氧分子的離子化比率，所以藉由評估氧分子的脫離量，可以估算出氧原子的脫離量。
注意，NO2是氧分子的脫離量。在絕緣膜中，當換算為氧原子時的氧脫離量成為氧分子的脫離量的2倍。
在上述結構中，藉由加熱使氧釋放的絕緣膜也可以是氧過剩的氧化矽(SiOx(x>2))。氧過剩的氧化矽(SiOx(x>2))是指每單位體積的氧原子多於矽原子數的兩倍的氧化矽。每單位體積的矽原子數及氧原子數為藉由盧瑟福背散射光譜學法測量的值。
藉由從基底絕緣膜33將氧供應到氧化物半導體膜34中，可以降低基底絕緣膜33與氧化物半導體膜34之間的介面態。其結果，可以抑制由於電晶體的工作等而有可能產生的電荷等在上述基底絕緣膜33與氧化物半導體膜34之間的介面被俘獲，而可以獲得電特性劣化少的電晶體。
再者，有時由於氧化物半導體膜34的氧缺陷而產生電荷。一般來說，氧化物半導體膜的氧缺陷的一部分成為施體，並產生作為載子的電子。其結果，電晶體的臨界電壓向負方向漂移。該傾向在背通道一側產生的氧缺陷中較為明顯。注意，本實施方式中的背通道是指圖9A至圖9C所示的氧化物半導體膜34中的與基底絕緣膜33的介面附近。藉由從基底絕緣膜33對氧化物半導體膜34 供應充分的氧，能夠降低臨界電壓向負方向漂移的原因，即氧化物半導體膜34的氧缺陷。
氧化物半導體膜34可以與實施方式1所示的氧化物半導體膜19同樣地形成。
一對電極35可以與實施方式1所示的一對電極21同樣地形成。
此外，在本實施方式中，將一對電極35設置在氧化物半導體膜34與閘極絕緣膜37之間，但是也可以設置在基底絕緣膜33與氧化物半導體膜34之間。
閘極絕緣膜37可以與實施方式1所示的閘極絕緣膜17同樣地形成。
閘極電極39可以與實施方式1所示的閘極電極15同樣地形成。
接著，參照圖10A至圖10D說明圖9A和圖9B所示的電晶體的製造方法。
如圖10A所示，在基板31上形成基底絕緣膜33。接著，在基底絕緣膜33上形成氧化物半導體膜34。
基底絕緣膜33藉由濺射法、CVD法等形成。
當利用濺射法形成藉由加熱使氧的一部分脫離的氧化絕緣膜作為基底絕緣膜33時，成膜氣體中的氧量較佳為多，並且能夠使用氧或氧和稀有氣體的混合氣體等。典型地，成膜氣體的氧濃度較佳為6%以上且100%以下。
另外，在藉由CVD法形成氧化絕緣膜作為基 底絕緣膜33的情況下，來源於原料氣體的氫或水有時混入到氧化絕緣膜中。因此，較佳為在藉由CVD法形成氧化絕緣膜之後進行用於脫氫化或脫水化的加熱處理。
再者，藉由對利用CVD法形成的氧化絕緣膜導入氧，可以增加藉由加熱脫離的氧量。作為對氧化絕緣膜導入氧的方法，可以舉出離子植入法、離子摻雜法、電漿浸沒離子植入法、電漿處理等。
另外，在氧化物半導體膜34是CAAC-OS膜時，為了提高CAAC-OS膜所包含的結晶部的配向，較佳為提高作為氧化物半導體膜的基底絕緣膜的基底絕緣膜33的表面的平坦性。典型地，較佳為將基底絕緣膜33的平均表面粗糙度(Ra)設定為1nm以下、0.3nm以下或0.1nm以下。
作為用來提高基底絕緣膜33的表面的平坦性的平坦化處理，可以採用如下處理中的一個或多個：化學機械拋光(Chemical Mechanical Polishing：CMP)處理；乾蝕刻處理；以及對真空處理室中引入例如氬氣體等惰性氣體，並施加以被處理面為陰極的電場，來使表面的微細凹凸平坦化的電漿處理(所謂的反濺射)等。
氧化物半導體膜34可以適當地採用與實施方式1所示的氧化物半導體膜19同樣的形成方法。
接著，較佳為進行加熱處理。藉由進行該加熱處理，可以將基底絕緣膜33所包含的氧的一部分擴散到基底絕緣膜33與氧化物半導體膜34的介面附近。其結 果，可以降低基底絕緣膜33與氧化物半導體膜34的介面附近的介面態。
加熱處理的溫度典型地為150℃以上且500℃以下，較佳為250℃以上且450℃以下，更佳為300℃以上且450℃以下。
在氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氣體氛圍中進行加熱處理。或者，也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。另外，上述惰性氣體氛圍及氧氛圍較佳為不包含氫、水等。處理時間是3分鐘至24小時。
接著，如圖10B所示，形成一對電極35。一對電極35可以適當地使用與實施方式1所示的一對電極21同樣的形成方法。或者，也可以藉由印刷法或噴墨法形成一對電極35。
接著，如圖10C所示，在氧化物半導體膜34及一對電極35上形成閘極絕緣膜37。接著，在閘極絕緣膜37上形成閘極電極39。閘極絕緣膜37及閘極電極39分別可以適當地使用與實施方式1所示的閘極絕緣膜17及閘極電極15同樣的形成方法。
接著，在閘極絕緣膜37及閘極電極39上形成含有氮的氧化絕緣膜40。含有氮的氧化絕緣膜40可以適當地使用與實施方式1所示的含有氮的氧化絕緣膜22同樣的形成方法。
接著，與實施方式1同樣，進行加熱處理， 從含有氮的氧化絕緣膜40釋放氮。該加熱處理的溫度典型地為150℃以上且500℃以下，較佳為200℃以上且450℃以下，更佳為300℃以上且450℃以下。藉由進行該加熱處理，釋放含有氮的氧化絕緣膜40所包含的氮。另外，藉由進行該加熱處理，可以從含有氮的氧化絕緣膜40脫離水、氫等。
藉由以上製程，如圖10D所示，可以在具有氧化物半導體膜的電晶體上形成氮濃度低的含有氮的氧化絕緣膜41。此外，可以製造抑制了電特性的變動且提高了可靠性的電晶體。
〈變形例子〉
參照圖11說明圖9A至圖9C所示的電晶體的變形例子。
圖11示出半導體裝置所包括的電晶體7的剖面圖。圖11所示的電晶體7包括：設置在基板31上的基底絕緣膜33；形成在基底絕緣膜33上的氧化物半導體膜34；以及與氧化物半導體膜34接觸的一對電極35。另外，電晶體7包括閘極絕緣膜37以及隔著閘極絕緣膜37與氧化物半導體膜34重疊的閘極電極39。此外，在閘極絕緣膜37及閘極電極39上形成有含有氮的氧化絕緣膜41，在含有氮的氧化絕緣膜41上形成有氮化絕緣膜42。此外，在氮化絕緣膜42上形成有平坦化膜43。另外，在形成在閘極絕緣膜37、含有氮的氧化絕緣膜41、氮化絕緣 膜42及平坦化膜43中的開口部44中，也可以設置連接於一對電極35的一個的導電膜45。
氮化絕緣膜42可以適當地使用實施方式1所示的氮化絕緣膜25。
平坦化膜43可以適當地使用實施方式1所示的平坦化膜27。
此外，藉由在含有氮的氧化絕緣膜41與平坦化膜43之間設置氮化絕緣膜42，提高氮化絕緣膜42與平坦化膜43的密接性，所以是較佳的。
導電膜45可以適當地使用實施方式1所示的導電膜29。
藉由以上製程，可以在具有氧化物半導體膜的電晶體上形成氮濃度低的含有氮的氧化絕緣膜。此外，可以製造抑制了電特性的變動且提高了可靠性的電晶體。
注意，本實施方式所示的結構、方法等可以與其他實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式5
在本實施方式中，參照圖12說明與實施方式4不同的含有氮的氧化絕緣膜的結構。
圖12所示的電晶體8包括：設置在基板31上的基底絕緣膜33；形成在基底絕緣膜33上的氧化物半導體膜34；以及與氧化物半導體膜34接觸的一對電極35 。另外，電晶體8包括閘極絕緣膜37以及隔著閘極絕緣膜37與氧化物半導體膜34重疊的閘極電極39。此外，在閘極絕緣膜37及閘極電極39上形成有含有氮的氧化絕緣膜43a及含有氮的氧化絕緣膜43b。注意，在此，雖然在電晶體8上層疊含有氮的氧化絕緣膜43a及含有氮的氧化絕緣膜43b，但是也可以包括含有氮的氧化絕緣膜43a和含有氮的氧化絕緣膜43b中的只有一個。
在本實施方式所示的電晶體8中，在閘極絕緣膜37及閘極電極39上形成有含有氮的氧化絕緣膜43a。與實施方式2所示的含有氮的氧化絕緣膜24a同樣，含有氮的氧化絕緣膜43a是透過氧的氧化絕緣膜。
此外，以接觸於含有氮的氧化絕緣膜43a的方式形成有含有氮的氧化絕緣膜43b。與實施方式2所示的含有氮的氧化絕緣膜24b同樣，含有氮的氧化絕緣膜43b是包含比滿足化學計量組成的氧多的氧的氧化絕緣膜。
包含比滿足化學計量組成的氧多的氧的氧化絕緣膜是藉由加熱氧的一部分發生脫離的氧化絕緣膜。因此，藉由邊加熱邊在含有氮的氧化絕緣膜43a上形成含有氮的氧化絕緣膜43b，使氧移動到氧化物半導體膜34，可以減少包含在氧化物半導體膜34中的氧缺陷。或者，藉由在含有氮的氧化絕緣膜43a上形成含有氮的氧化絕緣膜43b之後進行加熱處理，使氧移動到氧化物半導體膜34，可以減少包含在氧化物半導體膜34中的氧缺陷。
此外，在含有氮的氧化絕緣膜43b的形成製程中，在氧化物半導體膜34不受到損傷的情況下，不設置含有氮的氧化絕緣膜43a，也可以只設置藉由加熱氧的一部分發生脫離的含有氮的氧化絕緣膜43b。
藉由以上製程，可以製造抑制了電特性的變動且提高了可靠性的電晶體。另外，可以製造隨時間的變化或光BT應力測試所導致的電特性變動量小，典型的是臨界電壓的變動量小的可靠性高的電晶體。
注意，本實施方式所示的結構、方法等可以與其他實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式6
藉由使用在上述實施方式中示出一個例子的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或整個部分與像素部一體地形成在相同的基板上，可以形成系統整合型面板(system-on-panel)。在本實施方式中，參照圖13A至圖16C說明使用在上述實施方式中示出一個例子的電晶體的顯示裝置的例子。注意，圖14A、圖14B和圖15是示出沿圖13B中的M-N點劃線的剖面結構的剖面圖。另外，在圖14A至圖15中，像素部的結構只記載一部分。
在圖13A中，以圍繞設置在第一基板901上 的像素部902的方式設置密封材料905，並且，使用第二基板906進行密封。在圖13A中，在第一基板901上的與由密封材料905圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路903、掃描線驅動電路904。此外，供給到信號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位從FPC(Flexible printed circuit：撓性印刷電路)918a、918b供給。
在圖13B和圖13C中，以圍繞設置在第一基板901上的像素部902和掃描線驅動電路904的方式設置有密封材料905。此外，在像素部902和掃描線驅動電路904上設置有第二基板906。因此，像素部902、掃描線驅動電路904與顯示元件一起由第一基板901、密封材料905以及第二基板906密封。在圖13B和圖13C中，在第一基板901上的與由密封材料905圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路903。在圖13B和圖13C中，供給到信號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位從FPC918供給。
此外，圖13B和圖13C示出另行形成信號線驅動電路903並且將該信號線驅動電路903安裝到第一基板901的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃覆晶封裝)方法、打線接合方法或者TAB(Tape Automated Bonding，捲帶式自動接合)方法等。圖13A是藉由COG方法安裝信號線驅動電路903、掃描線驅動電路904的例子，圖13B是藉由COG方法安裝信號線驅動電路903的例子，而圖13C是藉由TAB方法安裝信號線驅動電路903的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有連接器諸如FPC或TCP的模組；在TCP的端部上設置有印刷線路板的模組；藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，可以應用上述實施方式所示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示 媒介。
如圖14A所示，顯示裝置包括連接端子電極915及端子電極916，並且，連接端子電極915及端子電極916藉由各向異性導電劑919電連接到FPC918所包括的端子。
連接端子電極915由與第一電極930相同的導電膜形成，並且，端子電極916由與電晶體910、電晶體911的一對電極相同的導電膜形成。
如圖14B所示，顯示裝置包括連接端子電極915a、915b及端子電極916，並且，連接端子電極915a、915b及端子電極916藉由各向異性導電劑919電連接到FPC918所包括的端子。
連接端子電極915a由與第一電極930相同的導電膜形成，連接端子電極915b由與第二電極941相同的導電膜形成，並且，端子電極916由與電晶體910、電晶體911的一對電極相同的導電膜形成。
此外，如圖15所示，半導體裝置包括連接端子電極955及端子電極916，並且，連接端子電極955及端子電極916藉由各向異性導電劑919電連接到FPC918所包括的端子。
連接端子電極955由與第二電極931相同的導電膜形成，並且，端子電極916由與電晶體910、電晶體911的一對電極相同的導電膜形成。
此外，設置在第一基板901上的像素部902、 掃描線驅動電路904包括多個電晶體，在圖14A至圖15中示出像素部902所包括的電晶體910、掃描線驅動電路904所包括的電晶體911。在圖14A及圖14B中，在電晶體910及電晶體911上設置有相當於實施方式1所示的含有氮的氧化絕緣膜23的含有氮的氧化絕緣膜924，並且在含有氮的氧化絕緣膜924上還設置有平坦化膜921。另外，絕緣膜923是用作基底膜的絕緣膜。
在本實施方式中，作為電晶體910、911可以使用上述實施方式所示的電晶體。
此外，在圖15中，示出在含有氮的氧化絕緣膜924上的與驅動電路用電晶體911的氧化物半導體膜的通道形成區重疊的位置設置有導電膜917的例子。在本實施方式中，由與第一電極930相同的導電膜形成導電膜917。藉由將導電膜917設置在與氧化物半導體膜的通道形成區重疊的位置，可以進一步減少BT應力測試前後的電晶體911的臨界電壓的變動量。此外，導電膜917的電位既可以與電晶體911的閘極電極的電位相同，又可以不同，並且，還可以將導電膜用作第二閘極電極。此外，導電膜917的電位也可以為GND、0V或浮動狀態。
此外，導電膜917還具有遮蔽外部的電場的功能。就是說，導電膜917還具有不使外部的電場作用於內部(包括薄膜電晶體的電路部)的功能(尤其是遮蔽靜電的靜電遮蔽功能)。利用導電膜917的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體的電特性變 動。導電膜917可以用於上述實施方式所示的任何電晶體。
設置在像素部902中的電晶體910電連接到顯示元件，構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
關於對顯示元件施加電壓的第一電極及第二電極(也稱為像素電極、共用電極、反電極等)，可以根據取出光的方向、設置電極的地方以及電極的圖案結構選擇透光性或反射性。
作為第一電極930、第二電極931以及第二電極941，可以使用透光導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
此外，第一電極930、第二電極931以及第二電極941可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其金屬氮化物中的一種或多種來形成。
圖14A至圖14B示出將液晶元件用作顯示元件的液晶顯示裝置的例子。圖14A示出垂直電場方式的例子。
在圖14A中，作為顯示元件的液晶元件913 包括第一電極930、第二電極931以及液晶層908。注意，以夾持液晶層908的方式設置有用作配向膜的絕緣膜932、絕緣膜933。此外，第二電極931設置在第二基板906一側，並且第一電極930與第二電極931隔著液晶層908重疊。
圖14B示出作為垂直電場方式的一個例子採用FFS(Fringe Field Switching：邊緣場切換)模式的例子。
在圖14B中，作為顯示元件的液晶元件943包括形成在平坦化膜921上的第一電極930、第二電極941以及液晶層908。第二電極941用作共用電極。絕緣膜944設置在第一電極930與第二電極941之間。絕緣膜944使用氮化矽膜來形成。注意，以夾持液晶層908的方式設置有用作配向膜的絕緣膜932、絕緣膜933。
此外，間隔物935是藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制第一電極930和第二電極931之間的間隔(單元間隙)而設置的。注意，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、近晶相、立方相、手向列相、各向同性相等。
另外，也可以採用不使用配向膜的呈現藍相 的液晶。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升高時，在即將由膽固醇相轉變成均質相之前呈現。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合手性試劑的液晶組成物用於液晶層。
第一基板901和第二基板906由密封材料925固定。作為密封材料925，可以使用熱固性樹脂、光固化樹脂等有機樹脂。注意，密封材料925相當於圖13A至圖13C所示的密封材料905。
另外，在圖14A所示的液晶顯示裝置中，密封材料925接觸於閘極絕緣膜922，並且其內側設置有平坦化膜921。
此外，在圖14B所示的液晶顯示裝置中，密封材料925接觸於含有氮的氧化絕緣膜924。
考慮到配置在像素部中的電晶體的汲極電流等，設置在液晶顯示裝置中的儲存電容器的大小設定為能夠在指定期間中保存電荷的方式。藉由使用如上述實施方式所示的包括高純度的氧化物半導體膜的電晶體，因設置具有各像素中的液晶電容的1/3以下，較佳為1/5以下的電容大小的儲存電容器就已足夠，所以可以提高像素的孔徑比。
此外，在顯示裝置中，適當地設置黑矩陣(遮光膜)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背 光、側光燈等。
圖16A至圖16C示出在圖14A所示的顯示裝置中將用來電連接於設置在第二基板906上的第二電極931的公共連接部(焊盤部)形成在第一基板901上的例子。
公共連接部配置於與用於黏接第一基板901和第二基板906的密封材料重疊的位置，並藉由密封材料所含有的導電粒子與第二電極931電連接。或者，也可以在不與密封材料重疊的位置(像素部以外)設置公共連接部，並且，以與公共連接部重疊的方式將包括導電粒子的膏劑與密封材料另行設置，而與第二電極931電連接。
圖16A是公共連接部的剖面圖，相當於圖16B所示的俯視圖的I-J。
共用電位線975設置在閘極絕緣膜922上並利用與圖14A和14B所示的薄膜電晶體910的源極電極971或汲極電極973相同的材料及製程製造。
另外，共用電位線975由含有氮的氧化絕緣膜924及平坦化膜921覆蓋，含有氮的氧化絕緣膜924及平坦化膜921在與共用電位線975重疊的位置上具有多個開口部。該開口部使用使電晶體910的源極電極971和汲極電極973中的一方與第一電極930連接的接觸孔相同的製程製造。
另外，共用電位線975與共用電極977在開口部連接。將共用電極977設置在平坦化膜921上，並且 使用與連接端子電極915或像素部的第一電極930相同的材料及相同的製程來製作。
如此，可以與像素部902的切換元件的製程共同地進行公共連接部的製造。
共用電極977是與包括在密封材料中的導電粒子接觸的電極，與第二基板906的第二電極931電連接。
此外，如圖16C所示，共用電位線985可以使用與電晶體910的閘極電極相同的材料及相同的製程來製造。
在圖16C所示的公共連接部中，共用電位線985設置在閘極絕緣膜922、含有氮的氧化絕緣膜924以及平坦化膜921的下層，閘極絕緣膜922、含有氮的氧化絕緣膜924以及平坦化膜921在與共用電位線985重疊的位置具有多個開口部。使用使電晶體910的源極電極971和汲極電極973中的一方與第一電極930連接的接觸孔相同的製程蝕刻含有氮的氧化絕緣膜924以及平坦化膜921之後，對閘極絕緣膜922選擇性地進行蝕刻而形成該開口部。
另外，共用電位線985與共用電極987在開口部連接。將共用電極987設置在平坦化膜921上，並且使用與連接端子電極915或像素部的第一電極930相同的材料及相同的製程來製作。
另外，在圖14B所示的FFS模式的液晶顯示 裝置中，共用電極977、987分別與第二電極941連接。
接著，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖15示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件963與設置在像素部902中的電晶體910電連接。注意，發光元件963的結構是由第一電極930、發光層961、第二電極931構成的疊層結構，但是，不侷限於所示的結構。根據從發光元件963取出的光的方向等，可以適當地改變發光元件963的結構。
在第一電極930的端部上具有隔壁960。隔壁960使用有機絕緣材料或無機絕緣材料形成。尤其較佳為使用感光樹脂材料在第一電極930上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
發光層961可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件963中，也可以在第二電極931及隔壁960上形成保護層。作為保護層，可以形成氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、DLC膜等。此外，在由第一基板901、第二基板906以及密封材料936密封的空間中設置有填充材料964並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料對發光元件進行封裝(封入)。另外，密封材料936相當於圖13A至圖13C所示的密封材料905。
作為密封材料936，可以使用熱固性樹脂或光固化樹脂等有機樹脂或者包括低熔點玻璃的玻璃粉等。上述玻璃粉對水或氧等的雜質具有高阻擋性，所以是較佳的。此外，當作為密封材料936使用玻璃粉時，藉由在閘極絕緣膜922或含有氮的氧化絕緣膜924(在圖15中示出閘極絕緣膜922)上設置玻璃粉，可以提高閘極絕緣膜922或含有氮的氧化絕緣膜924與玻璃粉的附著性，與此同時可以防止水從外部侵入密封材料936的內部。
作為填充材料964，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂或熱固性樹脂，例如可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯- 醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板或者圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，由於電晶體容易因靜電等而損壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
如上所述，藉由應用上述實施方式所示的電晶體，可以提供具有顯示功能的可靠性高的半導體裝置。
注意，本實施方式所示的結構、方法等可以與其他實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式7
藉由使用實施方式1至實施方式6中的任一個所示的電晶體，可以製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。
圖17A示出具有影像感測器功能的半導體裝置的一個例子。圖17A是光電感測器的等效電路，而圖17B是示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二 極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器基準信號線672，而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極和汲極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖17A中，電晶體640、電晶體656可以應用實施方式1至實施方式6中的任一個所示的電晶體，是使用氧化物半導體膜的電晶體。在本實施方式中示出應用具有與實施方式1所示的電晶體1相同的結構的電晶體的例子。
圖17B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(元件基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。
在電晶體640上設置有含有氮的氧化絕緣膜632、平坦化膜633以及平坦化膜634。光電二極體602具有：形成在平坦化膜633上的電極641b；在電極641b上依次層疊的第一半導體膜606a、第二半導體膜606b、第三半導體膜606c；設置在平坦化膜634上的藉由第一 半導體膜至第三半導體膜與電極641b電連接的電極642；以及設置在與電極641b同樣的層中的與電極642電連接的電極641a。
電極641b與形成在平坦化膜634中的導電膜643電連接，並且電極642藉由電極641a與導電膜645電連接。導電膜645與電晶體640的閘極電極電連接，並且光電二極體602與電晶體640電連接。
在此，例示出一種pin型光電二極體，其中層疊用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(i型半導體膜)、用作第三半導體膜606c的具有n型導電型的半導體膜。
第一半導體膜606a是p型半導體膜，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體，可以使用矽烷(SiH4)。較佳為將第一半導體膜606a的厚度設定為10nm以上且50nm以下。
第二半導體膜606b是i型半導體膜(本質半導體膜)，由非晶矽膜形成。為了形成第二半導體膜606b，藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。較佳為將第二半導體膜606b的厚度設定為200nm以上且 1000nm以下。
第三半導體膜606c是n型半導體膜，由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體，可以使用矽烷(SiH4)。較佳為將第三半導體膜606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c也可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor：SAS)形成。
此外，由於藉由光電效應生成的電洞的遷移率低於電子的遷移率，因此當將p型半導體膜側的表面用作光接收面時，pin型光電二極體具有較好的特性。在此示出將光電二極體602從形成有pin型光電二極體的基板601的面接收的光622轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光，因此，電極642較佳為使用具有遮光性的導電膜。另外，也可以將n型半導體膜一側的表面用作光接收面。
藉由在電晶體640上設置氮濃度被減少的含有氮的氧化絕緣膜632，可以抑制臨界值的負向漂移，與此同時可以減少電特性的不均勻。此外，可以減少電晶體的源極和汲極之間的洩漏電流，典型為關態電流。另外， 還可以減少電晶體的電特性的變動量，與此同時在不同的汲極電壓中，可以使通態電流的上升閘極電壓(Vg)大致相同。
藉由使用絕緣材料且根據其材料使用濺射法、電漿CVD法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、絲網印刷、膠版印刷等，來可以形成含有氮的氧化絕緣膜632、平坦化膜633、平坦化膜634。
作為平坦化膜633、634，例如可以使用丙烯酸樹脂、環氧樹脂、苯並環丁烯樹脂、聚醯亞胺樹脂、聚醯胺樹脂等有機材料。另外，可以藉由層疊多個由這些材料形成的絕緣膜，來形成平坦化膜。
藉由檢測入射到光電二極體602的光，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
本實施方式所示的結構、方法等可以與其他實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式8
本說明書所公開的半導體裝置可以應用於各種電子裝置(也包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機( pachinko machine)或投幣機(slot machine)等)、外殼遊戲機。圖18示出上述電子裝置的一個例子。
圖18示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，利用顯示部9003可以顯示影像。另外，示出利用四個桌腿9002支撐外殼9001的結構。另外，外殼9001具有用於供應電力的電源供應線9005。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9003，由此可以對電子裝置賦予高可靠性。
顯示部9003具有觸屏輸入功能，藉由用手指等按觸顯示於桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或資訊輸入，並且顯示部9003也可以用作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通信的功能或能夠控制其他家電產品的功能，而藉由屏面操作控制其他家電產品。例如，藉由使用實施方式7所示的具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以垂直於地板的方式立起來，從而也可以將桌子用作電視機。雖然當在小房間裏設置大屏面的電視機時自由使用的空間變小，但是若在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖19A和圖19B是能夠折疊的平板終端。圖 19A是打開的狀態的平板終端，包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9631a、顯示部9631b，而能夠實現可靠性高的平板終端。
在顯示部9631a中，可以將其一部分用作觸摸屏的區域9632a，並且可以藉由按觸所顯示的操作鍵9638來輸入資料。此外，作為一個例子在此示出：顯示部9631a的一半只具有顯示的功能，並且另一半具有觸摸屏的功能，但是不侷限於該結構。也可以採用顯示部9631a的全部區域具有觸摸屏的功能的結構。例如，可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸摸屏，並且將顯示部9631b用作顯示幕面。
此外，顯示部9631b也與顯示部9631a同樣，可以將其一部分用作觸摸屏的區域9632b。此外，藉由使用手指或觸控筆等按觸觸摸屏的顯示鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b顯示鍵盤按鈕。
此外，也可以對觸摸屏的區域9632a和觸摸屏的區域9632b同時進行按觸輸入。
另外，顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示或彩色顯示等的切換等。根據內置於平板終端中的光感測器所檢 測的使用時的外光的光量，省電模式切換開關9036可以將顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖19A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，一方的尺寸和另一方的尺寸也可以不同，並且它們的顯示品質也可以不同。例如顯示部9631a和顯示部9631b中的一方可以進行比另一方更高精細的顯示。
圖19B是合上的狀態的平板終端，包括外殼9630、太陽能電池9633、充放電控制電路9634。此外，在圖19B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端可以折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外，圖19A和圖19B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸摸屏、顯示部或影像信 號處理部等。注意，太陽能電池9633可以設置在外殼9630的一面或兩面，因此可以進行高效的電池9635的充電。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
另外，參照圖19C所示的方塊圖對圖19B所示的充放電控制電路9634的結構和工作進行說明。圖19C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631，電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3對應於圖19B所示的充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的例子。使用DCDC轉換器9636對太陽能電池9633所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時打開開關SW1，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，當不進行顯示部9631中的顯示時，可以採用斷開SW1且打開SW2來對電池9635進行充電的結構。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如，也可以使用以無線(不接觸)的方式能夠收發電 力來進行充電的無線電力傳輸模組或組合其他充電單元進行充電。
本實施方式所示的結構、方法等可以與其他實施方式及實施例所示的結構、方法等適當地組合而實施。
實施例1
在本實施例中說明ESR測試的結果。在該ESR測試中，測量當在氧化物半導體膜上形成含有氮的氧化絕緣膜並將含有氮的氧化絕緣膜暴露於作為氧化氣體使用一氧化二氮或氧而產生的電漿時在氧化物半導體膜中產生的缺陷量。
首先，對樣本的製造方法進行說明。
作為氧化物半導體膜，在石英基板上形成厚度為100nm的IGZO膜。接著，作為含有氮的氧化絕緣膜在IGZO膜上形成厚度為20nm的氧氮化矽膜。接著，將氧氮化矽膜暴露於氧化氣體氛圍下產生的電漿。下面對各膜的形成條件以及電漿的處理條件進行說明。
作為濺射靶材使用In：Ga：Zn=1：1：1(原子數比)的靶材，作為濺射氣體將30sccm的Ar和15sccm的氧供應到濺射裝置的處理室內，將處理室內的壓力控制為0.4Pa，供應0.5kW的交流功率，來形成IGZO膜。另外，將形成IGZO膜時的基板溫度設定為300℃。
將石英基板設置在電漿CVD設備的處理室內 ，向處理室內供應作為原料氣體的流量為1sccm的矽烷及流量為800sccm的一氧化二氮，將處理室內的壓力控制為40Pa，使用60MHz的高頻電源供應150W的功率，從而形成氧氮化矽膜。另外，將形成氧氮化矽膜時的石英基板的溫度設定為350℃。注意，在本實施例中使用的電漿CVD設備是電極面積為615cm2的平行平板型電漿CVD設備，並且換算為每單位面積的功率(功率密度)的所供應的功率為0.24W/cm2。
向處理室供應流量為900sccm的一氧化二氮或氧，利用60MHz的高頻電源供應150W(0.24W/cm2)的功率，而產生電漿。另外，產生電漿時的石英基板的溫度設定為350℃。在此，將一氧化二氮氛圍的處理室內的壓力為40Pa、150Pa以及300Pa的樣本分別稱為樣本A1、樣本A2以及樣本A3。另外，將氧氛圍的處理室內的壓力為40Pa、150Pa以及300Pa的樣本分別稱為樣本A4、樣本A5以及樣本A6。
此外，作為比較例，與樣本A1至樣本A6同樣，將在石英基板上形成厚度為100nm的IGZO膜的樣本稱為樣本A7。另外，與樣本A1至樣本A6同樣，將在石英基板上形成厚度為100nm的IGZO膜之後形成厚度為20nm的氧氮化矽膜的樣本稱為樣本A8。
接著，對樣本A1至樣本A8進行ESR測試。在此，以下述條件進行ESR測試。將測試溫度設定為室溫(25℃)，將9.5GHz的高頻功率(微波功率)設定為 20mW，並且將磁場的方向設定為與所製造的樣本的膜表面平行的方向。此外，將來源於IGZO膜所包含的缺陷的在g(g值)=1.93處呈現的信號的自旋密度的檢測下限設定為1×1017spins/cm3。
圖20A示出藉由對樣本A1至樣本A8的每一個所包括的IGZO膜進行ESR測試而得到的在g(g值)=1.93處呈現的信號的自旋密度。此外，圖20B示出藉由對樣本A1至樣本A6的每一個所包括的IGZO膜進行ESR測試而得到的一次微分曲線。
從圖20A所示的樣本A7及樣本A8的比較來看，藉由在IGZO膜上形成氧氮化矽膜，可以使IGZO膜產生缺陷。
另外，藉由比較樣本A1至樣本A3與樣本A8，可知IGZO膜中的自旋密度降低。由此可知，藉由將氧氮化矽膜暴露於一氧化二氮氛圍下產生的電漿，電漿中的氧穿過氧氮化矽膜移動到IGZO膜中，而可以減少IGZO膜中的缺陷。
另一方面，藉由比較樣本A4至樣本A6與樣本A8，可知：在處理室內的壓力低的情況下，典型為150Pa以下的情況下，即使將氧氮化矽膜暴露於氧氛圍下產生的電漿，也不會使IGZO膜中的自旋密度降低很多。由此可知，即使將氧氮化矽膜暴露於氧氛圍下產生的電漿，也不容易隔著氧氮化矽膜減少IGZO膜中的缺陷。
由此可知，為了藉由將氧氮化矽膜暴露於氧 化氣體氛圍下產生的電漿，電漿中的氧穿過氧氮化矽膜移動到IGZO膜中，來減少IGZO膜中的缺陷，較佳為使用一氧化二氮氛圍而不使用氧氛圍。就是說，在利用電漿CVD法在氧化物半導體膜上形成氧化絕緣膜時，藉由使用含有矽的沉積氣體和一氧化二氮作為原料氣體，可以減少氧化物半導體膜中的缺陷，並且可以形成含有氮的氧化絕緣膜。
實施例2
在本實施例中說明在將氧化絕緣膜暴露於作為氧化氣體使用一氧化二氮或氧而產生的電漿時產生的各電漿的氧化力。
首先，對樣本的製造方法進行說明。
在石英基板上作為含有氮的氧化絕緣膜形成厚度為100nm的氧氮化矽膜。接著，將氧氮化矽膜暴露於氧化氣體氛圍下產生的電漿。下面對氧氮化矽膜的形成條件以及電漿的處理條件進行說明。
將石英基板設置在電漿CVD設備的處理室內，向處理室內供應作為原料氣體的流量為1sccm的矽烷及流量為800sccm的一氧化二氮，將處理室內的壓力控制為40Pa，使用60MHz的高頻電源供應150W的功率，從而形成氧氮化矽膜。另外，將形成氧氮化矽膜時的石英基板的溫度設定為400℃。另外，在本實施例中使用的電漿CVD設備是電極面積為615cm2的平行平板型電漿CVD設 備，並且換算為每單位面積的功率(功率密度)的所供應的功率為0.24W/cm2。
向處理室供應流量為900sccm的一氧化二氮或氧，將處理室內的壓力控制為200Pa，利用60MHz的高頻電源供應900W(1.46W/cm2)的功率，而產生電漿。另外，將產生電漿時的石英基板的溫度設定為200℃。在此，將暴露於一氧化二氮氛圍下產生的電漿的樣本稱為樣本B1。此外，將暴露於氧氛圍下產生的電漿的樣本稱為樣本B2。
接著，對樣本B1及樣本B2進行TDS分析(熱脫附譜分析)。
示出TDS分析結果的曲線中的峰值是由於被分析的樣本(在本實施例中，樣本B1及樣本B2)所包含的原子或分子釋放到外部而呈現的峰值。注意，釋放到外部的原子或分子的總量相當於該峰值的積分值。因此，可以根據該峰值強度的高低來評價氧氮化矽膜所包含的原子或分子的總量。
圖21A及圖21B分別示出樣本B1及樣本B2的TDS分析結果。圖21A及圖21B是示出相對於基板溫度的氧分子釋放量的圖表。
從圖21A及圖21B可以確認到，與暴露於氧氛圍下產生的電漿的氧氮化矽膜相比，暴露於一氧化二氮氛圍下產生的電漿的氧氮化矽膜有較高的氧分子的TDS強度。由此可知，與在氧氛圍下產生的電漿相比，在一氧 化二氮氛圍下產生的電漿的氧化力較高，可以製造因加熱而容易氧脫離的氧過剩的膜。
如上所述，當利用電漿CVD法在氧化物半導體膜上形成氧化絕緣膜時，藉由使用含有矽的沉積氣體和一氧化二氮作為原料氣體，可以形成因加熱而氧脫離的氧過剩的膜。注意，因為在作為原料氣體使用一氧化二氮時膜中含有氮，所以可以形成含有氮且氧過剩的氧化絕緣膜。
實施例3
在本實施例中說明氧氮化矽膜的加熱處理前後的氮濃度。在本實施例中，藉由利用SSDP-SIMS(從背面測試的SIMS(Secondary Ion Mass Spectrometry：二次離子質譜測定技術))測試氮的濃度，來說明加熱處理時的氮的移動。
首先，說明樣本C1及樣本C2的製造方法。
在石英基板上形成厚度為100nm的IGZO膜。接著，在IGZO膜上形成厚度為250nm的氧氮化矽膜。注意，氧氮化矽膜採用層疊有厚度為50nm的第一氧氮化矽膜與厚度為200nm的第二氧氮化矽膜的結構。藉由上述製程製造樣本C1。接著，對樣本C1進行加熱處理，製造樣本C2。下面對各膜的形成條件以及處理條件進行說明。
作為濺射靶材使用In：Ga：Zn=1：1：1(原子數比)的靶材，作為濺射氣體將50sccm的Ar和50sccm的氧供應到濺射裝置的處理室內，將處理室內的壓力控制為0.6Pa，供應5kW的直流功率，來形成IGZO膜。另外，將形成IGZO膜時的基板溫度設定為170℃。
將石英基板設置在電漿CVD設備的處理室內，向處理室內供應作為原料氣體的流量為30sccm的矽烷及流量為4000sccm的一氧化二氮，將處理室內的壓力控制為40Pa，使用27.12MHz的高頻電源供應150W的功率，從而形成第一氧氮化矽膜。另外，將形成第一氧氮化矽膜時的石英基板的溫度設定為220℃。注意，在本實施例中使用的電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備，並且換算為每單位面積的功率(功率密度)的所供應的功率為0.025W/cm2。
將石英基板設置在處理室內，向處理室內供應作為原料氣體的流量為160sccm的矽烷及流量為4000sccm的一氧化二氮，將處理室內的壓力控制為200Pa，使用27.12MHz的高頻電源供應1500W(功率密度為0.25W/cm2)的功率，從而形成第二氧氮化矽膜。另外，將形成第二氧氮化矽膜時的石英基板的溫度設定為220℃。
在氮和氧氛圍下對樣本C2進行350℃、1小時的加熱處理。
接著，利用SSDP-SIMS(從背面測試，在此 是指從石英基板測試)測試樣本C1及樣本C2所含的氮的濃度分佈。另外，作為一次離子種類使用銫一次離子(Cs+)。
圖22A和圖22B示出藉由SSDP-SIMS測試得到的氮的濃度分佈。
圖22A示出樣本C1的測試結果，圖22B示出樣本C2的測試結果。在圖22A和圖22B中，區域801、811是IGZO膜的區域，區域803a、813a是第一氧氮化矽膜的區域，區域803b、813b是第二氧氮化矽膜的區域。
在樣本C1中，第一氧氮化矽膜及第二氧氮化矽膜中的氮濃度為3×1020atoms/cm3以上且5×1020atoms/cm3以下。另一方面，在樣本C2中，第一氧氮化矽膜及第二氧氮化矽膜中的氮濃度為3×1019atoms/cm3以上且7×1019atoms/cm3以下。
由此可知，對氧氮化矽膜進行加熱處理會使氧氮化矽膜所含的氮脫離並減少膜中的氮濃度。
實施例4
在本實施例中說明含有氮的氧化絕緣膜的成膜溫度以及氧化物半導體膜的缺陷量的變化。在本實施例中藉由ESR(電子自旋共振)的測試結果說明氧化物半導體膜的缺陷量。
首先，對樣本的製造方法進行說明。
在石英基板上藉由濺射法形成厚度為100nm的CAAC-OS膜的IGZO膜。IGZO膜的形成條件與在實施例3中說明的設置在樣本C1及樣本C2中的IGZO膜的形成條件相同。
接著，在IGZO膜上形成厚度為400nm的第一含有氮的氧化絕緣膜。在此，作為第一含有氮的氧化絕緣膜，形成作為實施方式2中的含有氮的氧化絕緣膜24a示出的透過氧的氧化絕緣膜。第一含有氮的氧化絕緣膜的形成條件與在實施例3中說明的設置在樣本C1及樣本C2中的第一氧氮化矽膜的形成條件相同。另外，將形成時的成膜溫度為180℃、200℃、220℃、240℃和260℃的樣本分別稱為樣本D1、樣本D2、樣本D3、樣本D4和樣本D5。
接著，將以350℃的溫度加熱1小時的樣本D1、樣本D2、樣本D3、樣本D4和樣本D5而得到的樣本分別稱為樣本D6、樣本D7、樣本D8、樣本D9和樣本D10。
另外，作為樣本D11至樣本D15，形成厚度為400nm的第二含有氮的氧化絕緣膜的樣本代替樣本D1至樣本D5的第一含有氮的氧化絕緣膜。作為第二含有氮的氧化絕緣膜，形成在實施方式2中作為含有氮的氧化絕緣膜24b示出的氧過剩的氧化絕緣膜。第二含有氮的氧化絕緣膜的形成條件與在實施例3中說明的設置在樣本C1及樣本C2中的第二氧氮化矽膜的形成條件相同。另外， 將樣本D11、樣本D12、樣本D13、樣本D14和樣本D15的成膜溫度分別設定為180℃、200℃、220℃、240℃和260℃。
接著，將以350℃的溫度加熱1小時的樣本D11、樣本D12、樣本D13、樣本D14和樣本D15而得到的樣本分別稱為樣本D16、樣本D17、樣本D18、樣本D19和樣本D20。
接著，對樣本D1至樣本D20進行ESR測試。藉由ESR測試，可以在既定的溫度下，從產生微波的吸收的磁場的值(H0)用算式g=hv/βH0來算出參數g值。注意，v是微波的頻率。h是普朗克常數，β是玻爾磁子(Bohr magneton)，都是常數。
在此，以下述條件進行ESR測試。將測試溫度設定為室溫(25℃)，將9.1GHz的高頻功率(微波功率)設定為20mW，並且將磁場的方向設定為與所製造的樣本的膜表面平行的方向。另外，將來源於IGZO膜所包含的缺陷的在g(g值)=1.93處呈現的信號的自旋密度的檢測下限為4.4×1016spins/cm3。
圖23A示出藉由對樣本D1至樣本D5的每一個所包括的IGZO膜進行ESR測試而得到的一次微分曲線，圖23B示出藉由對樣本D6至樣本D10的每一個所包括的IGZO膜進行ESR測試而得到的一次微分曲線，圖23C示出樣本D1至樣本D5在g(g值)=1.93處呈現的信號的自旋密度。
此外，圖24A示出藉由對樣本D11至樣本D15的每一個所包括的IGZO膜進行ESR測試而得到的一次微分曲線，圖24B示出藉由對樣本D16至樣本D20的每一個所包括的IGZO膜進行ESR測試而得到的一次微分曲線，圖24C示出樣本D11至樣本D15在g(g值)=1.93處呈現的信號的自旋密度。
在圖23A及圖24A中，當樣本D3至樣本D5和樣本D13至樣本D15的g值為1.93時檢測出起因於氧化物半導體膜中的缺陷的具有對稱性的信號，由此可知IGZO膜包含缺陷。另外，作為IGZO膜中的缺陷的一個例子有氧缺陷。另一方面，在樣本D1、樣本D2、樣本D11和樣本D12中沒有檢測出起因於缺陷的具有對稱性的信號(換言之，檢測下限以下(在此，檢測下限為4.4×1016spins/cm3))，不能檢測出IGZO膜所包含的缺陷的量。
此外，在圖23B及圖24B的所有樣本中，沒有檢測出起因於氧化物半導體膜中的缺陷的具有對稱性的信號(換言之，檢測下限以下(在此，檢測下限為4.4×1016spins/cm3))，不能檢測出IGZO膜所包含的缺陷的量。
由此可知，藉由在氧化物半導體膜上形成含有氮的氧化絕緣膜之後進行加熱處理，可以使氧從含有氮的氧化絕緣膜擴散到氧化物半導體膜中而減少氧化物半導體膜中的氧缺陷等缺陷。
實施例5
在本實施例中說明電晶體的Vg-Id特性以及光BT應力測試的測試結果。
首先，說明樣本E1和樣本E2所包括的電晶體的製程。在本實施例中，參照圖2A至圖2E進行說明。
首先，如圖2A所示，作為基板11使用玻璃基板，並且在基板11上形成閘極電極15。
藉由濺射法形成厚度為100nm的鎢膜，藉由光微影製程在該鎢膜上形成遮罩，用該遮罩對該鎢膜的一部分進行蝕刻，從而形成閘極電極15。
接著，在閘極電極15上形成閘極絕緣膜17。
層疊形成厚度為50nm的氮化矽膜和厚度為200nm的氧氮化矽膜作為閘極絕緣膜17。藉由向電漿CVD設備的處理室供應50sccm的矽烷和5000sccm的氮，將處理室內的壓力控制為60Pa，用27.12MHz的高頻電源供應150W的功率，來形成該氮化矽膜。藉由向電漿CVD設備的處理室供應20sccm的矽烷和3000sccm的一氧化二氮，將處理室內的壓力控制為40Pa，用27.12MHz的高頻電源供應100W的功率，來形成該氧氮化矽膜。另外，將基板溫度設定為350℃來形成該氮化矽膜及該氧氮化矽膜。
接著，形成隔著閘極絕緣膜17重疊於閘極電極15的氧化物半導體膜19。
在此，在閘極絕緣膜17上藉由濺射法形成作為CAAC-OS膜的IGZO膜，藉由光微影製程在該IGZO膜上形成遮罩，並且使用該遮罩對該IGZO膜的一部分進行蝕刻。然後，對進行了蝕刻的IGZO膜進行加熱處理，由此形成氧化物半導體膜19。此外，在本實施例中形成厚度為35nm的IGZO膜。另外，IGZO膜的形成條件與在實施例3中說明的設置在樣本C1及樣本C2中的IGZO膜的形成條件相同。
作為濺射靶材使用In：Ga：Zn=1：1：1(原子數比)的靶材，作為濺射氣體將50sccm的Ar和50sccm的氧供應到濺射裝置的處理室內，將處理室內的壓力控制為0.6Pa，供應5kW的直流功率，來形成IGZO膜。另外，將形成IGZO膜時的基板溫度設定為170℃。
接著，進行加熱處理，使氧化物半導體膜所含的水、氫等脫離。在此，在氮氛圍下以450℃的溫度進行1小時的加熱處理之後，在氮和氧氛圍下以450℃的溫度進行1小時的加熱處理。
藉由至此的製程所獲得的結構，可以參照圖2B。
接著，對閘極絕緣膜17的一部分進行蝕刻使閘極電極露出後(未圖示)，如圖2C所示，形成與氧化物半導體膜19接觸的一對電極21。
在閘極絕緣膜17及氧化物半導體膜19上形成導電膜，藉由光微影製程在該導電膜上形成遮罩，用該 遮罩對該導電膜的一部分進行蝕刻，從而形成一對電極21。另外，在該導電膜中，在厚度為50nm的鎢膜上形成厚度為400nm的鋁膜，並且在該鋁膜上形成厚度為100nm的鈦膜。
接著，將基板移動到被減壓的處理室中，以220℃加熱後，將基板移動到充滿一氧化二氮的處理室中。接著，使用27.12MHz的高頻電源向設置在處理室中的上部電極供應150W的高頻功率而產生電漿，將氧化物半導體膜19暴露於該電漿。
接著，在進行上述電漿處理後，以不暴露於大氣的方式連續地形成含有氮的氧化絕緣膜22(參照圖2D)。在此，作為含有氮的氧化絕緣膜22，層疊厚度為50nm的第一氧氮化矽膜及厚度為400nm的第二氧氮化矽膜。注意，第一氧氮化矽膜和第二氧氮化矽膜的形成條件分別與在實施例3中說明的設置在樣本C1和樣本C2中的第一氧氮化矽膜和第二氧氮化矽膜的形成條件相同。
使用流量為30sccm的矽烷和流量為4000sccm的一氧化二氮作為原料氣體，將電漿CVD設備的處理室內的壓力設定為40Pa，將基板溫度設定為220℃，使用向平行平板電極供應150W的高頻功率的電漿CVD法形成第一氧氮化矽膜。
使用流量為160sccm的矽烷和流量為4000sccm的一氧化二氮作為原料氣體，將處理室內的壓力設定為200Pa，將基板溫度設定為220℃，使用向平行 平板電極供應1500W的高頻功率的電漿CVD法形成第二氧氮化矽膜。根據上述條件可以形成含有比滿足化學計量組成的氧多的氧、並且因加熱而使氧的一部分脫離的氧氮化矽膜。
接著，進行加熱處理，使水、氮、氫等從含有氮的氧化絕緣膜22脫離，如圖2E所示，形成氮濃度被減少的含有氮的氧化絕緣膜23。在此，在氮及氧氛圍下進行350℃、1小時的加熱處理。
接著，將基板移動到被減壓的處理室中，以350℃加熱後，在含有氮的氧化絕緣膜23上形成氮化絕緣膜(未圖示)。
作為氮化絕緣膜，使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為100sccm的氨作為原料氣體，將處理室內的壓力設定為100Pa，將基板溫度設定為350℃，使用向平行平板電極供應2000W的高頻功率的電漿CVD法形成厚度為50nm的氮化矽膜。
接著，雖然未圖示，但是藉由對含有氧化絕緣膜23及氮化絕緣膜的一部分進行蝕刻，來形成使一對電極的一部分露出的開口部。
然後，在氮化絕緣膜上形成平坦化膜(未圖示)。在此，在氮化絕緣膜上塗布組成物，然後進行曝光及顯影，由此形成具有使一對電極的一部分露出的開口部的平坦化膜。另外，形成厚度為1.5μm的丙烯酸樹脂作為平坦化膜。然後進行加熱處理。以250℃的溫度在氮氛圍 下進行1小時的該加熱處理。
接著，形成與一對電極的一部分連接的導電膜(未圖示)。在此，藉由濺射法形成厚度為100nm的包含氧化矽的ITO。之後，在氮及氧氛圍下進行250℃、1小時的加熱處理。
藉由上述製程形成電晶體E1。此外，將具有多個電晶體E1的樣本稱為樣本E1。
另外，藉由利用不進行在電晶體E1中在形成含有氮的氧化絕緣膜22之後進行的藉由加熱處理形成含有氮的氧化絕緣膜23的製程，形成電晶體E2。此外，將具有多個電晶體E2的樣本稱為樣本E2。
接著，對樣本E1及樣本E2進行BT應力測試及光BT應力測試。在此，作為BT應力測試，將基板溫度設定為80℃，將施加到閘極絕緣膜的電場強度設定為1.2MV/cm，將施加時間設定為2000秒，進行將電壓施加到閘極電極的BT應力測試。
此外，利用與上述BT應力測試相同的條件，將發射3000lx的白色LED光照射到電晶體並進行將電壓施加到閘極電極的光BT應力測試。
在此，對BT應力測試方法和電晶體的Vg-Id特性的測試方法進行說明。首先，測試電晶體的Vg-Id特性的初期特性。在此，測試如下情況時的源極-汲極電流(以下，稱為汲極電流)的變化特性，即Vg-Id特性：將基板溫度設定為25℃，將源極-汲極之間的電壓(以下， 稱為汲極電壓)設定為1V、10V，並且將源極-閘極之間的電壓(以下，稱為閘極電壓)在-30V至+30V的範圍內變化。
接下來，在將基板溫度上升到80℃後，將電晶體的源極及汲極的電位設定為0V。接著，以使施加到閘極絕緣膜的電場強度為1.2MV/cm的方式對閘極電極施加電壓，並保持該狀態2000秒。
在負BT應力測試(Dark-GBT)中向閘極電極施加-30V。在正BT應力測試(Dark+GBT)中向閘極電極施加30V。在光負BT應力測試(Photo-GBT)中，在照射3000lx的白色LED光的同時向閘極電極施加-30V。在光正BT應力測試(Photo+GBT)中，在照射3000lx的白色LED光的同時向閘極電極施加30V。
接著，在保持對閘極電極、源極及汲極施加電壓的情況下，將基板溫度降低到25℃。在基板溫度成為25℃之後，結束對閘極電極、源極及汲極施加電壓。
接著，以與初期特性的測定相同的條件測定Vg-Id特性，由此獲得BT應力測試及光BT應力測試的Vg-Id特性。
圖25A和圖25B示出樣本E1及樣本E2所包括的電晶體的Vg-Id特性的初期特性。在圖25A和圖25B中，橫軸表示閘極電壓Vg，縱軸表示汲極電流Id。此外，實線表示當汲極電壓Vd為1V、10V時的Vg-Id特性，而虛線表示當汲極電壓Vd為10V時的對於閘極電壓的場 效應遷移率。注意，該場效應遷移率是各樣本的飽和區域中的結果。
圖26示出樣本E1及樣本E2的初期特性的臨界電壓與BT應力測試後的臨界電壓之間的差(就是說，臨界電壓的變動量(△Vth))。圖26示出正BT應力測試(Dark+GBT)、負BT應力測試(Dark-GBT)、光正BT應力測試(Photo+GBT)、光負BT應力測試(Photo-GBT)的每一個的臨界電壓的變動量△Vth。
在本說明書中，由如下定義臨界電壓(Vth)，即：在以閘極電壓(Vg[V])為橫軸且以汲極電流的平方根(Id1/2[A])為縱軸而表示的曲線上，當外推具有最大傾斜度的Id1/2的接線時，該接線和Vg軸的交點的閘極電壓。注意，在本說明書中，將汲極電壓Vd設定為10V，而算出臨界電壓。
另外，各電晶體的通道長度(L)為6μm、通道寬度(W)為50μm。另外，在各樣本中，在基板內製造20個相同結構的電晶體。
圖25B所示的Vg-Id特性在汲極電壓Vd為1V、10V時的通態電流的上升閘極電壓(Vg)不同。另一方面，圖25A所示的Vg-Id特性在汲極電壓Vd為1V、10V時的通態電流的上升閘極電壓(Vg)大致相同。由此可知，藉由在電晶體上形成含有氮的氧化絕緣膜之後進行加熱處理，可以提高電晶體的電特性。如實施例3所示，藉由加熱含有氮的氧化絕緣膜可以減少含有氮的氧化絕緣 膜的氮濃度。其結果，因為可以減少含有氮的氧化絕緣膜的缺陷量，所以電晶體的電特性得到提高。
如圖26所示，在對樣本E2進行光負BT應力測試時，臨界電壓的變動量(△Vth)為負值，並且其變動量大。另一方面，在樣本E1中，在進行所有BT應力測試及光BT應力測試時，臨界電壓的變動量(△Vth)為正值，並且其變動量小，即小於3.0V。由此可知，藉由在電晶體上形成含有氮的氧化絕緣膜之後進行加熱，可以使進行BT應力測試及光BT應力測試時的臨界電壓的變動量變小。如實施例4所示，藉由加熱含有氮的氧化絕緣膜，可以減少氧化物半導體膜的氧缺陷等缺陷，由此電晶體的電特性得到提高。
1‧‧‧電晶體
11‧‧‧基板
15‧‧‧閘極電極
17‧‧‧閘極絕緣膜
19‧‧‧氧化物半導體膜
21‧‧‧電極
23‧‧‧氧化絕緣膜

Claims (20)

  1. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；在該閘極電極上形成閘極絕緣膜；在該閘極絕緣膜上形成氧化物半導體膜；對該基板進行第一加熱處理；在該氧化物半導體膜上形成含有氮的氧化絕緣膜；以及藉由第二加熱處理從該含有氮的氧化絕緣膜釋放氮，其中，該含有氮的氧化絕緣膜的氮濃度為SIMS的檢測下限以上且小於3×1020atoms/cm3，並且，根據該氧化物半導體膜中的缺陷在g為1.93時呈現的信號的自旋密度為1×1017spins/cm3以下。
  2. 根據申請專利範圍第1項之半導體裝置的製造方法，其中，該第二加熱處理的溫度為150℃以上且500℃以下。
  3. 根據申請專利範圍第1項之半導體裝置的製造方法，其中，該含有氮的氧化絕緣膜為含有氮的氧化矽膜。
  4. 根據申請專利範圍第1項之半導體裝置的製造方法，其中，該氧化物半導體膜包含In、Ga及Zn。
  5. 根據申請專利範圍第1項之半導體裝置的製造方法，其中，該氧化物半導體膜為包括結晶部的c軸配向結晶氧化物半導體膜。
  6. 根據申請專利範圍第1項之半導體裝置的製造方法 ，其中，該氧化物半導體膜的氮濃度為5×1018atoms/cm3以下。
  7. 根據申請專利範圍第1項之半導體裝置的製造方法，其中，該第一加熱處理先在惰性氣體氛圍中然後在氧氛圍中進行。
  8. 根據申請專利範圍第1項之半導體裝置的製造方法，其中，藉由利用電漿CVD法並使用含有矽的沉積氣體和一氧化二氮氣體或二氧化氮氣體，形成該含有氮的氧化絕緣膜。
  9. 根據申請專利範圍第1項之半導體裝置的製造方法，還包括在形成該含有氮的氧化絕緣膜之前形成一對電極的步驟。
  10. 根據申請專利範圍第9項之半導體裝置的製造方法，還包括在形成該一對電極之後進行電漿處理的步驟。
  11. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；在該閘極電極上形成閘極絕緣膜；在該閘極絕緣膜上形成氧化物半導體膜；對該基板進行第一加熱處理；在該氧化物半導體膜上形成含有氮的氧化絕緣膜；以及藉由第二加熱處理從該含有氮的氧化絕緣膜釋放氮，其中，該含有氮的氧化絕緣膜的氮濃度為SIMS的檢測下限以上且小於3×1020atoms/cm3， 並且，形成該氧化物半導體膜的該製程藉由濺射法使用多晶氧化物半導體濺射靶材進行。
  12. 根據申請專利範圍第11項之半導體裝置的製造方法，其中，該第二加熱處理的溫度為150℃以上且500℃以下。
  13. 根據申請專利範圍第11項之半導體裝置的製造方法，其中，該含有氮的氧化絕緣膜為含有氮的氧化矽膜。
  14. 根據申請專利範圍第11項之半導體裝置的製造方法，其中，該氧化物半導體膜包含In、Ga及Zn。
  15. 根據申請專利範圍第11項之半導體裝置的製造方法，其中，該氧化物半導體膜為包括結晶部的c軸配向結晶氧化物半導體膜。
  16. 根據申請專利範圍第11項之半導體裝置的製造方法，其中，該氧化物半導體膜的氮濃度為5×1018atoms/cm3以下。
  17. 根據申請專利範圍第11項之半導體裝置的製造方法，其中，該第一加熱處理先在惰性氣體氛圍中然後在氧氛圍中進行。
  18. 根據申請專利範圍第11項之半導體裝置的製造方法，其中，藉由利用電漿CVD法並使用含有矽的沉積氣體和一氧化二氮氣體或二氧化氮氣體，形成該含有氮的氧化絕緣膜。
  19. 根據申請專利範圍第11項之半導體裝置的製造方法，還包括在形成該含有氮的氧化絕緣膜之前形成一對電 極的步驟。
  20. 根據申請專利範圍第19項之半導體裝置的製造方法，還包括在形成該一對電極之後進行電漿處理的步驟。
TW102125392A 2012-07-26 2013-07-16 半導體裝置及其製造方法 TWI600089B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012165728 2012-07-26

Publications (2)

Publication Number Publication Date
TW201409580A true TW201409580A (zh) 2014-03-01
TWI600089B TWI600089B (zh) 2017-09-21

Family

ID=49995280

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125392A TWI600089B (zh) 2012-07-26 2013-07-16 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9748355B2 (zh)
JP (1) JP2014042004A (zh)
KR (2) KR102229585B1 (zh)
TW (1) TWI600089B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI750384B (zh) * 2017-11-13 2021-12-21 台灣積體電路製造股份有限公司 半導體元件的製造方法以及半導體處理系統
US11454891B2 (en) 2017-11-13 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method of semiconductor device and semiconductor processing system
TWI798531B (zh) * 2015-05-22 2023-04-11 日商日立全球先端科技股份有限公司 電漿處理裝置及使用彼之電漿處理方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102304824B1 (ko) 2013-08-09 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9443987B2 (en) 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI688102B (zh) 2013-10-10 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102283814B1 (ko) 2013-12-25 2021-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
WO2015159183A2 (en) * 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
JP6659488B2 (ja) * 2016-07-22 2020-03-04 株式会社東芝 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102349158B (zh) 2009-03-12 2015-05-06 株式会社半导体能源研究所 制造半导体器件的方法
TWI556323B (zh) * 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
KR101801500B1 (ko) * 2009-07-10 2017-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101895080B1 (ko) * 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101835300B1 (ko) * 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8759820B2 (en) * 2010-08-20 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798531B (zh) * 2015-05-22 2023-04-11 日商日立全球先端科技股份有限公司 電漿處理裝置及使用彼之電漿處理方法
TWI818454B (zh) * 2015-05-22 2023-10-11 日商日立全球先端科技股份有限公司 電漿處理裝置及使用彼之電漿處理方法
TWI750384B (zh) * 2017-11-13 2021-12-21 台灣積體電路製造股份有限公司 半導體元件的製造方法以及半導體處理系統
US11454891B2 (en) 2017-11-13 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method of semiconductor device and semiconductor processing system

Also Published As

Publication number Publication date
US20140030845A1 (en) 2014-01-30
KR20210032349A (ko) 2021-03-24
KR102459661B1 (ko) 2022-10-26
KR20140013952A (ko) 2014-02-05
JP2014042004A (ja) 2014-03-06
KR102229585B1 (ko) 2021-03-17
US9748355B2 (en) 2017-08-29
TWI600089B (zh) 2017-09-21

Similar Documents

Publication Publication Date Title
TWI600089B (zh) 半導體裝置及其製造方法
JP6877519B2 (ja) 半導体装置
KR102497122B1 (ko) 반도체 장치와 그 제작 방법
TWI570927B (zh) 半導體裝置及半導體裝置的製造方法
US10453927B2 (en) Semiconductor device including nitride insulating layer and method for manufacturing the same
TWI755895B (zh) 半導體裝置及其製作方法
KR20140052870A (ko) 반도체 장치 및 그 제작 방법
TW201413977A (zh) 半導體裝置
TW201411778A (zh) 半導體裝置