TW201312365A - 用於音訊介面的零延遲從屬模式傳輸 - Google Patents
用於音訊介面的零延遲從屬模式傳輸 Download PDFInfo
- Publication number
- TW201312365A TW201312365A TW101131617A TW101131617A TW201312365A TW 201312365 A TW201312365 A TW 201312365A TW 101131617 A TW101131617 A TW 101131617A TW 101131617 A TW101131617 A TW 101131617A TW 201312365 A TW201312365 A TW 201312365A
- Authority
- TW
- Taiwan
- Prior art keywords
- frame
- signal
- data
- functional unit
- audio data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/16—Sound input; Sound output
- G06F3/162—Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1867—Arrangements specially adapted for the transmitter end
- H04L1/1874—Buffer management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- General Health & Medical Sciences (AREA)
- Human Computer Interaction (AREA)
- Computer Networks & Wireless Communication (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
一種裝置包括以一主從式組態操作之一第一功能單元及一第二功能單元。該第一功能單元及該第二功能單元分別作為主控器及從屬器來操作。該第一功能單元將時脈信號及成框信號輸送至該第二功能單元。該第二功能單元包括一緩衝器及具有耦接至該緩衝器之輸入端的一多工器。數位音訊資料可經預提取至該緩衝器中。當該第二功能單元之一控制器偵測到該成框信號之確證時,其可引起提供至該多工器之一選擇信號的一狀態改變。回應於此改變,該多工器選擇經耦接以自該緩衝器接收待傳輸之下一資料訊框的一輸入端。在偵測到該成框信號之確證的相同時脈循環上將該訊框之一第一位元傳輸至該第一功能單元。
Description
本發明係關於數位系統,且更特定言之,係關於數位系統中之音訊資訊的傳輸。
近年來,利用數位音訊之可用器件的數目已急劇增加。此類器件包括智慧型電話、攜帶型音樂播放器、平板電腦及膝上型電腦等。為此目的,已使用傳輸及接收數位音訊信號(在其他器件內或結合其他器件)之積體電路(IC)的匯流排及介面標準。
一個此類匯流排為I2S(inter-IC sound,I2S視聽裝置設計)匯流排,其為用於將數位音訊器件彼此耦接之串列匯流排。另一類型之匯流排為多通道音訊(MCA)匯流排,其開發受I2S匯流排及脈碼調變(PCM)影響,後者用以數位地表示經取樣之類比信號。
MCA匯流排標準包括用於成框信號、時脈信號及資料信號之信號連接。此外,MCA匯流排標準包括各種模式,其中經指定為主控器及從屬器之器件可彼此交換資料。在一個特定模式中,主控器件可將成框信號及時脈信號傳輸至從屬模式,該從屬模式接著藉由將資料傳輸回至主控器而作出回應。
揭示一種用於零延遲從屬傳輸模式之方法及裝置。在一項實施例中,一種裝置包括以主從式組態操作之一第一功
能單元及一第二功能單元,其中該第一功能單元作為主控器來操作且該第二功能單元作為從屬器來操作。該第一功能單元可將時脈信號及成框信號輸送至該第二功能單元。該第二功能單元可包括一緩衝器及具有耦接至該緩衝器之第一輸入端及第二輸入端的一多工器。數位音訊資料可經預提取至該緩衝器中。當該第二功能單元之一控制器偵測到該成框信號之確證時,其可引起提供至該多工器之一選擇信號的狀態改變。回應於選擇信號之狀態改變,該多工器可選擇耦接至對應於待傳輸之下一資料訊框之緩衝器位置的一輸入端。可在偵測到成框信號之確證的相同時脈循環上傳輸訊框之第一位元。
在一項實施例中,一種方法包括主控單元將時脈及成框信號輸送至從屬單元。該從屬單元可包括緩衝器,數位音訊資料之訊框經預提取至該緩衝器中。從屬單元可進一步包括多工器,該多工器具有經耦接以接收來自緩衝器之資料的多個輸入端。該方法進一步包括從屬單元偵測該成框信號之確證。回應於偵測到該成框信號之確證,該多工器可選擇其經耦接以至少接收待傳輸之下一資料訊框之第一位元的一輸入端。可在時脈信號之偵測到成框信號之確證的相同循環期間將下一資料訊框之第一位元自多工器傳輸至主控單元。
在各種實施例中,第一功能單元(例如,音訊介面單元)可藉由匯流排耦接至第二功能單元(例如,耦接至儲存數位音訊資料之記憶體之記憶體控制器)。匯流排可包括用
於輸送時脈信號之第一信號線、用於輸送成框信號之第二信號線及用於輸送資料之第三信號線。可在第一功能單元與第二功能單元之間串列傳送資料。此外,可以訊框來傳送資料,以最高有效位元開始。每一訊框可包括對應於音訊通道之音訊資料。在一項實施例中,作為從屬器來操作之第二功能單元可連續傳輸音訊資料之對應於第一音訊通道之第一訊框,其後接著傳輸音訊資料之對應於下一音訊通道之第二訊框。
以下詳細描述參考隨附圖式,現簡潔描述該等圖式。
圖1為積體電路(IC)之一項實施例之簡化方塊圖。在所展示之實施例中,IC 10包括第一功能單元11及第二功能單元12。兩個功能單元藉由具有三個單獨互連之匯流排耦接。第一互連用以將時脈信號自功能單元11輸送至功能單元12。第二互連用以將成框信號(請求下一資料訊框之傳輸)自功能單元11輸送至功能單元12。第三互連用以將資料自功能單元12串列輸送至功能單元11。
此處所說明之配置為主從式組態,其中功能單元11充當主控器,且功能單元12充當從屬器。其他操作模式為可能且預期的,其中功能單元12作為主控器來操作且功能單元11作為從屬器來操作(其中時脈及成框信號係自功能單元12輸送至功能單元11)。此外,不管哪一功能單元充當主控器及哪一功能單元充當從屬器,資料互連皆可為雙向
的。因此,在一些操作模式下,作為主控器來操作之功能單元11可能能夠將資料輸送至功能單元12。
現轉向圖2,展示包括音訊介面之IC之一項實施例的方塊圖。在所展示之實施例中,在主從式組態中,音訊介面單元21可充當主控器,而資料介面單元可充當從屬器。此外,音訊介面單元21經耦接以將時脈及成框信號輸送至資料介面單元22,而後者經耦接以將資料串列輸送至前者。如下文將解釋,此處所展示之主從式組態可操作之模式中之一者為零延遲從屬傳輸模式,其中在偵測到經確證之成框信號後即傳輸資料而無延遲(相對於時脈信號之循環)。
在所展示之實施例中,資料介面單元22包括控制單元23、多工器27及緩衝器28。控制單元23包括流量控制單元25及直接記憶體存取(DMA)單元26。流量控制單元25經耦接以接收來自音訊介面單元21之時脈及成框信號。此外,流量控制單元25經組態以確證及輸送預提取信號,該預提取信號可由DMA單元26接收。回應於接收到經確證之預提取信號,DMA單元26可自耦接至其之記憶體預提取數位音訊資料。在此實施例中,數位音訊資料可經組織為多個訊框,該等訊框可經串列傳輸(但該等訊框可並列傳輸回至DMA單元26)。由DMA單元26擷取之資料訊框可儲存至緩衝器28中。
在一項實施例中,緩衝器28可為先進先出記憶體,且可包括數個獨特儲存位置。緩衝器28亦包括兩個單獨輸出端,可經由該兩個單獨輸出端串列提供資料。因此,緩衝
器28可經配置以經由兩個單獨輸出端中之一者串列輸出儲存於其中之最舊資料訊框。在一項實施例中,兩個不同的讀取指標可交替指向儲存於緩衝器28中之最舊資料。
在所展示之實施例中,多工器27可為非同步(例如,類比)多工器。流量控制單元25可回應於偵測到經確證之成框信號而雙態觸變提供至多工器27之選擇信號(亦即,改變其狀態)。緩衝器28可耦接至多工器27,使得每次雙態觸變選擇信號時,選擇與緩衝器28中之最舊資料相關聯的緩衝器輸出作為多工器輸入。此資料可以訊框之第一位元開始來經由多工器27串列輸送至資料互連。
如上文所提及,圖2中所展示之主從式組態可在零延遲從屬傳輸模式下操作。此模式下之操作可部分藉由預提取數位音訊資料及將其訊框儲存至緩衝器28中而實現。DMA單元26可以預期傳輸序列來預提取數位音訊資料之訊框,且將該等訊框儲存至緩衝器28中。音訊介面單元21可將時脈信號(其可藉由時脈源在內部或外部產生)輸送至緩衝器28及流量控制單元25。當音訊介面單元21準備好接收下一資料訊框時,其可確證成框信號。回應於偵測到成框信號之確證,流量控制單元25可雙態觸變提供至多工器27之選擇信號。回應於選擇信號之雙態觸變,多工器27可選擇緩衝器28之對應於儲存於其中之最舊資料訊框的輸出作為輸入。可在偵測到成框信號之確證的相同時脈信號循環期間自多工器27輸送資料訊框之第一位元。因此,替代使訊框之第一位元之傳輸延遲一時脈循環,而是以零時脈循環之
延遲來傳輸該第一位元。可在時脈信號之後續循環期間串列傳輸數位音訊資料之訊框的剩餘位元。在已傳輸訊框之所有位元之後,音訊介面單元21可再次確證成框信號,藉此針對下一資料訊框開始相同程序。
由音訊介面單元21接收之資料可經輸送至與其耦接之其他功能單元。舉例而言,音訊介面單元21之一項實施例可包括數位轉類比轉換器,該數位轉類比轉換器可將所接收之資料在傳送至放大器及(最終)揚聲器之前轉換為類比格式。在另一實施例中,音訊介面單元21可在另一匯流排介面上傳輸所接收之資料或將所接收之資料傳輸至另一匯流排介面。取決於接收功能單元,資料格式可更改或可不更改。
數位音訊資料之每一訊框可包括對應於特定音訊通道之資料。因此,可以分時多工方式將對應於不同通道之音訊資料傳輸至音訊介面單元21。如上文所提及,DMA單元26可以預期傳輸序列來預提取數位音訊資料之訊框。因此,使用四通道音訊作為實例,DMA單元26可首先預提取對應於第一音訊通道之資料,其後接著為對應於第二、第三及最終第四音訊通道之資料,且隨後重複該循環。數位音訊資料之此等訊框可自緩衝器28讀出,且以其經預提取之相同次序自多工器27輸送。
圖3為說明在零延遲從屬傳輸模式下資料訊框之傳輸及操作的時序圖。該時序圖亦說明例示性訊框格式。
在所展示之實例中,每一訊框包括最高有效位元、通道資料(例如,音訊資料之一或多個通道)及最低有效位元。應注意,具有額外資料(例如,源資料、目的地資料等)之訊框的實施例為可能且預期的。當主控器件(例如,音訊介面21)準備好接收下一資料訊框時,其可確證成框信號。如圖3之時序圖中所展示,回應於成框信號之第一所展示確證而傳輸第一訊框之最高有效位元。此外,在期間偵測到第一成框信號之確證的相同時脈循環期間傳輸第一訊框之最高有效位元。
在傳輸訊框之第一位元(例如,MSB)後,可在時脈信號之後續循環上串列傳輸訊框之剩餘位元。在一些實施例中,後續位元可與時脈信號之上升邊緣同步,而在其他實施例中,後續位元與下降邊緣同步。一般而言,可使用任何合適的同步方案。
當主控器件偵測到訊框之最後位元(例如,此實例中之最低有效位元或LSB)時,其可準備好開始接收下一訊框。因此,回應於接收到訊框之最後位元且在下一時脈循環之上升邊緣之前,主控器可再次確證成框信號。從屬器件可藉由在偵測到成框信號之確證的相同時脈循環上輸送下一訊框之第一位元而再次作出回應。應注意,在一些實施例中,MSB及LSB之次序可顛倒,其中針對每一訊框首先接收LSB,且MSB指示該訊框之結尾。
在所展示之實施例中,訊框中之每一者包括通道資料作為有效負載。每一訊框內之音訊資料之通道的數目可為適
用於特定應用之任何數目。可在每一訊框內以分時多工序列傳輸通道資料,其中在有效負載中第一通道資料之後接著第二通道資料等等,其中該序列針對每一訊框而自身重複。
圖4為說明用於在零延遲從屬傳輸模式下傳輸資料之方法之一項實施例的流程圖。在所展示之實施例中,方法400以預提取待傳輸之資料之每一訊框及將彼資料儲存於緩衝器中而開始(區塊405)。資料之訊框可按次序預提取,且此步驟可與本文將論述之方法之其他部分並行進行。
在操作期間,主控器件可確證成框信號,指示其準備好接收下一資料訊框。從屬器件可偵測該成框信號之確證(區塊410)。該成框信號可在一個特定時脈循環期間經確證且可在下一時脈循環之前撤銷確證。回應於偵測到該成框信號之確證,可在該偵測之相同時脈循環上自從屬器將訊框之第一位元傳輸至主控器(區塊415)。可在該時脈信號之後續循環上串列傳輸訊框之剩餘位元(區塊420)。若訊框之位元中之一些尚未經傳輸(區塊425,否),則位元之串列傳輸可繼續(區塊420)。否則,若訊框之所有位元已經傳輸(區塊425),則該方法可前進至下一訊框(訊框430),且因此主控器件可再次確證成框信號(區塊410)。
儘管上文已將方法及裝置實施例描述為傳輸/接收音訊資料,但應注意,本發明並不意欲如此限制。一般而言,方法及裝置可應用於以主從式組態傳輸之任何資料,在該主從式組態中,回應於接收到指示主控器準備好接收更多
資料之信號而自從屬器將資料傳輸至主控器。
接下來轉向圖5,展示系統150之一項實施例之方塊圖。在所說明之實施例中,系統150包括耦接至一或多個周邊裝置154及一外部記憶體158之IC 10的至少一例項(例如,來自圖1)。亦提供將供應電壓供應至IC 10以及將一或多個供應電壓供應至記憶體158及/或周邊裝置154之電源供應器156。在一些實施例中,可包括IC 10之一個以上例項(且亦可包括一個以上外部記憶體158)。
取決於系統150之類型,周邊裝置154可包括任何所要電路。舉例而言,在一項實施例中,系統150可為行動器件(例如,個人數位助理(PDA)、智慧型電話等),且周邊裝置154可包括用於各種類型之無線通信(諸如,wifi、藍芽(Bluetooth)、蜂巢式、全球定位系統等)的器件。周邊裝置154亦可包括額外儲存裝置,包括RAM儲存裝置、固態儲存裝置或磁碟儲存裝置。周邊裝置154可包括使用者介面器件,諸如顯示螢幕(包括觸控式顯示螢幕或多點觸控式顯示螢幕)、鍵盤或其他輸入器件、麥克風、揚聲器等。在其他實施例中,系統150可為任何類型之計算系統(例如,桌上型個人電腦、膝上型電腦、工作站、桌上型易網機(net top)等)。
外部記憶體158可包括任何類型之記憶體。舉例而言,外部記憶體158可為SRAM、諸如同步DRAM(SDRAM)、雙資料速率(DDR、DDR2、DDR3、LPDDR1、LPDDR2
等)SDRAM、RAMBUS DRAM等之動態RAM(DRAM)。外部記憶體158可包括記憶體器件安裝至的一或多個記憶體模組,諸如單排記憶體模組(SIMM)、雙排記憶體模組(DIMM)等。
對於熟習此項技術者而言,一旦已完全瞭解上述揭示內容,眾多變化及修改便將變得顯而易見。預期將以下申請專利範圍解釋為涵蓋所有此等變化及修改。
10‧‧‧積體電路(IC)
11‧‧‧第一功能單元
12‧‧‧第二功能單元
21‧‧‧音訊介面單元/音訊介面
22‧‧‧資料介面單元
23‧‧‧控制單元
25‧‧‧流量控制單元
26‧‧‧直接記憶體存取(DMA)單元
27‧‧‧多工器
28‧‧‧緩衝器
150‧‧‧系統
154‧‧‧周邊裝置
156‧‧‧電源供應器
158‧‧‧外部記憶體
400‧‧‧用於在零延遲從屬傳輸模式下傳輸資料之方法
圖1為積體電路(IC)之一項實施例之方塊圖,該積體電路(IC)包括經組態以作為主控器來操作之第一功能單元及經組態以作為從屬器來操作之第二功能單元。
圖2為包括音訊介面之IC之一項實施例的方塊圖。
圖3為說明在零延遲從屬傳輸模式下資料訊框之傳輸及操作的時序圖。
圖4為說明用於在零延遲從屬傳輸模式下傳輸資料之方法之一項實施例的流程圖。
圖5為系統之一項實施例的方塊圖。
雖然本發明易受各種修改及替代形式之影響,但在附圖中以舉例方式展示了其特定實施例,且將在本文中對其進行詳細描述。然而應瞭解,該等圖式及對其之詳細描述並非意欲將本發明限於所揭示之特定形式,而正相反,本發明意欲涵蓋屬於如由附屬申請專利範圍所界定的本發明之精神及範疇內的所有修改、等效物或替代例。本文中所使用之標題僅為達成組織性目的,且不意欲用來限制描述之
範疇。如貫穿本申請案所使用之詞「可」係在允許意義(亦即,意謂有可能)而非強制意義(亦即,意謂必須)上使用。類似地,詞「包括」意謂包括但不限於。
可將各種單元、電路或其他組件描述為「經組態以」執行一或多個任務。在此等情況下,「經組態以」係對結構之廣泛敍述,其大體上意謂「具有在操作期間執行該一或多個任務之電路」。因而,單元/電路/組件可經組態以甚至在該單元/電路/組件當前未接通時仍執行任務。一般而言,形成對應於「經組態以」之結構之電路可包括硬體電路。類似地,為便於描述,可將各種單元/電路/組件描述為執行一或多個任務。此等描述應解釋為包括片語「經組態以」。敍述經組態以執行一或多個任務之單元/電路/組件明確地不意欲援引35 U.S.C.§ 112第六段對於該單元/電路/組件之解釋。
21‧‧‧音訊介面單元/音訊介面
22‧‧‧資料介面單元
23‧‧‧控制單元
25‧‧‧流量控制單元
26‧‧‧直接記憶體存取(DMA)單元
27‧‧‧多工器
28‧‧‧緩衝器
Claims (20)
- 一種裝置,其包含:一非同步多工器;一緩衝器,其耦接至該非同步多工器之第一輸入端及第二輸入端;及一控制單元,其經耦接以接收來自一音訊介面單元之一成框信號及一時脈信號,其中該控制單元經組態以預提取待傳輸至該音訊介面單元之數位音訊資料及將該數位音訊資料儲存至該緩衝器中,其中該控制單元經進一步組態以回應於在一給定時脈循環期間偵測到該成框信號之一確證而選擇該非同步多工器之一輸入端來接收待自該非同步多工器之一輸出端傳輸至該音訊介面的數位音訊資料之一訊框之初始資料,且其中該控制單元經組態以使數位音訊資料之該訊框之該初始資料在該給定時脈循環期間傳輸至該音訊介面。
- 如請求項1之裝置,其中該控制單元包括一訊框偵測器,該訊框偵測器經組態以偵測該成框信號之該確證且經組態以回應於偵測到該成框信號之該確證而改變提供至該非同步多工器之一選擇信號的一狀態。
- 如請求項1之裝置,其中該緩衝器為一先進先出記憶體(FIFO)。
- 如請求項3之裝置,其中該FIFO包括複數個儲存位置,每一儲存位置經組態以儲存一資料訊框,且其中該FIFO經組態以將儲存於一給定儲存位置中之該資料訊框串列 提供至該非同步多工器。
- 如請求項1之裝置,其中該控制單元包括一記憶體控制單元,其中該記憶體控制單元經組態以自一記憶體預提取該數位音訊資料。
- 如請求項1之裝置,其中該非同步多工器經組態以在偵測到該成框信號之確證的該時脈循環期間輸送數位音訊資料之該訊框之一最高有效位元,且其中在該時脈信號之後續循環上串列輸送數位音訊資料之該訊框之剩餘位元。
- 如請求項1之裝置,其中該非同步多工器經組態以在偵測到該成框信號之確證的該時脈循環期間輸送數位音訊資料之該訊框之一最低有效位元,且其中在該時脈信號之後續循環上串列輸送數位音訊資料之該訊框之剩餘位元。
- 一種方法,其包含:一控制單元預提取音訊資料及將該音訊資料儲存至一緩衝器中;該控制單元偵測一成框信號之一確證;該控制單元回應於偵測到該成框信號之該確證而選擇一非同步多工器之一輸入端來接收音訊資料之一訊框之初始資料;在偵測到該成框信號之該確證的同一時脈循環期間將音訊資料之該訊框之該初始資料自該非同步多工器之一輸出端傳輸至一音訊介面單元。
- 如請求項8之方法,進一步包含:一音訊介面單元將時脈信號輸送至該控制單元;及該音訊介面單元將該成框信號輸送至該控制單元。
- 如請求項8之方法,其進一步包含在該時脈信號之後續循環期間傳輸音訊之該訊框之後續位元,直至音訊資料之該訊框之每一位元已傳輸為止。
- 如請求項8之方法,其進一步包含傳輸音訊資料之對應於一或多個音訊通道的一第一訊框,及隨後傳輸音訊資料之對應於該一或多個音訊通道的一第二訊框。
- 如請求項8之方法,其中該訊框包括複數個位元,且其中該傳輸包含串列傳輸該複數個位元。
- 如請求項8之方法,其中該初始資料為音訊資料之該訊框之一最高有效位元。
- 如請求項8之方法,其中該初始資料為音訊資料之該訊框之一最低有效位元。
- 如請求項8之方法,進一步包含:在該成框信號之該確證之後在下一時脈循環上偵測該成框信號之一撤銷確證;在音訊資料之該訊框之所有位元已傳輸之後偵測該成框信號之一後續確證。
- 一種積體電路,其包含:一第一功能單元,其經組態以充當一主從式組態中之一主控器,其中該第一功能單元經組態以輸送一時脈信號及一訊框同步信號;及 一第二功能單元,其經組態以充當該主從式組態中之一從屬器,其中該第二功能單元經組態以將數位音訊資料傳輸至該第一功能單元;其中該第二功能單元經組態以緩衝經預提取之數位音訊資料,且回應於偵測到該訊框同步信號之一確證而在該時脈信號之偵測到該訊框同步之確證的同一循環期間開始將經緩衝之數位音訊資料傳輸至該第一功能單元。
- 如請求項16之積體電路,其中該積體電路進一步包含一匯流排,該匯流排具有耦接於該第一功能單元與該第二功能單元之間的第一信號線、第二信號線及第三信號線,其中該第一功能單元經組態以分別在該第一信號線及該第二信號線上輸送該時脈信號及該訊框同步信號,且其中該第二功能單元經組態以在該第三信號線上將該數位音訊資料串列傳輸至該第一功能單元。
- 如請求項17之積體電路,其中該經緩衝之數位音訊係作為一訊框而傳送,其中待傳輸之該訊框之一第一位元為該訊框之一最高有效位元。
- 如請求項18之積體電路,其中該第二功能單元經組態以連續傳輸數位音訊資料之第一訊框及第二訊框,其中該第一訊框及該第二訊框各自包括用於一或多個音訊通道之數位音訊資料。
- 如請求項17之積體電路,其中該第二功能單元包括:一類比多工器,其具有耦接至該第三信號線之一輸出端; 一先進先出記憶體(FIFO),其具有耦接至該類比多工器之第一輸入端及第二輸入端之第一輸出端及第二輸出端;及一控制器,其經耦接以接收該時脈信號及該訊框同步信號,其中該控制器經組態以將數位音訊資料之訊框預提取至該FIFO中,且其中該控制器經進一步組態以回應於偵測到成框信號之確證而選擇該類比多工器之該第一輸入端及該第二輸入端中的經耦接以自該FIFO接收待傳輸之下一資料訊框之一者。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/224,439 US8718806B2 (en) | 2011-09-02 | 2011-09-02 | Slave mode transmit with zero delay for audio interface |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201312365A true TW201312365A (zh) | 2013-03-16 |
Family
ID=46801321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101131617A TW201312365A (zh) | 2011-09-02 | 2012-08-30 | 用於音訊介面的零延遲從屬模式傳輸 |
Country Status (9)
Country | Link |
---|---|
US (1) | US8718806B2 (zh) |
EP (1) | EP2565782B1 (zh) |
JP (1) | JP5456863B2 (zh) |
KR (1) | KR101453608B1 (zh) |
CN (1) | CN102981982B (zh) |
AU (1) | AU2012216329B2 (zh) |
BR (1) | BR102012022076A2 (zh) |
TW (1) | TW201312365A (zh) |
WO (1) | WO2013032751A1 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI556579B (zh) * | 2014-12-10 | 2016-11-01 | 英業達股份有限公司 | 電子裝置及其資料傳輸方法 |
CN105389155B (zh) * | 2015-11-18 | 2018-11-16 | 苏州思必驰信息科技有限公司 | 一种利用spi接口实现tdm音频数据接收的方法及系统 |
JP6682871B2 (ja) | 2016-01-20 | 2020-04-15 | ティアック株式会社 | 制御機器 |
JP6686461B2 (ja) | 2016-01-20 | 2020-04-22 | ティアック株式会社 | 制御機器 |
JP2017130808A (ja) | 2016-01-20 | 2017-07-27 | ティアック株式会社 | 制御機器 |
JP6604213B2 (ja) | 2016-01-20 | 2019-11-13 | ティアック株式会社 | 制御機器 |
CN107124244B (zh) * | 2017-05-12 | 2018-12-18 | 杭州一隅千象科技有限公司 | 异步数据复接方法和装置 |
DK3609207T3 (da) * | 2018-08-07 | 2021-06-28 | Gn Hearing As | Lydgengivelsessystem |
DE102018131174A1 (de) * | 2018-12-06 | 2020-06-10 | Infineon Technologies Ag | Seriellschnittstellen-schaltungsanordnung und verfahren zum betrieb einer seriellschnittstellen-schaltungsanordnung |
US11544032B2 (en) * | 2019-01-24 | 2023-01-03 | Dolby Laboratories Licensing Corporation | Audio connection and transmission device |
CN110750471A (zh) * | 2019-09-19 | 2020-02-04 | 深圳震有科技股份有限公司 | 一种基于gpio实现i2s从机功能的方法及终端 |
EP4202564A1 (fr) | 2021-12-22 | 2023-06-28 | The Swatch Group Research and Development Ltd | Mouvement mecanique horloger comprenant un balancier pivote magnetiquement |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3509511A1 (de) * | 1985-03-16 | 1986-09-18 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und schaltungsanordnung zur phasensprungfreien durchschaltung von breitbandigen digitalsignalen in einem synchronen breitbandkommunikationsnetz |
US4829473A (en) | 1986-07-18 | 1989-05-09 | Commodore-Amiga, Inc. | Peripheral control circuitry for personal computer |
FR2616025B1 (fr) * | 1987-05-26 | 1989-07-21 | Lespagnol Albert | Methode et systeme de controle de flux de paquets |
US5799209A (en) | 1995-12-29 | 1998-08-25 | Chatter; Mukesh | Multi-port internally cached DRAM system utilizing independent serial interfaces and buffers arbitratively connected under a dynamic configuration |
US5717154A (en) | 1996-03-25 | 1998-02-10 | Advanced Micro Devices, Inc. | Computer system and method for performing wavetable music synthesis which stores wavetable data in system memory employing a high priority I/O bus request mechanism for improved audio fidelity |
JP3894582B2 (ja) * | 1997-03-25 | 2007-03-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ転送システム、送信機及び受信機 |
US6067267A (en) | 1998-08-12 | 2000-05-23 | Toshiba America Electronic Components, Inc. | Four-way interleaved FIFO architecture with look ahead conditional decoder for PCI applications |
US6347344B1 (en) * | 1998-10-14 | 2002-02-12 | Hitachi, Ltd. | Integrated multimedia system with local processor, data transfer switch, processing modules, fixed functional unit, data streamer, interface unit and multiplexer, all integrated on multimedia processor |
CA2320347A1 (en) | 1998-12-07 | 2000-06-15 | Tomotaka Takeuchi | Serial digital interface system transmission/reception method and device therefor |
US7089344B1 (en) * | 2000-06-09 | 2006-08-08 | Motorola, Inc. | Integrated processor platform supporting wireless handheld multi-media devices |
US6795876B1 (en) * | 2001-03-27 | 2004-09-21 | Intel Corporation | Adaptive read pre-fetch |
JP2003233584A (ja) | 2002-02-12 | 2003-08-22 | Ricoh Co Ltd | データ転送装置 |
US7519728B1 (en) * | 2002-07-18 | 2009-04-14 | Juniper Networks, Inc. | Merge systems and methods for transmit systems interfaces |
TWI236306B (en) * | 2003-01-29 | 2005-07-11 | Syncomm Technology Corp | Audio and data multiplexed wireless audio system |
US7489362B2 (en) * | 2003-03-04 | 2009-02-10 | Broadcom Corporation | Television functionality on a chip |
JP3857697B2 (ja) | 2004-03-24 | 2006-12-13 | 株式会社東芝 | 半導体集積回路、半導体記憶装置及び半導体記憶装置のテスト方法 |
US20060009985A1 (en) | 2004-06-16 | 2006-01-12 | Samsung Electronics Co., Ltd. | Multi-channel audio system |
US7706415B2 (en) | 2004-07-29 | 2010-04-27 | Microsoft Corporation | Packet multiplexing multi-channel audio |
JP4529605B2 (ja) * | 2004-09-15 | 2010-08-25 | ヤマハ株式会社 | 電子機器 |
US8281031B2 (en) | 2005-01-28 | 2012-10-02 | Standard Microsystems Corporation | High speed ethernet MAC and PHY apparatus with a filter based ethernet packet router with priority queuing and single or multiple transport stream interfaces |
DE102005019568B4 (de) * | 2005-04-27 | 2010-04-15 | Infineon Technologies Ag | Speichereinrichtung, Verwendung derselben und Verfahren zur Synchronisation eines Datenwortes |
WO2007138384A1 (en) * | 2006-05-29 | 2007-12-06 | Freescale Semiconductor, Inc. | Method and device for switching data |
JP4252593B2 (ja) | 2006-09-19 | 2009-04-08 | 株式会社ソニー・コンピュータエンタテインメント | オーディオ処理装置、入出力処理装置および情報処理装置 |
US20090055005A1 (en) * | 2007-08-23 | 2009-02-26 | Horizon Semiconductors Ltd. | Audio Processor |
CA2701205C (en) * | 2007-10-02 | 2015-04-28 | Openpeak Inc. | System and method for inter-processor communication |
TWI502357B (zh) * | 2009-08-11 | 2015-10-01 | Via Tech Inc | 資料預先提取方法、裝置及電腦系統 |
TWI405087B (zh) * | 2010-01-12 | 2013-08-11 | Imicro Technology Ltd | 用於差分資料傳輸之快閃記憶卡 |
-
2011
- 2011-09-02 US US13/224,439 patent/US8718806B2/en not_active Expired - Fee Related
-
2012
- 2012-08-20 WO PCT/US2012/051526 patent/WO2013032751A1/en active Application Filing
- 2012-08-21 AU AU2012216329A patent/AU2012216329B2/en not_active Ceased
- 2012-08-28 EP EP20120181944 patent/EP2565782B1/en not_active Not-in-force
- 2012-08-30 TW TW101131617A patent/TW201312365A/zh unknown
- 2012-08-30 KR KR1020120095626A patent/KR101453608B1/ko active IP Right Grant
- 2012-08-31 CN CN201210319797.2A patent/CN102981982B/zh not_active Expired - Fee Related
- 2012-08-31 BR BR102012022076-8A patent/BR102012022076A2/pt not_active IP Right Cessation
- 2012-08-31 JP JP2012206234A patent/JP5456863B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
AU2012216329A1 (en) | 2013-03-21 |
WO2013032751A1 (en) | 2013-03-07 |
EP2565782A3 (en) | 2013-09-11 |
JP5456863B2 (ja) | 2014-04-02 |
BR102012022076A2 (pt) | 2014-04-15 |
EP2565782B1 (en) | 2015-05-20 |
KR20130025829A (ko) | 2013-03-12 |
JP2013054748A (ja) | 2013-03-21 |
US20130060363A1 (en) | 2013-03-07 |
CN102981982A (zh) | 2013-03-20 |
EP2565782A2 (en) | 2013-03-06 |
CN102981982B (zh) | 2015-08-05 |
AU2012216329B2 (en) | 2014-03-20 |
KR101453608B1 (ko) | 2014-10-22 |
US8718806B2 (en) | 2014-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201312365A (zh) | 用於音訊介面的零延遲從屬模式傳輸 | |
JP2007507794A5 (zh) | ||
KR102520152B1 (ko) | 프로세서-기반 시스템들에서의 확장 dram(dynamic random access memory) 버스트 길이들의 제공 | |
JPH1153169A (ja) | 低電力で相互接続の簡単なマイクロプロセッサ及びメモリー・インターフェース | |
JP2008021309A (ja) | セルフテスト機能のあるメモリコントローラ及びそれをテストする方法 | |
US9348356B2 (en) | Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system | |
JP2010097679A (ja) | 半導体メモリ装置 | |
CN110633229A (zh) | 用于高带宽存储器通道的dimm | |
JP2010044850A (ja) | 半導体メモリ装置のリード動作制御回路 | |
US9030907B2 (en) | Semiconductor device and semiconductor system with the same | |
JP2018512681A (ja) | 出力イネーブル信号を生成するための制御回路ならびに関連のシステムおよび方法 | |
JP2021149931A (ja) | 双方向性の情報チャンネルのドリフトを監視するための単方向性の情報チャネル | |
JP2018508871A5 (zh) | ||
KR20120098105A (ko) | 데이터 전송 회로 및 이를 포함하는 메모리 장치 | |
CN110633230A (zh) | 高带宽dimm | |
JP4979065B2 (ja) | メモリ装置 | |
KR100772842B1 (ko) | 데이터 패쓰 조절기능을 갖는 반도체 메모리 장치 | |
KR101575816B1 (ko) | 반도체 메모리 장치 및 이 장치를 구비하는 메모리 시스템 | |
KR20140035765A (ko) | 임베디드 멀티미디어 카드(eMMC), 상기 eMMC를 제어하는 호스트, 및 이들을 포함하는 eMMC 시스템의 동작 방법 | |
JP2012118966A (ja) | 半導体システム、半導体メモリ装置及びこれを用いたデータ出力方法 | |
WO2020174943A1 (ja) | オーディオ信号同期制御装置及びオーディオ装置 | |
US20190065431A1 (en) | Providing zero-overhead frame synchronization using synchronization strobe polarity for soundwire extension buses | |
JP4819326B2 (ja) | クロック信号供給装置 | |
JP6426193B2 (ja) | ダイナミックランダムアクセスメモリ(dram)インターフェースのためのシリアルデータ伝送 | |
KR20150116109A (ko) | 메모리 시스템 |