TWI502357B - 資料預先提取方法、裝置及電腦系統 - Google Patents
資料預先提取方法、裝置及電腦系統 Download PDFInfo
- Publication number
- TWI502357B TWI502357B TW098127028A TW98127028A TWI502357B TW I502357 B TWI502357 B TW I502357B TW 098127028 A TW098127028 A TW 098127028A TW 98127028 A TW98127028 A TW 98127028A TW I502357 B TWI502357 B TW I502357B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- buffer
- memory
- stored
- extracting
- Prior art date
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
本發明是有關於一種資料提取方法及裝置,且特別是有關於一種可確保資料有效性的資料預先提取方法及裝置。
一般匯流排裝置要讀取記憶體中的資料時,會透過匯流排傳送一個記憶體存取請求給晶片組。此時,晶片組除了會到處理器或記憶體中提取裝置所請求的資料外,為了保証讀取速度,還會預先提取(Pre-fetch)一部分資料並存放於一個預先提取緩衝器中,藉以在匯流排裝置提出下一個記憶體存取請求時,能夠直接以預先提取的資料作回應,進而縮短匯流排裝置讀取資料的時間。
以週邊元件互連(Peripheral Component Interconnect,PCI)匯流排上的直接記憶體存取(Direct Memory Access,DMA)引擎為例,當其要讀取記憶體中4個位元組(Byte)的資料時,若資料的位址是在記憶體的buffer[0],則晶片組除了會將buffer[0]的資料回應給DMA引擎外,還可預先提取64個位元組的資料(除了會取到buffer[0],還可能會取到buffer[1]中的資料),並將此資料儲存於預先提取緩衝器中。據此,不僅可提供DMA引擎所需的資料,存放在預先提取緩衝器中的資料也可在DMA引擎提出下一個記憶體存取請求時,直接提供給DMA引擎。
然而,若在DMA引擎提出下一個記憶體存取請求之前,系統更新了記憶體中的資料,則原先由晶片組預先提取並存放在預先提取緩衝器中的資料就會失效。若此時晶片組仍然使用預先提取緩衝器中的失效資料來回應DMA引擎,勢必會造成DMA引擎讀取到錯誤的資料。
對於上述預先提取資料可能存在錯誤的情形,習知技術提供了許多對應的解決方案。舉例來說,當系統晶片組接收到處理器對於記憶體的寫出週期(CPU to memory write cycle)時,抑或是偵測到有中斷(Interrupt)發生時,即可推斷記憶體的資料已被更新,此時可藉由將預先提取緩衝器中的資料宣告無效,從而避免讀取到錯誤的資料。
然而,即便習知技術能夠因應上述系統狀態的改變,適時地將預先提取資料宣告無效以避免讀取錯誤,但仍有許多情況是晶片組無法偵測或判斷的,例如處理器本身自我更新內部的快取記憶體(Cache)時,晶片組即無法得知,結果仍有可能造成資料讀取錯誤。
本發明提供一種資料預先提取方法,針對更新週期可預測的資料,設定預先提取資料的有效時間,可確保預先提取資料的有效性。
本發明提供一種資料預先提取裝置,利用計時器累計預先提取資料的存續時間,並在其存續超過有效時間時,立即宣告其失效,從而避免可能的讀取錯誤。
本發明提出一種資料預先提取方法,適用於晶片組。此方法係在接收到匯流排裝置對於第一資料的讀取指令時,預先提取接續在第一資料之後的第二資料並儲存於緩衝器。同時也累計此第二資料存放在緩衝器內的存續時間,並判斷上述累計的存續時間是否達到或超過一有效時間。而當存續時間達到或超過有效時間時,即宣告預先提取的第二資料無效。
本發明提出一種資料預先提取裝置,其包括緩衝器、計時器及控制器。其中,緩衝器係用以儲存由裝置所提取的資料。計時器係用以累計資料存放在緩衝器內的存續時間。控制器係耦接至暫存器、緩衝器及計時器,用以在接收到匯流排裝置對於第一資料的讀取指令時,預先提取接續在第一資料之後的第二資料以儲存於緩衝器,並利用計時器累計第二資料存放在緩衝器內的存續時間,而當計時器所累計的存續時間達到或超過有效時間時,即將緩衝器所儲存之第二資料宣告無效。
本發明更提出一種電腦系統,其包括記憶體,晶片組及匯流排裝置。其中記憶體儲存第一資料以及接續在第一資料之後的第二資料。晶片組耦接至記憶體。匯流排裝置耦接至晶片組。其中晶片組包括緩衝器,計時器及控制器。其中緩衝器儲存從記憶體所提取之資料。計時器累計資料存放在緩衝器內的存續時間。控制器耦接至緩衝器及計時器,當控制器接收到匯流排裝置對於第一資料的讀取指令時,預先提取第二資料以儲存於緩衝器,並利用計時器累
計第二資料存放在緩衝器內的存續時間,而當計時器累計的存續時間達到或超過有效時間時,宣告緩衝器所儲存之第二資料無效。
本發明之資料預先提取方法及裝置係根據資料的更新週期訂定晶片組預先提取資料存續的安全期間,並在預先提取資料有可能因為記憶體更新而發生錯誤之前令其失效,從而避免匯流排裝置讀取到錯誤資料。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本發明針對更新週期可以預測的資料設定一個可確保其有效的期間,並在晶片組中設置一個計時器以累計預先提取資料的存續時間,而當預先提取資料的存續時間超過有效時間而有可能會被更新時,即刻令此預先提取資料失效,從而避免匯流排裝置讀取到錯誤的資料。
圖1是依照本發明一實施例所繪示之資料預先提取裝置方塊圖,圖2則是依照本發明一實施例所繪示之電腦系統的方塊圖。請同時參照圖1及圖2,本實施例之資料預先提取裝置100例如是配置在電腦系統200的晶片組220中,而與電腦系統200之處理器210中的快取記憶體212以及系統記憶體230相連接,並透過匯流排與匯流排裝置240相連接。
其中,所述的晶片組例如是北橋晶片、南橋晶片或是
結合南北橋的晶片組;所述的匯流排例如是週邊元件互連(Peripheral Component Interconnect,PCI)匯流排;所述的匯流排裝置例如是直接記憶體存取(Direct Memory Access,DMA)引擎,本實施例不限定其範圍。
資料預先提取裝置100係在匯流排裝置240提出記憶體存取請求時,由處理器210的快取記憶體212中,或是由系統記憶體230中預先提取資料,以供匯流排裝置240讀取。資料預先提取裝置100包括暫存器110、緩衝器120、計時器130及控制器140,其功能分述如下:暫存器110係儲存用以判斷資料是否無效的有效時間。具體而言,針對更新週期固定的資料(例如視訊資料或音訊資料),可歸納出一個資料的有效時間。意即,每次裝置讀取此類資料之後的這一段有效時間內可保證電腦系統200不會再對資料進行更新,因此可確保資料預先提取裝置100所預先提取的資料是有效的。此有效時間,舉例而言,可以由電腦系統200之基本輸入輸出系統(Basic input output system,BIOS)(未繪示)根據電腦系統200之視訊/音訊驅動程式(video/audio driver)(未繪示)得到其對資料的一相對固定的更新週期。
緩衝器120係用以儲存由資料預先提取裝置100預先提取的資料。此資料例如是根據匯流排裝置240所發送的記憶體存取請求,而由系統記憶體230或處理器210的快取記憶體212中取得的資料。
計時器130係用以累計上述預先提取資料存放在緩衝
器120內的存續時間。此計時器130例如是在資料存入緩衝器120的同時即開始累計,而累計的存續時間即可用以作為預先提取資料是否有效的判斷依據。
控制器140係分別耦接至暫存器110、緩衝器120及計時器130,並與匯流排裝置240連接,而可接收匯流排裝置240所發出的讀取指令,並預先提取系統記憶體230或處理器210之快取記憶體212中的資料,以供匯流排裝置240讀取。
詳細地說,圖3是依照本發明一實施例所繪示之資料預先提取方法的流程圖。請同時參照圖1、圖2及圖3,本實施例之資料預先提取方法適用於上述的資料預先提取裝置100,其步驟如下:首先,由控制器140接收匯流排裝置240對於第一資料的讀取指令(步驟S302)。其中,控制器140例如會根據讀取指令中記錄的資料位址,到處理器210之快取記憶體212或是系統記憶體230中找尋匯流排裝置240所請求的第一資料,以回應給匯流排裝置240。
此外,為了增加匯流排裝置240讀取資料的速度,控制器140還包括預先提取接續在上述第一資料之後的一筆第二資料以儲存於緩衝器120中,並在此同時啟動計時器130開始累計此第二資料存放在緩衝器120內的存續時間(步驟S304)。詳細地說,上述的第一資料例如是儲存在記憶體的第一區域,而控制器140預先提取的第二資料則是在記憶體中接續在此第一區域之後之第二區域中儲存的
資料。
值得注意的是,上述控制器140在提取資料時,例如會同時檢視系統記憶體230及處理器210之快取記憶體212中是否有所需的資料,若系統記憶體230及處理器210之快取記憶體212兩者之中都有所需的資料,則選擇提取其中最新的資料,並儲存於緩衝器120,以確保所提取資料的有效性。
而在計時器130累計第二資料之存續時間的同時,控制器140會將此存續時間與暫存器110中記錄的有效時間相比較,據以判斷此存續時間是否達到或超過有效時間(步驟S306)。
其中,控制器140例如會依據匯流排裝置對於資料的存取週期,而判斷第二資料的更新時間,並用以作為判斷預先提取之第二資料是否無效的有效時間。而當計時器130累計的存續時間達到或超過此有效時間時,即代表原先儲存在系統記憶體230或處理器210之快取記憶體212中的第二資料可能會被更新,因此由控制器140預先提取的第二資料就有可能是錯誤的。此時控制器140必需將儲存在緩衝器120中的第二資料宣告無效(步驟S308),以避免可能的讀取錯誤。
在本發明另一實施例中,計時器130可採用定時的方式,計時器130依據暫存器110中記錄的有效時間而編程。即是說在步驟S306中,當計時器130累計該存續時間達到該有效時間時,計時器130會計數溢出,則發出一中斷
控制訊號至控制器140。當控制器140接收到該中斷控制信號時,即代表原先儲存在系統記憶體230或處理器210之快取記憶體212中的第二資料可能會被更新。因此在步驟S308,控制器140將儲存在緩衝器120中的第二資料宣告無效。
藉由上述方法,資料預先提取裝置100即可在預先提取資料的情況下,確保所提取資料的有效性。而在匯流排裝240向晶片組220提出下一個記憶體存取請求時,資料預先提取裝置100則可直接以儲存在緩衝器120中的預先提取資料作回應,藉以增加匯流排裝置240讀取資料的速度,以下則再舉一實施例詳細說明。
圖4是依照本發明一實施例所繪示之資料預先提取方法的流程圖。請同時參照圖1、圖2及圖4,本實施例之資料預先提取方法同樣適用於上述的資料預先提取裝置100,其步驟如下:
首先,由控制器140接收匯流排裝置240對於第一資料的讀取指令(步驟S402)。其中,控制器140例如會根據讀取指令中記錄的資料位址,到處理器210之快取記憶體212或是系統記憶體230中找尋匯流排裝置240所請求的第一資料,以儲存於緩衝器120(步驟S404),除了提取第一資料之外,控制器140還包括預先提取接續在第一資料之後的一筆第二資料,以儲存於緩衝器120中(步驟S406),然後以緩衝器120內的第一資料回應給匯流排裝置240(步驟S408)。
其中,如同先前實施例所述,控制器140在將第二資料存入緩衝器120後,即會啟動計時器130開始累計此第二資料存放在緩衝器120內的存續時間,據以判斷此第二資料是否仍然有效,並適時將第二資料宣告無效,以避免匯流排裝置讀取到錯誤的資料。
值得注意的是,在本實施例中,控制器140在預先提取並儲存第二資料之後,可再接收匯流排裝置240對於第二資料的讀取指令(步驟S410),而選擇以先前儲存在緩衝器120內的第二資料來回應。
然而,儲存在緩衝器120內的第二資料有可能會因為其存續時間超過有效時間而被控制器140宣告失效,因此控制器140在回應匯流排裝置240的請求之前,必需先判斷儲存於緩衝器120內的第二資料是否有效(步驟S412)。
其中,若判斷第二資料仍然有效,即可以緩衝器內的第二資料直接回應給匯流排裝置(步驟S414)。然而,若判斷第二資料無效,則需重新到處理器210之快取記憶體212或是系統記憶體230中找尋匯流排裝置240所請求的第二資料,並用以更新緩衝器120內儲存的第二資料(步驟S416),而能夠以更新後的第二資料回應給匯流排裝置240(步驟S418)。
藉由上述方法,資料預先提取裝置100可在提取記憶體資料的同時,預先提取接續的資料,以便回應匯流排裝置240後續的記憶體存取請求,而在以預先提取的資料回應後續的記憶體存取請求時,本發明會先判斷預先提取的
資料是否有效,從而提高了匯流排裝置240讀取資料的準確性。而當預先提取的資料過了有效時間時,仍可藉由再次提取資料來作回應,而可保有提取資料的彈性。
綜上所述,本發明之資料預先提取方法及裝置係根據匯流排裝置對於資料的存取週期來判斷資料可能被更新的期間,並藉由程式化計時器,以在預先提取資料的存續時間達到或超過其有效時間時,將預先提取資料緩衝器中的資料宣告失效,因此可在預先提取資料以增加讀取速度的同時,確保預先提取資料的有效性,而避免匯流排裝置讀取到錯誤資料。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧資料預先提取裝置
110‧‧‧暫存器
120‧‧‧緩衝器
130‧‧‧計時器
140‧‧‧控制器
200‧‧‧電腦系統
210‧‧‧處理器
212‧‧‧快取記憶體
220‧‧‧晶片組
230‧‧‧系統記憶體
240‧‧‧匯流排裝置
S302~S308‧‧‧本發明之資料預先提取方法之各步驟
S402~S418‧‧‧本發明之資料預先提取方法之各步驟
圖1是依照本發明一實施例所繪示之資料預先提取裝置方塊圖。
圖2則是依照本發明一實施例所繪示之電腦系統的方塊圖。
圖3是依照本發明一實施例所繪示之資料預先提取方法的流程圖。
圖4是依照本發明一實施例所繪示之資料預先提取方法的流程圖。
S302~S308‧‧‧本發明之資料預先提取方法之各步驟
Claims (20)
- 一種資料預先提取方法,適用於一晶片組,該方法包括下列步驟:接收一匯流排裝置對於一第一資料的一讀取指令;預先提取接續在該第一資料之後的一第二資料以儲存於一緩衝器,並累計該第二資料存放在該緩衝器內的一存續時間;判斷所累計的該存續時間是否達到或超過一有效時間;以及當該存續時間達到或超過該有效時間時,宣告該第二資料無效,其中在預先提取該第二資料以儲存於該緩衝器的步驟之後,更包括:接收該匯流排裝置對於該第二資料的該讀取指令;判斷儲存於該緩衝器內之該第二資料是否有效;若為有效,回應該第二資料給該匯流排裝置;以及若為無效,更新該第二資料,並回應更新後之該第二資料給該匯流排裝置,其中在預先提取該第二資料以儲存於該緩衝器的步驟之前,更包括:依據該匯流排裝置對於資料的一存取週期,判斷該第二資料的一更新時間,並用以作為判斷預先提取之該第二資料是否無效的該有效時間,其中,該第二資料具有固定的更新週期, 其中該第二資料包括視訊資料及音訊資料其中之一。
- 如申請專利範圍第1項所述之資料預先提取方法,其中在接收該匯流排裝置對於該第一資料的該讀取指令的步驟之後,更包括:提取該第一資料以儲存於該緩衝器。
- 如申請專利範圍第1項所述之資料預先提取方法,其中在預先提取接續在該第一資料之後的一第二資料的步驟之後,更包括:回應該緩衝器內之該第一資料給該匯流排裝置。
- 如申請專利範圍第1項所述之資料預先提取方法,其中該第一資料包括儲存於一記憶體的一第一區域,而該第二資料包括儲存於該記憶體中接續在該第一區域之後的一第二區域。
- 如申請專利範圍第4項所述之資料預先提取方法,其中該記憶體包括與該晶片組連接之一系統記憶體及一處理器中的一快取記憶體其中之一。
- 如申請專利範圍第5項所述之資料預先提取方法,其中預先提取該第二資料以儲存於該緩衝器的步驟包括:檢視該系統記憶體及該處理器之該快取記憶體中是否包含該第二資料;以及預先提取該系統記憶體及該處理器之該快取記憶體中最新的該第二資料以儲存於該緩衝器。
- 如申請專利範圍第1項所述之資料預先提取方法,其中該有效時間儲存於一暫存器。
- 一種資料預先提取裝置,包括:一緩衝器,儲存所提取之資料;一計時器,累計該資料存放在該緩衝器內的一存續時間;以及一控制器,耦接至該緩衝器及該計時器,當接收到一匯流排裝置對於一第一資料的一讀取指令時,預先提取接續在該第一資料之後的一第二資料以儲存於該緩衝器,並利用該計時器累計該第二資料存放在該緩衝器內的該存續時間,而當該計時器累計的該存續時間達到或超過一有效時間時,宣告該緩衝器所儲存之該第二資料無效,其中該控制器更包括:接收該匯流排裝置對於該第二資料的該讀取指令;判斷儲存於該緩衝器內之該第二資料是否有效;若為有效,提供該第二資料給該匯流排裝置;以及若為無效,則更新該第二資料,並提供更新後之該第二資料給該匯流排裝置,其中該控制器更包括:依據該匯流排裝置對於該資料的一存取週期,判斷該第二資料的一更新時間,並用以作為判斷預先提取之該第二資料是否無效的該有效時間,其中,該第二資料具有固定的更新週期,其中該第二資料包括視訊資料及音訊資料其中之一。
- 如申請專利範圍第8項所述之資料預先提取裝置,其中更包括: 一暫存器,耦接至該控制器,該暫存器儲存用以判斷該第二資料是否無效的該有效時間。
- 如申請專利範圍第8項所述之資料預先提取裝置,其中該計時器依據該有效時間編程,當該計時器累計的該存續時間達到該有效時間時,該計時器發出一中斷控制訊號至該控制器,該控制器依據該中斷控制信號宣告該第二資料無效。
- 如申請專利範圍第8項所述之資料預先提取裝置,其中該控制器在接收該匯流排裝置對於該第一資料的該讀取指令時,更提取該第一資料以儲存於該緩衝器,並在預先提取該第二資料之後,回應該緩衝器內之該第一資料給該匯流排裝置。
- 如申請專利範圍第8項所述之資料預先提取裝置,其中該第一資料包括儲存於一記憶體的一第一區域,而該第二資料包括儲存於該記憶體中接續在該第一區域之後的一第二區域。
- 如申請專利範圍第12項所述之資料預先提取裝置,其中該記憶體包括與該資料預先提取裝置連接之一系統記憶體及一處理器中的一快取記憶體其中之一。
- 如申請專利範圍第13項所述之資料預先提取裝置,其中該控制器更包括:檢視該系統記憶體及該處理器之該快取記憶體中是否包含該第二資料;以及 預先提取該系統記憶體及該處理器之該快取記憶體中最新的該第二資料以儲存於該緩衝器。
- 如申請專利範圍第8項所述之資料預先提取裝置,其中該資料預先提取裝置包括配置於一晶片組中。
- 如申請專利範圍第8項所述之資料預先提取裝置,其中該匯流排裝置包括一直接記憶體存取引擎。
- 一種電腦系統,包括:一記憶體,儲存一第一資料以及接續在該第一資料之後的一第二資料;一晶片組,耦接至該記憶體;以及一匯流排裝置,耦接至該晶片組,其中,該晶片組包括:一緩衝器,儲存從該記憶體所提取之資料;一計時器,累計該資料存放在該緩衝器內的一存續時間;以及一控制器,耦接至該緩衝器及該計時器,當該控制器接收到該匯流排裝置對於該第一資料的一讀取指令時,預先提取該第二資料以儲存於該緩衝器,並利用該計時器累計該第二資料存放在該緩衝器內的該存續時間,而當該計時器累計的該存續時間達到或超過一有效時間時,宣告該緩衝器所儲存之該第二資料無效,其中該控制器更包括:接收該匯流排裝置對於該第二資料的該讀取指令;判斷儲存於該緩衝器內之該第二資料是否有效; 若為有效,提供該第二資料給該匯流排裝置;以及若為無效,則更新該第二資料,並提供更新後之該第二資料給該匯流排裝置,其中該控制器更包括:依據該匯流排裝置對於該記憶體中資料的一存取週期,判斷該第二資料的一更新時間,並用以作為判斷預先提取之該第二資料是否無效的該有效時間,其中,該第二資料具有固定的更新週期,其中該第二資料包括視訊資料及音訊資料其中之一。
- 如申請專利範圍第17項所述之電腦系統,其中該記憶體包括一系統記憶體及一處理器中的一快取記憶體其中之一。
- 如申請專利範圍第18項所述之電腦系統,其中該控制器更包括:檢視該系統記憶體及該快取記憶體中是否包含該第二資料;以及預先提取該系統記憶體及該快取記憶體中最新的該第二資料以儲存於該緩衝器。
- 如申請專利範圍第17項所述之電腦系統,其中該匯流排裝置包括一直接記憶體存取引擎。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098127028A TWI502357B (zh) | 2009-08-11 | 2009-08-11 | 資料預先提取方法、裝置及電腦系統 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098127028A TWI502357B (zh) | 2009-08-11 | 2009-08-11 | 資料預先提取方法、裝置及電腦系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201106164A TW201106164A (en) | 2011-02-16 |
TWI502357B true TWI502357B (zh) | 2015-10-01 |
Family
ID=44814245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098127028A TWI502357B (zh) | 2009-08-11 | 2009-08-11 | 資料預先提取方法、裝置及電腦系統 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI502357B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8718806B2 (en) * | 2011-09-02 | 2014-05-06 | Apple Inc. | Slave mode transmit with zero delay for audio interface |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW564352B (en) * | 2001-03-27 | 2003-12-01 | Intel Corp | Adaptive read pre-fetch |
US20040022094A1 (en) * | 2002-02-25 | 2004-02-05 | Sivakumar Radhakrishnan | Cache usage for concurrent multiple streams |
TW200530912A (en) * | 2003-12-03 | 2005-09-16 | Advanced Micro Devices Inc | Transitioning from instruction cache to trace cache on label boundaries |
-
2009
- 2009-08-11 TW TW098127028A patent/TWI502357B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW564352B (en) * | 2001-03-27 | 2003-12-01 | Intel Corp | Adaptive read pre-fetch |
US20040022094A1 (en) * | 2002-02-25 | 2004-02-05 | Sivakumar Radhakrishnan | Cache usage for concurrent multiple streams |
TW200530912A (en) * | 2003-12-03 | 2005-09-16 | Advanced Micro Devices Inc | Transitioning from instruction cache to trace cache on label boundaries |
Also Published As
Publication number | Publication date |
---|---|
TW201106164A (en) | 2011-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1332248C (en) | Processor controlled interface with instruction streaming | |
US8725987B2 (en) | Cache memory system including selectively accessible pre-fetch memory for pre-fetch of variable size data | |
US7797494B2 (en) | Arithmetic processor, information processing apparatus and memory access method in arithmetic processor | |
JP3640355B2 (ja) | キャッシュ制御の命令プリフェッチ方法及びシステム | |
JP3577331B2 (ja) | キャッシュメモリシステムおよびマイクロプロセッサ内の命令を操作するための方法 | |
JP5329234B2 (ja) | 変換索引マニピェレーション | |
US20070180158A1 (en) | Method for command list ordering after multiple cache misses | |
JPS58212694A (ja) | メモリシステム | |
US20070180156A1 (en) | Method for completing IO commands after an IO translation miss | |
KR100234647B1 (ko) | 인스트럭션 프리페치 방법 및 데이터 처리 시스템 | |
US5909566A (en) | Microprocessor circuits, systems, and methods for speculatively executing an instruction using its most recently used data while concurrently prefetching data for the instruction | |
US20090113177A1 (en) | Integrated circuit with dma module for loading portions of code to a code memory for execution by a host processor that controls a video decoder | |
TWI502357B (zh) | 資料預先提取方法、裝置及電腦系統 | |
US9342472B2 (en) | PRD (physical region descriptor) pre-fetch methods for DMA (direct memory access) units | |
US4648033A (en) | Look-aside buffer LRU marker controller | |
JP5423483B2 (ja) | データ転送制御装置 | |
JP3445873B2 (ja) | データプリフェッチ方法およびそのための情報処理装置 | |
US20080250211A1 (en) | Cache control method, cache device, and microcomputer | |
TW201216060A (en) | Processor independent loop entry cache | |
JP5068552B2 (ja) | プリフェッチ方法、及びキャッシュ機構用ユニット | |
JP6451475B2 (ja) | 演算処理装置、情報処理装置および演算処理装置の制御方法 | |
TWI606393B (zh) | 依據快取線決定記憶體所有權以偵測自修正程式碼的處理器與方法 | |
JP2002342162A (ja) | メモリアクセス制御方式及びホストブリッジ | |
JPH0210450A (ja) | キヤツシユメモリの先行フエツチ制御方式 | |
JP3476314B2 (ja) | マイクロプロセッサ |