DE102018131174A1

DE102018131174A1 - Seriellschnittstellen-schaltungsanordnung und verfahren zum betrieb einer seriellschnittstellen-schaltungsanordnung

Info

Publication number: DE102018131174A1
Application number: DE102018131174.5A
Authority: DE
Inventors: Manoj Kumar Harihar; Ljudmil Anastasov
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2018-12-06
Filing date: 2018-12-06
Publication date: 2020-06-10

Abstract

Es wird eine Seriellschnittstellen-Schaltungsanordnung bereitgestellt. Die Seriellschnittstellen-Schaltungsanordnung kann einen Master enthalten, der einen Chip-Select-Ausgang, der dazu ausgebildet ist, ein Chip-Select-Signal zu übertragen, wobei ein erster Signalzustand des Chip-Select-Signals eine erste aktive Phase einer Datenübertragung an einen Slave und eine inaktive Phase einer Datenübertragung an einen Dummy-Slave angibt, und wobei ein zweiter Signalzustand des Chip-Select-Signals eine zweite aktive Phase einer Datenübertragung an den Slave und eine aktive Phase einer Datenübertragung an den Dummy-Slave angibt, einen Datenausgang, der dazu ausgebildet ist, Daten auszugeben, und einen Master-Controller, der dazu ausgebildet ist, die Seriellschnittstelle zu steuern, um Daten über den Datenausgang in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals zu übertragen, enthält.

Description

Technisches Gebiet
Verschiedene Ausführungsformen beziehen sich allgemein auf eine Seriellschnittstellen-Schaltungsanordnung und eine Schaltung.
Allgemeiner Stand der Technik
Audiobusse werden in Autos immer wichtiger, unter anderem weil neue Audiomerkmale implementiert werden, zum Beispiel Mikrofonanordnungen, die Sprachsteuerung verschiedener Funktionen und/oder Freisprech-Telefonanrufe, aktive Geräuschunterdrückung usw. gestatten. Audiodaten sind typischerweise in Übereinstimmung mit dem sogenannten Inter-IC-Sound-Protokoll (I²S, I2S oder IIS) formatiert. 1A zeigt eine schematische Darstellung eines Audiosystems, das das I2S-Protokoll implementiert. Signale, die seriell von einer Übertragungseinrichtung 102 an einen Empfänger 104 (z.B. einen Lautsprecher) übermittelt werden, umfassen ein Taktsignal 106, ein Word-Select-Signal 108 und ein Datensignal 110. 1B stellt die Signale dar, die in dem Audiosystem von 1A übertragen werden. Daten für den rechten Audiokanal werden (mit einer bestimmten Verzögerung) nach einem Schalten des Word-Select- (WS-) Signals von 0 auf 1 übertragen, und Daten für den linken Audiokanal werden (ebenfalls mit einer bestimmten Verzögerung) nach dem Schalten des Word-Select-Signals von 1 auf 0 übertragen. Insbesondere aus 1B wird ersichtlich, dass der Bus, der dafür genutzt wird, die Audiodaten zwischen einem Controller und einer Audiovorrichtung zu übermitteln, I2S-Unterstützung benötigt. Der neue Automotive-Audio-Bus (A2B) ist ein Beispiel so eines Busses, der I2S unterstützt.
Um jedoch I2S zu unterstützen, wird entweder ein dediziertes Hardwaremodul innerhalb des Mikrocontrollers benötigt, oder eine externe Vorrichtung auf der Platine (PCB) oder eine Software-Implementierung (z.B. Bit-Banging).
Die Hinzufügung des neuen Hardwaremoduls (z.B. die integrierte Version in einer nächsten Generation von MCUs oder die externe I2S-Vorrichtung auf der PCB) erhöhen die Kosten und/oder die Materialliste. Zudem ist dies in dem Sinne keine flexible Lösung, dass das Modul nur für I2S genutzt werden kann. Die Software-Implementierung andererseits ist rechenintensiv und nicht effizient.
Daher wäre eine Implementierung von I2S, die keine zusätzlichen Hardwaremodule erfordert und recheneffizient und flexibel ist, auf dem Markt höchst willkommen.
Kurzdarstellung
Es wird eine Seriellschnittstellen-Schaltungsanordnung bereitgestellt. Die Seriellschnittstellen-Schaltungsanordnung kann einen Master enthalten, der einen Chip-Select-Ausgang, der dazu ausgebildet ist, ein Chip-Select-Signal zu übertragen, wobei ein erster Signalzustand des Chip-Select-Signals eine erste aktive Phase einer Datenübertragung an einen Slave und eine inaktive Phase einer Datenübertragung an einen Dummy-Slave angibt, und wobei ein zweiter Signalzustand des Chip-Select-Signals eine zweite aktive Phase einer Datenübertragung an den Slave und eine aktive Phase einer Datenübertragung an den Dummy-Slave angibt, einen Datenausgang, der dazu ausgebildet ist, Daten auszugeben, und einen Master-Controller, der dazu ausgebildet ist, die Seriellschnittstelle zu steuern, um Daten über den Datenausgang in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals zu übertragen, enthält.
Figurenliste
In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen auf dieselben Teile in den verschiedenen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstäblich, wobei der Schwerpunkt stattdessen allgemein auf die Veranschaulichung der Prinzipien der Erfindung gelegt wird. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen:

1A eine schematische Darstellung eines Audiosystems zeigt, das ein I2S-Protokoll implementiert;
1B eine schematische Veranschaulichung von Signalen zeigt, die in dem Audiosystem von 1A übertragen werden;
2A eine schematische Darstellung eines Master-Slave-Systems zeigt, das ein SPI-Datenübertragungsprotokoll implementiert;
2B eine schematische Veranschaulichung von Signalen zeigt, die in dem Master-Slave-System von 2A übertragen werden;
3 eine schematische Darstellung einer Seriellschnittstelle zeigt, die ein QSPI-Datenübertragungsprotokoll implementiert;
4A und 4B jeweils eine schematische Darstellung einer Seriellschnittstellen-Schaltungsanordnung gemäß verschiedenen Ausführungsformen zeigen;
4C eine schematische Veranschaulichung von Signalen zeigt, die in der Seriellschnittstellen-Schaltungsanordnung von 4A übermitteln werden;
5 einen Prozessablauf für ein Verfahren zur Übertragung von Daten gemäß verschiedenen Ausführungsformen zeigt; und
6 einen Prozessablauf für ein Verfahren zum Empfang von Daten gemäß verschiedenen Ausführungsformen zeigt.

Beschreibung
Die folgende detaillierte Beschreibung bezieht sich auf die beigefügten Zeichnungen, die zur Veranschaulichung konkrete Details und Ausführungsformen zeigen, in denen die Erfindung praktiziert werden kann.
Das Wort „beispielhaft“ wird hierin mit der Bedeutung von „als Beispiel, Instanz oder Illustration dienend“ genutzt. Jede hierin als „beispielhaft“ beschriebene Ausführungsform oder Bauform ist nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Bauformen zu verstehen.
Verschiedene Aspekte der Offenbarung werden für Vorrichtungen bereitgestellt, und verschiedene Aspekte der Offenbarung werden für Verfahren bereitgestellt. Es versteht sich, dass grundlegende Eigenschaften der Vorrichtungen auch für die Verfahren gelten und umgekehrt. Daher sind der Kürze halber Doppelbeschreibungen solcher Eigenschaften möglicherweise weggelassen.
2A zeigt eine schematische Darstellung eines Master-Slave-Systems 200 mit einem Master 102 und drei Slaves 104-1, 104-2, und 104-3, wobei das Master-Slave-System 200 ein SPI-Datenübertragungsprotokoll implementiert, welches ein gebräuchliches Protokoll ist, das es gestattet, Daten zwischen Vorrichtungen zu senden. 2B zeigt eine schematische Veranschaulichung 201 der Signale, die in dem Master-Slave-System 201 von 2A übertragen werden. Der Master 102 kann dazu ausgebildet sein, ein Taktsignal 106, das typischerweise zum Beispiel als SCK oder SCLK abgekürzt ist, ein Slave-Select-Signal 108 (auch als Chip-Select-Signal 108 bezeichnet), das typischerweise zum Beispiel als SSx, SSx (in 2A: SS1, SS2, SS3), SLSOx, (in 4A und 4B: SLSO01, SLSO02) abgekürzt ist, und ein Datensignal 110, 112, das für ein Signal 110, das von dem Master 102 übertragen wird, typischerweise als MOSI oder MTSR, und für ein Signal 112, das von dem Slave 104 übertragen wird, typischerweise als MISO oder MRST abgekürzt ist, zu übertragen. Wie in 2B gezeigt, werden Daten 110, 112 (und das Taktsignal 106) übertragen, nachdem das Slave-Select-Signal 108 auf einen aktiven Pegel gesetzt wurde (hier: wenn ein Wert des Slave-Select-Signals 0 ist). Mit anderen Worten, der Takt 106 und die Daten 110 werden von dem Master 102 an den Slave 104 gesendet, und die Daten 112 werden von dem Slave 104 an den Master 102 gesendet, nachdem der Chip-Select 108 auf einen aktiven Pegel (hoch oder niedrig, in 2B: niedrig) gesetzt wurde.
3 zeigt eine schematische Darstellung einer Seriellschnittstelle 300, die eine spezielle Variante des SPI-Datenübertragungsprotokolls implementiert, nämlich ein sogenanntes QSPI-Datenübertragungsprotokoll, wobei das Q für „Queue“ (Warteschlange) steht, da QSPI Unterstützung für Warteschlangen bereitstellt. Ein derartiges QSPI-Modul wird zum Beispiel in einem Aurix™-Mikrocontroller genutzt.
In einem QSPI-Modul ermöglicht die Warteschlangenfunktion eine dynamische Konfiguration von SPI-Rahmen, einschließlich einer Zeitsteuerung (z.B. die Leerlaufzeiten, die führende Verzögerung und/oder die nachstehende Verzögerung, die in 2B gezeigt ist), und des Slave-Selects.
Dies bedeutet, dass das anzulegende Slave-Select-Signal SSx/SLS über ein Register, z.B. das BACON-Register 336, durch Senden einer Konfiguration an eine FIFO-Warteschlange 330 (d.h. die eingehende FIFO 330), dynamisch konfiguriert werden kann, ähnlich wie das Senden von Daten. Zum Beispiel kann, wie in 3 gezeigt, die FIFO-Warteschlange 330 mit einem Signal 344 versehen sein, das als eine Kombination von Konfigurationsdaten 344C und der zu übertragenden Daten 344D ausgebildet ist. Das QSPI-Modul 300 kann dazu ausgebildet sein, das eingehende Signal 344 in die Konfigurationsdaten 344C aufzuteilen, die von einem oder mehreren Registern gehandhabt werden können (im gezeigten Beispiel das BACON-Register 336, ein Konfigurationserweiterungs-Register 342, ein ECON-Register und ein GLOBALCON-Register 340), wie es zur Auswahl eines SLS-Ausgangs 108, zum Setzen der Zeitsteuerung usw. erforderlich ist. Nach dem Setzen des Slave-Selects 108 können die zu übertragenden Daten 344D, die möglicherweise in einem Register 338 zwischengespeichert wurden, z.B. einem Schieberegister, möglicherweise durch Statusdaten 332S ergänzt und als die Daten 110 übertragen werden.
Wie zuvor kurz erläutert, wird für den Fall, dass die zu übertragenden Daten 110 Audiodaten gemäß dem I2S-Protokoll sind, derzeit ein dediziertes Hardware-I2S-Modul (innerhalb des Mikrocontrollers) oder ein externer I2S-Chip genutzt, die beide kostspielig und in dem Sinne unflexibel sind, dass sie für nichts anderes genutzt werden können. Alternativ kann eine Software-Implementierung genutzt werden, sie wäre jedoch im Hinblick auf die Leistung ineffizient.
In verschiedenen Ausführungsformen wird eine effiziente und flexible Implementierung des I2S-Protokolls mithilfe einer SPI-Architektur bereitgestellt, zum Beispiel einer „einfachen“ SPI-Architektur oder einer Warteschlangen-SPI-Architektur (QSPI).
Im Folgenden sind die Begriffe „aktiver Zustand“ und „aktive Phase“, ohne dass eine Vorrichtung angegeben wird, so zu verstehen, dass sie sich auf einen aktiven Zustand bzw. eine aktive Phase eines vorgegebenen Slaves beziehen, und die Begriffe „inaktiver Zustand“ und „inaktive Phase“, ohne dass eine Vorrichtung angegeben wird, sind so zu verstehen, dass sie sich auf einen inaktiven Zustand bzw. eine inaktive Phase des vorgegebenen Slaves beziehen. In verschiedenen Ausführungsformen kann der Slave eine Audiovorrichtung sein.
In verschiedenen Ausführungsformen können I2S-Audiodaten, die Audiodaten für einen linken Kanal und Audiodaten für einen rechten Kanal enthalten, zwischen einem Master und einem Audiovorrichtungs-Slave mithilfe einer (Q)SPI-Seriellschnittstelle durch Senden der Audiodaten des linken Kanals, wenn sich ein Slave-Select- (Chip-Select-) Signal in dem aktiven Zustand befindet (d.h. während der aktiven Phase) und Senden der Audiodaten des rechten Kanals, wenn sich das Slave-Select- (Chip-Select-) Signal in dem inaktiven Zustand (d.h. der inaktiven Phase) befindet, oder umgekehrt, übertragen werden. Anders ausgedrückt, der aktive Zustand und der inaktive Zustand, die in einer (Q)SPI-Seriellschnittstelle angewandt werden, werden zur Erzeugung des Word-Select-Signals genutzt, das zur ordnungsgemäßen Übertragung/Interpretation der I2S-Audiodaten erforderlich ist.
Da Daten an den Slave gesendet werden, wenn er sich in dem aktiven Zustand befindet, und auch wenn er sich in dem inaktiven Zustand befindet, können die zwei Phasen auch als eine erste aktive Phase einer Datenübertragung an den Slave (für die reguläre aktive Phase) und eine zweite aktive Phase einer Datenübertragung an den Slave (für die Phase, die normalerweise die „inaktive“ Phase bilden würde) bezeichnet werden.
Mit anderen Worten, die inaktive Phase wird zusätzlich für Datenübertragung genutzt, und die Differenzierung zwischen der aktiven Phase und der inaktiven Phase wird dafür genutzt, die Audiodaten des linken Kanals von den Audiodaten des rechten Kanals zu trennen. Die (Q)SPI-Seriellschnittstelle kann eine reguläre Mehrzweck-Seriellschnittstelle sein, die auch für Datenübertragung an andere Vorrichtungen genutzt werden kann, so dass eine neue I2S-dedizierte Hardware, z.B. ein I2S-Chip oder ein I2S-Modul, nicht erforderlich ist. Zudem ist die (Q)SPI-Seriellschnittstelle eine einfache Hardwareschnittstelle, die geeignet ist, bei hoher Geschwindigkeit betrieben zu werden. Die Nutzung eines Speicherdirektzugriffs (Direct Memory Access, DMA) und eines Speicherpuffers führt zu minimalem Software-Overhead.
In verschiedenen Ausführungsformen kann ein Dummy-Slave-Select-Signal, das dazu ausgebildet sein kann, sich in einem aktiven Zustand zu befinden, wenn sich das Slave-Select-Signal in dem inaktiven Zustand befindet, und umgekehrt, dafür genutzt werden, sicherzustellen, dass eine Datenübertragung von einem Master an den Slave oder von dem Slave an den Master auch während des inaktiven Zustands des Slave-Select-Signals erfolgt (oder zumindest ermöglicht ist).
In verschiedenen Ausführungsformen wird ein Verfahren bereitgestellt, um das I2S-Protokoll zum Übertragen/Empfangen von Stereo-Audiodaten mithilfe spezieller Funktionen eines QSPI-Moduls effizient zu implementieren.
In verschiedenen Ausführungsformen können Funktionen eines bestehenden QSPI-Hardwaremoduls (dies ist eine Standard-SPI-Schnittstelle) dafür genutzt werden, eine automatische Neukonfiguration bereitzustellen, um eine Differenzierung zwischen einem linken und einem rechten Audiokanal bereitzustellen.
In verschiedenen Ausführungsformen wird eine flexible Weise zur Übertragung von Audiodaten bereitgestellt. Es besteht keine Notwendigkeit, dass ein dediziertes Hardwaremodul in dem Mikrocontroller oder als ein externer Chip implementiert ist. Wenn I2S nicht benötigt wird, kann das (Q)SPI-Modul einfach für reguläre (Q)SPI-Funktionen genutzt werden.
In verschiedenen Ausführungsformen kann eine FIFO-Warteschlange mit einer automatischen Verwaltung von Daten (d.h. der zu übertragenden Daten, auch als Nutzlastdaten bezeichnet) und Konfigurationsdaten in einem einzelnen Strom zur Implementierung eines I2S-Protokolls genutzt werden.
4A und 4B zeigen jeweils eine schematische Darstellung einer Seriellschnittstellen-Schaltungsanordnung 400 bzw. 401 gemäß verschiedenen Ausführungsformen, und 4C zeigt eine schematische Veranschaulichung von Signalen, die in der Seriellschnittstellen-Schaltungsanordnung von 4A übertragen werden.
In den Ausführungsformen, die in 4A, 4B und 4C gezeigt sind, wird veranschaulicht, wie das Word-Select- (WS-) Signal, das für eine ordnungsgemäße Übertragung/Interpretation der I2S-Daten erforderlich ist, mithilfe des Chip-Select-(SLSO-) Signals einer (Q)SPI-Seriellschnittstelle erzeugt wird.
Es werden zum Beispiel zwei Chip-Select-Signale genutzt, wie in 4A bis 4C gezeigt, SLSO01 und SLSO02. Eins der Chip-Selects (z.B. SLSO01, der bei Chip-Select-Ausgang 108 bereitgestellt ist) kann als der Word-Select (WS, auch als LR-Takt bezeichnet) fungieren, während der zweite Chip-Select (SLSO02, der bei Dummy-Chip-Select-Ausgang 108D bereitgestellt ist, auch als Dummy-Slave-Select-Ausgang 108D bezeichnet) in dem Sinne ein Dummy ist, dass der Dummy-Chip-Select-Ausgang 108D derart angeschlossen ist, dass eine Einleitung einer weiteren Datenübertragung durch das Dummy-Chip-Select-Signal verhindert wird, ungeachtet eines Signalzustands des Dummy-Chip-Select-Signals. Der Dummy-Chip-Select-Ausgang 108D ist zum Beispiel möglicherweise mit gar keinem Slave verbunden. Ein derartiger Chip-Select-Ausgang 108D kann genutzt werden, weil eine Datenübertragung über die Seriellschnittstellen-Schaltungsanordnung 400, 401 so ausgebildet sein kann, dass sie nur stattfindet, wenn mindestens einer der Chip-Select-Ausgänge 108 auf den aktiven Zustand gesetzt ist. Daher kann der Dummy-Chip-Select-Ausgang 108D bereitgestellt werden, um einen derartigen Chip-Select-Ausgang 108 in dem aktiven Zustand bereitzustellen, während sich der Chip-Select-Ausgang 108, der für den Slave 104 und den betreffenden Datenausgang 110 relevant ist, in dem inaktiven Zustand befindet.
Der Chip-Select-Ausgang 108 kann dazu ausgebildet sein, ein Chip-Select-Signal zu übertragen, wobei ein erster Signalzustand (z.B. „0“) des Chip-Select-Signals eine aktive Phase einer Datenübertragung angibt, und wobei eine zweiter Signalzustand (z.B. „1“) des Chip-Select-Signals eine inaktive Phase einer Datenübertragung angibt. Der Dummy-Chip-Select-Ausgang 108D kann dazu ausgebildet sein, ein Dummy-Chip-Select-Signal bereitzustellen oder zu übertragen, das sich in dem ersten Signalzustand (z.B. „0“) befindet, wenn sich das Chip-Select-Signal in dem zweiten Signalzustand (z.B. „1“) befindet, und umgekehrt.
Die Seriellschnittstellen-Schaltungsanordnung 400 bzw. 401 kann einen Controller enthalten, zum Beispiel als Teil des Masters 102, der auch als Master-Controller bezeichnet wird. Der Master-Controller kann zum Beispiel ein Mikrocontroller oder ein beliebiger anderer geeigneter Controller sein.
Die Seriellschnittstellen-Schaltungsanordnung 400 bzw. 401 kann einen Datenausgang 110 enthalten, der dazu ausgebildet ist, Daten auszugeben.
Der Master-Controller kann dazu ausgebildet sein, die Seriellschnittstelle zu steuern, um die Daten über den Datenausgang 110 in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals zu übertragen. Mit anderen Worten, mithilfe der Seriellschnittstellen-Schaltungsanordnung 400 bzw. 401 können die Daten nicht nur während der aktiven Phase übertragen werden, wenn sich das Chip-Select-Signal, das von dem Chip-Select-Signal-Ausgang 108 übertragen wird, in dem aktiven Signalzustand befindet, sondern auch, wenn sich das Chip-Select-Signal, das von dem Chip-Select-Signal-Ausgang 108 übertragen wird, in dem inaktiven Signalzustand befindet. Der Master-Controller kann dazu ausgebildet sein, die Seriellschnittstelle zu steuern, um die Daten über den Datenausgang 110 in dem zweiten Signalzustand des Chip-Select-Signals (während der inaktiven Phase) in Reaktion darauf zu übertragen, dass sich das Dummy-Chip-Select-Signal in dem ersten Zustand (in der aktiven Phase des Dummy-Chip-Select-Signals) befindet.
Dies ist in 4C dargestellt, wo das Datensignal 110 (MTSR) zwischen einem hohen Wert und einem niedrigen Wert (der Datenübertragung angibt) abwechselt, wenn das Chip-Select-Signal SLSO01, das an dem Chip-Select-Ausgang 108 bereitgestellt ist, den hohen Wert aufweist (z.B. den zweiten Signalzustand), und auch wenn das Chip-Select-Signal SLSO01, das an dem Chip-Select-Ausgang 108 bereitgestellt ist, den niedrigen Wert aufweist (z.B. den ersten Signalzustand).
Der Slave-Empfänger 104 kann in verschiedenen Ausführungsformen einen Slave-Controller enthalten, der dazu ausgebildet ist, die empfangenen Daten zu verarbeiten, zum Beispiel wie nachstehend für die Behandlung/Verarbeitung von Audiodaten beschrieben.
Die I2S-Audiodaten können Stereo-Audiodaten enthalten, mit anderen Worten, Daten, die einem ersten Kanal der Stereo-Audiodaten und einem zweiten Kanal der Stereo-Audiodaten entsprechen. Ein erster Anteil der Daten, die mit dem Chip-Select-Signal in dem ersten Signalzustand übertragen werden, kann dem ersten Kanal der Stereo-Audiodaten entsprechen, und ein zweiter Anteil der Daten, die mit dem Chip-Select-Signal in dem zweiten Signalzustand übertragen werden, kann dem zweiten Kanal der Stereo-Audiodaten entsprechen, oder umgekehrt.
Der Slave-Empfänger 104, z.B. ein Lautsprecher, kann dazu ausgebildet sein, den ersten Datenanteil als den ersten Kanal der Stereo-Audiodaten und den zweiten Datenanteil als den zweiten Kanal der Stereo-Audiodaten zu behandeln, oder umgekehrt.
In ähnlicher Weise kann für den Fall, dass der Slave-Empfänger 104 (z.B. ein Mikrofon) als eine Übertragungseinrichtung fungiert, der Master (z.B. der Master-Controller) dazu ausgebildet sein, den ersten Datenanteil als den ersten Kanal der Stereo-Audiodaten und den zweiten Datenanteil als den zweiten Kanal der Stereo-Audiodaten zu behandeln, oder umgekehrt.
In verschiedenen Ausführungsformen kann jedes Datenwort von der (Q)SPI an alle verschiedenen Slaves gesendet werden.
Für den Fall, dass die QSPI genutzt wird, kann der Chip-Select dynamisch umgeschaltet werden, zum Beispiel mithilfe von Registereinträgen von BACON 336 (siehe 3).
Wenn Daten für SLSO02 gesendet werden, bleibt SLSO01 inaktiv.
Auch können für die QSPI zwei Kanäle genutzt werden (z.B., QSPI0_SLSO01 (für den linken und den rechten Kanal, LR), und QPSI0_SLSO02 (Dummy)).
Im Speicher können die Daten zum Beispiel wie folgt angeordnet sein: BACON0 - L_DATEN0 - BACON1 - R_DATEN0 - BACON0 - L_DATEN1-BACON1-R_DATEN1...
wobei:

BACON0: Konfiguration mit Chip-Select 01. (BACON.CS = 1)
BACON1: Konfiguration mit Chip-Select 02. (BACON.CS = 2)
und
(R)L_DATENx: x. Wort für (R)L-Kanal

Mithilfe eines Speicherdirektzugriffs (DMA) kann diese Datenanordnung an QSPI0 übertragen werden. Der BACON0 kann zum Setzen des Chip-Select-Signals 108 (SLSO01) in den ersten Zustand (z.B. „1“) genutzt werden. Danach können die Daten für den linken Audiokanal mithilfe des Datenausgangs 110 (MTSR) gesendet werden (L_DATEN0). Die BACON1-Einträge können zum Setzen des Chip-Select-Signals 108D (SLSO02) in den ersten Zustand (z.B. „1“) und entsprechend des Chip-Select-Signals 108 in den zweiten Zustand (z.B. „0“) genutzt werden. Danach können die Daten für den rechten Audiokanal mithilfe des Datenausgangs 110 (MTSR) gesendet werden (R_DATEN0). Weitere Audiodaten (L_DATEN1, R_DATEN1, usw.) können nach demselben Schema gesendet werden.
Die Seriellschnittstellen-Schaltungsanordnung 400 bzw. 401 kann ferner einen Taktausgang 106 enthalten, der dazu ausgebildet ist, ein Taktsignal (SCLK in 4C, SCK in 4A und 4B) zu übertragen. Das Chip-Select-Signal SLSO01 und das Daten-MTSR können mit dem Taktsignal SCLK/SCK synchronisiert sein.
5 zeigt einen Prozessablauf 500 für ein Verfahren zur Übertragung von Daten gemäß verschiedenen Ausführungsformen mithilfe einer Seriellschnittstellen-Schaltungsanordnung, die eine Seriellschnittstelle mit einem Chip-Select-Ausgang und einem Datenausgang umfasst.
Das Verfahren kann Übertragen eines Chip-Select-Signals über den Chip-Select-Ausgang, wobei ein erster Signalzustand des Chip-Select-Signals eine erste aktive Phase einer Datenübertragung an einen Slave und eine inaktive Phase einer Datenübertragung an einen Dummy-Slave angibt, und wobei ein zweiter Signalzustand des Chip-Select-Signals eine zweite aktive Phase einer Datenübertragung an den Slave und eine aktive Phase einer Datenübertragung an den Dummy-Slave (bei 510) angibt, Steuern des Masters, um Daten über den Datenausgang in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals zu übertragen (in 520), enthalten.
6 zeigt einen Prozessablauf 600 für ein Verfahren zum Empfang von Daten gemäß verschiedenen Ausführungsformen mithilfe einer Seriellschnittstellen-Schaltungsanordnung, die eine Seriellschnittstelle mit einem Chip-Select-Ausgang und einem Dateneingang umfasst.
Das Verfahren kann Übertragen eines Chip-Select-Signals über den Chip-Select-Ausgang, wobei ein erster Signalzustand des Chip-Select-Signals eine erste aktive Phase einer Datenübertragung von einem Slave und eine inaktive Phase einer Datenübertragung von einem Dummy-Slave angibt, und wobei ein zweiter Signalzustand des Chip-Select-Signals eine zweite aktive Phase einer Datenübertragung von dem Slave und eine aktive Phase einer Datenübertragung von dem Dummy-Slave (bei 610) angibt, und Steuern des Masters, um die Daten, die in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals übertragen werden, zu empfangen und zu verarbeiten (in 620), enthalten.
Im Folgenden werden verschiedene Beispiele dargestellt:
Beispiel 1 ist eine Seriellschnittstellen-Schaltungsanordnung. Die Seriellschnittstellen-Schaltungsanordnung kann einen Master enthalten, der einen Chip-Select-Ausgang, der dazu ausgebildet ist, ein Chip-Select-Signal zu übertragen, wobei ein erster Signalzustand des Chip-Select-Signals eine erste aktive Phase einer Datenübertragung an einen Slave und eine inaktive Phase einer Datenübertragung an einen Dummy-Slave angibt, und wobei ein zweiter Signalzustand des Chip-Select-Signals eine zweite aktive Phase einer Datenübertragung an den Slave und eine aktive Phase einer Datenübertragung an den Dummy-Slave angibt, einen Datenausgang, der dazu ausgebildet ist, Daten auszugeben, und einen Master-Controller, der dazu ausgebildet ist, die Seriellschnittstelle zu steuern, um Daten in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals zu übertragen, enthält.
In Beispiel 2 kann der Gegenstand von Beispiel 1 optional ferner einen Taktausgang enthalten, der dazu ausgebildet ist, ein Taktsignal zu übertragen, wobei das Chip-Select-Signal und die Daten mit dem Taktsignal synchronisiert sind.
In Beispiel 3 kann der Gegenstand von Beispiel 2 ferner enthalten, dass der Slave eine Audiovorrichtung ist, die dazu ausgebildet ist, das Chip-Select-Signal und die Daten zu empfangen.
In Beispiel 4 kann der Gegenstand von Beispiel 3 enthalten, dass die Audiovorrichtung mindestens einen Lautsprecher enthält.
In Beispiel 5 kann der Gegenstand eines beliebigen der vorhergehenden Beispiele ferner enthalten, dass der Master eine Warteschlange enthält, die dazu ausgebildet ist, die Daten und das Chip-Select-Signal vor dem Übertragen des Chip-Select-Signals und der Daten zu speichern.
In Beispiel 6 kann der Gegenstand eines beliebigen der vorhergehenden Beispiele ferner den Slave enthalten. Der Slave kann eine Chip-Select-Eingabe enthalten, die dazu ausgebildet ist, das Chip-Select-Signal zu empfangen, einen Dateneingang, der dazu ausgebildet ist, die Daten zu empfangen, und einen Slave-Controller, der dazu ausgebildet ist, die Daten zu verarbeiten, die in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals empfangen werden.
Beispiel 7 ist eine Seriellschnittstellen-Schaltungsanordnung mit einer Seriellschnittstelle.. Die Seriellschnittstellen-Schaltungsanordnung kann einen Master enthalten, der einen Chip-Select-Ausgang, der dazu ausgebildet ist, ein Chip-Select-Signal zu übertragen, wobei ein erster Signalzustand des Chip-Select-Signals eine erste aktive Phase einer Datenübertragung von einem Slave und eine inaktive Phase einer Datenübertragung von einem Dummy-Slave angibt, und wobei ein zweiter Signalzustand des Chip-Select-Signals eine zweite aktive Phase einer Datenübertragung von dem Slave und eine aktive Phase einer Datenübertragung von dem Dummy-Slave angibt, einen Dateneingang, der dazu ausgebildet ist, Daten zu empfangen, und einen Master-Controller, der dazu ausgebildet ist, die Seriellschnittstelle zu steuern, um Daten über den Dateneingang zu empfangen und die empfangenen Daten in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals zu verarbeiten, enthält.
In Beispiel 8 kann der Gegenstand von Beispiel 7 ferner enthalten, dass der Master einen Taktausgang enthält, der dazu ausgebildet ist, ein Taktsignal zu übertragen, wobei das Chip-Select-Signal und die Daten mit dem Taktsignal synchronisiert sind.
In Beispiel 9 kann der Gegenstand von Beispiel 7 oder 8 ferner enthalten, dass der Slave eine Audiovorrichtung ist, die dazu ausgebildet ist, das Chip-Select-Signal zu empfangen und die Daten zu übertragen.
In Beispiel 10 kann der Gegenstand von Beispiel 9 enthalten, dass die Audiovorrichtung ein Mikrofon ist.
In Beispiel 11 kann der Gegenstand eines beliebigen der Beispiele 7 bis 10 ferner den Slave enthalten. Der Slave kann eine Chip-Select-Eingabe enthalten, die dazu ausgebildet ist, das Chip-Select-Signal zu empfangen, einen Datenausgang, der dazu ausgebildet ist, die Daten zu übertragen, und einen Slave-Controller, der dazu ausgebildet ist, die Daten in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals zu übertragen.
In Beispiel 12 kann der Gegenstand eines beliebigen der vorhergehenden Beispiele ferner enthalten, dass die Daten Audiodaten in Übereinstimmung mit einer Inter-IC-Sound-Norm enthalten.
In Beispiel 13 kann der Gegenstand von Beispiel 12 ferner enthalten, dass die Audiodaten Stereo-Audiodaten enthalten, dass ein erster Anteil der Daten, die mit dem Chip-Select-Signal in dem ersten Signalzustand übertragen werden, einem ersten Kanal der Stereo-Audiodaten entspricht, und dass ein zweiter Anteil der Daten, die mit dem Chip-Select-Signal in dem zweiten Signalzustand übertragen werden, einem zweiten Kanal der Stereo-Audiodaten entspricht.
In Beispiel 14 kann der Gegenstand eines beliebigen der vorhergehenden Beispiele ferner enthalten, dass die Seriellschnittstelle eine synchrone serielle Kommunikationsschnittstelle ist, die dazu ausgebildet ist, im Vollduplexmodus zu kommunizieren.
Beispiel 15 ist ein Verfahren zur Übertragung von Daten mithilfe einer Seriellschnittstellen-Schaltungsanordnung umfassend eine Seriellschnittstelle mit einem Master, der einen Chip-Select-Ausgang, einen Datenausgang und einen Master-Controller aufweist, und mit einem Slave, der einen Chip-Select-Eingang, einen Dateneingang und einen Slave-Controller aufweist, das Verfahren enthaltend Übertragen eines Chip-Select-Signals über den Chip-Select-Ausgang, wobei ein erster Signalzustand des Chip-Select-Signals eine erste aktive Phase einer Datenübertragung an den Slave und eine inaktive Phase einer Datenübertragung an einen Dummy-Slave angibt, und wobei ein zweiter Signalzustand des Chip-Select-Signals eine zweite aktive Phase einer Datenübertragung an den Slave und eine aktive Phase einer Datenübertragung an den Dummy-Slave angibt, und Steuern des Masters, um Daten über den Datenausgang in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals zu übertragen.
In Beispiel 16 kann der Gegenstand von Beispiel 15 ferner Übertragen eines Taktsignals enthalten, wobei das Chip-Select-Signal und die Daten mit dem Taktsignal synchronisiert sind.
In Beispiel 17, kann der Gegenstand eines beliebigen der Beispiele 15 oder 14 ferner enthalten, dass der Slave eine Audiovorrichtung ist, die dazu ausgebildet ist, das Chip-Select-Signal und die Daten zu empfangen.
In Beispiel 18 kann der Gegenstand von Beispiel 17 ferner enthalten, dass die Audiovorrichtung ein Lautsprecher ist.
In Beispiel 19 kann der Gegenstand eines beliebigen der Beispiele 15 bis 18 ferner Speichern der Daten und des Chip-Select-Signals in einer Warteschlange vor dem Übertragen des Chip-Select-Signals und der Daten enthalten.
In Beispiel 20 kann der Gegenstand eines beliebigen der Beispiele 15 bis 19 ferner Steuern des Slaves enthalten, um die Daten, die in dem ersten Signalzustand und in dem zweiten Signalzustand übertragen werden, zu empfangen und zu verarbeiten.
Beispiel 21 ist ein Verfahren zum Empfang von Daten mithilfe einer Seriellschnittstellen-Schaltungsanordnung enthaltend eine Seriellschnittstelle mit einem Master, der einen Chip-Select-Ausgang, einen Dateneingang und einen Master-Controller aufweist, und mit einem Slave, der einen Chip-Select-Eingang, einen Datenausgang und einen Slave-Controller aufweist, das Verfahren enthaltend Übertragen eines Chip-Select-Signals über den Chip-Select-Ausgang, wobei ein erster Signalzustand des Chip-Select-Signals eine erste aktive Phase einer Datenübertragung von dem Slave und eine inaktive Phase einer Datenübertragung von einem Dummy-Slave angibt, und wobei ein zweiter Signalzustand des Chip-Select-Signals eine zweite aktive Phase einer Datenübertragung von dem Slave und eine aktive Phase einer Datenübertragung von dem Dummy-Slave angibt, und Steuern des Masters, um die Daten, die in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals übertragen werden, zu empfangen und zu verarbeiten.
In Beispiel 22 kann der Gegenstand von Beispiel 21 ferner Übertragen eines Taktsignals enthalten, wobei das Chip-Select-Signal und die Daten mit dem Taktsignal synchronisiert sind.
In Beispiel 23 kann der Gegenstand von Beispiel 21 oder 22 ferner Empfangen des Chip-Select-Signals in dem Slave und der Daten in dem Master enthalten.
In Beispiel 24 kann der Gegenstand eines beliebigen der Beispiele 21 bis 23 ferner enthalten, dass der Slave eine Audiovorrichtung ist, die dazu ausgebildet ist, das Chip-Select-Signal zu empfangen und die Daten zu übertragen.
In Beispiel 25 kann der Gegenstand von Beispiel 24 ferner enthalten, dass die Audiovorrichtung ein Mikrofon ist.
In Beispiel 26 kann der Gegenstand eines beliebigen der Beispiele 15 bis 24 ferner enthalten, dass die Daten Audiodaten in Übereinstimmung mit einer Inter-IC-Sound-Norm enthalten.
In Beispiel 27 kann der Gegenstand von Beispiel 26 ferner enthalten, dass die Audiodaten Stereo-Audiodaten enthalten, dass ein erster Anteil der Daten, die mit dem Chip-Select-Signal in dem ersten Signalzustand übertragen werden, einem ersten Kanal der Stereo-Audiodaten entspricht, und dass ein zweiter Anteil der Daten, die mit dem Chip-Select-Signal in dem zweiten Signalzustand übertragen werden, einem zweiten Kanal der Stereo-Audiodaten entspricht.
In Beispiel 28 kann der Gegenstand eines beliebigen der Beispiele 15 bis 25 ferner enthalten, dass die Seriellschnittstelle eine synchrone serielle Kommunikationsschnittstelle ist, die dazu ausgebildet ist, im Vollduplexmodus zu kommunizieren.
In Beispiel 29 kann der Gegenstand eines beliebigen der Beispiele 21 bis 28 ferner Steuern des Slaves enthalten, um Daten über den Dateneingang in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals zu übertragen. In Beispiel 30 kann der Gegenstand eines beliebigen der Beispiele 15 bis 29 ferner Empfangen des Chip-Select-Signals in dem Slave enthalten.
Während die Erfindung insbesondere unter Bezugnahme auf konkrete Ausführungsformen gezeigt und beschrieben wurde, sollte es für den Fachmann verständlich sein, dass verschiedene Änderungen in Form und Detail daran ausgeführt werden können, ohne von dem durch die beigefügten Ansprüche definierten Geist und Umfang der Erfindung abzuweichen. Der Umfang der Erfindung wird somit durch die beigefügten Ansprüche angegeben, und alle Änderungen, die in die Bedeutung und den Bereich der Gleichwertigkeit der Ansprüche fallen, sollen daher einbezogen werden.

Claims

Seriellschnittstellen-Schaltungsanordnung mit einer Seriellschnittstelle, umfassend: • einen Master, umfassend: o einen Chip-Select-Ausgang, der dazu ausgebildet ist, ein Chip-Select-Signal zu übertragen, wobei ein erster Signalzustand des Chip-Select-Signals eine erste aktive Phase einer Datenübertragung an einen Slave und eine inaktive Phase einer Datenübertragung an einen Dummy-Slave angibt, und wobei ein zweiter Signalzustand des Chip-Select-Signals eine zweite aktive Phase einer Datenübertragung an den Slave und eine aktive Phase einer Datenübertragung an den Dummy-Slave angibt; o einen Datenausgang, der dazu ausgebildet ist, Daten auszugeben; und o einen Master-Controller, der dazu ausgebildet ist, die Seriellschnittstelle zu steuern, um Daten über den Datenausgang in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals zu übertragen.
Seriellschnittstellen-Schaltungsanordnung nach Anspruch 1, der Master ferner umfassend: • einen Taktausgang, der dazu ausgebildet ist, ein Taktsignal zu übertragen, • wobei das Chip-Select-Signal und die Daten mit dem Taktsignal synchronisiert sind.
Seriellschnittstellen-Schaltungsanordnung nach Anspruch 2, • wobei der Slave eine Audiovorrichtung ist, die dazu ausgebildet ist, das Chip-Select-Signal und die Daten zu empfangen.
Seriellschnittstellen-Schaltungsanordnung nach Anspruch 3, • wobei die Audiovorrichtung mindestens einen Lautsprecher umfasst.
Seriellschnittstellen-Schaltungsanordnung nach einem der vorhergehenden Ansprüche, der Master ferner umfassend: • eine Warteschlange, die dazu ausgebildet ist, die Daten und das Chip-Select-Signal vor dem Übertragen des Chip-Select-Signals und der Daten zu speichern.
Seriellschnittstellen-Schaltungsanordnung nach einem der vorhergehenden Ansprüche, ferner umfassend: • den Slave, umfassend: o einen Chip-Select-Eingang, der dazu ausgebildet ist, das Chip-Select-Signal zu empfangen; o einen Dateneingang, der dazu ausgebildet ist, die Daten zu empfangen; und o einen Slave-Controller, der dazu ausgebildet ist, die Daten zu verarbeiten, die in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals empfangen werden.
Seriellschnittstellen-Schaltungsanordnung mit einer Seriellschnittstelle, umfassend: • einen Master, umfassend: o einen Chip-Select-Ausgang, der dazu ausgebildet ist, ein Chip-Select-Signal zu übertragen, wobei ein erster Signalzustand des Chip-Select-Signals eine erste aktive Phase einer Datenübertragung von einem Slave und eine inaktive Phase einer Datenübertragung von einem Dummy-Slave angibt, und wobei ein zweiter Signalzustand des Chip-Select-Signals eine zweite aktive Phase einer Datenübertragung von einem Slave und eine aktive Phase einer Datenübertragung von dem Dummy-Slave angibt; o einen Dateneingang, der dazu ausgebildet ist, Daten zu empfangen; und o einen Master-Controller, der dazu ausgebildet ist, die Seriellschnittstelle zu steuern, um Daten über den Dateneingang zu empfangen und die empfangenen Daten in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals zu verarbeiten.
Seriellschnittstellen-Schaltungsanordnung nach Anspruch 7, der Master ferner umfassend: • einen Taktausgang, der dazu ausgebildet ist, ein Taktsignal zu übertragen, wobei das Chip-Select-Signal und die Daten mit dem Taktsignal synchronisiert sind.
Seriellschnittstellen-Schaltungsanordnung nach Anspruch 7 oder 8, • wobei der Slave eine Audiovorrichtung ist, die dazu ausgebildet ist, das Chip-Select-Signal zu empfangen und die Daten zu übertragen.
Seriellschnittstellen-Schaltungsanordnung nach Anspruch 9, • wobei die Audiovorrichtung ein Mikrofon ist.
Seriellschnittstellen-Schaltungsanordnung nach einem der Ansprüche 7 bis 10, ferner umfassend: • den Slave, umfassend: o einen Chip-Select-Eingang, der dazu ausgebildet ist, das Chip-Select-Signal zu empfangen; o einen Datenausgang, der dazu ausgebildet ist, die Daten zu übertragen; und o einen Slave-Controller, der dazu ausgebildet ist, die Daten in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals zu übertragen.
Seriellschnittstellen-Schaltungsanordnung nach einem der vorhergehenden Ansprüche, • wobei die Daten Audiodaten in Übereinstimmung mit einer Inter-IC-Sound-Norm umfassen.
Seriellschnittstellen-Schaltungsanordnung nach Anspruch 12, • wobei die Audiodaten Stereo-Audiodaten umfassen, und • wobei ein erster Anteil der Daten, die mit dem Chip-Select-Signal in dem ersten Signalzustand übertragen werden, einem ersten Kanal der Stereo-Audiodaten entspricht, und ein zweiter Anteil der Daten, die mit dem Chip-Select-Signal in dem zweiten Signalzustand übertragen werden, einem zweiten Kanal der Stereo-Audiodaten entspricht.
Seriellschnittstellen-Schaltungsanordnung nach einem der vorhergehenden Ansprüche, • wobei die Seriellschnittstelle eine synchrone serielle Kommunikationsschnittstelle ist, die dazu ausgebildet ist, im Vollduplexmodus zu kommunizieren.
Verfahren zur Übertragung von Daten mithilfe einer Seriellschnittstellen-Schaltungsanordnung umfassend eine Seriellschnittstelle mit einem Master, der einen Chip-Select-Ausgang, einen Datenausgang und einen Master-Controller aufweist, und mit einem Slave, der einen Chip-Select-Eingang, einen Dateneingang und einen Slave-Controller aufweist, das Verfahren umfassend: • Übertragen eines Chip-Select-Signals über den Chip-Select-Ausgang, wobei ein erster Signalzustand des Chip-Select-Signals eine erste aktive Phase einer Datenübertragung an den Slave und eine inaktive Phase einer Datenübertragung an einen Dummy-Slave angibt, und wobei ein zweiter Signalzustand des Chip-Select-Signals eine zweite aktive Phase einer Datenübertragung an den Slave und eine aktive Phase einer Datenübertragung an den Dummy-Slave angibt; und • Steuern des Masters, um Daten über den Datenausgang in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals zu übertragen.
Verfahren nach Anspruch 15, ferner umfassend: • Übertragen eines Taktsignals, • wobei das Chip-Select-Signal und die Daten mit dem Taktsignal synchronisiert sind.
Verfahren nach einem der Ansprüche 15 oder 16, • wobei der Slave eine Audiovorrichtung ist, die dazu ausgebildet ist, das Chip-Select-Signal und die Daten zu empfangen.
Verfahren nach Anspruch 17, • wobei die Audiovorrichtung ein Lautsprecher ist.
Verfahren nach einem der Ansprüche 15 bis 17, ferner umfassend: • Speichern der Daten und des Chip-Select-Signals in einer Warteschlange vor dem Übertragen des Chip-Select-Signals und der Daten.
Verfahren zum Empfang von Daten mithilfe einer Seriellschnittstellen-Schaltungsanordnung umfassend eine Seriellschnittstelle mit einem Master, der einen Chip-Select-Ausgang, einen Dateneingang und einen Master-Controller aufweist, das Verfahren umfassend: • Übertragen eines Chip-Select-Signals über den Chip-Select-Ausgang, wobei ein erster Signalzustand des Chip-Select-Signals eine erste aktive Phase einer Datenübertragung von dem Slave und eine inaktive Phase einer Datenübertragung von einem Dummy-Slave angibt, und wobei ein zweiter Signalzustand des Chip-Select-Signals eine zweite aktive Phase einer Datenübertragung von dem Slave und eine aktive Phase einer Datenübertragung von dem Dummy-Slave angibt; und • Steuern des Masters, um die Daten, die in dem ersten Signalzustand und in dem zweiten Signalzustand des Chip-Select-Signals übertragen werden, zu empfangen und zu verarbeiten.
Verfahren nach Anspruch 20, ferner umfassend: • Übertragen eines Taktsignals, wobei das Chip-Select-Signal und die Daten mit dem Taktsignal synchronisiert sind.
Verfahren nach einem der Ansprüche 20 bis 21, • wobei der Slave eine Audiovorrichtung ist, die dazu ausgebildet ist, das Chip-Select-Signal zu empfangen und die Daten zu übertragen.
Verfahren nach Anspruch 22, • wobei die Audiovorrichtung ein Mikrofon ist.
Verfahren nach einem der Ansprüche 15 bis 23, • wobei die Daten Audiodaten in Übereinstimmung mit einer Inter-IC-Sound-Norm umfassen.
Verfahren nach Anspruch 24, • wobei die Audiodaten Stereo-Audiodaten umfassen, und • wobei ein erster Anteil der Daten, die mit dem Chip-Select-Signal in dem ersten Signalzustand übertragen werden, einem ersten Kanal der Stereo-Audiodaten entspricht, und ein zweiter Anteil der Daten, die mit dem Chip-Select-Signal in dem zweiten Signalzustand übertragen werden, einem zweiten Kanal der Stereo-Audiodaten entspricht.
Verfahren nach einem der Ansprüche 15 bis 25, • wobei die Seriellschnittstelle eine synchrone serielle Kommunikationsschnittstelle ist, die dazu ausgebildet ist, im Vollduplexmodus zu kommunizieren.