DE102006038357A1

DE102006038357A1 - Differenzsignalübertragungsverfahren und korrespondierende Vorrichtung und Treiberschaltungen

Info

Publication number: DE102006038357A1
Application number: DE102006038357A
Authority: DE
Inventors: Hee-Seok Hwaseong Lee; Sung-whan Ansan Min
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-08-10
Filing date: 2006-08-10
Publication date: 2007-04-26
Also published as: US7826551B2; KR20070018608A; KR100790968B1; JP2007049715A; US20070071113A1; CN1972256A; TW200707355A

Abstract

Die Erfindung bezieht sich auf Differenzsignalübertragungsverfahren und eine zugehörige Vorrichtung sowie auf Eingabe- und Ausgabetreiberschaltungen und eine zugehörige integrierte Halbleiterschaltung. DOLLAR A Gemäß einem Aspekt der Erfindung umfasst das Differenzsignalübertragungsverfahren ein Konvertieren von 2·M·-1 ursprünglichen Signalen in 2·M·-1 Differenzsignalpaare, wobei M eine ganze Zahl größer gleich 2 ist und wobei jedes Paar aus einem ersten Differenzsignal und einem zweiten Differenzsignal mit entgegengesetzten Phasen besteht, und ein Übertragen der 2·M·-1 Differenzsignalpaare zu 2·M· Signalleitungen derart, dass wenigstens eine der 2·M· Signalleitungen überlappende Differenzsignale von den ersten Differenzsignalen und den zweiten Differenzsignalen der 2·M·-1 Differenzsignalpaare umfasst. DOLLAR A Verwendung z.B. in digitalen Anzeigesystemen und mobilen elektronischen Geräten.

Description

Die Erfindung betrifft Differenzsignalübertragungsverfahren und eine Differenzsignalvorübertragungsrichtung sowie zugehörige Eingabe- und Ausgabetreiber und zugehörige integrierte Halbleiterschaltungen.

Eine Differenzsignalübertragung ist allgemein durch die Verwendung von zwei physikalischen Signalleitungen charakterisiert, um ein Datenbit zu übertragen. Die zwei Signalleitungen tragen entsprechende Signale, die zueinander invertiert sind, um eine Bitinformation zu bezeichnen, z.B. kann eine Signalleitung ein negatives Signal (–) tragen, während die andere Signalleitung ein positives Signal (+) tragen kann. Im Vergleich zu einseitigen („single-ended") Signalisierungsverfahren mit einer einzelnen Signalleitung arbeiten Differenzsignalübertragungsverfahren in Bezug auf Probleme mit elektromagnetischer Interferenz bzw. elektromagnetischer Kompatibilität (EMI/EMC) günstiger. Zudem macht eine Fernfeldrauschunterdrückung beim Differenzsignaltransfer solche Verfahren gegen externes Rauschen, wie Übersprechen, widerstandsfähi ger. Als solche sind Differenzsignalübertragungsverfahren in verschiedenen digitalen Anzeigevorrichtungen wie Plasmaanzeigepanel(PDP)-Treiberschaltungen, Flüssigkristallanzeige(LCD)-Teiberschaltungen, Datenschnittstellen in Speicherapplikationen, Mehrbitdatenbussen in dynamischen Speichern mit direktem Zugriff (DRAM), Modulschnittstellen in tragbaren Geräten usw. weit verbreitet.

1 zeigt eine herkömmliche Differenzsignalübertragungsvorrichtung, die eine Ausgangstreiberschaltung 10, eine Eingangstreiberschaltung 20 und Signalleitungen 30 umfasst, die zwischen der Ausgangstreiberschaltung 10 und der Eingangstreiberschaltung 20 eingeschleift sind.

Unter Bezugnahme auf 1 empfängt die Ausgabetreiberschaltung 10 auf Signalleitungen L_1 bis L_R R Kanalsignale CH1 bis CHR und erzeugt R Paare von Differenzsignalen auf N Signalleitungen 30 (N = 2R), und die Eingabetreiberschaltung 20 empfängt die R Paare von Differenzsignalen und erzeugt R Kanalsignale CH1' bis CHR'. In 1 sind die N Signalleitungen durch Bezugszeichen P_1 bis P_N identifiziert. Zusätzlich werden die R Paare von Signalleitungen durch Bezugszeichen 31 bis 3r identifiziert, und Signalleitungen, die jedes Paar bereitstellen, sind durch Bezugszeichen 31a/31b bis 3ra/3rb identifiziert. Die Anzahl von Signalleitungen 30 ist von der Anzahl der Kanäle zur Übertragung abhängig. Die herkömmliche Differenzsignalübertragungsvorrichtung erfordert insbesondere 2R Signalleitungen 30, um R Kanalsignale differentiell zu übertragen.

2 zeigt eine Darstellung zur Erklärung der Funktionsweise der herkömmlichen Ausgabetreiberschaltung aus 1. 2 zeigt ein Beispiel, bei dem vier Kanalsignale über acht Signalleitungen 30 übertragen werden. Unter Bezugnahme auf 2 konvertiert ein erster Ausgabepuffer 11 ein erstes Kanalsignal CH1 in ein erstes Paar von Differenzsignalen CH1(+), CH1(–), die über die entsprechenden Signalleitungen 31a und 31b des ersten Signalleitungspaars 31 übertragen werden. Ein zweiter Ausgabepuffer 12 konvertiert ein zweites Kanalsignal CH2 in ein zweites Paar von Differenzsignalen CH2(+), CH2(–), die über die entsprechenden Signalleitungen 32a und 32b des zweiten Signalleitungspaars 32 übertragen werden. Ein dritter Ausgabepuffer 13 konvertiert ein drittes Kanalsignal CH3 in ein drittes Paar von Differenzsignalen CH3(+), CH3(–), die über die entsprechenden Signalleitungen 33a und 33b des dritten Signalleitungspaars 33 übertragen werden. Schließlich konvertiert ein vierter Ausgabepuffer 14 ein viertes Kanalsignal CH4 in ein viertes Paar von Differenzsignalen CH2(+), CH2(–), die über die entsprechenden Signalleitungen 34a und 34b des vierten Signalleitungspaars 34 übertragen werden. Hierbei bezeichnet (+) ein positives Differenzsignal eines jeden Differenzsignalpaars mit gegensätzlichen Phasen, und (–) bezeichnet ein negatives Differenzsignal eines jeden Differenzsignalpaars mit gegensätzlichen Phasen.

3(a) zeigt eine Matrixtransformationsgleichung, die mit dem herkömmlichen Differenzübertragungsverfahren assoziiert ist. Hierbei bezeichnet „SM" eine Signalmatrix, die Transformationskoeffizienten enthält. V_P-1, V_P-2, ..., V_P-N-1, V_P-N bezeichnen Signalpegel von Differenzsignalen (+1 oder –1), die über die Signalleitungen (31a, 31b), ..., (3ra, 3rb) der Signalleitungspaare 31 bis 3r übertragen werden, und V_L-1, V_L-2, ..., V_L-R-1, V_L-R bezeichnen Signalpegel (0 oder 1) von Kanalsignalen, die den entsprechenden Kanälen CH1 bis CHR zur Verfügung gestellt werden.

Die 3(b), 3(c) und 3(d) zeigen erweiterte Signalmatrizen SM in Beispielen, in denen die Anzahl von Signalleitungen N = 4, 8 bzw. 16 ist. Unter Bezugnahme auf die Matrixgleichung von 3(a) können jedoch nur die Hälfte der Koeffizienten der erweiterten Signalmatrizen SM von 3(b), 3(c) und 3(d) für die Differenzsignaltransformation verwendet werden, da die Anzahl R von eingegebenen Kanalsignalen gleich der Hälfte von N (R = ½ N) ist. Wenn beispielsweise N = 4 ist, werden nur die Koeffizienten 1–100 und 001–1 verwendet.

Herkömmliche Differenzsignalübertragungsverfahren weisen durch die Übertragung von Signalen mit entgegengesetzten Phasen über getrennte Signalleitungen den Vorteil der Rauschreduzierung auf. Um eine Datenbusbreite und eine Datengeschwindigkeit pro Kanal zu erhalten, ist es jedoch erforderlich, zwei Differenzsignalleitungen pro Eingabekanal bereitzustellen. Dies kann bei Anwendungen mit begrenzten Platzressourcen zu Problemen führen.

Als technisches Problem liegt der Erfindung die Bereitstellung von Differenzsignalübertragungsverfahren und zugehörigen Vorrichtungen und Schaltungen zugrunde, die in der Lage sind, die oben genannten Unzulänglichkeiten des Standes der Technik zu reduzieren oder zu beseitigen, und insbesondere eine Reduzierung der Anzahl von Signalleitungen pro Eingabekanal im Vergleich mit dem Stand der Technik ermöglichen.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Differenzsignalübertragungsverfahrens mit den Merkmalen des Patentanspruchs 1, 5 oder 7, durch eine Ausgabetreiberschaltung mit den Merkmalen des Patentanspruchs 12, durch eine Eingabetreiberschaltung mit den Merkmalen des Patentanspruchs 17, durch eine Differenzsignalübertragungsvorrichtung mit den Merkmalen des Patentanspruchs 21 und durch eine integrierte Halbleiterschaltung mit den Merkmalen des Patentanspruchs 26. Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten, her kömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt. Es zeigen:

1 ein schematisches Blockdiagramm einer herkömmlichen Differenzsignalübertragungsvorrichtung,

2 ein schematisches Blockdiagramm zur Darstellung der Funktionsweise einer herkömmlichen Ausgabetreiberschaltung in der Vorrichtung gemäß 1,

3 Matrizen zur Beschreibung der Funktionsweise der herkömmlichen Differenzsignalübertragungsvorrichtung,

4 ein schematisches Blockdiagramm einer Ausgabetreiberschaltung zur Übertragung von Differenzsignalen gemäß der Erfindung,

5 eine graphische Darstellung zur Verdeutlichung eines Zusammenhangs zwischen der Anzahl von Signalleitungen und der Anzahl von übertragbaren Kanalsignalen für das erfindungsgemäße Differenzsignalübertragungsverfahren und das herkömmliche Differenzsignalübertragungsverfahren,

6 ein Diagramm zur Erläuterung einer Konvertierung einer Mehrzahl von Kanalsignalen in eine Mehrzahl von Differenzsignalen gemäß der Erfindung,

7 eine Matrix für ein erfindungsgemäßes Differenzsignalkonvertierungsverfahren,

8 ein schematisches Blockdiagramm einer erfindungsgemäßen Ausgabetreiberschaltung,

9 ein Schaltbild eines Addierers, der zur Verwendung in der erfindungsgemäßen Ausgabetreiberschaltung von 8 geeignet ist,

10 ein schematisches Blockdiagramm einer erfindungsgemäßen Eingabetreiberschaltung,

11 ein Diagramm zur Erläuterung einer Wiederherstellung einer Mehrzahl von Kanalsignalen aus Signalen, die über eine Mehrzahl von Signalleitungen zur Verfügung gestellt werden gemäß der Erfindung,

12 eine Matrix für ein Wiederherstellungsverfahren von originalen Kanalsignalen aus Differenzsignalen gemäß der Erfindung,

13 ein detaillierteres Blockdiagramm einer vorteilhaften Realisierung der Eingabetreiberschaltung von 10,

14 ein Schaltbild eines Addierers, der zur Verwendung in der in 13 veranschaulichten Eingabetreiberschaltung geeignet ist, gemäß der Erfindung,

15 ein schematisches Blockdiagramm einer Differenzsignalübertragungsvorrichtung gemäß der Erfindung und

16 ein detaillierteres Blockdiagramm der Differenzsignalübertragungsvorrichtung von 15.

Die Erfindung wird nun unter Bezugnahme auf die begleitenden 4 bis 16 ausführlicher beschrieben, die beispielhafte Ausführungsformen der Erfindung zeigen. Unter anfänglicher Bezugnahme auf 4 empfängt eine Ausgabetreiberschaltung 100R eingegebene binäre (0 und 1) Kanalsignale CH1 bis CH2^M-1, wobei R = 2^M-1 ist, und gibt korrespondierende Differenzsignale auf N Signalleitungen 301 bis 30N aus, wobei N = 2^M = R + 1 ist. Die Signalleitungen 301 bis 30N werden hierbei kollektiv als eine Verbindungseinheit 300 bezeichnet. Zudem sind in der Figur die Eingabekanalleitungen mit Bezugszeichen L_1 bis L_2^M-1 bezeichnet, und die Differenzleitungen sind mit Bezugszeichen P_1 bis P_N bezeichnet.
Die Ausgabetreiberschaltung 100 konvertiert die Kanalsignale CH1 bis CH2^M-1 in eine Mehrzahl von Differenzsignalpaaren. Jedes Differenzsignalpaar umfasst ein erstes Differenzsignal und ein zweites Differenzsignal mit entgegengesetzten Phasen. Wie später detaillierter beschrieben wird, werden das erste und zweite Differenzsignal von M beliebigen Differenzkanälen überlappend ausgeführt und der Verbindungseinheit 300 zur Verfügung gestellt. Diese überlappenden Signale werden den entsprechenden Signalleitungen 301 bis 30N zur Verfügung gestellt und durch diese übertragen.
5 zeigt den Zusammenhang zwischen der Anzahl N von Signalleitungen und der Anzahl R von übertragbaren Kanalsignalen für ein erfindungsgemäßes Differenzsignalübertragungsverfahren und ein herkömmliches Differenzsignalübertragungsverfahren. In 5 ist Kurve A eine Kennlinie der Anzahl von übertragbaren Kanalsignalen in Bezug auf die Anzahl von Differenzsignalleitungen der Verbindungseinheit für das herkömmliche Differenzsignalübertragungsverfahren. Kurve B ist eine Kennlinie der Anzahl von übertragbaren Kanalsignalen in Bezug auf die Anzahl von Differenzsignalleitungen der Verbindungseinheit für das erfindungsgemäße Differenzsignalübertragungsverfahren.
Unter Bezugnahme auf 5 können, wenn die herkömmliche Verbindungseinheit aus N Signalleitungen besteht, N/2 Kanalsignale übertragen werden. Andererseits können, wenn die Verbindungseinheit der vorliegenden Ausführungsform N Signalleitungen umfasst, N-1 Kanalsignale übertragen werden. Das bedeutet, dass entsprechend dem vorliegenden Ausführungsbeispiel 2^M-1 Kanalsignale über 2^M Signalleitungen übertragen werden können. Als ein Beispiel erlaubt in dem Fall, dass sechzehn Differenzsignalleitungen bereitgestellt werden, das herkömmliche Verfahren eine Übertragung von acht Kanalsignalen, während die vorliegende Ausführungsform die Übertragung von fünfzehn Kanalsignalen erlaubt. Im Vergleich mit den herkömmlichen Verfahren nimmt die Reduzierung der Anzahl von Signalleitungen, die durch die vorliegende Ausführungsform umgesetzt wird, mit steigender Anzahl von Signalleitungen zu.
6 zeigt eine Darstellung zur Beschreibung eines Verfahrens zur Überlappung von Differenzsignalen von M beliebigen Differenzkanälen aus einer Mehrzahl von Kanälen und zur Übertragung des Überlappungsergebnisses zu jeder Signalleitung in einer erfindungsgemäßen Differenzsignalübertragungsvorrichtung. Das Differenzsignalübertragungsverfahren überträgt Differenzsignale von N-1 Kanälen unter Verwendung von N Signalleitungen, wobei N = 2^M und M eine beliebige natürliche Zahl ist, vorzugsweise eine natürliche Zahl größer als 2. 6 zeigt einen Fall, in dem M gleich 3 ist und daher werden Differenzsignale von 7 Kanälen über 8 Signalleitungen übertragen.
Unter Bezugnahme auf 6 umfasst ein erstes Differenzsignalpaar für einen ersten Kanal CH1 ein erstes Differenzsignal CH1(+) und ein zweites Differenzsignal CH1(–) mit entgegengesetzten Phasen. Analog umfassen die Differenzsignalpaare für einen zweiten Kanal CH2 bis siebten Kanal CH7 jeweils ein erstes und ein zweites Differenzsignal CH2(+), CH2(–) bis CH7(+), CH7(–), wobei jedes Paar ein erstes und zweites Differenzsignal mit entgegengesetzten Phasen aufweist.
Das erste und zweite Differenzsignal eines ersten Satzes von 2^M-1 Kanalsignalen unter den 2^M-1 Kanalsignalen werden jeweils den 2^M Signalleitungen zur Verfügung gestellt. Bei dem Beispiel dieser Ausführungsform ist 2^M-1 = 4, da M gleich 3 ist. Daher werden die Differenzsignalpaare des ersten bis vierten Kanals CH1 bis CH4 jeweils der ersten bis achten Signalleitung 301 bis 308 zur Verfügung gestellt, wie in 6 dargestellt ist. Das bedeutet, dass das erste und zweite Differenzsignal CH1(+) und CH1(–) des ersten Kanals CH1 der benachbarten ersten bzw. zweiten Signalleitung 301 bzw. 302 zur Verfügung gestellt werden. Das erste und zweite Differenzsignal CH2(+) und CH2(–) des zweiten Kanals CH2 werden der benachbarten dritten bzw. vierten Signalleitung 303 bzw. 304 zur Verfügung gestellt. Das erste und zweite Differenzsignal CH3(+) und CH3(–) des dritten Kanals CH3 werden der benachbarten fünften bzw. sechsten Signalleitung 305 bzw. 306 zur Verfügung gestellt. Schließlich werden das erste und zweite Differenzsignal CH4(+) und CH4(–) des vierten Kanals CH4 der benachbarten siebten bzw. achten Signalleitung 307 bzw. 308 zur Verfügung gestellt. Obwohl das erste und zweite Differenzsignal CH1(+), CH1(–) bis CH4(+), CH4(–) des ersten bis vierten Kanals CH1 bis CH4 sequentiell der ersten bis achten Signalleitung 301 bis 308 bereitgestellt werden, ist die Erfindung nicht auf eine solche sequentielle Anordnung beschränkt.
Weiter werden unter Bezugnahme auf 6 das erste und zweite Differenzsignal eines zweiten Satzes von 2^M-2 Kanalsignalen unter den verbleibenden 2^M-1-1 Kanalsignalen jeweils verschiedenen Paaren von Signalleitungen unter den 2^M Signalleitungen zur Verfügung gestellt. Bei diesem Beispiel ist 2^M-2 = 2, da M gleich 3 ist. Daher werden zwei der verbleibenden Differenzsignale CH5, CH6 und CH7 an die Paare der Signalleitungen 301 bis 308 angelegt. Bei diesem besonderen Beispiel wird das Differenzsignal CH5(+) an ein Signalleitungspaar 300a angelegt, das aus den Signalleitungen 301 und 302 besteht. Das Differenzsignal CH5(–) wird an ein Signalleitungspaar 300b angelegt, das aus den Signalleitungen 303 und 304 besteht. Das Differenzsignal CH6(+) wird an ein Signalleitungspaar 300c angelegt, das aus den Signalleitungen 305 und 306 besteht. Das Differenzsignal CH6(–) wird an ein Signalleitungspaar 300d angelegt, das aus den Signalleitungen 307 und 308 besteht. Wieder ist die Erfindung nicht auf das in 6 dargestellte Beispiel mit der sequentiellen Anordnung beschränkt.
Schließlich werden das erste und zweite Differenzsignal des verbleibenden Satzes von 2^M-3 Kanalsignalen jeweils zwei verschiedenen Paaren von Signalleitungen unter den 2^M Signalleitungen zur Verfügung gestellt. Bei dieser Ausführungsform ist 2^M-3 = 1, da M gleich 3 ist. Bei diesem Beispiel ist das eine verbleibende Kanalsignal des Kanalsignal CH7. Es sei angenommen, dass der eine des fünften bis siebten Kanals, aber außer dem ersten bis vierten Kanal CH1 bis CH4, unter dem ersten bis siebten Kanal CH1 bis CH7 der Kanal CH7 ist. Das bedeutet, dass das erste Differenzsignal CH7(+) des siebten Kanals CH7 gleichzeitig an die erste bis vierte Signalleitung 301 bis 304 angelegt wird, da das erste Differenzsignal CH7(+) des siebten Kanals CH7 gleichzeitig an beide benachbarte Signalleitungspaare 300a und 300b unter den vier Signalleitungspaaren 300a bis 300d angelegt wird. Da das zweite Differenzsignal CH7(–) des siebten Kanals CH7 gleichzeitig an beide benachbarte Signalleitungspaare 300c und 300d angelegt ist, wird das zweite Differenzsignal CH7(–) des siebten Kanals CH7 gleichzeitig an die fünfte bis achte Signalleitung 305 bis 308 angelegt. Wieder ist die Erfindung nicht auf das in 6 dargestellte Beispiel mit der sequentiellen Anordnung beschränkt.
Entsprechend der vorliegenden Ausführungsform werden die 2^M-1 Kanalsignale in M verschiedene Sätze von Kanalsignalen aufgeteilt. Jeder m-te Satz, wobei m gleich 1 bis M ist, umfasst 2^M-m Kanalsignale. Zudem wird jedes der ersten und zweiten Differenzsignale eines jeden m-ten Satzes von Kanalsignalen an 2^m-1 der 2^M Signalleitungen angelegt. Außerdem umfasst jede der 2^M Signalleitungen M überlappende erste oder zweite Differenzsignale der 2^M-1 Kanalsignale.
Bei dem Beispiel gemäß 6 werden die Kanalsignale CH1 bis CH7 in drei Sätze aufgeteilt (M = 3). Der erste Satz (m = 1) von CH1 bis CH4 umfasst vier Kanalsignale, da 2^M-m = 4 ist, der zweite Satz (m = 2) von CH5 und CH6 umfasst zwei Kanalsignale, da 2^M-m = 2 ist, der dritte Satz (m = 3) von CH7 umfasst ein Kanalsignal, da 2^M-m = 1 ist. Es wird wieder angemerkt, dass die Kanalsignale innerhalb eines jeden Satzes nicht sequentiell angeordnet sein müssen.
Die Differenzsignale CH1(+) und CH1(–) des ersten Satzes von Kanälen CH1 bis CH4 sind jeweils mit einer (2^m-1 = 1) der Signalleitungen 301 bis 308 verbunden, wie aus 6 ersichtlich ist. Die Differenzsignale CH1(+) und CH1(–) des zweiten Satzes von Kanälen CH5 bis CH6 sind jeweils mit zwei (2^m-1 = 2) der Signalleitungen 301 bis 308 verbunden, wie aus 6 ersichtlich ist. Die Differenzsignale CH1(+) und CH1(–) des dritten Satzes von Kanälen CH7 sind jeweils mit vier (2^m-1 = 4) der Signalleitungen 301 bis 308 verbunden, wie aus 6 ersichtlich ist.
Wie oben ausgeführt ist, umfasst jede der Signalleitungen M überlappende Differenzsignale. Diese überlappenden Differenzsignale können als Pseudodifferenzsignale bezeichnet werden. Im Beispiel gemäß 6 umfasst jede der Signalleitungen 301 bis 308 drei überlappende Differenzsignale, die gleichzeitig angelegt sind. Insbesondere sind an die erste Signalleitung 301 die ersten Differenzsignale CH1(+), CH5(+) und CH7(+) angelegt, an die zweite Signalleitung 302 sind das zweite Differenzsignal CH1(–) und die ersten Differenzsignale CH5(+) und CH7(+) angelegt, an die dritte Signalleitung 303 sind die ersten Differenzsignale CH2(+) und CH7(+) und das zweite Differenzsignal CH5(–) angelegt, an die vierte Signalleitung 304 sind die zweiten Differenzsignale CH2(–) und CH5(–) und das erste Differenzsignal CH7(+) angelegt, an die fünfte Signalleitung 305 sind die ersten Differenzsignale CH3(+) und CH6(+) und das zweite Differenzsignal CH7(–) angelegt, an die sechste Signalleitung 306 sind die zweiten Differenzsignale CH3(–) und CH7(–) und das erste Differenzsignal CH6(+) angelegt, an die siebte Signalleitung 307 sind das erste Differenzsignal CH4(+) und die zweiten Differenzsignale CH6(–) und CH7(–) angelegt, und an die achte Signalleitung 308 sind die zweiten Differenzsignale CH4(–), CH6(–) und CH7(–) angelegt.
7 zeigt eine Matrix für ein Differenzsignalkonvertierungsverfahren gemäß einer Ausführungsform der Erfindung. Unter Bezugnahme auf die 4 und 7 zeigen die 7(a) und 7(b) einen Fall, in dem Signale, die den Signalleitungen von Kanälen zur Verfügung gestellt werden, durch eine Matrix ausgedrückt werden, wobei V_{P_1}, V_{P_2}, ..., V_{P_N-1}, V_{P_} _N die den entsprechenden Signalleitungen 301 bis 30N zur Verfügung gestellten Signalpegel bezeichnen, und V_{L_1}, V_{L_2}, ..., V_{L_2M-1} sind Signalpegel, die den entsprechenden Kanälen CH1 bis CH2^M-1 zur Verfügung gestellt werden. 7(c) zeigt die korrespondierende Matrix SM^-1, wenn N = 4. Die 7(d) und 7(e) zeigen die korrespondierende Matrix SM^-1, wenn N = 8, bzw. die korrespondierende Matrix SM^-1, wenn N = 16. Unter Bezugnahme auf 7 können, wenn die Anzahl N der Signalleitungen 4 ist (N = 4), drei Differenzsignale, außer 1/2, 1/2, 1/2 und ½, übertragen werden. Wenn N = 8 ist, können sieben Differenzsignale, außer 1/8, 1/8, ..., 1/8, 1/8, übertragen werden, und wenn N = 16 ist, können 15 Differenzsignale, außer 1/16, 1116, 1/16, ..., 1/16, 1/16, 1/16, übertragen werden.
Hierbei sind unter den Differenzsignalen die Differenzsignale 1/4, 1/4, – 1/4 und –1/4, wenn N = 4, 1/8, 1/8, 1/8, 1/8, –1/8, –1/8, –1/8, –1/8, wenn N = 8, und 1/16, 1/16, ..., 1/16, 1/16, –1/16, –1/16, ..., –1/16, –1/16, wenn N = 16, keine Differenzsignale, wenn sie von einem Paar benachbarter Signalleitungen betrachtet werden, werden jedoch als Differenzsignale 1 und –1 angesehen, wenn sie aus dem Fernfeld betrachtet werden, und widerstehen daher elektromagnetischer Interferenz (EMI). Die Signale werden als Pseudodifferenzsignale bezeichnet. Unter Bezugnahme auf die 6 und 7 werden, wenn 7 Kanalsignale über 8 Signalleitungen übertragen werden, vier Kanalsignale CH1 bis CH4 in einem Format eines Differenzsignals 1-1 übertragen, zwei Kanalsignale CH5 und CH6 werden in einem Format eines Pseudodifferenzsignals 11-1-1 übertragen und das verbleibende Kanalsignal wird in einem Format eines Pseudodifferenzsignals 1111-1-1-1-1 übertragen. Entsprechend werden, wenn 2^M-1 Kanalsignale über 2^M Signalleitungen übertragen werden, 2^M-1 Kanalsignale als Differenzsignale übertragen, und die verbleibenden 2^M-1-1 Kanalsignale werden als Pseudodifferenzsignale übertragen.
8 zeigt ein Beispiel einer erfindungsgemäßen Ausgabetreiberschaltung 100 zur Implementierung des Differenzsignalübertragungsverfahrens gemäß dem oben beschriebenen Ausführungsbeispiel der Erfindung. Die Ausgabetreiberschaltung 100 wird verwendet, um die Differenzsignale von 2^M-1 Kanälen CH1 bis CH2^M-1 über 2^M(= N) Signalleitungen zu übertragen. 8 zeigt den Fall, wenn M = 3 ist. Unter Bezugnahme auf 8 umfasst die Ausgabetreiberschaltung 100 einen Signalkonverter 110, der jeweils die Kanalsignale CH1 bis CH7 in Differenzsignalpaare CH1(+), CH1(–) bis CH7(+), CH7(–) konvertiert, und eine Signalüberlappungseinheit 120, welche die Differenzsignalpaare CH1(+), CH1(–) bis CH7(+), CH7(–) empfängt und eine Mehrzahl von Überlappungssignalen S1 bis S8 erzeugt.
Der Signalkonverter 110 umfasst 2^M-1 Ausgabepuffer 111 bis 117. Jeder Ausgabepuffer 111 bis 117 empfängt eines der Kanalsignale CH1 bis CH7 und erzeugt ein korrespondierendes Differenzsignalpaar CH1(+), CH1(–) mit entgegengesetzten Phasen.
Die Signalüberlappungseinheit 120 umfasst 2^M Addierer 121 bis 128, die jeweils drei von verschiedenen Ausgabepuffern 111 bis 117 zur Verfügung gestellte Differenzsignale empfangen. Es wird hier angemerkt, dass die Konfiguration gemäß 8 mit der vorher unter Bezugnahme auf 6 beschriebenen Konfiguration korrespondiert. In 6 werden an die achte Signalleitung 308 beispielsweise die zweiten Differenzsignale CH4(–), CH6(–) und CH7(–) angelegt. Analog werden in 8 die zweiten Differenzsignale CH4(–), CH6(–) und CH7(–) an den Addierer 128 angelegt, dessen Ausgang mit der Signalleitung 308 verbunden ist.
Die 2^M-1 Ausgabepuffer werden in M Sätze aufgeteilt, wobei die Ausgabepuffer eines jeden m-ten Satzes mit m = 1 bis M eine Verstärkung X von 2^-m aufweisen. Im Beispiel gemäß 8 bilden der erste bis vierte Ausgabepuffer 111 bis 114 einen ersten Satz (m = 1), in dem die entsprechenden Verstärkungen Xa = Xb = Xc = Xd = 1/2 sind. Der fünfte und sechste Ausgabepuffer 115 und 116 bilden einen zweiten Satz (m = 2), in dem die entsprechenden Verstärkungen Xe = Xf = 1/4 sind. Der siebte Ausgabepuffer 117 bildet einen dritten Satz (m = 3), in dem die Verstärkung Xg = 1/8 ist.
Der erste Addierer 121 addiert das erste Differenzsignal CH1(+) des ersten Kanals CH1, das erste Differenzsignal CH5(+) des fünften Kanals CH5 und das erste Differenzsignal CH7(+) des siebten Kanals CH7, erzeugt ein Überlappungssignal S1 und stellt das Überlappungssignal S1 als Pseudodifferenzsignal der ersten Signalleitung 301 der Verbindungseinheit 300 zur Verfügung. Der zweite Addierer 122 addiert das zweite Differenzsignal CH1(–) des ersten Kanals CH1, das erste Differenzsignal CH5(+) des fünften Kanals CH5 und das erste Differenzsignal CH7(+) des siebten Kanals CH7, erzeugt ein Überlappungssignal S2 und stellt das Überlappungssignal S2 als Pseudodifferenzsignal der zweiten Signalleitung 302 zur Verfügung. Der dritte Addierer 123 addiert das erste Differenzsignal CH2(+) des zweiten Kanals CH2, das zweite Differenzsignal CH5(–) des fünften Kanals CH5 und das erste Differenzsignal CH7(+) des siebten Kanals CH7, erzeugt ein Überlappungssignal S3 und stellt das Überlappungssignal S3 als Pseudodifferenzsignal der dritten Signalleitung 303 zur Verfügung. Der vierte Addierer 124 addiert das zweite Differenzsignal CH2(–) des zweiten Kanals CH2, das zweite Differenzsignal CH5(–) des fünften Kanals CH5 und das erste Differenzsignal CH7(+) des siebten Kanals CH7, erzeugt ein Überlappungssignal S4 und stellt das Überlappungssignal S4 als Pseudodifferenzsignal der vierten Signalleitung 304 zur Verfügung.
Der fünfte Addierer 125 addiert das erste Differenzsignal CH3(+) des dritten Kanals CH3, das erste Differenzsignal CH6(+) des sechsten Kanals CH6 und das zweite Differenzsignal CH7(–) des siebten Kanals CH7, erzeugt ein Überlappungssignal S5 und stellt das Überlappungssignal S5 als Pseudodifferenzsignal der fünften Signalleitung 305 zur Verfügung. Der sechste Addierer 126 addiert das zweite Differenzsignal CH3(–) des dritten Kanals CH3, das erste Differenzsignal CH6(+) des sechsten Kanals CH6 und das zweite Differenzsignal CH7(–) des siebten Kanals CH7, erzeugt ein Überlappungssignal S6 und stellt das Überlappungssignal S6 als Pseudodifferenzsignal der sechsten Signalleitung 306 zur Verfügung. Der siebte Addierer 127 addiert das erste Differenzsignal CH4(+) des vierten Kanals CH4, das zweite Differenzsignal CH6(–) des sechsten Kanals CH6 und das zweite Differenzsignal CH7(–) des siebten Kanals CH7, erzeugt ein Überlappungssignal S7 und stellt das Überlappungssignal S7 als Pseudodifferenzsignal der siebten Signalleitung 307 zur Verfügung. Der achte Addierer 128 addiert das zweite Differenzsignal CH4(–) des vierten Kanals CH4, das zweite Differenzsignal CH6(–) des sechsten Kanals CH6 und das zweite Differenzsignal CH7(–) des siebten Kanals CH7, erzeugt ein Überlappungssignal S8 und stellt das Überlappungssignal S8 als Pseudodifferenzsignal der achten Signalleitung 308 zur Verfügung.
9 zeigt ein Schaltbild eines Ausführungsbeispiels eines der Addierer 121 bis 128, der in der in 8 dargestellten Ausgabetreiberschaltung 100 angeordnet ist. Wie in den vorherigen Beispielen zeigt der Addierer gemäß 9 das Beispiel, in dem M = 3 ist. Unter Bezugnahme auf 9 umfasst der Addierer Eingabeanschlüsse für sechs (2M) Eingabesignale I1 bis I6, einen Operationsverstärker OP1 und Widerstände R11 bis R18. Wie nachfolgend beschrieben wird, werden nur drei (M) Eingabesignale aktuell an jeden der Addierer 121 bis 128 angelegt (siehe 8), obwohl sechs Eingabesignale dargestellt sind. Das bedeutet, dass die zweiten Differenzsignale (–) oder Signale (wenn vorhanden) unter den Signalen, die von den entsprechenden Ausgabepuffern 111 bis 117 zur Verfügung gestellt werden, als Eingabesignale I4 bis I6 angelegt werden, und die ersten Differenzsignale (+) oder Signale (wenn vorhanden) unter den Signalen, die von den entsprechenden Ausgabepuffern 111 bis 117 zur Verfügung gestellt werden, als Eingabesignale I1 bis I3 angelegt werden. Die Eingabesignale I4 bis I6 werden über die Widerstände R11 bis R13, die zueinander parallel geschaltet sind, einem invertierten Anschluss (–) des Operationsverstärkers OP1 zugeführt. Die Eingabesignale I1 bis I3 werden über die Widerstände R14 bis R16, die zueinander parallel geschaltet sind, einem nicht invertierten Anschluss (+) des Operationsverstärkers OP1 zugeführt.
Wenn die Widerstände R11 bis R18 den gleichen Widerstandswert aufweisen, nimmt ein Ausgabesignal OUT1 der Addierer 121 bis 128, das jeder der Signalleitungen 301 bis 308 zur Verfügung gestellt wird, einen Wert von OUT1 = I1 + I2 + I3 – I4 – I5 – I6 an. Für den Fall des Addierers 121 werden die Differenzsignale CH1(+), CH5(+) und CH7(+) beispielsweise als Eingabesignale I1, I2 und I3 zur Verfügung gestellt, wodurch das Ausgabesignal OUT1 den Wert OUT1 = CH1(+) + CH5(+) + CH7(+) annimmt, wie aus der nachfolgenden Tabelle 1 ersichtlich ist. Für den Fall des Addierers 122 werden die Differenzsignale CH5(+), CH7(+) und CH1(–) als Eingabesignale I1, I2 und I4 zur Verfügung gestellt, wodurch das Ausgabesignal OUT1 den Wert OUT1 = I1 + I2 + I4 = CH5(+) + CH7(+) + CH1(–) annimmt. Die Ausgabesignale OUT1 für die verbleibenden Addierer 123 bis 128 sind nachfolgend in Tabelle 1 dargestellt. Wie aus 8 ersichtlich ist, werden die Addierer 121 bis 128, wenn nicht invertierte Ausgaben und invertierte Ausgaben beide als Ausgaben der Kanäle CH1 bis CH7 erzeugt werden, nur für eine Summenbildung verwendet, wenn die Ausgaben der Kanäle CH1 bis CH7 jedoch alle mit nur einem Vorzeichen nicht invertierter Ausgaben oder invertierter Ausgaben erzeugt werden, erzeugen die Addierer 121 bis 128 Ausgabesignale unter Verwendung sowohl von Addition als auch Subtraktion.
Tabelle 1
10 zeigt eine Eingabetreiberschaltung 200 zur Übertragung von Differenzsignalen entsprechend einer Ausführungsform der Erfindung. Unter Bezugnahme auf 10 empfängt die Eingabetreiberschaltung 200 N(=2^M) Pseudodifferenzsignale von jeweils N Signalleitungen 301 bis 30N und stellen 2^M-1 Ausgabekanalsignale CH1' bis CH2^M-1' wieder her. Wie nachfolgend detaillierter beschrieben wird, werden die 2^M-1 Ausgabekanalsignale in M Sätze von Kanalsignalen aufgeteilt, wobei jeder m-te Satz Kanalsignale mit m = 1 bis M 2^M-m Kanalsignale umfasst.
Um die 2^M-m Kanalsignale jedes m-ten Satzes wiederherzustellen, überlappt die Eingabetreiberschaltung 200 Pseudodifferenzsignale von 2^m der Signalleitungen 301 bis 30N.
11 zeigt ein Beispiel, in dem M gleich 3 ist, und entsprechend werden die Ausgabekanalsignale CH1' bis CH7' in drei Sätze aufgeteilt. Das bedeutet, dass der erste Satz (m = 1) vier Kanalsignale CH1' bis CH4' umfasst, der zweite Satz (m = 2) umfasst zwei Kanalsignale CH5' bis CH6' und der dritte Satz (m = 3) umfasst ein Kanalsignal CH7'. Es wird jedoch angemerkt, dass die Kanalsignale innerhalb eines jeden Satzes nicht sequentiell angeordnet sein müssen.
Die Ausgabekanalsignale des ersten Satzes (m = 1) von Kanalsignalen CH1' bis CH4' werden durch Überlappen von Differenzsignalen von zwei (2^m = 2) der Signalleitungen 301 bis 30N wiederhergestellt. In diesem Beispiel werden die überlappenden Pseudodifferenzsignale von benachbarten Paaren 300a bis 300d der Signalleitungen erhalten, wie aus 11 ersichtlich ist. Insbesondere wird der Ausgabekanal CH1' durch Überlappen von Pseudodifferenzsignalen der Signalleitungen 301 und 302 wiederhergestellt, der Ausgabekanal CH2' wird durch Überlappen der Pseudodifferenzsignale der Signalleitungen 303 und 304 wiederhergestellt, der Ausgabekanal CH3' wird durch Überlappen der Pseudodifferenzsignale der Signalleitungen 305 und 306 wiederhergestellt, und der Ausgabekanal CH4' wird durch Überlappen der Pseudodifferenzsignale der Signalleitungen 307 und 308 wiederhergestellt.
Die Ausgabekanalsignale des zweiten Satzes (m = 2) von Ausgabekanalsignalen CH5' und CH6' werden durch Überlappen von Pseudodifferenzsignalen von vier (2^m = 4) der Signalleitungen 301 bis 30N wiederhergestellt. In diesem Beispiel werden die überlappenden Pseudodifferenzsignale von benachbarten Sätzen von vier der Signalleitungen 301 bis 308 erhalten, wie aus 11 ersichtlich ist. Insbesondere wird der Ausgabekanal CH5' durch Überlappen der Pseudodifferenzsignale der Signalleitungen 301 bis 304 wiederhergestellt, und der Ausgabekanal CH6' wird durch Überlappen der Pseudodifferenzsignale der Signalleitungen 305 bis 306 wiederhergestellt.
Die Ausgabekanalsignale des dritten Satzes (m = 3) von Ausgabekanalsignalen CH8' werden durch Überlappen von Differenzsignalen von acht (2^m = 8) der Signalleitungen 301 bis 30N wiederhergestellt. In diesem Beispiel werden die überlappenden Pseudodifferenzsignale von allen der Signalleitungen 301 bis 308 erhalten, wie aus 11 ersichtlich ist.
12 zeigt eine Matrix für ein Verfahren zum Überlappen von Signalen, die von 2^M(=N) Signalleitungen 301 bis 30N bereitgestellt werden, und Wiederherstellen von 2^M-1 Kanalsignalen CH1 bis CH2^M-1 aus Differenzsignalen gemäß einer Ausführungsform der vorliegenden Erfindung. 12(a) zeigt eine Matrix, die eine Theorie zeigt, durch die Kanalsignale wiederhergestellt werden. Die 12(b) 12(c) und 12(d) zeigen jeweils einen Wert SM, wenn M = 2 ist, einen Wert SM, wenn M = 3 ist, bzw. einen Wert SM, wenn M = 4 ist. Wie aus den 12(b), 12(c) und 12(d) ersichtlich ist, werden 2^M-1 Differenzsignale außer für einen gemeinsamen Modus, der durch 1111 und 11..11 ausgedrückt wird, über 2^M Signalleitungen übertragen. Unter Bezugnahme auf die 11 und 12 werden, wenn ursprüngliche Kanalsignale CH1' bis CH7' unter Verwendung von Überlappungssignalen, die über acht Signalleitungen 301 bis 308 bereitgestellt werden, wiederhergestellt werden, die vier Kanalsignale CH1' bis CH4' durch Überlappung der Überlappungssignale von entsprechenden Signalleitungspaaren 300a, 300b, 300c und 300d im Format von Differenzsignalen wiederhergestellt. Die zwei Kanalsignale CH5' bis CH6' werden durch Überlappung der Überlappungssignale von zwei benachbarten Signalleitungspaaren (300a, 300b) und (300c, 300d) im Format von Pseudodifferenzsignalen wiederhergestellt. Das verbleibende Kanalsignal CH7' wird durch Überlappung der Überlap pungssignale der vier benachbarten Signalleitungspaare 300a bis 300d im Format von Pseudodifferenzsignalen wiederhergestellt. Entsprechend überlappen, wenn über 2^M Signalleitungen übertragene Differenzsignale in 2^M-1 Kanalsignale wiederhergestellt werden, 2^M-1 Kanalsignale und werden in einem Format von Differenzsignalen wiederhergestellt, und die verbleibenden 2^M-1-1 Kanalsignale überlappen und werden in einem Format von Pseudodifferenzsignalen wiederhergestellt.
13 zeigt ein Schaltbild eines Beispiels einer erfindungsgemäßen Eingabetreiberschaltung 200. Unter Bezugnahme auf 13 umfasst die Eingabetreiberschaltung 200 2^M-1 Addierer 211 bis 217. Die 2^M-1 Addierer sind in M Sätze von Addierern aufgeteilt, wobei jeder Addierersatz 2^M-m Addierer (mit m = 1 bis M) umfasst. Im Beispiel von 13 ist M = 3 und entsprechend werden die Addierer 211 bis 217 in drei Sätze aufgeteilt. Das bedeutet, dass der erste Satz (m = 1) vier (2^M-m = 4) Addierer 211 bis 214 umfasst, der zweite Satz (m = 2) umfasst zwei (2^M-m = 2) Addierer 215 bis 216 und der dritte Satz (m = 3) umfasst einen (2^M-m = 1) Addierer 217. Es wird jedoch angemerkt, dass die Addierer innerhalb eines jeden Satzes nicht sequentiell angeordnet sein müssen.
Die Addierer 211 bis 214 des ersten Satzes (m = 1) überlappen Differenzsignale von zwei (2^m = 2) der Signalleitungen 301 bis 30N. In diesem Beispiel werden die Überlappungssignale von benachbarten Paaren 300a bis 300d der Signalleitungen erhalten, wie aus 13 ersichtlich ist. Insbesondere wird der Ausgabekanal CH1' durch den Addierer 211 wiederhergestellt, der Differenzsignale von den Signalleitungen 301 und 302 überlappt, der Ausgabekanal CH2' wird durch den Addierer 212 wiederhergestellt, der Differenzsignale von den Signalleitungen 303 und 304 überlappt, der Ausgabekanal CH3' wird durch den Addierer 213 wiederhergestellt, der Differenzsignale von den Signalleitungen 306 und 306 überlappt, und der Ausgabekanal CH4' wird durch den Addierer 214 wiederhergestellt, der Differenzsignale von den Signalleitungen 307 und 308 überlappt.
Die Addierer 215 und 216 des zweiten Satzes (m = 2) überlappen Differenzsignale von vier (2^m = 4) der Signalleitungen 301 bis 30N. In diesem Beispiel werden die Überlappungssignale von benachbarten Sätzen von vier der Signalleitungen 301 bis 308 erhalten, wie aus 13 ersichtlich ist. Insbesondere wird der Ausgabekanal CH5' durch den Addierer 215 wiederhergestellt, der Pseudodifferenzsignale von den Signalleitungen 301 bis 304 überlappt, und der Ausgabekanal CH6' wird durch den Addierer 216 wiederhergestellt, der Pseudodifferenzsignale von den Signalleitungen 305 bis 306 überlappt.
Der Addierer 217 des dritten Satzes (m = 3) überlappt Pseudodifferenzsignale von acht (2^m = 8) der Signalleitungen 301 bis 30N. In diesem Beispiel werden die überlappenden Pseudodifferenzsignale von allen der Signalleitungen 301 bis 308 erhalten, wie aus 13 ersichtlich ist.
14 zeigt ein Schaltbild eines Ausführungsbeispiels eines der Addierer 211 bis 217, die in der in 13 dargestellten Eingabetreiberschaltung 200 angeordnet sind. Wie in den vorherigen Beispielen zeigt der Addierer gemäß 14 das Beispiel, in dem M = 3 ist. Unter Bezugnahme auf 14 umfasst der Addierer Eingabeanschlüsse für acht (2^M) Eingabesignale I1 bis I8, einen Operationsverstärker OP2 und Widerstände R21 bis R30. Wie nachfolgend beschrieben wird, werden, obwohl acht Eingabesignale dargestellt sind, nur zwei (2^m) Eingabesignale aktuell an jeden der Addierer 211 bis 214 des ersten Satzes (m = 1) angelegt, nur vier (2^m) Eingabesignale werden tatsächlich an jeden der Addierer 215 und 216 des zweiten Satzes (m = 2) angelegt, und alle acht (2^m) Eingabesignale werden aktuell an den Addierer 217 des dritten Satzes (m = 3) angelegt. Die zweiten Differenzsignale (–) oder Signale (wenn vorhanden) unter den Pseudodifferenzsignalen, die von den Signallei tungen 301 bis 308 bereitgestellt werden, werden als Eingabesignale I5 bis I8 angelegt, und die ersten Differenzsignale (+) oder Signale (wenn vorhanden) unter den Pseudodifferenzsignalen, die von den entsprechenden Signalleitungen 301 bis 308 bereitgestellt werden, werden als Eingabesignale I1 bis I4 angelegt. Die Eingabesignale I5 bis I8 werden über die Widerstände R21 bis R24, die zueinander parallel geschaltet sind, einem invertierten Anschluss (–) des Operationsverstärkers OP2 zugeführt. Die Eingabesignale I1 bis I4 werden über die Widerstände R25 bis R28, die zueinander parallel geschaltet sind, einem nicht invertierten Anschluss (+) des Operationsverstärkers OP2 zugeführt.
In der vorliegenden Ausführungsform weisen die Widerstände R21 bis R30 den gleichen Widerstandswert auf, und entsprechend nimmt ein Ausgabesignal OUT2 von jedem der Addierer 211 bis 217 einen Wert von OUT2 = I1 + I2 + I3 + I4 – I5 – I6 – I7 – I8 an. Für den Fall des Addierers 211 wird ein von der ersten Signalleitung 301 bereitgestelltes Signal an den Eingabeanschluss I1 angelegt, und ein von der zweiten Signalleitung 302 bereitgestelltes Signal wird an den Eingabeanschluss I5 angelegt. Wie vorher ausgeführt wurde, sind die entsprechenden Verstärkungen (X) der Ausgabepuffer 111 bis 117 der Ausgabetreiberschaltung 100 a = b = c = d = 1/2, e = f = 1/4 und g = 1/8, wie aus 8 ersichtlich ist. Entsprechend nimmt ein an die erste Signalleitung 301 angelegtes überlappendes Pseudodifferenzsignal aktuell einen Wert {1/2CH1(+) + 1/4CH5(+) + 1/8CH7(+)} an, und ein an die zweite Signalleitung 302 angelegtes überlappendes Pseudodifferenzsignal nimmt aktuell einen Wert {1/2CH1(–) + 1/4CH5(+) + 1/8CH7(+)} an. Entsprechend erfüllt das Ausgabesignal OUT2 des Addierers 211 die nachfolgende Gleichung. OUT2 = I1 – I5 = {1/2CH1(+) + 1/4CH5(+) + 1/8CH7(+)} – {(1/2CH1(–)) + 1/4CH5(+) + 1/8CH7(+)} = 1/2CH1(+) – {1/2CH1(–)}
Da das erste Differenzsignal CH1(+) und das zweite Differenzsignal CH1(–) des ersten Kanals CH1 Differenzsignale mit entgegengesetzten Phasen sind, nimmt das Ausgabesignal OUT2 des Addierers 211 den Wert CH1 an. Daher wird durch Überlappung von Signalen der benachbarten Signalleitungen 301 und 302 eines Signalleitungspaars 300a über den ersten Addierer 211 das erste Kanalsignal CH1' wiederhergestellt.
Die verbleibenden Addierer 212 bis 217 stellen effektiv ebenfalls die ursprünglichen Kanalsignale wieder her. Für den Fall des siebten Addierers 217 werden z.B. die von der ersten bis vierten Signalleitung 301 bis 304 bereitgestellten überlappenden Pseudodifferenzsignale an den invertierenden Eingang (–) des Operationsverstärkers OP2 angelegt, und die von der fünften bis achten Signalleitung 305 bis 308 bereitgestellten überlappenden Pseudodifferenzsignale werden an den nicht invertierenden Eingang (+) des Operationsverstärkers OP2 angelegt. Daher erfüllt das Ausgabesignal OUT2 des siebten Addierers 217 die nachfolgende Gleichung. OUT2 = I1 + I2 + I3 + I4 – I5 – I6 – I7 – I8 = {1/2CH1(+) + 1/4CH5(+) + 1/8CH7(+)} + {–1/2CH1(–) + 1/4CH5(+) + 1/8CH7(+)} + {1/2CH2(+) – 1/4CH5(–) + 1/8CH7(+)} + {(–1/2CH2(–)) – 1/4CH5(–) + 1/8CH7(+)} – {1/2CH3(+) + 1/4CH6(+) – 1/8CH7(–)} – {-1/2CH3(–) + 1/4CH6(+) – 1/8CH7(–)} – {1/2CH4(+) – 1/4CH6(–) – 1/8CH7(–)} – {–1/2CH4(–) – 1/4CH6(–) – 1/8CH7(–)} = 1/4{2CH5(+)} + 1/8{2CH7(+)} – 1/4{2CH5(–)} + 1/8{2CH7(+)} – 1/4{2CH6(+)} – 1/8{–2CH7(–)} – 1/4{–CH6(–)} –1/8{–2CH7(–)} = 1/8{4CH7(+)} – 1/8{–4CH7(–)}
Da das erste Differenzsignal CH7(+) und das zweite Differenzsignal CH7(–) des siebten Kanals CH7 ein Differenzsignalpaar mit entgegenge setzten Phasen sind, nimmt das Ausgabesignal OUT2 des siebten Addierers 217 den Wert CH7 an. Entsprechend wird durch Überlappung von Signalen der benachbarten Signalleitungen (301, 302) bis (307, 308) von vier benachbarten Signalleitungspaaren 300a bis 300d über den siebten Addierer 217 das siebte Kanalsignal CH7' wiederhergestellt. Somit stellt die Eingabetreiberschaltung 200 unter Verwendung des oben beschriebenen Verfahrens Signale wieder her, die über die Signalleitungen 301 bis 30N übertragen werden, wodurch das erste bis siebte Kanalsignal CH1' bis CH7' wiederhergestellt werden, wie aus Tabelle 2 ersichtlich ist.
Tabelle 2
15 zeigt ein Konfigurationsdiagramm einer erfindungsgemäßen Differenzsignalübertragungsvorrichtung. Unter Bezugnahme auf 15 umfasst die Differenzsignalübertragungsvorrichtung eine Ausgabetreiberschaltung 100, eine Eingabetreiberschaltung 200 und eine Verbindungseinheit 300. Die Ausgabetreiberschaltung 100 weist die Konfiguration auf, die in den 4 und 6 bis 9 dargestellt ist, und die Eingabetreiberschaltung 200 weist die Konfiguration auf, die in den 10 bis 14 dargestellt ist. Die Verbindungseinheit 300 umfasst eine Mehrzahl von Signalleitungen 301 bis 30N. Die Ausgabetreiberschaltung 100 konvertiert die Kanalsignale CH1 bis CH2^M-1, die über eine Mehrzahl von Kanälen bereitgestellt werden, in Differenzsignale, überlappt die Differenzsignale von verschiedenen Kanälen und überträgt die überlappenden Signale über 2^M(=N) Signalleitungen 301 bis 30N. Die Verbindungseinheit 300 stellt Signale, die durch die Ausgabetreiberschaltung 100 bereitgestellt werden, über die Signalleitungen 301 bis 30N der Eingabetreiberschaltung 200 zur Verfügung. Die Eingabetreiberschaltung 200 empfängt Eingabesignale über die Signalleitungen 301 bis 30N und stellt eine Mehrzahl von Kanalsignalen CH1' bis CH2^M-1' wieder her.
In 15 ist eine Differenzsignalübertragungsvorrichtung dargestellt, in der Signale von der Ausgabetreiberschaltung 100 zur Eingabetreiberschaltung 200 übertragen werden. Es ist jedoch auch eine bidirektionale Datenübertragung möglich. Bei der bidirektionalen Datenübertragung kann die Ausgabetreiberschaltung 100 dual als Eingabetreiberschaltung 200 funktionieren und/oder die Eingabetreiberschaltung 200 kann dual als Ausgabetreiberschaltung 100 funktionieren.
16 zeigt ein Schaltbild einer erfindungsgemäßen Differenzsignalübertragungsvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung, in der M gleich 3 ist. Diese Figur kombiniert im Wesentlichen die Schaltbilder der vorher beschriebenen 13 und 15, und entsprechend wird hier zur Vermeidung von Wiederholungen auf eine detaillierte Beschreibung der 16 verzichtet. Es wird jedoch nochmals angemerkt, dass die Erfindung nicht auf die sequentielle Anordnung von Kanälen, Puffern, Addierern und Signalleitungen zur Definition der Überlappung von Differenzsignalen beschränkt ist. Faktoren wie Signalverzögerung und/oder Verdrahtungswiderstand können zu beliebigen anderen Überlappungskonfigurationen führen.
Die Differenzsignalübertragungsvorrichtung kann beispielsweise mit einem oder einer Mehrzahl von Halbleiterchips ausgerüstet sein. Die Eingabetreiberschaltung, die Ausgabetreiberschaltung und die Verbindungseinheit können beispielsweise in einem einzigen Chip integriert sein.
Alternativ können die Eingabetreiberschaltung, die Ausgabetreiberschaltung und die Verbindungseinheit getrennt auf zwei oder mehr Chips zur Verfügung gestellt werden.
Wie oben ausgeführt, ist es bei einem Differenzsignalübertragungsverfahren und bei einer Differenzsignalübertragungsvorrichtung gemäß Ausführungsformen der Erfindung durch Überlappung und Übertragung von Differenzsignalen auf Differenzkanälen zu Signalleitungen möglich, 2^M-1 Kanalsignale über 2^M Signalleitungen zu übertragen. Entsprechend ist die Anzahl von durch das Differenzsignalübertragungsverfahren und durch die Differenzsignalübertragungsvorrichtung gemäß Ausführungsformen der Erfindung übertragbaren Differenzkanalsignalen wesentlich größer als bei dem herkömmlichen Differenzsignalübertragungsverfahren. Zudem erhöht sich im Vergleich zu herkömmlichen Verfahren die Reduzierung der Anzahl von Signalleitungen, die durch die vorliegenden Ausführungsformen erzielt wird, mit steigender Anzahl von Kanälen.

Claims

Differenzsignalübertragungsverfahren mit folgenden Schritten: – Konvertieren von 2^M-1 ursprünglichen Signalen in 2^M-1 Differenzsignalpaare, wobei M eine ganze Zahl größer gleich 2 ist und wobei jedes Paar aus einem ersten Differenzsignal und einem zweiten Differenzsignal mit entgegengesetzten Phasen besteht, und – Übertragen der 2^M-1 Differenzsignalpaare zu 2^M Signalleitungen derart, dass wenigstens eine der 2^M Signalleitungen überlappende Differenzsignale von den ersten Differenzsignalen und den zweiten Differenzsignalen der 2^M-1 Differenzsignalpaare umfasst.
Differenzsignalübertragungsverfahren nach Anspruch 1, wobei die Übertragung der 2^M-1 Differenzsignalpaare zu den 2^M Signalleitungen umfasst, dass jeweils M Differenzsignale der ersten Differenzsignale und der zweiten Differenzsignale der 2^M-1 Differenzsignalpaare zum Erzeugen der 2^M überlappenden Differenzsignale überlappt und die 2^M überlappenden Differenzsignale übertragen werden, und wobei die 2^M überlappenden Differenzsignale, die zu den 2^M Signalleitungen übertragen werden, überlappt werden, um die ursprünglichen 2^M-1 Signale wiederherzustellen.
Differenzsignalübertragungsverfahren nach Anspruch 1 oder 2, wobei jede der 2^M Signalleitungen überlappende Differenzsignale wenigstens eines ersten Differenzsignals und wenigstens eines zweiten Differenzsignals von verschiedenen Differenzsignalpaaren umfasst.
Differenzsignalübertragungsverfahren nach einem der Ansprüche 1 bis 3, wobei jede der 2^M Signalleitungen M überlappende Differenzsignale umfasst, wobei die ursprünglichen 2^M-1 Differenzsignale in M verschiedene Sätze von ursprünglichen Signalen aufgeteilt werden, wobei jeder m-te Satz, mit 1 ≤ m ≤ M, 2^M-m ursprüngliche Signale umfasst und wobei jedes der ersten und zweiten Differenzsignale jedes m-ten Satzes von ursprünglichen Signalen an m der 2^M Signalleitungen angelegt wird.
Differenzsignalübertragungsverfahren mit folgenden Schritten: – Empfangen einer Mehrzahl von Differenzsignalen, die über 2^M Signalleitungen übertragen werden, wobei M eine ganze Zahl größer gleich 2 ist, und – Wiederherstellen von 2^M-1 ursprünglichen Signalen aus den Differenzsignalen, wobei die 2^M-1 ursprünglichen Signale in M Sätze von ursprünglichen Signalen aufgeteilt werden, wobei jeder m-te Satz, mit 1 ≤ m ≤ M, der ursprünglichen Signale 2^M-m ursprüngliche Signale umfasst und wobei jedes der 2^M-m ursprünglichen Signale eines jeden m-ten Satzes durch Überlappen der Differenzsignale von 2^m der Signalleitungen wiederhergestellt wird.
Differenzsignalübertragungsverfahren nach Anspruch 5, wobei wenigstens zwei der 2^m Signalleitungen Differenzsignale von verschiedenen ursprünglichen Signalen umfassen.
Differenzsignalübertragungsverfahren mit folgenden Schritten: – Konvertieren von 2^M-1 ursprünglichen Signalen in 2^M/2 Pseudodifferenzsignalpaare, wobei M eine ganze Zahl größer gleich 2 ist, und wobei jedes Pseudodifferenzsignalpaar aus einem ersten Pseudodifferenzsignal und einem zweiten Pseudodifferenzsignal mit entgegengesetzten Phasen besteht, und – Übertragen der 2^M/2 Pseudodifferenzsignalpaare an entsprechende 2^M Signalleitungen.
Differenzsignalübertragungsverfahren nach Anspruch 7, wobei die Konvertierung der 2^M-1 ursprünglichen Signale in 2^M/2 Pseudodifferenzsignalpaare umfasst: – Konvertieren der 2^M-1 ursprünglichen Signale in 2^M-1 Differenzsignalpaare, wobei jedes Paar aus einem ersten Differenzsignal und einem zweiten Differenzsignal mit entgegengesetzten Phasen besteht, und – Addieren von wenigstens einem ersten Differenzsignal und wenigstens einem zweiten Differenzsignal verschiedener Differenzsignalpaare, um ein erstes und ein zweites Pseudodifferenzsignal eines jeden Pseudodifferenzsignalpaars zu erhalten.
Differenzsignalübertragungsverfahren nach Anspruch 7 oder 8, wobei die 2^M-1 ursprünglichen Signale in M verschiedene Sätze von ursprünglichen Signalen aufgeteilt werden, wobei jeder m-te Satz, mit 1 ≤ m ≤ M, 2^M-m ursprüngliche Signale umfasst und wobei jedes der ersten und zweiten Differenzsignale eines jeden m-ten Satzes von ursprünglichen Signalen an m der 2^M Signalleitungen angelegt wird.
Differenzsignalübertragungsverfahren nach Anspruch 9, das des Weiteren ein Konvertieren der 2^M/2 Pseudodifferenzsignalpaare, die auf entsprechenden der 2^M Signalleitungen übertragen werden, in die 2^M-1 ursprüngliche Signale umfasst.
Differenzsignalübertragungsverfahren nach Anspruch 10, weiter umfassend: – Empfangen der 2^M/2 Pseudodifferenzsignalpaare von den entsprechenden 2^M Signalleitungen und – Wiederherstellen der 2^M-1 ursprünglichen Signale aus den Pseudodifferenzsignalen, wobei die 2^M-1 ursprünglichen Signale in M Sätze von ursprünglichen Signalen aufgeteilt werden, wobei jeder m-te Satz, mit 1 ≤ m ≤ M, der ursprünglichen Signale 2^M-m ursprüngliche Signale umfasst und wobei jedes der 2^M-m ursprünglichen Signale eines jeden m-ten Satzes durch Addieren der Pseudodifferenzsignale von 2^m der Signalleitungen wiederhergestellt wird.
Ausgabetreiberschaltung mit – einer Mehrzahl von Kanälen (CH1 bis CH2^M-1), die jeweils eines von 2^M-1 ursprünglichen binären Signalen zuführen, wobei M eine ganze Zahl größer gleich 2 ist, – einem Signalkonverter (110), der die 2^M-1 ursprünglichen Signale in 2^M-1 Differenzsignalpaare konvertiert, wobei jedes Differenzsignalpaar ein erstes Differenzsignal und ein zweites Differenzsignal mit entgegengesetzten Phasen umfasst, und – eine Signalüberlappungseinheit (120), die 2^M-1 Differenzsignalpaare auf 2^M Signalleitungen überlappt, so dass jede der 2^M Signalleitungen überlappende Differenzsignale von den ersten Differenzsignalen und den zweiten Differenzsignalen der 2^M-1 Differenzsignalpaare umfasst.
Ausgabetreiberschaltung nach Anspruch 12, wobei der Signalkonverter 2^M-1 Ausgabepuffer umfasst, von denen wenigstens zwei verschiedene Verstärkungen aufweisen.
Ausgabetreiberschaltung nach Anspruch 13, wobei die 2^M-1 Ausgabepuffer in M verschiedene Sätze von Ausgabepuffern aufgeteilt sind, wobei jeder m-te Satz, mit 1 ≤ m ≤ M, 2^M-m Ausgabepuffer umfasst und wobei die Verstärkung eines jeden Ausgabepuffers eines jeden m-ten Satzes gleich 2^-m ist.
Ausgabetreiberschaltung nach einem der Ansprüche 12 bis 14, wobei die Signalüberlappungseinheit 2^M Addierer umfasst, die jeweils M Differenzsignale von den 2^M-1 Differenzsignalpaaren addieren und je eines der 2^M Überlappungssignale erzeugen.
Ausgabetreiberschaltung nach Anspruch 15, wobei die M in jeden der 2^M Addierer eingegebenen Differenzsignale von verschiedenen Differenzsignalpaaren sind.
Eingabetreiberschaltung mit – einer Mehrzahl von Signalleitungen (301 bis 30N), die 2^M Pseudodifferenzsignale zuführen, und – einer Mehrzahl von Addierern (211 bis 217), die 2^M-1 ursprüngliche Signale aus den 2^M Pseudodifferenzsignalen wiederherstellen.
Eingabetreiberschaltung nach Anspruch 17, wobei die 2^M-1 ursprünglichen Signale in M verschiedene Sätze von ursprünglichen Signalen aufgeteilt sind, wobei jeder m-te Satz, mit 1 ≤ m ≤ M, von ursprünglichen Signalen 2^M-m ursprüngliche Signale umfasst und wobei jedes der 2^M-m ursprünglichen Signale eines jeden m-ten Satzes durch Addieren der Differenzsignale von 2^m der Signalleitungen wiederhergestellt wird.
Eingabetreiberschaltung nach Anspruch 17 oder 18, weiter umfassend 2^M-1 Addierer, welche die 2^M überlappenden Differenzsignale addieren, die von den 2^M Signalleitungen bereitgestellt werden, und die 2^M-1 ursprünglichen Signale erzeugen.
Eingabetreiberschaltung nach Anspruch 19, wobei die 2^M-1 Addierer in M Sätze von Addierern aufgeteilt sind, wobei jeder Satz von Addierern 2^M-m Addierer umfasst, mit 1 ≤ m ≤ M, und wobei die Addierer eines jeden m-ten Satzes 2^m Differenzsignale addieren.
Differenzsignalübertragungsvorrichtung mit – einer Mehrzahl von Kanälen, die 2^M-1 ursprüngliche binäre Signalen anlegen, wobei M eine ganze Zahl größer gleich 2 ist, – einer ersten Treiberschaltung (100), welche die 2^M-1 ursprünglichen Signale, die von den Kanälen bereitgestellt sind, in 2^M-1 Differenzsignalpaare konvertiert, wobei jedes Differenzsignalpaar ein erstes Differenzsignal und ein zweites Differenzsignal mit entgegengesetzten Phasen umfasst, und welche die M Differenzsignale der ersten Differenzsignale und der zweiten Differenzsignale der 2^M-1 Differenzsignalpaare überlappt, um 2^M Überlappungssignale auszugeben, und – einer zweiten Treiberschaltung (200), welche die 2^M Überlappungssignale in 2^M-1 ursprüngliche binäre Signale konvertiert.
Differenzsignalübertragungsvorrichtung nach Anspruch 21, weiter umfassend eine Verbindungseinheit (300), die 2^M Signalleitungen umfasst, um jeweils eines der 2^M Überlappungssignale, die von der ersten Treiberschaltung zur Verfügung gestellt werden, an die zweite Treiberschaltung zu übertragen.
Differenzsignalübertragungsvorrichtung nach Anspruch 21 oder 22, wobei die erste Treiberschaltung eine Ausgabetreiberschaltung nach einem der Ansprüche 12 bis 16 ist und/oder die zweite Treiberschaltung eine Eingabetreiberschaltung nach einem der Ansprüche 17 bis 20 ist.
Differenzsignalübertragungsvorrichtung nach einem der Ansprüche 21 bis 23, wobei die erste Treiberschaltung und die zweite Treiberschaltung in einem einzelnen Chip integriert sind.
Differenzsignalübertragungsvorrichtung nach einem der Ansprüche 22 bis 24, wobei die Verbindungseinheit in einem getrennten Bauelement angeordnet ist oder gemeinsam mit der ersten Treiberschaltung und der zweiten Treiberschaltung in einem einzelnen Chip integriert ist.
Integrierte Halbleiterschaltung mit einer Differenzsignalübertragungsvorrichtung nach einem der Ansprüche 21 bis 25.