KR100512940B1 - 데이터 전송 시스템 및 방법 - Google Patents

데이터 전송 시스템 및 방법 Download PDF

Info

Publication number
KR100512940B1
KR100512940B1 KR10-2003-0075269A KR20030075269A KR100512940B1 KR 100512940 B1 KR100512940 B1 KR 100512940B1 KR 20030075269 A KR20030075269 A KR 20030075269A KR 100512940 B1 KR100512940 B1 KR 100512940B1
Authority
KR
South Korea
Prior art keywords
signal
differential
output
frequency
pairs
Prior art date
Application number
KR10-2003-0075269A
Other languages
English (en)
Other versions
KR20050040089A (ko
Inventor
조정현
소병세
김종훈
이재준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0075269A priority Critical patent/KR100512940B1/ko
Priority to US10/913,359 priority patent/US7505521B2/en
Publication of KR20050040089A publication Critical patent/KR20050040089A/ko
Application granted granted Critical
Publication of KR100512940B1 publication Critical patent/KR100512940B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/50—Systems for transmission between fixed stations via two-conductor transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명의 데이터 전송 시스템 및 방법을 공개한다. 이 시스템은 출력 기준 신호의 주파수를 변환하여 주파수 변환된 출력 기준 신호를 발생하는 주파수 변환 회로, 복수개의 차동 출력 신호쌍들 각각을 입력하여 차동 신호 라인쌍들로 차동 신호쌍들을 발생하고, 주파수 변환된 출력 기준 신호를 입력하여 제1제어신호를 발생하는 차동 출력 회로, 및 제1제어신호에 응답하여 차동 신호 라인쌍들 각각의 신호 레벨을 변화하는 신호 레벨 변화 회로로 구성된 송신부; 및 차동 신호 라인쌍들 각각의 사이의 신호 레벨의 변화를 감지하는 신호 레벨 감지 회로, 차동 신호 라인쌍들로 전송되는 복수개의 차동 신호쌍들 및 신호 레벨 감지 회로로부터 출력되는 신호를 입력하여 복수개의 입력 신호들 및 제2제어신호를 발생하는 차동 입력 회로, 및 제2제어신호를 입력하여 출력 기준 신호의 주파수를 복원하여 입력 기준 신호를 발생하는 주파수 복원 회로로 구성된 수신부로 구성되어 있다. 따라서, 차동 신호 라인쌍을 통하여 데이터 및 데이터 스트로우브 신호를 동시에 전송하는 것이 가능함은 물론, 차동 신호 라인쌍을 통하여 기준 신호를 안정되게 전송할 수 있다.

Description

데이터 전송 시스템 및 방법{Data transmission system and method}
본 발명은 데이터 전송 시스템에 관한 것으로, 특히 차동 신호 라인쌍을 통하여 차동 신호쌍 및 공통 신호를 동시에 전송할 수 있는 데이터 전송 시스템 및 방법에 관한 것이다.
일반적인 데이터 전송 방법은 단일 신호 라인을 통하여 하나의 신호를 전송하는 방법과 차동 신호 라인쌍을 통하여 하나의 차동 신호쌍을 전송하는 방법이 있다. 차동 신호쌍이란 기준 전압보다 높은 레벨의 신호와 기준 전압보다 낮은 레벨의 신호를 말한다. 따라서, 동일한 비트 수의 데이터를 전송하는 경우에 차동 신호쌍을 전송하는 방법이 단일 신호를 전송하는 방법에 비해서 2배의 데이터 라인이 요구된다.
이에 따라, 공통 신호를 전송하는 방법이 차동 신호쌍을 전송하는 방법보다 동일한 수의 신호 라인들을 통하여 많은 수의 데이터를 전송할 수 있다. 반면에, 고주파수의 신호를 전송하는 경우에, 단일 신호를 전송하는 방법은 노이즈에 민감하게 변화하게 되는 단점이 있고, 차동 신호쌍을 전송하는 방법은 노이즈에 대한 면역성이 증가되는 장점이 있다. 결과적으로, 단일 신호를 전송하는 방법과 차동 신호쌍을 전송하는 방법은 모두 각각의 장, 단점을 가지고 있다.
그러나, 데이터 전송 시스템에서 전송되는 데이터의 양이 많아지고, 고속화됨에 따라 유발되는 노이즈가 증가하게 됨으로써 신호 라인의 수가 증가하더라도 데이터 전송 에러를 줄이기 위하여 차동 신호쌍을 전송하는 방법을 사용하게 된다.
그런데, 차동 신호쌍을 전송하는 방법을 사용하여 시스템 보드를 설계하게 되면, 데이터 비트수의 2배의 신호 라인들을 보드상에 배치하여야 한다. 또한, 일반적으로, 소정 비트의 데이터에 대하여 하나의 데이터 스트로우브 신호를 전송하기 때문에 실제적으로는 더 많은 수의 신호 라인들을 보드상에 배치하여야 한다. 데이터 스트로우브 신호는 데이터 입출력을 위한 기준 신호로서 사용되는 클럭 신호이다. 예를 들면, 시스템 보드상에 탑재되는 장치의 입출력 데이터의 비트수가 32비트인 경우에 4, 8, 또는 16비트의 데이터에 대하여 하나의 데이터 스트로우브 신호를 전송한다.
따라서, 종래의 데이터 전송 시스템은 시스템이 고속화되어감에 따라 차동 신호쌍을 전송하는 방법을 사용하게 되는데, 이에 따라 데이터 신호 라인의 수 및 데이터 스트로우브 신호 라인의 수가 증가하게 되는 문제가 있다.
본 발명의 목적은 차동 신호 라인쌍을 통하여 차동 신호쌍뿐만아니라 기준 신호를 동시에 전송함으로써 신호 라인의 수를 줄일 수 있는 데이터 전송 시스템을 제공하는데 있다.
본 발명의 다른 목적은 차동 신호 라인쌍을 통하여 고주파수의 기준 신호를 전송시에 노이즈에 의한 데이터 전송 에러를 줄일 수 있는 데이터 전송 시스템을 제공하는데 있다.
본 발명의 또 다른 목적은 상기 목적과 다른 목적을 달성하기 위한 데이터 전송 방법을 제공하는데 있다.
상기 목적과 다른 목적을 달성하기 위한 본 발명의 데이터 전송 시스템은 출력 기준 신호의 주파수를 변환하여 주파수 변환된 기준 신호를 발생하는 주파수 변환 수단, 복수개의 차동 출력 신호쌍들 각각을 입력하여 차동 신호 라인쌍들로 차동 신호쌍들을 발생하고, 상기 주파수 변환된 출력 기준 신호를 입력하여 제1제어신호를 발생하는 차동 출력 수단, 및 상기 제1제어신호에 응답하여 상기 차동 신호 라인쌍들 각각의 신호 레벨을 변화하는 신호 레벨 변화 수단을 구비하는 송신부; 및 상기 차동 신호 라인쌍들 각각의 사이의 신호 레벨의 변화를 감지하는 신호 레벨 감지 수단, 상기 차동 신호 라인쌍들로 전송되는 복수개의 차동 신호쌍들 및 상기 신호 레벨 감지 수단으로부터 출력되는 신호를 입력하여 복수개의 입력 신호들 및 제2제어신호를 발생하는 차동 입력 수단, 및 상기 제2제어신호를 입력하여 상기 출력 기준 신호의 주파수를 복원하여 입력 기준 신호를 발생하는 주파수 복원 수단을 구비하는 수신부를 구비하는 것을 특징으로 한다.
상기 출력 기준 신호는 상기 복수개의 차동 출력 신호쌍들 각각을 출력하기 위한 기준으로 사용되는 클럭 신호인 것을 특징으로 하고, 상기 입력 기준 신호는 상기 복수개의 입력 신호들 각각을 입력하기 위한 기준으로 사용되는 클럭 신호인 것을 특징으로 한다.
상기 주파수 변환 수단은 상기 출력 기준 신호를 분주하여 상기 주파수 변환된 기준 신호를 발생하는 분주 회로를 구비하는 것을 특징으로 하고, 상기 주파수 복원 수단은 상기 제2제어신호를 체배하여 상기 출력 기준 신호의 주파수와 동일한 주파수를 가진 상기 입력 기준 신호를 발생하는 체배 회로를 구비하는 것을 특징으로 한다.
상기 분주 회로는 상기 출력 기준 신호의 천이에 응답하여 상기 출력 기준 신호를 분리하고 분주하여 복수개의 제1 제어신호를 순차적으로 발생하는 것을 특징으로 하고, 상기 체배 회로는 상기 복수개의 제2 제어신호의 천이에 응답하여 상기 복수개의 제2 제어신호를 체배하여 상기 입력 기준 신호를 발생하는 것을 특징으로 한다.
상기 차동 출력 수단은 상기 복수개의 차동 출력 신호쌍들 각각의 신호 차를 증폭하여 상기 차동 신호 라인쌍들로 복수개의 차동 신호쌍들을 출력하는 복수개의 제1차동 출력 증폭기들, 및 상기 주파수 변환된 출력 기준 신호를 증폭하여 상기 제1 제어신호를 발생하는 복수개의 제2차동 출력 증폭기들을 구비하는 것을 특징으로 하고, 상기 차동 입력 수단은 상기 복수개의 차동 출력 신호 라인쌍들 각각의 신호 차를 증폭하여 복수개의 입력 신호들을 발생하는 복수개의 제1차동 입력 증폭기들, 및 상기 신호 레벨 감지 수단으로부터 출력되는 신호를 증폭하여 상기 제2 제어신호를 발생하는 복수개의 제2차동 입력 증폭기들을 구비하는 것을 특징으로 한다.
상기 신호 레벨 변화 수단의 제1형태는 상기 복수개의 차동 신호 라인쌍들 각각과 접지전압사이에 연결되고, 상기 제1 제어신호에 응답하여 상기 복수개의 차동 신호 라인쌍들 각각의 신호 레벨을 변화하는 복수개의 제1전류 구동기들을 구비하는 것을 특징으로 한다.
상기 신호 레벨 변화 수단의 제2형태는 전원전압과 상기 복수개의 차동 신호 라인쌍들 각각의 사이에 연결되고, 상기 제1 제어신호에 응답하여 상기 복수개의 차동 신호 라인쌍들 각각의 신호 레벨을 변화하는 복수개의 제2전류 구동기들을 구비하는 것을 특징으로 한다.
상기 신호 레벨 변화 수단의 제3형태는 상기 복수개의 차동 신호 라인쌍들 각각과 접지전압사이에 연결되고, 상기 제1 제어신호에 응답하여 상기 복수개의 차동 신호 라인쌍들 각각의 신호 레벨을 변화하는 복수개의 제1전류 구동기들, 및 전원전압과 상기 복수개의 차동 신호 라인쌍들 각각의 사이에 연결되고, 상기 제1 제어신호에 응답하여 상기 복수개의 차동 신호 라인쌍들 각각의 신호 레벨을 변화하는 복수개의 제2전류 구동기들을 구비하는 것을 특징으로 한다.
상기 신호 레벨 변화 수단의 제4형태는 상기 복수개의 제1차동 출력 증폭기들 각각의 출력단에 연결된 1차 권선과, 상기 복수개의 차동 신호 라인쌍들 각각의 사이에 연결된 2차 권선을 가지고, 상기 2차 권선의 중앙 탭으로 상기 제1 제어신호가 인가되는 복수개의 제1변압기들을 구비하는 것을 특징으로 한다.
상기 신호 레벨 감지 수단의 제1형태는 전원전압과 상기 복수개의 차동 신호 라인쌍들 각각의 사이에 직렬 연결된 적어도 2개의 저항들을 구비한 복수개의 전압 분배기를 구비하는 것을 특징으로 한다.
상기 신호 레벨 감지 수단의 제2형태는 상기 복수개의 차동 신호 라인쌍들 각각의 사이에 연결된 1차 권선과, 상기 복수개의 제1 차동 입력 증폭기들 각각의 사이에 연결된 2차 권선을 가지고, 상기 1차 권선의 중앙 탭의 신호를 상기 복수개의 제2 차동 입력 증폭기들로 상기 제2 제어신호를 출력하는 복수개의 제2변압기들을 구비하는 것을 특징으로 한다.
상기 또 다른 목적을 달성하기 위한 본 발명의 데이터 전송 방법은 출력 기준 신호의 주파수를 변환하여 주파수 변환된 출력 기준 신호를 발생하는 주파수 변환 단계, 복수개의 차동 출력 신호쌍들 각각을 입력하여 차동 신호 라인쌍들로 차동 신호쌍들을 발생하고, 상기 주파수 변환된 출력 기준 신호를 입력하여 제1 제어신호를 발생하는 신호 출력 단계, 및 상기 제1 제어신호에 응답하여 상기 차동 신호 라인쌍들 각각의 신호 레벨을 변화하는 신호 레벨 변화 단계를 구비하는 신호 송신 단계; 및 상기 차동 신호 라인쌍들 각각의 사이의 신호 레벨의 변화를 감지하는 신호 레벨 감지 단계, 상기 차동 신호 라인쌍들로 전송되는 복수개의 차동 신호쌍들 및 신호 레벨 감지 단계에 의해서 감지된 신호를 입력하여 복수개의 입력 신호들 및 제2 제어신호를 발생하는 신호 입력 단계, 및 상기 제2제어신호를 입력하여 상기 출력 기준 신호의 주파수를 복원하여 입력 기준 신호를 발생하는 주파수 복원 단계를 구비하는 신호 수신 단계를 구비하는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하면 본 발명의 데이터 전송 시스템 및 방법을 설명하기 전에 종래의 데이터 전송 시스템 및 방법을 설명하면 다음과 같다.
도1은 종래의 데이터 전송 시스템의 데이터 전송 방법을 설명하기 위한 일예의 블록도로서, 송신 장치(10), 수신 장치(20), 차동 신호 라인쌍들(30-1), 및 데이터 스트로우브 신호 라인쌍(30-2)으로 구성되어 있다. 송신 장치(10)는 차동 출력 증폭기들(12-1 ~ 12-n, 14)을 구비하고, 수신 장치(20)는 차동 입력 증폭기들(22-1 ~ 22-n, 24)을 구비하여 구성되어 있다.
도1에서, (DO1, DO1B) 내지 (DOn, DOnB)는 송신 장치(10) 내부에서 발생되는 출력 신호쌍을, DQSO, DQSOB는 송신 장치(10) 내부에서 출력 신호쌍과 함께 발생되는 데이터 스트로우브 출력 신호쌍을, DI1 내지 DIn은 수신 장치(20) 내부에서 발생되는 입력 신호쌍을, DQSI, DQSIB는 수신 장치(20) 내부에서 입력 신호쌍과 함께 발생되는 데이터 스트로우브 입력 신호쌍을 각각 나타낸다.
도1에 나타낸 데이터 전송 시스템의 데이터 전송 방법을 설명하면 다음과 같다.
차동 출력 증폭기들(12-1 ~ 12-n, 14) 각각은 송신 장치(10) 내부에서 발생되는 출력 신호쌍들((DO1, DO1B) ~ (DOn, DOnB)) 및 데이터 스트로우브 출력 신호쌍(DQSO, DQSOB) 각각의 차를 증폭하여 차동 신호 라인쌍(30-1) 및 데이터 스트로우브 신호 라인쌍(30-2)을 통하여 출력한다. 그리고, 수신 장치(20)의 차동 입력 증폭기들(22-1 ~ 22-n, 24) 각각은 차동 신호 라인쌍(30-1) 및 데이터 스트로우브 신호 라인쌍(30-2) 각각을 통하여 전송되는 차동 신호쌍 및 데이터 스트로우브 신호쌍 각각의 차를 증폭하여 입력 신호쌍들(DI1 ~ DIn) 및 데이터 스트로우브 입력 신호(DQSI)를 발생한다.
도1에 나타낸 바와 같이 종래의 데이터 전송 시스템은 n개의 차동 신호쌍을 전송하기 위한 2n개의 차동 신호 라인쌍과 하나의 데이터 스트로우브 신호쌍을 전송하기 위한 2개의 데이터 스트로우브 신호 라인쌍을 구비하여야 한다. 따라서, 차동 신호쌍을 전송하는 방법을 이용하여 데이터 전송 시스템을 설계하게 되면 차동 신호 라인쌍의 수 뿐만아니라 데이터 스트로우브 신호 라인쌍의 수 또한 많아지게 된다.
도1에 나타낸 일예의 데이터 전송 시스템은 n개의 차동 신호 라인쌍에 대하여 하나의 데이터 스트로우브 신호 라인쌍을 구비하는 구성을 나타내었으나, 차동 신호 라인쌍의 수가 많아지게 되면 데이터 스트로우브 신호 라인쌍의 수 또한 증가하게 됨으로써 전체적인 신호 라인의 수가 증가하게 된다는 문제가 있다. 또한, 도1에 나타낸 일예의 데이터 전송 시스템은 송신 장치에서 데이터 스트로우브 신호가 쌍으로 발생되는 구성을 나타내었으나, 데이터 스트로우브 신호는 쌍으로 발생되지 않더라도 상관없다.
도2는 본 발명의 데이터 전송 시스템의 개략적인 구성을 나타내는 실시예의 블록도로서, 송신 장치(100), 수신 장치(200), 및 차동 신호 라인쌍(40)으로 구성되어 있다. 송신 장치(100)는 차동 출력 증폭기들(12-1 ~ 12-n, 16-1 ~ 16-n), 구동 전류원들((I11, I12) ~ (In1, In2)) 각각으로 구성된 신호 레벨 변화 회로들(19-1 ~ 19-n), 및 분주기(18)로 구성되어 있다. 수신 장치(200)는 차동 입력 증폭기들(22-1 ~ 22-n, 26-1 ~ 26-n), 저항들((R11, R12) ~ (Rn1, Rn2)) 각각으로 구성된 신호 레벨 감지 회로들(29-1 ~ 29-n), 및 체배기(29)로 구성되어 있다.
도2에서, (DO1, DO1B) 내지 (DOn, DOnB), 및 DQSO와, DI1 내지 DIn, 및 DQSI는 도1에서와 동일한 부호를 나타낸다.
도2에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
차동 출력 증폭기들(12-1 ~ 12-n, 22-1 ~ 22-n) 각각은 도1에 나타낸 동일 번호를 가진 차동 출력 증폭기들과 동일한 동작을 수행한다. 분주기(18)는 데이터 출력 스트로우브 신호(DQSO)를 분주하여 n개의 출력 신호들(QO1 ~ QOn)을 발생한다. 분주기(18)는 고주파수의 데이터 출력 스트로우브 신호(DQSO)를 저주파수의 신로 변환하는 주파수 변환 기능을 수행한다. 차동 입력 증폭기들(16-1 ~ 16-n) 각각은 분주기(18)로부터 출력되는 클럭 신호와 기준 전압(미도시)사이의 차를 증폭하여 출력한다. 구동 전류원들((I11, I21) ~ (I1n, I2n))은 차동 입력 증폭기들(16-1 ~ 16-n) 각각으로부터 출력되는 전압에 응답하여 구동 전류를 발생한다. 신호 레벨 감지 회로들(29-1 ~ 29-n) 각각은 저항들((R11, R12) ~ (Rn1, Rn2)) 각각으로 구성되어, n개의 차동 신호쌍들(40) 각각의 사이의 전압을 분배한다. 차동 입력 증폭기들(26-1 ~ 26-n) 각각은 신호 레벨 감지 회로들(29-1 ~ 29-n) 각각에 의해서 분배된 전압과 기준 전압의 차를 증폭하여 n개의 출력신호들(QI1 ~ QIn)를 출력한다. 체배기(28)는 차동 입력 증폭기들(26-1 ~ 26-n) 각각으로부터 출력되는 저주파수의 n개의 출력신호들(QI1 ~ QIn)을 입력하고 체배하여 고주파수의 데이터 입력 스트로우브 신호(DQSI)를 발생한다. 즉, 체배기(28)는 저주파수의 n개의 출력신호들(QI1 ~ QIn)을 입력하여 데이터 출력 스트로우브 신호(DQSO)와 동일한 고주파수의 데이터 입력 스트로우브 신호(DQSI)를 발생하는 주파수 복원 기능을 수행한다.
도2에 나타낸 데이터 전송 시스템의 데이터 전송 동작을 설명하면 다음과 같다.
송신 장치(100) 내부에서 데이터 쌍((DO1, DO1B) ~ (DOn, DOnB)) 및 데이터 출력 스트로우브 신호(DQSO)가 발생되면, 차동 출력 증폭기들(12-1 ~ 12-n) 각각은 데이터 쌍((DO1, DO1B) ~ (DOn, DOnB)) 각각의 신호 차를 증폭하여 차동 신호 쌍을 차동 신호 라인쌍(40)으로 출력한다. 이에 따라, 차동 신호 라인쌍(40)에는 차 신호가 발생된다. 분주기(18)는 고주파수의 데이터 출력 스트로우브 신호(DQSO)를 분주하여 n개의 저주파수의 출력신호들(QO1 ~ QOn)을 발생한다. 즉, 분주기(18)는 차동 신호 라인쌍(40)을 통하여 고주파수의 데이터 출력 스트로우브 신호(DQSO)를 전송하게 되면 노이즈에 의한 영향을 많이 받을 수 있기 때문에, 고주파수의 데이터 출력 스트로우브 신호(DQSO)를 n개의 저주파수의 출력 신호들(QO1 ~ QOn)로 변환하여 출력한다. 차동 출력 증폭기들(16-1 ~ 16-n) 각각은 분주기(18)로부터 출력되는 n개의 저주파수의 출력신호들(QO1 ~ QOn) 각각과 기준 전압을 비교하여 출력 신호(전압)(QO1 ~ QOn)를 발생한다. 구동 전류원들((I11, I21) ~ (I1n, I2n)) 각각은 차동 증폭기들(16-1 ~ 16-n) 각각의 출력 신호(전압)(QO1 ~ QOn)에 응답하여 전류를 구동하여 차동 신호 라인쌍(40) 각각의 전류를 변화한다. 이에 따라, 차동 신호 라인쌍(40) 각각의 전류가 동일한 양만큼 감소하게 되며, 전류의 변화에 따라 전압 레벨 또한 동일한 값만큼 감소하게 된다. 즉, 차동 신호 라인쌍(40)의 차 신호는 동일한 전압 차를 유지하고, 전압 레벨은 동일한 값만큼 감소하게 된다. 신호 레벨 감지 회로들(29-1 ~ 29-n) 각각은 차동 신호 라인쌍(40) 각각의 전압 차를 분배하여 분배된 전압을 발생한다. 결과적으로, 신호 레벨 감지 회로들(29-1 ~ 29-n) 각각은 차동 신호 라인쌍(40) 각각의 신호 레벨의 변화를 감지한다. 차동 입력 증폭기들(22-1 ~ 22-n) 각각은 차동 신호 라인쌍(40) 각각의 신호 차를 증폭하여 입력 데이터(DI1 ~ DIn)를 발생한다. 차동 입력 증폭기들(26-1 ~ 26-n) 각각은 신호 레벨 감지 회로들(29-1 ~ 29-n) 각각으로부터 출력되는 분배된 전압과 기준 전압사이의 전압 차를 증폭하여 n개의 출력신호들(QI1 ~ QIn)를 발생한다. 즉, 차동 입력 증폭기들(26-1 ~ 26-n) 각각은 차동 신호 라인쌍(40) 각각의 전압 레벨의 변화를 감지하여 증폭한다. 체배기(28)는 차동 증폭기들(26-1 ~ 26-n)로부터 출력되는 저주파수의 n개의 출력신호들(QI1 ~ QIn)의 주파수를 체배하여 고주파수의 데이터 입력 스트로우브 신호(DQSI)를 발생한다.
따라서, 본 발명의 데이터 전송 시스템은 차동 신호 라인쌍(40)을 통하여 데이터 및 데이터 출력 스트로우브 신호를 동시에 전송하는 것이 가능하므로 신호 라인의 수가 감소된다.
또한, 본 발명의 데이터 전송 시스템은 차동 신호 라인쌍(40)을 통하여 고주파수의 데이터 출력 스트로우브 신호를 그대로 전송하는 경우에 데이터 전송 에러가 발생할 수 있으므로, 고주파수의 데이터 출력 스트로우브 신호를 저주파수의 신호로 변환하여 전송함으로써 데이터 전송 에러를 줄일 수 있다.
도3은 도2에 나타낸 분주기의 실시예의 구성을 나타내는 블록도로서, D플립플롭들(DF1 ~ DF4) 및 인버터(I1)로 구성되어 있다.
도3에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
D플립플롭들(DF1, DF3) 각각은 리셋 신호(RESETB)에 응답하여 리셋되고, 데이터 출력 스트로우브 신호(DQSO)에 응답하여 데이터를 입력하여 출력신호들(QO1, QO3)을 발생한다. D플립플롭들(DF2, DF4) 각각은 리셋 신호(RESETB)에 응답하여 리셋되고, 인버터(I1)에 의해서 반전된 반전 데이터 출력 스트로우브 신호(DQSO)에 응답하여 데이터를 입력하여 출력신호들(QO2, QO4)을 발생한다.
도3에 나타낸 실시예의 분주기는 데이터 출력 스트로우브 신호(DQSO)의 상승 천이 및 하강 천이에 응답하여 4개의 출력 데이터 쌍((DO1, DO1B) ~ (DO4, DO4B))을 순차적으로 출력하는 경우의 회로 구성을 나타내는 것이다.
도4는 도3에 나타낸 분주기의 동작을 설명하기 위한 동작 타이밍도이다.
리셋 신호(RESETB)는 송신 장치(100) 및 수신 장치(200) 내부적으로 발생되는 신호로서, 파워 업 신호 또는 데이터 출력시에 발생되는 신호이다.
D플립플롭들(DF1 ~ DF4)은 "로우"레벨의 리셋 신호(RESETB)에 응답하여 리셋되어 "로우"레벨의 출력신호들(QO1 ~ QO4) 및 "하이"레벨의 반전 출력신호들(QO1B ~ QO4B)을 발생한다. 그리고, D플립플롭들(DF1 ~ DF4)은 "하이"레벨의 리셋 신호(RESETB)에 응답하여 리셋이 해제된다.
기간(T1)에서, D플립플롭들(DF1, DF2) 각각은 데이터 출력 스트로우브 신호(DQSO)의 상승 천이에 응답하여 "하이"레벨의 D플립플롭(DF2)의 반전 출력신호 및 "로우"레벨의 D플립플롭(DF1)의 출력신호를 출력신호들(Q01, QO3)로 발생한다. 또한, D플립플롭들(DF3, DF4) 각각은 데이터 출력 스트로우브 신호(DQSO)의 하강 천이에 응답하여 "하이"레벨의 D플립플롭(DF4)의 반전 출력신호 및 "로우"레벨의 D플립플롭(DF3)의 출력신호를 출력신호들(QO2, QO4)로 발생한다. 따라서, D플립플롭(DF1)은 데이터 출력 스트로우브 신호(DQSO)의 상승 천이에 응답하여 출력신호(QO1)를 "하이"레벨로 천이하고, D플립플롭(DF3)은 데이터 출력 스트로우브 신호(DQSO)의 하강 천이에 응답하여 출력신호(QO2)를 "하이"레벨로 천이한다.
기간(T2)에서, D플립플롭들(DF1, DF2) 각각은 데이터 출력 스트로우브 신호(DQSO)의 상승 천이에 응답하여 "하이"레벨의 D플립플롭(DF2)의 반전 출력신호 및 "하이"레벨의 D플립플롭(DF1)의 출력신호를 출력신호들(QO1, QO3)로 발생한다. 또한, D플립플롭들(DF3, DF4) 각각은 데이터 출력 스트로우브 신호(DQSO)의 하강 천이에 응답하여 "하이"레벨의 D플립플롭(DF4)의 반전 출력신호 및 "하이"레벨의 D플립플롭(DF3)의 출력신호를 출력신호들(QO2, QO4)로 발생한다. 따라서, D플립플롭(DF2)은 데이터 출력 스트로우브 신호(DQSO)의 상승 천이에 응답하여 출력신호(QO3)를 "하이"레벨로 천이하고, D플립플롭(DF4)은 데이터 출력 스트로우브 신호(DQSO)의 하강 천이에 응답하여 출력신호(QO4)를 "하이"레벨로 천이한다.
기간(T3)에서, D플립플롭들(DF1, DF2) 각각은 데이터 출력 스트로우브 신호(DQSO)의 상승 천이에 응답하여 "로우"레벨 및 "하이"레벨의 출력신호들(Q01, QO3)을 발생하고, D플립플롭들(DF3, DF4) 각각은 데이터 출력 스트로우브 신호(DQSO)의 하강 천이에 응답하여 "로우"레벨 및 "하이"레벨의 출력신호들(QO2, QO4)을 발생한다. 따라서, D플립플롭(DF1)은 데이터 출력 스트로우브 신호(DQSO)의 상승 천이에 응답하여 출력신호(QO1)를 "로우"레벨로 천이하고, D플립플롭(DF3)은 데이터 출력 스트로우브 신호(DQSO)의 하강 천이에 응답하여 출력신호(QO2)를 "로우"레벨로 천이한다.
기간(T4)에서, D플립플롭들(DF1, DF2) 각각은 데이터 출력 스트로우브 신호(DQSO)의 상승 천이에 응답하여 "로우"레벨 및 "로우"레벨의 출력신호들(QO1, QO3)을 발생하고, D플립플롭들(DF3, DF4) 각각은 데이터 출력 스트로우브 신호(DQSO)의 하강 천이에 응답하여 "로우"레벨 및 "하이"레벨의 출력신호들(QO2, QO4)을 발생한다. 따라서, D플립플롭(DF2)은 데이터 출력 스트로우브 신호(DQSO)의 상승 천이에 응답하여 출력신호(QO2)를 "로우"레벨로 천이하고, D플립플롭(DF4)은 데이터 출력 스트로우브 신호(DQSO)의 하강 천이에 응답하여 출력신호(QO4)를 "로우"레벨로 천이한다.
따라서, 본 발명의 실시예의 분주기는 데이터 출력 스트로우브 신호(DQSO)를 분리하고 2분주하여 2배의 주기를 가진 출력신호들(QO1 ~ QO4)을 순차적으로 발생한다.
도5는 도2에 나타낸 체배기의 실시예의 구성을 나타내는 회로도로서, 인버터들(I2 ~ I5), 논리곱 회로들(28-1 ~ 28-4), 및 OR게이트(OR)로 구성되어 있다. 논리곱 회로들(28-1 ~ 28-4) 각각은 AND게이트들(AND1 ~ 3, AND4 ~ 6, AND7 ~ 9, AND10 ~ 12)로 구성되어 있다.
도5에 나타낸 회로의 각 소자들의 기능을 설명하면 다음과 같다.
인버터들(I2 ~ I5) 각각은 신호들(QI1 ~ QI4) 각각을 반전하여 반전된 신호들(QI1B ~ QI4B)을 발생한다. 논리곱 회로(28-1)는 신호들(QI1, QI2B, QI3B, QI4B)을 논리곱하여 신호(X1)를 발생한다. 논리곱 회로(28-2)는 신호들(QI1, QI2, QI3, QI4B)을 논리곱하여 신호(X2)를 발생한다. 논리곱 회로(28-3)는 신호들(QI1B, QI2, QI3, QI4)을 논리곱하여 신호(X3)를 발생한다. 논리곱 회로(28-4)는 신호들(QI1B, QI2B, QI3B, QI4)을 논리곱하여 신호(X4)를 발생한다. OR게이트(OR)는 신호들(X1 ~ X4)을 논리합하여 데이터 입력 스트로우브 신호(DQSI)를 발생한다.
도5에 나타낸 체배기는 도3에 나타낸 분주기로부터 출력되는 신호들(QI1 ~ QI4)과 동일한 형태의 신호들(QO1 ~ QO4)이 입력되는 경우에 데이터 출력 스트로우브 신호(DQSO)와 동일한 형태의 신호(DQSI)를 발생하기 위한 회로 구성이다.
도6은 도5에 나타낸 체배기의 동작을 설명하기 위한 동작 타이밍도이다.
기간(T5)에서, "하이"레벨의 신호들(QI1, QI2B, QI3B, QI4B)에 응답하여 논리곱 회로(28-1)가 "하이"레벨의 신호(X1)를 발생하고, "하이"레벨의 신호(X1)에 응답하여 OR게이트(OR)는 "하이"레벨의 데이터 입력 스트로우브 신호(DQSI)를 발생한다.
기간(T6)에서, "하이"레벨의 신호들(QI1, QI2, QI3, QI4B)에 응답하여 논리곱 회로(28-2)가 "하이"레벨의 신호(X2)를 발생하고, "하이"레벨의 신호(X2)에 응답하여 OR게이트(OR)는 "하이"레벨의 데이터 입력 스트로우브 신호(DQSI)를 발생한다.
기간(T7)에서, "하이"레벨의 신호들(QI1B, QI2, QI3, QI4)에 응답하여 논리곱 회로(28-3)가 "하이"레벨의 신호(X3)를 발생하고, "하이"레벨의 신호(X3)에 응답하여 OR게이트(OR)는 "하이"레벨의 데이터 입력 스트로우브 신호(DQSI)를 발생한다.
기간(T8)에서, "하이"레벨의 신호들(QI1B, QI2B, QI3B, QI4)에 응답하여 논리곱 회로(28-4)가 "하이"레벨의 신호(X4)를 발생하고, "하이"레벨의 신호(X4)에 응답하여 OR게이트(OR)는 "하이"레벨의 데이터 입력 스트로우브 신호(DQSI)를 발생한다.
따라서, 본 발명의 실시예의 체배기는 4개의 신호들(QI1B, QI2B, QI3B, QI4B)을 조합하여 2체배된 하나의 데이터 입력 스트로우브 신호(DQSI)를 발생한다.
본 발명의 데이터 전송 시스템은 분주기에 의해서 고주파수의 데이터 출력 스트로우브 신호를 분리하고 저주파수의 데이터 출력 스트로우브 신호로 변환하여 차동 신호 라인쌍으로 전송하고, 체배기에 의해서 차동 신호 라인쌍으로부터 전송되는 저주파수의 데이터 출력 스트로우브 신호를 고주파수의 데이터 입력 스트로우브 신호로 변환하여 내부적으로 발생한다.
도7은 본 발명의 데이터 전송 시스템의 다른 실시예의 구성을 나타내는 블록도로서, 도1에 나타낸 신호 레벨 변화 회로들(18-1 ~ 18-n)을 신호 레벨 변화 회로들(50-1 ~ 50-n)로 대체하여 구성되고, 신호 레벨 변화 회로들(50-1 ~ 50-n) 각각은 구동 전류원들((I11, I21) ~ (I1n, I2n))을 대체하여 구동 전류원들((I31, I41) ~ (I3n, I4n))로 구성되어 있다.
도7에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
도7에 나타낸 블록들중 도2에 나타낸 블록들과 동일한 번호로 나타낸 블록들은 도2에 나타낸 블록들과 동일한 기능을 수행하므로 도2의 기능 설명을 참고로 하면 쉽게 이해될 것이고, 여기에서는 구동 전류원들((I31, I41) ~ (I3n, I4n))의 기능에 대해서만 설명하기로 한다.
구동 전류원들((I31, I41) ~ (I3n, I4n)) 각각은 차동 신호 라인쌍(40)의 전류를 구동한다. 이때, 도2에 나타낸 구동 전류원들((I11, I21) ~ (I1n, I2n)) 각각이 차동 신호 라인쌍(40)의 전류를 동일한 양만큼 증가하는 기능을 하는 반면에, 도7에 나타낸 구동 전류원들((I31, I41) ~ (I3n, I4n)) 각각은 차동 신호 라인쌍(40)의 전류를 동일한 양만큼 증가하는 기능을 한다.
따라서, 차동 신호 라인쌍(40)을 통하여 데이터가 전송되는 경우에 데이터 출력 스트로우브 신호(DQSO)가 발생되면, 구동 전류원들((I31, I41) ~ (I3n, I4n))에 의해서 차동 신호 라인쌍(40)의 전류가 동일한 양만큼 증가 또는 감소한다.
도7에 나타낸 데이터 전송 시스템의 데이터 전송 동작을 설명하면 다음과 같다.
송신 장치(100) 내부에서 데이터((DO1, DO1B) ~ (DOn, DOnB)) 및 데이터 출력 스트로우브 신호(DQSO)가 발생되면, 차동 출력 증폭기들(12-1 ~ 12-n), 분주기(18), 및 차동 출력 증폭기들(16-1 ~ 16-n)은 도2의 설명에서와 같은 동일한 동작을 수행하여 차동 신호 라인쌍(40)으로 신호를 전송한다. 따라서, 차동 신호 라인쌍(40) 각각의 사이에 차 신호가 발생된다. 구동 전류원들((I31, I41) ~ (I3n, I4n)) 각각은 차동 출력 증폭기들(16-1 ~ 16-n) 각각의 출력 신호(전압)에 응답하여 전류를 구동하여 차동 신호 라인쌍(40) 각각의 전류를 변화한다. 이에 따라, 차동 신호 라인쌍(40) 각각의 전류가 동일한 양만큼 증가하게 되며, 전류의 증가에 따라 전압 레벨 또한 동일한 값만큼 증가하게 된다. 즉, 차동 신호 라인쌍(40) 각각은 동일한 차 전압을 유지하면서, 전압의 레벨이 동일한 값만큼 증가하게 된다. 신호 레벨 감지 회로들(29-1 ~ 29-n) 각각은 차동 신호 라인쌍(40) 각각의 전압 차를 분배하여 분배된 전압을 발생한다. 차동 입력 증폭기들(22-1 ~ 22-n), 차동 입력 증폭기들(26-1 ~ 26-n), 및 체배기(28)는 도2의 설명에서와 같은 동일한 동작을 수행하여 데이터(DI1 ~ DIn) 및 데이터 입력 스트로우브 신호(DQSI)를 발생한다. 즉, 수신 장치(200) 내부에서 데이터(DI1 ~ DIn) 및 데이터 입력 스트로우브 신호(DQSI)가 발생된다.
따라서, 본 발명의 데이터 전송 시스템은 차동 신호 라인쌍(40)을 통하여 데이터 및 데이터 출력 스트로우브 신호를 동시에 전송하는 것이 가능함으로 인해서 데이터 전송 신호 라인의 수를 줄일 수 있다.
또한, 본 발명의 데이터 전송 시스템은 차동 신호 라인쌍(40)을 통하여 데이터 출력 스트로우브 신호를 전송시에 고주파수의 데이터 전송 스트로우브 신호를 저주파수로 변환하여 전송함으로써 노이즈로 인한 데이터 전송 에러를 줄일 수 있다.
그리고, 본 발명의 데이터 전송 시스템은 도시하지는 않았지만, 도2의 구동 전류원들((I11, I21) ~ (I1n, I2n)) 및 도7의 구동 전류원들((I31, I41) ~ (I3n, I4n))을 차동 신호 라인쌍(40)에 모두 연결하여 구성할 수도 있다.
도8은 본 발명의 데이터 전송 시스템의 또 다른 실시예의 구성을 나타내는 블록도로서, 도7에 나타낸 신호 레벨 변화 회로들(50-1 ~ 50-n)을 변압기들(60-1 ~ 60-n)로 대체하고, 신호 레벨 감지 회로들(29-1 ~ 29-n)을 변압기들(70-1 ~ 70-n)로 대체하여 구성되어 있다.
도8에서, 변압기들(60-1 ~ 60-n) 각각의 1차 권선은 차동 출력 증폭기들(12-1 ~ 12-n) 각각의 차동 출력 단자쌍사이에 연결되고, 2차 권선은 차동 신호 라인쌍(40) 각각의 사이에 연결되어 있다. 그리고, 차동 출력 증폭기들(16-1 ~ 16-n) 각각의 출력 신호(전압)가 변압기들(60-1 ~ 60-n) 각각의 2차 권선의 중앙 탭(center tap)에 인가되도록 구성되어 있다. 변압기들(70-1 ~ 70-n) 각각의 1차 권선은 차동 신호 라인쌍(40) 각각의 사이에 연결되고, 2차 권선은 차동 입력 증폭기들(22-1 ~ 22-n) 각각의 차동 입력 단자쌍사이에 연결되어 있다. 그리고, 변압기들(70-1 ~ 70-n) 각각의 1차 권선의 중앙 탭(center tap)으로부터 출력되는 신호가 차동 입력 증폭기들(26-1 ~ 26-n) 각각의 입력 단자로 인가되도록 구성되어 있다.
도8에 나타낸 블록들중 동일 번호로 나타낸 블록들은 도2에 나타낸 블록들과 동일한 기능을 수행하므로 도2의 기능 설명을 참고로 하면 쉽게 이해될 것이고, 여기에서는 변압기들(60-1 ~ 60-n, 70-1 ~ 70-n)의 기능에 대해서만 설명하기로 한다.
변압기들(60-1 ~ 60-n) 각각은 차동 출력 증폭기들(12-1 ~ 12-n) 각각의 차동 출력 신호쌍의 전압을 차동 신호 라인쌍(40) 각각으로 전달한다. 그러면, 차동 신호 라인쌍(40) 각각의 사이에 신호 차가 발생된다. 그리고, 차동 출력 증폭기들(16-1 ~ 16-n) 각각의 출력 전압이 변압기들(60-1 ~ 60-n) 각각의 중앙 탭으로 인가되면 차동 신호 라인쌍(40) 각각의 전압이 동일한 값만큼 변화하게 된다. 차동 신호 라인쌍(40) 각각은 동일한 전압 차를 유지하면서 동일한 값만큼 변화하게 된다.
변압기들(70-1 ~ 70-n) 각각은 차동 신호 라인쌍(40) 각각의 전압을 차동 입력 증폭기들(22-1 ~ 22-n) 각각의 차동 입력 신호쌍으로 전달한다. 또한, 변압기들(70-1 ~ 70-n) 각각의 1차 권선의 중앙 탭의 신호가 차동 입력 증폭기들(26-1 ~ 26-n)로 전송된다. 즉, 변압기들(70-1 ~ 70-n) 각각의 1차 권선의 중앙 탭의 전압 레벨이 차동 입력 증폭기들(26-1 ~ 26-n)로 인가된다.
따라서, 도8에 나타낸 데이터 전송 시스템은 상술한 도2 및 도7에 나타낸 실시예의 데이터 전송 시스템과 마찬가지로 차동 신호 라인쌍(40)을 통하여 데이터 및 데이터 출력 스트로우브 신호를 동시에 전송할 수 있다.
또한, 상술한 실시예의 데이터 전송 시스템은 송신 장치(100) 내부에서 데이터 출력 스트로우브 신호(DQSO)가 발생되는 경우를 예로 들어 설명하였으나, 송신 장치(100) 내부에서 데이터 출력 스트로우브 신호쌍(DQSO, DQSOB)이 발생되는 경우에도 적용 가능하다.
도9는 본 발명의 데이터 전송 시스템의 또 다른 실시예의 구성을 나타내는 블록도로서, 도8에 나타낸 분주기(18)를 분주기(18')로 대체하고, 체배기(28)를 체배기(28')로 대체하여 구성되어 있다.
도9에 나타낸 블록들중 도8에 나타낸 블록들과 동일 번호로 나타낸 블록들의 기능 및 동작은 도8의 설명을 참고로 하면 쉽게 이해될 것이고, 여기에서는 분주기(18') 및 체배기(28')의 기능 및 동작에 대해서만 설명하기로 한다.
분주기(18')는 데이터 출력 스트로우브 신호쌍(DQSO, DQSOB)을 분주하여 n개의 출력신호들(QO1, QO2B, ..., QO(n-1), QOnB)을 발생한다. 체배기(28')는 n개의 신호들(QI1, QI2B, ..., QI(n-1), QInB)을 체배하여 데이터 입력 스트로우브 신호쌍(DQSI, DQSIB)을 발생한다.
도9에 나타낸 데이터 전송 시스템 또한 상술한 도2 및 도7에 나타낸 실시예의 데이터 전송 시스템과 마찬가지로 차동 신호 라인쌍(40)을 통하여 데이터 및 데이터 출력 스트로우브 신호를 동시에 전송할 수 있다.
도시하지는 않았지만, 도9에 나타낸 본 발명의 데이터 전송 시스템은 변압기들(60-1 ~ 60-n)을 도2 또는 도7의 전류 구동기들로 대체하고, 변압기들(70-1 ~ 70-n)을 도2 또는 도7의 전압 분배기들로 대체하여 구성하는 것도 가능하다.
또한, 본 발명의 데이터 전송 시스템은 단일 레벨의 고주파수의 데이터 출력 스트로우브 신호(즉, 단일 신호)를 차동 신호 라인쌍으로 전송시에 저주파수의 신호로 변경하여 전송함으로써 단일 레벨의 신호 전송시에 나타날 수 있는 노이즈로 인한 데이터 전송 에러를 줄일 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 데이터 전송 시스템 및 방법은 차동 신호 라인쌍을 통하여 데이터 및 데이터 스트로우브 신호를 동시에 전송하는 것이 가능하므로, 데이터 스트로우브 신호를 전송하기 위한 별도의 신호 라인의 추가가 발생되지 않게 된다.
또한, 본 발명의 데이터 전송 시스템 및 방법은 차동 신호 라인쌍을 통하여 고주파수의 데이터 스트로우브 신호를 전송시에 고주파수의 데이터 스트로우브 신호를 저주파수로 변환하여 전송함으로써 데이터 전송 에러를 줄일 수 있다.
도1은 종래의 데이터 전송 시스템의 데이터 전송 방법을 설명하기 위한 일예의 블록도이다.
도2는 본 발명의 데이터 전송 시스템의 개략적인 구성을 나타내는 실시예의 블록도이다.
도3은 도2에 나타낸 분주기의 실시예의 구성을 나타내는 블록도이다.
도4는 도3에 나타낸 분주기의 동작을 설명하기 위한 동작 타이밍도이다.
도5는 도2에 나타낸 체배기의 실시예의 구성을 나타내는 회로도이다.
도6은 도5에 나타낸 체배기의 동작을 설명하기 위한 동작 타이밍도이다.
도7은 본 발명의 데이터 전송 시스템의 다른 실시예의 구성을 나타내는 블록도이다.
도8은 본 발명의 데이터 전송 시스템의 또 다른 실시예의 구성을 나타내는 블록도이다.
도9는 본 발명의 데이터 전송 시스템의 또 다른 실시예의 구성을 나타내는 블록도이다.

Claims (20)

  1. 출력 기준 신호의 주파수를 변환하여 주파수 변환된 출력 기준 신호를 발생하는 주파수 변환 수단;
    복수개의 차동 출력 신호쌍들 각각을 입력하여 차동 신호 라인쌍들로 차동 신호쌍들을 발생하고, 상기 주파수 변환된 출력 기준 신호를 입력하여 제1제어신호를 발생하는 차동 출력 수단; 및
    상기 제1제어신호에 응답하여 상기 차동 신호 라인쌍들 각각의 신호 레벨을 변화하는 신호 레벨 변화 수단을 구비하는 송신부; 및
    상기 차동 신호 라인쌍들 각각의 사이의 신호 레벨의 변화를 감지하는 신호 레벨 감지 수단;
    상기 차동 신호 라인쌍들로 전송되는 복수개의 차동 신호쌍들 및 상기 신호 레벨 감지 수단으로부터 출력되는 신호를 입력하여 복수개의 입력 신호들 및 제2제어신호를 발생하는 차동 입력 수단; 및
    상기 제2제어신호를 입력하여 상기 출력 기준 신호의 주파수를 복원하여 입력 기준 신호를 발생하는 주파수 복원 수단을 구비하는 수신부를 구비하는 것을 특징으로 하는 데이터 전송 시스템.
  2. 제1항에 있어서, 상기 출력 기준 신호는
    상기 복수개의 차동 출력 신호쌍들 각각을 출력하기 위한 기준으로 사용되는 클럭 신호인 것을 특징으로 하는 데이터 전송 시스템.
  3. 제1항에 있어서, 상기 입력 기준 신호는
    상기 복수개의 입력 신호들 각각을 입력하기 위한 기준으로 사용되는 클럭 신호인 것을 특징으로 하는 데이터 전송 시스템.
  4. 제1항에 있어서, 상기 주파수 변환 수단은
    상기 출력 기준 신호를 분주하여 상기 주파수 변환된 출력 기준 신호를 발생하는 분주 회로를 구비하는 것을 특징으로 하는 데이터 전송 시스템.
  5. 제4항에 있어서, 상기 분주 회로는
    상기 출력 기준 신호의 천이에 응답하여 천이하고 분주되는 복수개의 상기 제1 제어신호를 순차적으로 발생하는 것을 특징으로 하는 데이터 전송 시스템.
  6. 제1항에 있어서, 상기 주파수 복원 수단은
    상기 제2제어신호를 체배하여 상기 출력 기준 신호의 주파수와 동일한 주파수를 가진 상기 입력 기준 신호를 발생하는 체배 회로를 구비하는 것을 특징으로 하는 데이터 전송 시스템.
  7. 제6항에 있어서, 상기 체배 회로는
    복수개의 상기 제2 제어신호의 천이에 응답하여 천이하는 상기 입력 기준 신호를 발생하는 것을 특징으로 하는 데이터 전송 시스템.
  8. 제1항에 있어서, 상기 차동 출력 수단은
    상기 복수개의 차동 출력 신호쌍들 각각의 신호 차를 증폭하여 상기 차동 신호 라인쌍들로 복수개의 차동 신호쌍들을 출력하는 복수개의 제1차동 출력 증폭기들; 및
    상기 주파수 변환된 출력 기준 신호를 증폭하여 상기 제1 제어신호를 발생하는 복수개의 제2차동 출력 증폭기들을 구비하는 것을 특징으로 하는 데이터 전송 시스템.
  9. 제1항에 있어서, 상기 차동 입력 수단은
    상기 복수개의 차동 출력 신호 라인쌍들 각각의 신호 차를 증폭하여 복수개의 입력 신호들을 발생하는 복수개의 제1차동 입력 증폭기들; 및
    상기 신호 레벨 감지 수단으로부터 출력되는 신호를 증폭하여 상기 제2 제어신호를 발생하는 복수개의 제2차동 입력 증폭기들을 구비하는 것을 특징으로 하는 데이터 전송 시스템.
  10. 제1항에 있어서, 상기 신호 레벨 변화 수단은
    상기 복수개의 차동 신호 라인쌍들 각각과 접지전압사이에 연결되고, 상기 제1 제어신호에 응답하여 상기 복수개의 차동 신호 라인쌍들 각각의 신호 레벨을 변화하는 복수개의 제1전류 구동기들을 구비하는 것을 특징으로 하는 데이터 전송 시스템.
  11. 제1항에 있어서, 상기 신호 레벨 변화 수단은
    전원전압과 상기 복수개의 차동 신호 라인쌍들 각각의 사이에 연결되고, 상기 제1 제어신호에 응답하여 상기 복수개의 차동 신호 라인쌍들 각각의 신호 레벨을 변화하는 복수개의 제2전류 구동기들을 구비하는 것을 특징으로 하는 데이터 전송 시스템.
  12. 제1항에 있어서, 상기 신호 레벨 변화 수단은
    상기 복수개의 차동 신호 라인쌍들 각각과 접지전압사이에 연결되고, 상기 제1 제어신호에 응답하여 상기 복수개의 차동 신호 라인쌍들 각각의 신호 레벨을 변화하는 복수개의 제1전류 구동기들; 및
    전원전압과 상기 복수개의 차동 신호 라인쌍들 각각의 사이에 연결되고, 상기 제1 제어신호에 응답하여 상기 복수개의 차동 신호 라인쌍들 각각의 신호 레벨을 변화하는 복수개의 제2전류 구동기들을 구비하는 것을 특징으로 하는 데이터 전송 시스템.
  13. 제1항에 있어서, 상기 신호 레벨 감지 수단은
    전원전압과 상기 복수개의 차동 신호 라인쌍들 각각의 사이에 직렬 연결된 적어도 2개의 저항들을 구비한 복수개의 전압 분배기를 구비하는 것을 특징으로 하는 데이터 전송 시스템.
  14. 제8항에 있어서, 상기 신호 레벨 변화 수단은
    상기 복수개의 제1차동 출력 증폭기들 각각의 출력단에 연결된 1차 권선과, 상기 복수개의 차동 신호 라인쌍들 각각의 사이에 연결된 2차 권선을 가지고,
    상기 2차 권선의 중앙 탭으로 상기 제1 제어신호가 인가되는 복수개의 제1변압기들을 구비하는 것을 특징으로 하는 데이터 전송 시스템.
  15. 제9항에 있어서, 상기 신호 레벨 감지 수단은
    상기 복수개의 차동 신호 라인쌍들 각각의 사이에 연결된 1차 권선과, 상기 복수개의 제1 차동 입력 증폭기들 각각의 사이에 연결된 2차 권선을 가지고,
    상기 1차 권선의 중앙 탭의 신호를 상기 복수개의 제2 차동 입력 증폭기들로 상기 제2 제어신호를 출력하는 복수개의 제2변압기들을 구비하는 것을 특징으로 하는 데이터 전송 시스템.
  16. 출력 기준 신호의 주파수를 변환하여 주파수 변환된 출력 기준 신호를 발생하는 주파수 변환 단계;
    복수개의 차동 출력 신호쌍들 각각을 입력하여 차동 신호 라인쌍들로 차동 신호쌍들을 발생하고, 상기 주파수 변환된 출력 기준 신호를 입력하여 제1 제어신호를 발생하는 신호 출력 단계; 및
    상기 제1 제어신호에 응답하여 상기 차동 신호 라인쌍들 각각의 신호 레벨을 변화하는 신호 레벨 변화 단계를 구비하는 신호 송신 단계; 및
    상기 차동 신호 라인쌍들 각각의 사이의 신호 레벨의 변화를 감지하는 신호 레벨 감지 단계;
    상기 차동 신호 라인쌍들로 전송되는 복수개의 차동 신호쌍들 및 신호 레벨 감지 단계에 의해서 감지된 신호를 입력하여 복수개의 입력 신호들 및 제2 제어신호를 발생하는 신호 입력 단계; 및
    상기 제2제어신호를 입력하여 상기 출력 기준 신호의 주파수를 복원하여 입력 기준 신호를 발생하는 주파수 복원 단계를 구비하는 신호 수신 단계를 구비하는 것을 특징으로 하는 데이터 전송 방법.
  17. 제16항에 있어서, 상기 출력 기준 신호는
    상기 복수개의 차동 출력 신호쌍들 각각을 출력하기 위한 기준으로 사용되는 클럭 신호인 것을 특징으로 하는 데이터 전송 방법.
  18. 제16항에 있어서, 상기 입력 기준 신호는
    상기 복수개의 입력 신호들 각각을 입력하기 위한 기준으로 사용되는 클럭 신호인 것을 특징으로 하는 데이터 전송 방법.
  19. 제16항에 있어서, 상기 주파수 변환 단계는
    상기 출력 기준 신호를 분주하여 상기 주파수 변환된 기준 신호를 발생하는 것을 특징으로 하는 데이터 전송 방법.
  20. 제16항에 있어서, 상기 주파수 복원 단계는
    상기 제2제어신호를 체배하여 상기 출력 기준 신호의 주파수와 동일한 주파수를 가진 상기 입력 기준 신호를 발생하는 것을 특징으로 하는 데이터 전송 방법.
KR10-2003-0075269A 2003-10-27 2003-10-27 데이터 전송 시스템 및 방법 KR100512940B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0075269A KR100512940B1 (ko) 2003-10-27 2003-10-27 데이터 전송 시스템 및 방법
US10/913,359 US7505521B2 (en) 2003-10-27 2004-08-09 Data transmission system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0075269A KR100512940B1 (ko) 2003-10-27 2003-10-27 데이터 전송 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20050040089A KR20050040089A (ko) 2005-05-03
KR100512940B1 true KR100512940B1 (ko) 2005-09-07

Family

ID=34511122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0075269A KR100512940B1 (ko) 2003-10-27 2003-10-27 데이터 전송 시스템 및 방법

Country Status (2)

Country Link
US (1) US7505521B2 (ko)
KR (1) KR100512940B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4624715B2 (ja) * 2004-05-13 2011-02-02 ルネサスエレクトロニクス株式会社 システムｌｓｉ
TWI277901B (en) * 2005-03-15 2007-04-01 Via Tech Inc Method and device for burst reading/writing memory data
US7787526B2 (en) * 2005-07-12 2010-08-31 Mcgee James Ridenour Circuits and methods for a multi-differential embedded-clock channel
KR100790968B1 (ko) * 2005-08-10 2008-01-02 삼성전자주식회사 차동신호 전송을 위한 입, 출력 드라이버회로 및 이를구비한 차동신호 전송 장치 및 전송방법
US7746937B2 (en) * 2006-04-14 2010-06-29 Formfactor, Inc. Efficient wired interface for differential signals
JP2008021038A (ja) * 2006-07-11 2008-01-31 Fujitsu Ltd コモンクロック方式におけるクロック信号制御方法、及び集積回路装置
US8775701B1 (en) 2007-02-28 2014-07-08 Altera Corporation Method and apparatus for source-synchronous capture using a first-in-first-out unit
US8015382B1 (en) * 2007-02-28 2011-09-06 Altera Corporation Method and apparatus for strobe-based source-synchronous capture using a first-in-first-out unit
JP5385095B2 (ja) * 2009-10-30 2014-01-08 ルネサスエレクトロニクス株式会社 出力回路及びそれを用いた受光回路、フォトカプラ
US9514420B2 (en) * 2014-08-15 2016-12-06 Rambus Inc. Strobe gating adaption and training in a memory controller

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3596196B2 (ja) 1996-11-15 2004-12-02 ソニー株式会社 データ伝送装置
US6247138B1 (en) * 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
US6295323B1 (en) 1998-12-28 2001-09-25 Agere Systems Guardian Corp. Method and system of data transmission using differential and common mode data signaling
EP1257053A1 (en) 2001-05-11 2002-11-13 Telefonaktiebolaget L M Ericsson (Publ) Differential signal transfer circuit
US6819602B2 (en) * 2002-05-10 2004-11-16 Samsung Electronics Co., Ltd. Multimode data buffer and method for controlling propagation delay time

Also Published As

Publication number Publication date
US20050089106A1 (en) 2005-04-28
KR20050040089A (ko) 2005-05-03
US7505521B2 (en) 2009-03-17

Similar Documents

Publication Publication Date Title
US4415984A (en) Synchronous clock regenerator for binary serial data signals
EP0112043B1 (en) Self-clocking binary receiver
KR100512940B1 (ko) 데이터 전송 시스템 및 방법
KR20010089251A (ko) 클럭 신호선을 통하여 데이터 신호를 송출하고 수신하는시스템 및 방법
US5689530A (en) Data recovery circuit with large retime margin
US5097353A (en) Optical repeater having phase inversion circuit
CN1870429B (zh) 半导体集成电路和降低噪声的方法
US4590601A (en) Pseudo random framing detector circuit
US5592519A (en) Dual frequency clock recovery using common multitap line
EP0261601B1 (en) Channel-system switching system for digital data radio-communication system
JP3326137B2 (ja) 直列通信インターフェース回路
US6370162B1 (en) Frame aligner including two buffers
US6175885B1 (en) System for series to parallel conversion of a low-amplitude and high frequency signal
EP0389697A2 (en) Serial data receiver
KR100376731B1 (ko) 서로 다른 버스 폭을 가지는 장치 사이의 데이터 정합방법 및 장치
US7158599B2 (en) Elastic store circuit
KR0158490B1 (ko) 프로그래머블 직렬 입출력회로
US6091348A (en) Circuit and method for on-the-fly bit detection and substitution
KR100300548B1 (ko) 바운싱제거회로
US7116738B1 (en) Data synchronization apparatus and method
KR100332205B1 (ko) 클럭신호모니터회로
JPH1168720A (ja) 伝送路の二重通信方式
RU1817252C (ru) Автокоррел ционный приемник сигналов с двухкратной фазоразностной модул цией
US5268931A (en) Data communication system
JP2692476B2 (ja) フレーム同期システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee