RU1817252C - Автокоррел ционный приемник сигналов с двухкратной фазоразностной модул цией - Google Patents

Abstract

Использование: электросв зь. Цель: по- вышение достоверности приема. Сущность изобретени : устройство содержит 1 регулируемый фазовращатель (1), 1 запоминаю г - ::--- С -.г; ;2 ;;; ., ; ....,,.. .. . щий блок (2), 1 фазовращатель (3), 2 перемножител  (4,5) функций, 3 интегратора (6, 7, 17), 1 дифференциальный усилитель (8), накопител  (9,10), 4 ключа (11, 12,22,23), 1 элемент И (13), 2 компаратора (14, 15), 1 перемножитель (16), 1 блок вычитани  (18), 1 блок выделени  модул  (19), 1 пороговый блок (20), 1 ждущий мультивибратор (21). 2 блока задержки (24,25), 1 блок выбора максимума (26). Обеспечена возможность контрол  за флюктуаци ми несущей частоты, что позвол ет устранить ошибочную корректировку фазового-сдвига между колебани ми соседних посылок сигнала. 1 ил.

Description

ел

с

00

го

СП

к

Изобретение относитс  к электросв зи и может использоватьс  в системах передачи данных.

Цель изобретени  - повышение достоверности приема.

На чертеже изображена структурна  электрическа  схема предложенного автокоррел ционного приемника.

Автокоррел ционный .приемник содержит регулируемый фазовращатель, запоминающий блок 2, фазовращатель 3, первый, второй перемносители 4, 5 функций , первый, второй инверторы 6,7, дифференциальный усилитель 8, первый, второй накопители 9,10, первый, второй ключи 11, 12, элемент И 13, первый, второй компараторы 14, 15, перемножитель 16. третий интегратор 17, блок 18 вычитани , блок 19 выделени  модул , пороговый блок 20, ждущий мультивибратор 21, третий, четвертый ключи 22, 23, первый, второй блоки 24, 25 задержки, блок 26 выбора максимума.

Автокоррел ционный приемник работает следующим образом.

Сигнал с входа приемника поступает непосредственно на перемножитепь 4 функций и через фазовращатель 3, обеспечивающий сдвиг фаз на п 2, на перемножитель 5 функций. На вторые входы перемножителей 4, 5 входной сигнал поступает через регулируемый фазовращатель 1 и запоминающий блок 2, хран щий информацию о предыдущей посылке. Регулируемый фазовращатель 1, обеспечивает посто нную величину сдвига фазы сигнала на выходе запоминающего блока 2 по отношению к входному сигналу на л; 4. После перемножени  и интегрировани  на выходах интеграторов 6, 7 формируютс  передаваемые в канал двоичные сигналы ,

Ui EcCii Eccos(Api-Api- +| ), (1)

U2 EcCi2 Eccos( Д#-Др|- -|). (2)

В случае возникновени  сдвига фаз между поступающими на перемножители 4, 5 напр жени ми значени  С измен етс , что приводит к изменению Ui и U2.

Компенсаци  этого изменени  произво дитс  следующим образом.

Выходы интеграторов 6, 7 подключают к входам соответствующих компараторов 14,15 и входам ключей 11,12 через элементы 24,25 задержки и ключи 22,23. Ключи 22, 23 открываютс  под действием управл ющего сигнала, вырабатываемого элементом И 13, на входы которого поступают сигналы логической единицы только тогда, когда напр жение на входах компараторов 14, 15 имеет положительный знак, т.е. произошел

сдвиг фаз между колебани ми соседних по- . сылок.

Выходы ключей 11 и 12 соединены с выходами сигнала с выходов накопителей 9

и 10, которые усредн ют величину сигнала с выходов интеграторов. Выходы накопителей 9 и 10 подключены к входам дифференциального усилител  8, на выходе которого формируетс  сигнал ошибки, управл ющий

0 работой регулируемого фазовращател  1, компенсирующего сдвиг фаз, возникающий, между поступающими на перемножители 4, 5 функци ми напр жений, представл ющими собой колебани  соседних посылок.

5 Дл  того чтобы ошибочно не проводить корректировку паразитного фазового сдвига между колебани ми соседних посылок сигнала, что может иметь место при кратковременных флюктуаци х частоты несущего

0 колебани , введена цепь косвенной оценки величины этих флюктуации.

Чтобы оценить эти флюктуации, производитс  сравнение энергий канального сигнала и сигнала с Одного из выходов

5 приемника, при этом первый из этих сигналов поступает на вход блока 18 вычитани  с выхода интегратора 17, а второй -с выхода блока 26 выбора максимума. С выхода блока 18 вычитаний разносный сигнал через блок

0 19 выделени  модул  поступает на вход порогового блока 20, где производитс  его сравнение с заранее установленным порогом . Если разностный сигнал превышает уровень порога, то на выходе порогового

5 блока 20 формируетс  сигнал, запускающий ждущий мультивибратор 2 Т, сигнал ы с выхода которого подаютс  на запрещающие входы третьего и четвертого ключей 22 и 23. Таким Образом, происходит запрет прохож0 дени  сигналов с выходов интеграторов 6 и 7 на входы компараторов 14,15 и ключей 11 и 12, что приводит к запрету выдачи управл ющего сигнала с выхода дифференциального усилител  8 на вращающий вход

5 регулируемого фазовращател  1.

Формул а изобретени  Автокоррел ционный приемник сигналов ; с двухкратной фазоразностной модул цией; содержащий регулируемый фазовращатель,

0 вход которого соединен с первым входом первого перемножител  функций и фазовращател  и  вл етс  входом автокоррел ционного приемника, выход фазовращател  соединен с первым входом второго пере5 множител  функций выход регулируемого фазовращател  соединен с входом запоминающего блока, выход которого подключен к вторым входам первого и второго перемножителей функций, выходы которых соединены к входам соответственно первого и

второго интеграторов, выходы которых  вл ютс  соответственно первым и вторым выходами автокоррел ционного приемника , управл ющий вход регулируемого фа- зовращател  подключен к выходу дифференциального усилител , первый и второй входы которого соединены с выходами соответственно первого и второго накопителей , входы которых соединены с выходами соответственно первого и второ- го ключей, первые входы которых подк юче- ны к выходу элемента И, первый и второй входы которого подключены к выходам соответственно первого и второго компараторов , отличающийс  тем, что, с целью повышени  достоверности приема, введены последовательно соединенные перемножитель , третий интегратор, блок вычитани , блок выделений модул , пороговый блок и ждущий мультивибратор, а также блок вы-

бора максимума, первый и второй блоки задержки , третий и четвертый ключи, выход первого интегратора подключён к первому входу блока выбора максимума и через первый блок задержки-к первому входу третьего ключа, выход второго интегратора подключен к второму входу блока выбора максимума и через второй блок задержки - к первому входу четвертого ключа, первый и второй входы перемножител   вл ютс  входом автокоррел ционного приемника, второй вход блока вычитани  соединен с выходом блока выбора максимума, выход ждущего мультивибратора подключен к вторым входам третьего и четвертого ключей, выход третьего ключа соединен с входом первого компаратора и вторым входом первого ключа, выход четвертого ключа соединен с входом второго компаратора и вторым входом второго ключа, v