KR20070018608A

KR20070018608A - 차동신호 전송을 위한 입, 출력 드라이버회로 및 이를구비한 차동신호 전송 장치 및 전송방법

Info

Publication number: KR20070018608A
Application number: KR1020050073459A
Authority: KR
Inventors: 이희석; 민성환
Original assignee: 삼성전자주식회사
Priority date: 2005-08-10
Filing date: 2005-08-10
Publication date: 2007-02-14
Also published as: US20070071113A1; CN1972256A; TW200707355A; US7826551B2; DE102006038357A1; JP2007049715A; KR100790968B1

Abstract

신호선의 수를 감소시킨 차동신호 전송을 위한 입출력 드라이버회로 및 이를 구비한 차동신호 전송장치 및 전송방법을 개시한다. 차동신호 전송방법은 바이너리값을 갖는 2^M-1 개의 원 신호를 2^M개의 신호선을 통해 전송한다. 상기 2^M-1 개의 원 신호는 2^M-1 개의 차동신호 쌍으로 변환한다. 상기 각 차동신호 쌍은 서로 반대위상을 갖는 제1차동신호와 제2차동신호를 구비한다. 상기 2^M-1 개의 차동신호 쌍의 상기 제1차동신호와 상기 제2차동신호를 M 개씩 중첩시켜 2^M개의 중첩신호를 생성한다. 상기 2^M개의 중첩신호를 상기 2^M개의 신호선으로 각각 전송한다. 상기 2^M 개의 신호선중 서로 인접하는 1쌍, 2쌍, ..., 2^M-1쌍, 2^M쌍의 신호선으로 전송되는 상기 중첩신호를 중첩시켜 상기 2^M-1 개의 원신호로 복원한다. 이때, 서로 인접하는 1쌍, 2쌍, 4쌍, ..., 2^M-1쌍, 2^M쌍의 신호선으로 전송되는 중첩신호를 각각 중첩시켜 2^M-1, 2^M-2, ..., 2², 2¹, 2⁰개의 원 신호로 복원한다. 상기 M개의 차동신호는 모두 서로 다른 신호로 이루어지고, 상기 서로 인접하는 신호선들을 통해 전송되는 중첩신호는 모두 서로 다른 신호로 이루어진다.

Description

차동신호 전송을 위한 입, 출력 드라이버회로 및 이를 구비한 차동신호 전송 장치 및 전송방법{Input and Out driver circuit for differential signal transfer and differential signal transfer apparatus and method}

도 1은 종래의 차동신호 전송장치의 구성도이다.

도 2는 종래의 차동신호 전송방식을 설명하기 위한 도면이다.

도 3은 종래의 차동신호 전송방식에 대한 행렬식을 나타낸 것이다.

도 4는 본 발명의 실시예에 따른 차동신호 전송을 위한 출력 드라이버회로도이다.

도 5는 본 발명과 종래의 차동신호 전송방식에 있어서, 신호선의 수와 전송가능한 채널신호의 수와의 관계를 도시한 것이다.

도 6은 본 발명의 실시예에 따른 다수의 채널신호를 다수의 차동신호로 변환하는 방식을 설명하기 위한 도면이다.

도 7은 본 발명의 실시예에 따른 차동신호 변환방식에 대한 행렬식을 나타낸 것이다.

도 8은 본 발명의 실시예에 따른 출력 드라이버회로의 구현예를 도시한 것이다.

도 9는 도 8의 출력 드라이버회로의 가산기의 구현예를 도시한 것이다.

도 10은 본 발명의 실시예에 따른 입력 드라이버회로의 회로도이다.

도 11은 본 발명의 실시예에 따른 다수의 신호선으로부터 제공되는 신호로부터 다수의 채널신호를 복원하는 원리를 설명하기 위한 도면이다.

도 12는 본 발명의 차동신호를 원래의 채널신호로 복원하는 방식에 대한 행렬식을 나타낸 것이다.

도 13은 본 발명의 입력 드라이버회로의 구현예를 도시한 것이다.

도 14는 도 13의 입력 드라이버회로의 가산기의 구현예를 도시한 것이다.

도 15는 본 발명의 실시예에 따른 차동신호 전송장치의 구성도이다.

도 16은 본 발명의 실시예에 따른 차동신호 전송장치의 구현예를 도시한 것이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 출력 드라이버회로 200 : 입력 드라이버회로

300 : 인터컨넥션부 111 - 117 : 출력버퍼

121 - 128, 211 - 217 : 가산기

본 발명은 차동신호 전송장치 및 방법에 관한 것으로서, 보다 구체적으로는 차동신호 전송을 위한 입력 드라이버회로 및 출력 드라이버회로에 관한 것이다. 또한, 본 발명은 차동신호 전송을 위한 입, 출력 드라이버회로를 구비한 차동신호 전 송장치 및 방법에 관한 것이다.

최근, 차동신호(differential signal) 전송방식은 EMI(eletromagnetic Interference)/EMC(electromagnetic compatability) 측면에서 단일신호(single-ended signal) 전송방식에 비해 유리하기 때문에, PDP 드라이버 회로, LCD 드라이버 회로 등과 같은 각종 디지털 표시장치 뿐만 아니라 기억장치(storage application)에서의 데이터 인터페이스, DRAM 에서의 멀티비트 데이터 버스, 모바일장치의 모듈인터페이스 등에서 그의 사용이 증가하고 있다. 차동신호 전송방식은 하나의 비트 데이터 전송을 위해 2개의 물리적 신호선 즉, (+) 신호를 전송하기 위한 신호선과 (-) 신호를 전송하기 위한 신호선을 사용한다. 그러므로, 차동신호 전송방식은 단일신호 전송방식에 비하여 EMI/EMC 측면에서 유리하고, 균일한 데이터 패스(uniform return path)가 보장된다. 또한, 차동신호 전송방식은 차동신호 쌍을 전송하는 신호쌍의 신호라인들이 서로 인접하여 배치되도록 설계되므로, 원거리(far-field)에서 노이즈가 서로 상쇄되는 것으로 간주되므로 크로스토크 등과 같은 외부잡음에도 강한 특성을 갖는다.

종래와 같이 "0" 에서 "1" 로 데이터 천이시 또는 "1"에서 "0" 로 데이터 천이시, CMOS 드라이버의 전원단자 VDD, VSS 로 스파이크와 같은 임펄스전류(impulse current)가 흐르게 되는데, 이러한 순간전류(transient current)는 전압변동이 초래되어 노이즈의 원인으로 작용하게 된다. 그러나, 차동신호 전송방식은 스위칭전류가 거의 0(zero)에 가까운 입, 출력 드라이버 회로를 사용하므로, 스위칭 전류에 의한 영향을 최소화할 수 있다.

도 1은 종래의 차동신호 전송장치의 구성도를 도시한 것이다. 도 1을 참조하면, 출력 드라이버회로(10)는 M개의 채널신호(CH1 ~ CHM)을 입력하여 M 개의 차동신호 쌍을 만들어 준다. 입력 드라이버회로(20)는 2M개의 차동신호 쌍을 입력하여 M개의 채널신호(CH1' ~ CHM')로 만들어준다. 상기 출력드라이버(10)와 입력 드라이버(20)사이에는 차동신호 전송을 위한 다수의 신호선(30)이 배열된다. 상기 신호선(30)의 수는 전송하고자 채널수에 따라 결정된다. M개의 채널 신호(CH1 ~ CHM)를 전송하는 경우에는, M개의 (+)채널신호를 전송하기 위한 M개의 신호선과 M개의 (-)채널신호를 전송하기 위한 M신호선이 필요하다. 그러므로, 상기 입, 출력 드라이버회로(20), (10)사이에는 2M 개의 신호선(30) 즉, M개의 신호선쌍(31 ~ 3m)이 배열된다. 따라서, 각 채널신호(CH1 ~ CHM)는 출력 드라이버(10)를 통해 차동신호 쌍 (CH1(+), CH(-) ~ CHM(+), CHM(-))으로 변환되어 각 신호선 쌍(31 ~ 3m)의 신호선(31a, 31b) ~ (3ma, 3mb)을 통해 각각 전송되어진다. 상기 신호선 쌍(31 ~ 3m)의 신호선(31a, 31b) ~ (3ma, 3mb)을 통해 전송된 각 차동신호 쌍(CH1+, CH1-) ~ (CHM+, CHM-)는 입력 드라이버회로(20)를 통해 각 채널신호(CH1' ~ CHM')으로 복원되어진다. 따라서, 종래의 차동신호 전송장치는 M 개의 채널신호를 전송하기 위해서는 2M개의 신호선이 필요하다.

도 2는 종래의 차동신호 전송방식을 설명하기 위한 도면이다. 도 2는 8개의 신호선을 통해 4개의 채널신호를 전송하는 경우를 예시한 것이다. 도 2를 참조하면, 제1채널신호(CH1)는 제1출력버퍼(11)를 통해 제1차동신호 쌍(CH1(+), CH1(-))으로 변환되어 제1신호선 쌍(31)의 각 신호선(31a, 31b)을 통해 전송되고, 제2채널 신호(CH2)는 제2출력버퍼(12)를 통해 제2차동신호 쌍(CH2(+), CH2(-))으로 변환되어 제2신호선 쌍(32)의 각 신호선(32a, 32b)을 통해 전송된다. 한편, 제3채널신호(CH3)는 제3출력버퍼(13)를 통해 제3차동신호 쌍(CH3(+), CH3(-))으로 변환되어 제3신호선 쌍(33)의 각 신호선(33a, 33b)을 통해 전송되고, 제4채널신호(CH4)는 제4출력버퍼(14)를 통해 제1차동신호 쌍(CH4(+), CH4(-))으로 변환되어 제4신호선 쌍(34)의 각 신호선(34a, 34b)을 통해 전송된다. 여기서, (+)는 서로 반대위상을 갖는 차동신호 쌍중 포지티브 차동신호를 의미하고, (-)는 네가티브 차동신호를 의미한다.

도 3은 종래의 차동전송방식에 대한 행렬식을 도시한 것이다. (a)는 차동전송방식에 대한 행렬식이고, (b), (c), (d)는 각각 N=4, 8, 16일 때의 SM값을 나타낸 것이다. 여기서, V_P-1, V_P-2, ..., V_P-N-1, V_P-N 은 신호선 쌍(31 ~ 3m)의 신호선(31a, 31b ~ 3ma, 3mb)으로 전송되는 차동신호의 신호레벨을 나타낸 것이고, V_L-1, V_L-2, ..., V_L-M-1, V_{L_M} 은 각 채널(CH1 ~ CHM)에 제공되는 채널신호의 신호레벨을 나타낸 것이다. 도 3을 참조하면, N=4일 경우에는 1-100, 001-1의 2개 차동신호만이 전송가능하고, N=8일 경우 1-1000000, 001-10000, 00001-100, 0000001-1의 4개 차동신호만이 전송가능하며, N=16일 경우, 1-100000000000000, 001-1000000000000, ....., 0000000000001-100, 000000000000001-1 등의 8개 차동신호만이 전송가능하다. 상기 행렬식으로부터 M 개의 채널 수의 신호를 전송하기 위해서는 2M개의 신호선이 필요하게 됨을 알 수 있다. 만약, 상기 신호선(30)이 N=2^M개로 구성된다고 가 정하면, 2^M-1개의 차동신호만을 상기 N개의 신호선(30)으로 전송가능하게 된다.

종래의 차동신호 전송방식은 서로 반대위상을 갖는 차동신호를 신호선을 통해 전송하기 때문에 노이즈에 대한 영향을 감소시킬 수 있었다. 그러나, 통상적인 데이터 버스폭과 채널당 데이터속도를 유지하는 경우, 채널 수의 2배에 해당하는 신호선이 필요하게 된다. 그러므로, 종래의 차동신호 전송방식은 2^M 개의 신호선을 통해 2^M-1 개의 채널신호만을 전송할 수 있으므로, 채널신호의 수가 많은 경우 신호선의 수가 상당히 많이 필요하기 때문에, 공간제약을 받는 신호전송장치에는 적용하기 어렵다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 차동신호 전송을 위한 신호선의 수를 줄일 수 있는 차동신호 전송방법을 제공하는 것이다.

또한, 본 발명의 다른 기술적 과제는 차동신호 전송을 위한 신호선의 수를 감소시킬 수 있는 차동신호 전송용 입력 및 출력 드라이버회로 및 이를 구비한 차동신호 전송장치를 제공하는 것이다.

상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 실시예에 따른 차동신호 전송방법은 바이너리값을 갖는 2^M-1 개의 원 신호를 2^M개의 신호선을 통해 전송한다. 상기 2^M-1 개의 원 신호는 2^M-1 개의 차동신호 쌍으로 변환한다. 상기 각 차동신호 쌍은 서로 반대위상을 갖는 제1차동신호와 제2차동신호를 구비한다. 상기 2^M-1 개의 차동신호 쌍의 상기 제1차동신호와 상기 제2차동신호를 M개씩 중첩시켜 2^M개의 중첩신호를 생성한다. 상기 2^M개의 중첩신호를 상기 2^M개의 신호선으로 각각 전송한다. 상기 2^M 개의 신호선중 서로 인접하는 1쌍, 2쌍, ..., 2^M-1쌍, 2^M쌍의 신호선으로 전송되는 상기 중첩신호를 중첩시켜 상기 2^M-1 개의 원신호로 복원한다. 이때, 서로 인접하는 1쌍, 2쌍, 4쌍, ..., 2^M-1쌍, 2^M쌍의 신호선으로 전송되는 중첩신호를 각각 중첩시켜 2^M-1, 2^M-2, ..., 2², 2¹, 2⁰개의 원 신호로 복원한다. 상기 M개의 차동신호는 모두 서로 다른 신호로 이루어지고, 상기 서로 인접하는 신호선들을 통해 전송되는 중첩신호는 모두 서로 다른 신호로 이루어진다.

상기 M개의 차동신호를 중첩시키는 방법은 먼저, 상기 2^M-1 개의 차동신호 쌍중 2^M-1 개의 차동신호 쌍의 제1차동신호와 제2차동신호 각각을 상기 2^M 개의 신호선으로 각각 전송한다. 상기 2^M-1 개의 차동신호 쌍을 제외한 상기 2^M -1 개의 차동신호 쌍중 2^M-2, 2^M-3, 2^M-4, .... , 2², 2¹, 2⁰개의 차동신호 쌍의 제1차동신호와 제2차동신호 각각을 2¹ , 2², 2³, ...., 2^M-2, 2^M-1, 2^M 개의 인접하는 신호선으로 동시에 전송한다. 이때, 각 신호선에는 서로 다른 M 개의 차동신호가 중첩되어진다.

본 발명의 다른 견지에 따른 바이너리값을 갖는 2^M-1 개의 원 신호를 2^M개의 신호선을 통해 전송하는 차동신호 전송방법은 먼저, 상기 2^M-1 개의 원 신호중 2^M-1개의 원 신호는 차동신호 쌍으로 변환하고 2^M-1-1 개의 원 신호는 의사차동신호 쌍으로 변환한다. 상기 차동신호 쌍은 서로 반대위상을 갖는 제1차동신호와 제2차동신호를 구비하며, 상기 의사 차동신호 쌍은 서로 반대위상을 갖는 제1의사 차동신호와 제2의사 차동신호를 구비한다. 이어서, 상기 2^M-1개의 차동신호 쌍의 상기 제1차동신호와 상기 제2차동신호와 상기 2^M-1-1개의 상기 의사 차동신호 쌍의 상기 제1의사 차동신호와 상기 제2의사 차동신호를 M개씩 중첩시켜 2^M개의 중첩신호를 생성한다. 상기 중첩신호는 2^M-1개의 차동신호 쌍중 하나의 차동신호와, 2^M-1-1개의 의사 차동신호 쌍중 M-1개의 의사차동신호를 중첩시켜 생성한다. 이때, 상기 2^M-1-1개의 의사 차동신호 쌍중 2^M-2, 2^M-3, ...., 2², 2¹, 2⁰개의 의사 차동신호쌍 각각은 2^M개의 중첩신호중 2¹, 2², ..., 2^M-2, 2^M-1, 2^M개의 중첩신호에 포함되어진다. 상기 2^M개의 중첩신호를 상기 2^M개의 신호선으로 각각 전송한다. 상기 2^M 개의 신호선중 서로 인접하는 1쌍, 2쌍, ..., 2^M-1쌍, 2^M쌍의 신호선으로 전송되는 상기 중첩신호를 중첩시켜 상기 2^M-1 개의 원신호로 복원한다. 상기 복원된 2^M-1개의 원신호중 2^M-1개의 원 신호는 상기 2^M-1개의 차동신호 쌍으로부터 복원되고, 나머지 2^M-1-1개의 원신호는 2^M-1-1개의 의사 차동신호 쌍으로부터 복원된다. 이때, 상기 2^M-1개의 원신호는 서로 인접하는 1쌍의 신호선으로 전송되는 신호를 중첩시켜 생성한다. 상기 2^M-1-1개의 원신호는 2¹쌍, 2²쌍, ..., 2^M-1쌍, 2^M쌍의 신호선으로 전송되는 중첩신호를 중첩시켜 각각 2^M-1, 2^M-2, ..., 2², 2¹, 2⁰개의 신호를 생성한다.

또한, 본 발명의 실시예에 따른 차동신호 전송장치는 바이너리값을 갖는 2^M-1개의 원 신호를 제공하는 채널들을 구비한다. 제1드라이버회로는 상기 채널들로부터 제공되는 상기 2^M-1개의 원 신호를 2^M-1개의 차동신호 쌍으로 변환한다. 각 차동신호 쌍은 서로 반대위상을 갖는 제1차동신호와 제2차동신호를 갖는다. 상기 제1드라이버회로는 상기 2^M-1 개의 차동신호 쌍의 상기 제1차동신호와 상기 제2차동신호를 M개씩 중첩시켜 2^M개의 중첩신호를 출력한다. 상기 제1드라이버회로는 신호변환부와 신호 중첩부를 포함한다. 상기 신호변환부는 상기 채널들로부터 제공되는 상기 2^M-1개의 원 신호를 상기 2^M-1개의 차동신호 쌍으로 변환한다. 상기 신호중첩부는 상기 신호변환부를 통해 변환된 상기 2^M-1개의 차동신호 쌍중 상기 M개의 차동신호를 중첩시켜 상기 2^M개의 중첩신호를 발생한다. 상기 신호변환부는 서로 다른 게 인을 갖는 2^M-1개의 출력버퍼를 구비하며, 상기 2^M-1개의 출력버퍼중 각각 2^M-1개, 2^M-2개, 2^M-3개, ..., 2²개, 2¹개, 2⁰개의 출력버퍼는 각각 1/2¹ 1/2² 1/2³, ..., 1/2^M-2, 1/2^M-1, 1/2^M의 게인을 갖는다. 상기 신호중첩부는 상기 2^M-1개의 차동신호 쌍중 상기 M개의 차동신호를 가산하여 상기 2^M개의 중첩신호를 발생하는 2^M개의 가산기를 구비한다. 상기 2^M-1 개의 차동신호 쌍중 상기 2^M-1 개의 차동신호 쌍의 상기 2^M-1 개의 상기 제1차동신호와 2^M-1 개의 상기 제2차동신호중 하나가 각각 상기 2^M개의 가산기의 일 입력으로 제공된다. 상기 2^M-1 개의 차동신호 쌍을 제외한 상기 2^M -1 개의 차동신호 쌍중 2^M-2, 2^M-3, 2^M-4, .... , 2², 2¹, 2⁰개의 차동신호 쌍의 제1차동신호와 제2차동신호가 각각 2¹ , 2², 2³, ...., 2^M-3, 2^M-2, 2^M-1 개의 가산기의 나머지 입력으로 동시에 제공된다.

제2드라이버회로는 상기 2^M개의 중첩신호를 입력하여 상기 2^M-1개의 원 신호를 제공한다. 인터컨넥션부는 상기 제1드라이버회로로부터 제공되는 상기 2^M개의 중첩신호를 상기 제2드라이버회로로 전송하며, 2^M개의 신호선을 구비한다. 각 신호선은 M개의 차동신호가 중첩된 상기 2^M개의 중첩신호중 해당하는 하나의 중첩신호를 전송한다. 상기 제2드라이버회로는 상기 2^M개의 신호선으로부터 제공되는 상기 2^M개 의 중첩신호를 가산하여 상기 2^M-1개의 원 신호를 발생하는 2^M-1개의 가산기를 구비한다. 상기 2^M-1개의 가산기중 2^M-1개의 가산기는 상기 2^M개의 신호선중 서로 인접하는 한쌍의 신호선으로부터 제공되는 상기 중첩신호를 가산하여 2^M-1개의 상기 원신호를 발생한다. 상기 2^M-1개의 가산기를 제외한 상기 2^M-1개의 가산기중 2^M-2, 2^M-3,..., 2², 2¹, 2⁰개의 가산기는 서로 인접하는 2¹쌍, 2²쌍, 2³쌍, ..., 2^M-2쌍, 2^M-1쌍의 신호선으로부터 제공되는 상기 중첩신호를 가산하여 2^M-2, 2^M-3, 2^M-4, ..., 2², 2¹, 2⁰개의 상기 원신호를 발생한다. 적어도 상기 제1드라이버회로 및 상기 제2드라이버회로는 원칩화된다. 상기 인터컨넥션부는 오프칩화되거나 또는 상기 제1 및 상기 제2드라이버회로와 함께 원칩화된다.

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.

도 4는 본 발명의 실시예에 따른 차동신호 전송을 위한 출력 드라이버회로의 구성도이다. 도 4의 출력 드라이버회로는 N(=2^M) 개의 신호선(301 ~ 30N)을 통해 2^M -1개의 채널신호를 전송한다. 도 4를 참조하면, 상기 출력 드라이버회로(100)에는 다수의 채널로부터 채널신호들(CH1 ~ CH2^M-1)이 제공된다. 상기 다수의 채널신호들(CH1 ~ CH2^M-1)은 바이너리 신호이다. 상기 출력 드라이버회로(100)는 상기 다수의 채널신호들(CH1 ~ CH2^M-1)을 다수의 차동신호 쌍들로 변환한다. 각 차동신호쌍은 서로 반대위상을 갖는 제1차동신호와 제2차동신호를 구비한다. 상기 다수의 차동신호 쌍들의 다수의 제1차동신호와 다수의 제2차동신호들중 임의의 서로 다른 M개 채널의 차동신호를 중첩시켜 상기 인터컨넥션부(300)로 제공한다. 상기 인터컨콘넥션부(300)는 다수의 신호선, 예를 들어 N개의 신호선(301 ~ 30N)을 구비한다. 각 신호선(301 ~ 30N)에는 상기 출력 드라이버회로(100)로부터 제공되는 다수의 차동신호중 임의의 서로 다른 M개 채널의 차동신호들이 중첩된 신호가 제공된다. 상기 각 신호선에 제공된 중첩된 신호들을 전송하게 된다.

도 5는 본 발명과 종래기술의 차동신호 전송을 위한 신호선의 수에 대한 전송가능한 채널신호의 수를 도시한 것이다. 도 5에서, A 는 종래의 차동신호 전송방식에서의 인터컨넥션부의 신호선의 수에 대한 전송가능한 채널신호의 수를 나타낸 것이다. B는 본 발명의 차동신호 전송방식에서의 인터컨넥션부의 신호선의 수에 대한 전송가능한 채널신호의 수를 나타낸 것이다. 도 5를 참조하면, 인터컨넥션부가 N(N=2^M)개의 신호선으로 구성되는 경우, 종래에는 N/2 개의 채널신호의 차동신호 쌍 을 전송할 수 있었으나, 본 발명에서는 N-1개의 채널신호의 차동신호 쌍을 전송할 수 있다. 즉, 종래에는 2^M 개의 신호선을 통해 2^M/2(=2^M-1) 개 채널신호의 차동신호 쌍을 전송하는 반면에, 본 발명에서는 2^M 개의 신호선을 통해 2^M -1개의 채널신호의 차동신호 쌍을 전송할 수 있다.

예를 들어, 신호선이 8개인 경우, 본 발명은 7개의 채널의 차동신호를 전송할 수 있는 반면에, 종래에는 4채널의 차동신호를 전송할 수 있다. 신호선이 16개인 경우, 본 발명은 15채널의 차동신호를 전송할 수 있는 반면에, 종래기술은 8 채널의 차동신호를 전송할 있다. 신호선의 수가 증가함에 따라 전송가능한 채널 신호의 수는 더욱 더 큰 차이가 나게 됨을 알 수 있다. 따라서, 2^M 개의 신호선을 통해 차동신호를 전송하는 경우, 종래와 같이 각 신호선에 임의 한 채널의 차동신호 쌍의 제1 및 제2차동신호중 하나의 차동신호를 전송하는 방식에 비하여, 본 발명에서와 같이 각 신호선에 임의의 서로 다른 M 개의 채널신호의 차동신호를 중첩시켜 전송하는 방식은 거의 2배정도의 많은 수의 차동신호들을 전송 가능하게 한다.

도 6은 본 발명의 차동신호 전송장치에 있어서, 각 신호선에 다수의 채널중 임의의 서로 다른 M 개의 채널의 차동신호를 중첩시켜 전송하는 원리를 설명하는 도면이다. 본 발명의 차동신호 전송방식은 N 개의 신호선을 이용하여 N-1개의 차동신호를 전송한다. 여기서, N은 N=2^M 이며, M은 임의의 자연수이다. 바람직하게, 상기 M은 2이상의 자연수이다. 도 6에는 M 이 3인 경우로서, 8개의 신호선을 통해 7 개의 채널의 차동신호를 전송하는 방식을 예시한다. 도 6을 참조하면, 제1채널(CH1)에 대한 차동신호 쌍은 서로 위상이 반대인 제1차동신호(CH1(+))와 제2차동신호(CH1(-))를 구비한다. 이와 마찬가지로, 제2채널(CH2) 내지 제7채널(CH7)에 대한 차동신호 쌍은 각각 서로 위상이 반대인 제1차동신호 및 제2차동신호 CH2(+), CH2(-) ~ CH7(+), CH7(-)를 구비한다.

먼저, 2^M -1개의 채널중 2^M-1개의 채널의 차동신호 쌍의 제1차동신호와 제2차동신호를 각각 2^M 개의 신호선으로 제공한다. 예를 들어, M 이 3이므로, 제1 내지 제7채널(CH1 - CH7)의 차동신호 쌍중 제1 내지 제4채널(CH1 - CH4)의 차동신호 쌍이 제1 내지 제8신호선(301 - 308)으로 각각 제공된다. 즉, 제1채널(CH1)의 제1차동신호(CH1(+))와 제2차동신호(CH1(-))는 각각 이웃하는 제1신호선(301)과 제2신호선(302)으로 제공된다. 제2채널(CH2)의 제1차동신호(CH2(+))와 제2차동신호(CH2(-))는 각각 이웃하는 제3신호선(303)과 제4신호선(304)으로 제공된다. 제3채널(CH3)의 제1차동신호(CH3(+))와 제2차동신호(CH3(-))는 각각 이웃하는 제5신호선(305)과 제6신호선(306)으로 제공된다. 제4채널(CH4)의 제1차동신호(CH4(+))와 제2차동신호(CH4(-))는 각각 이웃하는 제7신호선(307)과 제8신호선(308)으로 제공된다. 제1 내지 제4채널(CH1 ~ CH4)의 제1 및 제2차동신호(CH1(+), CH1(-) ~ CH4(+), CH4(-))는 제1 내지 제8신호선으로 순차적으로 제공됨이 바람직하나, 이에 반드시 한정되는 것은 아니다.

다음, 2^M -1개의 채널중 2^M-1개의 채널을 제외한 나머지 2^M-1 -1개의 채널중 2^M-2개의 차동신호 쌍의 제1차동신호와 제2차동신호는 2^M 개의 신호선중 서로 다른 하나의 신호선쌍으로 동시에 제공된다. 예를 들어, M 이 3이므로, 2^M-2 는 2가 된다. 따라서, 제1 내지 제7채널(CH1 ~ CH7)중 제1내지 제4채널(CH1 - CH4)를 제외한 제5 내지 제7채널(CH5 ~ CH7)중 2개의 채널은, 예를 들어 제5채널(CH5)과 제6채널(CH6)이 된다. 제5채널(CH5)의 제1차동신호(CH5(+))는 4개의 신호선쌍(300a ~ 300d)중 신호선쌍(300a)의 제1 및 제2신호선(301, 302)로 동시에 제공되고, 제2차동신호(CH5(-))는 신호선 쌍(300b)의 제3 및 제4신호선(303, 304)으로 동시에 제공된다. 제6채널(CH6)의 제1차동신호(CH6(+))는 신호선쌍(300c)의 제5 및 제6신호선(305, 306)로 동시에 제공되고, 제2차동신호(CH6(-))는 신호선쌍(300d)의 제7 및 제8신호선(307, 308)으로 동시에 제공된다. 이때, 동일한 차동신호가 제공되는 하나의 신호선쌍의 신호선들은 서로 이웃하게 배열되는 것이 바람직하나, 이에 반드시 한정되는 것은 아니다.

마지막으로, 2^M -1개의 채널중 2^M-1개의 채널을 제외한 나머지 2^M-1 -1개의 채널중 2^M-3개 채널의 제1차동신호와 제2차동신호는 2^M 개의 신호선중 서로 다른 2개의 신호선쌍으로 동시에 제공된다. 예를 들어, M 이 3이므로, 2^M-3 는 1가 된다. 따라서, 제1 내지 제7채널(CH1 - CH7)중 제1내지 제4채널(CH1 - CH4)을 제외한 제5 내지 제7채널(CH5 - CH7)중 1개의 채널은, 예를 들어 제7채널(CH7)이 된다. 즉, 제7채널(CH7)의 제1차동신호(CH7(+))는 4개의 신호선쌍(300a ~ 300d)중 2개의 신호선 쌍(300a, 300b)으로 동시에 제공되므로, 제1 내지 4신호선(301 - 304)에는 제7채널(CH7)의 제1차동신호(CH7(+))가 동시에 제공된다. 제2차동신호(CH7(-))는 이웃하는 2개의 신호선 쌍(300c, 300d)으로 동시에 제공되므로, 제5 내지 제8신호선(305 - 308)에는 제7채널(CH7)의 제2차동신호(CH7(-))가 동시에 제공된다. 이때, 동일한 차동신호가 제공되는 2개의 신호선쌍은 서로 이웃하게 배열되는 것이 바람직하나, 이에 반드시 한정되는 것은 아니다.

본 발명의 2^M 개의 신호선을 통해 2^M-1 개의 채널의 차동신호 쌍을 전송하기 위한 차동신호 전송방식은 먼저, 상기 2^M-1 개의 채널신호를 서로 반대 위상을 갖는 2^M-1 개의 차동신호 쌍으로 변환한다. 2^M-1 개의 채널의 차동신호 쌍중 2^M-1 개의 차동신호 쌍의 제1차동신호와 제2차동신호를 각각 2^M 개의 신호선으로 전송한다. 이어서, 상기 2^M-1 개의 차동신호 쌍을 제외한 2^M -1 개의 차동신호 쌍중 2^M-2, 2^M-3, 2^M-4, .... , 2², 2¹, 2⁰개의 차동신호 쌍의 제1차동신호와 제2차동신호를 각각 2¹ , 2², 2³, ...., 2^M-2, 2^M-1, 2^M 개의 인접하는 신호선으로 동시에 전송한다. 여기서, 인접하는 2¹ , 2², 2³, ...., 2^M-2, 2^M-1, 2^M 개의 신호선은 인접하는 1쌍, 2쌍, 3쌍, ..., M-2쌍, M-1쌍의 신호선을 의미한다.

따라서, 각 신호선에는 서로 다른 M개의 채널의 차동신호가 충접되어 제공되며, 도 6의 경우 3개의 채널신호가 각 신호선에 중첩되어진다. 제1신호선(301)의 경우 제1채널의 제1차동신호(CH1(+)), 제5채널의 제1차동신호(CH5(+)) 및 제7채널의 제1차동신호(CH7(+))가 중첩되고, 제2신호선(302)의 경우 제1채널의 제2차동신호(CH1(-)), 제5채널의 제1차동신호(CH5(+)) 및 제7채널의 제1차동신호(CH7+)가 중첩되어진다. 제3신호선(303)의 경우 제2채널의 제1신호(CH2(+)), 제5채널의 제2차동신호(CH5(-)) 및 제7채널의 제1차동신호(CH7(+)) 그리고 제4신호선(304)의 경우 제2채널의 제2차동신호(CH2(-)), 제5채널의 제2차동신호(CH5(-)) 및 제7채널의 제1차동신호(CH7(+))가 중첩된다.

또한, 제5신호선(305)의 경우 제3채널의 제1차동신호(CH3(+)), 제6채널의 제1차동신호(CH6(+)) 및 제7채널의 제2차동신호(CH7(-))가 중첩되고, 제6신호선(306)의 경우 제3채널의 제2차동신호(CH3(-)), 제6채널의 제1차동신호(CH6(+)) 및 제7채널의 제2차동신호(CH7(-))가 중첩되어진다. 제7신호선(307)의 경우 제4채널의 제1차동신호(CH4(+)), 제6채널의 제2차동신호(CH6(-)) 및 제7채널의 제2차동신호(CH7(-))가 중첩되고, 제8신호선(308)의 경우 제4채널의 제2차동신호(CH4(-)), 제6채널의 제2차동신호(CH6(-)) 및 제7채널의 제2차동신호(CH7(-))가 중첩되어진다. 이와 같이, 본 발명은 서로 다른 2^M-1개의 채널신호를 2^M-1개의 차동신호쌍으로 변환한 다음 2^M-1개의 차동신호쌍중 임의의 서로 다른 M개의 채널신호의 차동신호를 중첩시켜 줌으로써, 2^M-1개 채널의 차동신호 쌍을 2^M개의 신호선을 통해 전송시켜 준다.

도 7은 본 발명의 차동신호 전송방식을 행렬로 표시한 것이다. (a)는 채널로 부터 신호선으로 제공되는 신호를 행렬식으로 표현한 것으로서, V_{P_1}, V_{P_2}, ... , V_{P_N-1}, V_{P_N} 은 각 신호선(301 ~ 30N)으로 제공되는 신호들의 레벨을 나타내고, V_{L_1}, V_{L_2}, ... , V_{L_2M-1} 은 각 채널(CH1 ~ CH2^M-1)으로 제공되는 신호들의 레벨을 나타낸다. (c)는 N=4일 때 S_M ^-1을 나타낸 것이며, (d)와 (e)는 N=8, N=16일 때 각각 S_M ^-1을 나타낸 것이다. 도 7을 참조하면, 신호선 N=4인 경우에는 1/2,1/2,1/2,1/2을 제외한 3개의 차동신호를 전송할 수 있으며, N=8인 경우, 1/8,1/8, ..., 1/8,1/8를 제외한 7개의 차동신호를 전송할 수 있으며, N=16의 경우, 1/16,1/16,1/16, ..., 1/16,1/16,1/16을 제외한 15개의 차동신호를 전송할 수 있다.

이때, 상기 차동신호중, N=4일 때 1/4,1/4,-1/4,-1/4, N=8일 때 1/8,1/8,1/8,1/8,-1/8,-1/8,-1/8,-1/8 그리고 N=16일 때 1/16,1/16, ..., 1/16,1/16,-1/16,-1/16, ..., -1/16,-1/16 는 이웃하는 1쌍의 신호선에서 보면 차동신호가 아니지만, 원거리(far-field)에서 보면 1,-1의 차동신호로 간주되므로 EMI에 강한 특성을 갖는다. 여기에서, 이러한 신호들을 의사차동신호(pseudo differential signal)이라 칭한다. 도 6 및 도 7을 참조하면, 8개의 신호선을 통해 7개의 채널신호를 전송하는 경우, 4개의 채널신호(CH1-CH4)는 1-1의 차동신호 형태로 전송되고, 2개의 채널신호(CH5, CH6)은 11-1-1의 의사차동신호 형태로 전송되며, 나머지 하나의 채널신호(CH7)는 1111-1-1-1-1의 의사차동신호 형태로 전송되어진다. 따라서, 2^M개의 신호선을 통해 2^M-1개의 채널신호를 전송하는 경우, 2^M-1개 의 채널신호는 차동신호형태로 전송되고, 나머지 2^M-1-1개의 채널신호는 의사차동신호형태로 전송되어진다.

도 8은 도 4, 도 6 및 도 7에 도시된 차동신호 전송방식을 구현하기 위한 출력 드라이버회로의 회로도를 도시한 것이다. 출력 드라이버회로(100)는 2^M(=N)개의 신호선을 통해 2^M-1개의 채널(CH1 - CH2^M-1)의 차동신호를 전송하기 위한 것으로서, M=3인 경우를 예시한 것이다. 도 8을 참조하면, 출력 드라이버회로(100)는 다수의 채널(CH1 - CH7)로부터 채널신호를 각각 차동신호 쌍(CH1(+), CH1(-)) ~ (CH7(+) - CH7(-))으로 변환하는 신호변환부(110)와, 상기 신호변환부(110)를 통해 변환된 차동신호 쌍(CH1+, CH1-) - (CH7+, CH7-)를 입력하여 다수의 중첩신호(S1 - S8)를 발생하는 신호중첩부(120)를 구비한다.

상기 신호변환부(110)는 각 채널(CH1 - CH7)로부터 채널신호를 입력하여 각각 서로 반대위상을 갖는 제1 및 제2차동신호(CH1(+), CH1(-)) ~ (CH7(+), CH7(-))로 이루어진 차동신호쌍을 각각 발생하는 다수의 출력버퍼(111 ~ 117)로 구성된다. 상기 신호중첩부(110)는 상기 각 출력버퍼(111 ~ 117)로부터 출력되는 제1 및 제2차동신호(CH1(+), CH1(-)) ~ (CH7(+), CH7(-))중 서로 다른 출력버퍼로부터 제공되는 3개의 차동신호를 입력하여 가산하는 다수의 가산기(121 - 128)로 구성된다. 상기 다수의 출력버퍼(111 ~ 117)는 서로 다른 게인을 갖는데, 상기 각 가산기(121 ~ 128)으로 각각 제1차동신호와 제2차동신호를 제공하는 제1 내지 제4출력버퍼(111 ~ 114)는 동일한 게인을 갖는다. 즉, a=b=c=d=1/2 가 된다. 한편, 상기 가산기(121 ~ 128)중 2개의 가산기(121, 122), (125, 126) ~ (123, 124), (127, 128)에 각각 제1차동신호와 제2차동신호를 동시에 제공하는 출력버퍼(115, 116)는 동일한 게인을 갖는다. 즉, e=f=a/2=1/4가 된다. 출력버퍼(127)는 상기 가산기(121 - 128)중 4개의 가산기(121 ~ 124), (125 ~ 128)에 각각 제1차동신호와 제2차동신호를 동시에 제공하며, 게인 g를 갖는다. 이때, g=e/2=a/4=1/8 가 된다. 만약, 출력버퍼가 2^M-1개로 구성되는 경우, 상기 2^M-1개의 출력버퍼중 2^M-1개의 출력버퍼는 1/2의 게인을 가지며, 나머지 2^M-2, 2^M-3, ..., 2², 2¹, 2⁰ 개의 출력버퍼는 각각 1/4, 1/8, ... , 1/2^M-2, 1/2^M-1, 1/2^M의 게인을 갖는다.

제1가산기(121)는 상기 제1채널(CH1)의 제1차동신호(CH1(+)), 제5채널(CH5)의 제1차동신호(CH5(+)) 및 제7채널(CH7)의 제1차동신호(CH7(+))를 가산하여, 중첩신호(S1)를 인터컨넥션부(300)의 제1신호선(301)으로 제공한다. 제2가산기(122)는 상기 제1채널(CH1)의 제2차동신호(CH1(-)), 제5채널(CH5)의 제1차동신호(CH5(+)) 및 제7채널(CH7)의 제1차동신호(CH7(+))를 가산하여, 중첩신호(S2)를 제2신호선(302)으로 제공한다. 제3가산기(123)는 상기 제2채널(CH2)의 제1차동신호(CH2(+)), 제5채널(CH5)의 제2차동신호(CH5(-)) 및 제7채널(CH7)의 제1차동신호(CH7(+))를 가산하여, 중첩신호(S3)를 제3신호선(303)으로 제공한다. 제4가산기(124)는 상기 제2채널(CH2)의 제2차동신호(CH2(-)), 제5채널(CH5)의 제2차동신호(CH5(-)) 및 제7채널(CH7)의 제1차동신호(CH7(+))를 가산하여, 중첩신호(S4)를 제1신호선(304)으로 제공한다.

한편, 제5가산기(125)는 상기 제3채널(CH3)의 제1차동신호(CH3(+)), 제6채널(CH6)의 제1차동신호(CH6(+)) 및 제7채널(CH7)의 제2차동신호(CH7(-))를 가산하여, 중첩신호(S5)를 제5신호선(305)으로 제공한다. 제6가산기(126)는 상기 제3채널(CH3)의 제2차동신호(CH3(-)), 제6채널(CH6)의 제1차동신호(CH6(+)) 및 제7채널(CH7)의 제2차동신호(CH7(-))를 가산하여, 중첩신호(S6)를 제6신호선(306)으로 제공한다. 제7가산기(127)는 상기 제4채널(CH4)의 제1차동신호(CH4(+)), 제6채널(CH6)의 제2차동신호(CH6(-)) 및 제7채널(CH7)의 제2차동신호(CH7(-))를 가산하여, 중첩신호(S7)를 제7신호선(307)으로 제공한다. 제8가산기(128)는 상기 제4채널(CH4)의 제2차동신호(CH4(-)), 제6채널(CH6)의 제2차동신호(CH6(-)) 및 제7채널(CH7)의 제2차동신호(CH7(-))를 가산하여, 중첩신호(S8)를 제8신호선(308)으로 제공한다. 이와 같이 상기 출력 드라이버회로(100)는 2^M 의 신호선을 통해 2^M-1 채널의 차동신호 쌍을 전송하도록 한다.

도 9는 출력 드라이버회로(100)의 가산기(121 - 128)의 일 예를 도시한 것이다. 도 9를 참조하면, 각 가산기(121 - 128)는 연산증폭기(OP1) 및 저항(R11 ~ R18)을 구비한다. 각 출력버퍼(111 ~ 117)로부터 제공되는 신호중 제2차동신호는 입력신호(I4-I6)로서, 병렬연결된 저항(R11 ~ R13)을 통해 연산증폭기(OP1)의 반전단자(-)에 제공되고, 각 출력버퍼(111 ~ 117)로부터 제공되는 신호중 제1차동신호는 입력신호(I1-I3)으로서, 병렬연결된 저항(R14 ~ R16)을 통해 연산증폭기(OP1)의 비반전단자(+)에 제공된다. 이때, 저항(R11 - R18)이 모두 동일한 저항값을 갖는다면, 각 신호선(301 - 308)으로 제공되는 가산기(121 ~ 128)의 출력신호(OUT1)는 OUT1=I1+I2+I3-I4-I5-I6 이 된다. 예를 들어, 가산기(121)의 경우, I1 ~ I3에 각각 CH1(+), CH5(+), CH7(+) 가 제공되므로, 출력신호(OUT1) 는 (표 1)과 같이 OUT1=CH1(+)+CH5(+)+CH7(+)가 된다. 제2가산기(122)의 경우 I1, I2 및 I3에 각각 CH(-1), CH5(+), CH7(+)가 제공되므로, OUT1=I1+I2+I3+I4=CH1(-)+CH5(+)+CH7(+)가 된다. 이와 같이, 나머지 가산기(123 - 128)의 출력(OUT1)은 (표1)과 같이 된다. 도 8과 같이, 채널(CH1 ~ CH7)의 출력으로 비반전출력과 반전출력이 모두 생성된 경우에는 가산기를 덧셈용으로만 사용하게 되지만, 채널(CH1 ~ CH7)의 출력을 비반전 또는 반전출력의 하나의 부호를 갖도록 생성하게 될 경우에는 가산기으이 뺄셈기능까지 사용하여 출력신호를 생성하여야 한다.

	출력(OUT1=I1+I2+I3-I4-I5-I6)
제1가산기(121)	OUT1= CH1(+)+CH5(+)+CH7(+)
제2가산기(122)	OUT1= CH1(-)+CH5(+)+CH7(+)
제3가산기(123)	OUT1= CH2(+)+CH5(-)+CH7(+)
제4가산기(124)	OUT1= CH2(-)+CH5(-)+CH7(+)
제5가산기(125)	OUT1= CH3(+)+CH6(+)+CH7(-)
제6가산기(126)	OUT1= CH3(-)+CH6(+)+CH7(-)
제7가산기(127)	OUT1= CH4(+)+CH6(-)+CH7(-)
제8가산기(128)	OUT1= CH4(-)+CH6(-)+CH7(-)

(표 1)

도 10은 본 발명의 실시예에 따른 차동신호 전송을 위한 입력 드라이버회로의 구성도를 도시한 것이다. 도 10을 참조하면, 입력 드라이버회로(200)는 N(=2^M)개의 신호선(301 - 30N)으로부터 제공되는 차동신호를 입력하여 2^M -1개의 채널의 채 널신호(CH1 - CH2^M -1)로 복원시켜 준다. 입력 드라이버회로(200)는 2^M 개의 신호선(301 - 30N)으로부터 제공되는 신호중 서로 인접하는 1쌍의 신호선(즉, 하나의 신호선 쌍)의 신호를 중첩시켜 2^M-1 개의 채널신호를 발생한다. 이어서, 상기 2^M 개의 신호선(301 - 30N)으로부터 제공되는 신호중 2개의 신호선쌍, 4개의 신호선 쌍, ..., 2^M-2개의 신호선 쌍, 2^M-1 개의 신호선 쌍의 신호를 각각 중첩시켜 2^M-1 개의 채널신호를 제외한 나머지 2^M-2 , 2^M-3 , ... , 2¹ , 2⁰개의 채널신호를 각각 발생한다. 따라서, 2^M (=N) 개의 신호선(301 - 30N)으로부터 제공되는 신호를 중첩시켜 2^M-1개의 채널신호(CH1' - CH2^M-1')를 복원시켜 준다. 이때, 2개, 4개, 2^M-2개, 2^M-1개의 신호선 쌍의 신호를 중첩시킬 때, 서로 인접하게 배열되는 신호선 쌍의 신호를 중첩시키는 것이 바람직하나, 이에 반드시 한정되는 것은 아니다.

도 11은 2^M (=N) 개의 신호선(301 - 30N)으로부터 제공되는 신호를 중첩시켜 2^M-1개의 채널신호(CH1' - CH2^M-1')로 복원하는 원리를 설명하기 위한 도면으로서, M 이 3인 경우를 예시한 것이다. 도 11을 참조하면, 먼저, 2^M(=N)개의 신호선의 신호선 쌍들의 신호를 중첩시켜 2^M-1개의 채널신호를 복원한다. 각 신호선 쌍들은 서로 이웃하는 1쌍의 신호선으로 구성된다. M 이 3이므로, 8개의 신호선으로부터 제공되는 신호로부터 4개의 채널신호(CH1' ~ CH4')를 복원한다. 즉, 제1 내지 제4신 호선 쌍(300a ~ 300d)의 신호를 중첩시켜 제1채널신호(CH1') 내지 제4채널신호(CH4')를 복원한다. 따라서, 신호선 쌍(300a)의 이웃하는 신호선(301, 302)의 신호를 중첩시켜 제1채널신호(CH1')를 복원하고, 신호선 쌍(300b)의 이웃하는 신호선(303, 304)의 신호를 중첩시켜 제2채널신호(CH2')를 복원한다. 신호선 쌍(300c)의 신호선(305, 306)의 신호를 중첩시켜 제3채널신호(CH3')를 복원하고, 신호선 쌍(300d)의 신호선(307, 308)의 신호를 중첩시켜 제4채널신호(CH4')를 복원한다.

이어서, 상기 2^M 개의 신호선(301 - 30N)으로부터 제공되는 신호중 인접하는 2개 신호선 쌍, 인접하는 4개 신호선 쌍, ..., 인접하는 2^M-2개 신호선 쌍, 인접하는 2^M-1 개의 신호선 쌍의 신호를 각각 중첩시켜 2^M-1 개의 채널신호를 제외한 나머지 2^M-2 , 2^M-3 , ... , 2¹ , 2⁰개의 채널신호를 각각 발생한다. M=3 이므로, 서로 인접하는 2개 신호선 쌍(300a, 300b)의 신호를 중첩시켜 2¹(=2)개의 채널신호를 발생한다. 즉, 2개의 신호선 쌍(300a, 300b)의 신호를 중첩시켜 제5채널신호(CH5')를 발생하고, 2개의 신호선 쌍(300c 300d)의 신호를 중첩시켜 제6채널신호(CH6')를 발생한다. 그리고, 4쌍의 신호선의 신호를 중첩시켜 2⁰개의 채널신호를 발생한다. 즉, 4개의 신호선 쌍(300a, 300b, 300c, 300d)의 신호를 중첩시켜 제7채널신호(CH7')를 발생한다. 이와 같이 입력 드라이버회로(200)는 2^M개의 신호선을 통해 전송되는 신호를 2^M -1개의 채널신호로 복원시켜 주는 것이 가능하다.

도 12는 2^M (=N) 개의 신호선(301 - 30N)으로부터 제공되는 신호를 중첩시켜 2^M-1개의 채널신호(CH1 - CH2^M-1)를 복원하는 원리를 행렬식으로 표현한 것이다. (a)는 채널신호 복원시키는 원리를 표현하는 행렬식을 나타낸 것이다. (b), (c) 및 (d)는 각각 M=2, 3 및 4 일 때, S_M을 나타낸 것이다. (b), (c) 및 (d)로부터, 1111 및 11..11 로 표현되는 하나의 커먼모드(common mode)를 제외한 2^M-1개의 차동신호를 2^M개의 신호선을 통해 전송할 수 있음을 알 수 있다. 도 11 및 도 12를 참조하면, 8개의 신호선(301 ~ 308)을 통해 전송된 중첩신호를 원래의 채널신호(CH1' ~ CH7')를 복원하는 경우, 4개의 채널신호(CH1' ~ CH4')는 각 신호선쌍(300a, 300b, 300c, 300d)의 중첩신호를 차동신호형태로 중첩시켜 복원하고, 2개의 채널신호(CH5', CH6')는 이웃하는 2개 신호선쌍(300a, 300b), (300c, 300d)의 중첩신호를 의사차동신호형태로 중첩시켜 복원하며, 나머지 하나의 채널신호(CH7')는 이웃하는 4개 신호선쌍(300a ~ 300d)의 중첩신호를 의사차동신호형태로 중첩시켜 복원한다. 따라서, 2^M개의 신호선을 통해 전송되는 차동신호를 2^M-1개의 채널신호로 복원하는 경우, 2^M-1개의 채널신호는 차동신호형태로 중첩되어 복원되고, 나머지 2^M-1-1개의 채널신호는 의사차동신호형태로 중첩되어 복원되어진다.

도 13은 본 발명의 입력 드라이버회로의 구현예를 도시한 것이다. 도 13을 참조하면, 입력 드라이버회로(200)는 2^M개의 신호선을 통해 전송되는 신호를 중첩시 켜 2^M-1개의 채널신호를 발생한다. 도 13에서, M 이 3인 경우, 8개의 신호선을 통해 7개의 채널의 채널신호를 복원한다. 입력 드라이버회로(200)는 다수의 가산기(211 - 217)를 구비한다. 제1가산기(211)는 하나의 신호선 쌍(300a)의 이웃하는 제1신호선(301)과 제2신호선(302)의 신호를 가산시켜 제1채널신호(CH1')를 발생하고, 제2가산기(212)는 신호선 쌍(300b)의 이웃하는 제3신호선(303)과 제4신호선(304)의 신호를 가산시켜 제2채널신호(CH2')를 발생한다. 이와 마찬가지로, 제3가산기(213)는 신호선쌍(300c)의 제5신호선(305)과 제6신호선(306)의 신호를 가산시켜 제3채널신호(CH3')를 발생하고, 제4가산기(214)는 신호선쌍(300d)의 제7신호선(307)과 제8신호선(308)의 신호를 가산시켜 제4채널신호(CH4')를 발생한다. 제5가산기(215)는 이웃하는 2개의 신호선쌍(300a, 300b)의 신호를 중첩시켜 제5채널신호(CH5')를 발생하고, 제6가산기(216)는 이웃하는 2개의 신호선쌍(300c, 300d)의 신호를 중첩시켜 제6채널신호(CH6')를 발생한다. 제7가산기(217)는 이웃하는 4개의 신호선쌍(300a, 300b, 300c, 300d)의 신호를 중첩시켜 제7채널신호(CH7')를 발생한다.

도 14는 도 13의 입력 드라이버회로(200)의 가산기(211 ~ 217)의 일 예를 도시한 것이다. 도 14를 참조하면, 각 가산기(211 ~ 217)는 연산증폭기(OP2) 및 저항(R21 ~ R30)을 구비한다. 신호선(301 ~ 30N)으로부터 제공되는 신호가 입력단자(I1 ~ I4)에 제공되어, 병렬연결된 저항(R25 ~ R28)을 통해 연산증폭기(OP2)의 비반전단자(+)에 제공되고, 신호선(301 ~ 30N)로부터 제공되는 신호가 입력단자(I5 ~ I8)에 제공되어, 병렬연결된 저항(R21 ~ R24)을 통해 연산증폭기(OP2)의 반전단자(-) 에 제공된다. 이때, 저항(R21 ~ R30)이 모두 동일한 저항값을 갖는다면, 각 가산기(211 ~ 217)의 출력신호(OUT2)는 OUT2=I1+I2+I3+I4-I5-I6-I7-I8 이 된다.

예를 들어, 가산기(211)의 경우, I1에 제1신호선(301)으로부터 제공되는 신호 그리고 I5에 제2신호선(302)으로부터 제공되는 신호가 각각 인가되므로, 가산기(211)의 출력(OUT2)은 하기의 식과 같이 된다. 이때, 상기 출력 드라이버회로(100)의 출력버퍼(111 ~ 117)의 게인은 a=b=c=d=1/2, e=f=1/4, g=1/8 이므로, 제1신호선(301)에 인가되는 중첩신호는 실제로 {1/2CH1(+)+1/4CH5(+)+1/8CH7(+)}이고, 제2신호선(302)에 인가되는 중첩신호는 실제로 {1/2CH1(-))+1/4CH5(+)+1/8CH7(+)}이다. 따라서, 가산기(211)의 출력신호(OUT2)는

OUT2=I1-I5

={1/2CH1(+)+1/4CH5(+)+1/8CH7(+)}

-{(1/2CH1(-))+1/4CH5(+)+1/8CH7(+)}

= 1/2CH1(+)-{1/2CH1(-)} 가 된다.

이때, 채1채널(CH1)의 제1차동신호(CH1+)와 제2차동신호(CH1-)는 서로 위상만 반대인 차동신호 쌍이므로, 가산기(211)의 출력신호(OUT2)는 CH1이 된다. 그러므로, 상기 제1가산기(211)를 통해 하나의 신호선 쌍(300a)의 서로 인접한 신호선(301, 302)의 신호를 중첩시켜 제1채널신호(CH1')를 복원하게 된다.

한편, 제7가산기(217)의 경우, 연산증폭기(OP2)의 반전단자(-)에는 제1 내지 제4신호선(301 ~ 304)로부터 제공되는 중첩신호가 인가되고, 비반전단자(+)에는 제5 내지 제8신호선(305 ~ 308)으로부터 중첩신호가 제공되므로, 제7가산기(217)의 출력신호(OUT2)는 하기의 식과 같이 된다.

OUT2= I1+I2+I3+I4-I5-I6-I7-I8=

{1/2CH1(+)+1/4CH5(+)+1/8CH7(+)}+{-1/2CH1(-))+1/4CH5(+)+1/8CH7(+)}+{1/2CH2(+)-1/4CH5(-)+1/8CH7(+)}+{(-1/2CH2(-))-1/4CH5(-)+1/8CH7(+)}-{1/2CH3(+)+1/4CH6(+)-1/8CH7(-)}-{-1/2CH3(-)+1/4CH6(+)-1/8CH7(-)}-{1/2CH4(+)-1/4CH6(-)-1/8CH7(-)}-{-1/2CH4(-)-1/4CH6(-)-1/8CH7(-)}

= 1/4{2CH5(+)}+1/8{2CH7(+)}-1/4{2CH5(-)}+1/8{2CH7(+)}

-1/4{2CH6(+)}-1/8{-2CH7(-)}-1/4{-CH6(-)}-1/8{-2CH7(-)}

= 1/8{4CH7(+)}-1/8{-4CH7(-)}

그러므로, 제7채널신호(CH7)의 제1차동신호(CH7(+))와 제2차동신호(CH7(-))는 서로 위상이 반대인 차동신호 쌍이므로, 제7가산기(217)의 출력신호(OUT2)는 CH7 이 된다. 그러므로, 상기 제7가산기(217)를 통해 이웃하는 4개 신호선 쌍(300a ~ 300d)의 서로 인접한 신호선(301, 302) ~ (307, 308)의 신호를 중첩시켜 제7채널신호(CH7')를 복원하게 된다. 이와 같이 입력 드라이버회로(200)는 신호선(301 - 30N)을 통해 전송되는 신호를 상기한 바와같은 방식으로 복원하여 (표 2)와 같이 제1 내지 제7채널신호(CH1' ~ CH7')을 복원시켜 준다.

(표 2)

	출력(OUT2)=I1+I2+I3+I4-I5-I6-I7-I8
제1가산기 (211)	OUT2=I1-I5={1/2CH1(+)}-{-1/2CH1(-)}
제2가산기 (212)	OUT2=I2-I6={1/2CH2(+)}-{-1/2CH2(-)}
제3가산기 (213)	OUT2=I3-I7={1/2CH3(+)}-{-1/2CH3(-)}
제4가산기 (214)	OUT2=I4-I8={1/2CH4(+)}-{-1/2CH4(-)}
제5가산기 (215)	OUT2=I1+I2-I5-I6= {1/4(2CH5(+))}-{-1/4(2CH5(-))}
제6가산기 (216)	OUT2=I3+I4-I7-I8= {1/4(2CH6(+))}-{-1/4(2CH6(-)}
제7가산기 (217)	OUT2=I1+I2+I3+I4-I5-I6-I7-I8= {1/8(4CH6(+))}-{-1/8(4CH6(-))}

도 15는 본 발명의 실시예에 따른 차동신호 전송장치의 구성도이다. 도 15를 참조하면, 차동신호 전송장치는 출력 드라이버회로(100), 입력 드라이버회로(200) 및 인터컨넥션부(300)를 구비한다. 상기 출력 드라이버회로(100)는 도 4, 도 6 내지 도 9에 도시된 바와 같은 구성을 가지며, 상기 입력 드라이버회로(200)는 도 10 내지 도 14에 도시된 바와 같은 구성을 가지므로, 그에 대한 상세한 설명은 생략한다. 상기 인터컨넥선부(300)는 다수의 신호선(300 ~ 300N)을 구비한다. 상기 출력 드라이버회로(100)는 다수의 채널을 통해 제공되는 채널신호(CH1 ~ CH2^M-1)를 차동신호로 변환한 다음 서로 다른 채널의 차동신호들을 중첩시켜 2^M(=N)개의 신호선(300 ~ 30N)을 통해 전송한다. 상기 인터컨넥션부(30)는 상기 출력 드라이버회로(100)를 통해 제공되는 신호를 신호선(300 ~ 300N)을 통해 입력 드라이버회로(200)로 제공한다. 상기 입력 드라이버회로(200)는 상기 신호선(300 ~ 30N)을 통해 입력되는 신호를 입력하여 다수의 채널신호들(CH1' - CH2^M-1')을 복원시켜 준다.

상기 2^M-1개의 채널신호(CH1 ~ CH2^M-1)를 2^M개의 차동신호로 변환시켜 주는 방법은 상기 2^M-1 개의 채널신호를 서로 반대 위상을 갖는 2^M-1 개의 차동신호 쌍으로 변환한다. 변환된 차동신호쌍중 서로 다른 M개 채널의 차동신호를 중첩시켜 2^M개의 중첩신호를 생성하여 상기 2^M개의 신호선으로 각각 전송한다. 상기 M개 채널의 차동신호를 중첩시키는 방법은 먼저 2^M-1 개의 채널의 차동신호 쌍중 2^M-1 개의 차동신호 쌍의 제1차동신호와 제2차동신호를 각각 2^M 개의 신호선으로 전송하고, 이어서 상기 2^M-1 개의 차동신호 쌍을 제외한 2^M -1 개의 차동신호 쌍중 2^M-2, 2^M-3, 2^M-4, .... , 2², 2¹, 2⁰개의 차동신호 쌍의 제1차동신호와 제2차동신호를 각각 2¹, 2², 2³, ...., 2^M-2, 2^M-1, 2^M 개의 인접하는 신호선으로 동시에 전송하여 줌으로써, 각 신호선에 서로 다른 M개 채널의 차동신호가 중첩되도록 한다.

상기 2^M개의 신호선으로부터 전송되는 신호를 2^M-1개의 채널신호로 복원시켜 주는 방법은 2^M개의 신호선중 서로 인접하는 2⁰, 2¹, 2², ...., 2^M-2, 2^M-1쌍의 신호선을 통해 제공되는 신호들을 중첩시켜 각각 2^M-1, 2^M-2, ...., 2², 2¹, 2⁰개의 채널신호를 생성하여 2^M-1개의 채널신호들(CH1'-CH2^M-1')을 복원시켜 준다. 이와 같이 2^M개의 신호선을 통해 2^M-1개의 채널신호(CH1 ~ CH2^M-1)를 전송하고, 2^M개의 신호선 을 통해 전송된 차동신호를 2^M-1개의 채널신호(CH1' ~ CH2^M-1')로 복원시켜 주는 것이 가능하다. 본 발명의 차동신호 전송장치가 출력 드라이버회로(100)에서 입력 드라이버회로(200) 방향으로 신호가 전송되는 것을 예시하였으나, 양방향 데이터 전송이 가능하며, 이에 따라 출력 드라이버회로(100)는 입력 드라이버회로 또는 입력 드라이버회로(200)는 출력 드라이버회로로 각각 작용할 수 있다.

도 16은 본 발명의 차동신호 전송장치의 구현예를 도시한 것이다. M이 3인 경우로서, 8개의 신호선을 통해 7개 채널 신호를 전송하는 것을 예시한 것이다. 상기 입력 드라이버회로(200)는 7개 채널신호(CH1 ~ CH7)를 출력버퍼(111 ~ 117)를 통해 7개의 차동신호 쌍(CH1(+), CH1(-) ~ CH7(+), CH7(-))으로 변환한 다음, 7개 차동신호쌍중 서로 다른 3개 채널의 차동신호를 가산기(121 ~ 128)를 통해 각각 중첩시켜 8개의 중첩신호(S1 ~ S8)를 생성한다. 상기 중첩신호(S1 ~ S8)는 각 신호선(301 ~ 308)을 통해 입력 드라이버회로(200)로 제공된다. 입력 드라이버회로(200)는 가산기(211 ~ 217)를 통해 8개의 신호선(301 ~ 308)으로부터 제공되는 신호를 중첩시켜 채널신호(CH1' ~ CH7')를 생성한다.

본 발명에서는 제1채널신호 내지 제4채널 신호의 차동신호 쌍이 각각 제1내지 제8신호선으로 전송되고, 제5 및 제7채널신호의 차동신호 쌍이 각각 제1 내지 제8신호선에 중첩되는 것으로 예시하였으나, 이에 반드시 한정되는 것은 아니며, 제1채널신호 내지 제7채널신호의 차동신호 쌍이 전송되는 방식은 다양하게 변형가능하다. 상기 출력 드라이버회로의 출력버퍼 및 가산기 그리고 입력 드라이버회로 의 가산기의 배치는 본 발명의 실시예에 한정되는 것은 아니며, 신호지연이나 배선저항 등을 고려하여 다양하게 배치할 수 있다.

본 발명의 실시예에 따른 차동신호 전송장치는 반도체제조공정을 통해 반도체 기판상에 제조하여 원칩화할 수있으며, 상기 입력 및 출력 드라이버회로 그리고 인터컨넥션부를 모두 단일 칩내에 집적화하거나, 입력 드라이버회로와 인터컨넥션부를 단일 칩내에 집적화하거나, 출력 드라이버회로와 인터컨넥션부를 단일 칩내에 집적화하할 수 있다. 또한, 입력 및 출력 드라이버회로를 단일 칩내에 집적화시켜 원칩화하고, 인터컨넥션부는 칩외부에 배치할 수도 있다.

이상에서 자세히 설명한 바와 같이, 본 발명의 차동신호 전송방식은 서로 다른 채널의 차동신호를 중첩시켜 신호선으로 전송하고, 신호선으로 전송된 차동신호를 중첩시켜 원래의 채널신호로 복원시켜 줌으로써, 2^M개의 신호선을 통해 2^M-1개의 채널신호를 전송할 수 있다. 그러므로, 종래의 차동전송방식에 비하여 동일한 신호선을 통해 거의 2배이상의 채널의 차동신호를 전송을 가능하게 한다. 또한, 본 발명은 채널의 수가 증가함에 따라 종래보다 필요한 신호선의 수가 상대적으로 감소하게 되므로, 공간 효율적인 면에서 상당히 유리한 이점이 있다.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims

바이너리값을 갖는 2^M-1 (여기서, M??2) 개의 원 신호를 2^M개의 신호선을 통해 전송하는 차동신호 전송방법에 있어서,

상기 2^M-1 개의 원 신호를 2^M-1 개의 차동신호 쌍으로 변환하되, 상기 각 차동신호 쌍은 서로 반대위상을 갖는 제1차동신호와 제2차동신호를 구비하고,

상기 2^M-1 개의 차동신호 쌍의 상기 제1차동신호와 상기 제2차동신호를 M 개씩 중첩시켜 각 신호선으로 전송하는 것을 포함하는 차동신호 전송방법.
제1항에 있어서, 상기 M개의 차동신호는 모두 서로 다른 신호로 이루어지는 것을 특징으로 하는 차동신호 전송방법.
제1항에 있어서, 상기 M개의 차동신호를 중첩시키는 것은

상기 2^M-1 개의 차동신호 쌍중 2^M-1 개의 차동신호 쌍의 제1차동신호와 제2차동신호 각각을 상기 2^M 개의 신호선으로 각각 전송하고,

상기 2^M-1 개의 차동신호 쌍을 제외한 상기 2^M -1 개의 차동신호 쌍중 2^M-2, 2^M-3, 2^M-4, .... , 2², 2¹, 2⁰개의 차동신호 쌍의 제1차동신호와 제2차동신호 각각을 2¹ , 2², 2³, ...., 2^M-2, 2^M-1, 2^M 개의 인접하는 신호선으로 동시에 전송하는 것을 포함하되,

상기 각 신호선에는 서로 다른 M 개의 차동신호가 중첩되는 것을 특징으로 하는 차동신호 전송방법.
2^M(여기서, M??2) 개의 신호선을 통해 전송되는 차동신호를 2^M-1 개의 원 신호로 복원시키는 차동신호 전송방법에 있어서,

상기 2^M 개의 신호선중 서로 인접하는 1쌍, 2쌍, ..., 2^M-1쌍, 2^M쌍의 신호선으로 전송되는 차동신호들을 중첩시켜 상기 2^M-1 개의 원신호로 복원하되,

상기 서로 인접하는 1쌍, 2쌍, 4쌍, ..., 2^M-1쌍, 2^M쌍의 신호선으로 전송되는 상기 차동신호들을 각각 중첩시켜 2^M-1, 2^M-2, ..., 2², 2¹, 2⁰개의 원 신호를 복원하는 차동신호 전송방법.
제4항에 있어서, 상기 서로 인접하는 신호선들을 통해 전송되어 중첩되는 상기 차동신호들은 모두 서로 다른 신호로 이루어지는 것을 특징으로 하는 차동신호 전송방법.
바이너리값을 갖는 2^M-1 (여기서, M??2) 개의 원 신호를 2^M개의 신호선을 통해 전송하는 차동신호 전송방법에 있어서,

상기 2^M-1 개의 원 신호를 2^M-1 개의 차동신호 쌍으로 변환하되, 상기 각 차동신호 쌍은 서로 반대위상을 갖는 제1차동신호와 제2차동신호를 구비하고,

상기 2^M-1 개의 차동신호 쌍의 상기 제1차동신호와 상기 제2차동신호를 M 개씩 중첩시켜 2^M개의 중첩신호를 생성하며,

상기 2^M개의 중첩신호를 상기 2^M개의 신호선으로 각각 전송하며,

상기 2^M 개의 신호선중 서로 인접하는 1쌍, 2쌍, ..., 2^M-1쌍, 2^M쌍의 신호선으로 전송되는 상기 중첩신호를 중첩시켜 상기 2^M-1 개의 원신호로 복원하는 것을 포함하는 차동신호 전송방법.
제6항에 있어서, 상기 2^M-1개의 원신호를 복원하는 것은 서로 인접하는 1쌍, 2쌍, 4쌍, ..., 2^M-1쌍, 2^M쌍의 신호선으로 전송되는 중첩신호를 중첩시켜 각각 2^M-1, 2^M-2, ..., 2², 2¹, 2⁰개의 신호를 생성하여 2^M-1개의 원신호를 복원하는 것을 특징으로 하는 차동신호 전송방법.
제6항에 있어서, 상기 M개의 차동신호는 모두 서로 다른 신호로 이루어지고, 상기 서로 인접하는 신호선들을 통해 전송되는 중첩신호는 모두 서로 다른 신호로 이루어지는 는 것을 특징으로 하는 차동신호 전송방법.
제6항에 있어서, 상기 M개의 차동신호를 중첩시키는 것은

상기 2^M-1 개의 차동신호쌍 중 2^M-1 개의 차동신호쌍의 제1차동신호와 제2차동신호 각각을 상기 2^M 개의 신호선으로 각각 전송하고,

상기 2^M-1 개의 차동신호 쌍을 제외한 상기 2^M -1 개의 차동신호 쌍중 2^M-2, 2^M-3, 2^M-4, .... , 2², 2¹, 2⁰개의 차동신호 쌍의 제1차동신호와 제2차동신호 각각을 2¹ , 2², 2³, ...., 2^M-2, 2^M-1, 2^M 개의 인접하는 신호선으로 동시에 전송하는 것을 포함하되,

각 신호선에는 서로 다른 M 개의 차동신호가 중첩되는 것을 특징으로 하는 차동신호 전송방법.
바이너리값을 갖는 2^M-1 (여기서, M??2) 개의 원 신호를 2^M개의 신호선을 통해 전송하는 차동신호 전송방법에 있어서,

상기 2^M-1 개의 원 신호중 2^M-1개의 원 신호는 차동신호 쌍으로 변환하고 2^{M- 1}-1 개의 원 신호는 의사차동신호 쌍으로 변환하되, 상기 차동신호 쌍은 서로 반대위상을 갖는 제1차동신호와 제2차동신호를 구비하며, 상기 의사 차동신호 쌍은 서로 반대위상을 갖는 제1의사 차동신호와 제2의사 차동신호를 구비하고,

상기 2^M-1개의 차동신호 쌍의 상기 제1차동신호와 상기 제2차동신호와 상기 2^M-1-1개의 상기 의사 차동신호 쌍의 상기 제1의사 차동신호와 상기 제2의사 차동신호를 M개씩 중첩시켜 2^M개의 중첩신호를 생성하며,

상기 2^M개의 중첩신호를 상기 2^M개의 신호선으로 각각 전송하며,

상기 2^M 개의 신호선중 서로 인접하는 1쌍, 2쌍, ..., 2^M-1쌍, 2^M쌍의 신호선으로 전송되는 상기 중첩신호를 중첩시켜 상기 2^M-1 개의 원신호로 복원하는 것을 포함하는 차동신호 전송방법.
제10항에 있어서, 상기 중첩신호는 2^M-1개의 차동신호 쌍중 하나의 차동신호와, 2^M-1-1개의 의사 차동신호 쌍중 M-1개의 의사차동신호를 중첩시켜 생성하는 것을 특징으로 하는 차동신호 전송방법.
제11항에 있어서, 상기 2^M-1-1개의 의사 차동신호 쌍중 2^M-2, 2^M-3, ...., 2², 2¹, 2⁰개의 의사 차동신호쌍 각각은 2^M개의 중첩신호중 2¹, 2², ..., 2^M-2, 2^M-1, 2^M개의 중첩신호에 포함되어지는 것을 특징으로 하는 차동신호 전송방법.
제10항에 있어서, 상기 복원된 2^M-1개의 원신호중 2^M-1개의 원신호는 상기 2^M-1개의 차동신호 쌍으로부터 복원되고, 나머지 2^M-1-1개의 원신호는 2^M-1-1개의 의사 차동신호 쌍으로부터 복원되는 것을 특징으로 하는 차동신호 전송방법.
제13항에 있어서, 상기 2^M-1개의 원신호는 서로 인접하는 1쌍의 신호선으로 전송되는 중첩시켜 생성하고, 상기 2^M-1-1개의 원신호는 2¹쌍, 2²쌍, ..., 2^M-1쌍, 2^M쌍의 신호선으로 전송되는 중첩신호를 중첩시켜 각각 2^M-1, 2^M-2, ..., 2², 2¹, 2⁰개의 신호를 생성하여 복원하는 것을 특징으로 하는 차동신호 전송방법.
바이너리값을 갖는 2^M-1 (여기서, M??2) 개의 원 신호를 2^M개의 신호로 변환하여 2^M개의 신호선으로 제공하는 출력 드라이버회로에 있어서,

상기 2^M-1개의 원 신호를 제공하는 각각 채널들;

상기 2^M-1 개의 원 신호중 2^M-1개의 원 신호는 차동신호 쌍으로 변환하고 2^{M- 1}-1 개의 원 신호는 의사차동신호 쌍으로 변환하되, 상기 차동신호 쌍은 서로 반대위상을 갖는 제1차동신호와 제2차동신호를 구비하며, 상기 의사 차동신호 쌍은 서로 반대위상을 갖는 제1의사 차동신호와 제2의사 차동신호를 구비하고,

상기 2^M-1개의 차동신호 쌍의 상기 제1차동신호와 상기 제2차동신호와 상기 2^M-1-1개의 상기 의사 차동신호 쌍의 상기 제1의사 차동신호와 상기 제2의사 차동신호를 M개씩 중첩시켜 상기 2^M개의 신호를 상기 2^M개의 신호선으로 각각 제공하는 차동신호 생성부를 구비하는 것을 특징으로 하는 차동신호 전송용 출력 드라이버회로.
2^M (여기서, M??2) 개의 신호선을 통해 전송된 2^M-1개의 차동신호 쌍과 2^M-1개의 의사 차동신호 쌍으로부터 바이너리값을 갖는 2^M-1개의 원 신호로 복원하는 입력 드라이버회로에 있어서,

상기 2^M-1개의 원 신호가 제공되는 각각 채널들;

상기 2^M개의 신호선으로부터 제공되는 상기 2^M-1개의 차동신호 쌍을 중첩시켜 2^M-1개의 원신호를 복원하고,

상기 2^M개의 신호선으로부터 제공되는 상기 2^M-1개의 의사 차동신호 쌍을 중 첩시켜 2^M-1-1개의 원신호를 복원하되, 상기 2^M-1-1개의 원신호는 상기 2^M개의 신호선중 2¹쌍, 2²쌍, ..., 2^M-1쌍, 2^M쌍의 신호선으로 전송되는 의사 차동신호 쌍을 중첩시켜 각각 2^M-1, 2^M-2, ..., 2², 2¹, 2⁰개의 신호를 생성하여 복원하는 것을 특징으로 하는 차동신호 전송방법.
바이너리값을 갖는 2^M-1 (여기서, M??2) 개의 원 신호를 제공하는 각각 채널들;

상기 채널들로부터 제공되는 상기 2^M-1개의 원 신호를 2^M-1개의 차동신호 쌍으로 변환하되, 각 차동신호 쌍은 서로 반대위상을 갖는 제1차동신호와 제2차동신호를 가지며, 상기 2^M-1 개의 차동신호 쌍의 상기 제1차동신호와 상기 제2차동신호를 M 개씩 중첩시켜 2^M개의 중첩신호를 출력하는 제1드라이버회로;

상기 2^M개의 중첩신호를 입력하여 상기 2^M-1개의 원 신호를 제공하는 제2드라이버회로; 및

상기 제1드라이버회로로부터 제공되는 상기 2^M개의 중첩신호를 상기 제2드라이버회로로 전송하기 위한 2^M개의 신호선을 구비하고, 각 신호선은 M개의 차동신호가 중첩된 상기 2^M개의 중첩신호중 해당하는 하나의 중첩신호를 전송하는 인터컨넥 션부를 포함하는 것을 특징으로 하는 차동신호 전송장치.
제17항에 있어서, 상기 제1드라이버회로는

상기 채널들로부터 제공되는 상기 2^M-1개의 원 신호를 상기 2^M-1개의 차동신호 쌍으로 변환하는 신호변환부; 및

상기 신호변환부를 통해 변환된 상기 2^M-1개의 차동신호 쌍중 상기 M개의 차동신호를 중첩시켜 상기 2^M개의 중첩신호를 발생하는 신호중첩부를 포함하는 것을 특징으로 하는 차동신호 전송장치.
제17항에 있어서, 상기 신호변환부는 서로 다른 게인을 갖는 2^M-1개의 출력버퍼를 구비하는 것을 특징으로 하는 차동신호 전송장치.
제19항에 있어서, 상기 2^M-1개의 출력버퍼중 각각 2^M-1개, 2^M-2개, 2^M-3개, ..., 2²개, 2¹개, 2⁰개의 출력버퍼는 각각 1/2¹ 1/2² 1/2³, ..., 1/2^M-2, 1/2^M-1, 1/2^M의 게인을 갖는 것을 특징으로 하는 차동신호 전송장치.
제17항에 있어서, 상기 신호중첩부는 2^M-1개의 차동신호 쌍중 상기 M개의 차 동신호를 가산하여 상기 2^M개의 중첩신호를 발생하는 2^M개의 가산기를 구비하는 것을 특징으로 하는 차동신호 전송장치.
제22항에 있어서,

상기 2^M-1 개의 차동신호 쌍중 상기 2^M-1 개의 차동신호 쌍의 상기 2^M-1 개의 상기 제1차동신호와 2^M-1 개의 상기 제2차동신호중 하나가 각각 상기 2^M개의 가산기의 일 입력으로 제공되고,

상기 2^M-1 개의 차동신호 쌍을 제외한 상기 2^M -1 개의 차동신호 쌍중 2^M-2, 2^M-3, 2^M-4, .... , 2², 2¹, 2⁰개의 차동신호 쌍의 제1차동신호와 제2차동신호가 각각 2¹ , 2², 2³, ...., 2^M-3, 2^M-2, 2^M-1 개의 가산기의 나머지 입력으로 동시에 제공되는 것을 특징으로 하는 차동신호 전송장치.
제17항에 있어서, 상기 제2드라이버회로는 상기 2^M개의 신호선으로부터 제공되는 상기 2^M개의 중첩신호를 가산하여 상기 2^M-1개의 원 신호를 발생하는 2^M-1개의 가산기를 구비하는 것을 특징으로 하는 차동신호 전송장치.
제23항에 있어서, 상기 2^M-1개의 가산기중 2^M-1개의 가산기는 상기 2^M개의 신호선중 서로 인접하는 한쌍의 신호선으로부터 제공되는 상기 중첩신호를 가산하여 2^M-1개의 상기 원신호를 발생하며,

상기 2^M-1개의 가산기를 제외한 상기 2^M-1개의 가산기중 2^M-2, 2^M-3,..., 2², 2¹, 2⁰개의 가산기는 서로 인접하는 2¹쌍, 2²쌍, 2³쌍, ..., 2^M-2쌍, 2^M-1쌍의 신호선으로부터 제공되는 상기 중첩신호를 가산하여 2^M-2, 2^M-3, 2^M-4, ..., 2², 2¹, 2⁰의 상기 원신호를 발생하는 것을 특징으로 하는 차동신호 전송장치.
제17항에 있어서, 적어도 상기 제1드라이버회로 및 상기 제2드라이버회로는 원칩화되는 것을 특징으로 하는 차동신호 전송장치.
제17항에 있어서, 상기 인터컨넥션부는 오프칩화되거나 또는 상기 제1 및 상기 제2드라이버회로와 함께 원칩화되는 것을 특징으로 하는 차동신호 전송장치.
바이너리값을 갖는 2^M-1 (여기서, M??2) 개의 원 신호를 제공하는 각각 채널들;

상기 채널들로부터 제공되는 2^M-1개의 원신호를 2^M-1개의 차동신호 쌍으로 변환하되, 각 차동신호 쌍은 서로 반대위상을 갖는 제1차동신호와 제2차동신호를 가지며, 상기 2^M-1 개의 차동신호 쌍의 제1차동신호와 제2차동신호중 M 개의 차동신호를 중첩시켜 2^M개의 중첩신호를 출력하는 제1드라이버회로; 및

상기 2^M개의 중첩신호를 입력하여 상기 바이너리값을 갖는 2-1개의 원 신호를 제공하는 제2드라이버회로를 포함하는 반도체 집적회로.
제27항에 있어서, 상기 제1드라이버회로로부터 제공되는 상기 2^M개의 중첩신호를 상기 제2드라이버회로로 전송하기 위한 2^M개의 신호선을 구비하고, 각 신호선은 2^M개의 중첩신호중 해당하는 하나의 중첩신호를 전송하는 인터컨넥션부를 더 포함하는 것을 특징으로 하는 반도체 집적회로.
제27항에 있어서, 상기 제1드라이버회로는

상기 채널들로부터 제공되는 상기 2^M-1개의 원 신호를 상기 2^M-1개의 차동신호 쌍으로 변환하는 2^M-1개의 출력버퍼; 및

상기 2^M-1개의 출력버퍼를 통해 변환된 상기 2^M-1개의 차동신호 쌍중 상기 M개의 차동신호를 중첩시켜 상기 2^M개의 중첩신호를 발생하는 2^M개의 가산기를 포함 하는 것을 특징으로 하는 반도체 집적회로.
제29항에 있어서, 상기 2^M-1개의 출력버퍼는 서로 다른 게인을 갖으며, 상기 2^M-1개의 출력버퍼중 2^M-1개, 2^M-2개, 2^M-3개, ..., 2²개, 2¹개, 2⁰개의 출력버퍼는 각각 1/2¹ 1/2² 1/2³, ..., 1/2^M-2, 1/2^M-1, 1/2^M의 게인을 갖는 것을 특징으로 하는 반도체 집적회로.
제29항에 있어서,

상기 2^M-1 개의 차동신호 쌍중 상기 2^M-1 개의 차동신호 쌍의 상기 2^M-1 개의 상기 제1차동신호와 2^M-1 개의 상기 제2차동신호중 하나가 각각 상기 2^M개의 가산기의 일 입력으로 제공되고,

상기 2^M-1 개의 차동신호 쌍을 제외한 상기 2^M -1 개의 차동신호 쌍중 2^M-2, 2^M-3, 2^M-4, .... , 2², 2¹, 2⁰개의 차동신호 쌍의 제1차동신호와 제2차동신호가 각각 2¹ , 2², 2³, ...., 2^M-3, 2^M-2, 2^M-1 개의 가산기의 나머지 입력으로 동시에 제공되는 것을 특징으로 하는 반도체 집적회로.
제27항에 있어서, 상기 제2드라이버회로는 상기 2^M개의 신호선으로부터 제공되는 상기 2^M개의 중첩신호를 가산하여 상기 2^M-1개의 원 신호를 발생하는 2^M-1개의 가산기를 구비하는 것을 특징으로 하는 반도체 집적회로.
제32항에 있어서, 상기 2^M-1개의 가산기중 2^M-1개의 가산기는 상기 2^M개의 신호선중 서로 인접하는 한쌍의 신호선으로부터 제공되는 상기 중첩신호를 가산하여 2^M-1개의 상기 원신호를 발생하며,

상기 2^M-1개의 가산기를 제외한 상기 2^M-1개의 가산기중 2^M-2, 2^M-3,..., 2², 2¹, 2⁰개의 가산기는 서로 인접하는 2¹쌍, 2²쌍, 2³쌍, ..., 2^M-2쌍, 2^M-1쌍의 신호선으로부터 제공되는 상기 중첩신호를 가산하여 2^M-2, 2^M-3, 2^M-4, ..., 2², 2¹, 2⁰의 상기 원신호를 발생하는 것을 특징으로 하는 반도체 집적회로.