JP3749948B2 - 電子回路 - Google Patents
電子回路 Download PDFInfo
- Publication number
- JP3749948B2 JP3749948B2 JP2003110416A JP2003110416A JP3749948B2 JP 3749948 B2 JP3749948 B2 JP 3749948B2 JP 2003110416 A JP2003110416 A JP 2003110416A JP 2003110416 A JP2003110416 A JP 2003110416A JP 3749948 B2 JP3749948 B2 JP 3749948B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- bus
- bits
- bit
- bus lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、情報伝送方式としてＣＤＭＡ（Code Division Multiple Access）方式を採用し、バスラインを通じて他の電子回路とデータ通信を行う電子回路に関する。
【０００２】
【従来の技術】
周知のように、集積回路、とりわけ、大規模集積回路装置（LSI）では、一本又は複数本のバスラインを介して、多数の回路ブロック間でデータ信号の転送が行われるが、そのデータ信号の処理ビット数が増大するに連れて、ボード上で使用するバスラインの数が増大し、バスラインがボード面積の多くを占めるようになる。
【０００３】
このような、バスラインの増加、あるいはボード上でのバスライン占有面積の増大は、高密度実装の障害になるだけでなく、回路ブロック間の距離が長くなり、バスラインを駆動する駆動電力も増大する。
【０００４】
これに対して、少数のバスラインによって、多数のデータ信号を複数の回路ブロック間で転送することを可能にした符号分割多元接続（ＣＤＭＡ：Code Division Multiple Access）方式によるデータ転送検出装置および集積回路装置の提案もある（例えば、非特許文献１参照）。これによると、バスラインがボード面積の多くを占めることは回避される。
【０００５】
しかしながら、このような装置の場合、高集積化に伴って、配線間ノイズの増大があり、さらには高速化により、伝播遅延の影響が大きくなると、近年のシステム・オン・チップ技術への対応にとっては、その影響が無視できないという問題がある。
【０００６】
【非特許文献１】
吉村隆治、Tan Boon Keat、小川徹、谷口研二：“ＣＤＭＡ方式を用いた有線インタフェース”、電子情報通信学会論文誌 C-II Vol.J82-C-II,No.11,pp.631-636,1999 。
【０００７】
【発明が解決しようとする課題】
従来の電子回路では、バスラインを通じたデータ通信で符号分割多元接続方式を採用することにより、バスラインが占めるボード面積を縮小できるが、高集積化に伴って、配線間ノイズの増大があり、さらには高速化により、伝播遅延の影響が大きくなるという問題があった。
【０００８】
この発明は上記の問題を解決すべくなされたもので、バスラインを通じたデータ通信で符号分割多元接続方式を採用する場合でも、高集積化に伴って増大しうる配線間ノイズや、高速化による伝播遅延の影響を極小にすることが可能な電子回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に係わる本発明は、ｎ本（ｎは２以上の自然数）のバスラインを有するバスを通じて他の電子回路とデータ通信を行う電子回路において、ｎビットで構成される拡散符号をビット毎にデータ信号に乗算し、これによって得られるｎ個の乗算結果をそれぞれ各ビットに対応するバスラインを通じて他の電子回路に並列伝送する送信手段と、ｎ本のバスラインを通じて他の電子回路から並列伝送される各信号に、ｎビットで構成される拡散符号のうち対応するビットをそれぞれ乗算して、この乗算結果からデータ信号を復元する受信手段とを具備して構成するようにした。
【００１０】
また請求項５に係わる本発明は、ｎ対（ｎは２以上の自然数）の差動バスラインを構成する二組のバスＡ，Ｂを通じて、他の電子回路とデータ通信を行う電子回路において、データ信号を反転させ反転信号として出力する反転手段と、ｎビットで構成される拡散符号をビット毎にデータ信号に乗算し、これによって得られるｎ個の乗算結果を、バスＡが有するバスラインのうち、それぞれ各ビットに対応するバスラインを通じて他の電子回路に並列伝送する第１の送信手段と、ｎビットで構成される拡散符号をビット毎に反転信号に乗算し、これによって得られるｎ個の乗算結果を、バスＢが有するバスラインのうち、それぞれ各ビットに対応するバスラインを通じて他の電子回路に並列伝送する第２の送信手段と、バスＡの各バスラインを通じて他の電子回路から並列伝送される各信号に、ｎビットで構成される拡散符号のうち対応するビットをそれぞれ乗算する第１の受信手段と、バスＢの各バスラインを通じて他の電子回路から並列伝送される各信号に、ｎビットで構成される拡散符号のうち対応するビットをそれぞれ乗算する第２の受信手段と、第１の受信手段の乗算結果を積分する第１の積分手段と、第２の受信手段の乗算結果を積分する第２の積分手段と、第１の積分手段の積分結果と、第２の積分手段の積分結果とをそれぞれ所定の閾値と比較して判定し、この判定結果に応じてデータ信号を復元する復元手段とを具備して構成するようにした。
【００１１】
上記構成の電子回路では、データ信号をｎビットで構成される拡散符号で拡散し、これによって得られるｎ個の拡散信号を、それぞれ各ビットに対応するｎ本のバスラインを通じて他の電子回路に並列伝送し、一方、他の電子回路から同様にしてｎ本のバスラインを通じて並列伝送されるｎ個の信号に、ｎビットで構成される拡散符号のうち対応するビットをでそれぞれ乗算してデータ信号を復元するようにしている。
【００１２】
したがって、上記構成の電子回路によれば、データ信号を１つのタイミングで複数のバスラインに拡散して送信するとともに、受信についても逆の手順により行うので、１クロックでデータ信号の送受信を行うことができ、高集積化に伴って増大しうる配線間ノイズや、高速化による伝播遅延の影響を極小にすることができる。
【００１３】
【発明の実施の形態】
以下、図面を参照して、この発明の一実施形態について説明する。
図１は、この発明の一実施形態に係わる電子回路で採用するＰａｒａｌｌｅｌ−ＣＤＭＡ（以下、Ｐ−ＣＤＭＡと略称する）インタフェースの動作原理を示すものである。
【００１４】
Ｐ−ＣＤＭＡは、送信データを拡散符号と呼ばれる擬似的な乱数を用いて複数のバスに拡散させて伝送する方式である。用いる拡散符号は、Ｍ系列の拡散符号に付加ビットを加えて合計ｎビットの系列長を持つものとする。これにより、相互相関値が０となるようにした。
【００１５】
このようなＰ−ＣＤＭＡインタフェースを採用する電子回路の一例として、図２に示すように複数の送信器Ｔ1〜Ｔn、受信器Ｒ1〜Ｒn 、およびそれぞれｎ本のバスラインからなるバス群Ａ，Ｂと、これらのバスの電位をリセットするバス安定化回路Ｓによって構成される。送信器Ｔ1〜Ｔnは、それぞれバス群Ａ，Ｂの各バスラインに接続されており、同様に、受信器Ｒ1〜Ｒnもそれぞれバス群Ａ，Ｂの各バスラインに接続されている。
【００１６】
送信器Ｔ1は、入力端子１０から送信データが入力され、この送信データＤ1は反転器１１と容量結合回路１２に入力される。反転器１１に入力された送信データは、ここで反転され、容量結合回路１２に入力される。入力端子１０から入力された送信データＤ1、および反転器１１で反転された送信データ（−Ｄ1）は、ともに容量結合回路１２を介して、乗算器１３に入力され、ここでそれぞれ拡散符号ＳＳ1が乗算され、拡散信号が得られる。なお、送信器Ｔ2〜Ｔnについても同様であるため、説明を省略する。
【００１７】
このように、送信器Ｔ1〜Ｔnにおいては、それぞれに入力される送信データＤ1〜Ｄnと拡散符号ＳＳ1〜ＳＳnの排他的論理和をとる。そして、これによって得た、送信データＤ1〜Ｄnと拡散符号のｌ（ｌ＝１，２，３，…，ｎ）ビット目との排他的論理和の結果をバス群Ａ，Ｂの各ＢＵＳ_ｌに転送する。ここでチャネルｋを持つ送信器Ｔkが送信するデータをＤk、上記送信器Ｔkが用いる拡散符号の各ビットをＳＳklとすると、上記ＢＵＳ_ｌに送られるデータＢＵＳlは、下式で表される。
【数１】
【００１８】
このように、従来のＣＤＭＡでは送信データを拡散符号により時間方向に拡散していたのに対して、Ｐ−ＣＤＭＡインタフェースでは１つのタイミングで複数のバスライン上に空間的に送信データを拡散するため、１クロックでのデータ転送を実現する。複数の送信器Ｔ1〜Ｔnがデータをバス群Ａ，Ｂに転送する場合、各送信器Ｔ1〜Ｔnからのデータを容量結合によってバス群Ａ，Ｂ上で線形的に足し合わせることで多重化を行う。バスライン上での信号は、ＣＤＭＡの高いノイズ余裕度を持つので、１ビット当たり数十ミリボルト（数１０ｍＶ／ビット）に低減することができる。ｎ多重させた時の各バス上の信号は、下式で表される。
【数２】
【００１９】
受信器Ｒ1は、バス群Ａ，Ｂから乗算器２０に拡散信号が入力される。ここで例えば、受信器Ｒ1で送信器Ｔ1から送られたデータＤ1を受信する場合、乗算器２０は、乗算器１３で用いたものと同じ拡散符号を、バス群Ａ，Ｂからの拡散信号に乗算する。そしてこの結果を積分器２１，２２でバス群Ａ，Ｂごとに積分し、積分器２１によるバス群Ａの積分結果からデータＤ1を得る。また、分離器２３により、積分器２１，２２の両積分結果からデータ（−Ｄ1）を得る。なお、受信器Ｒ2〜Ｒnについても同様であるため、説明を省略する。
【００２０】
このように、受信器Ｒ1〜Ｒnにおいては、各バスに拡散された信号に拡散符号を掛け合わせ、その結果をバス群Ａ，Ｂごとに足し合わせることで相関値を得る。そして、図３に示すような判定基準点に従って、上記相関値の大小でデータの判別を行う。受信器Ｒrが用いる拡散符号のｌビット目をＳＳrlとすると、受信器Ｒrが得る相関値ＣＯＲＲrは下式で表される。
【００２１】
【数３】
【００２２】
送信信号が論理“Ｈ”のときＤk＝１、論理“Ｌ”のときＤk＝−１とすると、Ｍ系列の拡散符号の相関値には、下式に示す関係が成り立つ。
【００２３】
【数４】
このため、下式の関係が成り立つ。
【００２４】
【数５】
【００２５】
この関係式より、相関値が０のときは、受信器が用いた拡散符号と同じ拡散符号で拡散された信号が存在していないと判定できる。
以上のように受信器は相関値によってデータの判定を行うため、ノイズやデバイスのミスマッチなどの影響で伝送データが影響を受けたとしても、相関判定値を超えなければ正しいデータの伝送が可能である。
【００２６】
Ｐ−ＣＤＭＡでは時間軸に沿った変復調を行わないため、隣り合う符号同士の相関値も０となり、隣接符号間の干渉がなく、限られた符号を有効に使うことができる。
【００２７】
次に、上述したようなＰ−ＣＤＭＡインタフェースを実現するために、送信器Ｔ1〜Ｔn、受信器Ｒ1〜Ｒn、およびバス安定化回路Ｓについて、より具体的な回路構成についてそれぞれ説明する。なお、バス群Ａ，Ｂは、コモンモードノイズ耐性を持たせるために全て差動構成を用いるものとする。
【００２８】
まず、送信器Ｔ1〜Ｔnについて、より具体的な構成例を挙げ、その動作について説明する。図４はその構成を示すもので、この図では送信器Ｔ1を例に挙げており、ディジタル回路部１１０、信号生成部１２０、容量結合部１３０および乗算部１４０を備える。なお、送信器Ｔ2〜Ｔnについても同様である。
【００２９】
ディジタル回路部１１０は、リセット信号が入力されるリセット端子ＲＳＴ、クロック信号が入力されるクロック端子ＣＬＫ、送信データが入力されるデータ端子Ｄを備え、これらの入力端子に入力される信号に応じて、後述する信号生成部１２０を制御する。
【００３０】
信号生成部１２０は、上記ディジタル回路部１１０の制御により、後述する容量結合部１３０に対して、２つの出力信号ＯＵＴＰＡ、ＯＵＴＰＢとして、ＶDD、あるいはＶDD−ΔＶの電圧を有する信号を出力するものである。図４に示す例では、４つのスイッチを選択的に動作させることで、上記信号を出力する。
【００３１】
容量結合部１３０は、信号生成部１２０の出力信号ＯＵＴＰＡ、ＯＵＴＰＢを後述する乗算部１４０に容量結合するものである。すなわち、出力信号ＯＵＴＰＡをｎ本に分岐し、それぞれキャパシタを介してＯＵＴＡ_１〜ＯＵＴＡ_ｎとして、乗算部１４０に出力する。同様に、出力信号ＯＵＴＰＢをｎ本に分岐し、それぞれキャパシタを介してＯＵＴＢ_１〜ＯＵＴＢ_ｎとして、乗算部１４０に出力する。
【００３２】
乗算部１４０は、ｎ個の乗算器からなり、各乗算器では、ＯＵＴＡ_ｌおよびＯＵＴＢ_ｌに対して、拡散符号のｌビット目であるＳＳklを乗算する（ｌ＝１，２，…，ｎ）。この乗算結果は、それぞれバス群ＡをなすＢＵＳＡ_ｌ〜ＢＵＳＡ_ｎ、およびバス群ＢをなすＢＵＳＢ_ｌ〜ＢＵＳＢ_ｎの対応する各バスラインに出力される。
【００３３】
このような構成の送信器Ｔ1〜Ｔnは、リセット端子ＲＳＴに論理“Ｌ”が与えられる時、システム全体はリセット状態にあり、バス群Ａ，Ｂの各バスラインの電位は全てＶbusLにリセットされているとする。このとき全ての送信器Ｔ1〜Ｔnにおいて、信号生成部１２０はディジタル回路部１１０の制御により、ＯＵＴＰＡ、ＯＵＴＰＢとしてＶDD−ΔＶを出力する。
【００３４】
一方、リセット端子ＲＳＴに論理“Ｈ”が与えられる時、システム全体はアクティブ状態となり、データ端子Ｄにはデータがクロック端子ＣＬＫに入力されるクロック信号に同期して入力される。
ここで、データが論理“Ｈ”のとき、信号生成部１２０はディジタル回路部１１０の制御により、ＯＵＴＰＡ＝ＶDD、ＯＵＴＰＢ＝ＶDD−ΔＶを出力する。一方、データが論理“Ｌ”のとき、信号生成部１２０はディジタル回路部１１０の制御により、ＯＵＴＰＡ＝ＶDD−ΔＶ、ＯＵＴＰＢ＝ＶDDを出力する。
【００３５】
ＯＵＴＰＡの電位の変化は、容量結合部１３０を通してバスの電位を変化させる。ＢＵＳＡ_ｌおよびＢＵＳＢ_ｌの電位をそれぞれＶbusal、Ｖbusbl、また容量結合部１３０の各キャパシタのキャパシタンスをＣtran、バス容量をＣbusとすると、送信器Ｔ1〜Ｔnからの差動出力は、下式のように表される。
【００３６】
【数６】
【００３７】
このとき差動バスの電位差は、ＣＤＭＡのノイズ耐性から１ビットあたり数十ｍＶとすることが可能である。
【００３８】
送信信号の多重化は、容量結合部１３０によって、図５や図６のようなキャパシタンスカップリングを用いることと等価である。図５は、リセット端子ＲＳＴに論理“Ｌ”が与えられる時を示しており、この場合、多重化されたバス上の電位Ｖbus＝Ｖbuslである。
【００３９】
図６は、リセット端子ＲＳＴに論理“Ｈ”が与えられる時を示している。この図に示すように、ＶDDで送信キャパシタンスＣtranを駆動している、すなわちデータが論理“Ｈ”の送信器（Ｔ1〜Ｔnのいずれか）の数をｍとすると、多重化されたバス上の電位Ｖbusは下式のように表される。
【００４０】
【数７】
【００４１】
乗算部１４０において、拡散符号を各送信器Ｔ1〜Ｔnに固有に与えるとすると、データと拡散符号との排他的論理和は、論理ゲートを用いることなく図７や図８に示すような配線で実現できる。すなわち、拡散符号のｌビット目をＳＳlとすると、ＳＳl＝１の時は、図７に示すようにＯＵＴＡ_ｌはバス群Ａのｌ番目のバスラインＢＵＳＡ_ｌに、ＯＵＴＢ_ｌはバス群Ｂのｌ番目のバスラインＢＵＳＢ_ｌに接続し、一方、ＳＳl＝０の時は、図８に示すように、ＯＵＴＡ_ｌをＢＵＳＢ_ｌに、ＯＵＴＢ_ｌをＢＵＳＡ_ｌに接続する。このような構成によれば、排他的論理和を論理回路ではなく配線で実現するので、ゲート数の減少とゲート遅延の低下を実現できる。
【００４２】
次に、受信器Ｒ1〜Ｒnについて、より具体的な構成例を挙げ、その動作について説明する。図９はその構成を示すもので、この図では受信器Ｒ1を例に挙げており、乗算器２１０および差動増幅部２２０を備える。なお、受信器Ｒ2〜Ｒnについても同様である。
【００４３】
乗算器２１０は、ｎ個の乗算器からなり、各乗算器では、バスライン上の信号ＢＵＳＡ_ｌおよびＢＵＳＢ_ｌに対して、拡散符号ＳＳklを乗算する（ｌ＝１，２，…，ｎ）。この乗算結果は、差動増幅部２２０に出力される。
【００４４】
差動増幅部２２０は、乗算器２１０の乗算結果を差動バスによって同じ系列のバス群Ａ，Ｂごとに足し合わせ、その大小から相論理判定を行う。
このように、受信器Ｒ1〜Ｒnでは、送信器Ｔ1〜Ｔnと同様の結線技術によって行われる。これにより、高速化、小面積化を図り、伝播遅れを少なくすることができる。
【００４５】
このような構成の受信器Ｒ1〜Ｒnでは、乗算器２１０において、図１０および図１１に示すように、拡散符号のｌビット目であるＳＳrlが、ＳＳrl＝１の時は、図１０に示すようにＢＵＳＡ_ｌはＩＮＡ_ｌに接続し、ＢＵＳＢ_ｌはＩＮＢ_ｌに接続する。一方、ＳＳrl＝０の時は、図１１に示すように、ＢＵＳＡ_ｌをＩＮＢ_ｌに接続し、ＢＵＳＢ_ｌをＩＮＡ_ｌに接続する。
【００４６】
拡散符号を掛け合わせた後の各バス信号の積算は以下のように行う。
図１２に示すような差動アンプは、図１３に示すように、入力段に流れる電流差が入力電位に比例する。この直線特性を利用して、差動増幅部２２０で用いる差動アンプは、図１４のように入力段をバス群Ａ，Ｂのバスラインの本数だけ並列に用意し、それぞれのＭＯＳのゲートと各バスラインを接続する。すなわち、ＩＮＡ_ｌ〜ＩＮＡ_ｎとＩＮＢ_ｌ〜ＩＮＢ_ｎを、それぞれＢＵＳＡ_ｌ〜ＢＵＳＡ_ｎ、ＢＵＳＢ_ｌ〜ＢＵＳＢ_ｎに接続することで、バス電位の足し合わせを行う。
【００４７】
また入力段のＭＯＳにオフセットを持たせることで入力段に流れる電流差がつりあう位置を変え、それによって相関値の論理判定点を決定する。図１４に示す差動アンプは、ＭＯＳトランジスタ相互のサイズの違いによって、入力オフセットを持っている。この多入力差動増幅器における正および負の各入力段のＭＯＳデバイスが、正側の入力段のＭＯＳデバイスでのゲート幅寸法がＷaで、ゲート長寸法がＬ、そして負側の入力段のＭＯＳデバイスでのゲート幅寸法がＷbで、ゲート長寸法がＬであるとき、その出力オフセット電圧△Ｖは下式で表される。ここでＩssは集合端の電流であり、Ｋは相互コンダクタンス・パラメータである。
【００４８】
【数８】
【００４９】
このため、図９のようにオフセット電位をずらした差動アンプを二つ用いることで、相関値の判定を行う。このように、オフセット電圧を用いることによって、相関および非相関の判定が、図３のように、大きなノイズ・マージンを持って、適正に行われる。
【００５０】
次に、バス安定化回路Ｓの具体的な構成例と、その動作について説明する。
図１５は、その構成を示すもので、ディレードフリップフロップ（ＤＦＦ）３１０と、反転器３２０と、スイッチ回路３３０を備える。
ディレードフリップフロップ３１０は、所定数のクロックをカウントすると、リセット信号を出力する。このリセット信号は、反転器３２０にて反転された後、スイッチ回路３３０を構成する複数のスイッチをＯＮ／ＯＦＦ制御する。スイッチ回路３３０は、バス群Ａ，Ｂの各バスラインＢＵＳＡ_ｌ〜ＢＵＳＡ_ｎ、ＢＵＳＢ_ｌ〜ＢＵＳＢ_ｎに対して、ＯＮ状態の時に基準電圧ＶREFを供給する。このようなリセット動作により、各バスラインの電荷はリークによって正確には一定に保存されなくなることを防止して、安定化が図られる。
【００５１】
以上のように、上記構成の電子回路では、従来のように送信信号を時間方向に拡散するのではなく、送信信号を１つのタイミングで複数のバスラインに拡散して送信するとともに、受信についても逆の手順により行うので、１クロックでデータの送受信を行うことができ、ＣＤＭＡ方式を採用しているが、高集積化に伴って増大しうる配線間ノイズや、高速化による伝播遅延の影響を極小にできる。またＣＤＭＡの特性である高ノイズ耐性を有しており、信号振幅も小さくでき、消費電力も非常に小さく、システム・オン・チップなどの大容量バスの低消費電力化に好適する。
【００５２】
本発明者らは、上述したようなＰ−ＣＤＭＡインタフェースをメタル３層、ポリシリコン２層の０．３５μｍＣＭＯＳルールを用いて設計し、拡散符号の系列長は１６で、送信器、受信器はともに１５個搭載した。
【００５３】
このレイアウトにおける回路シュミレーションでは、図１６に示すような出力波形が得られた。これによると、バスライン上の振幅は信号１ビットあたり４０ｍＶであり、非常に小振幅である。動作周波数は１６６ＭＨｚ、１５多重であることから約２．５Ｇｂ／ｓの転送速度が得られることがわかった。
【００５４】
なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその用紙を逸脱しない範囲で構成要素を変形して具体化できる。また上記実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。
【００５５】
【発明の効果】
以上述べたように、この発明では、データ信号をｎビットで構成される拡散符号で拡散し、これによって得られるｎ個の拡散信号を、それぞれ各ビットに対応するｎ本のバスラインを通じて他の電子回路に並列伝送し、一方、他の電子回路から同様にしてｎ本のバスラインを通じて並列伝送されるｎ個の信号に、ｎビットで構成される拡散符号のうち対応するビットをでそれぞれ乗算してデータ信号を復元するようにしている。
【００５６】
したがって、この発明によれば、データ信号を１つのタイミングで複数のバスラインに拡散して送信するとともに、受信についても逆の手順により行うので、１クロックでデータ信号の送受信を行うことができ、高集積化に伴って増大しうる配線間ノイズや、高速化による伝播遅延の影響を極小にすることが可能な電子回路を提供できる。
【図面の簡単な説明】
【図１】 この発明に係わる電子回路が備えるインターフェイスの動作原理を説明するための図。
【図２】 この発明に係わる電子回路の構成を示す回路ブロック図。
【図３】 図２に示した電子回路の受信器で行われる相関値の判定動作を説明するための図。
【図４】 図２に示した電子回路の送信器の構成を示す回路ブロック図。
【図５】 図４に示した送信器の容量結合部の等価回路を示す図。
【図６】 図４に示した送信器の容量結合部の等価回路を示す図。
【図７】 図４に示した送信器の乗算部で行う排他的論理和の構成例を示す図。
【図８】 図４に示した送信器の乗算部で行う排他的論理和の構成例を示す図。
【図９】 図２に示した電子回路の受信器の構成を示す回路ブロック図。
【図１０】 図９に示した受信器の乗算部で行う排他的論理和の構成例を示す図。
【図１１】 図９に示した受信器の乗算部で行う排他的論理和の構成例を示す図。
【図１２】 差動アンプの一例を示す図。
【図１３】 図１２に示した差動アンプの特性を示す図。
【図１４】 図９に示した受信器の差動増幅部の構成例を示す図。
【図１５】 図２に示したバス安定化回路の構成を示す回路ブロック図。
【図１６】 図２に示した電子回路間での回路シュミレーションを示すタイミングチャート。
【符号の説明】
Ａ，Ｂ…バス群、Ｒ1〜Ｒn…受信器、Ｔ1 〜Ｔn…送信器、Ｓ…バス安定化回路、１０…入力端子、１１…反転器、１２…容量結合回路、１３…乗算器、２０…乗算器、２１，２２…積分器、２３…分離器、１１０…ディジタル回路部、１２０…信号生成部、１３０…容量結合部、１４０…乗算部、２１０…乗算器、２２０…差動増幅部、３１０…ディレードフリップフロップ（ＤＥＦ）、３２０…反転器、３３０…スイッチ回路、ＣＬＫ…クロック端子、Ｄ…データ端子、ＲＳＴ…リセット端子。
【発明の属する技術分野】
この発明は、情報伝送方式としてＣＤＭＡ（Code Division Multiple Access）方式を採用し、バスラインを通じて他の電子回路とデータ通信を行う電子回路に関する。
【０００２】
【従来の技術】
周知のように、集積回路、とりわけ、大規模集積回路装置（LSI）では、一本又は複数本のバスラインを介して、多数の回路ブロック間でデータ信号の転送が行われるが、そのデータ信号の処理ビット数が増大するに連れて、ボード上で使用するバスラインの数が増大し、バスラインがボード面積の多くを占めるようになる。
【０００３】
このような、バスラインの増加、あるいはボード上でのバスライン占有面積の増大は、高密度実装の障害になるだけでなく、回路ブロック間の距離が長くなり、バスラインを駆動する駆動電力も増大する。
【０００４】
これに対して、少数のバスラインによって、多数のデータ信号を複数の回路ブロック間で転送することを可能にした符号分割多元接続（ＣＤＭＡ：Code Division Multiple Access）方式によるデータ転送検出装置および集積回路装置の提案もある（例えば、非特許文献１参照）。これによると、バスラインがボード面積の多くを占めることは回避される。
【０００５】
しかしながら、このような装置の場合、高集積化に伴って、配線間ノイズの増大があり、さらには高速化により、伝播遅延の影響が大きくなると、近年のシステム・オン・チップ技術への対応にとっては、その影響が無視できないという問題がある。
【０００６】
【非特許文献１】
吉村隆治、Tan Boon Keat、小川徹、谷口研二：“ＣＤＭＡ方式を用いた有線インタフェース”、電子情報通信学会論文誌 C-II Vol.J82-C-II,No.11,pp.631-636,1999 。
【０００７】
【発明が解決しようとする課題】
従来の電子回路では、バスラインを通じたデータ通信で符号分割多元接続方式を採用することにより、バスラインが占めるボード面積を縮小できるが、高集積化に伴って、配線間ノイズの増大があり、さらには高速化により、伝播遅延の影響が大きくなるという問題があった。
【０００８】
この発明は上記の問題を解決すべくなされたもので、バスラインを通じたデータ通信で符号分割多元接続方式を採用する場合でも、高集積化に伴って増大しうる配線間ノイズや、高速化による伝播遅延の影響を極小にすることが可能な電子回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に係わる本発明は、ｎ本（ｎは２以上の自然数）のバスラインを有するバスを通じて他の電子回路とデータ通信を行う電子回路において、ｎビットで構成される拡散符号をビット毎にデータ信号に乗算し、これによって得られるｎ個の乗算結果をそれぞれ各ビットに対応するバスラインを通じて他の電子回路に並列伝送する送信手段と、ｎ本のバスラインを通じて他の電子回路から並列伝送される各信号に、ｎビットで構成される拡散符号のうち対応するビットをそれぞれ乗算して、この乗算結果からデータ信号を復元する受信手段とを具備して構成するようにした。
【００１０】
また請求項５に係わる本発明は、ｎ対（ｎは２以上の自然数）の差動バスラインを構成する二組のバスＡ，Ｂを通じて、他の電子回路とデータ通信を行う電子回路において、データ信号を反転させ反転信号として出力する反転手段と、ｎビットで構成される拡散符号をビット毎にデータ信号に乗算し、これによって得られるｎ個の乗算結果を、バスＡが有するバスラインのうち、それぞれ各ビットに対応するバスラインを通じて他の電子回路に並列伝送する第１の送信手段と、ｎビットで構成される拡散符号をビット毎に反転信号に乗算し、これによって得られるｎ個の乗算結果を、バスＢが有するバスラインのうち、それぞれ各ビットに対応するバスラインを通じて他の電子回路に並列伝送する第２の送信手段と、バスＡの各バスラインを通じて他の電子回路から並列伝送される各信号に、ｎビットで構成される拡散符号のうち対応するビットをそれぞれ乗算する第１の受信手段と、バスＢの各バスラインを通じて他の電子回路から並列伝送される各信号に、ｎビットで構成される拡散符号のうち対応するビットをそれぞれ乗算する第２の受信手段と、第１の受信手段の乗算結果を積分する第１の積分手段と、第２の受信手段の乗算結果を積分する第２の積分手段と、第１の積分手段の積分結果と、第２の積分手段の積分結果とをそれぞれ所定の閾値と比較して判定し、この判定結果に応じてデータ信号を復元する復元手段とを具備して構成するようにした。
【００１１】
上記構成の電子回路では、データ信号をｎビットで構成される拡散符号で拡散し、これによって得られるｎ個の拡散信号を、それぞれ各ビットに対応するｎ本のバスラインを通じて他の電子回路に並列伝送し、一方、他の電子回路から同様にしてｎ本のバスラインを通じて並列伝送されるｎ個の信号に、ｎビットで構成される拡散符号のうち対応するビットをでそれぞれ乗算してデータ信号を復元するようにしている。
【００１２】
したがって、上記構成の電子回路によれば、データ信号を１つのタイミングで複数のバスラインに拡散して送信するとともに、受信についても逆の手順により行うので、１クロックでデータ信号の送受信を行うことができ、高集積化に伴って増大しうる配線間ノイズや、高速化による伝播遅延の影響を極小にすることができる。
【００１３】
【発明の実施の形態】
以下、図面を参照して、この発明の一実施形態について説明する。
図１は、この発明の一実施形態に係わる電子回路で採用するＰａｒａｌｌｅｌ−ＣＤＭＡ（以下、Ｐ−ＣＤＭＡと略称する）インタフェースの動作原理を示すものである。
【００１４】
Ｐ−ＣＤＭＡは、送信データを拡散符号と呼ばれる擬似的な乱数を用いて複数のバスに拡散させて伝送する方式である。用いる拡散符号は、Ｍ系列の拡散符号に付加ビットを加えて合計ｎビットの系列長を持つものとする。これにより、相互相関値が０となるようにした。
【００１５】
このようなＰ−ＣＤＭＡインタフェースを採用する電子回路の一例として、図２に示すように複数の送信器Ｔ1〜Ｔn、受信器Ｒ1〜Ｒn 、およびそれぞれｎ本のバスラインからなるバス群Ａ，Ｂと、これらのバスの電位をリセットするバス安定化回路Ｓによって構成される。送信器Ｔ1〜Ｔnは、それぞれバス群Ａ，Ｂの各バスラインに接続されており、同様に、受信器Ｒ1〜Ｒnもそれぞれバス群Ａ，Ｂの各バスラインに接続されている。
【００１６】
送信器Ｔ1は、入力端子１０から送信データが入力され、この送信データＤ1は反転器１１と容量結合回路１２に入力される。反転器１１に入力された送信データは、ここで反転され、容量結合回路１２に入力される。入力端子１０から入力された送信データＤ1、および反転器１１で反転された送信データ（−Ｄ1）は、ともに容量結合回路１２を介して、乗算器１３に入力され、ここでそれぞれ拡散符号ＳＳ1が乗算され、拡散信号が得られる。なお、送信器Ｔ2〜Ｔnについても同様であるため、説明を省略する。
【００１７】
このように、送信器Ｔ1〜Ｔnにおいては、それぞれに入力される送信データＤ1〜Ｄnと拡散符号ＳＳ1〜ＳＳnの排他的論理和をとる。そして、これによって得た、送信データＤ1〜Ｄnと拡散符号のｌ（ｌ＝１，２，３，…，ｎ）ビット目との排他的論理和の結果をバス群Ａ，Ｂの各ＢＵＳ_ｌに転送する。ここでチャネルｋを持つ送信器Ｔkが送信するデータをＤk、上記送信器Ｔkが用いる拡散符号の各ビットをＳＳklとすると、上記ＢＵＳ_ｌに送られるデータＢＵＳlは、下式で表される。
【数１】
このように、従来のＣＤＭＡでは送信データを拡散符号により時間方向に拡散していたのに対して、Ｐ−ＣＤＭＡインタフェースでは１つのタイミングで複数のバスライン上に空間的に送信データを拡散するため、１クロックでのデータ転送を実現する。複数の送信器Ｔ1〜Ｔnがデータをバス群Ａ，Ｂに転送する場合、各送信器Ｔ1〜Ｔnからのデータを容量結合によってバス群Ａ，Ｂ上で線形的に足し合わせることで多重化を行う。バスライン上での信号は、ＣＤＭＡの高いノイズ余裕度を持つので、１ビット当たり数十ミリボルト（数１０ｍＶ／ビット）に低減することができる。ｎ多重させた時の各バス上の信号は、下式で表される。
【数２】
受信器Ｒ1は、バス群Ａ，Ｂから乗算器２０に拡散信号が入力される。ここで例えば、受信器Ｒ1で送信器Ｔ1から送られたデータＤ1を受信する場合、乗算器２０は、乗算器１３で用いたものと同じ拡散符号を、バス群Ａ，Ｂからの拡散信号に乗算する。そしてこの結果を積分器２１，２２でバス群Ａ，Ｂごとに積分し、積分器２１によるバス群Ａの積分結果からデータＤ1を得る。また、分離器２３により、積分器２１，２２の両積分結果からデータ（−Ｄ1）を得る。なお、受信器Ｒ2〜Ｒnについても同様であるため、説明を省略する。
【００２０】
このように、受信器Ｒ1〜Ｒnにおいては、各バスに拡散された信号に拡散符号を掛け合わせ、その結果をバス群Ａ，Ｂごとに足し合わせることで相関値を得る。そして、図３に示すような判定基準点に従って、上記相関値の大小でデータの判別を行う。受信器Ｒrが用いる拡散符号のｌビット目をＳＳrlとすると、受信器Ｒrが得る相関値ＣＯＲＲrは下式で表される。
【００２１】
【数３】
送信信号が論理“Ｈ”のときＤk＝１、論理“Ｌ”のときＤk＝−１とすると、Ｍ系列の拡散符号の相関値には、下式に示す関係が成り立つ。
【００２３】
【数４】
【００２４】
【数５】
この関係式より、相関値が０のときは、受信器が用いた拡散符号と同じ拡散符号で拡散された信号が存在していないと判定できる。
以上のように受信器は相関値によってデータの判定を行うため、ノイズやデバイスのミスマッチなどの影響で伝送データが影響を受けたとしても、相関判定値を超えなければ正しいデータの伝送が可能である。
【００２６】
Ｐ−ＣＤＭＡでは時間軸に沿った変復調を行わないため、隣り合う符号同士の相関値も０となり、隣接符号間の干渉がなく、限られた符号を有効に使うことができる。
【００２７】
次に、上述したようなＰ−ＣＤＭＡインタフェースを実現するために、送信器Ｔ1〜Ｔn、受信器Ｒ1〜Ｒn、およびバス安定化回路Ｓについて、より具体的な回路構成についてそれぞれ説明する。なお、バス群Ａ，Ｂは、コモンモードノイズ耐性を持たせるために全て差動構成を用いるものとする。
【００２８】
まず、送信器Ｔ1〜Ｔnについて、より具体的な構成例を挙げ、その動作について説明する。図４はその構成を示すもので、この図では送信器Ｔ1を例に挙げており、ディジタル回路部１１０、信号生成部１２０、容量結合部１３０および乗算部１４０を備える。なお、送信器Ｔ2〜Ｔnについても同様である。
【００２９】
ディジタル回路部１１０は、リセット信号が入力されるリセット端子ＲＳＴ、クロック信号が入力されるクロック端子ＣＬＫ、送信データが入力されるデータ端子Ｄを備え、これらの入力端子に入力される信号に応じて、後述する信号生成部１２０を制御する。
【００３０】
信号生成部１２０は、上記ディジタル回路部１１０の制御により、後述する容量結合部１３０に対して、２つの出力信号ＯＵＴＰＡ、ＯＵＴＰＢとして、ＶDD、あるいはＶDD−ΔＶの電圧を有する信号を出力するものである。図４に示す例では、４つのスイッチを選択的に動作させることで、上記信号を出力する。
【００３１】
容量結合部１３０は、信号生成部１２０の出力信号ＯＵＴＰＡ、ＯＵＴＰＢを後述する乗算部１４０に容量結合するものである。すなわち、出力信号ＯＵＴＰＡをｎ本に分岐し、それぞれキャパシタを介してＯＵＴＡ_１〜ＯＵＴＡ_ｎとして、乗算部１４０に出力する。同様に、出力信号ＯＵＴＰＢをｎ本に分岐し、それぞれキャパシタを介してＯＵＴＢ_１〜ＯＵＴＢ_ｎとして、乗算部１４０に出力する。
【００３２】
乗算部１４０は、ｎ個の乗算器からなり、各乗算器では、ＯＵＴＡ_ｌおよびＯＵＴＢ_ｌに対して、拡散符号のｌビット目であるＳＳklを乗算する（ｌ＝１，２，…，ｎ）。この乗算結果は、それぞれバス群ＡをなすＢＵＳＡ_ｌ〜ＢＵＳＡ_ｎ、およびバス群ＢをなすＢＵＳＢ_ｌ〜ＢＵＳＢ_ｎの対応する各バスラインに出力される。
【００３３】
このような構成の送信器Ｔ1〜Ｔnは、リセット端子ＲＳＴに論理“Ｌ”が与えられる時、システム全体はリセット状態にあり、バス群Ａ，Ｂの各バスラインの電位は全てＶbusLにリセットされているとする。このとき全ての送信器Ｔ1〜Ｔnにおいて、信号生成部１２０はディジタル回路部１１０の制御により、ＯＵＴＰＡ、ＯＵＴＰＢとしてＶDD−ΔＶを出力する。
【００３４】
一方、リセット端子ＲＳＴに論理“Ｈ”が与えられる時、システム全体はアクティブ状態となり、データ端子Ｄにはデータがクロック端子ＣＬＫに入力されるクロック信号に同期して入力される。
ここで、データが論理“Ｈ”のとき、信号生成部１２０はディジタル回路部１１０の制御により、ＯＵＴＰＡ＝ＶDD、ＯＵＴＰＢ＝ＶDD−ΔＶを出力する。一方、データが論理“Ｌ”のとき、信号生成部１２０はディジタル回路部１１０の制御により、ＯＵＴＰＡ＝ＶDD−ΔＶ、ＯＵＴＰＢ＝ＶDDを出力する。
【００３５】
ＯＵＴＰＡの電位の変化は、容量結合部１３０を通してバスの電位を変化させる。ＢＵＳＡ_ｌおよびＢＵＳＢ_ｌの電位をそれぞれＶbusal、Ｖbusbl、また容量結合部１３０の各キャパシタのキャパシタンスをＣtran、バス容量をＣbusとすると、送信器Ｔ1〜Ｔnからの差動出力は、下式のように表される。
【００３６】
【数６】
このとき差動バスの電位差は、ＣＤＭＡのノイズ耐性から１ビットあたり数十ｍＶとすることが可能である。
【００３８】
送信信号の多重化は、容量結合部１３０によって、図５や図６のようなキャパシタンスカップリングを用いることと等価である。図５は、リセット端子ＲＳＴに論理“Ｌ”が与えられる時を示しており、この場合、多重化されたバス上の電位Ｖbus＝Ｖbuslである。
【００３９】
図６は、リセット端子ＲＳＴに論理“Ｈ”が与えられる時を示している。この図に示すように、ＶDDで送信キャパシタンスＣtranを駆動している、すなわちデータが論理“Ｈ”の送信器（Ｔ1〜Ｔnのいずれか）の数をｍとすると、多重化されたバス上の電位Ｖbusは下式のように表される。
【００４０】
【数７】
乗算部１４０において、拡散符号を各送信器Ｔ1〜Ｔnに固有に与えるとすると、データと拡散符号との排他的論理和は、論理ゲートを用いることなく図７や図８に示すような配線で実現できる。すなわち、拡散符号のｌビット目をＳＳlとすると、ＳＳl＝１の時は、図７に示すようにＯＵＴＡ_ｌはバス群Ａのｌ番目のバスラインＢＵＳＡ_ｌに、ＯＵＴＢ_ｌはバス群Ｂのｌ番目のバスラインＢＵＳＢ_ｌに接続し、一方、ＳＳl＝０の時は、図８に示すように、ＯＵＴＡ_ｌをＢＵＳＢ_ｌに、ＯＵＴＢ_ｌをＢＵＳＡ_ｌに接続する。このような構成によれば、排他的論理和を論理回路ではなく配線で実現するので、ゲート数の減少とゲート遅延の低下を実現できる。
【００４２】
次に、受信器Ｒ1〜Ｒnについて、より具体的な構成例を挙げ、その動作について説明する。図９はその構成を示すもので、この図では受信器Ｒ1を例に挙げており、乗算器２１０および差動増幅部２２０を備える。なお、受信器Ｒ2〜Ｒnについても同様である。
【００４３】
乗算器２１０は、ｎ個の乗算器からなり、各乗算器では、バスライン上の信号ＢＵＳＡ_ｌおよびＢＵＳＢ_ｌに対して、拡散符号ＳＳklを乗算する（ｌ＝１，２，…，ｎ）。この乗算結果は、差動増幅部２２０に出力される。
【００４４】
差動増幅部２２０は、乗算器２１０の乗算結果を差動バスによって同じ系列のバス群Ａ，Ｂごとに足し合わせ、その大小から相論理判定を行う。
このように、受信器Ｒ1〜Ｒnでは、送信器Ｔ1〜Ｔnと同様の結線技術によって行われる。これにより、高速化、小面積化を図り、伝播遅れを少なくすることができる。
【００４５】
このような構成の受信器Ｒ1〜Ｒnでは、乗算器２１０において、図１０および図１１に示すように、拡散符号のｌビット目であるＳＳrlが、ＳＳrl＝１の時は、図１０に示すようにＢＵＳＡ_ｌはＩＮＡ_ｌに接続し、ＢＵＳＢ_ｌはＩＮＢ_ｌに接続する。一方、ＳＳrl＝０の時は、図１１に示すように、ＢＵＳＡ_ｌをＩＮＢ_ｌに接続し、ＢＵＳＢ_ｌをＩＮＡ_ｌに接続する。
【００４６】
拡散符号を掛け合わせた後の各バス信号の積算は以下のように行う。
図１２に示すような差動アンプは、図１３に示すように、入力段に流れる電流差が入力電位に比例する。この直線特性を利用して、差動増幅部２２０で用いる差動アンプは、図１４のように入力段をバス群Ａ，Ｂのバスラインの本数だけ並列に用意し、それぞれのＭＯＳのゲートと各バスラインを接続する。すなわち、ＩＮＡ_ｌ〜ＩＮＡ_ｎとＩＮＢ_ｌ〜ＩＮＢ_ｎを、それぞれＢＵＳＡ_ｌ〜ＢＵＳＡ_ｎ、ＢＵＳＢ_ｌ〜ＢＵＳＢ_ｎに接続することで、バス電位の足し合わせを行う。
【００４７】
また入力段のＭＯＳにオフセットを持たせることで入力段に流れる電流差がつりあう位置を変え、それによって相関値の論理判定点を決定する。図１４に示す差動アンプは、ＭＯＳトランジスタ相互のサイズの違いによって、入力オフセットを持っている。この多入力差動増幅器における正および負の各入力段のＭＯＳデバイスが、正側の入力段のＭＯＳデバイスでのゲート幅寸法がＷaで、ゲート長寸法がＬ、そして負側の入力段のＭＯＳデバイスでのゲート幅寸法がＷbで、ゲート長寸法がＬであるとき、その出力オフセット電圧△Ｖは下式で表される。ここでＩssは集合端の電流であり、Ｋは相互コンダクタンス・パラメータである。
【００４８】
【数８】
このため、図９のようにオフセット電位をずらした差動アンプを二つ用いることで、相関値の判定を行う。このように、オフセット電圧を用いることによって、相関および非相関の判定が、図３のように、大きなノイズ・マージンを持って、適正に行われる。
【００５０】
次に、バス安定化回路Ｓの具体的な構成例と、その動作について説明する。
図１５は、その構成を示すもので、ディレードフリップフロップ（ＤＦＦ）３１０と、反転器３２０と、スイッチ回路３３０を備える。
ディレードフリップフロップ３１０は、所定数のクロックをカウントすると、リセット信号を出力する。このリセット信号は、反転器３２０にて反転された後、スイッチ回路３３０を構成する複数のスイッチをＯＮ／ＯＦＦ制御する。スイッチ回路３３０は、バス群Ａ，Ｂの各バスラインＢＵＳＡ_ｌ〜ＢＵＳＡ_ｎ、ＢＵＳＢ_ｌ〜ＢＵＳＢ_ｎに対して、ＯＮ状態の時に基準電圧ＶREFを供給する。このようなリセット動作により、各バスラインの電荷はリークによって正確には一定に保存されなくなることを防止して、安定化が図られる。
【００５１】
以上のように、上記構成の電子回路では、従来のように送信信号を時間方向に拡散するのではなく、送信信号を１つのタイミングで複数のバスラインに拡散して送信するとともに、受信についても逆の手順により行うので、１クロックでデータの送受信を行うことができ、ＣＤＭＡ方式を採用しているが、高集積化に伴って増大しうる配線間ノイズや、高速化による伝播遅延の影響を極小にできる。またＣＤＭＡの特性である高ノイズ耐性を有しており、信号振幅も小さくでき、消費電力も非常に小さく、システム・オン・チップなどの大容量バスの低消費電力化に好適する。
【００５２】
本発明者らは、上述したようなＰ−ＣＤＭＡインタフェースをメタル３層、ポリシリコン２層の０．３５μｍＣＭＯＳルールを用いて設計し、拡散符号の系列長は１６で、送信器、受信器はともに１５個搭載した。
【００５３】
このレイアウトにおける回路シュミレーションでは、図１６に示すような出力波形が得られた。これによると、バスライン上の振幅は信号１ビットあたり４０ｍＶであり、非常に小振幅である。動作周波数は１６６ＭＨｚ、１５多重であることから約２．５Ｇｂ／ｓの転送速度が得られることがわかった。
【００５４】
なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその用紙を逸脱しない範囲で構成要素を変形して具体化できる。また上記実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。
【００５５】
【発明の効果】
以上述べたように、この発明では、データ信号をｎビットで構成される拡散符号で拡散し、これによって得られるｎ個の拡散信号を、それぞれ各ビットに対応するｎ本のバスラインを通じて他の電子回路に並列伝送し、一方、他の電子回路から同様にしてｎ本のバスラインを通じて並列伝送されるｎ個の信号に、ｎビットで構成される拡散符号のうち対応するビットをでそれぞれ乗算してデータ信号を復元するようにしている。
【００５６】
したがって、この発明によれば、データ信号を１つのタイミングで複数のバスラインに拡散して送信するとともに、受信についても逆の手順により行うので、１クロックでデータ信号の送受信を行うことができ、高集積化に伴って増大しうる配線間ノイズや、高速化による伝播遅延の影響を極小にすることが可能な電子回路を提供できる。
【図面の簡単な説明】
【図１】 この発明に係わる電子回路が備えるインターフェイスの動作原理を説明するための図。
【図２】 この発明に係わる電子回路の構成を示す回路ブロック図。
【図３】 図２に示した電子回路の受信器で行われる相関値の判定動作を説明するための図。
【図４】 図２に示した電子回路の送信器の構成を示す回路ブロック図。
【図５】 図４に示した送信器の容量結合部の等価回路を示す図。
【図６】 図４に示した送信器の容量結合部の等価回路を示す図。
【図７】 図４に示した送信器の乗算部で行う排他的論理和の構成例を示す図。
【図８】 図４に示した送信器の乗算部で行う排他的論理和の構成例を示す図。
【図９】 図２に示した電子回路の受信器の構成を示す回路ブロック図。
【図１０】 図９に示した受信器の乗算部で行う排他的論理和の構成例を示す図。
【図１１】 図９に示した受信器の乗算部で行う排他的論理和の構成例を示す図。
【図１２】 差動アンプの一例を示す図。
【図１３】 図１２に示した差動アンプの特性を示す図。
【図１４】 図９に示した受信器の差動増幅部の構成例を示す図。
【図１５】 図２に示したバス安定化回路の構成を示す回路ブロック図。
【図１６】 図２に示した電子回路間での回路シュミレーションを示すタイミングチャート。
【符号の説明】
Ａ，Ｂ…バス群、Ｒ1〜Ｒn…受信器、Ｔ1 〜Ｔn…送信器、Ｓ…バス安定化回路、１０…入力端子、１１…反転器、１２…容量結合回路、１３…乗算器、２０…乗算器、２１，２２…積分器、２３…分離器、１１０…ディジタル回路部、１２０…信号生成部、１３０…容量結合部、１４０…乗算部、２１０…乗算器、２２０…差動増幅部、３１０…ディレードフリップフロップ（ＤＥＦ）、３２０…反転器、３３０…スイッチ回路、ＣＬＫ…クロック端子、Ｄ…データ端子、ＲＳＴ…リセット端子。
Claims (14)
- ｎ本（ｎは２以上の自然数）のバスラインを有するバスを通じて他の電子回路とデータ通信を行う電子回路において、
ｎビットで構成される拡散符号をビット毎にデータ信号に乗算し、これによって得られるｎ個の乗算結果をそれぞれ各ビットに対応する前記バスラインを通じて他の電子回路に並列伝送する送信手段と、
前記ｎ本のバスラインを通じて他の電子回路から並列伝送される各信号に、ｎビットで構成される拡散符号のうち対応するビットをそれぞれ乗算して、この乗算結果からデータ信号を復元する受信手段とを具備することを特徴とする電子回路。 - 前記送信手段は、キャパシタを有し、これを介したデータ信号にｎビットで構成される拡散符号をビット毎に乗算し、これによって得られるｎ個の乗算結果をそれぞれ各ビットに対応する前記バスラインを通じて他の電子回路に並列伝送することを特徴とする請求項１に記載の電子回路。
- 前記受信手段は、前記ｎ本のバスラインを通じて他の電子回路から並列伝送される各信号に、ｎビットで構成される拡散符号のうち対応するビットをそれぞれ乗算し、この乗算結果を積分して、この積分結果からデータ信号を復元することを特徴とする請求項１に記載の電子回路。
- 前記受信手段は、互いに寸法の異なる一組のＭＯＳデバイスを用いた差動増幅器により、前記乗算結果の積分を行うことを特徴とする請求項３に記載の電子回路。
- ｎ対（ｎは２以上の自然数）の差動バスラインを構成する二組のバスＡ，Ｂを通じて、他の電子回路とデータ通信を行う電子回路において、
データ信号を反転させ反転信号として出力する反転手段と、
ｎビットで構成される拡散符号をビット毎に前記データ信号に乗算し、これによって得られるｎ個の乗算結果を、前記バスＡが有するバスラインのうち、それぞれ各ビットに対応するバスラインを通じて他の電子回路に並列伝送する第１の送信手段と、
ｎビットで構成される拡散符号をビット毎に前記反転信号に乗算し、これによって得られるｎ個の乗算結果を、前記バスＢが有するバスラインのうち、それぞれ各ビットに対応するバスラインを通じて他の電子回路に並列伝送する第２の送信手段と、
前記バスＡの各バスラインを通じて他の電子回路から並列伝送される各信号に、ｎビットで構成される拡散符号のうち対応するビットをそれぞれ乗算する第１の受信手段と、
前記バスＢの各バスラインを通じて他の電子回路から並列伝送される各信号に、ｎビットで構成される拡散符号のうち対応するビットをそれぞれ乗算する第２の受信手段と、
前記第１の受信手段の乗算結果を積分する第１の積分手段と、
前記第２の受信手段の乗算結果を積分する第２の積分手段と、
前記第１の積分手段の積分結果と、前記第２の積分手段の積分結果とをそれぞれ所定の閾値と比較して判定し、この判定結果に応じてデータ信号を復元する復元手段とを具備することを特徴とする電子回路。 - 前記第１の積分手段および前記第２の積分手段は、互いに寸法の異なる一組のＭＯＳデバイスを用いた差動増幅器により、前記乗算結果の積分を行うことを特徴とする請求項５に記載の電子回路。
- ｎ本（ｎは２以上の自然数）のバスラインを有するバスを通じて他の電子回路とデータ通信を行う電子回路において、
ｎビットで構成される拡散符号をビット毎にデータ信号に乗算し、これによって得られるｎ個の乗算結果をそれぞれ各ビットに対応する前記バスラインを通じて他の電子回路に並列伝送する送信手段を具備することを特徴とする電子回路。 - 前記送信手段は、キャパシタを有し、これを介したデータ信号にｎビットで構成される拡散符号をビット毎に乗算し、これによって得られるｎ個の乗算結果をそれぞれ各ビットに対応する前記バスラインを通じて他の電子回路に並列伝送することを特徴とする請求項７に記載の電子回路。
- ｎ本（ｎは２以上の自然数）のバスラインを有するバスを通じて他の電子回路とデータ通信を行う電子回路において、
前記ｎ本のバスラインを通じて他の電子回路から並列伝送される各信号に、ｎビットで構成される拡散符号のうち対応するビットをそれぞれ乗算して、この乗算結果からデータ信号を復元する受信手段を具備することを特徴とする電子回路。 - 前記受信手段は、前記ｎ本のバスラインを通じて他の電子回路から並列伝送される各信号に、ｎビットで構成される拡散符号のうち対応するビットをそれぞれ乗算し、この乗算結果を積分して、この積分結果からデータ信号を復元することを特徴とする請求項９に記載の電子回路。
- 前記受信手段は、互いに寸法の異なる一組のＭＯＳデバイスを用いた差動増幅器により、前記乗算結果の積分を行うことを特徴とする請求項１０に記載の電子回路。
- ｎ対（ｎは２以上の自然数）の差動バスラインを構成する二組のバスＡ，Ｂを通じて、他の電子回路とデータ通信を行う電子回路において、
データ信号を反転させ反転信号として出力する反転手段と、
ｎビットで構成される拡散符号をビット毎に前記データ信号に乗算し、これによって得られるｎ個の乗算結果を、前記バスＡが有するバスラインのうち、それぞれ各ビットに対応するバスラインを通じて他の電子回路に並列伝送する第１の送信手段と、
ｎビットで構成される拡散符号をビット毎に前記反転信号に乗算し、これによって得られるｎ個の乗算結果を、前記バスＢが有するバスラインのうち、それぞれ各ビットに対応するバスラインを通じて他の電子回路に並列伝送する第２の送信手段とを具備することを特徴とする電子回路。 - ｎ対（ｎは２以上の自然数）の差動バスラインを構成する二組のバスＡ，Ｂを通じて、他の電子回路とデータ通信を行う電子回路において、
前記バスＡの各バスラインを通じて他の電子回路から並列伝送される各信号に、ｎビットで構成される拡散符号のうち対応するビットをそれぞれ乗算する第１の受信手段と、
前記バスＢの各バスラインを通じて他の電子回路から並列伝送される各信号に、ｎビットで構成される拡散符号のうち対応するビットをそれぞれ乗算する第２の受信手段と、
前記第１の受信手段の乗算結果を積分する第１の積分手段と、
前記第２の受信手段の乗算結果を積分する第２の積分手段と、
前記第１の積分手段の積分結果と、前記第２の積分手段の積分結果とをそれぞれ所定の閾値と比較して判定し、この判定結果に応じてデータ信号を復元する復元手段とを具備することを特徴とする電子回路。 - 前記第１の積分手段および前記第２の積分手段は、互いに寸法の異なる一組のＭＯＳデバイスを用いた差動増幅器により、前記乗算結果の積分を行うことを特徴とする請求項１３に記載の電子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003110416A JP3749948B2 (ja) | 2003-04-15 | 2003-04-15 | 電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003110416A JP3749948B2 (ja) | 2003-04-15 | 2003-04-15 | 電子回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004320344A JP2004320344A (ja) | 2004-11-11 |
| JP3749948B2 true JP3749948B2 (ja) | 2006-03-01 |
Family
ID=33471280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003110416A Expired - Lifetime JP3749948B2 (ja) | 2003-04-15 | 2003-04-15 | 電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3749948B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9077442B2 (en) * | 2012-07-16 | 2015-07-07 | Texas Instruments Incorporated | DSSS inverted spreading for smart utility networks |
| CN107078544B (zh) | 2015-09-29 | 2022-06-07 | 松下知识产权经营株式会社 | 编码调制器、编码解调器以及控制器 |
-
2003
- 2003-04-15 JP JP2003110416A patent/JP3749948B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004320344A (ja) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4492920B2 (ja) | 差動信号伝送システム | |
| US8737456B2 (en) | Mixed-mode signaling | |
| KR100713784B1 (ko) | 수신기, 트랜시버 회로, 신호 전송 방법 및 신호 전송시스템 | |
| KR100790968B1 (ko) | 차동신호 전송을 위한 입, 출력 드라이버회로 및 이를구비한 차동신호 전송 장치 및 전송방법 | |
| US7724079B1 (en) | Programmable logic enabled dynamic offset cancellation | |
| US7633329B2 (en) | Single signal-to-differential signal converter and converting method | |
| JP3328593B2 (ja) | マッチドフィルタおよび信号受信装置 | |
| JP5360672B2 (ja) | パルス発生回路およびｕｗｂ通信装置 | |
| US6346830B1 (en) | Data input/output circuit and interface system using the same | |
| JP3471277B2 (ja) | クロックドライバ回路およびクロック配線方法 | |
| JPH10126250A (ja) | バス機構 | |
| JP3749948B2 (ja) | 電子回路 | |
| TW488138B (en) | ISI-rejecting differential receiver | |
| JP2001103098A (ja) | レシーバ、トランシーバ回路および信号伝送システム | |
| JP2007189723A (ja) | レシーバ | |
| WO2007032079A1 (ja) | 抵抗を用いたハイブリッド回路 | |
| US20080313250A1 (en) | Random signal generator and random number generator including the same | |
| EP2893637A1 (en) | Method and apparatus for an active negative-capacitor circuit | |
| JP2015167342A (ja) | 送信装置及び送信方法 | |
| US20090231040A1 (en) | Output driver having pre-emphasis capability | |
| JP3986214B2 (ja) | レシーバ回路 | |
| Duvvuri et al. | A new hybrid circuit topology for simultaneous bidirectional signaling over on-chip interconnects | |
| US10749663B1 (en) | Method and apparatus for simultaneous propagation of multiple clockfrequencies in serializer/deserializer (SerDes) Macros | |
| JP3859544B2 (ja) | データ受信回路 | |
| US6983010B1 (en) | High frequency equalizer using a demultiplexing technique and related semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3749948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| EXPY | Cancellation because of completion of term |