CN112368956B - 产生信号的装置、方法和系统 - Google Patents

产生信号的装置、方法和系统 Download PDF

Info

Publication number
CN112368956B
CN112368956B CN201880095165.8A CN201880095165A CN112368956B CN 112368956 B CN112368956 B CN 112368956B CN 201880095165 A CN201880095165 A CN 201880095165A CN 112368956 B CN112368956 B CN 112368956B
Authority
CN
China
Prior art keywords
modulator
signal
segment
amplifier
differential signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880095165.8A
Other languages
English (en)
Other versions
CN112368956A (zh
Inventor
高磊
贝扎德·德拉奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN112368956A publication Critical patent/CN112368956A/zh
Application granted granted Critical
Publication of CN112368956B publication Critical patent/CN112368956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H04B10/503—Laser transmitters
    • H04B10/505—Laser transmitters using external modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver

Abstract

本申请提供了一种产生信号的装置、方法和系统，该产生信号的装置包括：编码器、串行器、均衡器以及N个放大器，其中，编码器用于对待发送的数据进行编码处理，得到第一电信号，串行器用于对第一电信号进行并串处理，得到第二电信号，均衡器用于处理第二电信号，得到第三电信号，第三电信号经由N个放大器放大，得到N对差分信号，N为大于2的整数。本申请实施例通过N个放大器放大差分信号，而得到N对差分信号，该N对差分信号直接作为驱动信号，能够降低产生驱动信号的功耗。

Description

产生信号的装置、方法和系统
技术领域
本申请涉及光领域，更具体地，涉及一种产生信号的装置、方法和系统。
背景技术
随着数据中心技术的飞速发展，光模块的应用在数据中心里也越来越广泛。数据中心的板卡端口容量需求不断提高，随之而来的光模块功耗也不断提高。提到光模块功耗，首先应该考虑光模块的各个组成部分的功耗。
串行器解串器(serializer deserializer，SerDes)通常用在光模块电接口侧，实现数据的串并变换。SerDes发送侧内部的数据处理流程大致如下：数据并串变换-均衡-放大输出。
其中，现有技术中通过一个放大器单元实现上述放大输出流程。由于SerDes通常采用互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)工艺制作，这个放大输出的最大摆幅通常是1V左右，无法直接驱动光模块中的调制器。所以，SerDes发送侧处理完的信号会发送到离散的驱动器芯片进行信号放大，然后驱动调制器将电信号转化成光信号。
但是，由于SerDes的发送侧处理完的信号需要经过驱动器芯片进行信号放大，而驱动器功耗大，导致产生驱动信号的过程功耗非常高。因此，如何降低产生驱动信号的功耗。成为亟待解决的问题。
发明内容
本申请提供一种产生信号的装置、方法、调制器和系统。能够降低产生信号的功耗。
第一方面，提供了一种产生信号的装置，包括：编码器、串行器、均衡器以及N个放大器，所述编码器用于对待发送的数据进行编码处理，得到第一电信号；所述串行器用于对第一电信号进行并串处理，得到第二电信号；所述均衡器用于处理所述第二电信号，得到第三电信号；所述第三电信号经由所述N个放大器放大，得到N对差分信号，其中，所述N为大于2的整数。
根据本申请实施例提供的产生信号的装置，通过设置N个放大器，将差分信号经由N个放大器放大输出，得到N对差分信号。该N对差分信号为驱动信号，不需要经过驱动器放大，能够降低产生信号的功耗。
应理解，上述第一电信号和第二电信号可以为差分信号也可以不是差分信号，根据编码器、串行器电路的设计不同能够得到差分的第一电信号和第二电信号或者是非差分的第一电信号和第二电信号。
还应理解，上述第三电信号为差分信号。即，均衡器输出的信号为一正一负的两路信号。而这一正一负的两路信号经由N个放大器，放大输出N对差分信号的每一对差分信号也是由一正一负的两路信号组成。
应理解，上述一正一负的两路信号由一正一负两根线传输。
结合第一方面，在第一方面的某些实现方式中，第一放大器信号输入端和/或第一放大器信号输出端设置有时延器，所述时延器用于控制所述第一放大器输出的第一对差分信号的时延，所述第一放大器为所述N个放大器中的任意一个。
根据本申请实施例提供的产生信号的装置，通过在放大器信号输入端和/或第一放大器信号输出端设置时延器，能够解决控制放大器输出差分信号和光信号存在的时延不匹配问题，从而提高调制器的带宽。
应理解，每对差分信号对时延的要求基于该差分信号所驱动的调制器距离均衡器输出的差分信号的距离。距离远，光信号传输时延长，对应的输出驱动该调制器的差分信号的放大器，设置的时延器对应的时延较大。
结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，所述时延器的时延为(M-1)*t，其中，所述M指示所述第一对差分信号所驱动的X段调制器中的第M段调制器，所述X为大于1的整数，所述M为小于或者等于所述X的正整数，所述t为预设单位时延。
根据本申请实施例提供的产生信号的装置，根据放大器输出的差分信号驱动不同的调制器的调制臂，设置时延器的时延大小，使经由时延器的差分信号满足该差分信号驱动的调制臂对于时延的要求。
第二方面，提供了一种调制器，包括：X段调制器，每段调制器包括两个调制臂，其中，所述X段调制器中至少一段调制器的两个调制臂分别由两对差分信号驱动。所述差分信号可以是上述第一方面的产生，信号的装置提供的。
根据本申请实施例提供的调制器，包括X段调制器，并且至少一段调制器的两个调制臂由两对差分信号驱动。能够形成双臂双差分的驱动结构。
结合第二方面，在第二方面的某些实现方式中，所述调制臂的电极结构包括GSSG的电极结构；所述X段调制器中，至少一段调制器的电极结构为GSSGSSG。
根据本申请实施例提供的调制器，通过将调制器的调制臂的电极结构设计为GSSG，使得单个调制臂能够满足差分驱动。
应理解，本申请实施例中的X段体制器中至少有一段调制器的两个调制臂的电极结构满足GSSG电极结构即可。当一段调制器的两个调制臂的电极结构为GSSG时，该调制器的电极结构为GSSGSSG。
结合第二方面及其上述实现方式，在第二方面的另一种实现方式中，至少一个所述GSSG电极结构中的S电极下方预留硅不刻蚀区。
根据本申请实施例提供的调制器，在S电极下方预留硅不刻蚀区，能够降低PN接的串联电极，实现高速调制。
第三方面，提供了一种驱动装置，包括：上述第一方面所述的产生信号的装置，以及上述第二方面所述的调制器，其中，所述产生信号的装置输出的N对差分信号，用于直接驱动所述调制器的X段调制器。由第一方面提供的产生信号的装置产生的驱动信号直接驱动调制器，而不需要经过驱动器输出驱动信号驱动调制器，降低驱动装置的驱动功耗。
第四方面，提供了一种系统，包括：第三方面提供的驱动装置以及接收信号的装置，其中，接收信号的装置包括光电探测器PD、跨阻放大器TIA以及解串器。
第五方面，提供了一种产生信号的方法，包括：对待发送数据进行编码处理，得到第一电信号；对所述第一电信号进行并串处理，得到第二电信号；处理所述第二电信号，得到第三电信号；所述第三电信号经由N个放大器放大，得到N对差分信号，其中，所述N为大于2的整数。
根据本申请实施例提供的产生信号的方法，通过将第三电信号经由N个放大器输出的N对差分信号作为产生的驱动信号，而不需要经过驱动器放大产生信号的装置输出的信号作为驱动信号，能够降低产生驱动信号的功耗。
结合第五方面，在第五方面的某些实现方式中，所述方法还包括：通过时延器对第一对差分信号进行延时处理，所述时延器为第一放大器信号输入端和/或第一放大器信号输出端设置的时延器，所述第一对差分信号为所述第一放大器输出的差分信号，所述第一放大器为所述N个放大器中的任意一个。在一种可能的实现方式中，所述时延器的时延为(M-1)*t，其中，所述M指示所述第一对差分信号所驱动的X段调制器中的第M段调制器，所述X为大于1的整数，所述M为小于或者等于所述X的正整数，所述t为预设单位时延。
根据本申请实施例提供的产生信号的方法，通过对放大器输出的差分信号进行延时处理，使得放大器输出的差分信号驱动对应的调制器时满足延时要求。
结合第五方面及其上述实现方式，在第五方面的一种实现方式中，所述N对差分信号驱动X段调制器的调制臂，所述X段调制器中至少一段调制器的两个调制臂由两对差分信号驱动，其中，所述X为大于1的整数。
结合第五方面及其上述实现方式，在第五方面的另一种实现方式中，所述调制臂的电极结构包括GSSG的电极结构；所述X段调制器中，至少一段调制器的电极结构为GSSGSSG。根据本申请实施例提供的产生信号的方法，通过使调制器的调制臂的电极结构设计为GSSG，使得单个调制臂能够满足差分驱动。
结合第五方面及其上述实现方式，在第五方面的又一种实现方式中，至少一个所述GSSG电极结构中的S电极下方预留硅不刻蚀区。其中，硅不刻蚀区指的是不能够被硅刻蚀的区域。根据本申请实施例提供的产生信号的方法，在S电极下方预留硅不刻蚀区，能够降低PN接的串联电极，实现高速调制。
本申请提出的产生信号的装置、方法和系统，由于产生信号的装置输出的N对差分信号直接驱动调制器，省去了驱动器，从而能够降低功耗。
附图说明
图1是传统的光模块示意图；
图2是传统的串行器解串器发送侧信号处理流程图；
图3是一种调制器结构图；
图4是本申请实施例提供的一种产生信号的装置示意图；
图5是放大器与调制器的一种对应关系示意图；
图6是放大器与调制器的另一种对应关系示意图；
图7是一种可能时延器的放置位置示意图；
图8是一种时延器的位置示意图；
图9是另一种时延器的位置示意图；
图10是又一种时延器的位置示意图；
图11是本申请实施例提供的一种调制器的结构示意图；
图12是本申请实施例提供的另一种调制器的结构示意图；
图13是本申请实施例提供的调制器的电极结构示意图；
图14是本申请实施例提供的调制臂的电极结构剖面示意图；
图15是传统的调制臂的电极结构剖面示意图；
图16是本申请实施例提供的一种驱动装置示意图；
图17是本申请实施例提供的另一种驱动装置示意图；
图18是本申请实施例提供的又一种驱动装置示意图；
图19是本申请实施例提供的一种系统结构示意图；
图20是本申请实施例提供的一种产生信号的方法示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行描述。具体地，本申请实施例的技术方案可以应用于包括串行器解串器(serializer deserializer，SerDes)或调制器的光模块。
图1是传统的光模块示意图。该光模块包括SerDes、驱动器、跨阻放大器、光电探测器以及调制器。为了下面介绍本申请的技术方案，先简单介绍本申请实施例中会涉及到的上述图1中的各个部分。
SerDes：从图1所示，SerDes包括接收器和发射器。SerDes是一种主流的时分多路复用(time-division multiplexing，TDM)、点对点(point-to-point，P2P)的串行通信技术。即，SerDes发送侧实现多路低速并行信号被转换成高速串行信号，经过传输媒体(例如：光缆或铜线)。SerDes接收侧实现高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大降低通信成本。
应理解，图1中SerDes中的发射器所在的信号处理方向，即为其发送侧；图1中SerDes中的接收器所在的信号处理方向，即为其接收侧。
驱动器(driver)：从广义上，指的是驱动某类设备的驱动硬件。图1中所示的驱动器主要是用于，放大上述SerDes的发送侧发出的信号。再将放大的信号用于驱动调制器。
跨阻放大器(trans-impedance amplifier，TIA)：是放大器类型的一种。图1中所示的TIA主要是用于，放大图1中所示的光电探测器发出的电信号的。该放大后的电信号作为SerDes的接收器的输入信号。由于TIA具有高带宽的优点，一般用于高速电路，例如，在光电传输通讯系统中普遍使用TIA。应理解，述放大器类型根据其输入输出信号的类型来定义的，本申请对放大器类型不做限定。
光电探测器(photoelectric detector，PD)：PD用于将光信号转换为电信号。根据器件对辐射响应的方式不同或者说器件工作的机理不同，PD可分为两大类：一类是光子探测器；另一类是热探测器。图1中所示的PD用于将上述SerDes接收侧的光信号转化为电信号，转化后的电信号输入TIA。
调制器：是把信号源所提供的电信号转化成光信号。图1中所示的调制器可以是马赫增德尔调制器(mach-zehnder modulator，MZM)。
随着数据中心技术的飞速发展，板卡端口容量的需求不断提高，光模块的功耗也不断提高。另外，硅光集成技术可以实现大规模集成，大幅降低传统光模块的成本，但是随着集成度提升，光模块的功耗也成为一个很大的问题。现有技术中，图1所示的光模块中的部分组成部件中driver和TIA的功耗，成为光模块的功耗的主要来源。
目前业界商用的高速driver以及TIA，是以三五族(III-IV)材料平台为主。以III-IV材料平台为主的driver和TIA优点是：比较容易实现高性能，但是功耗一般都比较高。上述高性能包括：高速、低噪声以及高增益等。
当光模块需要多通道集成的时候，能够集成的通道数的瓶颈，往往受限于光模块中的driver和TIA的功耗。目前业界降低driver和TIA的功耗的手段包括：
1、采用互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)，或双极结型晶体管和互补金属氧化物半导体(bipolar junction transistor andcomplementary metal oxide semiconductor，BICMOS)工艺制作driver和TIA。
2、从图1所示的部分光模块组成部件中的调制器入手降低driver和TIA的功耗。例如，通过提升调制器的调制效率，或者通过分段驱动来降低调制器所需驱压，从而降低driver和TIA的功耗。
应理解，本申请实施例主要涉及SerDes发送侧的改进。下面首先结合图2重点介绍SerDes发送侧的信号处理过程。
图2是传统的SerDes发送侧信号的处理流程图。包括SerDes发送侧、驱动器以及调制器。其中，SerDes发送侧内部信号的流程为：数据编码-数据并串变换-均衡-放大输出。分别由编码器-串行器-均衡器-放大器实现。下面简单介绍SerDes发送侧内部的上述几个组成部件。
编码器(encoder)：是将信号(如，比特流)或数据以某种特定的规则进行编码。比如64/66编码，将64bit数据编码成66bit。其中，前两位是同步头，用于接收端的数据对齐和接收数据位流同步。
串行器：实现多路低速并行信号被转换成高速串行信号。
均衡器(equalizer，EQ)：是对发送、接收的信号进行处理以提升信号质量。所述信号质量指的是信号的眼图张开度，码间串扰，抖动等。
放大器：用于放大输入放大器的信号。
从图2中可以看出SerDes发送侧发出电信号，该电信号经过驱动器放大，放大后的电信号驱动调制器，调制器将电信号转化为光信号，光信号经过光链路发送到目的信号接收器。应理解，本申请中对光信号如何经过光链路发送到目的光信号接收器不做限制，本申请实施例主要涉及SerDes发出的电信号如何到达调制器。
由上述介绍可知，因为驱动器的功耗比较高，从而导致在多通道集成的时候，光模块整体的功耗非常高。因此，图2所示的SerDes发送侧的电路设计，会限制光模块的集成度。另外，图2所示的SerDes发送侧电路设计需要独立的驱动器芯片，导致成本较高。
为了降低光模块的功耗，还可以从调制器入手。下面结合图3，简单介绍如何从调制器入手，达到降低光模块功耗的目的。
图3是一种调制器结构图。该调制器具有分段电极，分为N段调制器(如图3中LN、LN-1、…L1)。每一段调制器的驱动器可以用低功耗的CMOS驱动器驱动，从而能够降低驱动器的功耗。
但是，常规的CMOS驱动器的驱动电压只有1V左右，这就需要调制器的调制效率很高才能实现。现有技术中常见的载流子色散效应PN结结构的调制器很难做到基于CMOS驱动器驱动。为了降低光模块的功耗，本申请提出一种产生信号的装置、方法以及调制器、驱动装置和系统。该产生信号的装置可能包括调制器，具体参见不同的实施例描述。
本申请实施例，综合考虑上述图2所示SerDes发送侧信号处理过程(即，电信号到光信号的信号处理链路)。SerDes和调制器结构配合调整，实现SerDes直接驱动调制器，中间不需要经过驱动器，达到降低光模块的功耗。
下面结合图4-图10详细说明本申请实施例的产生信号的装置。
图4是本申请实施例提供的一种产生信号的装置示意图。该装置包括编码器、串行器、均衡器以及N个放大器。其中，本申请中所提到的产生信号的装置可以是上述的SerDes。
编码器与图2中所示的类似，用于对待发送的数据进行编码处理，得到第一电信号。例如，图4中所示的发射数据为比特流，编码器将比特流转化为可用于通信、传输和存储的第一电信号。应理解，第一电信号可以是一对差分信号，也可以是非差分信号。与编码器所在电路设计有关，本申请实施例中对第一电信号的性质不做限制。
串行器与图2中所示的类似，用于对第一电信号作并串处理以得到第二电信号。例如，第一电信号为多路低速的并行信号，串行器将该第一电信号转化为高速串行第二电信号。
应理解，上述第二电信号可以是一对差分信号，也可以是非差分信号。与串行器所在电路设计有关，本申请实施例中对第二电信号的性质不做限制。
均衡器与图2中所示的类似，用于处理所述第二电信号，得到第三电信号。例如，改善所述第二电信号的信号质量，得到第三电信号。具体地，均衡器可以用滤波器动态调整第二电信号的信号质量，得到第三电信号。即，根据反馈单元的反馈值确定需要调整的量，直到得到第三电信号。或者，均衡器根据预设的固定滤波器调整第二电信号的信号质量，得到第三电信号。应理解，本申请对均衡器如何处理第二电信号，得到第三电信号并不限制，可以是上述的任意一种调整方法。还应理解，从图4中可以看出上述第三电信号为一对差分信号，包括一正一负的两路信号。
所述第三电信号经由所述N个放大器放大，得到N对差分信号。即，N个放大器，用于放大N对差分输入信号，得到N对差分输出信号。其中，所述N对差分输入信号为所述第三电信号分配到所述N个放大器上的信号，所述N为大于2的整数。其中，第三电信号分为如图4中所示的N对差分输入信号，分别输入N个放大器中。每对差分信号包括一正一负的两路信号。
应理解，产生信号的装置所产生的信号为驱动调制器的驱动信号。与现有技术不同的是，产生信号的装置所产生的信号直接驱动调制器，不需要经过驱动器的放大。所以本申请实施例提供的产生信号的装置用于产生驱动信号能够降低功耗。
从图4中可以看出，产生信号的装置可以是上述SerDes发送侧，内部经过编码器完成发射数据的编码、串行器完成发射数据并串变换，以及均衡器。最后是通过N个放大器将数据放大输出。
本申请实施例提供的产生信号的装置，最后的N个放大器(如图4所示的放大器1,1’,2,2’,3,3’)的输入信号是图4所示的均衡器的输出信号分配至N个放大器。
可选地，所述第三电信号可以是均匀分配为N对差分输入信号后输入到N个放大器；也可以是基于电路的设计，随机分配为N对差分输入信号后输入到N个放大器。
可选地，在一些实施例中，上述N＝3，即本申请实施例提供产生信号的装置包括3个放大器。进一步地，该3个放大器中的2个放大器称为1对放大器，输出的2对差分信号，分别用于驱动1段调制器的2个调制臂；另外1个放大器输出1对差分信号，该1对差分信号的一正一负两路信号分别用于驱动另1段调制器的2个调制臂。
可选地，在一些实施例中，上述N＝4，即本申请实施例提供产生信号的装置包括4个放大器。进一步地，该4个放大器称为2对放大器，输出的4对差分信号。每2对差分信号分别用于驱动1段调制器的2个调制臂。也就是说2对放大器能够驱动2段调制器，其中，用于输出驱动同一段调制器的2个调制臂的2对差分信号的放大器为1对。
可选地，在一些实施例中，上述N＝6，即本申请实施例提供产生信号的装置包括6个放大器。进一步地，该6个放大器称为3对放大器，输出的6对差分信号。每2对差分信号分别用于驱动1段调制器的2个调制臂。也就是说3对放大器能够驱动3段调制器，其中，用于输出驱动同一段调制器的2个调制臂的2对差分信号的放大器为1对。
上述提到的一对放大器输出的两对差分信号分别用于驱动同一段调制器的两个调制臂。涉及一对放大器与一段调制臂的对应关系。
下面结合图5和图6简单说明放大器与调制器之间的对应关系。
图5是放大器与调制器的一种对应关系示意图。包括放大器1、放大器1’、放大器2、放大器2’、第一段调制器的第一调制臂、第一段调制器的第二调制臂、第二段调制器的第一调制臂以及第二段调制器的第二调制臂。
其中，放大器1输出的差分信号用于驱动第一段调制器的第一调制臂，放大器1’输出的差分信号用于驱动第一段调制器的第二调制臂。由于第一段调制器的第一调制臂和第一段调制器的第二调制臂均属于第一段调制器，称放大器1和放大器1’为第一对放大器。放大器2和放大器2’和第二段调制器的第一和第二调制臂关系类似，不再赘述。类似地，称放大器2和放大器2’为第二对放大器。
图6是放大器与调制器的另一种对应关系示意图。包括放大器1、放大器1’、放大器2、放大器2’、第一段调制器的第一调制臂、第一段调制器的第二调制臂、第二段调制器的第一调制臂以及第二段调制器的第二调制臂。
其中，放大器1输出的差分信号用于驱动第一段调制器的第一调制臂，放大器2’输出的差分信号用于驱动第一段调制器的第二调制臂，由于第一段调制器的第一调制臂和第一段调制器的第二调制臂均属于第一段调制器，称放大器1和放大器2’为第一对放大器。放大器2和放大器1’和第二段调制器的第一和第二调制臂关系类似，不再赘述。类似地，称放大器2和放大器1’为第二对放大器。
同理，在其他可能的实施例中，当放大器1输出的差分信号用于驱动第一段调制器的第一调制臂，放大器2输出的差分信号用于驱动第一段调制器的第二调制臂，称放大器1和放大器2为1对放大器。这里不再一一举例说明。应理解，本申请实施例中能够称为1对的2个放大器，对该2个放大器所处的位置没有限制，只需要2个放大器的输出差分信号用于驱动同一段调制器的2个调制臂，则，称这2个放大器为1对放大器。
可选地，在第一放大器信号输入端和/或第一放大器信号输出端设置有时延器，所述时延器用于控制所述第一放大器输出的第一对差分信号的时延，所述第一放大器为上述产生信号的装置中N个放大器中的任意一个放大器。
通过放大器放大的差分信号是同时作用在X段调制器上，而光信号在X段调制器中不同段存在传输时延，这种不匹配会导致调制器的带宽降低。增加时延器的好处是，可以消除这种不匹配，从而实现较高的调制器带宽。需要说明的是，时延器的大小跟其对应的放大器的位置以及该放大器驱动的调制臂的位置有关。例如，当调制器的某一段调制臂靠近输出端时，即光信号存在较大时延，那么对应的放大器的时延应该设置为较大的时延。
图7是一种可能时延器的放置位置示意图。如图7所示，时延器可以设置于放大器信号输入端和/或放大器信号输出端，使得输出差分信号满足时延要求。具体地，可以在放大器信号输入端设置时延器。或者，在放大器信号输出端设置时延器。或者，在放大器信号输入端和信号输出端均设置时延器。本申请对此并不限制。
以图7为例，时延器可以设置在放大器1和放大器1’的信号输入端(如图7所示的时延器1)。也可以设置在放大器1和放大器1’的信号输出端(如图7所示的时延器2)。还可以是在放大器1和放大器1’的信号输入端以及放大器1和放大器1’的信号输出端均设置时延器。应理解，图7中所示放大器信号输入端，指的是紧邻着放大器的信号输入端，信号输入端与设置时延器的位置中间没有经过其他的放大器；图7中所示放大器的信号输出端，指的是紧邻着放大器的信号输出端，信号输入端与设置时延器的位置中间没有经过其他的放大器。
还应理解，上述的时延器可以是走线本身，而不外加的其他部件，通过设计走线的长度，使得经过走线的差分信号满足时延的要求。
进一步地，当所述第一对差分信号用于驱动第M段调制器的一个调制臂时，所述时延器的时延为(M-1)*t，其中，所述第M段调制器为X段调制中的第M段调制器，所述X为大于1的整数，所述M为小于或者等于X的正整数，所述t为预设单位时延。
应理解，X段调制中的第M段调制器为该X段调制按照与均衡器所在位置的距离远近，从近到远连续排列之后的第M段调制器，输入该第M段调制器的输入信号传输的距离大于该X段调制中的前M-1段调制器。
可选地，在一些实施例中，上述预设单位时延t为根据光信号完成一段调制器传输所需的时间间隔。或者，可选地，在一些实施例中，上述预设单位时延t为根据经验设置的合理的时间间隔。例如，根据多次试验所得的经验值。
图8给了一种可能的时延器的位置示意图。图8所示的装置包括放大器1、放大器1’、放大器2、放大器2’、…，放大器X、放大器X’、第一段调制器，第二段调制器以及第X段调制器(一共X段调制器)，以及时延器1、时延器2以及时延器X(一共X个时延器)。在该图中，时延器均设置在放大器的信号输入端。
由于，放大器1和放大器1’输出的2对差分信号分别用于驱动X段调制器中的第一段调制器的2个调制臂，所以时延器1的时延1＝(M-1)*t＝(1-1)*t＝0。也就是说，放大器1和放大器1’的信号输入端可以不设置时延器。由于，放大器2和放大器2’输出的2对差分信号分别用于驱动X段调制器中的第二段调制器的2个调制臂，所以时延器2的时延2＝(2-1)*t＝t。由于，放大器X和放大器X’输出的2对差分信号分别用于驱动X段调制器中的第X段调制器的2个调制臂，所以时延器X的时延X＝(X-1)*t。
图9是另一种时延器的位置示意图。图9和图8的区别在于，时延器放置在放大器的信号输出端。在图9中，时延器的时延设置类似图8中的描述，不再赘述。
图10是又一种时延器的位置示意图。与图8所示的不同的是，图10中的时延器设置在上述N个放大器输入信号传输的总电路上。
类似图8，在图10中，放大器1和放大器1’可不设置时延器，下面仅以设置放大器2、放大器2’、放大器X以及放大器X’的时延器为例进行说明。
由于，放大器2和放大器2’输出的2对差分信号分别用于驱动第二段调制器的2个调制臂，所以针对光信号来说，在从第一段调制器传输至第二段调制器的过程中，信号的传输时延为一段调制器。本申请中将信号在一段调制器中的传输时延定义为预设单位时延t。则，设置时延器2的时延大小时需要考虑的是信号在一段调制器中的传输时延。进一步地，由于在N个放大器输入信号传输的总电路上时延器2为总线上的首个时延器，不需要考虑总线上其他时延器带来的时延，所以时延器2的时延2＝1*t＝t。
应理解，在放大器2和放大器2’之后的每个放大器信号输入端均设置有时延器，只是图10中未示出。
由于，放大器X和放大器X’输出的2对差分信号分别用于驱动第X段调制器的2个调制臂，但是放大器X和放大器X’之前的每个放大器均设置了时延器，且时延器设置在上述N个放大器输入信号传输的总电路上，可以理解信号从第X-1段调制器对应的放大器X-1和放大器X-1’所在电路传输到放大器X和放大器X’所在电路的时延仍为一段调制器的时延。
图10中所示的时延器的设置方式，每个时延器的时延应该相等，即为t。均为光信号从连续的两段调制器中的上一段调制器传输到下一段调制器所需的传输时延。
还应理解，图8-图10只是举例的形式说明时延器可能的设置方式，并不能限制本申请的保护范围，任何容易想到的变形均在本申请的保护范围之内。例如，可以是一个放大器设置多个时延器，多个时延器的时延大小满足时延要求即可；还可以是同时按照图8-图10中的两个或者以上所示的形式设置时延器，这样单个时延器的时延大小与上述的也不一样，这里不再一一列举。
下面结合图11-图15详细介绍本申请实施例中的调制器。
图11是本申请实施例提供的一种调制器的结构示意图。包括X段调制器，每段调制器包括两个调制臂。
如图11所示，本申请实施例中，调制器分成X段，或者说分成X段电极。其中，X为大于1的整数。图11中所示的段数只是一种示意，不能限制本申请的保护范围。
结合图4-图10所述的产生信号的装置，当该产生信号的装置产生的N对差分信号用于驱动该X段调制器时，可以每段调制器的两个调制器由两对差分信号驱动；也可以是至少有一段调制器的两个调制器由两对差分信号驱动，可以包括一段调制器的两个调制器分别由一对差分信号的一正一负信号驱动。
第一调制器的两个调制臂分别输入一对差分信号，形成双臂双差分驱动结构。其中，所述差分信号为所述N个差分信号中与所述第一调制器满足所述预设对应关系的差分信号，所述第一调制器为所述X段调制器中的任意一段调制器。
从图11中可以看出，每段调制器包括两个调制臂(如图11所示的第一调制臂和第二调制臂)。且每个调制臂由一对差分信号驱动。
图11中所述的X段调制器与上述的N对差分信号满足预设对应关系。可选地，该预设对应关系为2对差分信号作为1段调制器的驱动信号，驱动对应的调制器。或者，可选地，上述对应关系为如图5和图6中所述的1对放大器对应1段调制器。则，1对放大器输出的2对差分信号对应该1段调制器，该2对差分信号用于驱动满足预设对应关系的该段调制器的2个调制臂。
当第一调制器为图11中X段调制器中的第i段调制器时，第一调制器的两个调制臂分别输入一对差分信号，形成双臂双差分驱动结构，其中，第i段调制器的第一调制臂输入的差分信号为放大器i输出的1对差分信号。第i段调制器的第二调制臂输入的差分信号为放大器i’输出的1对差分信号。其中，i＝1、2…X。
图12是本申请实施例提供的另一种调制器的结构示意图。该图包括X段调制器，每段调制器包括两个调制臂。其中，第二段调制器的两个调制臂由一对差分信号的一正一负信号驱动。
应理解，当X段调制器中包括至少一段调制器的两个调制臂由两对差分信号驱动，与现有技术中的每个调制臂由差分信号中的一个信号(正或负)驱动相比，仍然能够增大调制器效率。
可选地，在一些实施例中，所述调制臂包括GSSG的电极结构；所述N段调制器中，至少一段调制器的电极结构为GSSGSSG。应理解，电极结构中的G指代接地(ground)；电极结构中的S指代信号(signal)。与现有技术中调制臂的电极结构相比，本申请提供的调制器的调制臂的电极结构中多一个S电极，主要是因为，本申请实施例中调制器的每个调制臂的驱动信号均为一对差分信号，现有技术中的调制器的两个调制臂的驱动信号为一对差分信号。
图13是本申请实施例提供的调制器的电极结构示意图。从图13中可以看出，申请实施例提供的调制器的电极结构为GSSGSSG。其中，调制器的调制臂的电极结构为GSSG。
应理解，本申请实施例中，并不要求X段调制器的每段调制器的电极结构均为图13所示的结构，至少包括一段调制器的电极结构如图13所示即可。
应理解，本申请实施例中，X段调制器中可以包括某一段调制器的电极结构为传统的调制器的电极结构，包括至少一段调制器的电极结构为图13所示的电极结构。此时，X大于等于2。其中，传统的调制器的电极结构为GSGSG，调制器的调制臂的电极结构为GSG。可选地，在一些实施例中，至少一个所述GSSGSSG电极结构中的S电极下方预留硅Si不刻蚀区。
下面结合图14说明本申请实施例中调制器的S电极与传统的调制器的S电极的不同。
图14是本申请实施例提供的调制臂的电极结构剖面示意图。如图14所示，调制器的PN结的结构上，在S电极的下面预留一段si不刻蚀区。而传统的调制器的PN结的结构上，在S电极的下面直接是一段平板区(如图15所示)。图15是传统的调制臂的电极结构剖面示意图。
图14中的通道(VIA)是S电极与PN结结构相连的通道。第一si不刻蚀区可以为P区或者N区的si不刻蚀区，第二si不刻蚀区也可以为P区或者N区的si不刻蚀区。其中，平板区包括A、B、A1以及B1四个区域。PN结可以如图14中所示的，还可以是包括A以及A1两个区域，统称为PN结。
比较图14和图15可知，本申请实施例提供的调制器的调制臂的电极结构，与现有技术中调制器的调制臂的电极结构相比，不同的是每个S电极下面包括一段si不刻蚀区。
图14所示的调制臂的电极结构剖面图，在S电极的下面预留一段si不刻蚀区能够降低PN接的串联电极，从而提高调制器的调制速率。应理解，本申请中所提出的新的调制臂的电极结构，也可以称之为CPW电极，或者其他的电极。
图15所示的传统的调制臂的电极结构剖面图，调制臂的电极结构为GSG，称为共面波导(coplanar waveguide，CPW)电极。
下面结合图16-图18详细介绍本申请实施例中的驱动装置。
图16是本申请实施例提供的一种驱动装置示意图。该装置包括图4-图10所述的产生信号的装置，以及图11-图15所述调制器。关于产生信号的装置和调制器的描述参见相关附图，此处不再赘述。
比较图16和图2可知，本申请中，产生信号的装置输出的N对差分信号，用于直接驱动所述调制器的X段调制器，不需要经过驱动器的放大。
也就是说，在SerDes的发送侧，发射器发出的电信号直接驱动调制器，调制器将电信号转化为光信号，在通过光信号传输链路传输到目的光信号输入器。
应理解，由于除去了驱动器，进而降低光模块的功耗，从而支持多通道集成技术。
进一步地，为了保证产生信号的装置输出的N对差分信号，在分别驱动X段调制器的两个调制臂时，差分信号的时延与光信号在两段不同的调制器中的时延一致，在每个放大器的信号输入端增加时延器，每个时延器的时延满足每个放大器的时延要求。如图17所示。图17是本申请实施例提供的另一种驱动装置示意图。
可选地，本申请是实施例中X段调制器中可以包括某一段调制器的两个调制臂由一对差分信号的一正一负两路信号驱动，只需要保证X段调制器中有至少一段调制器的两个额调制臂分别由两对差分信号驱动即可。如图18所示。图18是本申请实施例提供的又一种驱动装置示意图。
图19是本申请实施例提供的一种系统结构示意图。
对比图1和图19中可以看出，本申请实施例提供的系统包括图16至图18中任一项所示的驱动装置，以及接收信号的装置，其中，所述接收信号的装置包括PD、TIA以及解串器，不包括驱动器，由SerDes直接驱动调制器，能够节省该装置的功耗。
可选地，在一些实施例中，上述系统为光模块；可选地，上述系统为光模块与SerDes的结合，即与图1相比，本申请实施例提供的光模块不包括SerDes。
应理解，上述图中所示的放大器个数以及调制器的段数只是一种示意，不能限制本申请的保护范围。本申请中，放大器的个数大于或者等于两个、调制器的段数大于或者等于一段即可。
图20是本申请实施例提供的一种产生信号的方法流程图。该方法包括：
S110，对待发送数据进行编码处理，得到第一电信号。
应理解，S110中可以是上述SerDes中的编码器对待发送的数据进行编码处理，得到第一电信号，也可以是其他能够实现该编码功能的元器件实现的。
S120，对所述第一电信号进行并串处理，得到第二电信号。
应理解，S120中可以是上述SerDes中的串行器对第一电信号进行处理，得到第二电信号，也可以是其他能够实现该串行功能的元器件实现的。
S130，处理所述第二电信号，得到第三电信号。
应理解，S130中可以是上述SerDes中的均衡器对第二电信号的增益值进行处理，得到第三电信号，也可以是其他能够实现该处理功能的元器件实现的。
S140，所述第三电信号经由N个放大器放大，得到N对差分信号。
应理解，S140中可以是上述SerDes中的N个放大器器对第三电信号进行放大处理，得到N对差分信号，也可以是其他能够实现该放大功能的元器件实现的。
可选地，在一些实施例中，该产生信号的方法还包括：通过时延器对第一对差分信号进行延时处理，所述时延器为第一放大器信号输入端和/或第一放大器信号输出端设置的时延器，所述第一对差分信号为所述第一放大器输出的差分信号，所述第一放大器为所述N个放大器中的任意一个。
其中，所述时延器的时延为(M-1)*t，其中，所述M指示所述第一对差分信号所驱动的X段调制器中的第M段调制器，所述X为大于1的整数，所述M为小于或者等于所述X的正整数，所述t为预设单位时延。
进一步地，所述N对差分信号驱动X段调制器的调制臂，所述X段调制器中至少一段调制器的两个调制臂由两对差分信号驱动，其中，所述X大于1的正整数。
其中，所述调制臂的电极结构包括GSSG的电极结构；所述X段调制器中，至少一段调制器的电极结构为GSSGSSG。可选地，至少一个所述GSSG电极结构中的S电极下方预留硅不刻蚀区。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述图20所示的产生信号的方法中每个步骤的执行单元，可以参考前述装置实施例中所述的对应功能单元的描述，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个集成电路上，或者也可以分布到多个集成电路上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。另外，在本申请各个实施例中的各功能单元可以集成在一个集成电路中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种产生信号的装置，其特征在于，包括：
编码器、串行器、均衡器以及N个放大器，
所述编码器用于对待发送的数据进行编码处理，得到第一电信号；
所述串行器用于对所述第一电信号进行并串处理，得到第二电信号；
所述均衡器用于处理所述第二电信号，得到第三电信号；
所述第三电信号经由所述N个放大器放大，得到N对差分信号，所述N对差分信号用于驱动调制器，其中，所述N为大于2的整数。
2.如权利要求1所述的装置，其特征在于，第一放大器信号输入端和/或第一放大器信号输出端设置有时延器，所述时延器用于控制所述第一放大器输出的第一对差分信号的时延，所述第一放大器为所述N个放大器中的任意一个。
3.如权利要求2所述的装置，其特征在于，所述时延器的时延为（M-1）*t，其中，所述M指示所述第一对差分信号所驱动的X段调制器中的第M段调制器，所述X为大于1的整数，所述M为小于或者等于所述X的正整数，所述t为预设单位时延。
4.一种调制器，其特征在于，包括：X段调制器，每段调制器包括两个调制臂，其中，所述调制臂由N对差分信号驱动，所述N对差分信号由权利要求1-3中任一项所述的产生信号的装置产生，所述X为大于1的整数，所述N为大于2的整数。
5.如权利要求4所述的调制器，其特征在于，所述调制臂的电极结构包括GSSG的电极结构；所述X段调制器中，至少一段调制器的电极结构为GSSGSSG，其中，所述电极结构中的G指代接地，所述电极结构中的S指代信号。
6.如权利要求5所述的调制器，其特征在于，至少一个所述GSSG电极结构中的S电极下方预留硅不刻蚀区。
7.一种驱动装置，其特征在于，包括：
如权利要求1-3中任一项所述的产生信号的装置，以及如权利要求4-6中任一项所述的调制器，其中，所述产生信号的装置输出的N对差分信号，用于直接驱动所述调制器的X段调制器，所述N为大于2的整数、X为大于1的整数。
8.一种光模块，其特征在于，包括：
如权利要求7所述的驱动装置，以及接收信号的装置，其中，所述接收信号的装置包括光电探测器PD、跨阻放大器TIA以及解串器。
9.一种产生信号的方法，其特征在于，包括：
对待发送数据进行编码处理，得到第一电信号；
对所述第一电信号进行并串处理，得到第二电信号；
处理所述第二电信号，得到第三电信号；
将所述第三电信号经由N个放大器放大，得到N对差分信号，所述N对差分信号用于驱动调制器，其中，所述N为大于2的整数。
10.如权利要求9所述的方法，其特征在于，所述方法还包括：通过时延器对第一对差分信号进行延时处理，所述时延器为在第一放大器信号输入端和/或第一放大器信号输出端设置的时延器，所述第一对差分信号为所述第一放大器输出的差分信号，所述第一放大器为所述N个放大器中的任意一个。
11.如权利要求10所述的方法，其特征在于，所述时延器的时延为（M-1）*t，其中，所述M指示所述第一对差分信号所驱动的X段调制器中的第M段调制器，所述X为大于1的整数，所述M为小于或者等于所述X的正整数，所述t为预设单位时延。
12.如权利要求9-11中任一项所述的方法，其特征在于，所述N对差分信号驱动X段调制器的调制臂，所述X段调制器中至少一段调制器的两个调制臂由两对差分信号驱动，其中，所述X为大于1的整数。
13.如权利要求12所述的方法，其特征在于，所述调制臂的电极结构包括GSSG的电极结构；所述X段调制器中，至少一段调制器的电极结构为GSSGSSG，其中，所述电极结构中的G指代接地，所述电极结构中的S指代信号。
14.如权利要求13所述的方法，其特征在于，至少一个所述GSSG电极结构中的S电极下方预留硅不刻蚀区。
CN201880095165.8A 2018-07-11 2018-07-11 产生信号的装置、方法和系统 Active CN112368956B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/095272 WO2020010543A1 (zh) 2018-07-11 2018-07-11 产生信号的装置、方法和系统

Publications (2)

Publication Number Publication Date
CN112368956A CN112368956A (zh) 2021-02-12
CN112368956B true CN112368956B (zh) 2022-07-22

Family

ID=69142950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880095165.8A Active CN112368956B (zh) 2018-07-11 2018-07-11 产生信号的装置、方法和系统

Country Status (4)

Country Link
US (1) US11165609B2 (zh)
EP (1) EP3809610B1 (zh)
CN (1) CN112368956B (zh)
WO (1) WO2020010543A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11496254B2 (en) * 2020-08-28 2022-11-08 Rockwell Automation Technologies, Inc. System and method for testing filters in redundant signal paths
CN114063321B (zh) * 2022-01-06 2022-04-22 成都明夷电子科技有限公司 一种双差分电极的硅光子推挽麦克詹达调制器
CN114257309B (zh) * 2022-01-17 2023-08-04 武汉光迅科技股份有限公司 一种光模块设备及控制方法
US11750427B1 (en) * 2022-05-04 2023-09-05 L3Harris Technologies, Inc. Low-noise highly-linear wideband vector modulators
CN117311017A (zh) * 2022-06-22 2023-12-29 华为技术有限公司 光调制系统和光调制器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101848007A (zh) * 2009-03-27 2010-09-29 台湾积体电路制造股份有限公司 用于串行接收机中的数字自适应均衡器的装置和方法
CN102169270A (zh) * 2010-02-25 2011-08-31 三星电子株式会社 光串行化/解串行化装置和方法及其制造方法
CN102710240A (zh) * 2011-03-08 2012-10-03 浙江彩虹鱼通讯技术有限公司 信号处理装置、方法、serdes 和处理器
CN102804650A (zh) * 2009-06-12 2012-11-28 光导束公司 高速、高密度通信系统的光互连装置
WO2013104716A1 (en) * 2012-01-12 2013-07-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mach-zehnder modulator arrangement and method for operating a mach-zehnder modulator arrangement
CN104022775A (zh) * 2014-06-02 2014-09-03 复旦大学 一种面向SerDes技术中基于FIFO协议的数字接口电路

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166956A (en) * 1990-05-21 1992-11-24 North American Philips Corporation Data transmission system and apparatus providing multi-level differential signal transmission
US5621901A (en) * 1994-10-31 1997-04-15 Intel Corporation Method and apparatus for serial bus elements of an hierarchical serial bus assembly to electrically represent data and control states to each other
US6414557B1 (en) * 2000-02-17 2002-07-02 Broadcom Corporation High noise rejection voltage-controlled ring oscillator architecture
US6570406B2 (en) * 2000-11-13 2003-05-27 Primarion, Inc. Method and circuit for pre-emphasis equalization in high speed data communications
US7295623B2 (en) * 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US6664811B1 (en) * 2002-04-12 2003-12-16 Adaptec, Inc. Precomp cutback differential driver
US20030201802A1 (en) * 2002-04-26 2003-10-30 Young Brian D. Driver and amplifier circuitry
US6836185B1 (en) * 2002-05-17 2004-12-28 Inphi Corp. High-speed electro-optical modulator drivers and method
US20040090254A1 (en) * 2002-11-13 2004-05-13 Owens Ronnie Edward Systems and methods for altering timing edges of an input signal
JP4492920B2 (ja) * 2003-05-27 2010-06-30 ルネサスエレクトロニクス株式会社 差動信号伝送システム
TWI280498B (en) * 2003-10-28 2007-05-01 Via Tech Inc Combined output driver
US7061283B1 (en) * 2004-04-30 2006-06-13 Xilinx, Inc. Differential clock driver circuit
KR100629675B1 (ko) * 2004-07-16 2006-09-28 학교법인 포항공과대학교 4개 신호선을 이용한 3개 데이터의 전류모드 차동 전송방법 및 시스템
JP4604627B2 (ja) * 2004-09-22 2011-01-05 ソニー株式会社 エンコーダ装置およびデコーダ装置
US7116147B2 (en) * 2004-10-18 2006-10-03 Freescale Semiconductor, Inc. Circuit and method for interpolative delay
US7493509B2 (en) * 2004-12-10 2009-02-17 Ati Technologies Ulc Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems
KR100674953B1 (ko) * 2005-02-05 2007-01-26 학교법인 포항공과대학교 반도체 메모리의 등화 수신기
KR100790968B1 (ko) * 2005-08-10 2008-01-02 삼성전자주식회사 차동신호 전송을 위한 입, 출력 드라이버회로 및 이를구비한 차동신호 전송 장치 및 전송방법
KR100782305B1 (ko) * 2006-01-09 2007-12-06 삼성전자주식회사 3개의 전송선의 차동신호화에 의한 데이터 신호 송수신장치 및 송수신 방법
US7656255B2 (en) * 2007-02-28 2010-02-02 Agere Systems Inc. Methods and apparatus for programmable active inductance
US9112815B2 (en) * 2012-06-15 2015-08-18 Qualcomm Incorporated Three-phase-polarity safe reverse link shutdown
US9231790B2 (en) * 2007-03-02 2016-01-05 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
US8064535B2 (en) * 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US7683673B2 (en) * 2007-04-24 2010-03-23 National Semiconductor Corporation Stacked differential signal transmission circuitry
US8731410B2 (en) * 2007-10-02 2014-05-20 Luxtera, Inc. Method and system for split voltage domain receiver circuits
US8848810B2 (en) * 2008-03-05 2014-09-30 Qualcomm Incorporated Multiple transmitter system and method
WO2010067448A1 (ja) * 2008-12-11 2010-06-17 富士通株式会社 受信装置、伝送装置及び伝送方法
AU2008264225B1 (en) * 2008-12-24 2009-03-26 Ofidium Pty Ltd Optical OFDM transmission with improved efficiency
EP2449678A4 (en) * 2009-06-30 2015-07-22 Rambus Inc CLOCK SIGNAL SETTING TECHNIQUES TO COMPENSATE NOISE
US8798216B2 (en) * 2010-01-05 2014-08-05 Maxlinear, Inc. High dynamic range radio architecture with enhanced image rejection
WO2011119359A2 (en) * 2010-03-24 2011-09-29 Rambus Inc. Coded differential intersymbol interference reduction
US9288089B2 (en) * 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9300503B1 (en) * 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US9288082B1 (en) * 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US8319523B2 (en) * 2010-06-23 2012-11-27 Raytheon Company Chip interface
US8773964B2 (en) * 2010-09-09 2014-07-08 The Regents Of The University Of California CDMA-based crosstalk cancellation for on-chip global high-speed links
US8675714B2 (en) * 2010-10-12 2014-03-18 Pericom Semiconductor Corporation Trace canceller with equalizer adjusted for trace length driving variable-gain amplifier with automatic gain control loop
UA107197C2 (uk) * 2012-04-04 2014-12-10 Системи, способи та апарати бездротової ємнісної прийомо-передачі сигналів з компенсацією спотворень в каналі (варіанти)
US8996740B2 (en) * 2012-06-29 2015-03-31 Qualcomm Incorporated N-phase polarity output pin mode multiplexer
CN105122758B (zh) * 2013-02-11 2018-07-10 康杜实验室公司 高带宽芯片间通信接口方法和系统
US9172412B2 (en) * 2013-03-11 2015-10-27 Andrew Joo Kim Reducing electromagnetic radiation emitted from high-speed interconnects
US8699616B1 (en) * 2013-03-15 2014-04-15 Starport Communications, Inc. Communication systems based on high-gain signaling
US9143369B2 (en) * 2013-03-15 2015-09-22 Intel Corporation Adaptive backchannel equalization
US9244327B2 (en) * 2013-04-26 2016-01-26 Teraxion Inc. Mach-Zehnder modulator with backplane voltage equalization
CN105393512B (zh) * 2013-06-25 2019-06-28 康杜实验室公司 具有低接收器复杂度的向量信令
US9191020B2 (en) * 2014-02-05 2015-11-17 Waveworks, Inc. Traveling-wave based high-speed sampling systems
US9509437B2 (en) * 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9148087B1 (en) * 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9461862B2 (en) * 2014-08-01 2016-10-04 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US9674014B2 (en) * 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
US10084623B1 (en) * 2014-11-19 2018-09-25 Fmax Technologies, Inc. Multichannel CDR with sharing of adaptation hints and learning
US9306609B1 (en) * 2015-01-13 2016-04-05 Huawei Technologies Co., Ltd. DC-coupled differential circuit front end
US9946676B2 (en) * 2015-03-26 2018-04-17 Intel Corporation Multichip package link
KR102517583B1 (ko) * 2015-06-26 2023-04-03 칸도우 랩스 에스에이 고속 통신 시스템
US9654225B2 (en) * 2015-09-18 2017-05-16 Elenion Technologies, Llc Optical link architecture based on wireline equalization techniques
US9602317B1 (en) * 2015-10-12 2017-03-21 Qualcomm Incorporated Apparatus and method for combining currents from passive equalizer in sense amplifier
US10055372B2 (en) * 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US10333741B2 (en) * 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
US10153591B2 (en) * 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
CN111756329A (zh) * 2016-11-04 2020-10-09 华为技术有限公司 双模振荡器及多相位振荡器
KR102349415B1 (ko) * 2017-08-07 2022-01-11 삼성전자주식회사 펄스 진폭 변조 송신기 및 펄스 진폭 변조 수신기
US10038575B1 (en) * 2017-08-31 2018-07-31 Stmicroelectronics S.R.L. Decision feedback equalizer with post-cursor non-linearity correction
WO2019190564A1 (en) * 2018-03-30 2019-10-03 Intel IP Corporation Transceiver baseband processing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101848007A (zh) * 2009-03-27 2010-09-29 台湾积体电路制造股份有限公司 用于串行接收机中的数字自适应均衡器的装置和方法
CN102804650A (zh) * 2009-06-12 2012-11-28 光导束公司 高速、高密度通信系统的光互连装置
CN102169270A (zh) * 2010-02-25 2011-08-31 三星电子株式会社 光串行化/解串行化装置和方法及其制造方法
CN102710240A (zh) * 2011-03-08 2012-10-03 浙江彩虹鱼通讯技术有限公司 信号处理装置、方法、serdes 和处理器
WO2013104716A1 (en) * 2012-01-12 2013-07-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mach-zehnder modulator arrangement and method for operating a mach-zehnder modulator arrangement
CN104022775A (zh) * 2014-06-02 2014-09-03 复旦大学 一种面向SerDes技术中基于FIFO协议的数字接口电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
An adaptive PAM-4 5 Gb/s backplane transceiver in 0.25 /spl mu/m CMOS;J Sonntag et al;《 IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20030301;第38卷(第3期);全文 *
CMOS amplifier with self-correction offset for SerDes applications;Rigoberto Bracamontes Salazar et al;《2015 16th Latin-American Test Symposium》;20150327;全文 *

Also Published As

Publication number Publication date
EP3809610A1 (en) 2021-04-21
EP3809610B1 (en) 2024-03-27
US20210135906A1 (en) 2021-05-06
WO2020010543A1 (zh) 2020-01-16
CN112368956A (zh) 2021-02-12
US11165609B2 (en) 2021-11-02
EP3809610A4 (en) 2021-07-14

Similar Documents

Publication Publication Date Title
CN112368956B (zh) 产生信号的装置、方法和系统
US10014950B2 (en) 56 Gbps PAM4 driver module for mach zehnder modulator
US9338040B2 (en) Use of multi-level modulation signaling for short reach data communications
EP2109241A1 (en) An electric-optic conversion module, an optic-electric conversion module and a conversion method
CN108259089A (zh) 一种pam4信号的产生装置
US20200251883A1 (en) Laser driver with high-speed and high-current and current modulating method thereof
US20210218472A1 (en) Optimal equalization partitioning
CN216700004U (zh) 一种通信设备、通信系统及光模块
WO2010070835A1 (ja) 伝送システムおよび試験装置
US20190141336A1 (en) Chip and digital video signal transmission system
KR102204356B1 (ko) 저전력 펄스폭변조 송신기
CN113938144B (zh) 一种Duo-binary PAM4发射机及数据传输系统
JP5956684B2 (ja) ドライバ回路
WO2023000128A1 (zh) 一种光电模块、通信方法及相关设备
US8699616B1 (en) Communication systems based on high-gain signaling
US11006193B2 (en) Electro-optical apparatus having high-throughput electrical data links
US20210263224A1 (en) Extendable optical-based data communication cable assembly
US20240121009A1 (en) Waveguide delay based equalization with current summing in a differential transimpedance amplifier
CN211720555U (zh) 一种采用12.5g光芯片传输25g信号光模块
WO2023040553A1 (zh) 一种通信设备、通信系统及光模块
Vaernewyck et al. A Low Power 2× 28Gb/s Electroabsorption Modulator Driver Array with On-Chip Duobinary Encoding
US20240113786A1 (en) Optical transmit device
CN216929167U (zh) 一种p型共阴极vcsel驱动器
WO2023208089A1 (zh) 半导体装置、数据传输方法
CN111447010A (zh) 一种采用12.5g光芯片传输25g信号光模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant