BR102012022076A2 - Transmissão de modo escravo com retardo zero para interface de áudio - Google Patents
Transmissão de modo escravo com retardo zero para interface de áudio Download PDFInfo
- Publication number
- BR102012022076A2 BR102012022076A2 BR102012022076-8A BR102012022076A BR102012022076A2 BR 102012022076 A2 BR102012022076 A2 BR 102012022076A2 BR 102012022076 A BR102012022076 A BR 102012022076A BR 102012022076 A2 BR102012022076 A2 BR 102012022076A2
- Authority
- BR
- Brazil
- Prior art keywords
- audio data
- data frame
- control unit
- frame
- framing signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/16—Sound input; Sound output
- G06F3/162—Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1867—Arrangements specially adapted for the transmitter end
- H04L1/1874—Buffer management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Health & Medical Sciences (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
TRANSMISSÃO DE MODO ESCRAVO COM RETARDO ZERO PARA INTERFACE DE ÁUDIO. A presente invenção refere-se a um aparelho que inclui uma primeira undiade e uma segunda unidade e uma segunda unidade funcional que operam em uma configuração de mestre - escravo. A primeira e a segunda unidades funcionais operam como um mestre e um o escravo, respectivamnete. A primeira unidade funcional transporta os sinais de relógio e de enquadramento para o segundo unidade funcional. A segunda unidade funcional inclui um armazenamento temporário e um multiplexaodr que tem entradas acopladas no armazenamento temporário. Dados de áudio digital podem ser pré-recuperados no armazenamento temporário. Quando um controlador da segunda unidade funcional detecta asseveração do sinal de enquadramento, este pode causar uma mudança de estado para um sinal de seleção provido parta o multiplexador. Respectivo a esta, o multiplexador seleciona uma entrada acoplada para receber, do armazenamento temporário, um quadro de dados seguinte a ser transmitido. Um primeiro bit do quadro é transmitido para a primeira unidade funcional sobre o mesmo ciclo de relógio no qual a asservação do sinal de enquadramento foi detectada.
Description
Relatório Descritivo da Patente de Invenção para "TRANSMIS- SÃO DE MODO ESCRAVO COM RETARDO ZERO PARA INTERFACE DE ÁUDIO".
CAMPO DA INVENÇÃO A presente invenção refere-se a sistemas digitais, e mais especi-
ficamente, à transmissão de informações de áudio em sistemas digitais. DESCRICÃO DA TÉCNICA RELATIVA
Em anos recentes, o número de dispositivos disponíveis que uti- lizam áudio digital aumentou dramaticamente. Tais dispositivos incluem 10 smartphones, reprodutores de música portáteis, computadores tablet, e computadores laptop, entre outros. Para este fim, padrões de barramento e de interface para circuitos integrados (ICs) que transmitem e recebem os sinais de áudio digital (ou dentro ou em conjunto com outros dispositivos) têm sido empregados.
Um tal barramento é o barramento I2S (Som Inter-IC), o qual é
um barramento serial para acoplar os dispositivos de áudio digital uns nos outros. Outro tipo de barramento é o barramento de áudio de Multicanal (MCA), o desenvolvimento do qual foi influenciado pelo barramento I2S e a modulação de código de pulso (PCM), a última das quais representa digital- mente sinais analógicos amostrados.
O padrão de barramento MCA inclui conexões de sinal para en- quadrar sinais, um sinal de relógio, e sinais de dados. Mais ainda, o padrão de barramento MCA inclui vários modos nos quais dispositivos designados como mestres e escravos podem trocar dados uns com os outros. Em um 25 modo específico, um dispositivo mestre pode transmitir um sinal de enqua- dramento e um sinal de relógio para um modo escravo, o qual pode então responder transmitindo dados de volta para o mestre.
SUMÁRIO
Um método e aparelho para um modo de transmissão de escra- vo de retardo zero está descrito. Em uma modalidade, um aparelho inclui uma primeira unidade funcional e uma segunda unidade funcional que ope- ram em uma configuração de mestre - escravo, com a primeira unidade fun- cional operando como o mestre e a segunda unidade funcional operando com o escravo. A primeira unidade funcional pode transportar os sinais de relógio e de enquadramento para a segunda unidade funcional. A segunda unidade funcional pode incluir um armazenamento temporário e um multiple- 5 xador que tem uma primeira e uma segunda entradas acopladas no armaze- namento temporário. Dados de áudio digital podem ser pré-recuperados no armazenamento temporário. Quando um controlador da segunda unidade funcional detecta a asseveração do sinal de enquadramento, este pode cau- sar uma mudança de estado para um sinal de seleção provido para o multi- 10 plexador. Responsivo à mudança de estado do sinal de seleção, o multiple- xador pode selecionar uma entrada acoplada a uma localização de armaze- namento temporário que corresponde a um quadro de dados seguinte a ser transmitido. Um primeiro bit do quadro pode ser transmitido no mesmo ciclo de relógio no qual a asseveração do sinal de enquadramento foi detectada.
Em uma modalidade, um método inclui uma unidade transpor-
tando os sinais de relógio e de enquadramento para uma unidade escravo. A unidade escravo pode incluir um armazenamento temporário nos quais os quadros de dados de áudio digital são pré-recuperados. A unidade escravo pode ainda incluir um multiplexador que tem múltiplas entradas acopladas 20 para receber dados do armazenamento temporário. O método ainda inclui a unidade escravo detectando a asseveração do sinal de enquadramento. Responsivo à asseveração de detecção do sinal de enquadramento, o multi- plexador pode selecionar uma sua entrada que é acoplada para receber pelo menos um primeiro bit do próximo quadro de dados a ser transmitido. O pri- 25 meiro bit do próximo quadro de dados pode ser transmitido do multiplexador para a unidade mestre durante o mesmo ciclo do sinal de relógio no qual a asseveração do sinal de enquadramento foi detectada.
Em várias modalidades, uma primeira unidade funcional (por e- xemplo, uma unidade de interface de áudio) pode estar acoplada a uma se- gunda unidade funcional (por exemplo, um controlador de memória acoplado a uma memória que armazena os dados de áudio digital) por um barramen- to. O barramento pode incluir uma primeira linha de sinal para transportar um sinal de relógio, uma segunda linha de sinal para transportar um sinal de enquadramento, e uma terceira linha de sinal para transportador os dados. Os dados podem ser transferidos em série entre a primeira e a segunda uni- dades funcionais. Mais ainda, os dados podem ser transferidos em quadros, 5 começando com um bit mais significativo. Cada quadro pode incluir dados de áudio que correspondem a um canal de áudio. Em uma modalidade, a segunda unidade funcional, operando com um escravo, pode consecutiva- mente transmitir um primeiro quadro de dados de áudio que correspondem a um primeiro canal de áudio seguido por um segundo quadro de dados de 10 áudio que corresponde a um canal de áudio seguinte.
BREVE DESCRIÇÃO DOS DESENHOS
A descrição detalhada seguinte faz referência aos desenhos a- companhantes, os quais são agora resumidamente descritos.
Figura 1 é um diagrama de blocos de uma modalidade de um circuito integrado (IC) que inclui uma primeira unidade funcional configurada para operar como um mestre e uma segunda unidade funcional configurada para operar com um escravo.
Figura 2 é um diagrama de blocos de uma modalidade de um IC que inclui uma interface de áudio.
Figura 3 é um diagrama de tempo que ilustra a transmissão de
quadros de dados e a operação em um modo de transmissão de escravo de retardo zero.
Figura 4 é um fluxograma que ilustra uma modalidade de um método para transmitir os dados em um modo de transmissão de escravo de retardo zero.
Figura 5 é um diagrama de blocos de uma modalidade de um
sistema.
Apesar da invenção ser suscetível a várias modificações e for- mas alternativas, as suas modalidades específicas estão mostradas como exemplo nos desenhos e serão aqui descritas em detalhes. Deve ser com- preendido, no entanto, que os desenhos e as suas descrições detalhadas não pretendem limitar a invenção à forma específica descrita, mas ao contrá- rio, a intenção é cobrir todas as modificações, equivalentes e alternativas que caiam dentro do espírito e do escopo da presente invenção como defini- da pelas reivindicações anexas. Os títulos aqui utilizados são para propósi- tos organizacionais somente e não pretendem ser utilizados para limitar o 5 escopo da descrição. Como utilizada através de todo este pedido, a palavra "pode" é utilizada em um sentido permissivo (isto é, significando tendo o po- tencial para), ao invés do sentido mandatório (isto é, significando deve). Si- milarmente, as palavras "incluir", "incluindo", e "inclui" significam incluindo, mas não limitado a.
Várias unidades, circuitos, ou outros componentes podem ser
descritos como "configurado para" executar uma tarefa ou tarefas. Em tais contextos, "configurado para" é uma recitação ampla de estrutura geralmen- te significando "tendo um circuito que" executa a tarefa ou tarefas durante a operação. Como tal, a unidade / circuito / componente pode estar configura- 15 da para executar a tarefa mesmo quando a unidade / circuito / componente não estiver correntemente ligada. Em geral, o circuito que forma a estrutura que corresponde a "configurado para" pode incluir circuitos de hardware. Similarmente, várias unidades / circuitos / componentes podem ser descritas como executando uma tarefa ou tarefas, por conveniência na descrição. Tais 20 descrições devem ser interpretadas como incluindo a frase "configurado pa- ra". Recitando uma unidade / circuito / componente que está configurada para executar uma ou mais tarefas está expressamente pretendido não in- vocar a interpretação de 35 U.S.C. § 112, parágrafo seis para aquela unida- de / circuito / componente.
DESCRIÇÃO DETALHADA DE MODALIDADES MODALIDADES DE CIRCUITO INTEGRADO
A Figura 1 é um diagrama de blocos simplificado de uma moda- lidade de um circuito integrado (IC). Na modalidade mostrada, o IC 10 inclui uma primeira unidade funcional 11 e uma segunda unidade funcional 12. As 30 duas unidades funcionais estão acopladas por um barramento que tem três interconexões separadas. Uma primeira interconexão é utilizada para trans- mitir um sinal de relógio da unidade funcional 11 para a unidade funcional 12. Uma segunda interconexão é utilizada para transportar um sinal de en- quadramento (que solicita a transmissão de um quadro de dados seguinte) da unidade funcional 11 para a unidade funcional 12. Aterceira interconexão é utilizada para transportar os dados, em série, da unidade funcional 12 para 5 a unidade funcional 11.
A disposição aqui ilustrada é uma configuração de mestre - es- cravo, com a unidade funcional 11 atuando como um mestre e a unidade funcional 12 atuando como um escravo. Outros modos de operação são possíveis e contemplados em que a unidade funcional 12 opera como um 10 mestre e a unidade funcional 11 opera como um escravo (com os sinais de relógio e de enquadramento sendo transportados para a unidade funcional
11 da unidade funcional 12). Mais ainda, independentemente de qual unida- de funcional está atuando como um mestre e qual está atuando como um escravo, a interconexão de dados pode ser bidirecional. Assim, a unidade funcional 11, que opera como um mestre, pode ser capaz de transportar os dados para a unidade funcional 12 em alguns modos operacionais.
Observando agora a Figura 2, um diagrama de blocos de uma modalidade de um IC que incluir uma interface de áudio está mostrado. Na modalidade mostrada, a unidade de interface de áudio 21 pode funcionar 20 como um mestre, enquanto que a unidade de interface de dados pode fun- cionar como um escravo em uma configuração de mestre - escravo. Mais ainda, a unidade de interface de áudio 21 está acoplada para transportar os sinais de relógio e de enquadramento para a unidade de interface de dados 22, enquanto que a última está acoplada para transportar os dados em série 25 para a primeira. Como será abaixo explicado, um dos modos no qual a con- figuração de mestre - escravo aqui mostrado pode operar é um modo de transmissão de escravo de retardo zero, no qual os dados são transmitidos sem retardo (relativo a ciclos do sinal de relógio quando da detecção de um sinal de enquadramento asseverado.
Na modalidade mostrada, a unidade de interface de dados 22
inclui uma unidade de controle 23, um multiplexador 27, e um armazena- mento temporário 28. A unidade de controle 23 inclui uma unidade de con- trole de fluxo 25 e uma unidade de acesso de memória direto (DMA) 26. A unidade de controle de fluxo 25 está acoplada para receber os sinais de re- lógio e de enquadramento da unidade de interface de áudio 21. Mais ainda, a unidade de controle de fluxo 25 está configurada para asseverar e condu- 5 zir um sinal de pré-recuperação, o qual pode ser recebido pela unidade de DMA 26. Responsiva a receber um sinal de pré-recuperação asseverado, a unidade de DMA 26 pode pré-recuperar os dados de áudio digital de uma memória acoplada a esta. Nesta modalidade, os dados de áudio digital po- dem ser organizados em quadros que podem ser transmitidos em série (a- 10 pesar dos quadros poderem ser transmitidos de volta para a unidade de DMA 26 em paralelo). Os quadros de dados recuperados pela unidade de DMA 26 podem ser armazenados no armazenamento temporário 28.
Em uma modalidade, o armazenamento temporário 28 pode ser uma memória de primeiro a entrar, primeiro a sair, e pode incluir um número 15 de localizações de armazenamento únicas. O armazenamento temporário 28 também inclui duas saídas separadas através das quais os dados podem ser providos em série. Consequentemente, o armazenamento temporário 28 pode estar disposto para emitir em série o quadro de dados mais antigo ar- mazenado no mesmo através de uma das duas saídas separadas. Em uma
modalidade, dois diferentes apontadores de leitura podem alternar apontar para os dados mais antigos armazenados no armazenamento temporário 28.
Na modalidade mostrada, o multiplexador 27 pode ser um multi- plexador assíncrono (por exemplo, analógico). A unidade de controle de flu- xo 25 pode, responsiva à detecção de um sinal de enquadramento asseve- 25 rado, comutar (isto é, mudar um estado de) o sinal de seleção provido para o multiplexador 27. O armazenamento temporário 28 pode estar acoplado no multiplexador 27 de modo que cada vez que o sinal de seleção for comuta- do, a saída de armazenamento temporário associada com os dados mais antigos no armazenamento temporário 28 seja selecionada como a entrada 30 de multiplexador. Estes dados podem ser transportados em série através do multiplexador 27 para a interconexão de dados, começando com o primeiro bit do quadro. Como acima notado, a configuração de mestre - escravo mos- trada na Figura 2 pode operar em um modo de transmissão de escravo de retardo zero. A operação neste modo pode ser permitida em parte pela pré- recuperação de dados de áudio digital e armazenando os seus quadros no 5 armazenamento temporário 28. A unidade de DMA 26 pode pré-recuperar os quadros de dados de áudio digital em uma seqüência de transmissão pre- tendida, e armazenar os quadros no armazenamento temporário 28. A uni- dade de interface de áudio 21 pode transportar o sinal de relógio (o qual po- de ser internamente ou externamente gerado por uma fonte de relógio) para 10 o armazenamento temporário 28 e a unidade de controle de fluxo 25. Quan- do a unidade de interface de áudio 21 está pronta para receber o quadro de dados seguinte, esta pode asseverar o sinal de enquadramento. Responsiva à detecção da asseveração do sinal de enquadramento, a unidade de con- trole de fluxo 25 pode comutar o sinal de seleção provido para o multiplexa- 15 dor 27. Responsivo à comutação do sinal de seleção, o multiplexador 27 po- de selecionar como uma entrada a saída do armazenamento temporário 28 que corresponde ao quadro de dados mais antigo armazenado no mesmo. Um primeiro bit do quadro de dados pode ser transportado do multiplexador 27 durante o mesmo ciclo do sinal de relógio no qual a asseveração do sinal 20 de enquadramento é detectada. Consequentemente, ao invés de retardar a transmissão do primeiro bit do quadro por um ciclo de relógio, o primeiro bit é ao invés transmitido com um retardo de zero ciclos de relógio. Os bits res- tantes do quadro de dados de áudio digital podem ser transmitidos em série durante os ciclos subsequentes dos sinais de relógio. Após todos os bits do 25 quadro terem sido transmitidos, a unidade de interface de áudio 21 pode no- vamente asseverar o sinal de enquadramento, por meio disto começando o mesmo processo para o quadro de dados seguinte.
Os dados recebidos pela unidade de interface de áudio 21 po- dem ser transportados para outras unidades funcionais às quais esta está acoplada. Por exemplo, uma modalidade da unidade de interface de áudio
21 pode incluir um conversor digital para analógico que pode converter os dados recebidos para um formato analógico antes de serem transferidos pa- ra um amplificador, e finalmente, um alto-falante. Em outra modalidade, a unidade de interface de áudio 21 pode transmitir os dados recebidos sobre ou para outra interface de barramento. O formato dos dados pode ser altera- do ou não, dependendo da unidade funcional de recepção.
5 Cada quadro de dados de áudio digital pode incluir os dados que
correspondem a um canal de áudio específico. Consequentemente, os da- dos de áudio que correspondem a diferentes canais podem ser transmitidos para a unidade de interface de áudio 21 em um modo multiplexado em divi- são de tempo. Como acima notado, a unidade de DMA 26 pode pré- 10 recuperar os quadros de dados de áudio digital em uma seqüência de transmissão pretendida. Assim, utilizando um áudio de quatro canais como um exemplo, a unidade de DMA 26 pode primeiro pré-recuperar os dados que correspondem a um primeiro canal de áudio, seguido por um segundo, um terceiro, e finalmente um quarto, e subsequentemente repetindo o ciclo. 15 Estes quadros de dados de áudio digital podem ser lidos do armazenamento temporário 28 e transportados do multiplexador 27 na mesma ordem na qual estes foram pré-recuperados.
DIAGRAMA DE TEMPO E FLUXO DE MÉTODO EXEMPLAR
A Figura 3 é um diagrama de tempo que ilustra a transmissão de quadro de dados e a operação em um modo de transmissão de escravo de retardo zero. O diagrama de tempo também ilustra um formato de quadro exemplar.
No exemplo mostrado, cada quadro inclui um bit mais significati- vo, dados de canal (por exemplo, um ou mais canais de dados de áudio) e 25 um bit menos significativo. É notado que as modalidades de um quadro que tem dados adicionais (por exemplo, dados de fonte, dados de destino, e as- sim por diante) são possíveis e contempladas. Quando um dispositivo mes- tre (por exemplo, a interface de áudio 21) está pronto para receber um qua- dro de dados seguinte, este pode asseverar o sinal de enquadramento. Co- 30 mo mostrado no diagrama de tempo da Figura 3, o bit mais significativo do primeiro quadro é transmitido responsivo à primeira asseveração mostrada do sinal de enquadramento. Mais ainda, o bit mais significativo do primeiro quadro é transmitido durante o mesmo ciclo de relógio durante o qual a as- severação do primeiro sinal de enquadramento é detectada.
Subsequente à transmissão do primeiro bit (por exemplo, o MSB) do quadro, os seus bits restantes podem ser transmitidos em série em 5 ciclos subsequentes do sinal de relógio. Em algumas modalidades, os bits subsequentes podem estar sincronizados com as bordas ascendentes do sinal de relógio, enquanto que em outras modalidades os bits subsequentes estão sincronizados com as bordas descendentes. Em geral, qualquer es- quema de sincronização adequado pode ser utilizado.
Quando o dispositivo mestre detecta o último bit do quadro (por
exemplo, o bit menos significativo, ou LSB neste exemplo), este pode estar pronto para começar a receber o quadro seguinte. Consequentemente, res- ponsivo a receber o último bit de um quadro e antes da borda ascendente do próximo ciclo de relógio, o mestre pode novamente asseverar o sinal de en- 15 quadramento. O dispositivo escravo pode novamente responder transpor- tando o primeiro bit do quadro seguinte sobre o mesmo ciclo de relógio no qual a asseveração do sinal de enquadramento foi detectada. É notado que a ordem do MSB e do LSB pode ser invertida em algumas modalidades, com o LSB sendo recebido primeiro para cada quadro e o MSB indicando o final 20 do quadro.
Cada um dos quadros na modalidade mostrada inclui dados de canal como uma carga. O número de canais de dados de áudio dentro de cada quadro pode ser qualquer número adequado para a aplicação específi- ca. Os dados de canal podem ser transmitidos em uma seqüência multiple- 25 xada em divisão de tempo dentro de cada quadro, com os primeiros dados de canal seguidos na carga pelos segundos dados de canal e assim por di- ante, com a seqüência repetindo-se para cada quadro.
A Figura 4 é um fluxograma que ilustra uma modalidade de um método para transmitir os dados em um modo de transmissão de escravo de retardo zero. Na modalidade mostrada, o método 400 começa com a pré- recuperação de cada quadro de dados a ser transmitido e o armazenamento destes dados em um armazenamento temporário (bloco 405). Os quadros de dados podem ser pré-recuperados em ordem, e isto pode estar em anda- mento, em paralelo com as outras porções do método a ser aqui discutido.
Durante a operação, o dispositivo mestre pode asseverar um si- nal de enquadramento, indicando que este está pronto para receber o qua- dro de dados seguinte. Um dispositivo escravo pode detectar a asseveração do sinal de enquadramento (bloco 410). O sinal de enquadramento pode ser asseverado durante um ciclo de relógio específico e pode ser desassevera- do antes do ciclo de relógio seguinte. Responsivo à detecção de assevera- ção do sinal de enquadramento, o primeiro bit do quadro pode ser transmiti- do do escravo para o mestre sobre o mesmo ciclo de relógio da detecção (bloco 415). Os bits restantes do quadro podem ser transmitidos em série sobre ciclos subsequentes do sinal de relógio (bloco 420). Se alguns dos bits do quadro ainda não foram transmitidos (bloco 425, não) então a transmis- são em série de bits pode continuar (bloco 420). De outro modo, se todos os bits de um quadro foram transmitidos (bloco 425), o método pode avançar para o quadro seguinte (bloco 430), e assim o dispositivo mestre pode no- vamente asseverar o sinal de enquadramento (bloco 410).
Apesar das modalidades de método e aparelho terem sido acima descritas como transmitindo/recebendo dados de áudio, é notado que a des- 20 crição não pretende estar limitada a tal. Em geral, o método e aparelho po- dem ser aplicados a quaisquer dados transmitidos em uma configuração de mestre - escravo na qual os dados são transmitidos de um escravo para um mestre responsivo a receber um sinal que indica que o mestre está pronto para receber mais dados.
SISTEMA EXEMPLAR
Observando a seguir a Figura 5, um diagrama de blocos de uma modalidade de um sistema 150 está mostrado. Na modalidade ilustrada, o sistema 150 inclui pelo menos uma instância de um IC 10 (por exemplo, da Figura 1) acoplado a um ou mais periféricos 154 e a uma memória externa 30 158. Uma fonte de alimentação 156 está também provida a qual supre as voltagens de suprimento para o IC 10 assim como uma ou mais voltagens de suprimento para a memória 158 e/ou os periféricos 154. Em algumas moda- lidades, mais do que uma instância do IC 10 podem estar incluídas (e mais do que uma memória externa 158 podem estar incluídas também).
Os periféricos 154 podem incluir qualquer circuito desejado, de- pendendo do tipo de sistema 150. Por exemplo, em uma modalidade, o sis- tema 150 pode ser um dispositivo móvel (por exemplo, um assistente digital pessoal (PDA), um smartphone, etc.) e os periféricos 154 podem incluir dis- positivos para vários tipos de comunicação sem fio, tal como o wifi, Bluetoo- th, celular, sistema de posicionamento global, etc. Os periféricos 154 podem também incluir um armazenamento adicional, incluindo um armazenamento de RAM, um armazenamento de estado sólido, ou um armazenamento de disco. Os periféricos 154 podem incluir dispositivos de interface de usuário tal como uma tela de display, incluindo telas de display de toque ou telas de display de múltiplos toques, teclado ou outros dispositivos de entrada, micro- fones, alto-falantes, etc. Em outras modalidades, o sistema 150 pode ser qualquer tipo de sistema de computação (por exemplo, um computador pes- soal desktop, laptop, estação de trabalho, net top, etc.).
A memória externa 158 pode incluir qualquer tipo de memória. Por exemplo, a memória externa 158 pode ser uma SRAM, RAM dinâmica (DRAM) tal como uma DRAM síncrona (SDRAM), SDRAM, RAMBUS DRAM 20 de taxa de dados dupla (DDR, DDR2, DDR3, LPDDR1, LPDDR2, etc.), etc. A memória externa 158 pode incluir um ou mais módulos de memória para nos quais os dispositivos de memória estão montados, tal como módulos de memória em linha únicos (SIMMs), módulos de memória em linha duplos (DlMMs), etc.
Numerosas variações e modificações ficarão aparentes para a-
queles versados na técnica uma vez que a descrição acima seja totalmente apreciada. É pretendido que as reivindicações seguintes sejam, interpreta- das como abrangendo todas tais variações e modificações.
Claims (15)
1. Aparelho que compreende: um multiplexador assíncrono; um armazenamento temporário acoplado na primeira e na se- gunda entradas do multiplexador assíncrono; e uma unidade de controle acoplada para receber um sinal de en- quadramento e um sinal de relógio de uma unidade de interface de áudio, em que a unidade de controle está configurada para pré-recuperar os dados de áudio digital a serem transmitidos para a unidade de interface de áudio e armazenar os dados de áudio digital no armazenamento temporário, em que a unidade de controle está ainda configurada para, responsiva à detecção de uma asseveração do sinal de enquadramento durante um dados ciclo de relógio, selecionar uma entrada do multiplexador assíncrono para receber os dados iniciais de um quadro de dados de áudio digital a serem transmitidos para a interface de áudio de uma saída do multiplexador assíncrono, e em que a unidade de controle está configurada para fazer com que os dados iniciais do quadro de dados de áudio digital sejam transmitidos para a inter- face de áudio durante o dado ciclo de relógio.
2. Aparelho, de acordo com a reivindicação 1, em que a unidade de controle inclui um detector de quadro configurado para detectar a asseve- ração do sinal de enquadramento e configurado para, responsivo à detecção da asseveração do sinal de enquadramento, mudar um estado de um sinal de seleção provido para o multiplexador assíncrono.
3. Aparelho, de acordo com a reivindicação 1, em que o arma- zenamento temporário é uma memória de primeiro a entrar, primeiro a sair (FIFO).
4. Aparelho, de acordo com a reivindicação 3, em que o FIFO in- clui uma pluralidade de localização de armazenamento cada uma configura- da para armazenar um quadro de dados, e em que o FIFO está configurado para prover em série para o multiplexador assíncrono o quadro de dados armazenado em uma dada localização de armazenamento.
5. Aparelho, de acordo com a reivindicação 1, em que a unidade de controle inclui uma unidade de controle de memória, em que a unidade de controle de memória está configurada para pré-recuperar os dados de áudio digital de uma memória.
6. Aparelho, de acordo com a reivindicação 1, em que o multi- plexador assíncrono está configurado para transportar um bit mais significa- tivo do quadro de dados de áudio digital durante o ciclo de relógio no qual a asseveração do sinal de enquadramento foi detectada, e em que os bits res- tantes do quadro de dados de áudio digital são transportados em série sobre ciclos subsequentes do sinal de relógio.
7. Aparelho, de acordo com a reivindicação 1, em que o multi- plexador assíncrono está configurado para transportar um bit menos signifi- cativo do quadro de dados de áudio digital durante o ciclo de relógio no qual a asseveração do sinal de enquadramento foi detectada, e em que os bits restantes do quadro de dados de áudio digital são transportados em série sobre ciclos subsequentes do sinal de relógio.
8. Método, que compreende: uma unidade de controle pré-recuperando os dados de áudio e armazena os dados de áudio em um armazenamento temporário; a unidade de controle detectando uma asseveração de um sinal de enquadramento; a unidade de controle selecionando uma entrada de um multi- plexador assíncrono para receber os dados inicias de um quadro de dados áudio responsivo à detecção da asseveração do sinal de enquadramento; transmitir os dados iniciais do quadro de dados de áudio de uma saída do multiplexador assíncrono para uma unidade de interface de áudio durante um mesmo ciclo de relógio no qual a asseveração do sinal de en- quadramento foi detectada.
9. Método, de acordo com a reivindicação 8, ainda compreen- dendo: uma unidade de interface de áudio transportando o sinal de reló- gio para a unidade de controle; e a unidade de interface de áudio transportando o sinal de enqua- dramento para a unidade de controle.
10. Método, de acordo com a reivindicação 8, ainda compreen- dendo transmitir os bits subsequentes do quadro de áudio durante os ciclos subsequentes do sinal de relógio até que cada bit do quadro de dados de áudio tenha sido transmitido.
11. Método, de acordo com a reivindicação 8, ainda compreen- dendo transmitir um primeiro quadro de dados de áudio que corresponde a um ou mais canais de áudio e subsequentemente transmitir um segundo quadro de dados de áudio que corresponde aos um ou mais canais de áu- dio.
12. Método, de acordo com a reivindicação 8, em que o quadro inclui uma pluralidade de bits, e em que a dita transmissão compreende transmitir a pluralidade de bits em série.
13. Método, de acordo com a reivindicação 8, em que os dados inicias são um bit mais significativo do quadro de dados de áudio.
14. Método, de acordo com a reivindicação 8, em que os dados inicias são um bit menos significativo do quadro de dados de áudio.
15. Método, de acordo com a reivindicação 8, ainda compreen- dendo: detectar uma desasseveração do sinal de enquadramento sobre um ciclo de relógio seguinte após a asseveração do sinal de enquadramen- to; detectar uma asseveração subsequente do sinal de enquadra- mento após todos os bits do quadro de dados de áudio terem sido transmiti- dos.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/224,439 US8718806B2 (en) | 2011-09-02 | 2011-09-02 | Slave mode transmit with zero delay for audio interface |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| BR102012022076A2 true BR102012022076A2 (pt) | 2014-04-15 |
Family
ID=46801321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BR102012022076-8A BR102012022076A2 (pt) | 2011-09-02 | 2012-08-31 | Transmissão de modo escravo com retardo zero para interface de áudio |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US8718806B2 (pt) |
| EP (1) | EP2565782B1 (pt) |
| JP (1) | JP5456863B2 (pt) |
| KR (1) | KR101453608B1 (pt) |
| CN (1) | CN102981982B (pt) |
| AU (1) | AU2012216329B2 (pt) |
| BR (1) | BR102012022076A2 (pt) |
| TW (1) | TW201312365A (pt) |
| WO (1) | WO2013032751A1 (pt) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI556579B (zh) * | 2014-12-10 | 2016-11-01 | 英業達股份有限公司 | 電子裝置及其資料傳輸方法 |
| CN105389155B (zh) * | 2015-11-18 | 2018-11-16 | 苏州思必驰信息科技有限公司 | 一种利用spi接口实现tdm音频数据接收的方法及系统 |
| JP6682871B2 (ja) | 2016-01-20 | 2020-04-15 | ティアック株式会社 | 制御機器 |
| JP2017130808A (ja) | 2016-01-20 | 2017-07-27 | ティアック株式会社 | 制御機器 |
| JP6686461B2 (ja) | 2016-01-20 | 2020-04-22 | ティアック株式会社 | 制御機器 |
| JP6604213B2 (ja) | 2016-01-20 | 2019-11-13 | ティアック株式会社 | 制御機器 |
| CN107124244B (zh) * | 2017-05-12 | 2018-12-18 | 杭州一隅千象科技有限公司 | 异步数据复接方法和装置 |
| DK3609207T3 (da) * | 2018-08-07 | 2021-06-28 | Gn Hearing As | Lydgengivelsessystem |
| DE102018131174A1 (de) * | 2018-12-06 | 2020-06-10 | Infineon Technologies Ag | Seriellschnittstellen-schaltungsanordnung und verfahren zum betrieb einer seriellschnittstellen-schaltungsanordnung |
| US11544032B2 (en) * | 2019-01-24 | 2023-01-03 | Dolby Laboratories Licensing Corporation | Audio connection and transmission device |
| CN110750471A (zh) * | 2019-09-19 | 2020-02-04 | 深圳震有科技股份有限公司 | 一种基于gpio实现i2s从机功能的方法及终端 |
| EP4202564A1 (fr) | 2021-12-22 | 2023-06-28 | The Swatch Group Research and Development Ltd | Mouvement mecanique horloger comprenant un balancier pivote magnetiquement |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3509511A1 (de) | 1985-03-16 | 1986-09-18 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und schaltungsanordnung zur phasensprungfreien durchschaltung von breitbandigen digitalsignalen in einem synchronen breitbandkommunikationsnetz |
| US4829473A (en) | 1986-07-18 | 1989-05-09 | Commodore-Amiga, Inc. | Peripheral control circuitry for personal computer |
| FR2616025B1 (fr) | 1987-05-26 | 1989-07-21 | Lespagnol Albert | Methode et systeme de controle de flux de paquets |
| US5799209A (en) | 1995-12-29 | 1998-08-25 | Chatter; Mukesh | Multi-port internally cached DRAM system utilizing independent serial interfaces and buffers arbitratively connected under a dynamic configuration |
| US5717154A (en) | 1996-03-25 | 1998-02-10 | Advanced Micro Devices, Inc. | Computer system and method for performing wavetable music synthesis which stores wavetable data in system memory employing a high priority I/O bus request mechanism for improved audio fidelity |
| EP0914739B1 (en) * | 1997-03-25 | 2005-11-23 | Koninklijke Philips Electronics N.V. | Data transfer system, transmitter and receiver |
| US6067267A (en) | 1998-08-12 | 2000-05-23 | Toshiba America Electronic Components, Inc. | Four-way interleaved FIFO architecture with look ahead conditional decoder for PCI applications |
| US6347344B1 (en) * | 1998-10-14 | 2002-02-12 | Hitachi, Ltd. | Integrated multimedia system with local processor, data transfer switch, processing modules, fixed functional unit, data streamer, interface unit and multiplexer, all integrated on multimedia processor |
| CA2320347A1 (en) | 1998-12-07 | 2000-06-15 | Tomotaka Takeuchi | Serial digital interface system transmission/reception method and device therefor |
| US7089344B1 (en) * | 2000-06-09 | 2006-08-08 | Motorola, Inc. | Integrated processor platform supporting wireless handheld multi-media devices |
| US6795876B1 (en) * | 2001-03-27 | 2004-09-21 | Intel Corporation | Adaptive read pre-fetch |
| JP2003233584A (ja) | 2002-02-12 | 2003-08-22 | Ricoh Co Ltd | データ転送装置 |
| US7519728B1 (en) * | 2002-07-18 | 2009-04-14 | Juniper Networks, Inc. | Merge systems and methods for transmit systems interfaces |
| TWI236306B (en) * | 2003-01-29 | 2005-07-11 | Syncomm Technology Corp | Audio and data multiplexed wireless audio system |
| US7489362B2 (en) * | 2003-03-04 | 2009-02-10 | Broadcom Corporation | Television functionality on a chip |
| JP3857697B2 (ja) | 2004-03-24 | 2006-12-13 | 株式会社東芝 | 半導体集積回路、半導体記憶装置及び半導体記憶装置のテスト方法 |
| US20060009985A1 (en) * | 2004-06-16 | 2006-01-12 | Samsung Electronics Co., Ltd. | Multi-channel audio system |
| US7706415B2 (en) | 2004-07-29 | 2010-04-27 | Microsoft Corporation | Packet multiplexing multi-channel audio |
| JP4529605B2 (ja) * | 2004-09-15 | 2010-08-25 | ヤマハ株式会社 | 電子機器 |
| US8281031B2 (en) | 2005-01-28 | 2012-10-02 | Standard Microsystems Corporation | High speed ethernet MAC and PHY apparatus with a filter based ethernet packet router with priority queuing and single or multiple transport stream interfaces |
| DE102005019568B4 (de) * | 2005-04-27 | 2010-04-15 | Infineon Technologies Ag | Speichereinrichtung, Verwendung derselben und Verfahren zur Synchronisation eines Datenwortes |
| US20090198926A1 (en) * | 2006-05-29 | 2009-08-06 | Citibank, N.A. | Method and device for switching data |
| JP4252593B2 (ja) | 2006-09-19 | 2009-04-08 | 株式会社ソニー・コンピュータエンタテインメント | オーディオ処理装置、入出力処理装置および情報処理装置 |
| US20090055005A1 (en) * | 2007-08-23 | 2009-02-26 | Horizon Semiconductors Ltd. | Audio Processor |
| JP5363490B2 (ja) * | 2007-10-02 | 2013-12-11 | オープンピーク インコーポレイテッド | プロセッサ間通信のためのシステムおよび方法 |
| TWI502357B (zh) * | 2009-08-11 | 2015-10-01 | Via Tech Inc | 資料預先提取方法、裝置及電腦系統 |
| TWI405087B (zh) * | 2010-01-12 | 2013-08-11 | Imicro Technology Ltd | 用於差分資料傳輸之快閃記憶卡 |
-
2011
- 2011-09-02 US US13/224,439 patent/US8718806B2/en not_active Expired - Fee Related
-
2012
- 2012-08-20 WO PCT/US2012/051526 patent/WO2013032751A1/en active Application Filing
- 2012-08-21 AU AU2012216329A patent/AU2012216329B2/en not_active Ceased
- 2012-08-28 EP EP20120181944 patent/EP2565782B1/en not_active Not-in-force
- 2012-08-30 TW TW101131617A patent/TW201312365A/zh unknown
- 2012-08-30 KR KR1020120095626A patent/KR101453608B1/ko active IP Right Grant
- 2012-08-31 BR BR102012022076-8A patent/BR102012022076A2/pt not_active IP Right Cessation
- 2012-08-31 CN CN201210319797.2A patent/CN102981982B/zh not_active Expired - Fee Related
- 2012-08-31 JP JP2012206234A patent/JP5456863B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| AU2012216329A1 (en) | 2013-03-21 |
| WO2013032751A1 (en) | 2013-03-07 |
| KR20130025829A (ko) | 2013-03-12 |
| AU2012216329B2 (en) | 2014-03-20 |
| EP2565782B1 (en) | 2015-05-20 |
| TW201312365A (zh) | 2013-03-16 |
| US8718806B2 (en) | 2014-05-06 |
| KR101453608B1 (ko) | 2014-10-22 |
| EP2565782A2 (en) | 2013-03-06 |
| US20130060363A1 (en) | 2013-03-07 |
| CN102981982B (zh) | 2015-08-05 |
| CN102981982A (zh) | 2013-03-20 |
| JP2013054748A (ja) | 2013-03-21 |
| EP2565782A3 (en) | 2013-09-11 |
| JP5456863B2 (ja) | 2014-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BR102012022076A2 (pt) | Transmissão de modo escravo com retardo zero para interface de áudio | |
| TWI666644B (zh) | 應用處理器、記憶體裝置以及攜帶型裝置 | |
| US9412468B2 (en) | Semiconductor devices and semiconductor systems for conducting a training operation | |
| US9490791B2 (en) | Method and circuit for detecting USB 3.0 LFPS signal | |
| US9236101B2 (en) | Semiconductor devices including data aligner | |
| US8410814B2 (en) | Receiver circuits for differential and single-ended signals | |
| US10025732B2 (en) | Preserving deterministic early valid across a clock domain crossing | |
| EP3283971B1 (en) | Control circuits for generating output enable signals, and related systems and methods | |
| US9405313B2 (en) | Semiconductor devices and semiconductor systems including the same | |
| JP2010097679A (ja) | 半導体メモリ装置 | |
| TW201403602A (zh) | 延遲補償錯誤指示信號技術 | |
| KR20150040496A (ko) | 반도체 장치 및 그를 포함하는 반도체 시스템 | |
| US8909844B2 (en) | Inter-integrated circuit (I2C) multiplexer switching as a function of clock frequency | |
| JP2018500799A (ja) | マルチチャネルオーディオアライメント方式 | |
| TW200805373A (en) | A multi-port semiconductor device and method thereof | |
| TW200535623A (en) | Expansible time-division bus structure of enhanced type | |
| WO2018209586A1 (zh) | 蓝牙的定位方法及系统 | |
| JP6426193B2 (ja) | ダイナミックランダムアクセスメモリ（ｄｒａｍ）インターフェースのためのシリアルデータ伝送 | |
| EP3739463B1 (en) | Circuit for asynchronous data transfer | |
| US7231539B1 (en) | Reset circuit for resetting two clock domains | |
| JP2006279931A (ja) | 半導体装置のデータ入力回路 | |
| WO2022231512A1 (zh) | 供电电压检测器、供电电压检测装置、系统和介质 | |
| Slavenburg et al. | Audio Out Chapter 9 | |
| JPS6382043A (ja) | バ−スト信号生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B03A | Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette] | ||
| B08F | Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette] |
Free format text: REFERENTE A 4A ANUIDADE. |
|
| B08K | Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette] |
Free format text: EM VIRTUDE DO ARQUIVAMENTO PUBLICADO NA RPI 2385 DE 20-09-2016 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDO O ARQUIVAMENTO DO PEDIDO DE PATENTE, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013. |