CN102981982A - 用于音频接口的零延迟从模式传输 - Google Patents
用于音频接口的零延迟从模式传输 Download PDFInfo
- Publication number
- CN102981982A CN102981982A CN2012103197972A CN201210319797A CN102981982A CN 102981982 A CN102981982 A CN 102981982A CN 2012103197972 A CN2012103197972 A CN 2012103197972A CN 201210319797 A CN201210319797 A CN 201210319797A CN 102981982 A CN102981982 A CN 102981982A
- Authority
- CN
- China
- Prior art keywords
- frame
- signal
- data
- audio
- getting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/16—Sound input; Sound output
- G06F3/162—Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1867—Arrangements specially adapted for the transmitter end
- H04L1/1874—Buffer management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Health & Medical Sciences (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
公开了一种用于音频接口的零延迟从传输模式。一种设备包括在主-从配置中操作的第一功能单元和第二功能单元。第一和第二功能单元分别作为主单元和从单元操作。第一功能单元将时钟和取帧信号传递给第二功能单元。第二功能单元包括缓冲器以及具有耦合至该缓冲器的多路复用器。数字音频数据可被预取到缓冲器中。当第二功能单元的控制器检测到对取帧信号的断言时,该控制器可以使得提供给多路复用器的选择信号的状态变化。响应于此,多路复用器选择耦合以从缓冲器接收要传送的下一数据帧的输入。所述帧的第一比特在检测到对取帧信号的断言的相同时钟周期内传送。
Description
技术领域
本发明涉及数字系统,尤其涉及数字系统中的音频信息传输。
背景技术
近年来,使用数字音频的可用设备数量急剧增长。这样的设备尤其包括智能电话、便携式音乐播放器、平板计算机以及膝上型计算机。为此目的,业已使用了针对发射和接收数字音频信号(处于其他设备内部或与其他设备结合)的集成电路(IC)的总线和接口标准。
一种这样的总线是I2S(IC间声音)总线,它是一种用于将数字音频设备耦合至彼此的串行总线。另一类型的总线是多通道音频(MCA)总线,该总线的开发受到了I2S总线以及以数字方式表示被采样的模拟信号的脉冲码调制(PCM)的影响。
MCA总线标准包括用于取帧信号、时钟信号以及数据信号的信号连接。此外,MCA总线标准包括各种可供被指定为主设备和从设备的设备相互交换数据的模式。在一特定模式中,主设备可以向从模式传送取帧信号和时钟信号,然后,从模式可以通过向主设备回送数据来做出响应。
发明内容
公开了一种用于零延迟从传输模式的方法和设备。在一个实施例中,一种设备包括:在主-从配置中操作的第一功能单元和第二功能单元,其中第一功能单元作为主单元操作,第二功能单元作为从单元操作。第一功能单元可以将时钟和取帧信号传递给第二功能单元。第二功能单元可以包括缓冲器以及具有耦合至该缓冲器的第一和第二输入端的多路复用器。数字音频数据可被预取到缓冲器中。当第二功能单元的控制器检测到对取帧信号的断言时,该控制器可以使得提供给多路复用器的选择信号的状态变化。响应于选择信号状态的变化,多路复用器可以选择耦合到与要传送的下一数据帧相对应的缓存位置的输入端。所述帧的第一比特可以在检测到对取帧信号的断言的相同时钟周期内被传送。
在一个实施例中,一种方法包括:主单元将时钟和取帧信号传递给从单元。所述从单元可以包括缓冲器,其中数字音频数据帧被预取到该缓冲器中。该从单元还可以包括多路复用器,所述多路复用器具有被耦合以接收来自缓冲器的数据的多个输入端。该方法还包括由从单元来检测对取帧信号的断言。响应于检测到对取帧信号的断言,多路复用器可以选择其被耦合以接收要传送的下一数据帧的至少第一比特的输入端。所述下一数据帧的第一比特可以在检测到对取帧信号的断言的相同时钟信号周期期间从多路复用器传送到主单元。
在各实施例中,第一功能单元(例如音频接口单元)可以通过总线与第二功能单元(例如与存储数字音频数据的存储器相耦合的存储器控制器)相耦合。所述总线可以包括用于传递时钟信号的第一信号线,用于传递取帧信号的第二信号线,以及用于传递数据的第三信号线。数据可以在第一与第二功能单元之间串行传送。此外,数据可以按以最高有效位为开始的帧来进行传送。每一帧都可以包括与音频通道相对应的音频数据。在一个实施例中,作为从单元工作的第二功能单元可以连续对与第一音频通道相对应的第一音频数据帧及其后跟随的与下一音频通道相对应的第二音频数据帧进行传送。
附图说明
以下的详细描述参考了附图,现将对附图进行简要描述。
图1是包含了被配置为作为主单元操作的第一功能单元以及被配置为作为从单元操作的第二功能单元的集成电路(IC)的一个实施例的框图。
图2是包含有音频接口的IC的一个实施例的框图。
图3是例示了零延迟从传输模式中的数据帧传输和操作的时序图。
图4是例示了用于在零延迟从传输模式中传送数据的方法的一个实施例的流程图。
图5是系统的一个实施例的框图。
尽管本发明易于得到各种修改和替换形式,但在附图中举例示出并且在这里详细描述了本发明的具体实施例。尽管如此,应该理解的是,附图及其描述并不旨在将本发明局限于所公开的特定形式,相反,本发明旨在覆盖落入所附权利要求限定的发明精神和范围以内的所有修改、等效及替换方案。这里使用的标题只用于组织目的,而不是限制说明书的范围。本申请中通篇使用的单词“可以”是以许可的意义(也就是意味着有可能)而不是以强制的意义(也就是必须)使用的。同样,单词“包括”意味着包含而不是限制。
各种单元、电路或其他组件可被描述成“被配置为”执行一个或多个任务。在这样的上下文中,“被配置为”是广义的结构叙述,其通常意味着“具有电路,其中该电路”在工作过程中执行一个或多个任务。就此而论,即便单元/电路/组件当前没有启动,将也可被配置为执行任务。通常,形成与“被配置为”对应结构的电路可以包括硬件电路。同样,为了方便起见,在说明书中可以将各种单元/电路/组件描述成执行一个或多个任务。该描述应被解释成包含了短语“被配置为”。很明显,对被配置为执行一个或多个任务的单元/电路/组件所做的描述并非特别旨在调用35U.S.C.§112第六段中关于所述单元/电路/组件的解释。
具体实施方式
集成电路实施例
图1是集成电路(IC)的一个实施例的简化框图。在示出的实施例中,IC 10包括第一功能单元11和第二功能单元12。这两个功能单元通过一条具有三个分开互连的总线连接。第一互连用于将时钟信号从功能单元11传递到功能单元12。第二互连用于将取帧信号(请求传输下一个数据帧)从功能单元11传送到功能单元12。第三互连则用于串行地将数据从功能单元12传送到功能单元11。
此处例示的布置是一种主-从配置,其中功能单元11充当主单元,而功能单元12则充当从单元。由功能单元12充当主单元而由功能单元11充当从单元的其他操作模式也是可行且可以想到的(其中时钟和取帧信号被从功能单元12传递到功能单元11)。此外,无论哪个功能单元充当主单元以及哪个功能单元充当从单元,数据互连都可以使双向的。由此,在一些工作模式中,作为主单元操作的功能单元11能够将数据传递到功能单元12。
现在转到图2,示出的是包含有音频接口的IC的一个实施例的框图。在示出的实施例中,音频接口单元21可以充当主-从配置中的主单元,而数据接口单元则可以充当从单元。此外,音频接口单元21被耦合成向数据接口单元22传递时钟和取帧信号,而数据接口单元22则被耦合成向音频接口单元21串行传递数据。如下文中将要解释的,其中本文示出的主-从配置能够进行操作的模式之一是零延迟从传输模式,在该模式中,一检测到断言的取帧信号,就无延迟地传送数据。
在示出的实施例中,数据接口单元22包括控制单元23、多路复用器27以及缓冲器28。控制单元23包括流控制单元25和直接存储器访问(DMA)单元26。流控制单元25被耦合以接收来自音频接口单元21的时钟和取帧信号。此外,流控制单元25被配置为断言并传递预取的信号,其中所述信号可由DMA单元26接收。响应于接收到断言的预取信号,DMA单元26可以从与之耦合的存储器中预取数字音频数据。在这个实施例中,数字音频数据可被组织成可被串行传送的帧(但是所述帧也可被并行地传送回DMA单元26)。DMA单元26检索的数据帧可被存储在缓冲器28内。
在一个实施例中,缓冲器28可以是先入先出存储器,并且可以包括多个唯一存储位置。缓冲器28还包括两个分开的输出端,可以通过这些输出端串行地提供数据。相应地,缓冲器28可以被布置为通过这两个分开的输出端之一来串行输出存储在其内的最早的数据帧。在一个实施例中,两个不同的读取指针可以交替指向存储在缓冲器28中的最早的数据。
在示出的实施例中,多路复用器27可以是异步(例如模拟)多路复用器。流控制单元25可以响应于检测到断言的取帧信号而切换(即改变信号状态)提供给多路复用器27的选择信号。缓冲器28可被耦合到多路复用器27,由此,在每次切换选择信号时,都会选择与缓冲器28中的最早数据相关联的缓冲器输出作为多路复用器输入。从所述帧的第一比特开始,该数据可以通过多路复用器27串行传递到数据互连。
如上所述,图2所示的主-从配置可以在零延迟从传输模式下操作。该模式下的操作可部分通过预取数字音频数据以及将所述数据的帧存入缓冲器28而使能。DMA单元26可以按照预定的传输顺序来预取数字音频数据帧,并且将所述帧存入缓冲器28。音频接口单元21可以将时钟信号(它可以由时钟源在内部或外部产生)传递到缓冲器28和流控制单元25。当音频接口单元21预备接收下一数据帧时,它可以断言取帧信号。响应于检测到对取帧信号的断言,流控制单元25可以切换提供给多路复用器27的选择信号。响应于选择信号的切换,多路复用器26可以选择与存储在缓冲器中的最早的数据帧相对应的缓冲器28的输出作为输入。数据帧的第一比特可以在检测到对取帧信号的断言的相同时钟信号周期期间从多路复用器27传递。相应地,与将所述帧的第一比特的传输延迟一个时钟周期不同,所述第一比特会在零时钟周期延迟的情况下被传送。数据音频数据帧的剩余比特可以在后续的时钟信号周期期间被串行传送。在传送了帧的所有比特之后,音频接口单元21可以再次断言取帧信号,由此为下一数据帧启动相同的处理。
音频接口单元21接收的数据可被传递到与之耦合的其他功能单元。例如,音频接口单元21的一个实施例可以包括数模转换器,用于在将接收到的数据传送到放大器并最终传送到扬声器之前将所述数据转换成模拟格式。在另一个实施例中,音频接口单元21可以在另一个总线接口上传送接收到的数据,或者将接收到的数据传送到另一个总线接口。数据的格式可以取决于接收功能单元而改变,也可以不改变。
每个数字音频数据帧均可包括与特定音频通道相对应的数据。相应地,与不同通道相对应的音频数据可以采用时分复用方式传送至音频接口单元21。如上所述,DMA单元26可以按照预定传输顺序来预取数字音频数据帧。由此,以四通道音频为例,DMA单元26可以首先预取与第一音频通道相对应的数据,之后则是第二、第三并且最终是第四音频通道,随后重复该循环。这些数字音频数据帧可被从缓冲器28中读出,并以预取它们的相同顺序被从多路复用器27传递。
例示的时序图和方法流程
图3是示出了零延迟从传输模式中的数据帧传输和操作的时序图。该时序图还例示了一个例示的帧格式。
在所示的例子中,每一帧均包括最高有效位、通道数据(例如一个或多个音频数据通道)以及最低有效位。应该指出的是,具有附加数据(例如源数据、目的地数据等等)的帧的实施例也是可行并可以想到的。当主设备(例如音频接口21)预备接收下一数据帧时,它可以断言取帧信号。如图3的时序图所示,第一帧的最高有效位是响应于首先示出的取帧信号断言而被传送的。此外,第一帧的最高有效位是在其间检测到第一取帧信号断言的相同时钟周期中传送的。
在传输了所述帧的第一比特(例如MSB)之后,所述帧的剩余比特可以在后续的时钟信号周期中被串行传送。在一些实施例中,后续比特可以与时钟信号的上升沿同步,而在其他实施例中,后续比特是与下降沿同步的。一般来说,任何合适的同步方案都是可以使用的。
当主设备检测到所述帧的最后一个比特(例如本示例中的最低有效位或LSB)时,它可以预备开始接收下一帧。相应地,响应于对所述帧的最后一个比特的接收并且在下一时钟周期的上升沿之前,主设备可以再次断言取帧信号。从设备可以通过在检测到取帧信号断言的相同时钟周期中传递下一帧的第一比特来再次做出响应。应该指出的是,在一些实施例中,MSB和LSB的顺序是可以颠倒的,其中对每一帧来说,LBS是最先接收的,而MSB则指示该帧的结束。
在示出的实施例中,每一帧均包括作为净荷的通道数据。每一帧内部的音频数据通道的数量可以是适合特定应用的任何数量。在每一帧的内部,通道数据可以按时分复用序列传送,其中在所述净荷中,第一个通道数据之后跟随的是第二个通道数据,依此类推,并且会为每一帧重复所述序列本身。
图4是例示了用于在零延迟从传输模式中传送数据的方法的一个实施例的流程图。在所示实施例中,方法400是以预取将要传送的每一数据帧并将所述数据存入缓冲器为开始的(方框405)。所述数据帧可按顺序预取,并且该处理可以与这里论述的方法的其他部分同时进行。
在操作过程中,主设备可以断言一个指示其预备接收下一数据帧的取帧信号。从设备可以检测到对该取帧信号的断言(方框410)。该取帧信号可以是在某个特定时钟周期中断言的,并且可以在下一个时钟周期之前去断言。响应于检测到对所述取帧信号的断言,所述帧的第一比特可以在与所述检测相同的时钟周期中被从所述从设备传送到主设备(方框415)。所述帧的剩余比特可以在后续的时钟信号周期中被串行传送(方框420)。如果所述帧的一些比特尚未被传送(方框425,否),那么比特的串行传输可以继续(方框420)。否则,如果已经传送了所述帧的所有比特(方框425),那么该方法可以前进至下一帧(方框430),由此,主设备可以再次断言取帧信号(方框410)。
虽然在上文中以将所述方法和设备实施例描述成是传送/接收数据,然而应该指出的是,本公开并不旨在局限于此。一般来说,所述方法和设备在其中响应于接收到指示主设备预备接收更多数据的信号而将来自从设备的数据传送到主设备的主-从配置中都是适用的。
例示系统
接下来转到图5,示出了系统150的一个实施例的框图。在例示的实施例中,系统150包括与一个或多个外围设备154以及外部存储器158相耦合的IC 10(例如来自图1)的至少一个实例。此外还提供了电源156,其中所述电源为IC 10供电,并且为存储器158和/或外围设备154提供一个或多个供电电压。在一些实施例中,所包含的可以是IC 10的一个以上的实例(并且可以包含一个以上的外部存储器158)。
取决于系统150的类型,外围设备154可以包括任何期望电路。举例来说,在一个实施例中,系统150可以是移动设备(例如个人数字助理(PDA)、智能电话等等),并且外围设备154可以包括用于各种类型的无线通信的设备,所述类型例如是WiFi、Bluetooth、蜂窝、全球定位系统等等。外围设备154还可以包括附加存储器,这其中包括RAM存储器、固态存储器或磁盘存储器。外围设备154可以包括用户接口设备,例如包括触摸显示屏和多点触摸显示屏在内的显示屏,键盘或其他输入设备,麦克风,扬声器等等。在其他实施例中,系统150可以是任何类型的计算设备(例如桌上型个人计算机、膝上型计算机、工作站、网络机顶盒(net top)等等)。
外部存储器158可以包括任何类型的存储器。举例来说,外部存储器158可以是SRAM、动态RAM(DRAM),例如同步DRAM(SRAM)、双倍速率(DDR、DDR2、DDR3、LPDDR1、LPDDR2等等)、SDRAM、RAMBUS DRAM等等。外部存储器158可以包括安装了存储设备的一个或多个存储模块,例如单列直插存储器模块(SIMM)、双列直插存储器模块(DIMM)等等。
对本领域技术人员来说,一旦完全了解了上述公开,那么众多的变化和修改将是显而易见的。所附权利要求应被理解成是包含了所有这些变化和修改。
Claims (28)
1.一种设备,包括:
异步多路复用器;
与异步多路复用器的第一和第二输入端相耦合的缓冲器;以及
被耦合以接收来自音频接口单元的取帧信号和时钟信号的控制单元,
其中该控制单元被配置为预取将要传送到音频接口单元的数字音频数据,并且将数字音频数据存入缓冲器,
其中该控制单元还被配置为响应于在给定时钟周期中检测到对取帧信号的断言,选择异步多路复用器的输入来接收要从异步多路复用器的输出端传送到音频接口单元的数字音频数据帧的初始数据,以及
其中该控制单元被配置为在该给定的时钟周期中将数字音频数据帧的初始数据传送到音频接口单元。
2.根据权利要求1所述的设备,其中控制单元包括帧检测器,该帧检测器被配置为检测对取帧信号的断言,以及被配置为响应于检测到对取帧信号的断言而改变提供给异步多路复用器的选择信号的状态。
3.根据权利要求1所述的设备,其中所述缓冲器是先入先出存储器(FIFO)。
4.根据权利要求3所述的设备,其中FIFO包括多个存储位置,每一个存储位置均被配置为存储数据帧,并且其中FIFO被配置为向异步多路复用器串行提供保存在给定存储位置内的数据帧。
5.根据权利要求1所述的设备,其中控制单元包括存储器控制单元,其中存储器控制单元被配置为从存储器预取数字音频数据。
6.根据权利要求1所述的设备,其中异步多路复用器被配置为在检测到对取帧信号的断言的时钟周期期间传递数字音频数据帧的最高有效位,并且其中数字音频数据帧的剩余比特是在后续的时钟信号周期中被串行传递的。
7.根据权利要求1所述的设备,其中异步多路复用器被配置为在检测到对取帧信号的断言的时钟周期期间传递数字音频数据帧的最低有效位,并且其中数字音频数据帧的剩余比特是在后续时钟信号周期中被串行传递的。
8.一种方法,包括:
预取音频数据,并且将音频数据存入缓冲器;
检测对取帧信号的断言;
响应于检测到对取帧信号的断言,选择异步多路复用器的输入来接收音频数据帧的初始数据;
在检测到对取帧信号的断言的相同时钟周期期间,从异步多路复用器的输出端向音频接口单元传送音频数据帧的初始数据。
9.根据权利要求8所述的方法,还包括:
接收来自音频接口单元的时钟信号;以及
接收来自音频接口单元的取帧信号。
10.根据权利要求8所述的方法,还包括:在后续的时钟信号周期期间传送音频数据帧的后续比特,直至所述音频数据帧的每一比特都已被传送。
11.根据权利要求8所述的方法,还包括:传送与一个或多个音频通道相对应的第一音频数据帧,并在随后传送与所述一个或多个音频通道相对应的第二音频数据帧。
12.根据权利要求8所述的方法,其中所述帧包括多个比特,并且其中所述传送包括串行地传送所述多个比特。
13.根据权利要求8所述的方法,其中初始数据是音频数据帧的最高有效位。
14.根据权利要求8所述的方法,其中初始数据是音频数据帧的最低有效位。
15.根据权利要求8所述的方法,还包括:
在断言取帧信号之后的下一时钟周期中检测对取帧信号的去断言;
在所述音频数据帧的所有比特都已被传送之后,检测对取帧信号的后续断言。
16.一种系统,包括:
音频接口单元,被配置为在总线的第一信号线路上传送时钟信号,以及在总线的第二线路上传送取帧信号,其中音频接口单元包括与总线的第三线路相耦合的串行数据输入端;以及
数据接口单元,该数据接口单元包括:
具有与总线的第三线路相耦合的输出端的模拟多路复用器;
具有分别与模拟多路复用器的第一和第二输入端相耦合的第一和第二数据输出端的缓冲器;以及
被耦合以接收来自音频接口的时钟信号和取帧信号的控制单元,其中该控制单元被配置为预取数字音频数据帧并将数字音频数据帧存入缓冲器,并且其中该控制单元还被配置为:响应于检测到对取帧信号的断言,使得多路复用器在检测到对取帧信号的断言的相同时钟信号周期期间从缓冲器中选择下一数据帧并且将其传送到音频接口单元。
17.根据权利要求16所述的系统,其中模拟多路复用器被配置为在检测到对取帧信号的断言的时钟周期期间传递下一数据帧的最高有效位,并且其中该下一数据帧的剩余比特是在后续时钟信号周期中被串行传递的。
18.根据权利要求16所述的系统,其中模拟多路复用器被配置为在检测到对取帧信号的断言的时钟周期期间传递下一数据帧的最低有效位,并且其中该下一个数据帧的剩余比特是在后续时钟信号周期中被串行传递的。
19.根据权利要求16所述的系统,其中控制单元被配置为使得模拟多路复用器连续选择并传送第一和第二数字音频数据帧,其中第一和第二帧各自包括用于一个或多个音频通道的数字音频数据。
20.根据权利要求16所述的系统,其中缓冲器是先入先出缓冲器(FIFO),所述缓冲器包括各自被配置为存储一数据帧的多个存储位置,并且其中FIFO被配置为向模拟多路复用器串行提供存储在给定存储位置中的数据帧。
21.一种设备,包括:
预取音频数据并且将音频数据存入缓冲器的装置;
检测对取帧信号的断言的装置;
响应于检测到对取帧信号的断言,选择异步多路复用器的输入来接收音频数据帧的初始数据的装置;
在检测到对取帧信号的断言的相同时钟周期期间从异步多路复用器的输出端向音频接口单元传送音频数据帧的初始数据的装置。
22.根据权利要求21所述的设备,还包括:
接收来自音频接口单元的时钟信号的装置;以及
接收来自音频接口单元的取帧信号的装置。
23.根据权利要求21所述的设备,还包括:在后续的时钟信号周期期间传送音频数据帧的后续比特直至所述音频数据帧的每一比特都已被传送的装置。
24.根据权利要求21所述的设备,还包括:传送与一个或多个音频通道相对应的第一音频数据帧并在随后传送与所述一个或多个音频通道相对应的第二音频数据帧的装置。
25.根据权利要求21所述的设备,其中所述帧包括多个比特,并且其中所述传送包括串行地传送所述多个比特。
26.根据权利要求21所述的设备,其中初始数据是音频数据帧的最高有效位。
27.根据权利要求21所述的设备,其中初始数据是音频数据帧的最低有效位。
28.根据权利要求21所述的设备,还包括:
在断言取帧信号之后的下一时钟周期中检测对取帧信号的去断言的装置;
在所述音频数据帧的所有比特都已被传送之后检测对取帧信号的后续断言的装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/224,439 US8718806B2 (en) | 2011-09-02 | 2011-09-02 | Slave mode transmit with zero delay for audio interface |
US13/224,439 | 2011-09-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102981982A true CN102981982A (zh) | 2013-03-20 |
CN102981982B CN102981982B (zh) | 2015-08-05 |
Family
ID=46801321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210319797.2A Expired - Fee Related CN102981982B (zh) | 2011-09-02 | 2012-08-31 | 用于音频接口的零延迟从模式传输 |
Country Status (9)
Country | Link |
---|---|
US (1) | US8718806B2 (zh) |
EP (1) | EP2565782B1 (zh) |
JP (1) | JP5456863B2 (zh) |
KR (1) | KR101453608B1 (zh) |
CN (1) | CN102981982B (zh) |
AU (1) | AU2012216329B2 (zh) |
BR (1) | BR102012022076A2 (zh) |
TW (1) | TW201312365A (zh) |
WO (1) | WO2013032751A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105389155A (zh) * | 2015-11-18 | 2016-03-09 | 苏州思必驰信息科技有限公司 | 一种利用spi接口实现tdm音频数据接收的方法及系统 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI556579B (zh) * | 2014-12-10 | 2016-11-01 | 英業達股份有限公司 | 電子裝置及其資料傳輸方法 |
JP2017130808A (ja) | 2016-01-20 | 2017-07-27 | ティアック株式会社 | 制御機器 |
JP6686461B2 (ja) | 2016-01-20 | 2020-04-22 | ティアック株式会社 | 制御機器 |
JP6604213B2 (ja) | 2016-01-20 | 2019-11-13 | ティアック株式会社 | 制御機器 |
JP6682871B2 (ja) | 2016-01-20 | 2020-04-15 | ティアック株式会社 | 制御機器 |
CN107124244B (zh) * | 2017-05-12 | 2018-12-18 | 杭州一隅千象科技有限公司 | 异步数据复接方法和装置 |
DK3609207T3 (da) * | 2018-08-07 | 2021-06-28 | Gn Hearing As | Lydgengivelsessystem |
DE102018131174A1 (de) * | 2018-12-06 | 2020-06-10 | Infineon Technologies Ag | Seriellschnittstellen-schaltungsanordnung und verfahren zum betrieb einer seriellschnittstellen-schaltungsanordnung |
US11544032B2 (en) * | 2019-01-24 | 2023-01-03 | Dolby Laboratories Licensing Corporation | Audio connection and transmission device |
CN110750471A (zh) * | 2019-09-19 | 2020-02-04 | 深圳震有科技股份有限公司 | 一种基于gpio实现i2s从机功能的方法及终端 |
EP4202564A1 (fr) | 2021-12-22 | 2023-06-28 | The Swatch Group Research and Development Ltd | Mouvement mecanique horloger comprenant un balancier pivote magnetiquement |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6067267A (en) * | 1998-08-12 | 2000-05-23 | Toshiba America Electronic Components, Inc. | Four-way interleaved FIFO architecture with look ahead conditional decoder for PCI applications |
US6347344B1 (en) * | 1998-10-14 | 2002-02-12 | Hitachi, Ltd. | Integrated multimedia system with local processor, data transfer switch, processing modules, fixed functional unit, data streamer, interface unit and multiplexer, all integrated on multimedia processor |
US6618095B1 (en) * | 1998-12-07 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | Serial digital interface system transmission/reception method and device therefor |
US6795876B1 (en) * | 2001-03-27 | 2004-09-21 | Intel Corporation | Adaptive read pre-fetch |
WO2005124764A1 (en) * | 2004-06-16 | 2005-12-29 | Samsung Electronics Co., Ltd. | Multi-channel audio system |
US20060174032A1 (en) * | 2005-01-28 | 2006-08-03 | Standard Microsystems Corporation | High speed ethernet MAC and PHY apparatus with a filter based ethernet packet router with priority queuing and single or multiple transport stream interfaces |
EP1903447A1 (en) * | 2006-09-19 | 2008-03-26 | Sony Computer Entertainment Inc. | Audio processor, input/output processing apparatus, and information processing apparatus |
US7706415B2 (en) * | 2004-07-29 | 2010-04-27 | Microsoft Corporation | Packet multiplexing multi-channel audio |
TW201106164A (en) * | 2009-08-11 | 2011-02-16 | Via Tech Inc | Method and apparatus for pre-fetching data |
TW201124852A (en) * | 2010-01-12 | 2011-07-16 | Super Talent Electronics Inc | Differential data transfer for flash memory card |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3509511A1 (de) * | 1985-03-16 | 1986-09-18 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und schaltungsanordnung zur phasensprungfreien durchschaltung von breitbandigen digitalsignalen in einem synchronen breitbandkommunikationsnetz |
US4829473A (en) | 1986-07-18 | 1989-05-09 | Commodore-Amiga, Inc. | Peripheral control circuitry for personal computer |
FR2616025B1 (fr) | 1987-05-26 | 1989-07-21 | Lespagnol Albert | Methode et systeme de controle de flux de paquets |
US5799209A (en) | 1995-12-29 | 1998-08-25 | Chatter; Mukesh | Multi-port internally cached DRAM system utilizing independent serial interfaces and buffers arbitratively connected under a dynamic configuration |
US5717154A (en) | 1996-03-25 | 1998-02-10 | Advanced Micro Devices, Inc. | Computer system and method for performing wavetable music synthesis which stores wavetable data in system memory employing a high priority I/O bus request mechanism for improved audio fidelity |
DE69832454T2 (de) * | 1997-03-25 | 2006-08-03 | Koninklijke Philips Electronics N.V. | Datenübertragungssystem, sender und empfänger |
US7089344B1 (en) * | 2000-06-09 | 2006-08-08 | Motorola, Inc. | Integrated processor platform supporting wireless handheld multi-media devices |
JP2003233584A (ja) | 2002-02-12 | 2003-08-22 | Ricoh Co Ltd | データ転送装置 |
US7519728B1 (en) * | 2002-07-18 | 2009-04-14 | Juniper Networks, Inc. | Merge systems and methods for transmit systems interfaces |
TWI236306B (en) * | 2003-01-29 | 2005-07-11 | Syncomm Technology Corp | Audio and data multiplexed wireless audio system |
US7489362B2 (en) * | 2003-03-04 | 2009-02-10 | Broadcom Corporation | Television functionality on a chip |
JP3857697B2 (ja) | 2004-03-24 | 2006-12-13 | 株式会社東芝 | 半導体集積回路、半導体記憶装置及び半導体記憶装置のテスト方法 |
JP4529605B2 (ja) * | 2004-09-15 | 2010-08-25 | ヤマハ株式会社 | 電子機器 |
DE102005019568B4 (de) * | 2005-04-27 | 2010-04-15 | Infineon Technologies Ag | Speichereinrichtung, Verwendung derselben und Verfahren zur Synchronisation eines Datenwortes |
JP5129244B2 (ja) * | 2006-05-29 | 2013-01-30 | フリースケール セミコンダクター インコーポレイテッド | データを切り替える方法及び装置 |
US20090055005A1 (en) * | 2007-08-23 | 2009-02-26 | Horizon Semiconductors Ltd. | Audio Processor |
EP2195746B1 (en) * | 2007-10-02 | 2014-03-26 | Id8 Group R2 Studios, Inc. | System and method for inter-processor communication |
-
2011
- 2011-09-02 US US13/224,439 patent/US8718806B2/en not_active Expired - Fee Related
-
2012
- 2012-08-20 WO PCT/US2012/051526 patent/WO2013032751A1/en active Application Filing
- 2012-08-21 AU AU2012216329A patent/AU2012216329B2/en not_active Ceased
- 2012-08-28 EP EP20120181944 patent/EP2565782B1/en not_active Not-in-force
- 2012-08-30 KR KR1020120095626A patent/KR101453608B1/ko active IP Right Grant
- 2012-08-30 TW TW101131617A patent/TW201312365A/zh unknown
- 2012-08-31 CN CN201210319797.2A patent/CN102981982B/zh not_active Expired - Fee Related
- 2012-08-31 JP JP2012206234A patent/JP5456863B2/ja not_active Expired - Fee Related
- 2012-08-31 BR BR102012022076-8A patent/BR102012022076A2/pt not_active IP Right Cessation
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6067267A (en) * | 1998-08-12 | 2000-05-23 | Toshiba America Electronic Components, Inc. | Four-way interleaved FIFO architecture with look ahead conditional decoder for PCI applications |
US6347344B1 (en) * | 1998-10-14 | 2002-02-12 | Hitachi, Ltd. | Integrated multimedia system with local processor, data transfer switch, processing modules, fixed functional unit, data streamer, interface unit and multiplexer, all integrated on multimedia processor |
US6618095B1 (en) * | 1998-12-07 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | Serial digital interface system transmission/reception method and device therefor |
US6795876B1 (en) * | 2001-03-27 | 2004-09-21 | Intel Corporation | Adaptive read pre-fetch |
WO2005124764A1 (en) * | 2004-06-16 | 2005-12-29 | Samsung Electronics Co., Ltd. | Multi-channel audio system |
US7706415B2 (en) * | 2004-07-29 | 2010-04-27 | Microsoft Corporation | Packet multiplexing multi-channel audio |
US20060174032A1 (en) * | 2005-01-28 | 2006-08-03 | Standard Microsystems Corporation | High speed ethernet MAC and PHY apparatus with a filter based ethernet packet router with priority queuing and single or multiple transport stream interfaces |
EP1903447A1 (en) * | 2006-09-19 | 2008-03-26 | Sony Computer Entertainment Inc. | Audio processor, input/output processing apparatus, and information processing apparatus |
TW201106164A (en) * | 2009-08-11 | 2011-02-16 | Via Tech Inc | Method and apparatus for pre-fetching data |
TW201124852A (en) * | 2010-01-12 | 2011-07-16 | Super Talent Electronics Inc | Differential data transfer for flash memory card |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105389155A (zh) * | 2015-11-18 | 2016-03-09 | 苏州思必驰信息科技有限公司 | 一种利用spi接口实现tdm音频数据接收的方法及系统 |
CN105389155B (zh) * | 2015-11-18 | 2018-11-16 | 苏州思必驰信息科技有限公司 | 一种利用spi接口实现tdm音频数据接收的方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
BR102012022076A2 (pt) | 2014-04-15 |
CN102981982B (zh) | 2015-08-05 |
EP2565782A3 (en) | 2013-09-11 |
AU2012216329A1 (en) | 2013-03-21 |
WO2013032751A1 (en) | 2013-03-07 |
US20130060363A1 (en) | 2013-03-07 |
EP2565782A2 (en) | 2013-03-06 |
KR101453608B1 (ko) | 2014-10-22 |
JP5456863B2 (ja) | 2014-04-02 |
US8718806B2 (en) | 2014-05-06 |
AU2012216329B2 (en) | 2014-03-20 |
KR20130025829A (ko) | 2013-03-12 |
JP2013054748A (ja) | 2013-03-21 |
EP2565782B1 (en) | 2015-05-20 |
TW201312365A (zh) | 2013-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102981982B (zh) | 用于音频接口的零延迟从模式传输 | |
EP2775654A1 (en) | Increased bandwidth encoding scheme and synchroniation using data edges | |
JP6265944B2 (ja) | 電圧ドメインクロッシングのためのデータ記憶 | |
US9348356B2 (en) | Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system | |
KR20150001593A (ko) | 범용 직렬 인터페이스 및 이를 포함하는 반도체 장치 | |
TW200619956A (en) | Data buffer circuit, interface circuit and control method therefor | |
JP5643896B2 (ja) | デイジーチェーン接続されたデバイスのための高速インターフェイス | |
CN108255760A (zh) | 一种多路i2c系统、及数据读写方法 | |
US10725959B2 (en) | Serial peripheral interface round robin mode system and apparatus | |
US9311261B2 (en) | Universal serial interface and semiconductor device including the same | |
CN203554492U (zh) | 控制器局域网总线智能接口装置及一种卫星 | |
US20180018296A1 (en) | Flow control protocol for an audio bus | |
EP2816791B1 (en) | Multi-path speech signal multiplexing circuit, equipment and method | |
CN103079094B (zh) | 机顶盒主芯片与前面板的通信方法及机顶盒 | |
US7280054B2 (en) | Integrated circuit interface that encodes information using at least one input signal sampled at two consecutive edge transitions of a clock signal | |
KR20130124884A (ko) | 복수의 뱅크 그룹에 멀티 코어 억세스를 하는 메모리 장치 | |
CN103905490A (zh) | 不同移动设备间电子书书签的同步系统 | |
CN116303184A (zh) | Type-c接口电路、控制方法、装置及终端设备 | |
JP5459937B2 (ja) | 集積回路およびオーディオ装置 | |
CN106484638A (zh) | 数字配件及数据处理系统 | |
JPS63180235A (ja) | 時分割多重化装置 | |
KR20070010432A (ko) | 양방향 공유 메모리를 이용한 전자기기 및 그 방법 | |
JP2010081104A (ja) | 通信装置及び通信システム | |
CN101840385A (zh) | 数据存取系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150805 Termination date: 20210831 |