JP5129244B2 - データを切り替える方法及び装置 - Google Patents

Description

本発明はデータを切り替える装置及び方法に関する。

今日の遠隔通信でデジタルネットワークは大量の情報を運んでいる。ネットワークサービスには、例えば従来の音声電話、ファクシミリ、テレビ、音声及び映像放送、情報転送等がある。

グローバル社会では情報交換ニーズが拡大しており、既存のネットワークおよび将来のネットワークの容量を効率よく利用しなければならない。１つのネットワークに向けて異なるネットワークサービスを切り替えるマルチプレクサを用いると、どのサービスも完全に保全され、他のサービスを妨げることもない。

通信制御装置とそのコンポーネントは近い将来に低価格化が進むに違いないが、サポートするデータソース数の激増と通信レートの上昇にも対処し、ダイナミックな通信シナリオに効率よく適応しなければならない。

より多くの通信チャネルをサポートし、複雑で場所をとるコンポーネントを使わずに多重化操作を効率的に実行する必要性が高まっている。
また、設計されたコンポーネントの大部分を再利用できるようにするため、通信制御装置および通信制御装置のコンポーネント（シリアルインターフェイスを含む）をモジュール方式で設計する必要性が高まっている。

添付の特許請求の範囲に記載されたデータを切り替える装置及び方法。

本発明は、以下の詳細な説明及び添付の図面によって、よりよく理解される。
添付の図面に示す本発明の実施形態は、多数のデータソースから提供されるデータのインターリーブを可能にする方法及び装置を提供する。インターリーブは、二次元配列に格納されたインターリーブコマンド情報に応じて行われる。配列の各行は、個別のチャネルに関係するインターリーブコマンド情報を含む。有利なことに、多数のＴＤＭチャネルやその他のデータソースがインターリーブにかかわる場合は特に、この二次元配列の使用により、インターリーブ情報の格納に要する記憶装置のサイズが大幅に低下する。

図１は、本発明の一実施形態による通信制御装置１９を示す。
通信制御装置１９は装置１０に含まれる。装置１０は１つ以上の集積回路を含む。
通信制御装置１９は、（ｉ）一群のＴＤＭライン９−１〜９−Ｋ（包括的に９と表記する）上で一群のデータフレームを送信するように構成された複数の時分割多重（ＴＤＭ）送信器（包括的に２０と表記する）と、（ｉｉ）複数のタイムスロットを各々含む複数のＴＤＭタイムフレームの定義を決定または受信するように構成された制御装置３０と、（ｉｉｉ）一群のラインシフト装置５０’と、（ｉｖ）設定されたＴＤＭタイムフレームに応じて少なくとも第１の記憶ユニット（ＤＭＡ制御装置１２へ接続された記憶ユニット１１等）をスキャンして複数のＴＤＭチャネルに関連付けられたデータセグメントを検索し、検索されたデータセグメントをラインシフト装置の配列５０へ送信するように構成されたデータ検索装置４０とを含む。データセグメントは、最小ＴＤＭタイムスロット中に設定できる一定量のデータである。これによりＴＤＭフレームの細かさが決まる。一群のラインシフト装置５０’はラインシフト装置の配列５０を含むほか、追加のラインシフト装置を任意に含むことがある。配列５０は稼働ラインシフト装置を、すなわち現在の送信セッションに参加するラインシフト装置を、含む。追加のラインシフト装置（追加ラインシフト装置とも呼ぶ）は、他の通信セッション中に動作させることができる。例えば図１を参照し、ラインシフト装置の配列５０はラインシフト装置５０−１〜５０−Ｒを含み、追加ラインシフト装置は追加ラインシフト装置５０−（Ｒ＋１）〜５０−（Ｒ＋Ｄ）を含む。群５０’には全てのラインシフト装置（追加ラインシフト装置を含む）が含まれる。通信制御装置１９はまた、（ｖ）複数のデータセグメントを並行して複数のＴＤＭ送信器２０に提供するべく、ラインシフト装置の配列から提供されるデータセグメントを多重化するように構成された複数のマルチプレクサ６０を含む。複数のマルチプレクサは複数の稼動マルチプレクサ（マルチプレクサ６０−１〜６０−Ｋ等）のほかに、マルチプレクサ６０−（Ｋ＋１）等、追加のマルチプレクサを任意に含む。通信制御装置１９はまた、（ｖｉ）包括的に９０と表記する複数のデータバッファを含む。例えば図１では、Ｒ個の稼動データバッファ（データバッファ９０−１〜９０−Ｒ）とＤ個の追加データバッファ９０−（Ｒ＋１）〜９０−（Ｒ＋Ｄ）がある。通信制御装置１９はまた、（ｖｉｉ）第１のクロック信号（システムクロック信号）をラインシフト装置の配列５０と複数のマルチプレクサ６０へ提供し、且つ少なくとも１つの別のクロック信号（ＴＣクロック信号）を複数のＴＤＭ送信器２０へ提供するように構成された少なくとも１つのクロック信号供給装置７０と、（ｖｉｉｉ）複数のマルチプレクサ６０のうちの選択された入力をスキャンするように構成された複数のマルチプレクサスキャナ６２と、（ｉｘ）複数のマルチプレクサスキャナ６２に同期するデータ検索カウンタ３２とを含む。

場合によっては全てのラインシフト装置、データバッファ、および／またはマルチプレクサが稼動することもある。
好都合なことに、通信制御装置１９は一群のＴＤＭラインを形成する多数のＴＤＭラインを受信または設定するように構成される。ＴＤＭラインは現在の送信セッションに参加し、稼動ＴＤＭラインと呼ぶこともできる。この設定はユーザによって行われ、装置１０等によって実行される特定のタスクまたはアプリケーションに関連付けることができる。

好都合なことに、通信制御装置１９はＴＤＭライン数に応じてラインシフト装置の配列５０を形成する多数のラインシフト装置を設定するように構成される。好都合なことに、一群のラインシフト装置５０’はＧ個のラインシフト装置を含み、Ｋ個の稼動ＴＤＭラインがある。すなわち、ラインシフト装置の配列５０はＲ＝ｎ＊Ｋ個のラインシフト装置を含む。ここでｎは正の整数であり、ｎ＊ＫはＧ以下であり、（ｎ＋１）＊ＫはＧより大きい。

それぞれのラインシフト装置（総じて５０−ｒと呼ぶ）の前にデータバッファ（総じて９０−ｒと呼ぶ）が位置している。本発明者らは、一度に２つのデータセグメントを格納できるデータバッファを使った。２つのデータセグメントは２つのＴＤＭタイムスロットの中で送信できる。

好都合なことに、データ検索装置４０はＴＤＭライン数に応じたスキャン間隔で少なくとも第１の記憶ユニットをスキャンするように構成される。このスキャン間隔は通常、稼動ＴＤＭライン数に正の整数を掛けたものに等しい。よって、７本の稼動ＴＤＭラインがあって、使用可能なラインシフト装置が３２個あるなら、２８個のラインシフト装置だけが稼動し、スキャン間隔は２８になりうる。２データセグメント長のラインシフト装置を使った場合、スキャン間隔は実際には５６（２８に２を掛けたもの）となる。

装置１０は、その他のＴＤＭタイムフレーム数や稼動ＴＤＭライン数とすることもできる。
図２は、本発明の一実施形態による装置１０の一部分１３を示す。

部分１３は、ラインシフト装置５０−１〜５０−Ｒの配列５０と、データバッファ９０−１〜９０−Ｒの配列と、データインターフェイス１８２と、複数のマルチプレクサ６０と、複数のマルチプレクサスキャナ６２と、リミットレジスタ３４を含む制御装置３０と、書き込みカウンタ３２と、データ要請ユニット３６とを含む。この部分１３とは別途、ホストＴＤＭチャネル数レジスタ１７２とホストカウンタ１７４とが設けられている。

ホストＴＤＭチャネル数レジスタ１７２は、送信セッション中にＴＤＭチャネルデータを提供することが見込まれるＴＤＭチャネルの数（Ｑ）を格納する。
この数（Q）はチャネルカウンタ１７４へ提供され、チャネルカウンタは各スキャン期間中にＱ通りのチャネルを順次スキャンする。ひとたびＱ個のＴＤＭチャネルがスキャンされると、シーケンスは再び始まる。スキャンは、Ｋ本のＴＤＭラインで送信されるべきＴＤＭフレームに依拠する。

データ要請ユニット３６から到来するデータ要請は、ＴＤＭフレームの構造に依拠する。必要チャネル数を指示するためチャネルカウンタ１７４を使用するが、カウンタそのものはＴＤＭフレームに依拠する。

チャネルカウンタ１７４は、マルチプレクサスキャナ６２やデータ検索カウンタ３２等、様々なカウンタと同期する。よって、ＴＤＭチャネルデータを格納し得る記憶ユニット（記憶ユニット１１等）をチャネルカウンタ１７４が繰り返しスキャンしている間、書き込みカウンタ３２とデータインターフェイス１８２はデータバッファ９０−１の配列をスキャンし、マルチプレクサスキャナ６２はマルチプレクサ６０の選択された入力をスキャンする。

これらのスキャナのスキャン間隔は互いに異なり、マルチプレクサスキャナ６２−ｋのスキャン間隔はｎであり（１つのＴＤＭライン当たりｎ個のラインシフト装置を割り当てる場合）、データ検索カウンタ３２のスキャン間隔はＲ＊ｊであり（Ｒ個の稼動データバッファがあって、それぞれのデータバッファがｊ個のデータセグメントを受け付けることができる場合）、チャネルカウンタ１７４のスキャン間隔はＱである。

リミットレジスタ３４は、Ｒ＊ｊに等しい数Ｓ（Ｓ＝Ｒ＊Ｊ）を格納する。ホストバス１０２からデータインターフェイス１８２へ提供されるデータセグメントをデータバッファ９０−１〜９０−Ｒの異なるデータバッファへ送信するため、書き込みカウンタ３２は１〜Ｓまで繰り返し計数するように構成される。もしもそれぞれのデータバッファで２つのデータセグメントを格納できるなら、最初の２データセグメントはデータバッファ９０−１へ送信され、次の２データセグメントはデータバッファ９０−２へ送信され、最終的には（２Ｒ−１）番目と２Ｒ番目のデータセグメントがデータバッファ９０−Ｒへ送信される。

ホストバス１０２はデータセグメント幅であり、データバッファは２データセグメント幅であると仮定する。データセグメントがＶビットを含むと仮定するなら、データバッファとラインシフト装置は２＊Ｖビット長となる。ホストバス１０２はＶ＋ｎビット幅であり、ｎは制御ビットであり、データ検索装置４０から各データバッファに至るバスと、各データバッファと各ラインシフト装置との間のバスも同様である。ラインシフト装置は受信したデータセグメントを連続するデータストリームに変換する。

なお、稼動ＴＤＭラインの数が変わる場合（Ｋが変わる場合）、稼動データバッファの数と稼動ラインシフト装置の数（ラインシフト装置配列とデータバッファ配列のサイズ）も相応に変えることができる。

例えば本発明者らは、３２個からなるラインシフト装置群を使った。Ｋが１、２、４、８、１６、または３２に等しい場合、３２個のデータバッファと３２個のラインシフト装置はすべて稼動する。Ｋが３、５、または６に等しい場合、３０個のデータバッファと３０個のラインシフト装置だけが稼動する。Ｋが７に等しい場合、２８個のバッファと２８個のラインシフト装置だけが稼動する。

データ要請ユニット３６は、カウンタ３２とリミットレジスタ３４との中に格納された値を比較できるほか、稼動ラインシフト装置から空き指示を受け取ることができる。データ要請ユニット３６は、書き込みカウンタ３２に格納された値とリミットレジスタ３４に格納された値（Ｒ）との差（差がある場合）とこれらの空指示とに従い、新規データを受け取るための要請を送信する。この要請はホストに送られる。

図３は、本発明の一実施形態によるラインシフト装置５０−ｒと空き検出ユニット５２−ｒとを示す。
インデックスｒは１からＲの範囲に及ぶ。

ラインシフト装置５０−ｒは、対応するデータバッファ９０−ｒから（パラレル入力５０、１−ｒを通じて）Ｖ個のビットを並行して受信する。マルチプレクサ６０−ｒへデータを提供するラインシフト装置として選ばれたラインシフト装置は、これらのビットを（シリアル出力５０、３−ｒを通じて）マルチプレクサ６０−ｒへ連続的に出力する。

空き検出ユニット５２−ｒは、当技術分野で公知の様々なやり方で実装できる。例えば、ラインシフト装置５０−ｒがデータの出力を始めてからＶサイクル後に空になったことを伝えることができるカウンタをこれに盛り込むことができる。フラグ方式機構を取り入れることもできる。Ｗｅｉｔｓらの米国特許第６７７１６３０号には、かかるフラグ方式機構が説明されている。フラグ方式機構では、ラインシフト装置から連続データビットが出力されるときに所定のビット列を挿入する。

例えばラインシフト装置が（Ｖ＋１）個のビットを有し、データセグメントの長さがＶビットで、ラインシフト装置が右から左にかけて空くと仮定する。ラインシフト装置の第２ビットから第（Ｖ＋１）ビットにはデータが書き込まれ、ラインシフト装置５０−ｒの第１ビット（ＬＳＢ：最下位ビット）には（シリアル入力５０、５−ｒを通じて）「１」が書き込まれる。この後に続くＶ回のクロックサイクルのたびにデータは左へ移され、ＬＳＢには「０」ビット列が供給される。したがってラインシフト装置５０−ｒはＶクロックサイクル後に、「１」とその後に続くＶ個の「０」ビットを含む列を格納することになる。（例えばパラレル出力５０、４−ｒを通じてラインシフト装置５０−ｒの内容を監視することにより）この列が検出されると、空き検出ユニット５２−ｒはラインシフト装置５０−ｒの空きを指示する。当業者ならほかのビットを挿入できることを理解するであろう。例えば、検出対象の列には１つの「０」ビットとその後に続くＶ個の「１」ビットを含めることができる。もうひとつの例として、多数のビットをフラグに含めることができる。

クロック信号はラインシフト装置５０−ｒの入力５０、２−ｒを通じて供給される。装置１０の各種コンポーネントには同じクロック信号を供給できる。好都合なことに、このクロック信号（システムクロック信号とも呼ぶ）はＴＤＭラインへ提供されるクロック信号（Ｔｘクロック信号とも呼ぶ）と異なる。

図４は、本発明の別の実施形態によるデータ切り替え回路１４−ｋとその環境を示す。
説明を簡潔にするため、データ切り替え回路はデータインターリーブ装置であると仮定する。

データインターリーブ装置１４−ｋとその環境は装置１０の一部である。データインターリーブ装置１４−ｋはデータインターリーブ操作を実行する。
データインターリーブ装置１４−ｋはＴＤＭ送信器２０−ｋに接続されるとともに、第１の入力インターフェイス１２２−ｋと、第２の入力インターフェイス１２４−ｋと、インターリーブマルチプレクサ１２６−ｋと、インターリーブコマンド記憶ユニット１３０−ｋと、検索ユニット１４０−ｋと、インターリーブ制御装置１５０−ｋとを含む。

検索ユニット１４０−ｋと、インターリーブコマンド記憶ユニット１３０−ｋと、インターリーブ制御装置１５０−ｋは互いに接続される。インターリーブ制御装置１５０−ｋはさらに、インターリーブマルチプレクサ１２６−ｋの制御入力へ接続される。インターリーブマルチプレクサ１２６−ｋの２つの入力は第１及び第２の入力インターフェイス１２２−ｋ及び１２４−ｋへ接続される。

第１の入力インターフェイス１２２−ｋは、これに限定されないがマルチプレクサ６０−ｋなどのデータソースからデータを受信する。第２の入力インターフェイス１２４−ｋは別のデータソースからデータを受信する。好適には、マルチプレクサ６０−ｋとＴＤＭ送信器２０−ｋとの間にはインターリーブマルチプレクサ１２６−ｋが接続される。ただし必ずしもそうなるとは限らず、図６のシリアルインターフェイス１６の入力へインターリーブマルチプレクサ１２６−ｋを接続することもできる。

インターリーブマルチプレクサ１２６−ｋと、インターリーブ制御装置１５０−ｋと、検索ユニット１４０−ｋは、第１または第２の入力インターフェイス１２４−ｋ及び１２６−ｋからのデータ選択を促進する。

ＴＤＭライン９−ｋは、インターリーブマルチプレクサ１２６−ｋと、インターリーブ制御装置１５０−ｋと、検索ユニット１４０−ｋとを含む回路に関連付けられているが、必ずしもこれに限定されない。インターリーブコマンド記憶ユニット１３０−ｋは、複数データソース間の複数の選択に関係するインターリーブコマンドを格納でき、インターリーブマルチプレクサ１２６−ｋは、複数の出力と複数の入力とを有する多重化回路に置き換えることができる。

インターリーブコマンド記憶ユニット１３０−ｋは、複数のインターリーブコマンド情報行を含む二次元のインターリーブコマンド情報配列を格納するように構成される。各行は、複数のＴＤＭタイムスロットに関連付けられたインターリーブコマンドを含む。

本発明者らが使った３２＊３２ビットインターリーブコマンド記憶ユニット１３０−ｋは各々３２ビットからなる３２行を含み、各ビットは、第１の入力インターフェイス１２２−ｋで受信するデータと第２の入力インターフェイス１２４−ｋで受信するデータのどちらを選択するかを指示する。なお、１つのＴＤＭチャネルにつき複数のビットを割り当てることも可能である。複数の多重化決定につき複数のビットを割り当てる場合は特に、二次元配列を使って複数の多重化決定を同時に制御することができる。

検索ユニット１４０−ｋは、インターリーブコマンド記憶ユニット１３０−ｋからインターリーブコマンド情報行を検索するように構成される。これは、インターリーブ決定の対象となるＴＤＭチャネルの数を指示するアクセスアドレス１４８を受信または生成するように構成される。アクセスアドレス１４８は行選択部分１４８−１と行間オフセット部分１４８−２とを含む。行選択部分１４８−１はインターリーブコマンド記憶ユニット１３０−ｋへ送信されてインターリーブコマンド行を検索するために使われ、行間オフセット部分１４８−２はインターリーブコマンド行の中でビットを選択するために使われる。

本発明の一実施形態によると、インターリーブコマンド行は３２ビットを含む。ある特定のＴＤＭチャネルに関連付けられたデータが、第１の入力インターフェイス１２２−ｋから提供されるか、それとも第２の入力インターフェイスから提供されるかは、行の中でのビットの位置と値とによって決まる。

例えば、第１の行の中で（行選択部分の値はゼロ）、第５、第１０、及び第１８のビットが設定されているなら、第５、第１０、及び第１８のＴＤＭチャネルに関連付けられたデータが第２の入力インターフェイス１２６−ｋから提供されることになる。

好都合なことに、インターリーブ制御装置１５０−ｋは、復号装置１５２−ｋと、ビット単位のＡＮＤ演算を実行する比較装置１５４−ｋとを含む。復号装置１５２−ｋは、行間オフセットを（平常）バイナリ形式からインターリーブコマンド行の形式に復号化する。

表１は、代表的なインターリーブコマンド情報行と、行間オフセットと、復号済みの行間オフセットと、これらの値の様々な比較結果の様々な例を示す。
説明を簡潔にするため、これらの３２ビット長変数の２つの最下位バイトだけを示す。「一致」は、インターリーブコマンド行と復号済み行間オフセットの両方で２つの「１」ビットが同じ位置で見つかったことを意味する。

最初の３つのインターリーブコマンド行は、第１及び第７のＴＤＭチャネルに関連するデータが第２のデータインターフェイス１２４−ｋから提供されるべきことを意味する。第４〜第７までのインターリーブコマンド行は、第１〜第４までのＴＤＭチャネルに関連するデータが第２のデータインターフェイス１２４−ｋから提供されることを意味する。一致がある場合は第２のデータインターフェイス１２４からデータを提供する。

好都合なことに、比較装置１５４−ｋは、中間結果をそれぞれ提供する複数のＡＮＤ論理ゲートを含み（インターリーブコマンド行の各ビットにつきＡＮＤゲートを割り当てる）、ここでＡＮＤ論理ゲートは、一致結果を提供するため１つのＯＲゲートへ接続される。３２ビット行を使用する場合、３２のＡＮＤゲートと１つのＯＲゲートとがある。

好都合なことに、検索ユニット１４０−ｋで使用する検索アドレス１４８は、現在のＴＤＭタイムスロットで送信されている（または送信されようとしている）ＴＤＭチャネル番号を表す。

好都合なことに、第１及び第２の入力インターフェイス１２２−ｋ及び１２４−ｋは、他方の入力インターフェイスが選択されるときに高インピーダンス状態に入るように構成される。本発明の別の実施形態によると、装置１０は追加の回路を含み、これは、別のＴＤＭラインに関連しうる他のデータソースのインターリーブプロセスを管理する。Ｋ本のＴＤＭラインがある場合、最高Ｋ個の異なる回路が存在し得る。

当業者なら、データ切り替え回路をわずかに調整することによりデータ逆インターリーブ操作を実行したり、受信器のクロック信号を選択的に制御できることを理解し得る。
例えば、データ逆インターリーブ回路は複数の出力と１つの入力とを有し、データインターリーブ装置１４−ｋは２つの入力（１２４及び１２６）とＴＤＭ送信器へ接続された１つの出力とを含む。加えてマルチプレクサ１２６−ｋは逆マルチプレクサに置き換えることができる。インターリーブ記憶ユニット１３０−ｋ等の記憶ユニットは、二次元配列に構成された逆インターリーブ情報を格納する。従って、１つの入力で提供されるデータは逆インターリーブでき、逆インターリーブ情報の内容に応じて複数のデータ出力のいずれか一つに受信データの一部を提供できる。

本発明のもうひとつの実施形態によると、受信器は、クロック信号を選択的に受信するためにデータインターリーブ回路を利用する。したがって受信器は二次元データ関連情報配列を格納でき、データは第１の入力へ向けられ、これはクロック信号の受信が選択されることを可能にし、受信データが受信器へ向けられない場合、一定値信号（これは実際にはクロック信号を凍結する）が提供される。この場合はデータではなく（一定値の）クロック信号が選択される。

好都合なことに、装置１０は少なくとも１つの追加データインターリーブ装置を、例えばデータインターリーブ装置１４−ｊ（インデックスｊはインデックスｋと異なる）をさらに含み、これは別のＴＤＭ送信器２０−ｊへ接続され、第２のインターリーブコマンド記憶ユニット１３０’と、第２の検索ユニット１４０’と、第２のインターリーブ制御装置１５０’とを含む。これらのコンポーネントはＴＤＭ送信器２０−ｋと、インターリーブコマンド記憶ユニット１３０−ｋと、検索ユニット１４０−ｋと、インターリーブ制御装置１５０−ｋとにそれぞれ相当する。

図５は、本発明の一実施形態によるデータ逆インターリーブ装置１４”−ｋを示す。
データインターリーブ装置１４−ｋがインターリーブを実行するのに対し、データ逆インターリーブ装置１４”−ｋは逆インターリーブを実行する。

装置１０はデータ逆インターリーブ装置１４”−ｋを含み、このデータ逆インターリーブ装置は、データを受信するように構成された受信器２１−ｋを含む。装置１０はさらに、（ｉ）第１のデータターゲットと第２のデータターゲットとへ情報を提供するように構成された第１及び第２の出力インターフェイス１２２”−ｋ及び１２４”−ｋと、（ｉｉ）複数のＴＤＭタイムスロットに関連付けられた逆インターリーブコマンドをそれぞれの行に含む複数の逆インターリーブコマンド情報行を含む二次元逆インターリーブコマンド情報配列を格納するように構成された逆インターリーブコマンド記憶ユニット１３０”−ｋと、（ｉｉｉ）逆インターリーブコマンド記憶ユニットから逆インターリーブコマンド情報を検索するように構成された検索ユニット１４０”−ｋと、検索された逆インターリーブコマンド情報に応じて、データを第１のデータターゲットへ提供するか、それとも第２のデータターゲットへ提供するかを判断するように構成された逆インターリーブ制御装置１５０”−ｋとを含む。この判断は、インターフェイス１２４”及び１２６”のいずれか一方へ選択的にデータを提供するデマルチプレクサ１２６”−ｋに影響する。

好都合なことに、検索ユニット１４０”−ｋは、逆インターリーブコマンド記憶ユニット１３０”から逆インターリーブコマンド情報行を検索するように構成される。
好都合なことに、検索ユニット１４０”は、行選択部分と行間オフセット部分とを有する検索アドレスによって逆インターリーブコマンド記憶ユニット１３０”にアクセスするように構成される。

図６は、本発明の別の実施形態によるシリアルインターフェイス１６を示す。
シリアルインターフェイス１６はモジュール方式で設計され、既存の制御装置で別のデータソースからの送信を制御することにより、あるいは新たなクロック領域に属するデータソースを管理できる新たな制御装置を追加することにより、追加のデータソースに対処するよう容易に構成できる。

これらのデータソースは、データインターリーブ装置１４−ｋ、１４−ｊ等のデータインターリーブ装置、通信制御装置１３、その他を含むことができる。
シリアルインターフェイス１６は複数の出力を通じて複数のラインへデータを出力する。これは、１つ以上の出力等で様々なタイプのデータを多重化できる。

シリアルインターフェイス１６は、送信スケジュール記憶ユニット２１０と、第１の中間格納ユニット２２０と、第２の中間格納ユニット２３０と、送信格納ユニット２４０と、マルチプレクサ２５０と、制御装置２６０から２８０とを含む。

シリアルインターフェイス１６の出力は送信格納ユニット２４０の出力である。これは物理層ユニット８８１へ接続され、物理層装置は図７の第１の通信チャネル９０１へ接続される。シリアルインターフェイス１６は１つ以上のライン上で多数の通信制御装置からデータを集約し、これはＴＤＭラインと呼ぶことができ、ただしこのラインは、実際には複数のＴＤＭラインに向けられたデータを集約する。

マルチプレクサ２５０の出力は送信格納ユニット２４０の入力へ至り、マルチプレクサ２５０の２つの入力はそれぞれ第１及び第２の中間格納ユニット２２０及び２３０へ接続される。送信格納ユニット２４０のクロック制御は、送信周波数Ｆｔｘを有する送信クロック信号ＣＬＫＴＸによって行われる。

マルチプレクサ２５０はタイミング制御装置２８０によって制御され、このタイミング制御装置は、マルチプレクサ２５０を通じて送信格納ユニット２４０へデータを提供する中間格納ユニットがどれなのかを判断する。

第１のデータソース群（包括的に１７と表記する）と第１の中間格納ユニット２２０との間には第１の制御装置２６０が接続される。これらのデータソースは同じクロック信号を、すなわち第１の周波数Ｆ１を有する第１のクロック信号ＣＬＫ１を、共用する。

第２のデータソース群（包括的に１８と表記する）と第２の中間格納ユニット２３０との間には第２の制御装置２７０が接続される。これらのデータソースは同じクロック信号を、すなわち第２の周波数Ｆ２を有する第２のクロック信号ＣＬＫ２を、共用する。

Ｆ１とＦ２はＦｔｘより高い。好適には、Ｆ１とＦ２は、少なくとも２＊Ｆｔｘより高い。本発明者らは、Ｆ１及びＦ２とＦｔｘとの間に４：１の比率を使った。このクロック周波数の違いにより、装置１０は中間データ格納ユニットが空になった後にデータをプリフェッチでき、さらに次の送信サイクルの前にこのプリフェッチしたデータを安定化させることができる。通信制御装置１９は第１の物理層ユニット８８１へ接続される。

好適には、第１のクロック周波数は第２のクロック周波数と異なる。好適には、安定化期間は中間格納ユニットの保持及び準備時間に対応する。
周波数の不一致により、送信セクション（少なくとも送信格納ユニット２４０を含む）は面倒な同期作業を行わずに中間格納ユニットからデータを抽出できることを保証する。

制御装置２８０はＣＬＫ１と、ＣＬＫ２と、ＣＬＫＴＸとを受信し、抽出操作とプリフェッチ操作の時間調整を行う。上述したとおり、制御装置（制御装置２６０及び２７０）は時間領域ごとに割り当てられる。したがって、部分１６の設計を大幅に変えなくても複数のデータソースを追加または削除できる。

好都合なことに、格納ユニット２２０、２３０、及び２４０は１ビット長であるため、複雑なパイプライン制御機構を設ける必要はない。
送信格納ユニット２４０へのデータ提供と、第１及び第２の中間格納ユニット２２０及び２３０へのデータプリフェッチは、送信スケジュール記憶ユニット２１０の中に格納されたＴＤＭデータフレームの送信スケジュールを表す情報に応じて行われる。

好都合なことに、制御装置２６０〜２８０は以下のタスク（ｉ）〜（ｉｉｉ）を実行するために協働する。すなわち、制御装置２６０〜２８０は、（ｉ）第１の中間格納ユニット２２０の充満レベルと送信スケジュールとに応じ、第１のデータソース群のデータソースから第１の中間格納ユニット２２０にかけてのデータセグメントのプリフェッチを制御し、（ｉｉ）第２の中間格納ユニット２３０の充満レベルと送信スケジュールとに応じ、第２のデータソース群のデータソースから第２の中間格納ユニット２３０にかけてのデータセグメントのプリフェッチを制御し、（ｉｉｉ）送信スケジュールに応じ、第１または第２の中間格納ユニット２２０，２３０から送信格納ユニット２４０にかけての安定化データセグメントの提供を制御する。

以降の例ではいくつかのプリフェッチとデータ提供とを例証する。Ｆ１はＦ２に等しく、Ｆ１＝４＊Ｆｔｘと仮定する。また、ＣＫ１とＣＬＫＴＸとの間には一つの第１クロックサイクル差があると仮定する。

送信スケジュールは、以下の列、すなわちデータソース１７−１からの２ビットと、データソース１８−４からの３ビットと、データソース１８−１からの１ビットと、データソース１７−２からの２ビットとを含むと仮定する。データソース１７−１及び１７−２は第１のデータソース群１７に属する。データソース１８−１及び１８−４は第２のデータソース群１８に属する。

表２は、一連のプリフェッチ操作と送信格納ユニット２４０へのデータ提供を示す。

図７は、本発明の一実施形態による装置１０を示す。

装置１０は、汎用プロセッサ８１２と、セキュリティエンジン８１４と、システムインターフェイスユニット８１８と、通信エンジン８００と、複数のポート（図示せず）とを含む。コンポーネント８１２、８１４、８１８、及び８００はローカルバス８１６によって互いに接続される。

汎用プロセッサ８１２は複数の実行ユニット、例えば整数ユニットと、分岐処理ユニットと、浮動小数点ユニットと、装填／格納ユニットと、システムレジスタユニットとを含むことができるが、これらに限定されない。これはまた様々なキャッシュメモリ、動的電力管理ユニット、変換索引バッファ等を含むことができる。

汎用プロセッサ８１２は装置１０を制御し、装置１０に要求される機能に応じて様々なプログラムを実行できる。汎用プロセッサ８１２はＰｏｗｅｒＰＣ（商標）系のものであってよいが、必ずしもこれに限定されない。

セキュリティエンジン８１４は、暗号化に基づく機構等を含むが、様々なセキュリティ機構を適用できる。
装置１０は複数の記憶ユニットとその他のコンポーネントへ接続される。システムインターフェイスユニット８１８はこれらのコンポーネントを連係させる。システムインターフェイスユニット８１８は、外部メモリ制御装置、外部ＤＤＲインターフェイスユニット、ＰＣＩブリッジ、ローカルバス、バスアービトレイタ、デュアルＵＡＲＴユニット、デュアルＩ^２Ｃユニット、４チャネルＤＭＡ制御装置、割り込み制御装置等のうちいくつかを含むことがある。なお、他のインターフェイスコンポーネントを使用することもできる。

通信エンジン８００は、異なる通信プロトコルに従って作動する複数の通信ポートを管理できる汎用性の高い通信コンポーネントである。
本発明の一実施形態によると、複数のハードウェアバッファは同じ第１の記憶ユニットを共用する。この第１の記憶ユニットは通常、１ハードウェアバッファにつき少なくとも１つの仮想バッファを格納する。

通信エンジン８００はタイプが異なる複数の通信制御装置を含む。それぞれの通信制御装置は１つ以上の通信チャネルを管理できる。好適には、それぞれの通信チャネルに１つの仮想バッファが関連付けられる。１つの双方向通信チャネルは、受信通信チャネルと送信通信チャネルとの組み合わせとみなされる。かかる通信チャネルは、独自の情報転送制御装置、仮想バッファ、ハードウェアバッファ等をそれぞれ有することができる。

１つの情報転送制御装置によって１つ以上の通信チャネルを制御できるが、必ずしもこれに限定されない。
通信エンジン８００は、２つのＲＩＳＣプロセッサ８２２及び８２４と、第２レベルＤＭＡ制御装置８２６と、共用データＲＡＭ記憶ユニット８３０と、共用命令ＲＡＭ記憶ユニット８３２と、スケジュール装置８３４と、２つの第１レベルＤＭＡ制御装置８３６及び８３６と、第２の記憶ユニット８４０と、ＵＣＣ１〜ＵＣＣ８（８４２，８４４，８４６，８４８，８５０，８５２，８５４，８５６）と表記する８個のユニバーサル通信制御装置と、１つのマルチチャネル通信制御装置１９と、２つのシリアル通信制御装置ＳＰ１（８６０）及びＳＰ２（８６２）と、２つのシリアルインターフェイス１６及び１６’とを含む。なお、ポート、タイムスロット割り当て装置等の非限定的な種々のコンポーネントも更に含まれるが、説明を簡潔にするために省略されている。

第１のＲＩＳＣプロセッサ８２２は、ＵＣＣ１（８４２）と、ＵＣＣ３（８４６）と、ＵＣＣ５（８５０）と、ＵＣＣ７（８５７）と、ＭＣＣ１９と、ＳＰＩ１（８６０）と、スケジュール装置８３４と、共用命令ＲＡＭ記憶ユニット８３２と、共用データＲＡＭ記憶ユニット８３０とに接続される。スケジュール装置８３４は第１のＲＩＳＣプロセッサ８２２へのアクセスを管理する。

第２のＲＩＳＣプロセッサ８２４は、ＵＣＣ２（８４４）と、ＵＣＣ４（８４８）と、ＵＣＣ６（８５２）と、ＵＣＣ８（８５６）と、ＳＰＩ２（８６２）と、スケジュール装置８３４と、共用命令ＲＡＭ記憶ユニット８３２と、共用データＲＡＭ記憶ユニット８３０とに接続される。スケジュール装置８３４は第２のＲＩＳＣプロセッサ８２４へのアクセスを管理する。

第１レベルＤＭＡ制御装置８３６及び８３８は、共用データＲＡＭ記憶ユニット８３０と、様々な通信制御装置の中にある情報転送制御装置（図示せず）とに接続される。
通信制御装置ＵＣＣ１〜ＵＣＣ８（８４２−８５６）、ＭＣＣ１９、及びＳＰＩ１〜ＳＰＩ２（８６０，８６２）の各通信制御装置は、送信経路と受信経路とを含む。

好適には、ＵＣＣは、以下の通信プロトコル及びインターフェイスを（すべて同時にではなく）サポートする。例えば、１０／１００Ｍｂｐｓイーサネット、１０００Ｍｂｐｓイーサネット、ＩＰｖ４及びＩＰｖ６、ＵＴＯＰＩＡインターフェイス経由でＡＴＭプロトコルを使用するＬ２イーサネット交換、様々なタイプのＨＤＬＣ、ＵＡＲＴ、及びＢＩＳＹＮＣなどである。

好適には、ＭＣＣ１９は、２５６のＨＤＬＣまたは透過チャネル、１２８のＳＳ＃７チャネル、または１つ以上のＴＤＭインターフェイスへ多重化できる複数のチャネルをサポートする。

加えて通信エンジン８００は制御装置（図示せず）と割り込みユニットを含むことができ、これは通信エンジンの各種コンポーネントの調整を図るほか、通信エンジン８００が汎用プロセッサ８１２、セキュリティエンジン８１４、及びシステムインターフェイスユニット８１８と通信できるようにする。

好適には、一群の通信制御装置は１つの第１レベルＤＭＡ制御装置へ接続されるが、必ずしもこれに限定されない。例えば第１レベルＤＭＡ制御装置８３６は通信制御装置ＵＣＣ１、ＵＣＣ３、ＵＣＣ５、ＵＣＣ７、ＭＣＣ１、及びＳＰＩ１に対処し、第１レベルＤＭＡ制御装置３３８は通信制御装置ＵＣＣ２、ＵＣＣ４、ＵＣＣ６、ＵＣＣ８、及びＳＰＩ２に対処する。

情報フレーム送信器は第１及び第２の物理層ユニット８８１及び８８２の中にＰＨＹ層送信器を含み、さらにＭＡＣ層送信器を含むことができる。ＭＡＣ層送信器は、ＵＣＣ１〜ＵＣＣ８（８４２〜８５６）の各ユニバーサル通信制御装置の一部を形成する。第１及び第２の通信インターフェイス１６及び１６’も情報フレーム送信器の一部とみなすことができる。

図８は、本発明の一実施形態によるデータを送信する方法３００を示す。
方法３００は、ＴＤＭライン群を形成する多数のＴＤＭラインを受信または設定する段階３１０で始まる。ＴＤＭライン群は稼動ＴＤＭライン、すなわち送信シーケンスに参加するＴＤＭラインを含む。なお、このほかに、送信シーケンスに参加しないＴＤＭラインも含まれる。これらのＴＤＭラインは非稼動ＴＤＭラインと呼ぶこともある。稼動ＴＤＭラインの数（ならびに必要に応じこれの識別情報）は、ユーザが設定可能である。これは通常、方法３００を実行した装置の接続性に対応するものであり、あるいは、これとは別に、またはこれに加えて、その装置によって実行されるアプリケーションまたはタスクに対応するものである。

稼動ＴＤＭラインの数は、方法３００を繰り返すたびに変更することができる。この数を変更することにより、方法３００のスキャン段階も変化する。
通常、段階３１０は特定の送信セッションのときに参加するＴＤＭラインを選択することを含む。この選択は、可能なＴＤＭラインのサブセットを選択することを、または全てのＴＤＭラインを選択することを含み得る。

好適には、段階３１０の後には段階３１５が続き、ＴＤＭライン数に応じてラインシフト装置配列を形成する多数のラインシフト装置を設定する。配列を形成するラインシフト装置は稼動ラインシフト装置と呼ばれ、その配列に含まれないラインシフト装置は非稼動ラインシフト装置とも呼ばれる。通常、全ての稼動ＴＤＭラインには同数のラインシフト装置が対応する。

例えば、Ｇ個のラインシフト装置からなるラインシフト装置群があって、Ｋ個の稼動ＴＤＭラインがあると仮定すると、それぞれのＴＤＭラインはｎ個のラインシフト装置によって処理され、ラインシフト装置配列のサイズはＲ（Ｒはｎ＊Ｋに等しい）になり、ここでＲはＧ以下であり、（ｎ＋１）＊ＫはＧより大きい。数学的形式ではｎ＊Ｋ≦Ｇ＜（ｎ＋１）＊Ｋとなる。

稼動ＴＤＭラインとこれらのＴＤＭラインへデータセグメントを提供するために使われる様々なデータ経路との間にはシンプルなレジデュアルフリーマッピングがあるため、この割り当ては方法３００の制御方式を簡素化する。

段階３１５の後には段階３３０が続き、少なくとも第１の記憶ユニットをスキャンして、複数のタイムスロットを各々含む複数のＴＤＭタイムフレームの設定に応じて複数のＴＤＭチャネルに関連付けられたデータセグメントを検索する。好適には、スキャンは１つ以上のカウンタを使って行われる。なお、設定は、稼動ＴＤＭリンク上に広がる稼動チャネルの数を設定することによって行われる。

好適には、スキャンはＴＤＭライン群に属するＴＤＭラインの数に応じたスキャン間隔でスキャンすることを含む。
段階３３０の後には段階３３６及び３４０が続く。段階３３６では、ラインシフト装置配列の空きレベルに応じてスキャンを繰り返す。したがって、ラインシフト装置が空なら、特に全てのラインシフト装置が空なら、第１の記憶ユニットから新規データを検索できる。好適には、記憶ユニットはカウンタによってスキャンされ、繰り返しにあたってはこのカウンタをリセットする。新規データの要請もまた、所要のシステムクロック比とサービス品質に従いデータバッファに依拠することがある。要請はバッファに余裕ができ次第行うことができる。

段階３４０では、検索したデータセグメントをラインシフト装置配列へ送信する。段階３４０では、ラインシフト装置配列の中にある一連のラインシフト装置へ一連の検索データセグメントを送信する。この段階の後には、データ要請を発生させるオプション段階を続けることもできる。

段階３４０の後には段階３６０が続き、複数のＴＤＭラインへ複数のデータセグメントを並行して提供するべく、設定に応じて、ラインシフト装置配列から提供されるデータセグメントを多重化する。例えば、Ｋ本のＴＤＭラインが稼動するなら、別々のラインシフト装置からＫ個のデータセグメントを並行して送信できる。

好適には、段階３６０は、複数のマルチプレクサの選択された入力をスキャンする段階３６２を含む。例えば、（ｉ）Ｋ本の稼動ＴＤＭラインへ接続されたＫ個のマルチプレクサがあり、（ｉｉ）各ＴＤＭラインにつきｎ個のラインシフト装置が割り当てられ、（ｉｉｉ）各マルチプレクサがＧ個のラインシフト装置へ接続すると仮定する。この場合は、ある特定のＴＤＭラインに対応するｎ個の稼動ラインシフト装置へ接続されたｎ個のマルチプレクサ入力を順次スキャンすることによって、当該ＴＤＭラインへ接続されたマルチプレクサを制御する。

段階３６０の後には段階３８０が続き、ＴＤＭライン群上でＴＤＭデータフレーム群を送信する。それぞれのＴＤＭラインは１つのＴＤＭフレームを搬送するとみなすことができる。したがって、複数（Ｋ本）のＴＤＭラインを使用することにより、Ｋ個のＴＤＭフレームは互いに並行して送信される。

段階３８０の後には段階３３０へジャンプでき、さらにこれとは別に、またはこれに加えて、複数のＴＤＭタイムフレームの設定を変更する段階３９０を続けることができる。この変更は、稼動ＴＤＭラインの数（及び／または識別情報）を変更することや、ＴＤＭチャネルに割り当てるタイムスロットを変更すること等を含み得る。

本発明の一実施形態によると、送信にあたっては１つ以上のマルチプレクサから提供されるデータを別のデータソースから提供されるデータでインターリーブできる。このインターリーブは、図９の方法４００の少なくとも１つの段階で適用することもできる。

本発明のもうひとつの実施形態によると、送信にあたっては異なるクロック領域のデータソースからユニットへデータセグメントを送信し、そのユニットからＴＤＭライン上に選択されたデータセグメントを送信できる。したがって送信は、図１０の方法６００の少なくとも１つの段階をともなうことがある。

図１には方法３００の代表的実装が示されている。本発明の技術思想から逸脱することなく別の回路で方法３００を実装することもできる。
図９は、本発明の一実施形態によるデータを送信する方法４００を示す。

方法４００は、二次元インターリーブコマンド情報配列からインターリーブコマンド情報を検索する段階４４０で始まる。この二次元配列は複数のインターリーブコマンド情報行を含む。それぞれの行は、複数のＴＤＭタイムスロットに関連するインターリーブコマンドを含む。

好適には、段階４４０はインターリーブコマンド情報行を検索する段階４４４を含む。
好適には、段階４４０では行選択部分と行間オフセット部分とを含む検索アドレスによって記憶ユニットにアクセスする。

段階４４０の後には段階４６０が続き、検索したインターリーブコマンド情報に応じて、データを第１のデータソースから提供するか、それとも第２のデータソースから提供するかを判断する。

好適には、判断する段階４６０では行間オフセット部分と検索したインターリーブコマンド情報行とを比較する。
好適には、判断する段階４６０では行間オフセット部分と検索したインターリーブコマンド情報行とをビット単位で比較して中間比較結果を出し、その中間比較結果に論理ＯＲ演算を適用して比較結果を出す。

好適には、段階４６０では検索したインターリーブコマンド情報行の中でのインターリーブコマンドビットの位置と値とに応じて、データを第１のデータソースから提供するか、それとも第２のデータソースから提供するかを判断する。

好適には、インターリーブコマンド情報は１つのＴＤＭチャネル当たり１ビットを含む。このビットにより２つの異なるデータソース間での選択が可能となる。なお、Ｒ個の異なるデータソース間での選択にあたっては２^Ｒビットを使用することができる。

段階４６０の後には段階４８０が続き、時分割多重（ＴＤＭ）ライン上でデータを提供する。
段階４８０の後には、インターリーブコマンド情報の検索に使用する検索アドレスを変更し、二次元配列をスキャンするため、検索段階へジャンプする段階４９０を続ける。

好適には、方法４００では選択されていないデータソースへ結合されたインターフェースを高インピーダンス状態にするよう指示する。
本発明の一実施形態によると、複数の二次元インターリーブコマンド情報配列が提供される。それぞれの二次元配列は２つ（以上）のデータソース間の選択に使用できる。それぞれの二次元配列で１本のＴＤＭライン上での送信を制御できる。

好適には、方法４００には以下の追加のオプション段階、すなわち第２の二次元インターリーブコマンド情報配列からインターリーブコマンド情報を検索する段階４４０’と、第２の二次元配列から検索したインターリーブコマンド情報に応じて、第２のＴＤＭライン上でデータを第３のデータソースから提供するか、それとも第４のデータソースから提供するかを判断する段階４６０’と、別の時分割多重（ＴＤＭ）ライン上でデータを提供する段階４８０’とを含む。

図４には方法４００の代表的実装が示されている。本発明の技術思想から逸脱することなく別の回路で方法４００を実装することもできる。
図１０は、本発明の一実施形態によるデータを逆インターリーブする方法５００を示す。

方法５００は、ＴＤＭライン上からデータを受信する段階５２０で始まる。
段階５２０の後には段階５４０が続き、二次元逆インターリーブコマンド情報配列から逆インターリーブコマンド情報を検索する。この二次元配列は複数の逆インターリーブコマンド情報行を含む。それぞれの行は、複数のＴＤＭタイムスロットに関連付けられた逆インターリーブコマンドを含む。

好適には、段階５４０は逆インターリーブコマンド情報行を検索する段階５４４を含む。
好適には、段階５４０では行選択部分と行間オフセット部分とを含む検索アドレスによって記憶ユニットにアクセスする。

段階５４０の後には段階５６０が続き、検索した逆インターリーブコマンド情報に応じて、データを第１のデータターゲットへ提供するか、それとも第２のデータターゲットへ提供するかを判断する。

好適には、判断する段階５６０では行間オフセット部分と検索した逆インターリーブコマンド情報行とを比較する。
好適には、判断する段階５６０では行間オフセット部分と検索した逆インターリーブコマンド情報行とをビット単位で比較して中間比較結果を出し、その中間比較結果に論理ＯＲ演算を適用して比較結果を出す。

好適には、段階５６０では検索した逆インターリーブコマンド情報行の中での逆インターリーブコマンドビットの位置と値とに応じて、データを第１のデータソースへ提供するか、それとも第２のデータソースへ提供するかを判断する。

好適には、逆インターリーブコマンド情報は１つのＴＤＭチャネル当たり１ビットを含む。このビットにより２つの異なるデータ出力間での選択が可能となる。なお、Ｒ個の異なるデータ出力間での選択にあたっては２^Ｒビットを使用することができる。

段階５６０の後には、逆インターリーブコマンド情報の検索に使用する検索アドレスを変更し、二次元配列をスキャンするため、検索段階へジャンプする段階５９０を続ける。
本発明の一実施形態によると、複数の二次元逆インターリーブコマンド情報配列が提供される。それぞれの二次元配列は２つ（以上）のデータターゲット間の選択に使用できる。それぞれの二次元配列で１本のＴＤＭライン上からのデータ受信を制御できる。

図１１は、本発明の一実施形態による方法６００のフローチャートを示す。
方法６００は、ＴＤＭライン上でのデータ送信に割り当てられた複数のＴＤＭタイムスロットを含むＴＤＭデータフレームの送信スケジュールを定義する段階６１０で始まる。

段階６１０の後には段階６１５が続き、送信クロック周波数を有する送信クロック信号をＴＤＭラインへ提供し、第１のクロック周波数を有する第１のクロック信号を第１のデータソース群に属するデータソースへ提供し、第２のクロック周波数を有する第２のクロック信号を第２のデータソース群に属するデータソースへ提供する。第１のクロック周波数と第２のクロック周波数は、送信クロック周波数より高い。

段階６１５の後には段階６２０及び６３０が続く。
段階６２０では、第１の中間格納ユニットの充満レベルと送信スケジュールとに応じて、第１のデータソース群のデータソースから第１の中間格納ユニットへデータセグメントをプリフェッチする。

段階６３０では、第２の中間格納ユニットの充満レベルと送信スケジュールとに応じて、第２のデータソース群のデータソースから第２の中間格納ユニットへデータセグメントをプリフェッチする。

段階６２０及び６３０の後には段階６４０が続き、送信スケジュールに応じて、第１または第２の中間格納ユニットから送信格納ユニットへ安定化データセグメントを提供する。

好適には、提供する段階６４０では、送信クロック周波数でデータセグメントを抽出する。
段階６４０の後には段階６５０が続き、送信格納ユニットからＴＤＭライン上にデータセグメントを送信する。

図６には方法６００の代表的実装が示されている。本発明の技術思想から逸脱することなく、別の回路で方法６００を実装することもできる。
当業者は、本発明の技術思想及び範囲から逸脱しない範囲で上記説明した内容の変形、変更、及び他の実装を着想し得る。本発明は、前述した例示の説明によってではなく添付の特許請求の範囲に記載された技術思想及び範囲によって規定される。

本発明の一実施形態によるマルチチャネル通信制御装置を示す。 本発明の一実施形態による装置の一部分を示す。 本発明の一実施形態によるラインシフト装置と空き検出ユニットとを示す。 本発明の別の実施形態によるデータインターリーブ装置とその環境を示す。 本発明の一実施形態によるデータ逆インターリーブ装置とその環境を示す。 本発明の別の実施形態によるシリアルインターフェイスを示す。 本発明の一実施形態による装置を示す。 本発明の一実施形態によるデータを送信する方法を示す。 本発明の一実施形態によるデータを送信する方法を示す。 本発明の一実施形態によるデータを逆インターリーブする方法を示す。 本発明の一実施形態による方法のフローチャートを示す。

Claims (9)

1. データをインターリーブし、データを提供すること（４８０）を備える方法（４００）であって、
   ＴＤＭチャネルの数を示す検索アドレス（１４８）を受信するか、または生成すること、
   複数のＴＤＭタイムスロットに関連付けられたインターリーブコマンドをそれぞれの行に含む複数のインターリーブコマンド情報行を備える二次元インターリーブコマンド情報配列から、前記検索アドレス（１４８）に応じてインターリーブコマンド情報を検索すること（４４０）、
   検索された前記インターリーブコマンド情報に応じて、前記ＴＤＭチャネルに関連付けられたデータを第１のデータソースから提供するか、それとも第２のデータソースから提供するかを判断すること（４６０）、を備えることを特徴とする方法。
2. データインターリーブ機能を有し、データを提供するように構成された送信器（２０）を備える装置（１０）であって、
   第１のデータソースと第２のデータソースとから情報を受信するように構成された第１及び第２の入力インターフェイス（１２２、１２４）と、
   複数のＴＤＭタイムスロットに関連付けられたインターリーブコマンドをそれぞれの行に含む複数のインターリーブコマンド情報行を備える二次元インターリーブコマンド情報配列を格納するように構成されたインターリーブコマンド記憶ユニット（１３０）と、
   ＴＤＭチャネルの数を示す検索アドレス（１４８）を受信するか、または生成して、前記インターリーブコマンド記憶ユニットから前記検索アドレス（１４８）に応じてインターリーブコマンド情報を検索するように構成された検索ユニット（１４０）と、
   検索された前記インターリーブコマンド情報に応じて、前記ＴＤＭチャネルに関連付けられたデータを第１のデータソースから提供するか、それとも第２のデータソースから提供するかを判断するように構成されたインターリーブ制御装置（１５０）と、
   を備えることを特徴とする装置。
3. 前記検索ユニット（１４０）は、前記インターリーブコマンド記憶ユニット（１３０）からインターリーブコマンド情報行を検索するように構成されている、請求項２に記載の装置（１０）。
4. 前記検索ユニット（１４０）は、行選択部分と行間オフセット部分とを有する前記検索アドレスによって前記インターリーブコマンド記憶ユニット（１３０）にアクセスするように構成されている、請求項２または３に記載の装置（１０）。
5. 前記インターリーブ制御装置（１５０）は、行間オフセット部分と検索されたインターリーブコマンド情報行とを比較するように構成されている、請求項２乃至４のいずれか一項に記載の装置（１０）。
6. 前記インターリーブ制御装置（１５０）は、行間オフセット部分と検索されたインターリーブコマンド情報行とをビット単位で比較して中間比較結果を出し、前記中間比較結果に論理ＯＲ演算を適用して比較結果を出すように構成されている、請求項２乃至５のいずれか一項に記載の装置（１０）。
7. 前記インターリーブ制御装置（１５０）は、検索済みインターリーブコマンド情報行の中のインターリーブコマンドビットの位置と値とに応じて前記判断を行うように構成されている、請求項２乃至６のいずれか一項に記載の装置（１０）。
8. インターリーブコマンド情報は、１つのＴＤＭチャネル当たり１ビットからなる、請求項２乃至７のいずれか一項に記載の装置（１０）。
9. データ逆インターリーブ機能を有し、データを受信するように構成された受信器（２１−ｋ）を備える装置（１０）であって、
   第１のデータソースと第２のデータソースとへ情報を提供するように構成された第１及び第２の出力インターフェイス（１２２”、１２４”）と、
   複数のＴＤＭタイムスロットに関連付けられた逆インターリーブコマンドをそれぞれの行に含む複数の逆インターリーブコマンド情報行を備える二次元逆インターリーブコマンド情報配列を格納するように構成された逆インターリーブコマンド記憶ユニット（１３０”）と、
   ＴＤＭチャネルの数を示す検索アドレス（１４８）を受信するか、または生成して、前記逆インターリーブコマンド記憶ユニットから前記検索アドレス（１４８）に応じて逆インターリーブコマンド情報を検索するように構成された検索ユニット（１４０”）と、
   検索された前記逆インターリーブコマンド情報に応じて、前記ＴＤＭチャネルに関連付けられたデータを第１のデータターゲットへ提供するか、それとも第２のデータターゲットへ提供するかを判断するように構成された逆インターリーブ制御装置（１５０”）と、
   を備えることを特徴とする装置。