JP5129244B2 - データを切り替える方法及び装置 - Google Patents

データを切り替える方法及び装置 Download PDF

Info

Publication number
JP5129244B2
JP5129244B2 JP2009512689A JP2009512689A JP5129244B2 JP 5129244 B2 JP5129244 B2 JP 5129244B2 JP 2009512689 A JP2009512689 A JP 2009512689A JP 2009512689 A JP2009512689 A JP 2009512689A JP 5129244 B2 JP5129244 B2 JP 5129244B2
Authority
JP
Japan
Prior art keywords
data
interleave
tdm
command information
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009512689A
Other languages
English (en)
Other versions
JP2009539294A (ja
Inventor
グリックマン、エラン
アランクリー、ヤーロン
グレイゼル、アビハイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2009539294A publication Critical patent/JP2009539294A/ja
Application granted granted Critical
Publication of JP5129244B2 publication Critical patent/JP5129244B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1623Plesiochronous digital hierarchy [PDH]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

本発明はデータを切り替える装置及び方法に関する。
今日の遠隔通信でデジタルネットワークは大量の情報を運んでいる。ネットワークサービスには、例えば従来の音声電話、ファクシミリ、テレビ、音声及び映像放送、情報転送等がある。
グローバル社会では情報交換ニーズが拡大しており、既存のネットワークおよび将来のネットワークの容量を効率よく利用しなければならない。1つのネットワークに向けて異なるネットワークサービスを切り替えるマルチプレクサを用いると、どのサービスも完全に保全され、他のサービスを妨げることもない。
通信制御装置とそのコンポーネントは近い将来に低価格化が進むに違いないが、サポートするデータソース数の激増と通信レートの上昇にも対処し、ダイナミックな通信シナリオに効率よく適応しなければならない。
より多くの通信チャネルをサポートし、複雑で場所をとるコンポーネントを使わずに多重化操作を効率的に実行する必要性が高まっている。
また、設計されたコンポーネントの大部分を再利用できるようにするため、通信制御装置および通信制御装置のコンポーネント(シリアルインターフェイスを含む)をモジュール方式で設計する必要性が高まっている。
添付の特許請求の範囲に記載されたデータを切り替える装置及び方法。
本発明は、以下の詳細な説明及び添付の図面によって、よりよく理解される。
添付の図面に示す本発明の実施形態は、多数のデータソースから提供されるデータのインターリーブを可能にする方法及び装置を提供する。インターリーブは、二次元配列に格納されたインターリーブコマンド情報に応じて行われる。配列の各行は、個別のチャネルに関係するインターリーブコマンド情報を含む。有利なことに、多数のTDMチャネルやその他のデータソースがインターリーブにかかわる場合は特に、この二次元配列の使用により、インターリーブ情報の格納に要する記憶装置のサイズが大幅に低下する。
図1は、本発明の一実施形態による通信制御装置19を示す。
通信制御装置19は装置10に含まれる。装置10は1つ以上の集積回路を含む。
通信制御装置19は、(i)一群のTDMライン9−1〜9−K(包括的に9と表記する)上で一群のデータフレームを送信するように構成された複数の時分割多重(TDM)送信器(包括的に20と表記する)と、(ii)複数のタイムスロットを各々含む複数のTDMタイムフレームの定義を決定または受信するように構成された制御装置30と、(iii)一群のラインシフト装置50’と、(iv)設定されたTDMタイムフレームに応じて少なくとも第1の記憶ユニット(DMA制御装置12へ接続された記憶ユニット11等)をスキャンして複数のTDMチャネルに関連付けられたデータセグメントを検索し、検索されたデータセグメントをラインシフト装置の配列50へ送信するように構成されたデータ検索装置40とを含む。データセグメントは、最小TDMタイムスロット中に設定できる一定量のデータである。これによりTDMフレームの細かさが決まる。一群のラインシフト装置50’はラインシフト装置の配列50を含むほか、追加のラインシフト装置を任意に含むことがある。配列50は稼働ラインシフト装置を、すなわち現在の送信セッションに参加するラインシフト装置を、含む。追加のラインシフト装置(追加ラインシフト装置とも呼ぶ)は、他の通信セッション中に動作させることができる。例えば図1を参照し、ラインシフト装置の配列50はラインシフト装置50−1〜50−Rを含み、追加ラインシフト装置は追加ラインシフト装置50−(R+1)〜50−(R+D)を含む。群50’には全てのラインシフト装置(追加ラインシフト装置を含む)が含まれる。通信制御装置19はまた、(v)複数のデータセグメントを並行して複数のTDM送信器20に提供するべく、ラインシフト装置の配列から提供されるデータセグメントを多重化するように構成された複数のマルチプレクサ60を含む。複数のマルチプレクサは複数の稼動マルチプレクサ(マルチプレクサ60−1〜60−K等)のほかに、マルチプレクサ60−(K+1)等、追加のマルチプレクサを任意に含む。通信制御装置19はまた、(vi)包括的に90と表記する複数のデータバッファを含む。例えば図1では、R個の稼動データバッファ(データバッファ90−1〜90−R)とD個の追加データバッファ90−(R+1)〜90−(R+D)がある。通信制御装置19はまた、(vii)第1のクロック信号(システムクロック信号)をラインシフト装置の配列50と複数のマルチプレクサ60へ提供し、且つ少なくとも1つの別のクロック信号(TCクロック信号)を複数のTDM送信器20へ提供するように構成された少なくとも1つのクロック信号供給装置70と、(viii)複数のマルチプレクサ60のうちの選択された入力をスキャンするように構成された複数のマルチプレクサスキャナ62と、(ix)複数のマルチプレクサスキャナ62に同期するデータ検索カウンタ32とを含む。
場合によっては全てのラインシフト装置、データバッファ、および/またはマルチプレクサが稼動することもある。
好都合なことに、通信制御装置19は一群のTDMラインを形成する多数のTDMラインを受信または設定するように構成される。TDMラインは現在の送信セッションに参加し、稼動TDMラインと呼ぶこともできる。この設定はユーザによって行われ、装置10等によって実行される特定のタスクまたはアプリケーションに関連付けることができる。
好都合なことに、通信制御装置19はTDMライン数に応じてラインシフト装置の配列50を形成する多数のラインシフト装置を設定するように構成される。好都合なことに、一群のラインシフト装置50’はG個のラインシフト装置を含み、K個の稼動TDMラインがある。すなわち、ラインシフト装置の配列50はR=n*K個のラインシフト装置を含む。ここでnは正の整数であり、n*KはG以下であり、(n+1)*KはGより大きい。
それぞれのラインシフト装置(総じて50−rと呼ぶ)の前にデータバッファ(総じて90−rと呼ぶ)が位置している。本発明者らは、一度に2つのデータセグメントを格納できるデータバッファを使った。2つのデータセグメントは2つのTDMタイムスロットの中で送信できる。
好都合なことに、データ検索装置40はTDMライン数に応じたスキャン間隔で少なくとも第1の記憶ユニットをスキャンするように構成される。このスキャン間隔は通常、稼動TDMライン数に正の整数を掛けたものに等しい。よって、7本の稼動TDMラインがあって、使用可能なラインシフト装置が32個あるなら、28個のラインシフト装置だけが稼動し、スキャン間隔は28になりうる。2データセグメント長のラインシフト装置を使った場合、スキャン間隔は実際には56(28に2を掛けたもの)となる。
装置10は、その他のTDMタイムフレーム数や稼動TDMライン数とすることもできる。
図2は、本発明の一実施形態による装置10の一部分13を示す。
部分13は、ラインシフト装置50−1〜50−Rの配列50と、データバッファ90−1〜90−Rの配列と、データインターフェイス182と、複数のマルチプレクサ60と、複数のマルチプレクサスキャナ62と、リミットレジスタ34を含む制御装置30と、書き込みカウンタ32と、データ要請ユニット36とを含む。この部分13とは別途、ホストTDMチャネル数レジスタ172とホストカウンタ174とが設けられている。
ホストTDMチャネル数レジスタ172は、送信セッション中にTDMチャネルデータを提供することが見込まれるTDMチャネルの数(Q)を格納する。
この数(Q)はチャネルカウンタ174へ提供され、チャネルカウンタは各スキャン期間中にQ通りのチャネルを順次スキャンする。ひとたびQ個のTDMチャネルがスキャンされると、シーケンスは再び始まる。スキャンは、K本のTDMラインで送信されるべきTDMフレームに依拠する。
データ要請ユニット36から到来するデータ要請は、TDMフレームの構造に依拠する。必要チャネル数を指示するためチャネルカウンタ174を使用するが、カウンタそのものはTDMフレームに依拠する。
チャネルカウンタ174は、マルチプレクサスキャナ62やデータ検索カウンタ32等、様々なカウンタと同期する。よって、TDMチャネルデータを格納し得る記憶ユニット(記憶ユニット11等)をチャネルカウンタ174が繰り返しスキャンしている間、書き込みカウンタ32とデータインターフェイス182はデータバッファ90−1の配列をスキャンし、マルチプレクサスキャナ62はマルチプレクサ60の選択された入力をスキャンする。
これらのスキャナのスキャン間隔は互いに異なり、マルチプレクサスキャナ62−kのスキャン間隔はnであり(1つのTDMライン当たりn個のラインシフト装置を割り当てる場合)、データ検索カウンタ32のスキャン間隔はR*jであり(R個の稼動データバッファがあって、それぞれのデータバッファがj個のデータセグメントを受け付けることができる場合)、チャネルカウンタ174のスキャン間隔はQである。
リミットレジスタ34は、R*jに等しい数S(S=R*J)を格納する。ホストバス102からデータインターフェイス182へ提供されるデータセグメントをデータバッファ90−1〜90−Rの異なるデータバッファへ送信するため、書き込みカウンタ32は1〜Sまで繰り返し計数するように構成される。もしもそれぞれのデータバッファで2つのデータセグメントを格納できるなら、最初の2データセグメントはデータバッファ90−1へ送信され、次の2データセグメントはデータバッファ90−2へ送信され、最終的には(2R−1)番目と2R番目のデータセグメントがデータバッファ90−Rへ送信される。
ホストバス102はデータセグメント幅であり、データバッファは2データセグメント幅であると仮定する。データセグメントがVビットを含むと仮定するなら、データバッファとラインシフト装置は2*Vビット長となる。ホストバス102はV+nビット幅であり、nは制御ビットであり、データ検索装置40から各データバッファに至るバスと、各データバッファと各ラインシフト装置との間のバスも同様である。ラインシフト装置は受信したデータセグメントを連続するデータストリームに変換する。
なお、稼動TDMラインの数が変わる場合(Kが変わる場合)、稼動データバッファの数と稼動ラインシフト装置の数(ラインシフト装置配列とデータバッファ配列のサイズ)も相応に変えることができる。
例えば本発明者らは、32個からなるラインシフト装置群を使った。Kが1、2、4、8、16、または32に等しい場合、32個のデータバッファと32個のラインシフト装置はすべて稼動する。Kが3、5、または6に等しい場合、30個のデータバッファと30個のラインシフト装置だけが稼動する。Kが7に等しい場合、28個のバッファと28個のラインシフト装置だけが稼動する。
データ要請ユニット36は、カウンタ32とリミットレジスタ34との中に格納された値を比較できるほか、稼動ラインシフト装置から空き指示を受け取ることができる。データ要請ユニット36は、書き込みカウンタ32に格納された値とリミットレジスタ34に格納された値(R)との差(差がある場合)とこれらの空指示とに従い、新規データを受け取るための要請を送信する。この要請はホストに送られる。
図3は、本発明の一実施形態によるラインシフト装置50−rと空き検出ユニット52−rとを示す。
インデックスrは1からRの範囲に及ぶ。
ラインシフト装置50−rは、対応するデータバッファ90−rから(パラレル入力50、1−rを通じて)V個のビットを並行して受信する。マルチプレクサ60−rへデータを提供するラインシフト装置として選ばれたラインシフト装置は、これらのビットを(シリアル出力50、3−rを通じて)マルチプレクサ60−rへ連続的に出力する。
空き検出ユニット52−rは、当技術分野で公知の様々なやり方で実装できる。例えば、ラインシフト装置50−rがデータの出力を始めてからVサイクル後に空になったことを伝えることができるカウンタをこれに盛り込むことができる。フラグ方式機構を取り入れることもできる。Weitsらの米国特許第6771630号には、かかるフラグ方式機構が説明されている。フラグ方式機構では、ラインシフト装置から連続データビットが出力されるときに所定のビット列を挿入する。
例えばラインシフト装置が(V+1)個のビットを有し、データセグメントの長さがVビットで、ラインシフト装置が右から左にかけて空くと仮定する。ラインシフト装置の第2ビットから第(V+1)ビットにはデータが書き込まれ、ラインシフト装置50−rの第1ビット(LSB:最下位ビット)には(シリアル入力50、5−rを通じて)「1」が書き込まれる。この後に続くV回のクロックサイクルのたびにデータは左へ移され、LSBには「0」ビット列が供給される。したがってラインシフト装置50−rはVクロックサイクル後に、「1」とその後に続くV個の「0」ビットを含む列を格納することになる。(例えばパラレル出力50、4−rを通じてラインシフト装置50−rの内容を監視することにより)この列が検出されると、空き検出ユニット52−rはラインシフト装置50−rの空きを指示する。当業者ならほかのビットを挿入できることを理解するであろう。例えば、検出対象の列には1つの「0」ビットとその後に続くV個の「1」ビットを含めることができる。もうひとつの例として、多数のビットをフラグに含めることができる。
クロック信号はラインシフト装置50−rの入力50、2−rを通じて供給される。装置10の各種コンポーネントには同じクロック信号を供給できる。好都合なことに、このクロック信号(システムクロック信号とも呼ぶ)はTDMラインへ提供されるクロック信号(Txクロック信号とも呼ぶ)と異なる。
図4は、本発明の別の実施形態によるデータ切り替え回路14−kとその環境を示す。
説明を簡潔にするため、データ切り替え回路はデータインターリーブ装置であると仮定する。
データインターリーブ装置14−kとその環境は装置10の一部である。データインターリーブ装置14−kはデータインターリーブ操作を実行する。
データインターリーブ装置14−kはTDM送信器20−kに接続されるとともに、第1の入力インターフェイス122−kと、第2の入力インターフェイス124−kと、インターリーブマルチプレクサ126−kと、インターリーブコマンド記憶ユニット130−kと、検索ユニット140−kと、インターリーブ制御装置150−kとを含む。
検索ユニット140−kと、インターリーブコマンド記憶ユニット130−kと、インターリーブ制御装置150−kは互いに接続される。インターリーブ制御装置150−kはさらに、インターリーブマルチプレクサ126−kの制御入力へ接続される。インターリーブマルチプレクサ126−kの2つの入力は第1及び第2の入力インターフェイス122−k及び124−kへ接続される。
第1の入力インターフェイス122−kは、これに限定されないがマルチプレクサ60−kなどのデータソースからデータを受信する。第2の入力インターフェイス124−kは別のデータソースからデータを受信する。好適には、マルチプレクサ60−kとTDM送信器20−kとの間にはインターリーブマルチプレクサ126−kが接続される。ただし必ずしもそうなるとは限らず、図6のシリアルインターフェイス16の入力へインターリーブマルチプレクサ126−kを接続することもできる。
インターリーブマルチプレクサ126−kと、インターリーブ制御装置150−kと、検索ユニット140−kは、第1または第2の入力インターフェイス124−k及び126−kからのデータ選択を促進する。
TDMライン9−kは、インターリーブマルチプレクサ126−kと、インターリーブ制御装置150−kと、検索ユニット140−kとを含む回路に関連付けられているが、必ずしもこれに限定されない。インターリーブコマンド記憶ユニット130−kは、複数データソース間の複数の選択に関係するインターリーブコマンドを格納でき、インターリーブマルチプレクサ126−kは、複数の出力と複数の入力とを有する多重化回路に置き換えることができる。
インターリーブコマンド記憶ユニット130−kは、複数のインターリーブコマンド情報行を含む二次元のインターリーブコマンド情報配列を格納するように構成される。各行は、複数のTDMタイムスロットに関連付けられたインターリーブコマンドを含む。
本発明者らが使った32*32ビットインターリーブコマンド記憶ユニット130−kは各々32ビットからなる32行を含み、各ビットは、第1の入力インターフェイス122−kで受信するデータと第2の入力インターフェイス124−kで受信するデータのどちらを選択するかを指示する。なお、1つのTDMチャネルにつき複数のビットを割り当てることも可能である。複数の多重化決定につき複数のビットを割り当てる場合は特に、二次元配列を使って複数の多重化決定を同時に制御することができる。
検索ユニット140−kは、インターリーブコマンド記憶ユニット130−kからインターリーブコマンド情報行を検索するように構成される。これは、インターリーブ決定の対象となるTDMチャネルの数を指示するアクセスアドレス148を受信または生成するように構成される。アクセスアドレス148は行選択部分148−1と行間オフセット部分148−2とを含む。行選択部分148−1はインターリーブコマンド記憶ユニット130−kへ送信されてインターリーブコマンド行を検索するために使われ、行間オフセット部分148−2はインターリーブコマンド行の中でビットを選択するために使われる。
本発明の一実施形態によると、インターリーブコマンド行は32ビットを含む。ある特定のTDMチャネルに関連付けられたデータが、第1の入力インターフェイス122−kから提供されるか、それとも第2の入力インターフェイスから提供されるかは、行の中でのビットの位置と値とによって決まる。
例えば、第1の行の中で(行選択部分の値はゼロ)、第5、第10、及び第18のビットが設定されているなら、第5、第10、及び第18のTDMチャネルに関連付けられたデータが第2の入力インターフェイス126−kから提供されることになる。
好都合なことに、インターリーブ制御装置150−kは、復号装置152−kと、ビット単位のAND演算を実行する比較装置154−kとを含む。復号装置152−kは、行間オフセットを(平常)バイナリ形式からインターリーブコマンド行の形式に復号化する。
表1は、代表的なインターリーブコマンド情報行と、行間オフセットと、復号済みの行間オフセットと、これらの値の様々な比較結果の様々な例を示す。
説明を簡潔にするため、これらの32ビット長変数の2つの最下位バイトだけを示す。「一致」は、インターリーブコマンド行と復号済み行間オフセットの両方で2つの「1」ビットが同じ位置で見つかったことを意味する。
最初の3つのインターリーブコマンド行は、第1及び第7のTDMチャネルに関連するデータが第2のデータインターフェイス124−kから提供されるべきことを意味する。第4〜第7までのインターリーブコマンド行は、第1〜第4までのTDMチャネルに関連するデータが第2のデータインターフェイス124−kから提供されることを意味する。一致がある場合は第2のデータインターフェイス124からデータを提供する。
好都合なことに、比較装置154−kは、中間結果をそれぞれ提供する複数のAND論理ゲートを含み(インターリーブコマンド行の各ビットにつきANDゲートを割り当てる)、ここでAND論理ゲートは、一致結果を提供するため1つのORゲートへ接続される。32ビット行を使用する場合、32のANDゲートと1つのORゲートとがある。
好都合なことに、検索ユニット140−kで使用する検索アドレス148は、現在のTDMタイムスロットで送信されている(または送信されようとしている)TDMチャネル番号を表す。
好都合なことに、第1及び第2の入力インターフェイス122−k及び124−kは、他方の入力インターフェイスが選択されるときに高インピーダンス状態に入るように構成される。本発明の別の実施形態によると、装置10は追加の回路を含み、これは、別のTDMラインに関連しうる他のデータソースのインターリーブプロセスを管理する。K本のTDMラインがある場合、最高K個の異なる回路が存在し得る。
当業者なら、データ切り替え回路をわずかに調整することによりデータ逆インターリーブ操作を実行したり、受信器のクロック信号を選択的に制御できることを理解し得る。
例えば、データ逆インターリーブ回路は複数の出力と1つの入力とを有し、データインターリーブ装置14−kは2つの入力(124及び126)とTDM送信器へ接続された1つの出力とを含む。加えてマルチプレクサ126−kは逆マルチプレクサに置き換えることができる。インターリーブ記憶ユニット130−k等の記憶ユニットは、二次元配列に構成された逆インターリーブ情報を格納する。従って、1つの入力で提供されるデータは逆インターリーブでき、逆インターリーブ情報の内容に応じて複数のデータ出力のいずれか一つに受信データの一部を提供できる。
本発明のもうひとつの実施形態によると、受信器は、クロック信号を選択的に受信するためにデータインターリーブ回路を利用する。したがって受信器は二次元データ関連情報配列を格納でき、データは第1の入力へ向けられ、これはクロック信号の受信が選択されることを可能にし、受信データが受信器へ向けられない場合、一定値信号(これは実際にはクロック信号を凍結する)が提供される。この場合はデータではなく(一定値の)クロック信号が選択される。
好都合なことに、装置10は少なくとも1つの追加データインターリーブ装置を、例えばデータインターリーブ装置14−j(インデックスjはインデックスkと異なる)をさらに含み、これは別のTDM送信器20−jへ接続され、第2のインターリーブコマンド記憶ユニット130’と、第2の検索ユニット140’と、第2のインターリーブ制御装置150’とを含む。これらのコンポーネントはTDM送信器20−kと、インターリーブコマンド記憶ユニット130−kと、検索ユニット140−kと、インターリーブ制御装置150−kとにそれぞれ相当する。
図5は、本発明の一実施形態によるデータ逆インターリーブ装置14”−kを示す。
データインターリーブ装置14−kがインターリーブを実行するのに対し、データ逆インターリーブ装置14”−kは逆インターリーブを実行する。
装置10はデータ逆インターリーブ装置14”−kを含み、このデータ逆インターリーブ装置は、データを受信するように構成された受信器21−kを含む。装置10はさらに、(i)第1のデータターゲットと第2のデータターゲットとへ情報を提供するように構成された第1及び第2の出力インターフェイス122”−k及び124”−kと、(ii)複数のTDMタイムスロットに関連付けられた逆インターリーブコマンドをそれぞれの行に含む複数の逆インターリーブコマンド情報行を含む二次元逆インターリーブコマンド情報配列を格納するように構成された逆インターリーブコマンド記憶ユニット130”−kと、(iii)逆インターリーブコマンド記憶ユニットから逆インターリーブコマンド情報を検索するように構成された検索ユニット140”−kと、検索された逆インターリーブコマンド情報に応じて、データを第1のデータターゲットへ提供するか、それとも第2のデータターゲットへ提供するかを判断するように構成された逆インターリーブ制御装置150”−kとを含む。この判断は、インターフェイス124”及び126”のいずれか一方へ選択的にデータを提供するデマルチプレクサ126”−kに影響する。
好都合なことに、検索ユニット140”−kは、逆インターリーブコマンド記憶ユニット130”から逆インターリーブコマンド情報行を検索するように構成される。
好都合なことに、検索ユニット140”は、行選択部分と行間オフセット部分とを有する検索アドレスによって逆インターリーブコマンド記憶ユニット130”にアクセスするように構成される。
図6は、本発明の別の実施形態によるシリアルインターフェイス16を示す。
シリアルインターフェイス16はモジュール方式で設計され、既存の制御装置で別のデータソースからの送信を制御することにより、あるいは新たなクロック領域に属するデータソースを管理できる新たな制御装置を追加することにより、追加のデータソースに対処するよう容易に構成できる。
これらのデータソースは、データインターリーブ装置14−k、14−j等のデータインターリーブ装置、通信制御装置13、その他を含むことができる。
シリアルインターフェイス16は複数の出力を通じて複数のラインへデータを出力する。これは、1つ以上の出力等で様々なタイプのデータを多重化できる。
シリアルインターフェイス16は、送信スケジュール記憶ユニット210と、第1の中間格納ユニット220と、第2の中間格納ユニット230と、送信格納ユニット240と、マルチプレクサ250と、制御装置260から280とを含む。
シリアルインターフェイス16の出力は送信格納ユニット240の出力である。これは物理層ユニット881へ接続され、物理層装置は図7の第1の通信チャネル901へ接続される。シリアルインターフェイス16は1つ以上のライン上で多数の通信制御装置からデータを集約し、これはTDMラインと呼ぶことができ、ただしこのラインは、実際には複数のTDMラインに向けられたデータを集約する。
マルチプレクサ250の出力は送信格納ユニット240の入力へ至り、マルチプレクサ250の2つの入力はそれぞれ第1及び第2の中間格納ユニット220及び230へ接続される。送信格納ユニット240のクロック制御は、送信周波数Ftxを有する送信クロック信号CLKTXによって行われる。
マルチプレクサ250はタイミング制御装置280によって制御され、このタイミング制御装置は、マルチプレクサ250を通じて送信格納ユニット240へデータを提供する中間格納ユニットがどれなのかを判断する。
第1のデータソース群(包括的に17と表記する)と第1の中間格納ユニット220との間には第1の制御装置260が接続される。これらのデータソースは同じクロック信号を、すなわち第1の周波数F1を有する第1のクロック信号CLK1を、共用する。
第2のデータソース群(包括的に18と表記する)と第2の中間格納ユニット230との間には第2の制御装置270が接続される。これらのデータソースは同じクロック信号を、すなわち第2の周波数F2を有する第2のクロック信号CLK2を、共用する。
F1とF2はFtxより高い。好適には、F1とF2は、少なくとも2*Ftxより高い。本発明者らは、F1及びF2とFtxとの間に4:1の比率を使った。このクロック周波数の違いにより、装置10は中間データ格納ユニットが空になった後にデータをプリフェッチでき、さらに次の送信サイクルの前にこのプリフェッチしたデータを安定化させることができる。通信制御装置19は第1の物理層ユニット881へ接続される。
好適には、第1のクロック周波数は第2のクロック周波数と異なる。好適には、安定化期間は中間格納ユニットの保持及び準備時間に対応する。
周波数の不一致により、送信セクション(少なくとも送信格納ユニット240を含む)は面倒な同期作業を行わずに中間格納ユニットからデータを抽出できることを保証する。
制御装置280はCLK1と、CLK2と、CLKTXとを受信し、抽出操作とプリフェッチ操作の時間調整を行う。上述したとおり、制御装置(制御装置260及び270)は時間領域ごとに割り当てられる。したがって、部分16の設計を大幅に変えなくても複数のデータソースを追加または削除できる。
好都合なことに、格納ユニット220、230、及び240は1ビット長であるため、複雑なパイプライン制御機構を設ける必要はない。
送信格納ユニット240へのデータ提供と、第1及び第2の中間格納ユニット220及び230へのデータプリフェッチは、送信スケジュール記憶ユニット210の中に格納されたTDMデータフレームの送信スケジュールを表す情報に応じて行われる。
好都合なことに、制御装置260〜280は以下のタスク(i)〜(iii)を実行するために協働する。すなわち、制御装置260〜280は、(i)第1の中間格納ユニット220の充満レベルと送信スケジュールとに応じ、第1のデータソース群のデータソースから第1の中間格納ユニット220にかけてのデータセグメントのプリフェッチを制御し、(ii)第2の中間格納ユニット230の充満レベルと送信スケジュールとに応じ、第2のデータソース群のデータソースから第2の中間格納ユニット230にかけてのデータセグメントのプリフェッチを制御し、(iii)送信スケジュールに応じ、第1または第2の中間格納ユニット220,230から送信格納ユニット240にかけての安定化データセグメントの提供を制御する。
以降の例ではいくつかのプリフェッチとデータ提供とを例証する。F1はF2に等しく、F1=4*Ftxと仮定する。また、CK1とCLKTXとの間には一つの第1クロックサイクル差があると仮定する。
送信スケジュールは、以下の列、すなわちデータソース17−1からの2ビットと、データソース18−4からの3ビットと、データソース18−1からの1ビットと、データソース17−2からの2ビットとを含むと仮定する。データソース17−1及び17−2は第1のデータソース群17に属する。データソース18−1及び18−4は第2のデータソース群18に属する。
表2は、一連のプリフェッチ操作と送信格納ユニット240へのデータ提供を示す。
図7は、本発明の一実施形態による装置10を示す。
装置10は、汎用プロセッサ812と、セキュリティエンジン814と、システムインターフェイスユニット818と、通信エンジン800と、複数のポート(図示せず)とを含む。コンポーネント812、814、818、及び800はローカルバス816によって互いに接続される。
汎用プロセッサ812は複数の実行ユニット、例えば整数ユニットと、分岐処理ユニットと、浮動小数点ユニットと、装填/格納ユニットと、システムレジスタユニットとを含むことができるが、これらに限定されない。これはまた様々なキャッシュメモリ、動的電力管理ユニット、変換索引バッファ等を含むことができる。
汎用プロセッサ812は装置10を制御し、装置10に要求される機能に応じて様々なプログラムを実行できる。汎用プロセッサ812はPowerPC(商標)系のものであってよいが、必ずしもこれに限定されない。
セキュリティエンジン814は、暗号化に基づく機構等を含むが、様々なセキュリティ機構を適用できる。
装置10は複数の記憶ユニットとその他のコンポーネントへ接続される。システムインターフェイスユニット818はこれらのコンポーネントを連係させる。システムインターフェイスユニット818は、外部メモリ制御装置、外部DDRインターフェイスユニット、PCIブリッジ、ローカルバス、バスアービトレイタ、デュアルUARTユニット、デュアルICユニット、4チャネルDMA制御装置、割り込み制御装置等のうちいくつかを含むことがある。なお、他のインターフェイスコンポーネントを使用することもできる。
通信エンジン800は、異なる通信プロトコルに従って作動する複数の通信ポートを管理できる汎用性の高い通信コンポーネントである。
本発明の一実施形態によると、複数のハードウェアバッファは同じ第1の記憶ユニットを共用する。この第1の記憶ユニットは通常、1ハードウェアバッファにつき少なくとも1つの仮想バッファを格納する。
通信エンジン800はタイプが異なる複数の通信制御装置を含む。それぞれの通信制御装置は1つ以上の通信チャネルを管理できる。好適には、それぞれの通信チャネルに1つの仮想バッファが関連付けられる。1つの双方向通信チャネルは、受信通信チャネルと送信通信チャネルとの組み合わせとみなされる。かかる通信チャネルは、独自の情報転送制御装置、仮想バッファ、ハードウェアバッファ等をそれぞれ有することができる。
1つの情報転送制御装置によって1つ以上の通信チャネルを制御できるが、必ずしもこれに限定されない。
通信エンジン800は、2つのRISCプロセッサ822及び824と、第2レベルDMA制御装置826と、共用データRAM記憶ユニット830と、共用命令RAM記憶ユニット832と、スケジュール装置834と、2つの第1レベルDMA制御装置836及び836と、第2の記憶ユニット840と、UCC1〜UCC8(842,844,846,848,850,852,854,856)と表記する8個のユニバーサル通信制御装置と、1つのマルチチャネル通信制御装置19と、2つのシリアル通信制御装置SP1(860)及びSP2(862)と、2つのシリアルインターフェイス16及び16’とを含む。なお、ポート、タイムスロット割り当て装置等の非限定的な種々のコンポーネントも更に含まれるが、説明を簡潔にするために省略されている。
第1のRISCプロセッサ822は、UCC1(842)と、UCC3(846)と、UCC5(850)と、UCC7(857)と、MCC19と、SPI1(860)と、スケジュール装置834と、共用命令RAM記憶ユニット832と、共用データRAM記憶ユニット830とに接続される。スケジュール装置834は第1のRISCプロセッサ822へのアクセスを管理する。
第2のRISCプロセッサ824は、UCC2(844)と、UCC4(848)と、UCC6(852)と、UCC8(856)と、SPI2(862)と、スケジュール装置834と、共用命令RAM記憶ユニット832と、共用データRAM記憶ユニット830とに接続される。スケジュール装置834は第2のRISCプロセッサ824へのアクセスを管理する。
第1レベルDMA制御装置836及び838は、共用データRAM記憶ユニット830と、様々な通信制御装置の中にある情報転送制御装置(図示せず)とに接続される。
通信制御装置UCC1〜UCC8(842−856)、MCC19、及びSPI1〜SPI2(860,862)の各通信制御装置は、送信経路と受信経路とを含む。
好適には、UCCは、以下の通信プロトコル及びインターフェイスを(すべて同時にではなく)サポートする。例えば、10/100Mbpsイーサネット、1000Mbpsイーサネット、IPv4及びIPv6、UTOPIAインターフェイス経由でATMプロトコルを使用するL2イーサネット交換、様々なタイプのHDLC、UART、及びBISYNCなどである。
好適には、MCC19は、256のHDLCまたは透過チャネル、128のSS#7チャネル、または1つ以上のTDMインターフェイスへ多重化できる複数のチャネルをサポートする。
加えて通信エンジン800は制御装置(図示せず)と割り込みユニットを含むことができ、これは通信エンジンの各種コンポーネントの調整を図るほか、通信エンジン800が汎用プロセッサ812、セキュリティエンジン814、及びシステムインターフェイスユニット818と通信できるようにする。
好適には、一群の通信制御装置は1つの第1レベルDMA制御装置へ接続されるが、必ずしもこれに限定されない。例えば第1レベルDMA制御装置836は通信制御装置UCC1、UCC3、UCC5、UCC7、MCC1、及びSPI1に対処し、第1レベルDMA制御装置338は通信制御装置UCC2、UCC4、UCC6、UCC8、及びSPI2に対処する。
情報フレーム送信器は第1及び第2の物理層ユニット881及び882の中にPHY層送信器を含み、さらにMAC層送信器を含むことができる。MAC層送信器は、UCC1〜UCC8(842〜856)の各ユニバーサル通信制御装置の一部を形成する。第1及び第2の通信インターフェイス16及び16’も情報フレーム送信器の一部とみなすことができる。
図8は、本発明の一実施形態によるデータを送信する方法300を示す。
方法300は、TDMライン群を形成する多数のTDMラインを受信または設定する段階310で始まる。TDMライン群は稼動TDMライン、すなわち送信シーケンスに参加するTDMラインを含む。なお、このほかに、送信シーケンスに参加しないTDMラインも含まれる。これらのTDMラインは非稼動TDMラインと呼ぶこともある。稼動TDMラインの数(ならびに必要に応じこれの識別情報)は、ユーザが設定可能である。これは通常、方法300を実行した装置の接続性に対応するものであり、あるいは、これとは別に、またはこれに加えて、その装置によって実行されるアプリケーションまたはタスクに対応するものである。
稼動TDMラインの数は、方法300を繰り返すたびに変更することができる。この数を変更することにより、方法300のスキャン段階も変化する。
通常、段階310は特定の送信セッションのときに参加するTDMラインを選択することを含む。この選択は、可能なTDMラインのサブセットを選択することを、または全てのTDMラインを選択することを含み得る。
好適には、段階310の後には段階315が続き、TDMライン数に応じてラインシフト装置配列を形成する多数のラインシフト装置を設定する。配列を形成するラインシフト装置は稼動ラインシフト装置と呼ばれ、その配列に含まれないラインシフト装置は非稼動ラインシフト装置とも呼ばれる。通常、全ての稼動TDMラインには同数のラインシフト装置が対応する。
例えば、G個のラインシフト装置からなるラインシフト装置群があって、K個の稼動TDMラインがあると仮定すると、それぞれのTDMラインはn個のラインシフト装置によって処理され、ラインシフト装置配列のサイズはR(Rはn*Kに等しい)になり、ここでRはG以下であり、(n+1)*KはGより大きい。数学的形式ではn*K≦G<(n+1)*Kとなる。
稼動TDMラインとこれらのTDMラインへデータセグメントを提供するために使われる様々なデータ経路との間にはシンプルなレジデュアルフリーマッピングがあるため、この割り当ては方法300の制御方式を簡素化する。
段階315の後には段階330が続き、少なくとも第1の記憶ユニットをスキャンして、複数のタイムスロットを各々含む複数のTDMタイムフレームの設定に応じて複数のTDMチャネルに関連付けられたデータセグメントを検索する。好適には、スキャンは1つ以上のカウンタを使って行われる。なお、設定は、稼動TDMリンク上に広がる稼動チャネルの数を設定することによって行われる。
好適には、スキャンはTDMライン群に属するTDMラインの数に応じたスキャン間隔でスキャンすることを含む。
段階330の後には段階336及び340が続く。段階336では、ラインシフト装置配列の空きレベルに応じてスキャンを繰り返す。したがって、ラインシフト装置が空なら、特に全てのラインシフト装置が空なら、第1の記憶ユニットから新規データを検索できる。好適には、記憶ユニットはカウンタによってスキャンされ、繰り返しにあたってはこのカウンタをリセットする。新規データの要請もまた、所要のシステムクロック比とサービス品質に従いデータバッファに依拠することがある。要請はバッファに余裕ができ次第行うことができる。
段階340では、検索したデータセグメントをラインシフト装置配列へ送信する。段階340では、ラインシフト装置配列の中にある一連のラインシフト装置へ一連の検索データセグメントを送信する。この段階の後には、データ要請を発生させるオプション段階を続けることもできる。
段階340の後には段階360が続き、複数のTDMラインへ複数のデータセグメントを並行して提供するべく、設定に応じて、ラインシフト装置配列から提供されるデータセグメントを多重化する。例えば、K本のTDMラインが稼動するなら、別々のラインシフト装置からK個のデータセグメントを並行して送信できる。
好適には、段階360は、複数のマルチプレクサの選択された入力をスキャンする段階362を含む。例えば、(i)K本の稼動TDMラインへ接続されたK個のマルチプレクサがあり、(ii)各TDMラインにつきn個のラインシフト装置が割り当てられ、(iii)各マルチプレクサがG個のラインシフト装置へ接続すると仮定する。この場合は、ある特定のTDMラインに対応するn個の稼動ラインシフト装置へ接続されたn個のマルチプレクサ入力を順次スキャンすることによって、当該TDMラインへ接続されたマルチプレクサを制御する。
段階360の後には段階380が続き、TDMライン群上でTDMデータフレーム群を送信する。それぞれのTDMラインは1つのTDMフレームを搬送するとみなすことができる。したがって、複数(K本)のTDMラインを使用することにより、K個のTDMフレームは互いに並行して送信される。
段階380の後には段階330へジャンプでき、さらにこれとは別に、またはこれに加えて、複数のTDMタイムフレームの設定を変更する段階390を続けることができる。この変更は、稼動TDMラインの数(及び/または識別情報)を変更することや、TDMチャネルに割り当てるタイムスロットを変更すること等を含み得る。
本発明の一実施形態によると、送信にあたっては1つ以上のマルチプレクサから提供されるデータを別のデータソースから提供されるデータでインターリーブできる。このインターリーブは、図9の方法400の少なくとも1つの段階で適用することもできる。
本発明のもうひとつの実施形態によると、送信にあたっては異なるクロック領域のデータソースからユニットへデータセグメントを送信し、そのユニットからTDMライン上に選択されたデータセグメントを送信できる。したがって送信は、図10の方法600の少なくとも1つの段階をともなうことがある。
図1には方法300の代表的実装が示されている。本発明の技術思想から逸脱することなく別の回路で方法300を実装することもできる。
図9は、本発明の一実施形態によるデータを送信する方法400を示す。
方法400は、二次元インターリーブコマンド情報配列からインターリーブコマンド情報を検索する段階440で始まる。この二次元配列は複数のインターリーブコマンド情報行を含む。それぞれの行は、複数のTDMタイムスロットに関連するインターリーブコマンドを含む。
好適には、段階440はインターリーブコマンド情報行を検索する段階444を含む。
好適には、段階440では行選択部分と行間オフセット部分とを含む検索アドレスによって記憶ユニットにアクセスする。
段階440の後には段階460が続き、検索したインターリーブコマンド情報に応じて、データを第1のデータソースから提供するか、それとも第2のデータソースから提供するかを判断する。
好適には、判断する段階460では行間オフセット部分と検索したインターリーブコマンド情報行とを比較する。
好適には、判断する段階460では行間オフセット部分と検索したインターリーブコマンド情報行とをビット単位で比較して中間比較結果を出し、その中間比較結果に論理OR演算を適用して比較結果を出す。
好適には、段階460では検索したインターリーブコマンド情報行の中でのインターリーブコマンドビットの位置と値とに応じて、データを第1のデータソースから提供するか、それとも第2のデータソースから提供するかを判断する。
好適には、インターリーブコマンド情報は1つのTDMチャネル当たり1ビットを含む。このビットにより2つの異なるデータソース間での選択が可能となる。なお、R個の異なるデータソース間での選択にあたっては2ビットを使用することができる。
段階460の後には段階480が続き、時分割多重(TDM)ライン上でデータを提供する。
段階480の後には、インターリーブコマンド情報の検索に使用する検索アドレスを変更し、二次元配列をスキャンするため、検索段階へジャンプする段階490を続ける。
好適には、方法400では選択されていないデータソースへ結合されたインターフェースを高インピーダンス状態にするよう指示する。
本発明の一実施形態によると、複数の二次元インターリーブコマンド情報配列が提供される。それぞれの二次元配列は2つ(以上)のデータソース間の選択に使用できる。それぞれの二次元配列で1本のTDMライン上での送信を制御できる。
好適には、方法400には以下の追加のオプション段階、すなわち第2の二次元インターリーブコマンド情報配列からインターリーブコマンド情報を検索する段階440’と、第2の二次元配列から検索したインターリーブコマンド情報に応じて、第2のTDMライン上でデータを第3のデータソースから提供するか、それとも第4のデータソースから提供するかを判断する段階460’と、別の時分割多重(TDM)ライン上でデータを提供する段階480’とを含む。
図4には方法400の代表的実装が示されている。本発明の技術思想から逸脱することなく別の回路で方法400を実装することもできる。
図10は、本発明の一実施形態によるデータを逆インターリーブする方法500を示す。
方法500は、TDMライン上からデータを受信する段階520で始まる。
段階520の後には段階540が続き、二次元逆インターリーブコマンド情報配列から逆インターリーブコマンド情報を検索する。この二次元配列は複数の逆インターリーブコマンド情報行を含む。それぞれの行は、複数のTDMタイムスロットに関連付けられた逆インターリーブコマンドを含む。
好適には、段階540は逆インターリーブコマンド情報行を検索する段階544を含む。
好適には、段階540では行選択部分と行間オフセット部分とを含む検索アドレスによって記憶ユニットにアクセスする。
段階540の後には段階560が続き、検索した逆インターリーブコマンド情報に応じて、データを第1のデータターゲットへ提供するか、それとも第2のデータターゲットへ提供するかを判断する。
好適には、判断する段階560では行間オフセット部分と検索した逆インターリーブコマンド情報行とを比較する。
好適には、判断する段階560では行間オフセット部分と検索した逆インターリーブコマンド情報行とをビット単位で比較して中間比較結果を出し、その中間比較結果に論理OR演算を適用して比較結果を出す。
好適には、段階560では検索した逆インターリーブコマンド情報行の中での逆インターリーブコマンドビットの位置と値とに応じて、データを第1のデータソースへ提供するか、それとも第2のデータソースへ提供するかを判断する。
好適には、逆インターリーブコマンド情報は1つのTDMチャネル当たり1ビットを含む。このビットにより2つの異なるデータ出力間での選択が可能となる。なお、R個の異なるデータ出力間での選択にあたっては2ビットを使用することができる。
段階560の後には、逆インターリーブコマンド情報の検索に使用する検索アドレスを変更し、二次元配列をスキャンするため、検索段階へジャンプする段階590を続ける。
本発明の一実施形態によると、複数の二次元逆インターリーブコマンド情報配列が提供される。それぞれの二次元配列は2つ(以上)のデータターゲット間の選択に使用できる。それぞれの二次元配列で1本のTDMライン上からのデータ受信を制御できる。
図11は、本発明の一実施形態による方法600のフローチャートを示す。
方法600は、TDMライン上でのデータ送信に割り当てられた複数のTDMタイムスロットを含むTDMデータフレームの送信スケジュールを定義する段階610で始まる。
段階610の後には段階615が続き、送信クロック周波数を有する送信クロック信号をTDMラインへ提供し、第1のクロック周波数を有する第1のクロック信号を第1のデータソース群に属するデータソースへ提供し、第2のクロック周波数を有する第2のクロック信号を第2のデータソース群に属するデータソースへ提供する。第1のクロック周波数と第2のクロック周波数は、送信クロック周波数より高い。
段階615の後には段階620及び630が続く。
段階620では、第1の中間格納ユニットの充満レベルと送信スケジュールとに応じて、第1のデータソース群のデータソースから第1の中間格納ユニットへデータセグメントをプリフェッチする。
段階630では、第2の中間格納ユニットの充満レベルと送信スケジュールとに応じて、第2のデータソース群のデータソースから第2の中間格納ユニットへデータセグメントをプリフェッチする。
段階620及び630の後には段階640が続き、送信スケジュールに応じて、第1または第2の中間格納ユニットから送信格納ユニットへ安定化データセグメントを提供する。
好適には、提供する段階640では、送信クロック周波数でデータセグメントを抽出する。
段階640の後には段階650が続き、送信格納ユニットからTDMライン上にデータセグメントを送信する。
図6には方法600の代表的実装が示されている。本発明の技術思想から逸脱することなく、別の回路で方法600を実装することもできる。
当業者は、本発明の技術思想及び範囲から逸脱しない範囲で上記説明した内容の変形、変更、及び他の実装を着想し得る。本発明は、前述した例示の説明によってではなく添付の特許請求の範囲に記載された技術思想及び範囲によって規定される。
本発明の一実施形態によるマルチチャネル通信制御装置を示す。 本発明の一実施形態による装置の一部分を示す。 本発明の一実施形態によるラインシフト装置と空き検出ユニットとを示す。 本発明の別の実施形態によるデータインターリーブ装置とその環境を示す。 本発明の一実施形態によるデータ逆インターリーブ装置とその環境を示す。 本発明の別の実施形態によるシリアルインターフェイスを示す。 本発明の一実施形態による装置を示す。 本発明の一実施形態によるデータを送信する方法を示す。 本発明の一実施形態によるデータを送信する方法を示す。 本発明の一実施形態によるデータを逆インターリーブする方法を示す。 本発明の一実施形態による方法のフローチャートを示す。

Claims (9)

  1. データをインターリーブし、データを提供すること(480)を備える方法(400)であって、
    TDMチャネルの数を示す検索アドレス(148)を受信するか、または生成すること、
    複数のTDMタイムスロットに関連付けられたインターリーブコマンドをそれぞれの行に含む複数のインターリーブコマンド情報行を備える二次元インターリーブコマンド情報配列から、前記検索アドレス(148)に応じてインターリーブコマンド情報を検索すること(440)、
    検索された前記インターリーブコマンド情報に応じて、前記TDMチャネルに関連付けられたデータを第1のデータソースから提供するか、それとも第2のデータソースから提供するかを判断すること(460)、を備えることを特徴とする方法。
  2. データインターリーブ機能を有し、データを提供するように構成された送信器(20)を備える装置(10)であって、
    第1のデータソースと第2のデータソースとから情報を受信するように構成された第1及び第2の入力インターフェイス(122、124)と、
    複数のTDMタイムスロットに関連付けられたインターリーブコマンドをそれぞれの行に含む複数のインターリーブコマンド情報行を備える二次元インターリーブコマンド情報配列を格納するように構成されたインターリーブコマンド記憶ユニット(130)と、
    TDMチャネルの数を示す検索アドレス(148)を受信するか、または生成して、前記インターリーブコマンド記憶ユニットから前記検索アドレス(148)に応じてインターリーブコマンド情報を検索するように構成された検索ユニット(140)と、
    検索された前記インターリーブコマンド情報に応じて、前記TDMチャネルに関連付けられたデータを第1のデータソースから提供するか、それとも第2のデータソースから提供するかを判断するように構成されたインターリーブ制御装置(150)と、
    を備えることを特徴とする装置。
  3. 前記検索ユニット(140)は、前記インターリーブコマンド記憶ユニット(130)からインターリーブコマンド情報行を検索するように構成されている、請求項2に記載の装置(10)。
  4. 前記検索ユニット(140)は、行選択部分と行間オフセット部分とを有する前記検索アドレスによって前記インターリーブコマンド記憶ユニット(130)にアクセスするように構成されている、請求項2または3に記載の装置(10)。
  5. 前記インターリーブ制御装置(150)は、行間オフセット部分と検索されたインターリーブコマンド情報行とを比較するように構成されている、請求項2乃至4のいずれか一項に記載の装置(10)。
  6. 前記インターリーブ制御装置(150)は、行間オフセット部分と検索されたインターリーブコマンド情報行とをビット単位で比較して中間比較結果を出し、前記中間比較結果に論理OR演算を適用して比較結果を出すように構成されている、請求項2乃至5のいずれか一項に記載の装置(10)。
  7. 前記インターリーブ制御装置(150)は、検索済みインターリーブコマンド情報行の中のインターリーブコマンドビットの位置と値とに応じて前記判断を行うように構成されている、請求項2乃至6のいずれか一項に記載の装置(10)。
  8. インターリーブコマンド情報は、1つのTDMチャネル当たり1ビットからなる、請求項2乃至7のいずれか一項に記載の装置(10)。
  9. データ逆インターリーブ機能を有し、データを受信するように構成された受信器(21−k)を備える装置(10)であって、
    第1のデータソースと第2のデータソースとへ情報を提供するように構成された第1及び第2の出力インターフェイス(122”、124”)と、
    複数のTDMタイムスロットに関連付けられた逆インターリーブコマンドをそれぞれの行に含む複数の逆インターリーブコマンド情報行を備える二次元逆インターリーブコマンド情報配列を格納するように構成された逆インターリーブコマンド記憶ユニット(130”)と、
    TDMチャネルの数を示す検索アドレス(148)を受信するか、または生成して、前記逆インターリーブコマンド記憶ユニットから前記検索アドレス(148)に応じて逆インターリーブコマンド情報を検索するように構成された検索ユニット(140”)と、
    検索された前記逆インターリーブコマンド情報に応じて、前記TDMチャネルに関連付けられたデータを第1のデータターゲットへ提供するか、それとも第2のデータターゲットへ提供するかを判断するように構成された逆インターリーブ制御装置(150”)と、
    を備えることを特徴とする装置。
JP2009512689A 2006-05-29 2006-05-29 データを切り替える方法及び装置 Expired - Fee Related JP5129244B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2006/051693 WO2007138384A1 (en) 2006-05-29 2006-05-29 Method and device for switching data

Publications (2)

Publication Number Publication Date
JP2009539294A JP2009539294A (ja) 2009-11-12
JP5129244B2 true JP5129244B2 (ja) 2013-01-30

Family

ID=37575218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009512689A Expired - Fee Related JP5129244B2 (ja) 2006-05-29 2006-05-29 データを切り替える方法及び装置

Country Status (4)

Country Link
US (1) US20090198926A1 (ja)
EP (1) EP2030351A1 (ja)
JP (1) JP5129244B2 (ja)
WO (1) WO2007138384A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8718806B2 (en) * 2011-09-02 2014-05-06 Apple Inc. Slave mode transmit with zero delay for audio interface
US20150242681A1 (en) * 2013-04-16 2015-08-27 Lsi Corporation System and Method of Image Processing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3632882A (en) * 1970-05-15 1972-01-04 Gen Datacomm Ind Inc Synchronous programable mixed format time division multiplexer
US4460993A (en) * 1981-01-12 1984-07-17 General Datacomm Industries Inc. Automatic framing in time division multiplexer
US4409683A (en) * 1981-11-18 1983-10-11 Burroughs Corporation Programmable multiplexer
JP2999101B2 (ja) * 1993-08-04 2000-01-17 松下電器産業株式会社 インターリーブ装置
EP0759238A1 (en) * 1994-05-06 1997-02-26 Circuit Path Network Systems, Corp. Method of assigning slots by mapping channels to slots based on a one-to-one transformation
JPH09148998A (ja) * 1995-10-27 1997-06-06 Loral Aerospace Corp プログラマブルpcm/tdmデマルチプレクサ
US6728238B1 (en) * 1998-05-06 2004-04-27 Remote Switch Systems, Inc. Dynamic allocation of voice and data channels in a time division multiplexed telecommunications system
EP1026593A1 (en) * 1999-02-06 2000-08-09 Motorola, Inc. Multi channel controller
JP2001044961A (ja) * 1999-08-02 2001-02-16 Fujitsu Ltd 時分割多重装置
GB2361850B (en) * 2000-04-25 2003-12-24 Ubinetics Ltd Multiplexing and de-multiplexing
US7170849B1 (en) * 2001-03-19 2007-01-30 Cisco Systems Wireless Networking (Australia) Pty Limited Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data
EP1692619B1 (en) * 2003-11-07 2013-01-09 Sharp Kabushiki Kaisha Methods and systems for network coordination
US7394412B2 (en) * 2004-01-15 2008-07-01 Texas Instruments Incorporated Unified interleaver/de-interleaver
US7630350B2 (en) * 2005-06-06 2009-12-08 Broadcom Corporation Method and system for parsing bits in an interleaver for adaptive modulations in a multiple input multiple output (MIMO) wireless local area network (WLAN) system
US20070110178A1 (en) * 2005-11-11 2007-05-17 Broadcom Corporation, A California Corporation Configurable de-interleaver design

Also Published As

Publication number Publication date
EP2030351A1 (en) 2009-03-04
JP2009539294A (ja) 2009-11-12
US20090198926A1 (en) 2009-08-06
WO2007138384A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
JP6889384B2 (ja) 分割データの受信方法及び分割データの受信用lsi
JPH0439820B2 (ja)
US6430180B1 (en) Method and apparatus for switching data between bitstreams of a time division multiplexed network
WO2007138385A1 (en) Method for transmitting data from multiple clock domains and a device having data transmission capabilities
US8238333B2 (en) Method for transmitting data and a device having data transmission capabilities
US7944876B2 (en) Time slot interchange switch with bit error rate testing
US7480781B2 (en) Apparatus and method to merge and align data from distributed memory controllers
JP5129244B2 (ja) データを切り替える方法及び装置
US20050270870A1 (en) Time slot interchange switch with cache
DK156866B (da) Fremgangsmaade og apparat til etablering af et antal simultane konferenceforbindelser i et pcm-tidsmultiplekssystem
US6775294B2 (en) Time slot assigner for communication system
US20020081098A1 (en) Compressed-data processing arrangement and related method
CN106658155A (zh) 播放器切换播放方法及装置
TWI390230B (zh) 提供用於多個實體通道之碼之方法以及碼記憶體
WO2007138386A1 (en) Method for transmitting data and a device having data transmission capabilities
KR100526541B1 (ko) 이동통신 시스템의 기지국 모뎀에서 심볼 버퍼 메모리장치 및 방법
US8306011B2 (en) Method and device for managing multi-frames
JP4900800B2 (ja) 複数のシフト・レジスタ機能を有するシングル・メモリ
JP4850918B2 (ja) 高速フレーミング方法およびフレーミング性能を有する装置
US8089978B2 (en) Method for managing under-run and a device having under-run management capabilities
KR100429072B1 (ko) 브이오아이피 게이트웨이에서 음성 트래픽 전달 시스템 및방법
US20150063217A1 (en) Mapping between variable width samples and a frame
JPH05284540A (ja) エンコーダおよびデコーダ
JP2004516764A (ja) 分散型ramを使用するn入力m出力型スイッチ
KR101087105B1 (ko) 섹션 데이터의 필터링 방법 및 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120229

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120319

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121010

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees