JP4900800B2 - 複数のシフト・レジスタ機能を有するシングル・メモリ - Google Patents
複数のシフト・レジスタ機能を有するシングル・メモリ Download PDFInfo
- Publication number
- JP4900800B2 JP4900800B2 JP2006518442A JP2006518442A JP4900800B2 JP 4900800 B2 JP4900800 B2 JP 4900800B2 JP 2006518442 A JP2006518442 A JP 2006518442A JP 2006518442 A JP2006518442 A JP 2006518442A JP 4900800 B2 JP4900800 B2 JP 4900800B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- access
- storage device
- address
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims abstract description 191
- 230000006870 function Effects 0.000 title claims description 28
- 239000000872 buffer Substances 0.000 claims abstract description 52
- 238000012545 processing Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000013507 mapping Methods 0.000 claims 2
- 230000002349 favourable effect Effects 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000013519 translation Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 125000004122 cyclic group Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Error Detection And Correction (AREA)
- Static Random-Access Memory (AREA)
- Information Transfer Systems (AREA)
- Shift Register Type Memory (AREA)
Description
次に、本発明を、添付の図面を参照しながら、好ましい実施形態に即して説明する。
Claims (18)
- 記憶装置であって、
a.それぞれのアドレス範囲によってアドレス可能な少なくとも2つの所定のレジスタ・メモリ・セクションを有するメモリであって、前記少なくとも2つの所定のレジスタ・メモリ・セクションがFIFOメモリ・セクションとして動作するメモリと、
b.前記メモリへのアクセスを提供するための少なくとも1つのアクセス・ポートと、
c.前記メモリにアドレスして、前記レジスタ・メモリ・セクションをシフト・レジスタとして動作させ、前記少なくとも1つのアクセス・ポートのシフト・レジスタ・アクセスを前記メモリのグローバル・アドレス空間の所定のアドレスにマップするためのアクセス制御手段とを備えており、
前記アドレス範囲が所定のサイズの重複領域を備えている、ことを特徴とする、記憶装置。 - 前記アクセス制御手段が少なくとも1つのアドレス・カウンタを含む、請求項1に記載の記憶装置。
- 前記少なくとも1つのアクセス・ポートが、データを前記レジスタ・メモリ・セクションのそれぞれに書き込むための複数のデータ・ソースへのアクセス、およびデータを前記レジスタ・メモリ・セクションから読み出すための複数のデータ処理装置へのアクセスを提供する、請求項1又は請求項2に記載の記憶装置。
- 前記アクセス制御手段が、前記データ・ソースおよび前記データ処理装置に交互アクセスを提供するように構成されている、請求項3に記載の記憶装置。
- データ・ソース・アクセスが前記グローバル・アドレス空間の中で循環するように制御され、処理装置アクセスがそれぞれのレジスタ・メモリ・セクションのアドレス範囲の中で循環するように制御される、請求項3または請求項4に記載の記憶装置。
- 前記少なくとも1つのアクセス・ポートおよび前記メモリに接続可能なバッファ・メモリをさらに含み、前記バッファ・メモリおよび前記メモリのライン幅が、少なくとも1つのアクセス・ポートのデータ幅にサイクル当りの読出しアクセス回数と書込みアクセス回数の和を乗じた幅以上になるように選択される、請求項1乃至請求項5の何れかに記載の記憶装置。
- 前記メモリがシングルポート・メモリである、請求項6に記載の記憶装置。
- 前記少なくとも1つのアクセス・ポートが複数の書込みポートおよび複数の読出しポートを含み、書込みポートの数が読出しポートの数と異なる、請求項6または請求項7に記載の記憶装置。
- 前記バッファ・メモリが前記少なくとも1つのアクセス・ポートの読出しおよび書込みアクセスをバッファするように構成されている、請求項6ないし請求項8の何れかに記載の記憶装置。
- 前記アドレス制御手段が、前記読出しアクセスに関するアドレスを前記ライン幅に合うように位置合せするアドレス変換手段を含む、請求項6ないし請求項9の何れかに記載の記憶装置。
- 前記アドレス変換手段がルックアップ・テーブルを含む、請求項10に記載の記憶装置。
- 前記アクセス制御手段が書込みアクセスを前記バッファ・メモリにそれが満杯になるまで転送するように、かつ、前記バッファ・メモリが満杯になったとき、1つのメモリ・ラインを書き込むように適合される、請求項6ないし請求項11の何れかに記載の記憶装置。
- 前記アドレス制御手段が、常に前記ライン幅のブロックが読み出されるように読出しアクセスを位置合せするように適合される、請求項6ないし請求項12の何れかに記載の記憶装置。
- 複数の入力データ・ストリームを逆多重化し、逆多重化されたデータ・ストリームを複数のデータ処理ユニットに供給するための逆多重化装置であって、前記入力・データが請求項1乃至請求項13の何れかに記載の記憶装置に供給される、逆多重化装置。
- 前記逆多重化装置がPRMLベースのインターリーブ機能を含む、請求項14に記載の逆多重化装置。
- 複数のデータ処理ユニットから供給されるデータ・ストリームを多重化し、多重化された出力データ・ストリームを生成するための多重化装置であって、前記データ・ストリームが請求項1ないし請求項13の何れかに記載の記憶装置に供給される、多重化装置。
- 前記多重化装置がPRMLベースのデインターリーブ機能を含む、請求項16に記載の多重化装置。
- それぞれのアドレス範囲によってアドレス可能な少なくとも2つの所定のレジスタ・メモリ・セクションを有するメモリであって、前記少なくとも2つの所定のレジスタ・メモリ・セクションがFIFOメモリ・セクションとして動作するメモリを、提供するステップと、
前記メモリへのアクセスを提供するための、少なくとも1つのアクセス・ポートを提供するステップと、
前記メモリにアドレスして、前記レジスタ・メモリ・セクションをシフト・レジスタとして動作させ、前記少なくとも1つのアクセス・ポートのシフト・レジスタ・アクセスを前記メモリのグローバル・アドレス空間の所定のアドレスにマップするためのアクセス制御手段を提供するステップと、
を備えるとともに、
前記アドレス範囲が所定のサイズの重複領域を備えている、ことを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03101980.5 | 2003-07-02 | ||
EP03101980 | 2003-07-02 | ||
PCT/IB2004/051061 WO2005003956A1 (en) | 2003-07-02 | 2004-06-30 | Single memory with multiple shift register functionality |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007527079A JP2007527079A (ja) | 2007-09-20 |
JP4900800B2 true JP4900800B2 (ja) | 2012-03-21 |
Family
ID=33560838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006518442A Expired - Fee Related JP4900800B2 (ja) | 2003-07-02 | 2004-06-30 | 複数のシフト・レジスタ機能を有するシングル・メモリ |
Country Status (8)
Country | Link |
---|---|
US (1) | US7774573B2 (ja) |
EP (1) | EP1644820B1 (ja) |
JP (1) | JP4900800B2 (ja) |
KR (1) | KR20060028706A (ja) |
CN (1) | CN100485601C (ja) |
AT (1) | ATE396447T1 (ja) |
DE (1) | DE602004013977D1 (ja) |
WO (1) | WO2005003956A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100817204B1 (ko) | 2006-12-22 | 2008-03-27 | 재단법인서울대학교산학협력재단 | 플래시 메모리의 매핑 방법 및 장치 |
TWI382426B (zh) * | 2007-10-04 | 2013-01-11 | Realtek Semiconductor Corp | 預測快取記憶體之存取位置的方法及系統 |
EP2669805A4 (en) * | 2011-01-25 | 2016-08-31 | Fujitsu Ltd | MEMORY CONTROL METHOD AND SYSTEM |
CN103594109B (zh) * | 2012-08-15 | 2017-09-15 | 上海华虹集成电路有限责任公司 | 一种替代双端口静态存储器的存储器结构 |
US9430394B2 (en) * | 2013-12-12 | 2016-08-30 | Mediatek Singapore Pte. Ltd. | Storage system having data storage lines with different data storage line sizes |
JP6632876B2 (ja) * | 2015-12-04 | 2020-01-22 | シナプティクス・ジャパン合同会社 | バッファメモリ装置及び表示駆動デバイス |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3824562A (en) * | 1973-03-30 | 1974-07-16 | Us Navy | High speed random access memory shift register |
JP2000149436A (ja) * | 1998-11-02 | 2000-05-30 | Sony Corp | ディジタル情報再生装置および再生方法 |
JP2001195877A (ja) * | 2000-01-11 | 2001-07-19 | Seiko Epson Corp | 半導体集積装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4862419A (en) * | 1983-11-10 | 1989-08-29 | Advanced Micro Devices, Inc. | High speed pointer based first-in-first-out memory |
US4750154A (en) * | 1984-07-10 | 1988-06-07 | Prime Computer, Inc. | Memory alignment system and method |
GB2214759B (en) * | 1988-01-18 | 1992-01-02 | Plessey Co Plc | High speed digital data link |
US4879720A (en) * | 1988-03-10 | 1989-11-07 | M/A-Com Government Systems, Inc. | Decoder ring system |
JPH01269150A (ja) * | 1988-04-20 | 1989-10-26 | Nec Eng Ltd | バッファリング装置 |
DE69031220T2 (de) * | 1990-12-20 | 1998-02-12 | Ibm | Hochgeschwindigkeitsmultiport-FIFO-Pufferschaltung |
JPH04221491A (ja) * | 1990-12-21 | 1992-08-11 | Nippon Telegr & Teleph Corp <Ntt> | セルfifo回路 |
US5276808A (en) * | 1991-02-04 | 1994-01-04 | International Business Machines Corporation | Data storage buffer system and method |
JPH05258555A (ja) * | 1992-03-17 | 1993-10-08 | Nec Corp | Fifo半導体メモリ |
US5812820A (en) * | 1995-09-29 | 1998-09-22 | Pacific Commware, Inc. | Virtual UART |
US5712992A (en) * | 1995-12-06 | 1998-01-27 | Cypress Semiconductor Corporation | State machine design for generating empty and full flags in an asynchronous FIFO |
US5809339A (en) * | 1995-12-06 | 1998-09-15 | Cypress Semiconductor Corp. | State machine design for generating half-full and half-empty flags in an asynchronous FIFO |
US5828992A (en) * | 1995-12-11 | 1998-10-27 | Unova Ip Corp. | Automated control system with bilingual status display |
US5627797A (en) * | 1995-12-14 | 1997-05-06 | Cypress Semiconductor Corporation | Full and empty flag generator for synchronous FIFOS |
US5850568A (en) * | 1995-12-22 | 1998-12-15 | Cypress Semiconductor Corporation | Circuit having plurality of carry/sum adders having read count, write count, and offset inputs to generate an output flag in response to FIFO fullness |
US5852748A (en) * | 1995-12-29 | 1998-12-22 | Cypress Semiconductor Corp. | Programmable read-write word line equality signal generation for FIFOs |
US5682356A (en) * | 1996-01-11 | 1997-10-28 | Cypress Semiconductor Corp. | Multiple word width memory array clocking scheme for reading words from a memory array |
US5764967A (en) * | 1996-03-29 | 1998-06-09 | Cypress Semiconductor Corporation | Multiple frequency memory array clocking scheme for reading and writing multiple width digital words |
US5978868A (en) * | 1997-08-28 | 1999-11-02 | Cypress Semiconductor Corp. | System for generating buffer status flags by comparing read and write pointers and determining direction of progression of read pointer with respect to write pointer |
US5963499A (en) * | 1998-02-05 | 1999-10-05 | Cypress Semiconductor Corp. | Cascadable multi-channel network memory with dynamic allocation |
US6526495B1 (en) * | 2000-03-22 | 2003-02-25 | Cypress Semiconductor Corp. | Multiport FIFO with programmable width and depth |
-
2004
- 2004-06-30 AT AT04744431T patent/ATE396447T1/de not_active IP Right Cessation
- 2004-06-30 KR KR1020057025390A patent/KR20060028706A/ko not_active Application Discontinuation
- 2004-06-30 CN CNB2004800186768A patent/CN100485601C/zh not_active Expired - Fee Related
- 2004-06-30 WO PCT/IB2004/051061 patent/WO2005003956A1/en active IP Right Grant
- 2004-06-30 DE DE602004013977T patent/DE602004013977D1/de not_active Expired - Lifetime
- 2004-06-30 JP JP2006518442A patent/JP4900800B2/ja not_active Expired - Fee Related
- 2004-06-30 EP EP04744431A patent/EP1644820B1/en not_active Expired - Lifetime
- 2004-06-30 US US10/562,887 patent/US7774573B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3824562A (en) * | 1973-03-30 | 1974-07-16 | Us Navy | High speed random access memory shift register |
JP2000149436A (ja) * | 1998-11-02 | 2000-05-30 | Sony Corp | ディジタル情報再生装置および再生方法 |
JP2001195877A (ja) * | 2000-01-11 | 2001-07-19 | Seiko Epson Corp | 半導体集積装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20060028706A (ko) | 2006-03-31 |
US7774573B2 (en) | 2010-08-10 |
JP2007527079A (ja) | 2007-09-20 |
CN100485601C (zh) | 2009-05-06 |
EP1644820A1 (en) | 2006-04-12 |
WO2005003956A1 (en) | 2005-01-13 |
ATE396447T1 (de) | 2008-06-15 |
DE602004013977D1 (de) | 2008-07-03 |
CN1816796A (zh) | 2006-08-09 |
EP1644820B1 (en) | 2008-05-21 |
US20060155927A1 (en) | 2006-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7529139B2 (en) | N-port memory circuits allowing M memory addresses to be accessed concurrently and signal processing methods thereof | |
US5327227A (en) | De-interleaving method and apparatus for D2 MAC audio | |
US6182265B1 (en) | Method for encoding a channel using a parallel convolutional encoder | |
JP4900800B2 (ja) | 複数のシフト・レジスタ機能を有するシングル・メモリ | |
Chang | A low-cost dual-mode deinterleaver design | |
JP3796250B2 (ja) | デジタル通信システムのデインターリービング装置およびそのデインターリービング方法 | |
US7743287B2 (en) | Using SAM in error correcting code encoder and decoder implementations | |
US6587942B1 (en) | Circuit for converting input serial data in a plurality of possible formats into output data in parallel format by interpreting input data format indication information | |
US20070208980A1 (en) | Method of transmitting data between different clock domains | |
US5959703A (en) | Apparatus and method for removing error data decoding delay in a DTV | |
US6442657B1 (en) | Flag generation scheme for FIFOs | |
TW201635741A (zh) | 時間解交錯電路與執行時間解交錯處理之方法 | |
US7519872B2 (en) | Deinterleaving device for digital broadcast receivers having a downsized deinterleaver memory and deinterleaving method thereof | |
JPH10112735A (ja) | Dqpsk変調用マッピング回路 | |
JP4060270B2 (ja) | 送信装置と受信装置の間においてビデオのライン・データを遅延させる装置および方法 | |
JP2002271209A (ja) | ターボ符号器およびターボ復号器 | |
KR100459114B1 (ko) | 디지털 방송의 디인터리버장치 및 방법 | |
JPH0974361A (ja) | 変復調装置 | |
KR19990033240A (ko) | 디지털 통신용 채널 부호기 설계방법 | |
JPH10209884A (ja) | インターリーブ回路、及びデインターリーブ回路 | |
KR930007193Y1 (ko) | 음성 디코더 | |
KR100306878B1 (ko) | 비터비 복호 방법 및 이를 이용한 비터비 복호기 | |
KR100306880B1 (ko) | 한 개의 메모리를 이용한 비터비 디코딩 장치 및 그 방법 | |
KR100925429B1 (ko) | 터보 코더 | |
JPH11203447A (ja) | 復号装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070628 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100702 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100921 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20111222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |