KR19990033240A

KR19990033240A - 디지털 통신용 채널 부호기 설계방법

Info

Publication number: KR19990033240A
Application number: KR1019970054545A
Authority: KR
Inventors: 임인기; 연광일; 이성봉; 김경수
Original assignee: 정선종; 한국전자통신연구원
Priority date: 1997-10-23
Filing date: 1997-10-23
Publication date: 1999-05-15
Also published as: US6170077B1; KR100248395B1

Abstract

본 발명은 디지털 통신의 성능을 향상시키기 위해 길쌈 부호화 및 인터리빙 기법을 사용하는 채널 부호기의 설계방법에 관한 것으로서, 메모리 사용량이 큰 인터리버 RAM을 사용하지 않고 프레임 입력 데이터 버퍼링용 RAM 2개를 교대로 사용하여 길쌈 부호화 및 인터리빙을 한 번에 처리하는 채널 부호기를 설계하여, 프레임 입력 데이터 패킷 교환 시 프로토콜의 간편성 및 마진 확보, 채널 부호기의 하드웨어 사용량을 감소시켜 디지털 변조기 설계에 유용한 구조를 제공함으로써, 채널 부호기의 하드웨어 사용량 감소 및 마이크로 컨트롤러와 프레임 데이터 패킷 교환시 프로토콜의 간편성 및 마진 확보를 얻을 수 있는 효과가 있다.

Description

디지털 통신용 채널 부호기 설계방법

본 발명은 디지털 통신의 성능을 향상시키기 위해 길쌈 부호화(Convolutional Encoding) 및 인터리빙(Interleaving) 기법을 사용하는 디지털 통신용 채널 부호기 설계방법에 관한 것이다.

종래의 구현 방법을 도 2의 기존 방식에 따른 채널 부호기의 구성도를 가지고 알아보면, 상기 도 2는 채널 부호화를 위해 프레임 데이터를 입력받는 프레임 입력 레지스터(110), 상기 입력된 데이터를 ERAM에 저장하기 위한 기록(Write) 어드레스 제어회로(120), ERAM에 저장된 데이터를 읽어내기 위한 읽기(Read) 어드레스 제어회로(130), 입력된 프레임 데이터를 보관하기 위한 인코더 램(Encoder RAM, 이하 ERAM라 칭함)(140), 상기 ERAM을 읽어내어 변환하는 병렬-직렬 변환기(150), 직렬 입력 데이터가 입력되어 코드심볼을 생성하는 길쌈 부호화기(160), 인터리빙을 수행하기 위해 생성된 코드심볼을 제어하는 기록 어드레스 제어회로(180), 상기 제어된 코드 심볼을 저장하는 인터리버 RAM(이하 IRAM이라 칭함)(170), 프레임의 경계로부터 정규화된 시간에 약속된 열로 읽어내어 채널 부호화를 완성하는 읽기(Read) 어드레스 제어회로(190)로 이루어져 있다.

상기 도 2는 채널 부호화를 위해서 마이크로 컨트롤러의 제어를 받아 프레임 입력 데이터 레지스터(110)를 통하여 입력되는 한 프레임 데이터를 Write 어드레스 제어회로(120)의 제어로 ERAM(140)에 순차적으로 저장한다.

다음 프레임의 경계에서부터 계산되어진 시간 만큼 앞서 ERAM을 순차적으로 읽어내어 병렬-직렬 변환기(150)를 거쳐 길쌈 부호화기(160)에 입력되어 코드심볼을 생성하고 인터리빙을 수행하기 위하여 생성된 코드심볼을 Write 어드레스 제어회로(180)의 제어로 순차적으로 IRAM(17)에 저장한 후 프레임의 경계에서부터 Read 어드레스 제어회로(190)의 제어로 정규화된 시간에 약속된 열(Row)로 읽어 냄으로써 채널 부호화를 완성한다.

도 4는 종래 방식에 따른 채널 부호기의 타이밍 흐름구성도로서, 데이터 요청 인터럽트를 받아 마이크로 컨트롤러는 입력 데이터를 프레임 입력 데이터 레지스터에 Write 한다(S1).

기록 후 프레임 입력 데이터 레지스터에 저장된 입력 데이터를 ERAM(140)에 순차적으로 저장한다(S2).

이를 반복하여 필요한 한 프레임의 데이터가 모두 입력되면 길쌈 부호화를 위한 준비가 완료된 것으로 ERAM read 시기를 기다린다.

이와 같은 구성에서 입력되는 한 프레임의 입력 데이터를 ERAM에 버퍼링하고 이를 읽어내어 길쌈 부호화를 수행하는 것은 간단하나 인터리빙을 수행하기 위해 한 프레임 시간 만큼의 시간 내에서 IRAM에 write하고, 한 프레임을 균등 분할하여 정규화된 시간에 IRAM을 read하여야 하는 타이밍 제어가 어렵다.

이의 타이밍 제어로는 앞 프레임의 마지막 IRAM Read 시간과 이번 프레임의 처음 IRAM Read 시간 사이의 간격에 모든 IRAM을 write하거나, 상기 시간 간격과 함께 IRAM에서 열로써 read 되어야 할 시점까지 필요한 데이터 만을 IRAM에 Write함으로써, IRAM Write와 Read가 중첩되는 방법을 사용할 수 있다.

상기 두가지 방법 모두 ERAM을 read하여 인코딩을 수행하는 시간 동안을 피하여 마이크로 컨트롤러가 프레임 입력 데이터를 레지스터에 저장하여야 하는 제한을 가지며, 이를 위하여 데이터 요청 인터럽트의 위치를 옵셋을 주어 조정하여야 하는 등의 제어가 추가로 필요하다.

계산되어진 시간 만큼 프레임의 경계에서부터 앞서 ERAM을 순차적으로 읽어내며 첫 번째 프레임의 길쌈 부호화를 수행한다(S3, S4).

길쌈 부호화기로부터 출력되는 코드심볼을 IRAM에 1번지부터 순차적으로 저장한다(S5).

상기 도 4에서 IRAM(write)와 IRAM(read)는 타이밍 상으로 중첩되어 있으며 이는 상기 해결책에서 열로써 처음 읽혀지는 시점에 처음 읽혀지는 데이터까지만 저장시키고 연속해서 IRAM Write하는 방법을 채택하여 그려진 타이밍도 임을 의미한다.

프레임 경계에서부터 한 프레임을 균등 분할하여 정규화된 시간에 IRAM을 읽어내어(S6) 출력함으로써 처음 프레임의 채널 부호화를 완성하고, 동시에 두 번째 프레임의 입력 데이터를 수신하여(S7) 첫째 프레임과 같은 방법으로 두 번째 프레임의 채널 부호화를 수행한다.

상기 종래의 구현 방법을 정리하면 길쌈 부호화와 인터리빙을 사용하는 채널 부호기를 구현하기 위해서는 ERAM에 비해 부호화율(R)의 역수배 만큼 큰 IRAM이 필요하며, 한 프레임 만큼의 시간 내에서 IRAM의 Write, Read를 수행하기 위한 어드레스 생성을 위한 회로 및 타이밍 제어회로가 필요하다.

또한 마이크로 컨트롤러가 ERAM을 Read 하면서 길쌈 부호화를 수행하고 있는 동안에는 프레임 입력 데이터를 프레임 입력 데이터 레지스터에 Write 할 수 없는 등의 제한을 가지며 이를 위하여 데이터 요청 인터럽트의 위치를 옵셋을 주어 조정하여야 하는 등의 제어가 추가로 필요한 문제가 따른다.

상기 문제를 해결하기 위해 본 발명은, 채널 부호화를 위해서 입력되는 프레임 데이터를 보관하는 RAM과 길쌈 부호화기의 출력인 코드심볼의 인터리빙을 위한 RAM을 반드시 사용하여야 하는 종래의 설계 방식과 달리, 메모리 사용량과 테스팅 비용이 큰 인터리버 RAM을 사용하지 않고 인터리버 RAM에 비하여 부호화율 만큼 크기가 작은 프레임 입력 데이터 버퍼링용 RAM 2개를 교대로 사용하여 길쌈 부호화 및 인터리빙을 한 번에 처리하는 새로운 구조의 채널 부호기 설계방법을 제공함으로써 채널 부호기의 하드웨어 사용량 감소 및 마이크로 컨트롤러와 프레임 입력 데이터 패킷 교환시 프로토콜의 간편성 및 마진을 확보하고자 하는 것을 목적으로 한다.

도 1은 본 발명이 적용되는 채널 부호기의 구성도,

도 2는 종래의 방식에 따른 채널 부호기의 구성도,

도 3은 본 발명에 따른 MUX_REG 블록의 상세 구성도,

도 4는 종래 방식에 따른 채널 부호기의 타이밍 흐름구성도,

도 5는 본 발명에 따른 채널 부호기의 타이밍 구성도.

<도면의 주요부분에 대한 부호의 설명>

10,110 : 프레임 입력 데이터 레지스터

20 : 기록 어드레스 제어회로 30 : 읽기 어드레스 제어회로

40 : 역다중화기 50,60,140 : 인코더램

70 : 다중화기_레지스터 블록 80 : 길쌈 부호화기

90 : 다중화기 150 : 병렬-직렬 변환기

170 : 인터리버램

상기 목적을 달성하기 위해 본 발명은, 채널 부호화를 위해 입력되는 프레임 데이터를 인코더램(ERAM0)에 저장하고, 상기 인코더램을 어드레싱하고 프레임 선택신호의 제어를 받는 다중화기를 통해 레지스터에 저장하며, 상기 입력 데이터 앞의 입력 데이터를 읽기 위해 상기 인코더램을 어드레싱하여 읽혀진 데이터를 레지스터에 저장하고, 상기 다중화기를 통해 입력된 레지스터의 내용을 다시 레지스터에 입력하며, 상기 두 개의 레지스터 출력 중 입력 데이터를 선택하고, 선택된 입력 데이터를 병렬로 길쌈 부호화기에 입력시켜 코드 심볼을 생성하고, 상기 코드 심볼중 하나를 선택하여 길쌈 부호화와 인터리빙이 완료된 채널 부호기의 출력을 얻는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

도 1은 본 발명이 적용되는 채널 부호기의 구성도로서, 한 프레임을 20 msec, 길쌈 부호화기의 구속장(Constraint Length, 이하 K라 칭함)은 9, 부호화율(R)을 1/2, 프레임 입력 레지스터는 8비트로 MSB 비트가 먼저 처리하여야 할 데이터이고, 데이터 한 프레임의 입력 데이터는 288 비트로 가정하면, 36×8 비트 ERAM0와 ERAM1이 필요하며, 기존 방식의 경우 576 비트 IRAM이 필요한데 이 경우를 예를 들어 설명하면 다음과 같다.

도 1과 도 3에서 채널 부호화를 위해서 마이크로 컨트롤러의 제어를 받아 프레임 입력 데이터 레지스터(10)를 통하여 입력되는 한 프레임 데이터를 Write 어드레스 제어회로(20)의 제어에 따라 프레임을 주기로 선택되어지는 DEMUX(40)를 통하여 ERAM0(50)에 순차적으로 저장한다.

두 번째 프레임의 경계에서부터 인터리빙 알고리즘을 근거하여 읽혀져야 하는 코드심볼을 생성시키는 입력 데이터를 읽어내기 위해 입력 데이터가 들어 있는 ERAM의 어드레스를 계산하여 ERAM0, ERAM1을 어드레싱하고 프레임 선택 신호에 의해 제어받는 2×1 다중화기(71)를 거쳐 8 비트 레지스터(72)에 저장된다.

이어서 읽혀져야 하는 입력 데이터의 앞에 입력된 8개의 입력 데이터를 추출하기 위해 입력 데이터가 들어있는 ERAM의 어드레스보다 하나 작은 어드레스로 ERAM0, ERAM1을 어드레싱하고 프레임 선택 신호에 의해 제어받는 2×1 다중화기(71)를 거쳐 8비트 레지스터(72)에 저장된다.

이때 전에 저장되었던 8비트 레지스터(72)의 내용은 시프트(Shift)되어 8비트 레지스터(73)로 이동된다.

두 개의 8비트 레지스터(72, 73) 전체 16 비트의 출력 중에서 비트 15는 가장 먼저 입력된 데이터이고, 비트 0는 가장 나중 입력된 데이터이며, 필요한 입력 데이터는 레지스터(73)의 8 비트 중의 하나인데, 예를 들어 비트 3이 필요한 입력 데이터이면 비트 3을 포함하여 비트 4∼비트 11의 9 비트를 선택하여야 한다.

SEL[3]의 제어와 2×1 다중화기(74) 12개에 의해 전체 16 비트 중에서 12 비트가 선택되고, SEL[2]의 제어와 2×1 다중화기 10개에 의해 전체 12 비트 중에서 10 비트가 선택되며, SEL[1]의 제어와 2×1 다중화기 9개에 의해 10 비트중 최종 9 비트가 선택되어진다.

선택되어진 9 비트의 데이터는 필요한 입력 데이터와 그 앞에 입력된 8개의 입력 데이터로서 길쌈 부호화기(80)의 레지스터(81)에 병렬로 입력되고 XOR 게이트(82)에 의해 코드심볼 2개를 생성한다.

이들 중 하나의 코드심볼을 2×1 다중화기(90)로 선택하면 인터리빙 RAM을 사용하지 않고 길쌈 부호화와 인터리빙이 완료된 채널 부호기의 출력을 얻을 수 있다.

같은 방법으로 두 번째 프레임의 입력 데이터는 DEMUX(40)를 통하여 ERAM1(60)에 순차적으로 저장되고, 다음 프레임의 경계의 ERAM1에서 read되어 길쌈 부호화와 인터리빙이 한꺼번에 수행된다.

도 3의 본 발명에 따른 MUX_REG 블록의 상세 구성도는, 두 개 ERAM의 8 비트 출력 중에서 프레임 단위로 선택하기 위한 8 비트 2×1 다중화기(71), 두 번 읽혀진 ERAM의 출력 데이터를 저장하기 위한 두 개의 8비트 시프트 레지스터(72, 73), 전체 16비트의 레지스터 출력 중에서 필요한 입력 데이터와 그 앞에 입력된 8개의 입력 데이터를 선택하여 병렬로 길쌈 부호화기의 각 레지스터(81) 비트에 입력하기 위한 2×1 다중화기(74) 31개로 구성된다.

도 5는 본 발명에 따른 채널 부호기의 타이밍 구성도로서, 첫 번째 프레임에서 데이터 요청 인터럽트를 받아 마이크로 컨트롤러는 입력 데이터를 프레임 입력 데이터 레지스터에 Write한다(S13).

프레임 입력 데이터 레지스터를 기록하면 프레임 단위로 번갈아 선택되어지는 제어를 받아 ERAM0에 순차적으로 저장한다(S14).

두 번째 프레임의 경계에서 ERAM0는 인터리빙 알고리즘과 더불어 계산되어진 어드레스에 의해 정규화된 시간마다 읽혀져(S15) 첫 번째 프레임의 길쌈 부호화와 인터리빙이 동시에 수행 완료된다(S16).

첫 번째 프레임의 길쌈 부호화와 인터리빙이 두 번째 프레임에서 동시에 수행되는 동안 데이터 요청 인터럽트를 받아 마이크로 컨트롤러는 두 번째 프레임 입력 데이터를 프레임 입력 데이터 레지스터에 Write한다(S17).

프레임 입력 데이터 레지스터를 기록하면 프레임 단위로 번갈아 선택되어지는 제어를 받아 ERAM1에 순차적으로 저장한다(S18).

세 번째 프레임의 경계에서 ERAM1는 인터리빙 알고리즘과 더불어 계산되어진 어드레스에 의해 정규화된 시간마다 읽혀져(S19) 두 번째 프레임의 길쌈 부호화와 인터리빙이 동시에 수행 완료된다(S20).

상기 타이밍도에서 보는 것처럼 종래의 구현 방법에서 제한 요소로 작용되었던 ERAM을 Read하면서 길쌈 부호화를 수행하고 있는 동안에는 마이크로 컨트롤러가 프레임 입력 데이터 레지스터에 입력 데이터를 저장할 수 없었던 제한이 ERAM 두 개를 사용하여 프레임 단위로 번갈아 Write 함으로써 해결되었으며, 따라서 데이터 요청 인터럽트의 위치를 옵셋을 주어 조정하여야 하는 등의 추가적인 제어가 불필요하고, 마이크로 컨트롤러가 마진을 가지고 충분한 시간에 프레임 입력 데이터 레지스터의 엑세스가 가능하여 졌다.

상술한 바와 같이 본 발명은 디지털 통신의 성능을 향상시키기 위해 길쌈 부호화 및 인터리빙 기법을 사용하는 채널 부호기를 구현하는데 있어서 채널 부호화를 위해 입력되는 프레임 데이터를 버퍼링하기 위한 ERAM과 인터리빙을 위한 IRAM을 반드시 사용하여야 하는 기존의 설계 방식에서 탈피하여, ERAM에 비해 부호화율의 역수배 만큼 큰 IRAM을 사용하지 않고, 작은 ERAM 2개를 교대로 사용하여 길쌈 부호화 및 인터리빙을 한 번에 처리하는 새로운 구조의 채널 부호기 설계방법을 제공함으로써, 채널 부호기의 하드웨어 사용량 감소 및 마이크로 컨트롤러와 프레임 데이터 패킷 교환 시 프로토콜의 간편성 및 마진 확보를 얻을 수 있는 효과를 가진다.

Claims

디지털 통신의 성능을 향상시키기 위해 길쌈 부호화 및 인터리빙 기법을 사용하는 채널 부호기 구현 방법에 있어서,

채널 부호화를 위해 입력되는 프레임 데이터를 인코더램(ERAM0)에 저장하는 제 1 과정과;

상기 인코더램을 어드레싱하고 프레임 선택신호의 제어를 받는 다중화기를 통해 레지스터에 저장하는 제 2 과정과;

상기 입력 데이터 앞의 입력 데이터를 읽기 위해 상기 인코더램을 어드레싱하여 읽혀진 데이터를 레지스터에 저장하는 제 3 과정과;

상기 두 개의 레지스터 출력 중 입력 데이터를 선택하고, 선택된 입력 데이터를 길쌈 부호화기에 병렬로 입력시켜 코드 심볼을 생성하는 제 4 과정과;

상기 코드 심볼중 하나를 선택하여 길쌈 부호화와 인터리빙이 완료된 채널 부호기의 출력을 얻는 제 5 과정을 포함하는 것을 특징을 하는 디지털 통신용 채널 부호기 설계방법.
제 1 항에 있어서, 상기 제 1 과정은

채널 부호화를 위해 마이크로 컨트롤러 제어를 받아 프레임 데이터 레지스터를 통해 입력하는 제 1 단계와;

입력된 프레임 데이터를 기록 어드레스 제어회로의 제어에 따라 프레임을 주기로 선택되어지는 다중화기(DEMUX)를 통해 인코더램(ERAM0, ERAM1)에 순차적으로 저장하는 제 2 단계로 이루어진 것을 특징으로 하는 디지털 통신용 채널 부호기 설계방법.
제 1 항에 있어서, 상기 제 2 과정은

두 번째 프레임의 경계에서부터 인터리빙 알고리즘에 근거하여 읽혀져야 하는 코드심볼을 생성시키는 입력 데이터를 읽기 위해 입력 데이터가 들어있는 ERAM의 어드레스를 계산하는 제 1 단계와;

계산된 ERAM0, ERAM1을 어드레싱하고 프레임 선택 신호에 의해 제어받는 2×1 다중화기를 통해 8 비트 레지스터에 저장하는 제 2 단계로 이루어진 것을 특징으로 하는 디지털 통신용 채널 부호기 설계방법.
제 1 항에 있어서, 상기 제 3 과정은

읽혀야 하는 입력 데이터의 앞에 입력된 8개의 입력 데이터를 읽어내기 위해 입력 데이터가 들어있는 ERAM의 어드레스보다 하나 작은 어드레스로 ERAM0, ERAM1을 어드레싱하는 제 1 단계와;

상기 어드레싱하여 읽혀진 데이터를 2×1 다중화기를 거쳐 8비트 레지스터에 저장하는 제 2 단계로 이루어진 것을 특징으로 하는 디지털 통신용 채널 부호기 설계방법.
제 1 항에 있어서, 상기 제 5 과정은

상기 두 개의 8비트 레지스터 전체 16 비트의 출력 중에서 SEL[3:1]와 2×1 다중화기 다수개를 통해 필요한 입력 데이터와 그 앞에 입력된 다수개의 입력 데이터를 선택하는 제 1 단계와;

상기 입력된 다수개의 입력 데이터를 길쌈 부호화기의 레지스터에 병렬로 입력시켜 일정개의 코드심볼을 생성하는 제 2 단계로 이루어진 것을 특징으로 하는 디지털 통신용 채널 부호기 설계방법.
제 1 항에 있어서, 상기 제 6 과정은

상기 생성된 코드심볼중 필요한 하나의 코드심볼을 선택하여 인터리빙 RAM을 사용하지 않고 길쌈 부호화와 인터리빙이 완료된 채널 부호기의 출력을 얻는 것을 특징으로 하는 디지털 통신용 채널 부호기 설계방법.