CN103594109B - 一种替代双端口静态存储器的存储器结构 - Google Patents
一种替代双端口静态存储器的存储器结构 Download PDFInfo
- Publication number
- CN103594109B CN103594109B CN201210289586.9A CN201210289586A CN103594109B CN 103594109 B CN103594109 B CN 103594109B CN 201210289586 A CN201210289586 A CN 201210289586A CN 103594109 B CN103594109 B CN 103594109B
- Authority
- CN
- China
- Prior art keywords
- signal
- high frequency
- fifo
- memory
- frequency clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种替代双端口静态存储器的存储器结构，采用高频时钟单端口静态存储器代替双端口静态存储器，包括：一锁存器，将输入的高频时钟区分为奇周期指示信号和偶周期指示信号；两个先进先出FIFO暂存器，用于暂时存放数据，同时将访问端的数据总线信号从原工作时钟域切换到高频时钟域，而且要求切换后的数据总线信号只会在相应的高频时钟周期中有效；一选择器，在高频时钟的周期指示信号的控制下，将选通的数据总线信号最终输入给单端口静态存储器。本发明能使得芯片设计在面积上有所改进，从而降低芯片成本。
Description
技术领域
本发明涉及存储器领域，特别是涉及一种替代双端口静态存储器的存储器结构。
背景技术
随着半导体和电子技术的发展，单个芯片上要完成的功能越来越多，这就使得芯片电路的设计越来越复杂，片上存在着多个时钟域，跨时钟域设计成为了一个常态，大量的数据在不同时钟域之间传送，如何处理这些跨时钟域的批量数据也成为了一个关键问题。
目前通常的做法是使用一个双端口静态存储器作为跨时钟域数据传送的中间存储器，双端口静态存储器可以工作在两个时钟域中，从而实现了数据在不同时钟域的转换。
但是，双端口静态存储器的面积要比相同存储容量单端口静态存储器面积大50％左右，因此在芯片面积，芯片成本上并不占优势。
发明内容
本发明要解决的技术问题是提供一种替代双端口静态存储器的存储器结构，使得芯片设计在面积上有所改进，从而降低芯片成本。
为解决上述技术问题，本发明的替代双端口静态存储器的存储器结构，包括：一锁存器，两个FIFO(先进先出)暂存器，一选择器，一单端口静态存储器；
所述锁存器将输入的高频时钟区分为奇周期指示信号和偶周期指示信号；
第一FIFO暂存器，输入的信号分别为由存储器第一访问端输入的数据总线信号、工作时钟信号、高频时钟信号和奇周期指示信号；
第二FIFO暂存器，输入的信号分别为由存储器第二访问端输入的数据总线信号、工作时钟信号、高频时钟信号和偶周期指示信号；
所述FIFO暂存器用于暂时存放数据，同时将访问端的数据总线信号从原工作时钟域切换到高频时钟域，而且要求切换后的数据总线信号只会在相应的高频时钟周期中有效；
所述选择器，输入端分别与所述第一FIFO暂存器和第二FIFO暂存器的输出端相连接，其输出端与所述单端口静态存储器的输入端相连接，其控制端与所述锁存器的输出端相连接；在高频时钟的周期指示信号的控制下，在奇周期指示信号有效的时候选通存储器第一访问端的数据总线信号；在偶周期指示信号有效的时候选通存储器第二访问端的数据总线信号，选通的数据总线信号最终输入给所述单端口静态存储器；
所述单端口静态存储器的高频时钟的频率必须是两个访问端工作时钟信号频率中较大者的两倍或大于两倍。
本发明采用单端口的静态存储器代替双端口的静态存储器，从而使得芯片的面积减小，芯片的成本降低。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是所述替代双端口静态存储器的存储器结构原理框图。
具体实施方式
如图1所示，所述替代双端口静态存储器的存储器结构，采用高频时钟单端口静态存储器代替双端口静态存储器，包括：一单端口静态存储器，一选择器，两个FIFO暂存器，一锁存器。
高频时钟输入到所述锁存器，该锁存器将输入的高频时钟区分为奇周期和偶周期，从而产生奇周期指示信号和偶周期指示信号，并将这两个信号输入到FIFO暂存器和选择器的选择端。
第一FIFO暂存器的输入端输入的信号分别为由存储器第一访问端输入的数据总线信号、工作时钟信号、高频时钟信号和奇周期指示信号。
第二FIFO暂存器的输入端输入的信号分别为由存储器第二访问端输入的数据总线信号、工作时钟信号、高频时钟信号和偶周期指示信号。
所述FIFO暂存器用于暂时存放数据，同时将访问端的数据总线信号从原工作时钟域切换到高频时钟域，而且要求切换后的数据总线信号只会在相应的高频时钟周期中有效，即存储器第一访问端的数据总线信号只在奇周期指示信号的控制下有效，存储器第二访问端的数据总线信号只在偶周期指示信号的控制下有效。
所述选择器的输入端分别与所述第一FIFO暂存器和第二FIFO暂存器的输出端相连接，其输出端与单端口静态存储器的输入端相连接，其控制端与所述锁存器的输出端相连接。在高频时钟的周期指示信号的控制下，在奇周期指示信号有效的时候选通存储器第一访问端的数据总线信号；在偶周期指示信号有效的时候选通存储器第二访问端的数据总线信号，选通的数据总线信号最终输入给单端口静态存储器。
为了保证存储器两个访问端对单端口静态存储器的同步访问，使单端口静态存储器工作在一个高频时钟域，单端口静态存储器的高频时钟的频率必须是两个访问端工作时钟信号频率中较大者的两倍或大于两倍，这样才能保证存储器具有足够的带宽，从而实现两个访问端对单端口静态存储器的并行访问。
由于访问端和单端口静态存储器工作在不同的时钟域，在存储器访问端和单端口静态存储器之间要加入FIFO暂存器，用于将数据总线信号从访问端的工作时钟同步到单端口静态存储器的工作时钟，由于单端口静态存储器的工作时钟频率(即所述的高频时钟)是访问端工作时钟信号频率的两倍或者大于两倍，FIFO暂存器不会出现阻塞的情况。FIFO暂存器主要是用于暂时存储数据，等待控制信号的同步，所以FIFO暂存器不需要特别深，采用16级深度即可。
以上通过具体实施方式对本发明进行了详细的说明，但在具体实施的时候，本领域人员可以在本发明的原理下做适当的调整和变化，比如FIFO暂存器的级数等等。这些调整也应视为本发明的保护范围。
Claims (2)
1.一种替代双端口静态存储器的存储器结构，其特征在于，包括：
一锁存器，两个先进先出FIFO暂存器，一选择器，一单端口静态存储器；所述锁存器将输入的高频时钟区分为奇周期指示信号和偶周期指示信号；
第一先进先出FIFO暂存器，输入的信号分别为由存储器第一访问端输入的数据总线信号、工作时钟信号、高频时钟信号和奇周期指示信号；
第二先进先出FIFO暂存器，输入的信号分别为由存储器第二访问端输入的数据总线信号、工作时钟信号、高频时钟信号和偶周期指示信号；
所述先进先出FIFO暂存器用于暂时存放数据，同时将访问端的数据总线信号从原工作时钟域切换到高频时钟域，而且要求切换后的数据总线信号只会在相应的高频时钟周期中有效；
所述选择器，输入端分别与所述第一先进先出FIFO暂存器和第二先进先出FIFO暂存器的输出端相连接，其输出端与所述单端口静态存储器的输入端相连接，其控制端与所述锁存器的输出端相连接；在高频时钟的周期指示信号的控制下，在奇周期指示信号有效的时候选通存储器第一访问端的数据总线信号；在偶周期指示信号有效的时候选通存储器第二访问端的数据总线信号，选通的数据总线信号最终输入给所述单端口静态存储器；
所述单端口静态存储器的高频时钟的频率必须是两个访问端工作时钟信号频率中较大者的两倍或大于两倍。
2.如权利要求1所述的存储器结构，其特征在于：所述第一先进先出FIFO暂存器和第二先进先出FIFO暂存器可以进行读操作，也可以进行写操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210289586.9A CN103594109B (zh) | 2012-08-15 | 2012-08-15 | 一种替代双端口静态存储器的存储器结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210289586.9A CN103594109B (zh) | 2012-08-15 | 2012-08-15 | 一种替代双端口静态存储器的存储器结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103594109A CN103594109A (zh) | 2014-02-19 |
| CN103594109B true CN103594109B (zh) | 2017-09-15 |
Family
ID=50084212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210289586.9A Active CN103594109B (zh) | 2012-08-15 | 2012-08-15 | 一种替代双端口静态存储器的存储器结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103594109B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9779813B2 (en) * | 2015-09-11 | 2017-10-03 | Macronix International Co., Ltd. | Phase change memory array architecture achieving high write/read speed |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236774A (zh) * | 2007-02-01 | 2008-08-06 | 北京芯技佳易微电子科技有限公司 | 单端口存储器实现多端口存储功能的装置和方法 |
| CN101720467A (zh) * | 2007-05-09 | 2010-06-02 | 新思公司 | 电路仿真的输入和延迟输入的复用 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4900800B2 (ja) * | 2003-07-02 | 2012-03-21 | エスティー‐エリクソン、ソシエテ、アノニム | 複数のシフト・レジスタ機能を有するシングル・メモリ |
-
2012
- 2012-08-15 CN CN201210289586.9A patent/CN103594109B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236774A (zh) * | 2007-02-01 | 2008-08-06 | 北京芯技佳易微电子科技有限公司 | 单端口存储器实现多端口存储功能的装置和方法 |
| CN101720467A (zh) * | 2007-05-09 | 2010-06-02 | 新思公司 | 电路仿真的输入和延迟输入的复用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103594109A (zh) | 2014-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10318468B2 (en) | FPGA-based interface signal remapping method | |
| US20110320854A1 (en) | Inter-clock domain data transfer FIFO circuit | |
| CN204131477U (zh) | 数字电路部分 | |
| US7583106B2 (en) | Clock circuitry | |
| US8898503B2 (en) | Low latency data transfer between clock domains operated in various synchronization modes | |
| CN104009736A (zh) | 低功耗主从触发器 | |
| WO2013081683A1 (en) | Circuit for and method of enabling the transfer of data by an integrated circuit | |
| CN103730149A (zh) | 一种双端口存储器的读写控制电路 | |
| US6208703B1 (en) | First-in-first-out synchronizer | |
| CN102176673A (zh) | 4输入查找表、fpga逻辑单元和fpga逻辑块 | |
| CN104424367A (zh) | 一种优化寄存器控制信号的工艺映射方法及集成电路 | |
| CN103594109B (zh) | 一种替代双端口静态存储器的存储器结构 | |
| CN102790605B (zh) | 异步信号同步器 | |
| CN101582689B (zh) | 半导体器件的计数器 | |
| CN115437972A (zh) | 一种带时钟切换的乒乓缓存方法、装置及接口控制器 | |
| CN103594110B (zh) | 替代双端口静态存储器的存储器结构 | |
| CN108268416A (zh) | 一种异步接口转同步接口控制电路 | |
| EP3173895B1 (en) | Clock tree implementation method, system-on-chip and computer storage medium | |
| CN108108149A (zh) | 一种基于分离统计高效收集的性能统计电路 | |
| CN107592099A (zh) | D触发器 | |
| CN207766251U (zh) | 一种同步计数器 | |
| TW201318001A (zh) | 雙埠記憶體及其製造方法 | |
| Wang et al. | A RTL asynchronous FIFO design using modified micropipeline | |
| CN103633969A (zh) | 异步信号传递电路 | |
| CN103607196A (zh) | 一种万能逻辑块输出逻辑宏单元电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |