TW201310579A - 半導體結構及其製造方法 - Google Patents
半導體結構及其製造方法 Download PDFInfo
- Publication number
- TW201310579A TW201310579A TW100129230A TW100129230A TW201310579A TW 201310579 A TW201310579 A TW 201310579A TW 100129230 A TW100129230 A TW 100129230A TW 100129230 A TW100129230 A TW 100129230A TW 201310579 A TW201310579 A TW 201310579A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- disposed
- charge storage
- resistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 239000004020 conductor Substances 0.000 claims abstract description 63
- 125000006850 spacer group Chemical group 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- 239000003989 dielectric material Substances 0.000 claims abstract description 12
- 238000003860 storage Methods 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 claims description 25
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- CXXKWLMXEDWEJW-UHFFFAOYSA-N tellanylidenecobalt Chemical compound [Te]=[Co] CXXKWLMXEDWEJW-UHFFFAOYSA-N 0.000 claims description 8
- 229910001507 metal halide Inorganic materials 0.000 claims description 5
- 150000005309 metal halides Chemical class 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 137
- 230000008569 process Effects 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- ZQXQADNTSSMHJI-UHFFFAOYSA-N hafnium(4+) oxygen(2-) tantalum(5+) Chemical compound [O-2].[Ta+5].[Hf+4] ZQXQADNTSSMHJI-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一種半導體結構的製造方法。提供具有晶胞區與周邊區之基底。於基底之晶胞區上形成堆疊結構以及於基底之周邊區上形成電阻器，其中堆疊結構包含閘氧化層、浮置閘極以及第一間隙壁。於堆疊結構之兩側的基底中形成至少二摻雜區。於基底上依序形成介電材料層與導體材料層。於基底上形成圖案化光阻層，圖案化光阻層覆蓋堆疊結構及部分電阻器。移除未經圖案化光阻層覆蓋的介電材料層與導體材料層，以於堆疊結構上形成閘間介電層以及控制閘極，同時於電阻器上形成金屬矽化物阻擋層。
Description
本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種包含記憶單元與電阻器之半導體結構及其製造方法。
非揮發性記憶體元件由於具有可多次資料之存入、讀取、抹除等動作，且存入之資料在斷電後也不會消失之優點，所以已成為個人電腦和電子設備所廣泛採用的一種記憶體元件。
具有穿隧氧化物之可抹除且可程式唯讀記憶體(EPROM with Tunnel Oxide，ETOX)為一種常見之記憶胞結構，其係以摻雜多晶矽製作浮置閘極與控制閘極，以進行抹除/寫入的操作。此外，為了避免ETOX因過度抹除/寫入而導致資料誤判的問題，可在記憶胞的一側串接一選擇電晶體(select transistor)，而形成兩電晶體(2T)結構。藉由選擇電晶體來控制記憶胞的程式化和讀取，來進行多次可程式化(Multiple-Time Programming；MTP)操作。
隨著多功能晶片的發展，晶胞區的記憶單元與周邊區的分壓器(如電阻器)常會製作在同一個晶片上。然而，記憶單元與電阻器的製程通常是分開進行的，因此需要多個光罩以及複雜的製程步驟，會增加成本及減少競爭力。
有鑑於此，本發明提供一種半導體結構的製造方法，可以利用現有的製程輕易地形成包含記憶單元與電阻器之半導體結構，且此結構符合客戶電性要求。
本發明提供一種半導體結構的製造方法。首先，提供一基底。基底具有晶胞區與周邊區。然後，於基底之晶胞區上形成堆疊結構以及於基底之周邊區上形成電阻器，其中堆疊結構包含閘氧化層、浮置閘極以及第一間隙壁。之後，於堆疊結構之兩側的基底中形成至少二摻雜區。繼之，於基底上依序形成介電材料層與導體材料層。接下來，於基底上形成圖案化光阻層，圖案化光阻層覆蓋堆疊結構以及部分電阻器。然後，移除未經圖案化光阻層覆蓋的介電材料層與導體材料層，以於該堆疊結構上形成閘間介電層以及控制閘極，同時於電阻器上形成金屬矽化物阻擋(SAB)層，其中堆疊結構、閘間介電層、以及控制閘極係構成電荷儲存結構。
在本發明之一實施例中，於形成電荷儲存結構的步驟之後，上述半導體結構的製造方法更包括：於電荷儲存結構的側壁上形成第二間隙壁；以及於電荷儲存結構的表面、摻雜區的表面與電阻器的部份表面上形成金屬矽化物層。
在本發明之一實施例中，上述金屬矽化物層的材料包括矽化鈷。
在本發明之一實施例中，於形成上述堆疊結構以及電阻器的步驟時，同時於基底之晶胞區之堆疊結構的一側形成選擇電晶體，且摻雜區更形成於選擇電晶體兩側的基底中，電荷儲存結構與選擇電晶體共用一個摻雜區，以及介電材料層與導體層更覆蓋選擇電晶體。
在本發明之一實施例中，上述導體材料層的材料包括摻雜多晶矽。
本發明另提供一種半導體結構，包括基底、電荷儲存結構、電阻器、介電層與第二導體層。基底具有晶胞區與周邊區。電荷儲存結構配置於基底之晶胞區上。電荷儲存結構包括依序配置於基底上的閘氧化層、浮置閘極、閘間介電層與控制閘極。電阻器配置於基底之周邊區上。電阻器包括依序配置於基底上的氧化層及第一導體層。介電層與第二導體層依序配置於電阻器上，其中介電層與第二導體層係構成金屬矽化物阻擋層。
在本發明之一實施例中，上述半導體結構更包括淺溝渠隔離結構、第一間隙壁、第二間隙壁、第三間隙壁及至少二摻雜區。淺溝渠隔離結構配置於電阻器下方的基底中。第一間隙壁配置於電荷儲存結構的側壁上。第二間隙壁配置於電阻器的側壁上。第三間隙壁配置於金屬矽化物阻擋層的側壁上。摻雜區配置於電荷儲存結構兩側的基底中。
在本發明之一實施例中，上述半導體結構更包括金屬矽化物層，其配置於電荷儲存結構的表面、摻雜區的表面、第二導體層的表面以及第一導體層未經第二導體層及第三間隙壁覆蓋的表面上。
在本發明之一實施例中，上述金屬矽化物層的材料包括矽化鈷。
在本發明之一實施例中，上述半導體結構更包括選擇電晶體，其配置於基底之晶胞區上且位於電荷儲存結構的一側。
在本發明之一實施例中，上述選擇電晶體包括依序配置在基底上的選擇閘氧化層及選擇閘極。
在本發明之一實施例中，上述半導體結構更包括淺溝渠隔離結構、第一間隙壁、第二間隙壁、第三間隙壁、第四間隙壁及多數個摻雜區。淺溝渠隔離結構配置於電阻器下方的基底中。第一間隙壁配置於電荷儲存結構的側壁上。第二間隙壁配置於電阻器的側壁上。第三間隙壁配置於金屬矽化物阻擋層的側壁上。第四間隙壁配置於選擇電晶體的側壁上。摻雜區配置於電荷儲存結構與選擇電晶體兩側的基底中，且電荷儲存結構與選擇電晶體共用一個摻雜區。
在本發明之一實施例中，上述半導體結構更包括金屬矽化物層，其配置於電荷儲存結構的表面、選擇電晶體的表面、摻雜區的表面、第二導體層的表面以及第一導體層未經第二導體層及第二間隙壁覆蓋的表面上。
在本發明之一實施例中，上述金屬矽化物層的材料包括矽化鈷。
在本發明之一實施例中，上述第一導體層與第二導體層的材料包括摻雜多晶矽。
基於上述，本發明的製造方法可整合於現有的製程(例如邏輯製程)中，利用現有的製程輕易地形成包括記憶單元與電阻器之半導體結構，大幅降低成本，提升競爭力。此處的記憶單元可為ETOX結構或包括電荷儲存結構與選擇電晶體之兩電晶體(2T)結構，可依客戶需求進行單次可程式化(OTP)或多次可程式化(MTP)操作。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至1D為依據本發明第一實施例所繪示之半導體結構之製造方法的剖面示意圖。
請參照圖1A，提供一基底100。基底100例如是P型矽基底。基底100具有晶胞區100a與周邊區100b。井區102形成於基底100中。井區102例如是P型井區。在一實施例中，深井區(未繪示)可選擇性地形成在基底100中且位於井區102的下方。此外，基底100中更形成有多個淺溝渠隔離結構101，其中至少一淺溝渠隔離結構101位於周邊區100b之基底100中。
接著，於基底100上依序形成氧化材料層及導體材料層(未繪示)。氧化材料層的材料例如是氧化矽，且其形成方法例如是進行熱氧化法或化學氣相沉積製程。導體材料層的材料例如是摻雜多晶矽，且其形成方法例如是進行化學氣相沉積製程。然後，將氧化材料層及導體材料層圖案化，以於基底100之晶胞區100a上形成堆疊結構200及選擇電晶體300，以及於基底100之周邊區100b上形成電阻器400。堆疊結構200包括依序配置在基底100上的閘氧化層104及浮置閘極110。選擇電晶體300包括依序配置在基底100上的選擇閘氧化層106及選擇閘極112。電阻器400包括依序配置在基底100上的氧化層108及導體層114。注意，閘氧化層104、選擇閘氧化層106、及氧化層108的材料、厚度均相同，浮置閘極110、選擇閘極112及導體層114的材料、厚度均相同，且上述層可以在同一圖案化步驟中完成。
之後，於堆疊結構200及選擇電晶體300兩側的基底100中形成淡摻雜區116。淡摻雜區116例如是N型淡摻雜區。繼之，於堆疊結構200、選擇電晶體300及電阻器400的側壁上形成間隙壁118。間隙壁118的材料例如是氧化矽、氮化矽或氮氧化矽，且其形成方法例如是先進行化學氣相沉積製程再進行非等向性蝕刻製程。接著，於堆疊結構200及選擇電晶體300之兩側的基底100中形成多個摻雜區120。摻雜區120例如是N型摻雜區。此外，堆疊結構200(或後續形成之電荷儲存結構200')及選擇電晶體300共用一個摻雜區120。
然後，請參照圖1B，於基底100上依序形成介電材料層122與導體材料層124，以覆蓋堆疊結構200、選擇電晶體300及電阻器400。介電材料層122可為單層的氧化矽層或氧化矽-氮化矽-氧化矽(ONO)之複合層，在圖1B中是以單層結構為例來說明之。導體材料層124的材料例如是摻雜多晶矽，且其形成方法例如是進行化學氣相沉積製程。
接著，於基底100上形成圖案化光阻層129，圖案化光阻層129至少覆蓋堆疊結構200。在此實施例中，利用光罩125形成圖案化光阻層129，且圖案化光阻層129覆蓋堆疊結構200及部分電阻器400，但未覆蓋選擇電晶體300。
之後，請參照圖1C，移除未經圖案化光阻層129覆蓋的介電材料層122與導體材料層124，以於基底100之晶胞區100a上形成電荷儲存結構200'，以及於電阻器400上形成介電層128與導體層132。電荷儲存結構200'包括依序配置在基底100上的閘氧化層104、浮置閘極110、閘間介電層126與控制閘極130。注意，閘間介電層126與介電層128的材料、厚度均相同，控制閘極130與導體層132的材料、厚度均相同，且上述層可以在同一圖案化步驟中完成。
特別要說明的是，本案之介電材料層122與導體材料層124取代習知的金屬矽化物阻擋(SAB)材料層，且藉由將定義控制閘極130的圖案嵌入(embedded)定義金屬矽化物阻擋(SAB)層的光罩中，來達到使用單一光罩125以減少成本之目的。具體言之，圖案化光阻層129之圖案129a是用來定義控制閘極130，而其圖案129b是用來定義SAB層，如圖1B所示。如此一來，雖然在周邊區100b之電阻器400上會留下介電層128與導體層132，但此兩層並未改變原先客戶要求之電阻器400之電阻值，並不影響其電性，卻能達到使用單一光罩125同時定義控制閘極130及金屬矽化物阻擋(SAB)層之功效。
然後，請參照圖1D，於電荷儲存結構200'、選擇閘極300及介電層128與導體層132的側壁上形成間隙壁134。間隙壁134的材料例如是氧化矽、氮化矽或氮氧化矽，且其形成方法例如是先進行化學氣相沉積製程再進行非等向性蝕刻製程。
之後，於基底100上形成金屬層(未繪示)。金屬層的材料例如是鈷，且其形成方法例如是進行化學氣相沈積製程。繼之，進行一退火處理，使得部份金屬層與矽反應形成金屬矽化物層136。金屬矽化物層136形成於選擇電晶體300的表面、電荷儲存結構200'的表面、摻雜區的表面、導體層132的表面與電阻器400的部份表面上。金屬矽化物層136的材料包括矽化鈷。之後，移除未反應的金屬層。至此，完成本發明之半導體結構10之製造。
請參照圖1D，半導體結構10包括基底100、電荷儲存結構200'、選擇電晶體300、電阻器400、介電層128與導體層132。基底100具有晶胞區100a與周邊區100b。電荷儲存結構200'與選擇電晶體300配置於基底100之晶胞區100a上。電荷儲存結構200'包括依序配置於基底100上的閘氧化層104、浮置閘極110、閘間介電層126與控制閘極130。選擇電晶體300包括依序配置在基底100上的選擇閘氧化層106及選擇閘極112。電阻器400配置於基底100之周邊區100b上。電阻器400包括依序配置於基底100上的氧化層108及導體層114。介電層128與導體層132依序配置於電阻器400上，其中介電層128與導體層132的面積小於導體層114的面積。
此外，淺溝渠隔離結構101配置於電阻器400下方的基底100中。間隙壁118、134配置於電荷儲存結構200'的側壁上。間隙壁118配置於電阻器400的側壁上。間隙壁134配置於介電層128與導體層132的側壁上，其中介電層128與導體層132係構成金屬矽化物阻擋層。間隙壁118、134配置於選擇電晶體300的側壁上。摻雜區120配置於電荷儲存結構200'與選擇電晶體300兩側的基底100中，且電荷儲存結構200'與選擇電晶體300共用一個摻雜區120。金屬矽化物層136配置於電荷儲存結構200'的表面、選擇電晶體300的表面、摻雜區120的表面、導體層132的表面以及導體層114未經導體層132覆蓋的表面上。金屬矽化物層136的材料包括矽化鈷。導體層114與導體層132的材料包括摻雜多晶矽。
在上述的實施例中，是以在晶胞區100a形成包括電荷儲存結構200'及選擇電晶體300的兩電晶體(2T)結構為例來說明之，但本發明並不以此為限。在另一實施例中，亦可以僅形成電荷儲存結構200'於晶胞區100a上，而形成如圖2所示之半導體結構20。
綜上所述，可利用將定義控制閘極的圖案嵌入SAB光罩中，使用現有的邏輯(logic)製程來製作包括記憶單元與電阻器之半導體結構。本發明所形成之包括記憶單元與電阻器之半導體結構均符合客戶之電性要求。此處的記憶單元可為ETOX結構或包括電荷儲存結構與選擇電晶體之兩電晶體(2T)結構，可依客戶需求進行單次可程式化(OTP)或多次可程式化(MTP)操作。此外，與習知之複雜製程相比，本發明的方法可利用現有製程同時製造記憶單元與電阻器，因此能大幅降低成本，提升競爭力。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20．．．半導體結構
100．．．基底
100a．．．晶胞區
100b．．．周邊區
101．．．淺溝渠隔離結構
102．．．井區
104．．．閘氧化層
106．．．選擇閘氧化層
108．．．氧化層
110．．．浮置閘極
112．．．選擇閘極
114、132．．．導體層
116．．．淡摻雜區
118、134．．．間隙壁
120．．．摻雜區
122．．．介電材料層
125．．．光罩
124．．．導體材料層
126．．．閘間介電層
128．．．介電層
129．．．圖案化光阻層
129a、129b．．．圖案
130．．．控制閘極
136．．．金屬矽化物層
200．．．堆疊結構
200'．．．電荷儲存結構
300．．．選擇電晶體
400．．．電阻器
圖1A至1D為依據本發明第一實施例所繪示之半導體結構之製造方法的剖面示意圖。
圖2為依據本發明一實施例所繪示之半導體結構的剖面示意圖。
20．．．半導體結構
100．．．基底
100a．．．晶胞區
100b．．．周邊區
101．．．淺溝渠隔離結構
102．．．井區
104．．．閘氧化層
108．．．氧化層
110．．．浮置閘極
114、132．．．導體層
116．．．淡摻雜區
118、134．．．間隙壁
120．．．摻雜區
126．．．閘間介電層
128．．．介電層
130．．．控制閘極
136．．．金屬矽化物層
200'．．．電荷儲存結構
400．．．電阻器
Claims (15)
- 一種半導體結構的製造方法，包括：提供一基底，該基底具有一晶胞區與一周邊區；於該基底之該晶胞區上形成一堆疊結構以及於該基底之該周邊區上形成一電阻器，其中該堆疊結構包含一閘氧化層、一浮置閘極以及一第一間隙壁；於該堆疊結構之兩側的該基底中形成至少二摻雜區；於該基底上依序形成一介電材料層與一導體材料層；於該基底上形成一圖案化光阻層，該圖案化光阻層覆蓋該堆疊結構以及部分該電阻器；以及移除未經該圖案化光阻層覆蓋的該介電材料層與該導體材料層，以於該堆疊結構上形成一閘間介電層以及一控制閘極，同時於該電阻器上形成一金屬矽化物阻擋(SAB)層，其中該堆疊結構、該閘間介電層、以及該控制閘極係構成一電荷儲存結構。
- 如申請專利範圍第1項所述之半導體結構的製造方法，其中於形成該電荷儲存結構的步驟之後，更包括：於該電荷儲存結構以及該金屬矽化物阻擋層的側壁上形成一第二間隙壁；以及於該電荷儲存結構的表面、該些摻雜區的表面與該電阻器的部份表面上形成一金屬矽化物層。
- 如申請專利範圍第2項所述之半導體結構的製造方法，其中該金屬矽化物層的材料包括矽化鈷。
- 如申請專利範圍第1項所述之半導體結構的製造方法，其中於形成該堆疊結構以及該電阻器的步驟時，同時於該基底之該晶胞區之該堆疊結構的一側形成一選擇電晶體，且該些摻雜區更形成於該選擇電晶體兩側的該基底中，該電荷儲存結構與該選擇電晶體共用一個摻雜區，以及該介電材料層與該導體層更覆蓋該選擇電晶體。
- 如申請專利範圍第1項所述之半導體結構的製造方法，其中該導體材料層的材料包括摻雜多晶矽。
- 一種半導體結構，包括：一基底，該基底具有一晶胞區與一周邊區；一電荷儲存結構，配置於該基底之該晶胞區上，該電荷儲存結構包括依序配置於該基底上的一閘氧化層、一浮置閘極、一閘間介電層與一控制閘極；一電阻器，配置於該基底之該周邊區上，該電阻器包括依序配置於該基底上的一氧化層及一第一導體層；以及一介電層與一第二導體層，依序配置於該電阻器上，其中該介電層與該第二導體層係構成一金屬矽化物阻擋層。
- 如申請專利範圍第6項所述之半導體結構，更包括：一淺溝渠隔離結構，配置於該電阻器下方的該基底中；一第一間隙壁，配置於該電荷儲存結構的側壁上；一第二間隙壁，配置於該電阻器的側壁上；一第三間隙壁，配置於該金屬矽化物阻擋層的側壁上；以及至少二摻雜區，配置於該電荷儲存結構兩側的該基底中。
- 如申請專利範圍第6項所述之半導體結構，更包括一金屬矽化物層，配置於該電荷儲存結構的表面、該些摻雜區的表面、該第二導體層的表面以及該第一導體層未經該第二導體層及該第三間隙壁覆蓋的表面上。
- 如申請專利範圍第8項所述之半導體結構，其中該金屬矽化物層的材料包括矽化鈷。
- 如申請專利範圍第6項所述之半導體結構，更包括一選擇電晶體，配置於該基底之該晶胞區上且位於該電荷儲存結構的一側。
- 如申請專利範圍第10項所述之半導體結構，其中該選擇電晶體包括依序配置在該基底上的一選擇閘氧化層及一選擇閘極。
- 如申請專利範圍第10項所述之半導體結構，更包括：一淺溝渠隔離結構，配置於該電阻器下方的該基底中；一第一間隙壁，配置於該電荷儲存結構的側壁上；一第二間隙壁，配置於該電阻器的側壁上；一第三間隙壁，配置於該金屬矽化物阻擋層的側壁上；一第四間隙壁，配置於該選擇電晶體的側壁上；以及多數個摻雜區，配置於該電荷儲存結構與該選擇電晶體兩側的該基底中，且該電荷儲存結構與該選擇電晶體共用一個摻雜區。
- 如申請專利範圍第12項所述之半導體結構，更包括一金屬矽化物層，配置於該電荷儲存結構的表面、該選擇電晶體的表面、該些摻雜區的表面、該第二導體層的表面以及該第一導體層未經該第二導體層及該第二間隙壁覆蓋的表面上。
- 如申請專利範圍第13項所述之半導體結構，其中該金屬矽化物層的材料包括矽化鈷。
- 如申請專利範圍第6項所述之半導體結構，其中該第一導體層與該第二導體層的材料包括摻雜多晶矽。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100129230A TWI490982B (zh) | 2011-08-16 | 2011-08-16 | 半導體結構及其製造方法 |
| US13/244,640 US8907395B2 (en) | 2011-08-16 | 2011-09-25 | Semiconductor structure |
| CN201210022912.XA CN102956560B (zh) | 2011-08-16 | 2012-02-02 | 半导体结构及其制造方法 |
| US14/505,510 US8980703B2 (en) | 2011-08-16 | 2014-10-03 | Method of forming semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100129230A TWI490982B (zh) | 2011-08-16 | 2011-08-16 | 半導體結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201310579A true TW201310579A (zh) | 2013-03-01 |
| TWI490982B TWI490982B (zh) | 2015-07-01 |
Family
ID=47712029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100129230A TWI490982B (zh) | 2011-08-16 | 2011-08-16 | 半導體結構及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8907395B2 (zh) |
| CN (1) | CN102956560B (zh) |
| TW (1) | TWI490982B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI555177B (zh) * | 2014-01-15 | 2016-10-21 | 林崇榮 | 一次編程記憶體及其相關記憶胞結構 |
| US9953685B2 (en) | 2014-04-02 | 2018-04-24 | Ememory Technology Inc. | Semiconductor device and method for fabricating the same |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104835791B (zh) * | 2014-02-10 | 2018-03-16 | 中芯国际集成电路制造(上海)有限公司 | 一种eeprom存储器件以及制备方法 |
| CN104269381B (zh) * | 2014-10-10 | 2017-02-15 | 上海新储集成电路有限公司 | Nand型闪存单元结构的制备方法 |
| US9941294B2 (en) | 2015-08-21 | 2018-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure and method for forming the same |
| TW201714277A (zh) | 2015-10-02 | 2017-04-16 | 聯華電子股份有限公司 | 半導體結構及其製造方法 |
| TWI721148B (zh) | 2017-04-06 | 2021-03-11 | 聯華電子股份有限公司 | 半導體裝置及其製作方法 |
| CN107910329B (zh) * | 2017-11-23 | 2020-06-30 | 上海华力微电子有限公司 | 半导体器件的sab工艺方法 |
| CN110085574B (zh) | 2018-01-26 | 2020-11-03 | 联华电子股份有限公司 | 用于动态随机存取存储器的电阻器 |
| TWI661530B (zh) | 2018-02-13 | 2019-06-01 | 力晶積成電子製造股份有限公司 | 靜電放電保護元件 |
| CN111435658B (zh) * | 2019-01-14 | 2023-05-23 | 联华电子股份有限公司 | 形成存储器堆叠结构的方法 |
| CN111430452A (zh) * | 2020-03-16 | 2020-07-17 | 合肥晶合集成电路有限公司 | 多次可编程存储器的单元结构及其制作方法 |
| TWI749549B (zh) | 2020-05-08 | 2021-12-11 | 力晶積成電子製造股份有限公司 | 記憶體結構及其製造方法 |
| CN116798956A (zh) * | 2022-03-15 | 2023-09-22 | 长鑫存储技术有限公司 | 一种半导体器件的制备方法及半导体器件 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4367580A (en) | 1980-03-21 | 1983-01-11 | Texas Instruments Incorporated | Process for making polysilicon resistors |
| KR0144906B1 (ko) | 1995-03-31 | 1998-07-01 | 김광호 | 불휘발성 메모리 소자 및 그 제조방법 |
| TW347567B (en) | 1996-03-22 | 1998-12-11 | Philips Eloctronics N V | Semiconductor device and method of manufacturing a semiconductor device |
| JP3719618B2 (ja) | 1996-06-17 | 2005-11-24 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US5939753A (en) * | 1997-04-02 | 1999-08-17 | Motorola, Inc. | Monolithic RF mixed signal IC with power amplification |
| US6284599B1 (en) * | 1997-12-23 | 2001-09-04 | Texas Instruments Incorporated | Method to fabricate a semiconductor resistor in embedded flash memory application |
| TW420874B (en) * | 1998-05-04 | 2001-02-01 | Koninkl Philips Electronics Nv | Method of manufacturing a semiconductor device |
| WO2004112139A1 (ja) * | 2003-06-10 | 2004-12-23 | Fujitsu Limited | 半導体装置とその製造方法 |
| US7166904B2 (en) * | 2004-02-03 | 2007-01-23 | International Business Machines Corporation | Structure and method for local resistor element in integrated circuit technology |
| JP4850174B2 (ja) * | 2005-05-23 | 2012-01-11 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5076548B2 (ja) * | 2007-02-22 | 2012-11-21 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US20120086068A1 (en) * | 2010-10-06 | 2012-04-12 | Synopsys Inc. | Method for depositing a dielectric onto a floating gate for strained semiconductor devices |
-
2011
- 2011-08-16 TW TW100129230A patent/TWI490982B/zh active
- 2011-09-25 US US13/244,640 patent/US8907395B2/en active Active
-
2012
- 2012-02-02 CN CN201210022912.XA patent/CN102956560B/zh active Active
-
2014
- 2014-10-03 US US14/505,510 patent/US8980703B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI555177B (zh) * | 2014-01-15 | 2016-10-21 | 林崇榮 | 一次編程記憶體及其相關記憶胞結構 |
| US9953685B2 (en) | 2014-04-02 | 2018-04-24 | Ememory Technology Inc. | Semiconductor device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US8980703B2 (en) | 2015-03-17 |
| US20130043522A1 (en) | 2013-02-21 |
| CN102956560A (zh) | 2013-03-06 |
| TWI490982B (zh) | 2015-07-01 |
| CN102956560B (zh) | 2015-04-15 |
| US8907395B2 (en) | 2014-12-09 |
| US20150024562A1 (en) | 2015-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI490982B (zh) | 半導體結構及其製造方法 | |
| US9818757B2 (en) | Semiconductor device | |
| JP4659527B2 (ja) | 半導体装置の製造方法 | |
| US7763928B2 (en) | Multi-time programmable memory | |
| TWI485811B (zh) | 半導體結構的製造方法 | |
| US20090065845A1 (en) | Embedded semiconductor device and method of manufacturing an embedded semiconductor device | |
| TWI775049B (zh) | 非揮發性記憶體元件及其製造方法 | |
| US11018132B2 (en) | Method of fabricating semiconductor device | |
| JP6786440B2 (ja) | 半導体装置およびその製造方法 | |
| US9236497B2 (en) | Methods for fabricating semiconductor device | |
| US11257830B2 (en) | Memory structure | |
| US7445999B2 (en) | Fabricating method of a flash memory cell | |
| TWI539520B (zh) | 記憶體元件及其形成方法與半導體元件的形成方法 | |
| US20190244822A1 (en) | Method of manufacturing a gate structure for a nonvolatile memory device | |
| US8436411B2 (en) | Non-volatile memory | |
| TWI532149B (zh) | 半導體裝置及其製作方法 | |
| JP6178129B2 (ja) | 半導体装置の製造方法 | |
| TW201616638A (zh) | 非揮發性記憶體 | |
| KR20110065892A (ko) | 플래시 메모리 소자 및 그의 제조방법 | |
| US9530508B2 (en) | Memory device and method for operating the same | |
| JP2010021186A (ja) | 半導体装置及びその製造方法 | |
| KR20080030217A (ko) | 플래쉬 메모리 소자의 레지스터 및 그 제조 방법 | |
| TW201349498A (zh) | 半導體裝置及其製作方法 | |
| TW201344846A (zh) | 半導體裝置的製作方法 |