CN107910329B - 半导体器件的sab工艺方法 - Google Patents

半导体器件的sab工艺方法 Download PDF

Info

Publication number
CN107910329B
CN107910329B CN201711178355.XA CN201711178355A CN107910329B CN 107910329 B CN107910329 B CN 107910329B CN 201711178355 A CN201711178355 A CN 201711178355A CN 107910329 B CN107910329 B CN 107910329B
Authority
CN
China
Prior art keywords
sab
film layer
semiconductor device
sub
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711178355.XA
Other languages
English (en)
Other versions
CN107910329A (zh
Inventor
赵君红
彭宇飞
孙昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711178355.XA priority Critical patent/CN107910329B/zh
Publication of CN107910329A publication Critical patent/CN107910329A/zh
Application granted granted Critical
Publication of CN107910329B publication Critical patent/CN107910329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体器件的SAB工艺方法，包括步骤：步骤一、形成半导体器件的栅极结构和源漏区；步骤二、确定SAB膜层需要的厚度并结合多晶硅栅的间距对SAB膜层的形成工艺进行拆分：每一层SAB子膜层的厚度保证不在多晶硅栅之间形成空隙；之后对SAB子膜层进行光刻刻蚀，将需要形成金属硅化物的区域的SAB子膜层去除并实现对多晶硅栅之间的SAB子膜层进行充分的刻蚀，防止在后续的薄膜形成工艺中出现空洞；本发明能在形成SAB膜层过程中不在半导体器件的多晶硅栅之间产生空洞，从而能使多晶硅栅之间的SAB膜层内被充分刻蚀，使得SAB工艺不对多晶硅栅的间距产生影响，从而有利于厚度薄膜的填充。

Description

半导体器件的SAB工艺方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别涉及一种半导体器件的SAB工艺方法。
背景技术
随着移动通信的高速发展，显示技术也进步飞速。由于对更高分辨率，更大容量及更大尺寸的追求，对LCD显示驱动也提出了更高的要求。其中为了满足更大容量的需求，需要在保证芯片面积不变基础上不断提高内嵌SRAM容量，因此需要不断缩小SRAM面积，如SRAM面积从379μm2缩小到305μm2。而面积缩小主要从缩小半导体器件主要是MOS晶体管的多晶硅栅之间距离入手，在多晶硅栅的侧面通常需要形成侧墙，当侧墙为采用氮化硅时还需要在氮化硅侧墙之前先形成氧化层侧墙，双层侧墙形成后，多晶硅栅之间的间距会变小，过小的多晶硅栅的间距会导致后续膜层填充出现空洞(Void)情况。
发明内容
本发明所要解决的技术问题是提供一种半导体器件的SAB工艺方法，能在形成SAB膜层过程中不在半导体器件的多晶硅栅之间产生空洞，从而能使多晶硅栅之间的SAB膜层内被充分刻蚀，使得SAB工艺不对多晶硅栅的间距产生影响，从而有利于厚度薄膜的填充。
为解决上述技术问题，本发明提供的半导体器件的SAB工艺方法包括如下步骤：
步骤一、形成半导体器件的栅极结构、源区和漏区，栅极结构包括依次形成于半导体衬底表面的栅介质层和多晶硅栅，源区和漏区自对准形成于对应的所述多晶硅栅的两侧；通过缩小相邻两个所述多晶硅栅的间距提高所述半导体器件的集成度。
步骤二、确定SAB膜层需要的厚度，结合所述多晶硅栅之间的间距和所述SAB膜层所需要的厚度将所述SAB膜层的形成工艺拆分成多个SAB子膜层的生长和刻蚀工艺。
每一层所述SAB子膜层的厚度保证不在所述多晶硅栅之间形成空隙。
每一层所述SAB子膜层之后的刻蚀工艺的刻蚀区域通过光刻定义，将需要形成金属硅化物的区域的所述SAB子膜层去除，将不需要形成所述金属硅化物的区域的所述SAB子膜层保留。
所述SAB膜层的形成工艺全部完成后由不需要形成所述金属硅化物的区域的各层所述SAB子膜层叠加形成所需厚度的所述SAB膜层；在需要形成所述金属硅化物的区域中，通过每一层所述SAB子膜层的厚度设置保证在各所述SAB子膜层对应的刻蚀工艺中实现对所述多晶硅栅之间的所述SAB子膜层进行充分的刻蚀，从而使所述多晶硅栅之间的间距得到保持并防止在后续的薄膜形成工艺中出现空洞。
进一步的改进是，在步骤二之后根据所述SAB膜层的定义在需要形成所述金属硅化物的区域形成所述金属硅化物。
进一步的改进是，在形成所述金属硅化物后形成的后续的薄膜为接触孔刻蚀停止层(Contact Etch Stop Layer，CESL)。
进一步的改进是，在所述多晶硅栅的侧面形成有侧墙，所述源区或所述漏区和对应的所述多晶硅栅侧面的侧墙自对准。
进一步的改进是，所述侧墙由氧化硅侧墙和氮化硅侧墙叠加而成。
进一步的改进是，所述SAB膜层的材料为氮化硅。
进一步的改进是，在形成所述SAB膜层之前还包括在所述半导体衬底正面形成第一氧化层的步骤，所述第一氧化层包覆在所述多晶硅栅的顶部表面和所述多晶硅栅的侧墙的侧面以及所述多晶硅栅之间的所述源区或所述漏区的表面。
进一步的改进是，所述SAB膜层需要的厚度大于等于
Figure BDA0001478652930000021
进一步的改进是，所述多晶硅栅之间的间距的最小值为15nm以下。
进一步的改进是，步骤二中所述SAB膜层拆分成两个SAB子膜层。
进一步的改进是，两层所述SAB子膜层的厚度相等且都为所述SAB膜层的厚度的一半。
进一步的改进是，所述半导体器件为SRAM中的MOS晶体管。
进一步的改进是，SRAM内嵌在LCD显示驱动芯片上。
进一步的改进是，所述第一氧化层为采用TEOS工艺形成的氧化层。
进一步的改进是，不需要形成所述金属硅化物的区域包括OTP器件的形成区域，所述OTP器件的形成区域表面覆盖欧所述SAB膜层。
本发明在SAB膜层的形成过程中，通过结合多晶硅栅之间的间距和SAB膜层所需要的厚度将SAB膜层的形成工艺拆分成多个SAB子膜层的生长和刻蚀工艺，每一层所述SAB子膜层的厚度保证不在所述多晶硅栅之间形成空隙，这样能保证后续的SAB子膜层之后对应的刻蚀工艺能将多晶硅栅之间的SAB子膜层进行充分的刻蚀，从而能使多晶硅栅之间的间距得到保持并防止在后续的薄膜形成工艺中出现空洞。
通常，在SAB膜层工艺之后会形成CESL层，采用本发明SAB工艺方法之后，能保证在缩小多晶硅栅的间距的条件下使CESL层不出现空洞，从而能有利于器件的尺寸缩小，提高芯片的集成度。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1C是现有半导体器件的SAB工艺方法各步骤中的器件结构图；
图2是本发明实施例方法流程图；
图3A-图3E是本发明实施例半导体器件的SAB工艺方法各步骤中的器件结构图。
具体实施方式
现有方法是在对现有方法的技术问题进行分析的基础上得到的，故在详细介绍现有方法之前先描述一下现有方法；如图1A至图1C所示，是现有半导体器件的SAB工艺方法各步骤中的器件结构图，现有半导体器件的SAB工艺方法包括如下步骤：
步骤一、如图1A所示，形成半导体器件的栅极结构、源区6a和漏区6b，栅极结构包括依次形成于半导体衬底1表面的栅介质层3和多晶硅栅4，源区6a和漏区6b自对准形成于对应的所述多晶硅栅4的两侧；通过缩小相邻两个所述多晶硅栅4的间距提高所述半导体器件的集成度。图1A中，源区6a和漏区6b为对称结构，掺杂工艺都相同；栅介质层3采用栅氧化层；在半导体衬底1的表面形成有场氧如浅沟槽场氧2；半导体器件还形成有轻掺杂漏区5。
在所述多晶硅栅4的侧面形成有侧墙7，所述源区6a或所述漏区6b和对应的所述多晶硅栅4侧面的侧墙7自对准。所述侧墙7由氧化硅侧墙和氮化硅侧墙叠加而成。
在形成所述SAB膜层之前还包括在所述半导体衬底1正面形成第一氧化层8的步骤，所述第一氧化层8包覆在所述多晶硅栅4的顶部表面和所述多晶硅栅4的侧墙7的侧面以及所述多晶硅栅4之间的所述源区6a或所述漏区6b的表面。通常，所述第一氧化层8为采用TEOS工艺形成的氧化层。
步骤二、如图1B所示，形成所需厚度的SAB膜层101，当所述多晶硅栅4之间的间距d1较小时，SAB膜层101会无法将所述多晶硅栅4之间的间距完全填充而产生如图1B中虚线圈102处的空洞缺陷。
步骤三、如图1C所示，进行光刻定义和SAB膜层101的刻蚀，通过刻蚀将需要形成金属硅化物的区域的SAB膜层101去除，将不需要形成所述金属硅化物的区域的SAB膜层101保留。图1C中显示了需要形成金属硅化物的区域，故图1C中显示SAB膜层101去除。但是由于图1B中出现了空洞缺陷，使得SAB膜层101的刻蚀工艺无法保证充分去除所述多晶硅栅4之间的SAB膜层101，这样会使得SAB膜层101的刻蚀后所述多晶硅栅4之间的间距会缩小，图1C中，所述多晶硅栅4之间的间距单独用d2表示，d2会小于d1。所述多晶硅栅4之间的间距的缩小更加不利于后续薄膜的填充，容易是后续薄膜如CESL填充时出现空洞缺陷。
本发明实施例方法：
如图2所示，是本发明实施例方法流程图；如图3A至图3E所示，是本发明实施例半导体器件的SAB工艺方法各步骤中的器件结构图，本发明实施例半导体器件的SAB工艺方法包括如下步骤：
步骤一、如图3A所示，形成半导体器件的栅极结构、源区6a和漏区6b，栅极结构包括依次形成于半导体衬底1表面的栅介质层3和多晶硅栅4，源区6a和漏区6b自对准形成于对应的所述多晶硅栅4的两侧；通过缩小相邻两个所述多晶硅栅4的间距提高所述半导体器件的集成度。图3A中，源区6a和漏区6b为对称结构，掺杂工艺都相同；栅介质层3采用栅氧化层；在半导体衬底1的表面形成有场氧如浅沟槽场氧2；半导体器件还形成有轻掺杂漏区5。
在所述多晶硅栅4的侧面形成有侧墙7，所述源区6a或所述漏区6b和对应的所述多晶硅栅4侧面的侧墙7自对准。所述侧墙7由氧化硅侧墙和氮化硅侧墙叠加而成。
本发明实施例中，所述半导体器件为SRAM中的MOS晶体管。SRAM内嵌在LCD显示驱动芯片上。
在形成所述SAB膜层之前还包括在所述半导体衬底1正面形成第一氧化层8的步骤，所述第一氧化层8包覆在所述多晶硅栅4的顶部表面和所述多晶硅栅4的侧墙7的侧面以及所述多晶硅栅4之间的所述源区6a或所述漏区6b的表面。较佳为，所述第一氧化层8为采用TEOS工艺形成的氧化层。
步骤二、确定SAB膜层需要的厚度，结合所述多晶硅栅4之间的间距d1和所述SAB膜层所需要的厚度将所述SAB膜层的形成工艺拆分成多个SAB子膜层的生长和刻蚀工艺。本发明实施例中，所述SAB膜层的材料为氮化硅。
每一层所述SAB子膜层的厚度保证不在所述多晶硅栅4之间形成空隙。
每一层所述SAB子膜层之后的刻蚀工艺的刻蚀区域通过光刻定义，将需要形成金属硅化物的区域的所述SAB子膜层去除，将不需要形成所述金属硅化物的区域的所述SAB子膜层保留。
所述SAB膜层的形成工艺全部完成后由不需要形成所述金属硅化物的区域的各层所述SAB子膜层叠加形成所需厚度的所述SAB膜层；在需要形成所述金属硅化物的区域中，通过每一层所述SAB子膜层的厚度设置保证在各所述SAB子膜层对应的刻蚀工艺中实现对所述多晶硅栅4之间的所述SAB子膜层进行充分的刻蚀，从而使所述多晶硅栅4之间的间距d1得到保持并防止在后续的薄膜形成工艺中出现空洞。
本发明实施例中，所述SAB膜层需要的厚度大于等于
Figure BDA0001478652930000051
所述多晶硅栅4之间的间距d1的最小值为15nm以下。步骤二中所述SAB膜层拆分成两个SAB子膜层。两层所述SAB子膜层的厚度相等且都为所述SAB膜层的厚度的一半；具体工艺步骤为：
如图3B所示，形成第一层SAB子膜层201。
如图3C所示，进行第一层SAB子膜层201的刻蚀，图3C中显示了需要形成金属硅化物的区域，故第一层SAB子膜层201都被去除。由图3C所示可知，所述多晶硅栅4之间的间距不变，还是采用d1表示。
如图3D所示，形成第二层SAB子膜层202。
如图3E所示，进行第二层SAB子膜层202的刻蚀，图3E中显示了需要形成金属硅化物的区域，故第二层SAB子膜层202都被去除。在不需要形成所述金属硅化物的区域，第一层SAB子膜层201和第二层SAB子膜层202叠加形成所需要后的所述SAB膜层。由图3E所示可知，所述多晶硅栅4之间的间距不变，还是采用d1表示。
在步骤二之后根据所述SAB膜层的定义在需要形成所述金属硅化物的区域形成所述金属硅化物。
不需要形成所述金属硅化物的区域包括OTP器件的形成区域，所述OTP器件的形成区域表面覆盖欧所述SAB膜层。
在形成所述金属硅化物后形成的后续的薄膜为接触孔刻蚀停止层。
本发明实施例在SAB膜层的形成过程中，通过结合多晶硅栅4之间的间距d1和SAB膜层所需要的厚度将SAB膜层的形成工艺拆分成多个SAB子膜层的生长和刻蚀工艺，每一层所述SAB子膜层的厚度保证不在所述多晶硅栅4之间形成空隙，这样能保证后续的SAB子膜层之后对应的刻蚀工艺能将多晶硅栅4之间的SAB子膜层进行充分的刻蚀，从而能使多晶硅栅4之间的间距d1得到保持并防止在后续的薄膜形成工艺中出现空洞。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种半导体器件的SAB工艺方法，其特征在于，包括如下步骤：
步骤一、形成半导体器件的栅极结构、源区和漏区，栅极结构包括依次形成于半导体衬底表面的栅介质层和多晶硅栅，源区和漏区自对准形成于对应的所述多晶硅栅的两侧；通过缩小相邻两个所述多晶硅栅的间距提高所述半导体器件的集成度；
步骤二、确定SAB膜层需要的厚度，结合所述多晶硅栅之间的间距和所述SAB膜层所需要的厚度将所述SAB膜层的形成工艺拆分成多个SAB子膜层的生长和刻蚀工艺；
每一层所述SAB子膜层的厚度保证不在所述多晶硅栅之间形成空隙；
每一层所述SAB子膜层之后的刻蚀工艺的刻蚀区域通过光刻定义，将需要形成金属硅化物的区域的所述SAB子膜层去除，将不需要形成所述金属硅化物的区域的所述SAB子膜层保留；
所述SAB膜层的形成工艺全部完成后由不需要形成所述金属硅化物的区域的各层所述SAB子膜层叠加形成所需厚度的所述SAB膜层；在需要形成所述金属硅化物的区域中，通过每一层所述SAB子膜层的厚度设置保证在各所述SAB子膜层对应的刻蚀工艺中实现对所述多晶硅栅之间的所述SAB子膜层进行充分的刻蚀，从而使所述多晶硅栅之间的间距得到保持并防止在后续的薄膜形成工艺中出现空洞。
2.如权利要求1所述的半导体器件的SAB工艺方法，其特征在于：在步骤二之后根据所述SAB膜层的定义在需要形成所述金属硅化物的区域形成所述金属硅化物。
3.如权利要求2所述的半导体器件的SAB工艺方法，其特征在于：在形成所述金属硅化物后形成的后续的薄膜为接触孔刻蚀停止层。
4.如权利要求1所述的半导体器件的SAB工艺方法，其特征在于：在所述多晶硅栅的侧面形成有侧墙，所述源区或所述漏区和对应的所述多晶硅栅侧面的侧墙自对准。
5.如权利要求4所述的半导体器件的SAB工艺方法，其特征在于：所述侧墙由氧化硅侧墙和氮化硅侧墙叠加而成。
6.如权利要求5所述的半导体器件的SAB工艺方法，其特征在于：所述SAB膜层的材料为氮化硅。
7.如权利要求6所述的半导体器件的SAB工艺方法，其特征在于：在形成所述SAB膜层之前还包括在所述半导体衬底正面形成第一氧化层的步骤，所述第一氧化层包覆在所述多晶硅栅的顶部表面和所述多晶硅栅的侧墙的侧面以及所述多晶硅栅之间的所述源区或所述漏区的表面。
8.如权利要求1所述的半导体器件的SAB工艺方法，其特征在于：所述SAB膜层需要的厚度大于等于
Figure FDA0002385960200000021
9.如权利要求8所述的半导体器件的SAB工艺方法，其特征在于：所述多晶硅栅之间的间距的最小值为15nm以下。
10.如权利要求9所述的半导体器件的SAB工艺方法，其特征在于：步骤二中所述SAB膜层拆分成两个SAB子膜层。
11.如权利要求10所述的半导体器件的SAB工艺方法，其特征在于：两层所述SAB子膜层的厚度相等且都为所述SAB膜层的厚度的一半。
12.如权利要求1所述的半导体器件的SAB工艺方法，其特征在于：所述半导体器件为SRAM中的MOS晶体管。
13.如权利要求12所述的半导体器件的SAB工艺方法，其特征在于：SRAM内嵌在LCD显示驱动芯片上。
14.如权利要求7所述的半导体器件的SAB工艺方法，其特征在于：所述第一氧化层为采用TEOS工艺形成的氧化层。
15.如权利要求12所述的半导体器件的SAB工艺方法，其特征在于：不需要形成所述金属硅化物的区域包括OTP器件的形成区域，所述OTP器件的形成区域表面覆盖欧所述SAB膜层。
CN201711178355.XA 2017-11-23 2017-11-23 半导体器件的sab工艺方法 Active CN107910329B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711178355.XA CN107910329B (zh) 2017-11-23 2017-11-23 半导体器件的sab工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711178355.XA CN107910329B (zh) 2017-11-23 2017-11-23 半导体器件的sab工艺方法

Publications (2)

Publication Number Publication Date
CN107910329A CN107910329A (zh) 2018-04-13
CN107910329B true CN107910329B (zh) 2020-06-30

Family

ID=61847187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711178355.XA Active CN107910329B (zh) 2017-11-23 2017-11-23 半导体器件的sab工艺方法

Country Status (1)

Country Link
CN (1) CN107910329B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971857A (zh) * 2005-11-24 2007-05-30 上海华虹Nec电子有限公司 自对准硅化物阻挡层的制作工艺方法
CN101459140A (zh) * 2007-12-10 2009-06-17 上海华虹Nec电子有限公司 利用sab增加侧墙宽度的嵌入式eeprom工艺方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058445B1 (ko) * 2005-05-23 2011-08-24 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치
TWI490982B (zh) * 2011-08-16 2015-07-01 Maxchip Electronics Corp 半導體結構及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971857A (zh) * 2005-11-24 2007-05-30 上海华虹Nec电子有限公司 自对准硅化物阻挡层的制作工艺方法
CN101459140A (zh) * 2007-12-10 2009-06-17 上海华虹Nec电子有限公司 利用sab增加侧墙宽度的嵌入式eeprom工艺方法

Also Published As

Publication number Publication date
CN107910329A (zh) 2018-04-13

Similar Documents

Publication Publication Date Title
CN109216359B (zh) 存储器装置及其制造方法
JP2008258556A (ja) 自己整合方式でリセスゲートｍｏｓトランジスタ素子を製作する方法
CN107910329B (zh) 半导体器件的sab工艺方法
CN109950203B (zh) 半导体器件的集成制造方法
US9269618B2 (en) Semiconductor device and method for manufacturing the same
US8525262B2 (en) Transistor with buried fins
JP2006054411A (ja) 半導体素子及びその製造方法
US20070012997A1 (en) Transistor for semiconductor device and method of forming the same
CN114188223A (zh) 鳍式场效应晶体管的制造方法
CN109755180B (zh) 半导体结构的制造方法
CN109300971B (zh) 半导体结构及其制造方法
CN106257650B (zh) 半导体器件及其制备方法
US20210335795A1 (en) Semiconductor structure and method for forming the same
JP2014056867A (ja) 半導体装置の製造方法
CN112802843B (zh) 存储器及其形成方法
US8723261B2 (en) Recessed gate transistor with cylindrical fins
CN108417533B (zh) 接触孔的制造方法
KR20120052076A (ko) 반도체 소자 및 그 제조 방법
KR101060718B1 (ko) 반도체 소자 형성 방법
US7442980B2 (en) Anti-punch-through semiconductor device
KR101204922B1 (ko) 반도체 소자 및 그 형성 방법
CN111987042A (zh) 一种鳍区隔离结构及半导体器件的形成方法及半导体器件
CN114551332A (zh) 半导体器件及其制作方法、存储器、存储系统及电子设备
KR20080078954A (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법
CN103377953A (zh) 形成单边埋入导电带的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant