CN111987042A - 一种鳍区隔离结构及半导体器件的形成方法及半导体器件 - Google Patents

一种鳍区隔离结构及半导体器件的形成方法及半导体器件 Download PDF

Info

Publication number
CN111987042A
CN111987042A CN201910435242.6A CN201910435242A CN111987042A CN 111987042 A CN111987042 A CN 111987042A CN 201910435242 A CN201910435242 A CN 201910435242A CN 111987042 A CN111987042 A CN 111987042A
Authority
CN
China
Prior art keywords
fin
forming
adjacent
sacrificial material
fin region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910435242.6A
Other languages
English (en)
Inventor
王楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910435242.6A priority Critical patent/CN111987042A/zh
Publication of CN111987042A publication Critical patent/CN111987042A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种鳍区隔离结构的形成方法，包括：在衬底上形成具有鳍片的鳍区；在相邻鳍区的相邻鳍片之间形成鳍区沟槽；在鳍区沟槽内沉积隔离氧化层，以形成鳍区隔离结构。本发明提供的鳍区隔离结构的形成方法，通过在鳍区沟槽内沉积隔离氧化层的方法，使得相邻的两个鳍区被隔离氧化层隔离开，避免了相邻的两个鳍区的外延层的距离过近，从而使外延层发生短路的情况，由此避免了因外延层发生短路而造成的集成电路功耗增加、因短路电流产生电子迁移的现象影响晶体管性能的问题；从而降低了整个集成电路的功耗，提高了半导体器件的性能。本发明还提供了一种通过上述方法形成鳍区隔离结构的半导体器件的形成方法，以及一种性能更好的半导体器件。

Description

一种鳍区隔离结构及半导体器件的形成方法及半导体器件
技术领域
本发明涉及半导体技术领域，特别涉及一种鳍区隔离结构及半导体器件的形成方法及半导体器件。
背景技术
为了顺应摩根定律的发展，半导体器件的尺寸正在不断减小，以达到高器件密度、高性能、低成本的要求。而在半导体器件的尺寸不断减小的同时，器件源极到漏极之间的距离也在缩短。由此导致栅极对导电沟道的控制能力变差，容易产生短沟道效应。
为了抑制短沟道效应，立体场效应管逐渐占领舞台，例如鳍式场效应管(FinFET)。与平面型场效应管相比，FinFET的栅极对沟道的控制能力更强，能够较好的抑制短沟道效应。但是，现有技术中，对于短沟道效应的改善，仍无法满足场效应管在集成时的需求。
随着技术不断发展，立体场效应管的体积逐渐缩小，现在已经能够达到10nm以下的制程节点。目前，为了抑制FinFET的短沟道效应，通常在源极和栅极之间、漏极和栅极之间设置外延层，这样可以使源极到栅极、漏极到栅极之间实际的距离增大，以此来改善短沟道效应。也正是因为有了外延层，FinFET的尺寸才可以变得越来越小。
目前的半导体器件上，同一衬底上可以形成类型不同的晶体管，例如P沟道MOS晶体管和N沟道MOS晶体管。但是当FinFET尺寸减小的同时，同一衬底上不同类晶体管的外延层之间的距离也变得越来越小。同一衬底上不同类晶体管的外延层之间的距离过小，会导致临近晶体管的外延层之间发生短路的情况。而外延层发生短路，会产生漏电流，增加整个晶体管乃至集成电路的功耗；进一步地，外延层短路时产生的电流会产生明显的电子迁移现象，使晶体管的均匀性变差，进而导致晶体管的性能不佳。
因此，需要提出一种外延层的形成方法，来改善因不同类晶体管的外延层之间的距离过小而导致的外延层短路的情况，以提高晶体管的性能。
发明内容
本发明的目的在于解决现有技术中，晶体管因外延层短路造成的性能不佳的问题。本发明提供了一种晶体管外延层的形成方法，以及包含该外延层的晶体管，可提高晶体管的性能，改善外延层短路的问题。
为解决上述技术问题，本发明的实施方式公开了一种鳍区隔离结构的形成方法，包括：在衬底上形成具有鳍片的鳍区；在相邻鳍区的相邻鳍片之间形成鳍区沟槽；在鳍区沟槽内沉积隔离氧化层，以形成鳍区隔离结构。
采用上述技术方案，通过在鳍区沟槽内沉积隔离氧化层的方法，使得相邻的两个鳍区被隔离氧化层隔离开，避免了相邻的两个鳍区的外延层的距离过近，从而使外延层发生短路的情况，由此避免了因外延层发生短路而造成的集成电路功耗增加、因短路电流产生电子迁移的现象影响晶体管性能的问题；从而降低了整个集成电路的功耗，提高了半导体器件的性能。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种鳍区隔离结构的形成方法，S2≥2S1，S2为相邻鳍区的相邻的鳍片之间的鳍间距，S1为鳍区内鳍片之间的鳍间距。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种鳍区隔离结构的形成方法，在相邻鳍区的相邻鳍片之间形成鳍区沟槽，包括：在鳍片周侧沉积的牺牲材料层上形成鳍区沟槽。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种鳍区隔离结构的形成方法，在鳍片周侧沉积的牺牲材料层上形成鳍区沟槽，包括：在鳍片周侧沉积牺牲材料层，沉积牺牲材料层时，使得S1/2＜S3＜S2/2，其中S3为牺牲材料层的厚度；
或，在鳍片周侧沉积牺牲材料层，刻蚀相邻鳍区的相邻的鳍片之间的牺牲材料层以形成鳍区沟槽。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种鳍区隔离结构的形成方法，鳍片远离衬底的一侧沉积有鳍片氧化层和掩膜层，且鳍片氧化层在鳍片与掩膜层之间；牺牲材料层远离衬底的一侧平齐或高出于掩膜层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种鳍区隔离结构的形成方法，隔离氧化层远离衬底的一侧平齐或高出于鳍片远离衬底的一侧。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种鳍区隔离结构的形成方法，相邻鳍区的晶体管类型不同。
本发明的实施方式还公开了一种半导体器件的形成方法，包括：根据上述的鳍区隔离结构的形成方法形成鳍区隔离结构；移除牺牲材料层；或移除牺牲材料层、鳍片氧化层和掩膜层；横跨鳍片形成伪栅极；在伪栅极的两侧沉积外延层。
采用上述技术方案，通过在鳍区沟槽之间沉积隔离氧化层，然后再形成外延层的方法，利用隔离氧化层将不同类型半导体器件隔离开，避免了相邻的任意两个半导体器件的外延层距离过近，从而使外延层发生短路的情况，由此避免了因外延层发生短路而造成的集成电路功耗增加、因短路电流产生电子迁移的现象影响晶体管性能的问题；从而降低了整个集成电路的功耗，提高了半导体器件的性能。
本发明的实施方式还公开了一种半导体器件，包括：衬底，衬底上形成有具有鳍片的鳍区；在相邻鳍区的相邻鳍片之间形成有鳍区隔离结构；横跨鳍片形成有伪栅极，且伪栅极的两侧沉积有外延层；且半导体器件基于上述半导体器件的形成方法形成。
采用上述方法形成的半导体器件，鳍区沟槽之间沉积有隔离氧化层，将不同类型半导体器件隔离开，避免了相邻的任意两个半导体器件的外延层距离过近，从而使外延层发生短路的情况，由此避免了因外延层发生短路而造成的集成电路功耗增加、因短路电流产生电子迁移的现象影响晶体管性能的问题；从而降低了整个集成电路的功耗，提高了晶体管的性能。
附图说明
图1是本发明实施例提供的半导体器件的形成方法流程图；
图2至图4是本发明实施例提供的形成鳍区隔离结构的工艺流程示意图；
图5a-7a是本发明实施例提供的形成半导体器件的工艺流程示意图，其中，剖面方向垂直于鳍片的长度方向；
图5b至图7b是与图5a-7a对应的形成半导体器件的工艺流程示意图，其中，剖面方向平行于鳍片的长度方向。
附图标记：
1.衬底；201.鳍区；202.鳍区；21.鳍片；22.鳍区沟槽；23.鳍片氧化层；24.掩膜层；3.鳍区隔离结构；4.牺牲材料层；5.浅沟槽隔离层；6.伪栅极；7.外延层。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合较佳实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
应注意的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本实施例的描述中，需要说明的是，术语“上”、“下”、“内”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本实施例的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实施例中的具体含义。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
实施例1：
为解决现有技术中，晶体管因外延层短路造成的性能不佳的问题，本实施例提供了一种鳍区隔离结构的形成方法，具体的，请参见图1。本实施例提供的鳍区隔离结构的形成方法包括如下步骤：
步骤S1：在衬底上形成具有鳍片的鳍区。
具体的，在衬底上形成鳍区，鳍区内包含至少一个鳍片。鳍区的数量可以是两个、三个甚至更多，本实施例对此不做具体限定；每个鳍区内鳍片的数量可以是一个、两个甚至更多，本实施例对此也不做具体限定。
更具体的，鳍片远离衬底的一侧沉积有鳍片氧化层和掩膜层，且鳍片氧化层在鳍片于掩膜层之间。也就是说，在垂直于衬底的方向上，沿远离衬底的方向上依次形成有鳍片、鳍片氧化层和掩膜层。
需要理解的是，衬底的材料包括但不限于硅、绝缘体上硅、绝缘体上层叠硅、绝缘体上层叠锗化硅等等；鳍片氧化层的材料包括但不限于氧化硅等；掩膜层的材料包括但不限于硬掩膜和光刻胶。本实施例对此不做具体限定。
步骤S2：在相邻鳍区的相邻鳍片之间形成鳍区沟槽。
具体的，任意两个相邻的鳍区之间的沟槽为鳍区沟槽。需要理解的是，每一个鳍区对应一个晶体管，且任意两个相邻的鳍区对应的晶体管的类型不同。即可以是一个鳍区对应 P沟道MOS晶体管，与其相邻的鳍区对应N沟道MOS晶体管，也可以是其他情况。
步骤S3：在鳍区沟槽内沉积氧化隔离层，以形成鳍区隔离结构。
具体的，在鳍区沟槽内沉积隔离氧化层，用来将相邻的两个鳍区隔离开。即鳍区沟槽内的隔离氧化层即为鳍区隔离结构。
需要理解的是，隔离氧化层远离衬底的一侧平齐或高出于鳍片远离衬底的一侧。也就是说，在平行于衬底的方向，氧化隔离层的顶部与鳍片的顶部在同一水平位置，或氧化隔离层的顶部高于鳍片的顶部所在的平面。
进一步地，相邻鳍区的相邻的鳍片之间的鳍间距S2，要大于等于同一鳍区内鳍片之间的鳍间距S1的两倍。鳍间距即为鳍片到鳍片之间的距离。具体的，相邻鳍区的相邻鳍片是指两个相邻鳍区中，距离最近的两个鳍片之间的距离。鳍区内鳍片之间的鳍间距是指，同一鳍片中，任意两个鳍片之间的距离。即S2≥2S1。
也就是说，相邻鳍区的鳍间距应大于同一鳍区内鳍间距的两倍，这是为了避免器件之间发生短路；也为了便于鳍区隔离结构的形成。
进一步地，在相邻鳍区的相邻鳍片之间形成鳍区沟槽包括：在鳍片周侧沉积的牺牲材料层上形成鳍区沟槽。也就是说，鳍区沟槽是在牺牲材料层上形成的。具体的，在衬底上形成具有鳍片的鳍区之后，在每个鳍区内沉积牺牲材料层。并通过相邻鳍区牺牲材料层的间隙形成鳍区沟槽。
需要理解的是，牺牲材料层远离衬底的一侧平齐或高出于掩膜层。也就是说，在鳍片周侧沉积牺牲材料层之后，在平行于衬底的方向，牺牲材料层顶部所在的平面高于或与掩膜层顶部所在的平面平齐。
更进一步地，在鳍片周侧沉积的牺牲材料层上形成鳍区沟槽包括以下两种情况：
第一种：在鳍片的周侧沉积牺牲材料层，且牺牲材料层的厚度S3大于同一鳍区内鳍片之间鳍间距S1的一半，小于相邻鳍区的相邻的鳍片之间的鳍间距S2的一半，即S1/2 ＜S3＜S2/2。也就是说，牺牲材料层的厚度S3大于同一鳍区内鳍片之间鳍间距S1的一半是为了让牺牲材料层将同一鳍区的鳍片之间的空隙填充完全。而牺牲材料层的厚度S3小于相邻鳍区的相邻的鳍片之间的鳍间距S2的一半是为了让牺牲材料层不完全填充相邻鳍区的相邻鳍片的空隙。即沉积完牺牲材料层之后，同一鳍区内鳍片之间的空隙被填满，相邻鳍区相邻鳍片之间的空隙未被填满，而未被填满的空隙即为鳍区沟槽。
第二种：在鳍片周侧沉积牺牲材料层，刻蚀相邻鳍区的相邻鳍片之间的牺牲材料层以形成鳍区沟槽。此时的牺牲材料层的厚度大于相邻鳍区的相邻的鳍片之间的鳍间距S2的一半。此时的牺牲材料层能够完全填充相邻鳍区相邻鳍片之间的空隙。这时需要刻蚀相邻鳍区的相邻鳍片之间的部分牺牲材料层，以使相邻鳍区的牺牲材料层之间存在空隙，这个空隙即为鳍区沟槽。
需要理解的是，牺牲材料层的厚度是指沉积成型之前牺牲材料层的厚度。沉积在鳍片周侧后，牺牲材料层的厚度即为，平行于衬底方向上，牺牲材料层的侧壁到鳍片的侧壁的距离。
更进一步地，在鳍片周侧沉积牺牲材料层包括：在衬底上沉积的浅沟槽隔离层远离衬底的一侧沉积牺牲材料层。也就是说，可以先在衬底上沉积浅沟槽隔离层，然后在衬底的一侧沉积牺牲材料层。即在垂直于衬底的方向上，沿远离衬底的方向依次沉积有浅沟槽隔离层和牺牲材料层。
采用上述方案形成的鳍区隔离结构，通过在鳍区沟槽内沉积隔离氧化层的方法，使得相邻的两个鳍区被隔离氧化层隔离开，避免了相邻的两个鳍区的外延层的距离过近，从而使外延层发生短路的情况，由此避免了因外延层发生短路而造成的集成电路功耗增加、因短路电流产生电子迁移的现象影响晶体管性能的问题；从而降低了整个集成电路的功耗，提高了半导体器件的性能。
实施例2：
基于实施例1提供的鳍区隔离结构的形成方法，本实施例提供一种半导体器件的形成方法。本实施例提供的半导体器件的形成方法具体包括：
首先，根据实施例1提供的鳍区隔离结构的形成方法形成鳍区隔离结构。
具体的，在衬底上形成具有鳍片的鳍区，然后在相邻鳍区的相邻鳍片之间形成鳍区沟槽；接着在鳍区沟槽内沉积隔离氧化层，形成鳍区隔离结构。
其次，移除牺牲材料层；或者移除牺牲材料层、鳍片氧化层和掩膜层。
具体的，可以只移除鳍片周侧的牺牲材料层，也可以将鳍片周侧的牺牲材料层连同鳍片顶部的鳍片氧化层和掩膜层一起移除。需要注意的是，移除牺牲材料层、鳍片氧化层和掩膜层的顺序可以分为以下几种情况：
第一种：先移除牺牲材料层，再移除鳍片氧化层和掩膜层；
第二种：移除牺牲材料层的同时移除鳍片氧化层和掩膜层；
第三种：先移除鳍片氧化层和掩膜层，再移除牺牲材料层。
然后，横跨鳍片形成伪栅极。
具体的，此步骤为伪栅极的形成过程。且伪栅极的位置是横跨在鳍片上的。即先在鳍片上沉积氧化层，然后在氧化层上形成伪栅极，在伪栅极周侧沉积薄膜层。形成伪栅极的同时，可以形成源极和漏极。需要说明的是，形成伪栅极、氧化层和薄膜层等工艺与现有技术的做法相同，本实施例不再赘述。
最后，在伪栅极的两侧沉积外延层。
具体的，外延层也是横跨鳍片形成的。在栅极的两侧形成的外延层为源漏外延层。
采用上述方案，通过在鳍区沟槽之间沉积隔离氧化层，然后再形成外延层的方法，利用隔离氧化层将不同类型半导体器件隔离开，避免了相邻的任意两个半导体器件的外延层距离过近，从而使外延层发生短路的情况，由此避免了因外延层发生短路而造成的集成电路功耗增加、因短路电流产生电子迁移的现象影响晶体管性能的问题；从而降低了整个集成电路的功耗，提高了半导体器件的性能。
实施例3：
基于实施例1和实施例2提供的鳍区隔离结构以及半导体器件的形成方法，本实施例提供一种具体的半导体器件的形成方法。本实施例提供的半导体器件的形成方法具体包括：
第一步：如图2所示。在衬底1上形成具有鳍片21的鳍区，并在衬底1上沉积浅沟槽隔离层5。本实施例中形成有两个鳍区，即鳍区201和鳍区202，且鳍区201和鳍区202 分别对应不同类型的晶体管，具体的，可以是鳍区201对应P沟道型MOS晶体管，鳍区202 对应N沟道型MOS晶体管；还可以是鳍区201对应N沟道型MOS晶体管，鳍区202对应P 沟道型MOS晶体管。且每一个鳍片21上均形成有鳍片氧化层23和掩膜层24，且鳍片氧化层23在掩膜层24和鳍片21之间。
需要注意的是，鳍区201的鳍片21，和与其距离最近的鳍区202的鳍片21之间的鳍间距要大于鳍区201中相邻鳍片21或鳍区202中相邻鳍片21的鳍间距的二倍。
第二步：如图3所示。在鳍片21周侧沉积牺牲材料层4，且牺牲材料层4的厚度大于鳍区201、或鳍区202中鳍间距的一半。从而使得牺牲材料层4能够完全覆盖鳍区201或鳍区202的鳍片21之间的空隙。
当牺牲材料层4的厚度小于鳍区201的鳍片21，和与其距离最近的鳍区202的鳍片21的鳍间距的一半时，鳍区201和鳍区202的牺牲材料层4之间的空隙即为鳍区沟槽22。
当牺牲材料层4的厚度大于鳍区201的鳍片21，和与其距离最近的鳍区202的鳍片21的鳍间距的一半时，鳍区201的鳍片21，和与其距离最近的鳍区202的鳍片21之间的空隙被完全填满，此时需要刻蚀鳍区201和鳍区202之间的牺牲材料层4，以形成鳍区沟槽22。
第三步：如图4所示。沉积隔离氧化层3。具体的，可以在牺牲材料层4的侧壁上沉积隔离氧化层3，也可以只在鳍区沟槽22之间沉积隔离氧化层3。只要能够使隔离氧化层 3填满鳍区沟槽22即可。
第四步：如图5a、图5b所示。移除牺牲材料层4，同时将鳍片氧化层23和掩膜层24一并移除。
第五步：如图6a、图6b所示。在鳍片21上沉积氧化层、并形成伪栅极6，在伪栅极 6周侧沉积薄膜层。
第六步：如图7a、图7b所示。分别在鳍区201和鳍区202内形成外延层7。
需要理解的是，图5a、图6a、图7a与图2至图4均为垂直于鳍片21的长度方向的主视图；图5b、图6b和图7b是与图5a、图6a、图7a的过程相对应的，沿鳍片21的长度方向的主视图。
采用上述方案，通过在鳍区沟槽之间沉积隔离氧化层，然后再形成外延层的方法，利用隔离氧化层将不同类型半导体器件隔离开，避免了相邻的任意两个半导体器件的外延层距离过近，从而使外延层发生短路的情况，由此避免了因外延层发生短路而造成的集成电路功耗增加、因短路电流产生电子迁移的现象影响晶体管性能的问题；从而降低了整个集成电路的功耗，提高了半导体器件的性能。
实施例4：
经过实施例1、实施例2和实施例3的操作步骤，本实施例得到一种半导体器件。本实施例提供的半导体器件包括：衬底，且衬底上形成有具有鳍片的鳍区。具体的，鳍区的数量可以是两个、三个甚至更多，每个鳍区内鳍片的数量可以是一个、两个甚至更多。
在相邻鳍区的相邻鳍片之间形成有鳍区隔离结构。具体的，在两个相邻鳍区的距离最近的两个鳍片之间形成鳍区隔离结构，需要理解的是，两个鳍片属于不同的鳍区。
横跨鳍片形成有伪栅极，且伪栅极的两侧沉积有外延层。具体的，伪栅极横跨在鳍片上，并在伪栅极两侧形成源漏外延层。
且半导体器件基于实施例2和实施例3的半导体器件的形成方法形成。即先形成鳍区隔离结构；然后移除牺牲材料层，或移除牺牲材料层、鳍片氧化层和掩膜层；接着横跨鳍片形成伪栅极；最后在伪栅极两侧沉积外延层。
采用上述方案形成的半导体器件，鳍区沟槽之间沉积有隔离氧化层，将不同类型半导体器件隔离开，避免了相邻的任意两个半导体器件的外延层距离过近，从而使外延层发生短路的情况，由此避免了因外延层发生短路而造成的集成电路功耗增加、因短路电流产生电子迁移的现象影响晶体管性能的问题；从而降低了整个集成电路的功耗，提高了晶体管的性能。
为解决现有技术中，晶体管因外延层短路而造成的性能不佳的问题，为解决上述技术问题，本发明的实施方式公开了一种鳍区隔离结构的形成方法，包括：在衬底上形成具有鳍片的鳍区；在相邻鳍区的相邻鳍片之间形成鳍区沟槽；在鳍区沟槽内沉积隔离氧化层，以形成鳍区隔离结构。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种鳍区隔离结构的形成方法，S2≥2S1，S2为相邻鳍区的相邻的鳍片之间的鳍间距，S1为鳍区内鳍片之间的鳍间距。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种鳍区隔离结构的形成方法，在相邻鳍区的相邻鳍片之间形成鳍区沟槽，包括：在鳍片周侧沉积的牺牲材料层上形成鳍区沟槽。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种鳍区隔离结构的形成方法，在鳍片周侧沉积的牺牲材料层上形成鳍区沟槽，包括：在鳍片周侧沉积牺牲材料层，沉积牺牲材料层时，使得S1/2＜S3＜S2/2，其中S3为牺牲材料层的厚度；
或，在鳍片周侧沉积牺牲材料层，刻蚀相邻鳍区的相邻的鳍片之间的牺牲材料层以形成鳍区沟槽。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种鳍区隔离结构的形成方法，鳍片远离衬底的一侧沉积有鳍片氧化层和掩膜层，且鳍片氧化层在鳍片与掩膜层之间；牺牲材料层远离衬底的一侧平齐或高出于掩膜层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种鳍区隔离结构的形成方法，隔离氧化层远离衬底的一侧平齐或高出于鳍片远离衬底的一侧。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种鳍区隔离结构的形成方法，相邻鳍区的晶体管类型不同。
本发明的实施方式还公开了一种半导体器件的形成方法，包括：根据上述的鳍区隔离结构的形成方法形成鳍区隔离结构；移除牺牲材料层；或移除牺牲材料层、鳍片氧化层和掩膜层；横跨鳍片形成伪栅极；在伪栅极的两侧沉积外延层。
本发明的实施方式还公开了一种半导体器件，包括：衬底，衬底上形成有具有鳍片的鳍区；在相邻鳍区的相邻鳍片之间形成有鳍区隔离结构；横跨鳍片形成有伪栅极，且伪栅极的两侧沉积有外延层；且半导体器件基于上述半导体器件的形成方法形成。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。本领域技术人员可以在形式上和细节上对其作各种改变，包括做出若干简单推演或替换，而不偏离本发明的精神和范围。

Claims (10)

1.一种鳍区隔离结构的形成方法，其特征在于，包括：
在衬底上形成具有鳍片的鳍区；
在相邻所述鳍区的相邻所述鳍片之间形成鳍区沟槽；
在所述鳍区沟槽内沉积隔离氧化层，以形成所述鳍区隔离结构。
2.根据权利要求1所述的鳍区隔离结构的形成方法，其特征在于，S2≥2S1，S2为相邻所述鳍区的相邻的所述鳍片之间的鳍间距，S1为所述鳍区内所述鳍片之间的鳍间距。
3.根据权利要求2所述的鳍区隔离结构的形成方法，其特征在于，所述在相邻所述鳍区的相邻所述鳍片之间形成鳍区沟槽，包括：在所述鳍片周侧沉积的牺牲材料层上形成所述鳍区沟槽。
4.根据权利要求3所述的鳍区隔离结构的形成方法，其特征在于，所述在所述鳍片周侧沉积的牺牲材料层上形成所述鳍区沟槽，包括：
在所述鳍片周侧沉积所述牺牲材料层，沉积所述牺牲材料层时，使得S1/2＜S3＜S2/2，其中S3为所述牺牲材料层的厚度；或，
在所述鳍片周侧沉积所述牺牲材料层，刻蚀所述相邻鳍区的相邻的鳍片之间的所述牺牲材料层以形成所述鳍区沟槽。
5.根据权利要求4所述的鳍区隔离结构的形成方法，其特征在于，所述在鳍片周侧沉积牺牲材料层，包括：
在所述衬底上沉积的浅沟槽隔离层远离所述衬底的一侧沉积所述牺牲材料层。
6.根据权利要求5所述的鳍区隔离结构的形成方法，其特征在于，所述鳍片远离所述衬底的一侧沉积有鳍片氧化层和掩膜层，且所述鳍片氧化层在所述鳍片与所述掩膜层之间；
所述牺牲材料层远离所述衬底的一侧平齐或高出于所述掩膜层。
7.根据权利要求1所述的鳍区隔离结构的形成方法，其特征在于，所述隔离氧化层远离所述衬底的一侧平齐或高出于所述鳍片远离所述衬底的一侧。
8.根据权利要求1所述的鳍区隔离结构的形成方法，其特征在于，相邻所述鳍区的晶体管类型不同。
9.一种半导体器件的形成方法，其特征在于，包括：
根据权利要求1-8任意一项所述的鳍区隔离结构的形成方法形成所述鳍区隔离结构；
移除所述牺牲材料层；
横跨所述鳍片形成伪栅极；
在所述伪栅极的两侧沉积外延层。
10.一种半导体器件，其特征在于，包括：
衬底，所述衬底上形成有具有鳍片的鳍区；
在相邻所述鳍区的相邻所述鳍片之间形成有鳍区隔离结构；
横跨所述鳍片形成有伪栅极，且所述伪栅极的两侧沉积有外延层；
所述半导体器件基于权利要求9所述的半导体器件的形成方法形成。
CN201910435242.6A 2019-05-23 2019-05-23 一种鳍区隔离结构及半导体器件的形成方法及半导体器件 Pending CN111987042A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910435242.6A CN111987042A (zh) 2019-05-23 2019-05-23 一种鳍区隔离结构及半导体器件的形成方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910435242.6A CN111987042A (zh) 2019-05-23 2019-05-23 一种鳍区隔离结构及半导体器件的形成方法及半导体器件

Publications (1)

Publication Number Publication Date
CN111987042A true CN111987042A (zh) 2020-11-24

Family

ID=73437456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910435242.6A Pending CN111987042A (zh) 2019-05-23 2019-05-23 一种鳍区隔离结构及半导体器件的形成方法及半导体器件

Country Status (1)

Country Link
CN (1) CN111987042A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160079248A1 (en) * 2014-09-12 2016-03-17 International Business Machines Corporation Method and structure for preventing epi merging in embedded dynamic random access memory
US9293459B1 (en) * 2014-09-30 2016-03-22 International Business Machines Corporation Method and structure for improving finFET with epitaxy source/drain
US20170012042A1 (en) * 2015-07-10 2017-01-12 International Business Machines Corporation Method and structure of forming controllable unmerged epitaxial material
US9748245B1 (en) * 2016-09-23 2017-08-29 International Business Machines Corporation Multiple finFET formation with epitaxy separation
CN109427774A (zh) * 2017-08-29 2019-03-05 台湾积体电路制造股份有限公司 半导体元件
CN109427870A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160079248A1 (en) * 2014-09-12 2016-03-17 International Business Machines Corporation Method and structure for preventing epi merging in embedded dynamic random access memory
US9293459B1 (en) * 2014-09-30 2016-03-22 International Business Machines Corporation Method and structure for improving finFET with epitaxy source/drain
US20170012042A1 (en) * 2015-07-10 2017-01-12 International Business Machines Corporation Method and structure of forming controllable unmerged epitaxial material
US9748245B1 (en) * 2016-09-23 2017-08-29 International Business Machines Corporation Multiple finFET formation with epitaxy separation
CN109427774A (zh) * 2017-08-29 2019-03-05 台湾积体电路制造股份有限公司 半导体元件
CN109427870A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US9627542B2 (en) Semiconductor device and method for fabricating the same
US9318342B2 (en) Methods of removing fins for finfet semiconductor devices
US6953726B2 (en) High-density split-gate FinFET
US8410547B2 (en) Semiconductor device and method for fabricating the same
KR20050081389A (ko) 채널용 핀 구조를 가지는 전계효과 트랜지스터 소자 및 그제조방법
CN105551964A (zh) 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法
US20210020778A1 (en) Shield gate mosfet and method for fabricating the same
US20230343599A1 (en) Mid-processing removal of semiconductor fins during fabrication of integrated circuit structures
TW202017018A (zh) 半導體裝置及其形成方法
CN113284806A (zh) 环栅器件及其源漏制备方法、器件制备方法、电子设备
US20070278613A1 (en) Semiconductor device
KR20150044645A (ko) 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법
CN111987042A (zh) 一种鳍区隔离结构及半导体器件的形成方法及半导体器件
US11843001B2 (en) Devices including stacked nanosheet transistors
KR100846393B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
US9391167B1 (en) Method for manufacturing semiconductor device
US10186524B2 (en) Fully depleted silicon-on-insulator (FDSOI) transistor device and self-aligned active area in FDSOI bulk exposed regions
CN111613532B (zh) 一种场效应管的形成方法和场效应管
WO2023028902A1 (zh) 半导体器件及其制作方法、nand存储器件
CN105789112B (zh) 半导体器件及其制备方法
US9892922B1 (en) Methods for fabricating integrated circuits with triple gate oxide devices
CN107910329B (zh) 半导体器件的sab工艺方法
US20230231057A1 (en) 2d materials with inverted gate electrode for high density 3d stacking
US10685881B2 (en) Methods, apparatus, and manufacturing system for self-aligned patterning of contacts in a semiconductor device
US8723261B2 (en) Recessed gate transistor with cylindrical fins

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination