CN105789112B - 半导体器件及其制备方法 - Google Patents

Abstract

本发明提供一种半导体器件及其制备方法，通过在器件的源区和漏区的表面设置多晶硅层间连接层，使得器件的源区和漏区可以通过该层间连接层被延伸至衬底的表面，并通过该层间连接层与接触孔连接而与上方的其他互连层连接，从而使得源漏区的面积无需因迎合接触孔而设置得过大，以为进一步缩小源区和漏区的面积提供了可能；另外，由于本发明中的多晶硅层间连接层仅在有源区的表面进行覆盖，而并未在栅极侧墙或其他区域进行设置，因此，在源漏区和栅极之间不会产生寄生电容，同时也保证器件具有所需的击穿电压。

Description

半导体器件及其制备方法

技术领域

本发明涉及半导体器件制造领域，尤其涉及一种半导体器件及其制备方法。

背景技术

由于集成有半导体器件的各种产品需要变得更加轻巧和迷你，因此，这就使得半导体器件需要朝着更小的工艺尺寸和更极限的工艺要求进行发展。

对于MOS器件，其一般都具有源区、漏区和栅极结构。而源区、漏区和栅极结构都需要通过接触孔连接到上方的导电层中，所以在一般的器件制备工艺中，通常是在形成了器件的源区、漏区和栅极结构之后，分别通过连接到这三个区域的接触孔来实现其与其他互连层之间的连通，这就使得器件的源区和漏区需要足够大，以满足其与接触孔的底部能够完全接触，这就无形中抑制了器件尺寸的进一步缩小，成为了半导体器件实际制造工艺中的一个瓶颈。

因此，如何在保证器件制备工艺的复杂程度大致不变的情况下尽可能的为缩小器件尺寸提供足够大的空间，这已经成为了业界一直在探索的方向。

发明内容

鉴于上述问题，本发明提供一种半导体器件及其制备方法。

本发明解决技术问题所采用的技术方案为：

一种半导体器件制备方法，其中，包括：

步骤S1、提供一制备有栅极结构、源区和漏区的半导体结构；

步骤S2、制备一层层间连接层覆盖所述半导体结构的表面；

步骤S3、去除覆盖在所述栅极结构上的所述层间连接层；

步骤S4、继续在位于所述源区和漏区上的剩余层间连接层上制备接触孔结构。

所述的半导体器件制备方法，其中，步骤S4中还包括：

S41、制备绝缘层覆盖剩余的所述层间连接层和暴露的栅极结构的表面；

S42、通过光刻和刻蚀工艺形成位于所述源区和漏区上的剩余层间连接层上的通孔；

S43、在所述通孔中填充金属，以形成所述接触孔结构。

所述的半导体器件制备方法，其中，步骤S3还包括：

步骤S31、制备负型光刻胶覆盖所述层间连接层的表面；

步骤S32、采用用于形成所述栅极结构的光罩对所述负型光刻胶进行曝光工艺，以使得所述负型光刻胶中不位于所述栅极结构上方的部分被固化；

步骤S33、通过显影工艺去除负型光刻胶中未被固化的部分，以暴露出所述层间连接层中位于所述栅极结构上的部分；

步骤S34、通过刻蚀工艺去除暴露的所述层间连接层。

所述的半导体器件制备方法，其中，所述栅极结构包括：

位于所述源区和漏区之间的栅氧化层；

位于所述栅氧化层上的多晶硅栅极；

覆盖所述多晶硅栅极侧壁的栅极侧墙；和

覆盖所述多晶硅栅极顶部的硬掩膜。

所述的半导体器件制备方法，其中，步骤S3和S4之间还包括：

通过刻蚀工艺去除覆盖所述多晶硅栅极顶部的硬掩膜。

所述的半导体制备方法，其中，在步骤S2和步骤S3之间还包括：

通过光刻工艺和刻蚀工艺去除位于所述硬掩膜上的所述层间连接层。

所述的半导体器件制备方法，其中，所述层间连接层的材质为多晶硅。

所述的半导体器件制备方法，其中，所述硬掩膜的材质为氮化硅。

一种半导体器件，其中，包括：

包含源区和漏区的半导体衬底；

设置于所述半导体衬底表面且位于所述源区和漏区之间的栅极结构；和

设置于所述半导体衬底表面且覆盖所述源区和漏区的层间连接层。

所述的半导体器件，其中，所述栅极结构包括：

设置于所述半导体衬底表面且位于所述源区和漏区之间的栅氧化层；

设置于所述栅氧化层上的多晶硅栅极；和

设置于所述半导体衬底上且覆盖所述多晶硅栅极侧壁的侧墙。

所述的半导体器件，其中，所述层间连接层的材质为多晶硅。

所述的半导体器件，其中，所述半导体衬底中还包括：

包含所述源区和漏区的深阱区。

上述技术方案具有如下优点或有益效果：

本发明通过在器件的源区和漏区的表面设置多晶硅层间连接层，使得器件的源区和漏区可以通过该层间连接层被延伸至衬底的表面，并通过该层间连接层与接触孔连接而与上方的其他互连层连接，从而使得源漏区的面积无需因迎合接触孔而设置得过大，以为进一步缩小源区和漏区的面积提供了可能；另外，由于本发明中的多晶硅层间连接层仅在源区和漏区的表面进行覆盖，而并未在栅极侧墙或其他区域进行设置，因此，在源漏区和栅极之间不会产生寄生电容，同时也保证器件具有所需的击穿电压。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1是本发明方法一实施例中的步骤流程示意图；

图2～图12是本发明方法实施过程中的器件结构示意图。

具体实施方式

本发明提供了一种半导体器件及其制备方法，尤其是一种具有层间连接层的半导体器件及其制备方法，主要通过仅在器件的源漏区的表面设置多晶硅层间连接层，使得器件的源漏区通过该多晶硅层间连接层被延伸至上方的结构中，从而可以通过该多晶硅层间连接层与上方的金属层进行连接，所以源漏区只需要保证其与该多晶硅层间连接层之间的连接即可，进而可以对源漏区的面积进行缩小，以缩小器件的尺寸。另外，该层间连接层仅设置在源漏区的表面而并未覆盖在栅极或其他区域，因此，对于器件的性能并不会带来不利的影响。

本发明的层间连接层的制备方法主要包括以下步骤：

步骤S1、提供一制备有栅极结构、源区和漏区的半导体结构；

步骤S2、制备一层层间连接层覆盖所述半导体结构的表面；

步骤S3、去除覆盖在所述栅极结构中的所述层间连接层；

步骤S4、继续在位于源区和漏区上的剩余层间连接层上制备接触孔结构。

下面结合附图和具体实施例对本发明方法进行详细说明。

如图1所示，首先，进行步骤S1：提供一制备有栅极结构1和源漏区2的半导体结构，如图2所示。其中，上述的栅极结构1中包含位于源漏区2之间的栅氧化层11、位于该栅氧化层11上的多晶硅栅极12、覆盖该多晶硅栅极12侧壁的栅极侧墙13，以及覆盖该多晶硅栅极12顶部的硬掩膜14。上述的源漏区2位于一半导体衬底0中，该半导体衬底0可以为一硅衬底，在该半导体衬底0中可以包含阱区或深阱区，在本实施例中，如图2所示，采用具有P型阱区01的N型衬底作为半导体衬底，该半导体衬底0的P型阱区01中设置有N型离子掺杂的源漏区2，栅极结构1设置于该半导体衬底0的表面，且位于该源漏区2之间。该栅极结构1包括栅氧化层11、多晶硅栅极12、氮化硅硬掩膜14和栅极侧墙13；其中，栅氧化层11覆盖于半导体衬底0的表面，多晶硅栅极12覆盖于该栅氧化层11的表面，氮化硅硬掩膜14覆盖于该多晶硅栅极12的顶部，从而形成由栅氧化层11、多晶硅栅极12和氮化硅硬掩膜14构成的叠层结构，上述的氮化硅侧墙13覆盖于该叠层结构的侧壁，即覆盖于栅氧化层11的侧壁、多晶硅栅极12的侧壁，以及氮化硅硬掩膜14的侧壁。可选的，上述的半导体衬底0中还可设置有浅沟槽隔离结构3。

然后，进行步骤S2：制备一层层间连接层4覆盖上述的半导体结构的表面，即覆盖半导体衬底0上暴露的表面、栅极结构1的顶部和栅极结构1的侧壁，如图3所示。可选的，在该步骤之后，先对覆盖在氮化硅硬掩膜14上的层间连接层4部分进行去除，该过程中，可以采用光刻工艺和刻蚀工艺进行。需要指出的是，当上述的半导体结构中包含多个MOS器件时，该层间连接层需要在该多个MOS器件之间的浅沟槽隔离结构上进行断开。上述的层间连接层4的材质可以为多晶硅，以将其覆盖的源漏区2的进行空间上的延伸，从而在后续制作源漏区2与上层导电层之间的连接时，能够具有更大的实施空间，也正因为连接过程中无需直接与源漏区进行接触，而只需要与其上方的该层间连接层4进行接触即可，因而在对器件进行设计时，能够尽可能的减小该源漏区2的面积，从而使得最终的器件尺寸可以缩小。

但是，如图4所示，这时由于栅极侧墙13上还覆盖着该层间连接层41，如果不将其进行去除，该部分的层间连接层41会引起源漏栅之间的寄生电容，同时也会导致击穿电压的不理想。所以必须对该部分的层间连接层进行去除。

最后进行步骤S3：采用光刻和刻蚀工艺去除位于所述栅极结构中的所述层间连接层部分；该步骤S3还可进一步包括下述的步骤S31～步骤S34：

首先，进行步骤S31：制备负型光刻胶5覆盖在上述所形成的层间连接层4’的表面，如图5所示。在一种实施方式中，当位于氮化硅硬掩膜顶部的层间连接层被去除后，该负性光刻胶5还覆盖在暴露的氮化硅硬掩膜的表面上。

之后需要对上述制备的负型光刻胶进行光刻，进行步骤S32：采用用于形成栅极结构的光罩6对该负型光刻胶进行曝光工艺，具体的，将该光罩放置于栅极结构的正上方，以屏蔽紫外光对于栅极结构上光刻胶的照射，当其他区域的未被屏蔽的光刻胶被紫外光照射后，该部分的光刻胶被变性固化，如图6所示。

然后进行步骤S33：通过显影工艺去除上述的负型光刻胶中未被固化的部分，从而在该光刻胶中形成位于栅极结构上方的开口7，并暴露出位于栅极结构上方的层间连接层部分41，该暴露的层间连接层部分41即为需要进行去除的部分，如图7所示。

最后，进行步骤S34：通过刻蚀工艺对步骤S33中形成的暴露的层间连接层部分进行去除，从而形成最终的层间连接层4”，如图8所示。在该步骤中，为了使得最后形成的层间连接层与栅极侧壁之间不存在缝隙，优选的，在进行该刻蚀工艺时，对刻蚀深度进行控制，使得刻蚀停止于与覆盖在源漏区表面的层间连接层部分表面平齐的位置8处，然后可以对剩余的光刻胶进行去除，再去除位于多晶硅栅极顶部的氮化硅硬掩膜，如图9所示。

通过上述步骤后，可以形成覆盖源区和漏区的层间连接层，其可成为与后续制备的上部结构进行连接的基础。通过下述步骤可形成与上部结构进行连接的接触孔结构，从而实现源区和漏区与上部结构的连接。具体的：

然后进行步骤S4：继续在位于源区和漏区上的剩余层间连接层上制备接触孔结构。

该步骤S4可进一步包括下述步骤S41～S43：

首先进行步骤S41：制备绝缘层9覆盖剩余的层间连接层4”和暴露的栅极结构的表面，如图10所示；其中，该绝缘层可以采用本领域常用的绝缘材料。

然后进行步骤S42：通过光刻和刻蚀工艺形成位于该源区和漏区上的剩余层间连接层上的通孔，如图11所示；具体的，可以先在上述的绝缘层上制备一层光刻胶(图中未示出)，然后通过光刻工艺在该光刻胶中定义并形成位于源漏区2上方的开口，然后以形成有该开口的光刻胶为阻挡刻蚀下方的绝缘层，从而形成具有通孔的绝缘层9’。

最后再进行步骤S43：在通孔中填充金属，从而形成接触孔结构10’，如图12所示；在该步骤中，金属可采用电镀等工艺进行填充。

当完成上述的步骤之后，仅在原始的半导体结构中的源漏区表面形成层间连接层，从而留给了对器件的源漏区进行缩小的空间，并且在半导体结构中的其他区域并未残留层间连接层，从而避免了对器件产生不利的影响。

本发明还提供一种具有层间连接层的半导体器件，其主要包括设置有源区和漏区的半导体衬底，以及设置于该半导体衬底表面且位于源区和漏区之间的栅极结构，还包括设置于该半导体衬底表面且覆盖该源区和漏区的层间连接层。

下面结合附图和具体实施例对本发明提供的具有层间连接层的半导体器件进行详细说明。

如图9所示，该半导体器件包括一设置有源漏区2的半导体衬底0，该半导体衬底0可以是设置有深井区的高电压(High V)半导体器件衬底，也可以是一般的半导体器件衬底，或上述两者的组合。该半导体衬底中上可以仅形成一个MOS器件或多个MOS器件，当该半导体衬底0为多个MOS器件的共用衬底时，该半导体衬底0中还设置有浅沟槽隔离结构3，该多个MOS器件通过该浅沟槽隔离结构3进行隔离。

该半导体器件还包括设置于上述的半导体衬底0表面且位于源区和漏区之间的栅极结构1。该栅极结构1中由下至上可以依次包括栅氧化层11、多晶硅栅极12、和栅极侧墙13；其中，该栅氧化层11覆盖半导体衬底0表面上位于源区和漏区之间的部分，该多晶硅栅极12覆盖于该栅氧化层11的表面，而栅极侧墙13覆盖多晶硅栅极12和栅氧化层11的侧壁。

该半导体器件还包括设置于上述半导体衬底0表面且覆盖源区和漏区的层间连接层4”。该层间连接层4”可以覆盖上述半导体衬底0中的源区和漏区的表面，以及部分浅沟槽隔离3的表面，但位于不同MOS器件的源区和漏区表面的层间连接层之间不连通。该层间连接层的材质可以优选为多晶硅。

在上述半导体器件上方还可根据需要设置多层导电层(图中未示出)，并通过设置有接触孔(contact holes)的膜层(图中未示出)使得源漏栅与该多层导电层中位于底部的导电层连通，由于源漏区表面被层间连接层覆盖，所以原本需要连接至源漏区表面的接触孔，只需要连接至相应的层间连接层上即可，因此，可以在器件设计时，缩小源漏区的设计尺寸。另外，由于在器件中除源漏区以外的其他区域并不覆盖该层间连接层，尤其是在栅极结构上不覆盖有该层间连接层，因而，在器件中的源漏区和栅极之间不会产生寄生电容，从而保证了器件具有符合需要的击穿电压。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (12)

1.一种半导体器件制备方法，其特征在于，包括：

步骤S1、提供一制备有栅极结构、源区和漏区的半导体结构；

步骤S2、制备一层层间连接层覆盖所述半导体结构的表面，并使除栅极外其他区域覆盖的所述层间连接层厚度一致；

步骤S3、去除覆盖在所述栅极结构及侧墙上的所述层间连接层，并保留位于源区和漏区表面的层间连接层，且源区表面的层间连接层以及漏区表面的层间连接层还分别延伸至部分浅沟槽隔离结构的表面，源区和漏区表面各处的层间连接层的厚度一致；

步骤S4、继续在位于所述源区和漏区上的剩余层间连接层上制备接触孔结构。

2.如权利要求1所述的半导体器件制备方法，其特征在于，步骤S4中还包括：

S41、制备绝缘层覆盖剩余的所述层间连接层和暴露的栅极结构的表面；

S42、通过光刻和刻蚀工艺形成位于所述源区和漏区上的剩余层间连接层上的通孔；

S43、在所述通孔中填充金属，以形成所述接触孔结构。

3.如权利要求2所述的半导体器件制备方法，其特征在于，步骤S3还包括：

步骤S31、制备负型光刻胶覆盖所述层间连接层的表面；

步骤S32、采用用于形成所述栅极结构的光罩对所述负型光刻胶进行曝光工艺，以使得所述负型光刻胶中不位于所述栅极结构上方的部分被固化；

步骤S33、通过显影工艺去除负型光刻胶中未被固化的部分，以暴露出所述层间连接层中位于所述栅极结构上的部分；

步骤S34、通过刻蚀工艺去除暴露的所述层间连接层。

4.如权利要求3所述的半导体器件制备方法，其特征在于，所述栅极结构包括：

位于所述源区和漏区之间的栅氧化层；

位于所述栅氧化层上的多晶硅栅极；

覆盖所述多晶硅栅极侧壁的栅极侧墙；和

覆盖所述多晶硅栅极顶部的硬掩膜。

5.如权利要求4所述的半导体器件制备方法，其特征在于，步骤S3和S4之间还包括：

通过刻蚀工艺去除覆盖所述多晶硅栅极顶部的硬掩膜。

6.如权利要求5所述的半导体器件制备方法，其特征在于，在步骤S2和步骤S3之间还包括：

通过光刻工艺和刻蚀工艺去除位于所述硬掩膜上的所述层间连接层。

7.如权利要求6所述的半导体器件制备方法，其特征在于，所述层间连接层的材质为多晶硅。

8.如权利要求7所述的半导体器件制备方法，其特征在于，所述硬掩膜的材质为氮化硅。

9.一种半导体器件，其特征在于，包括：

包含源区和漏区的半导体衬底；

设置于所述半导体衬底表面且位于所述源区和漏区之间的栅极结构；和

层间连接层，所述层间连接层位于所述半导体衬底表面且覆盖所述源区和漏区并使所述栅极结构及侧墙侧壁暴露，源区表面的层间连接层以及漏区表面的层间连接层还分别延伸至部分浅沟槽隔离结构的表面，源区和漏区表面各处的层间连接层的厚度一致；

位于所述层间连接层上的接触孔结构。

10.如权利要求9所述的半导体器件，其特征在于，所述栅极结构包括：

设置于所述半导体衬底表面且位于所述源区和漏区之间的栅氧化层；

设置于所述栅氧化层上的多晶硅栅极；和

设置于所述半导体衬底上且覆盖所述多晶硅栅极侧壁的侧墙。

11.如权利要求9所述的半导体器件，其特征在于，所述层间连接层的材质为多晶硅。

12.如权利要求9所述的半导体器件，其特征在于，所述半导体衬底中还包括：

包含所述源区和漏区的深阱区。