TW201239997A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
TW201239997A
TW201239997A TW101107166A TW101107166A TW201239997A TW 201239997 A TW201239997 A TW 201239997A TW 101107166 A TW101107166 A TW 101107166A TW 101107166 A TW101107166 A TW 101107166A TW 201239997 A TW201239997 A TW 201239997A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
film
oxide
layer
Prior art date
Application number
TW101107166A
Other languages
English (en)
Other versions
TWI521612B (zh
Inventor
Shunpei Yamazaki
Yuhei Sato
Keiji Sato
Tetsunori Maruyama
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201239997A publication Critical patent/TW201239997A/zh
Application granted granted Critical
Publication of TWI521612B publication Critical patent/TWI521612B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Description

201239997 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置及半導體裝置的製造方 法。 ' 另外，在本說明書中半導體裝置是指能夠藉由利用半 ' 導體特性而工作的所有裝置，電光裝置、半導體電路以及 電子裝置都是半導體裝置。 【先前技術】 使用形成在具有絕緣表面的基板上的半導體薄膜構成 電晶體（也稱爲薄膜電晶體（TFT))的技術受到關注。 該電晶體被廣泛地應用於如積體電路（1C )及影像顯示裝 置（顯示裝置）等電子裝置。作爲可以應用於電晶體的半 導體薄膜，矽類半導體材料被廣泛地周知。但是，作爲其 他材料，氧化物半導體受到關注。 例如，已經公開了，作爲電晶體的活性層使用電子載 子濃度低於l〇18/cm3的包含銦（In)、鎵（Ga)及鋅（Zn )的非晶氧化物的電晶體（參照專利文獻1 )。 [專利文獻1]日本專利申請公開第2006- 1 65528號公 報 但是，在薄膜形成製程中，當氧化物半導體偏離化學 計量組成或者形成電子給體的氫或水分混入到氧化物半導 體時，其導電率有可能變化。這種現象是導致使用氧化物 半導體的電晶體的電特性變動的主要原因。 -5- 201239997 【發明內容】 鑒於上述問題，本發明的一個方式的目的之一是對使 用氧化物半導體的半導體裝置賦予穩定的電特性來實現高 可靠性。 在包括氧化物半導體層的電晶體的製造製程中，在氧 化矽膜上形成包括氧含量超過氧化物半導體處於結晶狀態 時的化學計量組成比的區域的非晶氧化物半導體層，在該 非晶氧化物半導體層上形成氧化鋁膜，然後進行加熱處理 來使該非晶氧化物半導體層的至少一部分晶化，從而形成 包含具有大致垂直於表面的c軸的結晶的氧化物半導體層 〇 包含具有大致垂直於表面的c軸的結晶的氧化物半導 體層（以下，也稱爲結晶氧化物半導體層）具有不是單晶 結構也不是非晶結構的結構，並具有如下氧化物，即含有 具有c軸取向的結晶（C Axis Aligned Crystal:也稱爲 C A AC )的氧化物。藉由採用結晶氧化物半導體層，可以 進一步抑制因可見光或紫外光的照射而產生的電晶體的電 特性變化，從而可以製造可靠性高的半導體裝置。 氧化物半導體層（非晶氧化物半導體層及結晶氧化物 半導體層）包括氧含量超過氧化物半導體處於結晶狀態時 的化學計量組成比的區域。此時，氧含量超過氧化物半導 體的化學計量組成比。或者，氧含量超過單晶時的氧含量 °有時氧存在於氧化物半導體的晶格之間。例如，在單晶 -6- 201239997 結構爲由InGa03(Zn0)m ( m>0 )表示的材料的情況下，由 於氧化物半導體的組成由InGaZnmOm + 3表示，所以例如在 m=l ( InGaZn04 )時，使用具有 InGaZnOx(x>0)的 x 超 過4的氧過剩區的氧化物半導體層。這種氧過剩區存在於 氧化物半導體層的一部分（也包括介面）即可。 另外，包含在氧化物半導體層中的氧在氧化物半導體 中動態地（dynamically )重複下述運算式（1)所示的與 金屬元素接合及脫離的反應。因爲氧脫離了的金屬元素具 有懸空鍵，所以在氧化物半導體層中氧缺損存在於氧脫離 了的部分。 [運算式1] Μ-Ο ; _ Μ + Ο (1) 在根據所公開的發明的一個實施方式的氧化物半導體 層中，因爲膜中含有過剩的氧（較佳的是超過化學計量組 成比的氧），所以可以立即塡補該氧缺損。由此，可以減 少存在於膜中的起因於氧缺損的DOS (density of state: 狀態密度）。例如’在氧化物半導體層含有與化學計量組 成比一致的量的氧時的DOS的平均密度爲i〇18cm_3以上 且10 19cnT3以下左右的情況下，包含超過化學計量組成比 的氧的氧化物半導體中的DOS的平均密度有可能成爲 1015cm-3以上且1016cm_3以下左右。 因爲存在於氧化物半導體層中的過剩的氧能夠立即塡 補產生在膜中的氧缺損’所以可以使產生起因於氧缺損的 施體能階的時間短’從而可以降低或實際上消除存在於膜 a 201239997 中的施體能階。 設置在氧化物半導體層上的氧化鋁膜具有高遮斷效果 (阻擋效果）’即不使氫、水分、徑基或氫化物（也稱爲 氫化合物）等雜質及氧這兩者透過膜的效果。 因此，氧化鋁膜用作保護膜，而防止在製造製程中及 之後成爲電晶體的電特性變動的主要原因的氫、水分等雜 質混入到氧化物半導體層，並防止從氧化物半導體層放出 作爲構成氧化物半導體的主要成分材料的氧。 另外，因爲在氧化矽膜和氧化鋁膜之間夾著非晶氧化 物半導體層的狀態下進行使非晶氧化物半導體層晶化的加 熱處理’所以可以防止因用於晶化的加熱處理而從非晶氧 化物半導體層放出氧。由此，得到的結晶氧化物半導體層 可以成爲維持非晶氧化物半導體層所包含的氧量並包括氧 含量超過氧化物半導體處於結晶狀態時的化學計量組成比 的區域的膜。 因此’由於氫、水分等雜質不混入到所形成的結晶氧 化物半導體層’所以該結晶氧化物半導體層的純度高。並 且由於防止從所形成的結晶氧化物半導體層放出氧，所以 該結晶氧化物半導體層包括氧含量超過氧化物半導體處於 結晶狀態時的化學計量組成比的區域。因此，藉由將該結 晶氧化物半導體層用於電晶體，可以降低因氧缺損而產生 的電晶體的臨界電壓Vth的偏差、臨界電壓的漂移AVth。 另外’較佳的是，氧化矽膜包括氧含量超過該氧化矽 處於結晶狀態時的化學計量組成比的區域。此時，氧含量 8 · 201239997 超過氧化矽的化學計量組成比。或者，氧含量超過單晶時 的氧含量。有時氧存在於氧化矽的晶格之間。在組成是由 SiOx ( χ>0 )表示的氧化矽膜的情況下，由於氧化矽的化 學計量組成比爲Si: 0=1:2，所以較佳的是，使用具有X超 過2的氧過剩區的氧化矽膜。這種氧過剩區存在於氧化矽 膜的一部分（也包括介面）即可。 藉由使與氧化物半導體層接觸的氧化矽膜處於含有多 量的氧的狀態，可以將該氧化矽膜作爲適用於向氧化物半 導體層供應氧的供應源。 另外，較佳的是，氧化鋁膜也包括氧含量超過該氧化 鋁處於結晶狀態時.的化學計量組成比的區域。此時，氧含 量超過氧化鋁的化學計量組成比。或者，氧含量超過單晶 時的氧含量。有時氧存在於氧化鋁的晶格之間。在組成由 A10x ( x>0 )表示的情況下，由於氧化鋁的化學計量組成 比爲A1:0 = 3:2，所以較佳的是，使用具有X超過3/2的氧 過剩區的氧化鋁膜。這種氧過剩區存在於氧化鋁膜的一部 分（也包括介面）即可。 另外，較佳的是，在形成氧化鋁膜之前對非晶氧化物 半導體層進行脫水處理或脫氫處理，該脫水處理或脫氫處 理藉由從氧化物半導體層意圖性地排除氫原子或水等包含 氫原子的雜質等的加熱處理來進行。 藉由從氧化物半導體去除作爲η型雜質的氫來使該氧 化物半導體高純度化，使得儘量不包含雜質，可以實現I 型（本質）氧化物半導體或無限趨近於I型（本質）的氧 201239997 化物半導體。也就是說，藉由儘量去除氫、水等雜質’可 以實現高純度化的I型（本質）或近於I型的半導體。由 此，可以使氧化物半導體的費米能階（Ef)成爲與本質費 米能階（Ei)相同的程度。 本說明書所公開的發明的構成的一個方式是如下半導 體裝置的製造方法，包括如下步驟：形成氧化矽膜、氧化 鋁膜及夾在氧化矽膜和氧化鋁膜之間的非晶氧化物半導體 層；以及對非晶氧化物半導體層進行加熱處理來使其至少 —部分晶化，而形成包含具有大致垂直於表面的c軸的結 晶的氧化物半導體層，其中，非晶氧化物半導體層包括氧 含量超過氧化物半導體處於結晶狀態時的化學計量組成比 的區域。 本說明書所公開的發明的構成的一種方式是如下半導 體裝置的製造方法，包括如下步驟：形成氧化矽膜；在氧 化矽膜上形成非晶氧化物半導體層；對非晶氧化物半導體 層進行第一加熱處理來使其放出包含在非晶氧化物半導體 層中的氫或水分；在進行了第一加熱處理的非晶氧化物半 導體層上形成氧化鋁膜；以及以高於第一加熱處理的溫度 對進行了第一加熱處理的非晶氧化物半導體層進行第二加 熱處理來使它的至少一部分晶化，而形成包含具有大致垂 直於表面的c軸的結晶的氧化物半導體層，其中，非晶氧 化物半導體層包括氧含量超過氧化物半導體處於結晶狀態 時的化學計量組成比的區域。 如上所述，在具有高純度化並包含過剩的塡補氧缺損 -10- 201239997 的氧的結晶氧化物半導體層的電晶體中，電特性變動得到 抑制，而在電性上穩定。因此，可以提供使用具有穩定的 電特性的氧化物半導體的可靠性高的半導體裝置。 爲了防止包含在氧化物半導體層中的過剩的氧因加熱 處理而被放出，在結晶氧化物半導體層上設置氧化鋁膜， 從而可以防止在結晶氧化物半導體層中及在與氧化物半導 體層的上下所接觸的層的介面產生缺陷且缺陷增加。也就 是說，因爲使結晶氧化物半導體層包含的過剩的氧起到塡 埋氧空位缺陷（oxygen-vacancy defect).的作用，所以可 以提供具有穩定的電特性的可靠性高的半導體裝置。 因此，所公開的發明的一個方式可以製造具有穩定的 電特性的電晶體。 另外，所公開的發明的一個方式可以製造電特性良好 且可靠性高的半導體裝置。 【實施方式】 下面’使用圖式對本說明書所公開的發明的實施方式 進行詳細說明。但是，本說明書所公開的發明不侷限於以 下說明’所屬技術領域的普通技術人員可以很容易地理解 ’其方式及詳細內容可以被變換爲各種各樣的形式。因此 ’本說明書所公開的發明不應該被解釋爲僅限定在以下所 示的實施方式所記載的內容中。另外，爲方便起見而使用 諸如“第一”、“第二”之類的序數詞，該序數不表示製程順 序或層疊順序。另外，其在本說明書中不表示作爲用於.特 -11 - 201239997 別指定發明的事項的固有名稱。 實施方式1 在本實施方式中’參照圖1A至圖1E對半導體裝置及 半導體裝置的製造方法的一種方式進行說明。在本實施方 式中示出作爲半導體裝置的一個例子的具有氧化物半導體 層的電晶體。 對電晶體的結構沒有特別的限定，例如可以使用頂閘 極結構或底閘極結構的交錯型和平面型等。另外，電晶體 既可以具有形成有一個通道形成區的單閘極結構，又可以 具有形成有兩個通道形成區的雙閘極結構或形成有三個通 道形成區的三閘極結構等多閘極結構。另外，也可以採用 具有隔著閘絕緣層配置在通道區上下的.兩個閘極電極層的 雙閘型。 如圖1E所示，電晶體410在具有絕緣表面的基板 400上包括閘極電極層401、閘絕緣層402、結晶氧化物半 導體層403、源極電極層405a以及汲極電極層405b。在 電晶體410上還形成有氧化物絕緣層40 7。 另外，氧化物絕緣層407可以爲單層或疊層，並且是 包括氧化鋁膜的結構。在本實施方式中，閘絕緣層402爲 氧化矽膜，而氧化物絕緣層407爲氧化鋁膜。 另外，結晶氧化物半導體層40 3是具有大致平行於表 面的a-b面並包含具有大致垂直於該表面的c軸的結晶的 氧化物半導體層，具有不是單晶結構也不是非晶結構的結 -12- 201239997 構，並包括包含具有C軸取向的結晶（CAAC )的氧化物 。藉由使用結晶氧化物半導體層，可以進一步抑制因可見 光或紫外光的照射而產生的電晶體的電特性變化，從而可 以形成可靠性高的半導體裝置。 圖1A至圖1E示出電晶體410的製造方法的一個例子 〇 首先，在具有絕緣表面的基板4 00上形成導電膜，然 後利用第一光刻製程形成閘極電極層40 1。另外，也可以 使用噴墨法形成抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩 模時不需要光掩模，由此可以降低製造成本。 對可以用於具有絕緣表面的基板400的基板沒有大的 限制，但是該基板需要至少具有能夠承受後面進行的熱處 理的程度的耐熱性。例如，可以使用鋇硼矽酸鹽玻璃或鋁 硼矽酸鹽玻璃等玻璃基板、陶瓷基板、石英基板、藍寶石 基板等。另外，也可以採用矽或碳化矽等單晶半導體基板 、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基 板等，並且也可以將在這些基板上設置有半導體元件的基 板用於基板400。 此外，也可以使用撓性基板作爲基板400來製造半導 體裝置。在製造具有撓性的半導體裝置時，既可以在撓性 基板上直接形成包括結晶氧化物半導體層403的電晶體 410，也可以在其他製造基板上形成包括結晶氧化物半導 體層403的電晶體410並然後從製造基板將其剝離、轉置 到撓性基板上。另外，爲了從製造基板將其剝離、轉置到 S. -13- 201239997 撓性基板上’較佳的是，在製造基板與包括氧化物半導體 層的電晶體之間設置剝離層。 也可以在基板400與閘極電極層401之間設置用作基 底膜的絕緣膜。該基底膜有防止雜質元素從基板400擴散 的功能，並可以使用選自氮化矽膜、氧化矽膜、氮氧化矽 膜和氧氮化矽膜中的一種或多種膜的疊層結構形成。 另外，閘極電極層401可以藉由電漿CVD法或濺射 法等使用鉬、鈦、鉬、鎢、鋁、銅、鈸、銃等金屬材料或 以這些金屬材料爲主要成分的合金材料以單層或疊層來形 成。 另外，作爲閘極電極層401的材料，也可以使用銦錫 氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化 物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、 銦鋅氧化物、添加有氧化矽的銦錫氧化物等具有透光性的 導電材料或具有透光性的導電材料的氮化物。另外，也可 以採用上述具有透光性的導電材料與上述金屬材料的疊層 結構。 另外，也可以採用疊層結構的聞極電極層401，並且 作爲其中的一層使用In-Sn-Ο類、In-Sn-Zn-Ο類、In-Al-Ζ η - Ο 類、S η - G a - Ζ η - Ο 類、A1 - G a - Z n - Ο 類、S η - A1 - Z n · Ο 類 、In-Zn-0 類、Sn-Zn-0 類、Al-Zn-0 類、In-0 類、Sn-0 類、Zn-0類的金屬氧化物。較佳的是，採用疊層結構的 閘極電極層4〇1，並作爲其中的一層尤其佳地使用包含作 爲功函數大的材料的銦、鎵和鋅的氧氮化物膜（也稱爲 -14- 201239997 IGZON膜）。藉由在氬及氮的混合氣體氛圍中進行成膜， 可以得到包含銦、鎵和鋅的氧氮化物膜。 例如，作爲閘極電極層401可以使用：從基板400 — 側層疊銅膜、鎢膜、包含銦、鎵及鋅的氧氮化物膜（ IGZON膜）的疊層結構，或層疊鎢膜、氮化鎢膜、銅膜、 鈦膜的疊層結構等。 接著，藉由電漿CVD法或濺射法等在閘極電極層401 上形成閘絕緣層402 (參照圖1B )。閘絕緣層402可以爲 單層或疊層，並且作爲與結晶氧化物半導體層403接觸的 膜使用氧化矽膜。 較佳的是，與結晶氧化物半導體層403接觸的氧化矽 膜包括氧含量超過該氧化矽處於結晶狀態時的化學計量組 成比的區域。此時，氧含量超過氧化矽的化學計量組成比 。或者，氧含量超過單晶時的氧含量。有時氧存在於氧化 矽的晶格之間。在組成是由SiOx ( x>0 )表示的氧化矽膜 的情況下，由於氧化矽的化學計量組成比爲Si:0=l:2，所 以較佳的是，使用具有^超過2的氧過剩區的1氧化矽膜。 這種氧過剩區存在於氧化矽膜的一部分（也包括介面）即 可〇 藉由使與結晶氧化物半導體層403接觸的氧化矽膜處 於含有大量的氧的狀態，可以將該氧化矽膜作爲適用於向 氧化物半導體層供應氧的供應源。 在作爲閘絕緣層402採用疊層結構時，不與結晶氧化 物半導體層403接觸的膜可以藉由電漿CVD法或濺射法 -15- 201239997 等並使用氮化矽、氧氮化矽、氮氧化矽、氧化銘、氮化銘 、氧氮化鋁、氮氧化鋁' 氧化給、氧化鎵或這些材料的混 合材料來形成。 此外’爲使閘絕緣層402、形成在閘絕緣層4〇2上的 氧化物半導體膜儘量不包含氫、經基及水分，作爲形成氧 化物半導體膜的預處理’較佳的是，在灑射裝置的預熱室 中對形成有閘極電極層4 0 1的基板4 0 0或者形成到鬧絕緣 層402的基板400進行預熱，來使吸附在基板400上的氫 、水分等雜質脫離並進行排氣。另外，較佳的是，作爲設 置在預熱室內的排氣單元，採用低溫泵。另外，也可以省 略該預熱處理。此外，該預熱也可以在形成氧化物絕緣層 407之前對形成到源極電極層405a及汲極電極層405b的 基板400同樣地進行。 接著，在閘絕緣層402上形成膜厚爲2nm以上且 200nm以下，較佳地爲5nm以上且30nm以下的非晶氧化 物半導體膜441 (參照圖1B)。 非晶氧化物半導體膜441包括氧含量超過氧化物半導 體處於結晶狀態時的化學計量組成比的區域。此時，氧含 量超過氧化物半導體的化學計量組成比。或者，氧含量超 過單晶時的氧含量。有時氧存在於氧化物半導體的晶格之 間。例如，在單晶結構爲由InGa03(Zn0)m ( m>0 )表示的 材料的情況下，由於氧化物半導體的組成由InGaZnmOm + 3 表示，所以例如在 m=l ( InGaZn04 )時，使用具有 InGaZnOx ( x>0 )的x超過4的氧過剩區的非晶氧化物半 -16- 201239997 導體膜。這種氧過剩區存在於非晶氧化物半導體膜的一部 分（也包括介面）即可》 作爲非晶氧化物半導體膜441，可以採用如下膜：在 形成膜時在使該膜包含大量的氧的條件下進行成膜，來形 成包括氧含量超過氧化物半導體處於結晶狀態時的化學計 量組成比的區域的膜；也可以在形成非晶氧化物半導體膜 之後導入氧（至少包含氧自由基、氧原子、氧離子中的任 —種）來使膜中包含過剩的氧而成的膜。作爲氧的導入方 法，可以使用離子植入法、離子摻雜法、電漿浸沒離子植 入法、電漿處理等。 另外，較佳的是，在藉由濺射法形成非晶氧化物半導 體膜441之前，進行引入氬氣而產生電漿的反濺射，來去 除附著在閘絕緣層402表面的粉狀物質（也稱爲微粒、塵 屑）。反濺射是如下一種方法：不對靶材一側施加電壓， 而在氬氛圍下使用RF電源對基板一側施加電壓來在基板 附近形成電漿，由此進行表面改質。另外，也可以使用氮 .、氦、氧等而代替氬。 作爲用於非晶氧化物半導體膜44 1的氧化物半導體， 可以使用四元金屬氧化物的In-Sn-Ga-Zn-Ο類氧化物半導 體；三元金屬氧化物的In-Ga-Ζη-Ο類氧化物半導體、In-Sn-Zn-Ο類氧化物半導體、In-Al-Zn-Ο類氧化物半導體、 Sn-Ga-Zn-Ο類氧化物半導體、Al-Ga-Ζη-Ο類氧化物半導 體、Sn-Al-Zn-Ο類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體' Sn-Zn-Ο類氧化物半導體' Al-Zn- -17- 201239997 0類氧化物半導體、Zn-Mg-Ο類氧化物半導體、Sn-類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga. 氧化物半導體；或者In-Ο類氧化物半導體、Sn-0 _ 物半導體、Zn-Ο類氧化物半導體等。此外，也可以 述氧化物半導體包含Si02。在此，例如，In-Ga-Zn· 氧化物半導體是指具有銦（In )、鎵（Ga )、鋅（Z】 氧化物膜，並且對其化學計量組成比並沒有限制。此 In-Ga-Zn-Ο類氧化物半導體也可以包含In、Ga、Zn 的元素。 另外，作爲非晶氧化物半導體膜44 1，可以使用 學式InM03(ZnO)m ( m>0 )表示的薄膜。這裏，μ表 自Ga、Α1、Μη和Co中的一·種或多種金屬元素。例 作爲M，有Ga、Ga和Al、Ga和Μη、或者Ga和Co 另外，當作爲氧化物半導體使用Ιη-Ζη-0類材料 將原子數比設定爲Ιη/Ζη = 0·5至 50，較佳地設 Ιη/Ζη=1至20，更佳地設定爲Ιη/Ζη=1.5至15。藉由, 的原子數比設定爲上述範圍內，可以提高電晶體的場 遷移率。适裏’在化合物的原子數比爲Ιη:Ζη:〇 = χ:γ ，Ζ> 1 ·5Χ +Υ。 在本實施方式中，使用In-Ga-Zn-Ο類金屬氧化 材藉由濺射法來形成非晶氧化物半導體膜4 4 1。另外 爲形成非晶氧化物半導體膜441時的氛圍，可以在稀 體（典型的是氬）氛圍、氧氛圍或稀有氣體和氧的混 圍中進行。在藉由成膜形成包含過剩的氧的非晶氧化 M g - Ο _〇類 丨氧化 使上 〇類 1)的 外， 以外 由化 示選 如， 等。 時， 定爲 將Zn 效應 :Z時 物靶 ，作 有氣 合氛 物半 *18- 201239997 導體膜441時，較佳的是’採用氧氛圍（例如，氧100% )° 作爲用於藉由濺射法制作非晶氧化物半導體膜44 1的 靶材，例如使用組成比爲In203:Ga203:Zn0=l:l:l[莫耳比] 的氧化物靶材，來形成In-Ga-Ζη-Ο膜。此外，不侷限於 上述靶材的材料和組成，例如也可以使用組成比爲 In2〇3:Ga2 03:ZnO=l:l:2[莫耳比]的金屬氧化物靶材》 此外，金屬氧化物靶材的塡充率爲90%以上且100% 以下，較佳地爲95%以上且99.9%以下。藉由使用高塡充 率的金屬氧化物靶材，可以形成緻密的非晶氧化物半導體 膜 441。 較佳的是，作爲在形成非晶氧化物半導體膜441時使 用的濺射氣體，使用去除了氫、水、羥基或氫化物等雜質 的高純度氣體。 在保持爲減壓狀態的沉積室中保持基板。然後，在去 除沉積室內的殘留水分的同時導入去除了氫和水分的濺射 氣體，使用上述靶材在基板400上形成非晶氧化物半導體 膜441。爲了去除沉積室內的殘留水分，較佳的是，使用 吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。此外 ’作爲排氣單元，也可以使用添加有冷阱的渦輪泵。因爲 在使用低溫泵進行排氣的沉積室中，例如對氫原子、水（ ΙΟ)等包含氫原子的化合物（更佳的是，還對包含碳原 子的化合物）等進行排氣，所以可以降低在該沉積室中形 成的非晶氧化物半導體膜441所包含的雜質的濃度。 -19- 201239997 另外，較佳的是，以不暴露於大氣的方式連續形成閘 絕緣層402和非晶氧化物半導體膜441。藉由以不暴露於 大氣的方式連續形成閘絕緣層402和非晶氧化物半導體膜 441，可以防止氫或水分等雜質附著於閘絕緣層402表面 〇 另外，也可以對非晶氧化物半導體膜44 1進行用於去 除過剩的氫（包括水或羥基）（脫水或脫氫）的加熱處理 »將加熱處理的溫度設定爲不使非晶氧化物半導體膜晶化 的溫度’典型地設定爲250 °C以上且400 °C以下，較佳地 設定爲300°C以下。 藉由在將非晶氧化物半導體膜441加工爲島狀之前進 行用於脫水或脫氫的加熱處理，可以防止因加熱處理而放 出包含在閘絕緣層402中的氧，所以是較佳的。 另外，在加熱處理中，較佳的是，氮或諸如氦、氖、 氬等稀有氣體不包含水、氫等。或者，較佳的是，將導入 加熱處理裝置中的氮或諸如氯、氖、氬等的稀有氣體的純 度設定爲6N ( 99.9999% )以上，更佳地設定爲 7N ( 99.99999%)以上（即，將雜質濃度設定爲ippm以下，較 佳地設定爲〇 . 1 P P m以下）。 此外’也可以在藉由加熱處理加熱非晶氧化物半導體 膜441之後’對相同的爐中導入高純度的氧氣、高純度的 —氮化氧氣體或超乾燥氣空氣（使用CRDS ( cavity ring-down laser spectroscopy : 光腔 衰蕩光 譜法） 方式 的露點 儀進行測定時的水分量是20ppm (露點換算，-55°C )以 -20- 201239997 下’較佳的是lppm以下，更佳的是i〇ppb以下 。較佳的是，氧氣體或二氮化氧氣體不包含水、 者，較佳的是，將導入加熱處理裝置中的氧氣或 氣體的純度設定爲6N以上，較佳地設定爲7N ’將氧氣體或二氮化氧氣體中的雜質濃度設定爲 下，較佳地設定爲0.lppm以下）。藉由利用氧 化氧氣體的作用來供應在利用脫水或脫氫處理進 除製程同時減少的構成非晶氧化物半導體膜的主 料的氧，可以使非晶氧化物半導體膜高純度化及 I型（本質）化。 接著，對非晶氧化物半導體膜44 1進行第二 來將其加工爲島狀非晶氧化物半導體層442 (參兵 。另外，也可以藉由噴墨法形成用於形成島狀非 半導體層442的抗蝕劑掩模。在藉由噴墨法形成 模時不需要光掩模，由此可以降低製造成本。 另外，在所公開的發明的一種方式中，既可 施方式所示將氧化物半導體層（非晶氧化物半導 晶氧化物半導體層）加工爲島狀，又可以不加工 持膜狀。 此外，當在閘絕緣層4 0 2中形成接觸孔時， 工非晶氧化物半導體層442的同時進行該製程。 另外，在此的非晶氧化物半導體膜44 1的蝕 用乾法蝕刻和濕法蝕刻中的一者或兩者。例如， 非晶氧化物半導體膜44 1的濕法蝕刻的蝕刻劑， 的空氣） 氫等。或 二氮化氧 以上（即 1 ppm 以 氣或二氮 行雜質排 要成分材 在電性上 光刻處理 导圖1C ) 晶氧化物 抗蝕劑掩 以如本實 體層及結 形狀而保 可以在加 刻可以採 作爲用於 可以使用 -21 - 201239997 混合有磷酸、醋酸及硝酸的溶液等。此外，也可以使用 ITO0 7N (由日本關東化學株式會社製造）。 接著，在閘絕緣層402和非晶氧化物半導體層442上 形成成爲源極電極層和汲極電極層（包括形成在與它們相 同的層的佈線）的導電膜。作爲該導電膜，使用能夠承受 在後面的加熱處理的材料。作爲用於源極電極層及汲極電 極層的導電膜，例如可以使用含有選自 Al、Cr、Cu、Ta 、Ti、Mo、W中的元素的金屬膜或以上述元素爲成分的金 屬氮化物膜（氮化鈦膜、氮化鉬膜、氮化鎢膜）等。此外 ，還可以採用在Al、Cu等的金屬膜的下側和上側的一者 或兩者層疊Ti、Mo、W等高熔點金屬膜或它們的金屬氮 化物膜（氮化鈦膜、氮化鋁膜、氮化鎢膜）的結構。另外 ，作爲用於源極電極層及汲極電極層的導電膜，也可以使 用導電金屬氧化物。作爲導電金屬氧化物，可以使用氧化 銦、氧化錫、氧化鋅、氧化銦氧化錫、氧化銦氧化鋅或使 它們的金屬氧化物材料包含氧化矽的材料。 藉由第三光刻製程在導電膜上形成抗蝕劑掩模，並且 選擇性地進行蝕刻來形成源極電極層405a和汲極電極層 405b，然後去除抗蝕劑掩模。 此外，爲了縮減用於光刻製程的光掩模數及製程數， 也可以使用由透過的光成爲多種強度的曝光掩模的多色調 掩模形成的抗蝕劑掩模進行蝕刻製程。由於使用多色調掩 模形成的抗蝕劑掩模成爲具有多種厚度的形狀，並且可以 藉由蝕刻進一步改變形狀，因此可以用於加工爲不同圖案 -22- 201239997 的多個蝕刻製程。由此，可以使用一個多色調掩模形成至 少對應於兩種以上的不同圖案的抗蝕劑掩模。從而，可以 縮減曝光掩模數，並還可以縮減對應的光刻製程，所以可 以實現製程的簡化。 另外，當對導電膜進行蝕刻時，較佳的是，使蝕刻條 件最佳以防止非晶氧化物半導體層442被蝕刻得斷開。但 是，很難得到僅蝕刻導電膜而完全不蝕刻非晶氧化物半導 體層442的條件，所以有時當對導電膜進行蝕刻時只有非 晶氧化物半導體層442的一部分被蝕刻，而成爲具有槽部 (凹部）的氧化物半導體層。 在本實施方式中，由於使用Ti膜作爲導電膜，並使 用In-Ga-Zn-Ο類氧化物半導體作爲非晶氧化物半導體層 442，所以作爲蝕刻劑使用氨水過氧化氫混合物（氨、水 、過氧化氫水的混合液）。 接著，形成與非晶氧化物半導體層442的一部分接觸 的氧化物絕緣層407 (參照圖1D )。氧化物絕緣層407可 以爲單層或疊層，並是包括氧化鋁膜的結構。 包括在氧化物絕緣層407中的氧化鋁膜的厚度爲 30nm以上且50 0nm以下，較佳地爲50nm以上且200nm 以下。氧化物絕緣層4〇7可以適當地採用濺射法等不使水 、氫等的雜質混入到氧化物絕緣層407的方法來形成。當 氧化物絕緣層407包含氫時，有如下憂慮：因該氫侵入到 氧化物半導體層中或該氫抽取氧化物半導體層中的氧而使 氧化物半導體層的背通道低電阻化（N型化），由此形成 -23- 201239997 寄生通道。因此，重要的是，在成膜方法中不使用氫，以 使氧化物絕緣層40 7成爲儘量不包含氫的膜。 較佳的是，氧化鋁膜也包括氧含量超過該氧化鋁處於 結晶狀態時的化學計量組成比的區域。此時，氧含量超過 氧化鋁的化學計量組成比。或者，氧含量超過單晶時的氧 含量。有時氧存在於氧化鋁的晶格之間。在組成由 A10x (x>〇 )表示的情況下，由於氧化鋁的化學計量組成比爲 A1:0 = 3:2，所以較佳的是，使用具有X超過3/2的氧過剩 區的氧化鋁膜。這種氧過剩區存在於氧化鋁膜的一部分（ 也包括介面）即可。 在本實施方式中，作爲氧化物絕緣層407利用濺射法 形成厚度爲lOOnm的氧化鋁膜。可以在稀有氣體（典型的 是氬）氛圍下、氧氛圍下或稀有氣體和氧的混合氛圍下藉 由濺射法形成氧化鋁膜。 與形成非晶氧化物半導體膜441時同樣，爲了去除氧 化物絕緣層407的沉積室內的殘留水分，較佳的是，使用 吸附型的真空泵（低溫泵等）。藉由在使用低溫泵排氣的 沉積室中形成氧化物絕緣層4 0 7，可以降低氧化物絕緣層 40 7所包含的雜質的濃度。此外，作爲用來去除氧化物絕 緣層407的沉積室內的殘留水分的排氣單元，也可以採用 添加有冷阱的渦輪分子泵。 較佳的是，作爲形成氧化物絕緣層4 0 7時使用的濺射 氣體，使用去除了氫、水、羥基或氫化物等雜質的高純度 氣體。 -24 - 201239997 在層疊氧化物絕緣層407時’除了氧化鋁膜以外’典 型地可以使用氧化矽膜、氧氮化矽膜、氧氮化鋁膜或氧化 鎵膜等無機絕緣膜。圖12A至圖12E示出作爲氧化物絕緣 層407採用氧化物絕緣層407a、氧化物絕緣層407b的疊 層結構的例子。 如圖1 2D所示，在非晶氧化物半導體層442、源極電 極層405a、汲極電極層405b上形成氧化物絕緣層407a， 並且在氧化物絕緣層407a上形成氧化物絕緣層407b。藉 由作爲氧化物絕緣層407a使用包括氧含量過剩的區域的 氧化物絕緣層，氧化物絕緣層407a成爲向非晶氧化物半 導體層442供應氧的供應源，所以是較佳的。例如，在本 實施方式中，作爲氧化物絕緣層407a使用包括氧含量超 過氧化矽處於結晶狀態時的化學計量組成比的氧化矽.膜， 而作爲氧化物絕緣層407b使用氧化鋁膜。 接著，對非晶氧化物半導體層442進行加熱處理來使 該非晶氧化物半導體層442的至少一部分晶化，而形成包
I 含具有大致垂直於表面的c軸的結晶的結晶氧化物半導體 層 403。 在非晶氧化物半導體層442上作爲氧化物絕緣層407 設置的氧化鋁膜具有高遮斷效果（阻擋效果），即不使氫 、水分等雜質及氧這兩者透過膜的效果。 因此’氧化鋁膜用作保護膜，而防止在製造製程中及 之後成爲電晶體的電特性變動的主要原因的氫、水分等雜 質混入到氧化物半導體層（非晶氧化物半導體層442及結 -25- 201239997 晶氧化物半導體層403 )，並防止從氧化物半導體層（非 晶氧化物半導體層442及結晶氧化物半導體層403 )放出 作爲構成氧化物半導體的主要成分材料的氧。 因爲在用作閘絕緣層402的氧化矽膜和用作氧化物絕 緣層407的氧化鋁膜之間夾著非晶氧化物半導體層442的 狀態下進行使非晶氧化物半導體層442晶化的加熱處理， 所以可以防止因用於晶化的加熱處理而從非晶氧化物半導 體層442放出氧。由此，得到的結晶氧化物半導體層403 可以成爲維持非晶氧化物半導體層442所包含的氧量並包 括氧含量超過氧化物半導體處於結晶狀態時的化學計量組 成比的區域的膜。 因此，由於氫、水分等雜質不混入到所形成的結晶氧 化物半導體層403，所以該結晶氧化物半導體層403的純 度高。並且由於防止從所形成的結晶氧化物半導體層403 放出氧，所以該結晶氧化物半導體層403包括氧含量超過 氧化物半導體處於結晶狀態時的化學計量組成比的區域。 因此，藉由將該結晶氧化物半導體層403用於電晶體410 ，可以降低因氧缺損而產生的電晶體的臨界電壓Vth的偏 差、臨界電壓的漂移AVth» 使非晶氧化物半導體層442的至少一部分晶化的加熱 處理的溫度爲250°C以上且700°C以下，較佳地爲400°C以 上，更佳地爲5 00°C以上，進一步佳地爲5 5 0 °C以上。 例如，將基板導入作爲加熱處理裝置之一的電爐中， 並且在減壓下以45 0°C的溫度對氧化物半導體層進行1小 -26- 201239997 時的加熱處理。 另外，加熱處理裝置不侷限於電爐而也可以具備利用 電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理 物進行加熱的裝置。例如，可以使用GRTA ( Gas Rapid Thermal Anneal :氣體快速熱退火）裝置、LRTA ( Lamp Rapid Thermal Anneal :燈快速熱退火）裝置等 RTA ( Rapid Thermal Anneal :快速熱退火）裝置。LRTA裝置是 藉由利用從鹵素燈' 金鹵燈、氙弧燈、碳弧燈 '高壓鈉燈 或者高壓汞燈等的燈發射的光（電磁波）的輻射來加熱被 處理物的裝置。GRTA裝置是使用高溫氣體進行加熱處理 的裝置。作爲高溫的氣體，使用氬等稀有氣體或氮等不因 加熱處理而與被處理物產生反應的惰性氣體。 例如’作爲加熱處理，也可以進行如下GRTA，即將 基板放入加熱爲650 °C至70 0°C的高溫的惰性氣體中，在 加熱幾分鐘之後，將基板從惰性氣體中取出。 加熱處理在氮、氧、超乾燥空氣（水的含量爲2Oppm 以下’較佳地爲lppm以下，更佳地爲i〇ppb以下的空氣 )、或者稀有氣體（氳、氦等）的氛圍下進行，即可。但 是’較佳的是，上述氮、氧、超乾燥空氣、稀有氣體等的 氛圍不包含水、氫等。此外，較佳的是，將導入加熱處理 裝置中的氮、氧或者稀有氣體的純度設定爲6N( 99.9999%)以上，較佳地爲7N( 99.99999%)以上（即， 將雜質濃度設定爲lppm以下，較佳地爲〇.ippm以下）。 在局純度化的結晶氧化物半導體層403中，載子極少 -27- 201239997 (近於0)，可以使載子濃度低於lxl014/cm3，較佳 於 lxl〇12/cm3，更佳地低於 lxlO^/cm3。 藉由上述製程形成電晶體410(參照圖1E)。電 410爲高純度化並具有包含過剩的塡補氧缺損的氧的 氧化物半導體層的電晶體。因此，電晶體4 1 0的電特 動得到抑制，且電晶體4 1 0在電性上穩定。 使用本實施方式製造的高純度化並使用包含塡補 損的過剩的氧的結晶氧化物半導體層403的電晶體4 以將截止狀態下的電流値（截止電流値）降低到如下 即在通道寬度爲Ιμιη時在室溫下低於ΙΟζΑ/μιη，在 下低於 1〇〇ζΑ/μιη。 如上所述，可以提供使用具有穩定的電特性的氧 半導體的半導體裝置。因此，可以提供可靠性高的半 裝置。 實施方式2 在本實施方式中，參照圖2Α至圖2Ε對半導體裝 半導體裝置的製造方法的另一個方式進行說明。與上 施方式相同的部分或者具有與上述實施方式相同的功 部分以及製程可以與上述實施方式同樣地進行，省略 說明。此外’省略對相同的部分的詳細說明。 圖2Α至圖2Ε所示的電晶體440是頂閘極結構的 體的例子。 如圖2Ε所示，電晶體440在設置有絕緣層436 地低 晶體 結晶 性變 氧缺 10可 値， 8 5 °C 化物 導體 置及 述實 能的 重複 電晶 的具 -28- 201239997 有絕緣表面的基板400上，包括結晶氧化物半導體層403 、源極電極層405a、汲極電極層405b、閘絕緣層402以 及閘極電極層401。在電晶體440上形成有氧化物絕緣層 407。 圖2A至圖2E示出電晶體440的製造方法的一個例子 〇 首先，在具有絕緣表面的基板400上形成絕緣層436 。絕緣層43 6可以爲單層或疊層，並且作爲與結晶氧化物 半導體層403接觸的膜使用氧化矽膜。 較佳的是，與結晶氧化物半導體層403接觸的氧化矽 膜包括氧含量超過該氧化矽處於結晶狀態時的化學計量組 成比的區域》此時，氧含量超過氧化矽的化學計量組成比 。或者，氧含量超過單晶時的氧含量。有時氧存在於氧化 矽的晶格之間。在組成是由SiOx ( x>0 )表示的氧化矽膜 的情況下，由於氧化矽的化學計量組成比爲Si: 0=1 :2，所 以較佳地使用具有X超過2的氧過剩區的氧化矽膜。這種 氧過剩區存在於氧化矽膜的一部分（也包括介面）即可。 藉由使與結晶氧化物半導體層403接觸的氧化矽膜處 於含有大量的氧的狀態，可以將該氧化矽膜作爲適用於向 氧化物半導體層供應氧的供應源。 在作爲絕緣層436採用疊層結構時，不與結晶氧化物 半導體層403接觸的膜可以藉由電漿CVD法或涵射法等 並使用氮化矽、氧氮化砂、氮氧化矽、氧化銘、氮化錦、 氧氮化鋁、氮氧化鋁、氧化給、氧化鎵或這些材料的混合 -29- 201239997 材料來形成。 接著’在絕緣層436上形成非晶氧化物半導體膜441 (參照圖2 A )。 非晶氧化物半導體膜441包括氧含量超過氧化物半導 體處於結晶狀態時的化學計量組成比的區域。此時，氧含 量超過氧化物半導體的化學計量組成比。或者，氧含量超 過單晶時的氧含量。有時氧存在於氧化物半導體的晶格之 間。在本實施方式中，使用In-Ga-Ζη-Ο類氧化物耙材並 藉由濺射法來形成In-Ga-Zn-0類氧化物半導體膜。 另外’較佳的是，以不暴露於大氣的方式連續形成絕 緣層436和非晶氧化物半導體膜441。藉由以不暴露於大 氣的方式連續形成絕緣層43 6和非晶氧化物半導體膜44 1 ，可以防止氫或水分等雜質附著於絕緣層436表面。 另外，也可以對非晶氧化物半導體膜44 1進行用於去 除過剩的氫（包括水或羥基）（脫水或脫氫）的加熱處理 。將加熱處理的溫度設定爲不使非晶氧化物半導體膜晶化 的溫度，典型地設定爲250°C以上且400°C以下，較佳地 設定爲300eC以下。 藉由在將非晶氧化物半導體膜441加工爲島狀之前進 行用於脫水或脫氫的加熱處理，可以防止因加熱處理而放 出包含在絕緣層436中的氧，所以是較佳的。 接著，對非晶氧化物半導體膜44 1由光刻製程來將其 加工爲島狀非晶氧化物半導體層442 (參照圖2B)。 在絕緣層436及非晶氧化物半導體層442上形成源極 -30- 201239997 電極層405a、汲極電極層405b，並且在絕緣層43 6、非晶 氧化物半導體層442、源極電極層405a及汲極電極層 405b上形成閘絕緣層402。作爲閘絕緣層402，使用藉由 濺射法或電漿CVD法形成的氧化物絕緣層。在本實施方 式中，作爲閘絕緣層402，使用藉由電漿CVD法形成的氧 氮化矽膜。 接著，在與非晶氧化物半導體層442重疊的閘絕緣層 402上形成閘極電極層401 (參照圖2C )。 接著，在閘極電極層401上形成氧化物絕緣層407 ( 參照圖2D )。氧化物絕緣層407可以爲單層或疊層，是 包括氧化鋁膜的結構。 包括在氧化物絕緣層407中的氧化鋁膜的膜厚爲 30nm以上且500nm以下，較佳地爲50nm以上且200nm 以下。 較佳的是，氧化鋁膜也包括氧含量超過該氧化鋁處於 結晶狀態時的化學計量組成比的區域。此時，氧含量超過 氧化鋁的化學計量組成比。或者，氧含量超過單晶時的氧 含量。有時氧存在於氧化鋁的晶格之間。在組成由 A10x (x>〇 )表示的情況下，由於氧化鋁的化學計量組成比爲 Al:0 = 3:2，所以較佳的是，使用具有X超過3/2的氧過剩 區的氧化鋁膜。這種氧過剩區存在於氧化鋁膜的一部分（ 也包括介面）即可。 在本實施方式中，作爲氧化物絕緣層407利用濺射法 形成膜厚爲l〇〇nm的氧化鋁膜。 -31 - 201239997 接著，對非晶氧化物半導體層442進行加熱處理來使 該非晶氧化物半導體層442的至少一部分晶化’而形成包 含具有大致垂直於表面的c軸的結晶的結晶氧化物半導體 層 4 0 3 〇 在非晶氧化物半導體層442上作爲氧化物絕緣層407 設置的氧化鋁膜具有高遮斷效果（阻擋效果），即不使氫 、水分等雜質及氧這兩者透過膜的效果。 因此，氧化鋁膜用作保護膜，而防止在製造製程中及 之後成爲電晶體的電特性變動的主要原因的氫、水分等雜 質混入到氧化物半導體層（非晶氧化物半導體層442及結 晶氧化物半導體層403 )，並防止從氧化物半導體層（非 晶氧化物半導體層442及結晶氧化物半導體層403 )放出 作爲構成氧化物半導體的主要成分材料的氧。 因爲在用作絕緣層436的氧化矽膜和用作氧化物絕緣 層407的氧化鋁膜之間夾著非晶氧化物半導體層442的狀 態下進行使非晶氧化物半導體層4 4 2晶化的加熱處理，所 以可以防止因用於晶化的加熱處理而從非晶氧化物半導體 層442放出氧。由此’得到的結晶氧化物半導體層4〇3可 以成爲維持非晶氧化物半導體層442所包含的氧量並包括 氧含量超過氧化物半導體處於結晶狀態時的化學計量組成 比的區域的膜。 因此，由於氫、水分等雜質不混入到所形成的結晶氧 化物半導體層403 ’所以該結晶氧化物半導體層4〇3的純 度高。並且由於防止從所形成的結晶氧化物半導體層403 -32- 201239997 放出氧，所以該結晶.氧化物半導體層403包括氧含.量超過 氧化物半導體處於結晶狀態時的化學計量組成比的區域。 因此，藉由將該結晶氧化物半導體層403用於電晶體440 ，可以降低因氧缺損而產生的電晶體的臨界電壓Vth的偏 差、臨界電壓的漂移AVih。 使非晶氧化物半導體層442的至少一部分晶化的加熱 處理的溫度爲250°C以上且700°C以下，較佳地爲400t以 上，更佳地爲5 0 0 °C以上，進一步佳地爲5 5 0 °C以上。 藉由上述製程形成電晶體440 (參照圖2E )。電晶體 440爲高純度化並具有包含塡補氧缺損的過剩的氧的結晶 氧化物半導體層403的電晶體。因此，電晶體440的電特 性變動得到抑制，而電晶體440在電性上穩定。 如上所述，可以提供使用具有穩定的電特性的氧化物 半導體的半導體裝置。因此，可以提供可靠性高的半導體 裝置。 本實施方式可以與其他實施方式適當地組合而實施》 實施方式3 在本實施方式中，參照圖3A至圖3E對半導體裝置及 半導體裝置的製造方法的另一個方式進行說明。與上述實 施方式相同的部分或者具.有與上述實施方式相同的功能的 部分以及製程可以與上述實施方式同樣地進行，省略重複 說明。此外，省略對相同的部分的詳細說明。 圖3A至圖3E所示的電晶體43 0是底閘極結構的電晶 -33- 201239997 體的例子。 電晶體43 0在具有絕緣表面的基板400上包括閘極電 極層401、閘絕緣層402、源極電極層405a、汲極電極層 405b以及結晶氧化物半導體層403。另外，覆蓋電晶體 43 0形成有氧化物絕緣層407。 圖3A至圖3E示出電晶體430的製造方法的一個例子 〇 首先，在具有絕緣表面的基板400上形成閘極電極層 401(參照圖3A) » 在閘極電極層401上形成閘絕緣層402。閘絕緣層 4 02可以爲單層或疊層，並且作爲與結晶氧化物半導體層 403接觸的膜使用氧化矽膜。 較佳的是，與結晶氧化物半導體層403接觸的氧化矽 膜包括氧含量超過該氧化矽處於結晶狀態時的化學計量組 成比的區域。此時，氧含量超過氧化矽的化學計量組成比 。或者，氧含量超過單晶時的氧含量。有時氧存在於氧化 矽的晶格之間。在組成是由SiOx ( x>0 )表示的氧化矽膜 的情況下，由於氧化矽的化學計量組成比爲Si:0=l:2，所 以較佳的是，使用具有X超過2的氧過剩區的氧化矽膜。 這種氧過剩區存在於氧化矽膜的一部分（也包括介面）即 可。 藉由使與結晶氧化物半導體層403接觸的氧化矽膜處 於含有大量的氧的狀態，可以將該氧化矽膜作爲適用於向 氧化物半導體層供應氧的供應源。 -34- 201239997 接著，在閘絕緣層4〇2上形成源極電極層405a、汲極 電極層405b (參照圖3B )。 接著，在閘絕緣層402、源極電極層405a及汲極電極 層405b上形成非晶氧化物半導體膜，並且將其加工爲島 狀來形成非晶氧化物半導體層442 (參照圖3C)。 非晶氧化物半導體層442包括氧含量超過氧化物半導 體處於結晶狀態時的化學計量組成比的區域。此時，氧含 量超過氧化物半導體的化學計量組成比。或者，氧含量超 過單晶時的氧含量。有時氧存在於氧化物半導體的晶格之 間。在本實施方式中，使用In-Ga-Zn-Ο類氧化物靶材並 藉由濺射法來形成In-Ga-Zn-O類氧化物半導體膜。 另外，也可以對非晶氧化物半導體層442進行用於去 除過剩的氫（包括水或羥基）（脫水或脫氫）的加熱處理 。將加熱處理的溫度設定爲不使非晶氧化物半導體層442 晶化的溫度，典型地設定爲25 0°C以上且400°C以下，較佳 地設定爲3 00°C以下。 也可以在加工爲島狀非晶氧化物半導體層442之前進 行用於脫水或脫氫的加熱處理。 接著，在非晶氧化物半導體層442上形成氧化物絕緣 層407 (參照圖3D )。氧化物絕緣層407可以爲單層或疊 層，是包括氧化鋁膜的結構》 包括在氧化物絕緣層407中的氧化鋁膜的厚度爲 30nm以上且500nm以下，較佳地爲50nm以上且200nm 以下。 -35- 201239997 較佳的是，氧化鋁膜也包括氧含量超過該氧化鋁處於 結晶狀態時的化學計量組成比的區域。此時，氧含量超過 氧化鋁的化學計量組成比。或者，氧含量超過單晶時的氧 含量。有時氧存在於氧化鋁的晶格之間。在組成由 A10x (x>〇 )表示的情況下，由於氧化鋁的化學計量組成比爲 Al:0 = 3:2，所以較佳的是，使用具有X超過3/2的氧過剩 區的氧化鋁膜。這種氧過剩區存在於氧化鋁膜的一部分（ 也包括介面）即可。 在本實施方式中，作爲氧化物絕緣層407利用濺射法 形成膜厚爲l〇〇nm的氧化鋁膜。 接著，對非晶氧化物半導體層442進行加熱處理來使 該非晶氧化物半導體層442的至少一部分晶化，而形成包 含具有大致垂直於表面的c軸的結晶的結晶氧化物半導體 層 403 ° 在非晶氧化物半導體層442上作爲氧化物絕緣層407 設置的氧化鋁膜具有高遮斷效果（阻擋效果），即不使氫 等雜質及氧這兩者透過膜的效果。 因此’氧化鋁膜用作保護膜，而防止在製造製程中及 之後成爲電晶體的電特性變動的主要原因的氫、水分等雜 質混入到氧化物半導體層（非晶氧化物半導體層442及結 晶氧化物半導體層4〇3 )，並防止從氧化物半導體層（非 晶氧化物半導體層442及結晶氧化物半導體層403 )放出 作爲構成氧化物半導體的主要成分材料的氧。 因爲在用作閛絕緣層402的氧化矽膜和用作氧化物絕 -36- 201239997 緣層407的氧化鋁膜之間夾著非晶氧化物半導體層442的 狀態下進行使非晶氧化物半導體層442晶化的加熱處理， 所以可以防止因用於晶化的加熱處理而從非晶氧化物半導 體層442放出氧。由此，得到的結晶氧化物半導體層403 可以成爲維持非晶氧化物半導體層442所包含的氧量並包 括氧含量超過氧化物半導體處於結晶狀態時的化學計量組 成比的區域的膜》 因此，由於氫、水分等雜質不混入到所形成的結晶氧 化物半導體層403，所以該結晶氧化物半導體層403的純 度高。並且由於防止從所形成的結晶氧化物半導體層403 放出氧，所以該結晶氧化物半導體層403包括氧含量超過 氧化物半導體處於結晶狀態時的化學計量組成比的區域。 因此，藉由將該結晶氧化物半導體層403用於電晶體430 ，可以降低因氧缺損而產生的電晶體的臨界電壓Vth的偏 差、臨界電壓的漂移AVth。 使非晶氧化物半導體層442的至少一部分晶化的加熱 處理的溫度爲25 0°C以上且700°C以下，較佳地爲400°C以 上，更佳地爲5 00°C以上，進一步佳地爲5 5 0 °C以上。 藉由上述製程形成電晶體43 0 (參照圖3E)。電晶體 4 3 0爲高純度化並具有包含塡補氧缺損的過剩的氧的結晶 氧化物半導體層403的電晶體。因此，電晶體43 0的電特 性變動得到抑制，且電晶體430在電性上穩定。 如上所述，可以提供使用具有穩定的電特性的氧化物 半導體的半導體裝置。因此，可以提供可靠性高的半導體 -37- 201239997 裝置。 本實施方式可以與其他實施方式適當地組合而實施。 實施方式4 在本實施方式中，參照圖4A至圖4E對半導體裝置及 半導體裝置的製造方法的另一個方式進行說明。與上述實 施方式相同的部分或者具有與上述實施方式相同的功能的 部分以及製程可以與上述實施方式同樣地進行，省略重複 說明。此外，省略對相同的部分的詳細說明。 圖4A至圖4E所示的電晶體450是頂閘極結構的電晶 體的例子。 如圖4E所示，電晶體45 0在設置有絕緣層436的具 有絕緣表面的基板400上，包括源極電極層405a、汲極電 極層405b、結晶氧化物半導體層403、閘絕緣層402以及 閘極電極層401。在電晶體45 0上形成有氧化物絕緣層 407 ° 圖4A至圖4E示出電晶體450的製造方法的一個例子 〇 首先，在具有絕緣表面的基板400上形成絕緣層436 。絕緣層436可以爲單層或疊層，並且作爲與結晶氧化物 半導體層403接觸的膜使用氧化矽膜。 較佳的是，與結晶氧化物半導體層403接觸的氧化矽 膜包括氧含量超過該氧化矽處於結晶狀態時的化學計量組 成比的區域。此時，氧含量超過氧化矽的化學計量組成比 -38- 201239997 。或者，氧含量超過單晶時的氧含量。 矽的晶格之間。在組成是由SiOx ( x> 的情況下，由於氧化矽的化學計量組成 以較佳的是，使用具有X超過2的氧迷 這種氧過剩區存在於氧化矽膜的一部分 可〇 藉由使與結晶氧化物半導體層403 於含有大量的氧的狀態，可以將該氧化 氧化物半導體層供應氧的供應源。 在作爲絕緣層436採用疊層結構時 半導體層403接觸的膜可以藉由電漿 並使用氮化矽、氧氮化矽、氮氧化矽、 氧氮化鋁、氮氧化鋁、氧化給、氧化鎵 材料來形成。 接著，在絕緣層43 6上形成源極電 極層405b(參照圖4A)。 接著，在絕緣層43 6、源極電極層 4〇5b上形成非晶氧化物半導體膜，並且 形成非晶氧化物半導體層442 (參照圖 非晶氧化物半導體層442包括氧含 體處於結晶狀態時的化學計量組成比的 Λ超過氧化物半導體的化學計量組成比 ^單晶時的氧含量。有時氧存在於氧化 間。在本實施方式中，使用In-Ga-Zn- 有時氧存在於氧化 〇)表示的氧化矽膜 比爲 Si:0=l :2，所 I剩區的氧化矽膜。 、（也包括介面）即 接觸的氧化矽膜處 ，矽膜作爲適用於向 F，不與結晶氧化物 CVD法或濺射法等 氧化鋁、氮化鋁、 或這些材料的混合 極層405a、汲極電 4〇5a及汲極電極層 將其加工爲島狀來 4B )。 '量超過氧化物半導 區域。此時，氧含 。或者，氧含量超 物半導體的晶格之 〇類氧化物靶材並 -39- 201239997 藉由濺射法來形成In-Ga-Zn-Ο類氧化物半導體膜。 另外，也可以對非晶氧化物半導體層442進行用於去 除過剩的氫（包括水或羥基）（脫水或脫氫）的加熱處理 。將加熱處理的溫度設定爲不使非晶氧化物半導體層442 晶化的溫度，典型地設定爲250°C以上且400°C以下，較 佳地設定爲300°C以下。 也可以在加工爲島狀非晶氧化物半導體層442之前進 行用於脫水或脫氫的加熱處理。 接著，在絕緣層436、源極電極層405a、汲極電極層 405b及非晶氧化物半導體層442上形成閘絕緣層402。作 爲閘絕緣層402，使用藉由濺射法或電漿CVD法形成的氧 化物絕緣層。在本實施方式中，作爲閫絕緣層402，使用 藉由電漿CVD法形成的氧氮化矽膜。 接著，在與非晶氧化物半導體層442重疊的閘絕緣層 4〇2上形成閘極電極層401 (參照圖4C )。 接著，在閘極電極層401上形成氧化物絕緣層407 ( 參照圖4D )»氧化物絕緣層407可以爲單層或疊層，是 包括氧化銘膜的結構。 包括在氧化物絕緣層407中的氧化鋁膜的厚度爲 30nm以上且500nm以下，較佳地爲50nm以上且200nm 以下。 較佳的是，氧化鋁膜也包括氧含量超過該氧化鋁處於 結晶狀態時的化學計量組成比的區域。此時，氧含量超過 氧化鋁的化學計量組成比。或者，氧含量超過單晶時的氧 -40- 201239997 含量。有時氧存在於氧化鋁的晶格之間。在組成由AIΟ x (x>〇 )表示的情況下，由於氧化鋁的化學計量組成比爲 A1: 0 = 3 :2 ’所以較佳的是，使用具有X超過3/2的氧過剩 區的氧化鋁膜。這種氧過剩區存在於氧化鋁膜的一部分（ 也包括介面）即可。 在本實施方式中，作爲氧化物絕緣層407利用濺射法 形成膜厚爲l〇〇nm的氧化銘膜。 接著’對非晶氧化物半導體層442進行加熱處理來使 該非晶氧化物半導體層442的至少一部分晶化，而形成包 含具有大致垂直於表面的c軸的結晶的結晶氧化物半導體 層 403。 在非晶氧化物半導體層442上作爲氧化物絕緣層407 設置的氧化鋁膜具有高遮斷效果（阻擋效果），即不使氫 、水分等雜質及氧這兩者透過膜的效果。 因此’氧化鋁膜用作保護膜，而防止在製造製程中及 之後成爲電晶體的電特性變動的主要原因的氫、水分等雜 質混入到氧化物半導體層（非晶氧化物半導體層442及結 晶氧化物半導體層4 0 3 )，並防止從氧化物半導體層（非 晶氧化物半導體層442及結晶氧化物半導體層403)放出 作爲構成氧化物半導體的主要成分材料的氧。 因爲在用作絕緣層4 3 6的氧化矽膜和用作氧化物絕緣 層407的氧化鋁膜之間夾著非晶氧化物半導體層442的狀 態下進行使非晶氧化物半導體層442晶化的加熱處理，所 以可以防止因用於晶化的加熱處理而從非晶氧化物半導體
S -41 - 201239997 層442放出氧。由此，得到的結晶氧化物半導體層403可 以成爲維持非晶氧化物半導體層442所包含的氧量並包括 氧含量超過氧化物半導體處於結晶狀態時的化學計量組成 比的區域的膜。 因此，由於氫、水分等雜質不混入到所形成的結晶氧 化物半導體層4 03，所以該結晶氧化物半導體層403的純 度高。並且由於防止從所形成的結晶氧化物半導體層403 放出氧，所以該結晶氧化物半導體層403包括氧含量超過 氧化物半導體處於結晶狀態時的化學計量組成比的區域。 因此，藉由將該結晶氧化物半導體層403用於電晶體450 ，可以降低因氧缺損而產生的電晶體的臨界電壓Vth的偏 差、臨界電壓的漂移AVth ^ 使非晶氧化物半導體層442的至少一部分晶化的加熱 處理的溫度爲2 50°C以上且700°C以下，較佳地爲400°C以 上，更佳地爲500°C以上，進一步佳地爲5 5 0 °C以上。 藉由上述製程形成電晶體450 (參照圖4E )。電晶體 45 0爲高純度化並具有包含塡補氧缺損的過剩的氧的結晶 氧化物半導體層403的電晶體。因此，電晶體450的電特 性變動得到抑制，且電晶體450在電性上穩定。 如上所述，可以提供使用具有穩定的電特性的氧化物 半導體的半導體裝置。因此，可以提供可靠性高的半導體 裝置。 本實施方式可以與其他實施方式適當地組合而實施。 -42- 201239997 實施方式5 藉由使用實施方式1至4中任一個所例示的電晶體可 以製造具有顯示功能的半導體裝置（也稱爲顯示裝置）。 此外，藉由將包括電晶體的驅動電路的一部分或全部與像 素部一體地形成在相同的基板上，可以形成面板上系統（ system-on-panel ) < 在圖6A中，以圍繞設置在第一基板4001上的像素部 4002的方式設置密封材料4005，使用第二基板4006進行 密封。在圖6A中，在第一基板4001上的與由密封材料 4 〇〇5圍繞的區域不同的區域中安裝有使用單晶半導體膜或 多晶半導體膜形成在另行準備的基板上的掃描線驅動電路 4〇〇4、信號線驅動電路4003。此外，供給到另行形成的信 號線驅動電路4003、掃描線驅動電路4004或者像素部 4002 的各種信號及電位從 FPC ( Flexible printed circuit : 撓性印刷電路）4 0 1 8 a、4 0 1 8 b供給。
在圖6B和圖6C中’以圍繞設置在第一基板4001上 的像素部4002和掃描線驅動電路4004的方式設置有密封 材料4005。此外’在像素部4002和掃描線驅動電路4004 上設置有第二基板4006。因此，像素部4002、掃描線驅 動電路4004與顯示元件一起由第—基板4001、密封材料 40〇5以及第二基板密封。在圖6B和圖6C中，在第 —基板4001上的與由密封材料4005圍繞的區域不同的區 域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行 準備的基板上的信號線驅動電路4003。在圖6B和圖6C -43- 201239997 中，供給到另行形成的信號線驅動電路4003、掃描線驅動 電路40 04或者像素部4002的各種信號及電位從FPC40 18 供給。 此外’圖6B和圖6C示出另行形成信號線驅動電路 4003並且將該信號線驅動電路4003安裝到第一基板4001 的實例’但是不侷限於該結構。既可以另行形成掃描線驅 動電路並進行安裝，又可以僅另行形成信號線驅動電路的 一部分或者掃描線驅動電路的一部分Μ進行安裝。 另外’對另行形成的驅動電路的連接方法沒有特別的 限制，而可以採用COG ( Chip On Glass，玻璃上晶片）方 法、引線接合方法或者TAB (Tape Automated Bonding， 卷帶式自動接合）方法等。圖6A是藉由COG方法安裝信 號線驅動電路4 0 0 3、掃描線驅動電路4 0 0 4的例子，圖6 B 是藉由COG方法安裝信號線驅動電路4003的例子，而圖 6C是藉由TAB方法安裝信號線驅動電路4003的例子。 此外’顯示裝置包括顯示元件爲密封狀態的面板和在 該面板中安裝有包括控制器的1C等狀態的模組。 注意’本說明書中的顯示裝置是指影像顯示裝置、顯 示裝置或光源（包括照明設備）。另外，顯示裝置還包括 :安裝有諸如FPC、TAB膠帶或TCP的連接器的模組；在 TAB膠帶或TCP的端部設置有印刷線路板的模組；或者 藉由COG方式將1C (積體電路）直接安裝到顯示元件的 模組。 此外’設置在第一基板上的像素部及掃描線驅動電路 44 - 201239997 具有多個電晶體，可以應用實施方式1至4中任一個所例 示的電晶體。 作爲設置在顯示裝置中的顯示元件，可以使用液晶元 件（也稱爲液晶顯示元件）、發光元件（也稱爲發光顯示 元件）。發光元件將由電流或電壓控制亮度的元件包括在 其範疇內，明確而言，包括無機EL ( Electro Luminescence ，電致發光）、有機EL等。此外，也可以應用電子墨水 等由於電作用而改變對比度的顯示媒介。 參照圖7至圖9對半導體裝置的一種方式進行說明。 圖7至圖9相當於沿著圖6B的線M-N的剖面圖。 如圖7至圖9所示，半導體裝置包括連接端子電極 4015及端子電極4016，連接端子電極4015及端子電極 4016藉由各向異性導電膜4019電連接到FPC4018所具有 的端子。 連接端子電極4015由與第一電極層4030相同的導電 膜形成，並且，端子電極40 16由與電晶體4010、電晶體 4011的源極電極層及汲極電極層相同的導電膜形成》 此外，設置在第一基板400 1上的像素部4002、掃描 線驅動電路4004具有多個電晶體，在圖7至圖9中例示 像素部4002所包括的電晶體4010、掃描線驅動電路4004 所包括的電晶體4 0 1 1。在圖7中，在電晶體4 0 1 0、電晶 體4011上設置有絕緣層4020、絕緣層4024，在圖8和圖 9中還設置有絕緣層402 1。另外.，絕緣膜4023是用作基 底膜的絕緣膜。 -45- 201239997 在本實施方式中，作爲電晶體4010、電^ 可以使用實施方式1至4中任一個所示的電晶 電晶體4010、電晶體401 1是具有高純度 補氧缺損的過剩的氧的氧化物半導體層的電晶 電晶體40 1 0及電晶體40 1 1的電特性的變動得 以在電性上是穩定的。 因此，作爲圖7至圖9所示的本實施方式 置，可以提供可靠性高的半導體裝置。 此外，在本實施方式中示出在絕緣層上的 用電晶體4011的結晶氧化物半導體層的通道 的位置設置有導電層的例子。藉由將導電層設 氧化物半導體層的通道形成區重疊的位置，可 低B T測試前後的電晶體4 0 1 1的臨界電壓的變 ’導電層的電位可以與電晶體4011的閘極電 不同，也可以用作第二閘極電極層。另外，導 也可以爲GND、0V或浮動狀態》 此外’該導電層還具有遮蔽外部電場，即 場作用到內部（包括薄膜電晶體的電路部）的 是’對於靜電的靜電遮蔽功能）。利用導電層 ’可以防止由於靜電等外部電場的影響而使電 性變動。 設置在像素部4002中的電晶體4010電連 件’而構成顯示面板。顯示元件只要能夠進行 特別的限制，而可以使用各種各樣的顯示元件 P日體40"， 體。 化且包含塡 體》因此， 到抑制，所 的半導體裝 與驅動電路 形成區重疊 置在與結晶 以進一步降 化量。另外 極層相同或 電層的電位 不使外部電 功能（尤其 的遮蔽功能 晶體的電特 接到顯示元 顯示就沒有 -46- 201239997 圖7示出作爲顯示元件使用液晶元件的液晶顯示裝置 的例子。在圖7中，作爲顯示元件的液晶元件4013包括 第一電極層40 30、第二電極層4031以及液晶層4008。另 外，以夾持液晶層4008的方式設置有用作配向膜的絕緣 膜4032、絕緣膜4033。第二電極層4031設置在第二基板 4006 —側，第一電極層4030和第二電極層4031夾著液晶 層4008而層疊。 此外，元件符號.403 5是藉由對絕緣膜選擇性地進行 蝕刻而獲得的柱狀間隔物，並且它是爲控制液晶層4008 的膜厚（單元間隙（cell gap))而設置的。另外，也可 以使用球狀間隔物。 當作爲顯示元件使用液晶元件時，可以使用熱致液晶 '低分子液晶、高分子液晶、高分子分散型液晶、鐵電液 晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇 相、近晶相、立方相、手征向列相、均質相等。 另外，也可以使用不使用配向膜的呈現藍相的液晶。 藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升 時即將從膽固醇相轉變到均質相之前出現的相。由於藍相 只出現在較窄的溫度範圍內，所以爲了改善溫度範圍而將 混合有幾wt% (重量百分比）以上的手性試劑的液晶組成 物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液 晶組成物的回應時間短，並且其具有光學各向同性，所以 不需要取向處理，從而視角依賴性小。另外’由於不需要 設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處 -47- 201239997 理而引起的靜電破壞，並可以降低製造製程中的液 裝置的不良、破損。從而，可以提高液晶顯示裝置 率。在使用氧化物半導體層的電晶體中，電晶體的 因靜電的影響而有可能顯著地變動而越出設計範圍 ，將藍相的液晶材料用於具有使用氧化物半導體層 體的液晶顯示裝置是更有效的。 此外，液晶材料的固有電阻爲lxl09Q.cm以上 地爲lxloHQ.cm以上，更佳地爲lxl〇12Q.cm以上 ，本說明書中的固有電阻的値爲在2 0 °C測量的値。 考慮到配置在像素部中的電晶體的漏電流等而 置在液晶顯示裝置中的儲存電容器的大小使得能夠 的期間中保持電荷。可以考慮到電晶體的截止電流 儲存電容器的大小。藉由使用具有高純度的結晶氧 導體層的電晶體，設置具有各像素中的液晶電容的 下，較佳地爲1/5以下的電容大小的儲存電容器， 了。 在本實施方式中使用的具有高純度化的結晶氧 導體層的電晶體可以降低截止狀態下的電流値（截 値）。因此，可以延長視頻信號等電信號的保持時 電源的導通狀態下也可以延長寫入間隔。因此，可 刷新工作的頻率’所以可以達到抑制耗電量的效果 此外，在本實施方式中使用的具有高純度化結 物半導體膜的電晶體可以得到較高的場效應遷移率 可以進行高速驅動。例如’藉由將這種能夠進行高 晶顯不 的生產 電特性 。因此 的電晶 ，較佳 。另外 設定設 在所定 等設定 化物半 1/3以 就足夠 化物半 止電流 間，在 以降低 〇 晶氣化 ，所以 速驅動 -48- 201239997 的電晶體用於液晶顯示裝置，可以在同一基板上形成像素 部的開關電晶體及用於驅動電路部的驅動電晶體。也就是 說，因爲不需要另行使用利用矽晶片等形成的半導體裝置 作爲驅動電路，所以可以縮減半導體裝置的部件數。另外 ，在像素部中也藉由使用能夠進行高速驅動的電晶體，可 以提供高品質的影像。 液晶顯示裝置可以採用TN ( Twisted Nematic，扭曲 向列）模式、IPS (In-Plane-Switching，平面內轉換）模 式、FFS ( Fringe Field Switching，邊緣電場轉換）模式 、ASM ( Axially Symmetric aligned Micro-cell，軸對稱排 列微單元）模式、OCB ( Optical Compensated Birefringence ，光學補償彎曲）模式、FLC ( Ferroelectric Liquid Crystal，鐵電性液晶）模式、AFLC ( Anti Ferroelectric Liquid Crystal，反鐵電性液晶）模式等。 此外，也可以使用常黑型液晶顯示裝置，例如採用垂 直配向（VA)模式的透過型液晶顯示裝置。作爲垂直配 向模式，列舉幾個例子，例如可以使用 MVA ( Multi-Domain Vertical Alignment: 多象 限垂直 取向） 模式、 PVA( Patterned Vertical Alignment:垂直取向構型）模 式、ASV (Advanced Super View)模式等。另外，也可以 用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液 晶顯示面板的液晶分子的排列的一種方式。VA型液晶顯 示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方 向的方式。此外，也可以使用將像素（Pixel )分成幾個區 a -49- 201239997 域（子像素）且使分子分別倒向不同方向的被稱爲多疇化 或多域設計的方法。 此外，在顯不裝置中，適當地設置黑矩陣（遮光層） 、偏振構件、相位差構件、抗反射構件等的光學構件（光 學基板）等。例如，也可以使用利用偏振基板以及相位差 基板的圓偏振。此外，作爲光源，也可以使用背光、側光 燈等。 此外，作爲像素部中的顯示方式，可以採用逐行掃描 方式或隔行掃描方式等。此外，作爲當進行彩色顯示時在 像素中控制的顔色因素，不侷限於RGB ( R表示紅色，G 表示綠色’ B表示藍色）這三種顏色。例如，也可以採用 RGBW(W表示白色）或對RGB追加黃色（yellow)、青 色（cyan )、洋紅色（magenta )等中的一種顏色以上的 顏色。另外’也可以按每個顏色因素的點使其顯示區域的 大小不同。但是，所公開的發明不侷限於彩色顯示的顯示 裝置，而也可以應用於單色顯示的顯示裝置。 此外’作爲顯示裝置所包括的顯示元件，可以應用利 用電致發光的發光元件。利用電致發光的發光元件根據發 光材料是有機化合物還是無機化合物被區分，一般地，前 者被稱爲有機EL元件，而後者被稱爲無機EL元件。 在有機EL元件中，藉由對發光元件施加電壓，電子 及電洞分別從一對電極注入到包括具有發光性的有機化合 物的層’以使電流流過。並且，藉由這些載子（電子及電 洞）重新結合，具有發光性的有機化合物形成激發態，當 -50- 201239997 從該激發態回到基態時發光。由於這種機理，這種發光元 件被稱爲電流激發型發光元件。 無機EL元件根據其元件結構而分類爲分散型無機EL 元件和薄膜型無機EL元件。分散型無機el元件具有發 光層’其中發光材料的粒子分散在黏合劑中，並且其發光 機理是利用施體能階和受體能階的施體-受體重新結合型 發光。薄膜型無機EL元件具有一種結構，其中，發光層 夾在介電層之間，並且該夾著發光層的介電層由電極夾住 ，其發光機理是利用金屬離子的內殼層電子躍遷的定域型 發光（localized type light emission )。另外，這裏作爲 發光元件使用有機EL元件進行說明。 爲了取出發光，使發光元件的一對電極中的至少一個 具有透光性即可。並且，在基板上形成電晶體及發光元件 ’作爲發光元件，有：從與基板相反一側的表面取出發光 的頂部發射；從基板一側的表面取出發光的底部發射；以 及從基板一側及與基板相反一側的表面取出發光的雙面發 射結構的發光元件，可以應用上述任一種發射結構的發光 元件。 圖8示出作爲顯示元件使用發光元件的發光裝置的例 子。作爲顯示元件的發光元件4 5 1 3電連接到設置在像素 部4002中的電晶體4010。另外，發光元件4513的結構是 第一電極層4030、電致發光層4511、第二電極層4031的 疊層結構，但是，不侷限於所示結構。根據從發光元件 45 13取出的光的方向等，可以適當地改變發光元件4513 -51 - 201239997 的結構。 分隔壁4510使用有機絕緣材料或無機絕緣材料形成 。尤其是，較佳的是，使用感光樹脂材料，在第一電極層 4〇3 0上形成開口部，並且將該開口部的側壁形成爲具有連 續曲率的傾斜面。 電致發光層45 11可以使用一個層構成，也可以使用 多個層的疊層構成。 爲了防止氧、氫、水分、二氧化碳等侵入到發光元件 4513中’也可以在第二電極層4031及分隔壁4510上形成 保護膜。作爲保護膜，可以形成氮化矽膜、氮氧化矽膜、 DLC膜等。此外，在由第一基板4001、第二基板4006以 及密封材料4005密封的空間中設置有塡充材料4514並被 密封。如此，爲了不暴露於外部氣體，較佳的是，使用氣 密性高且脫氣少的保護薄膜（黏合薄膜、紫外線固化樹脂 薄膜等）、覆蓋材料進行封裝（封入）。 作爲塡充材料45 1 4，除了氮或氬等惰性氣體以外，也 可以使用紫外線固化樹脂、熱固性樹脂，可以使用p V C ( 聚氯乙烯）、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹 脂、PVB (聚乙烯醇縮丁醛）或EVA (乙烯-醋酸乙烯酯 )。例如，作爲塡充材料使用氮，即可。 另外’如果需要，則也可以在發光元件的射出表面上 適當地設置諸如偏光板、或者圓偏光板（包括橢圓偏光板 )、相位差板（λ/4板，λ/2板）、濾色片等的光學薄膜。 此外，也可以在偏光板或者圓偏光板上設置防反射膜。例 -52- 201239997 如，可以進行抗眩光處理’該處理是利用表面的凹凸來擴 散反射光而可以降低眩光的處理。 此外，作爲顯示裝置，也可以提供驅動電子墨水的電 子紙。電子紙也稱爲電泳顯示裝置（電泳顯示器）’並具 有如下優勢：與紙同樣的易讀性；其耗電量比其他顯示裝 置的耗電量低；形狀薄且輕。 作爲電泳顯示裝置，可以想到各種各樣的形式，但是 它是包括具有正電荷的第一粒子和具有負電荷的第二粒子 的多個微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊 施加電場，使微膠囊中的粒子彼此移動到相對方向，以只 顯示集合在一側的粒子的顏色的裝置》另外，第一粒子或 桌—粒·子包括染料’當沒有電場時不移動。此外，第一粒 子的顏色和第二粒子的顔色不同（包括無色）。 追樣’電泳顯不裝置是利用介電常數高的物質移動到 咼電場區域’即所謂的介電泳效應（dielectrophoretic effect )的顯示器。 分散有上述微囊的溶劑被稱爲電子墨水，並且該電子 墨水可以印刷到玻璃 '塑膠、布、紙等的表面上。另外， 還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示 〇 此外，作爲微囊中的第—粒子及第二粒子，使用選自 導電材料、絕緣材料、半導體材料、磁性材料、液晶材料 、鐵電性材料、電致發光材料、電致變色材料、磁泳材料 中的一種材料或這些材料的複合材料即可。 201239997 此外，作爲電子紙，也可以應用使用旋轉球（twisting ball )顯示方式的顯示裝置。旋轉球顯示方式是如下方法 ，即將分別塗爲白色和黑色的球形粒子配置在作爲用於顯 示元件的電極層的第一電極層與第二電極層之間，使第一 電極層與第二電極層之間產生電位差來控制球形粒子的方 向，以進行顯示。 圖9示出半導體裝置的一個方式的主動矩陣型電子紙 。圖9所示的電子紙是使用旋轉球顯示方式的顯示裝置的 例子。旋轉球顯示方式是指將分別塗爲白色和黑色的球形 粒子配置在用於顯示元件的電極層之間，使電極層之間產 生電位差來控制球形粒子的方向，以進行顯示的方法。 在連接到電晶體4010的第一電極層40 30與設置在第 二基板4006上的第二電極層4031之間設置有具有黑色區 域4615a及白色區域4615b，在該黑色區域4615a及白色 區域4615b的周圍包括塡充有液體的空洞4612的球形粒 子4613，球形粒子4613的周圍塡充有樹脂等塡充材料 4614。第二電極層40 31相當於共用電極（反電極）。第 二電極層4031電連接到公共電位線。 另外，在圖7至圖9中，作爲第一基板4001、第二基 板4006，除了玻璃基板以外，也可以使用撓性的基板。例 如，可以使用具有透光性的塑膠基板等。作爲塑膠，可以 使用 FRP ( Fiberglass-Reinforced Plastics ;玻璃纖維強化 塑膠）板、PVF (聚氟乙烯）薄膜、聚酯薄膜或丙烯酸樹 脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夾 -54- 201239997 住鋁箔的結構的薄片。 在本實施方式中，作爲閘絕緣層使用氧化矽膜，而作 爲絕緣層4 0 2 0使用氧化鋁膜。閘絕緣層' 絕緣層4 0 2 0可 以藉由濺射法或電漿CVD法形成❶ 在氧化物半導體層上作爲絕緣層4020設置的氧化鋁 膜具有高遮斷效果（阻擋效果），即不使氫、水分等雜質 及氧這兩者透過膜的效果。 因此，氧化鋁膜用作保護膜，而防止在製造製程中及 之後成爲電晶體的電特性變動的主要原因的氫、水分等雜 質混入到氧化物半導體層，並防止從氧化物半導體層放出 作爲構成氧化物半導體的主要成分材料的氧。 另外，與氧化物半導體層接觸地設置的用作閘絕緣層 的氧化矽膜具有將氧供應到氧化物半導體層的功能。因此 ，較佳的是，閘絕緣層爲含有大量的氧的氧化物絕緣層。 電晶體40 1 0及電晶體40 1 1具有使非晶氧化物半導體 層晶化了的結晶氧化物半導體層。另外，電晶體40 1 0及 電晶體40 1 1具有氧化矽膜作爲閘絕緣層。在用作閘絕緣 層的接觸於非晶氧化物半導體層地設置的氧化矽膜和用作 絕緣層4020的氧化鋁膜之間夾有非晶氧化物半導體層的 狀態下進行使非晶氧化物半導體層晶化的加熱處理，從而 可以防止因用於晶化的加熱處理而從非晶氧化物半導體層 放出氧。因此，得到的結晶氧化物半導體層可以成爲維持 非晶氧化物半導體層所包含的氧量並包括氧含量超過氧化 物半導體處於結晶狀態時的化學計量組成比的區域的膜。 -55- 201239997 因此’因爲氫、水分等雜質不混入到所形成的結晶氧 化物半導體層’所以該結晶氧化物半導體層的純度高。並 且，因爲防止從該結晶氧化物半導體層放出氧，所以該結 晶氧化物半導體層包括氧含量超過氧化物半導體處於結晶 狀態時的化學計量組成比的區域。因此，藉由將該結晶氧 化物半導體層用於電晶體4010及電晶體4011，可以降低 因氧缺損而產生的電晶體的臨界電壓Vth的偏差、臨界電 壓的漂移ΔVth。 另外’作爲用作平坦化絕緣膜的絕緣層402 1，可以使 用丙烯酸樹脂、聚醯亞胺、苯並環丁烯、聚醯胺、環氧樹 脂等具有耐熱性的有機材料。此外，除了上述有機材料以 外’也可以使用低介電常數材料（l〇W-k材料）、矽氧烷 類樹脂、PSG (磷矽玻璃）、：BPSG (硼磷矽玻璃）等。另 外’也可以藉由層疊多個由這些材料形成的絕緣膜來形成 絕緣層。 對絕緣層402 1的形成方法沒有特別的限制，可以根 據其材料利用擺射法、SOG法、旋塗法、浸漬法、噴塗法 、液滴噴射法（噴墨法）、絲網印刷、膠版印刷等、刮刀 、輥塗機、幕式塗布機、刮刀式塗布機等來形成絕緣層 402 1 〇 顯示裝置藉由使來自光源或顯示元件的光透過來進行 顯示。因此，設置在光透過的像素部中的基板、絕緣膜、 導電膜等薄膜全都對可見光的波長區域的光具有透光性》 作爲對顯示元件施加電壓的第一電極層及第二電極層 -56- 201239997 (也稱爲像素電極層、共用電極層、反電極層等） 根據取出光的方向、設置電極層的地方以及電極層 結構選擇透光性、反射性。 作爲第一電極層403 0、第二電極層403 1，瓦 含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化較 氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、趣 物、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石 具有透光性的導電材料。 此外，第一電極層4030、第二電極層4031 π] ，可以 f的圖案 「以使用 7、含有 ί錫氧化 「墨烯等 「以使用 (V )、 (Ni ) (Ag ) 形成。 以使用 ,物來形 :類導電 咯或其 噻吩中 佳的是 保護電 所示的 置。 鎢 ( W ) 鉬 ( Μ丨 〇 ) > 鉻（Zr ) 、給< :Hf)、釩 鈮 ( Nb ) 鉬 (τ ’a ' ) 、鉻（Cr )、鈷 (Co )、鎳 鈦 ( Ti ) > 鉑 ( Pt ) 鋁（A1)、銅 (Cu)、銀 等 金 屬 % 其 合 金 或 其 金 屬 氮化物 中的一 種或多種來 此 外 第 一 電 極 層 4030、第二電極層403 1可 包 括 導 電 局 分 子 ( 也 稱 爲 導電聚 合體） 的導電組成 成 〇 作 爲 導 電 高 分 子 > 可 以使用 所謂的 π電子共辆 高 分 子 〇 例如 > 可 以 舉 出 聚苯胺 或其衍 生物、聚啦 衍 生 物 、 聚 噻 吩 或 其 衍 生 物、或 者由苯 胺、吡咯和 的 兩 種 以 上 構 成 的 共 聚 物 或其衍 生物等 0 此 外 由 於 電 晶 體 容 易被靜 電等破 壞，所以較 設 置 用 來 保 護 驅 動 電 路 的保護 電路。 較佳的是， 路 使 用 非 線 性 元 件 構 成 〇 如 上 所 述 > 藉 由 應 用 實施方 式1至 4中任一個 電 晶 體 > 可 以 提 供 具 有 各 種各樣 的功能 的半導體裝 -57- 201239997 實施方式6 藉由使用實施方式1至4中任一個所例示的電晶體， 可以製造具有讀取目標物的資訊的影像感測器功能的半導 體裝置β 圖1 0 Α示出具有影像感測器功能的半導體裝置的一個 例子。圖10A是光電感測器的等效電路，而圖10B是示出 光電感測器的一部分的剖面圖。 光電二極體602的一個電極電連接到光電二極體重設 信號線658，而光電二極體602的另一個電極電連接到電 晶體640的閘極。電晶體640的源極電極和汲極電極中的 一個電連接到光電感測器參考信號線672 ’而電晶體640 的源極電極和汲極電極中的另一個電連接到電晶體656的 源極電極和汲極電極中的一個。電晶體656的閘極電連接 到閘極信號線6 5 9，電晶體6 5 6的源極電極和汲極電極中 的另一個電連接到光電感測器輸出信號線67 1。 另外，在本說明書的電路圖中’爲了使使用氧化物半 導體層的電晶體一目了然，將使用氧化物半導體層的電晶 體的符號表示爲“OS”。在圖10A中，電晶體640和電晶體 656是如實施方式1的電晶體410所示的使用結晶氧化物 半導體層的電晶體。 圖10B是示出光電感測器中的光電二極體602和電晶 體640的剖面圖，其中在具有絕緣表面的基板601 (TFT 基板）上設置有用作感測器的光電二極體602和電晶體 -58- 201239997 6 40。藉由使用黏合層608，在光電二極體602和電晶體 640上設置有基板613。 在電晶體640上設置有絕緣層631、絕緣層632、層 間絕緣層633以及層間絕緣層634。光電二極體602設置 在層間絕緣層633上，並且光電二極體602具有如下結構 :在形成於層間絕緣層63 3上的電極層641a ' 641b和設 置在層間絕緣層634上的電極層642之間從層間絕緣層 633 —側按順序層疊有第一半導體層606a、第二半導體層 606b及第三半導體層606c。 電極層641a與形成在層間絕緣層634的導電層643 電連接，並且電極層642藉由電極層641b與閘極電極層 645電連接。閘極電極層645與電晶體640的閘極電極層 電連接’光電二極體602與電晶體640電連接。 在此’例示一種pin型光電二極體，其中層疊用作第 一半導體層606a的具有p型導電型的半導體層、用作第 二半導體層606b的高電阻的半導體層（I型半導體層）、 用作第三半導體層606c的具有η型導電型的半導體層。 第一半導體層606a是ρ型半導體層，可以由包含賦 予· Ρ Μ的雜質元素的非晶矽膜形成。使用包含屬於週期表 中的第13族的雜質元素（例如，硼（β))的半導體材料 氣體藉由電漿CVD法來形成第一半導體層606a。作爲半 導體材料氣體，可以使用矽烷（SiH4)。另外，也可以使 用 Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4 等。另外，也可 以使用如下方法：在形成不包含雜質元素的非晶矽膜之後 -59- 201239997 ，使用擴散法或離子植入法將雜質元素引入到該 。可以在使用離子植入法等引入雜質元素之後進 來使雜質元素擴散。在此情況下，作爲形成非晶 法，可以使用LPCVD法、氣相生長法或濺射法 的是，將第一半導體層606a的膜厚設定爲ι〇η 50nm以下。 第二半導體層6 06b是I型半導體層（本質斗 )，可以由非晶矽膜形成。爲了形成第二半導體層 藉由電漿CVD法使用半導體材料氣體來形成非晶 作爲半導體材料氣體，可以使用矽烷（SiH4)。另 可以使用 Si2H6、SiH2Cl2、SiHCl3、SiCl4 或 SiF4 可以藉由LPCVD法、氣相生長法、濺射法等形成 導體層606b。較佳的是，將第二半導體層606b的 定爲200nm以上且lOOOnm以下。 第三半導體層60 6c是η型半導體層，可以由 予η型的雜質元素的非晶矽膜形成。使用包含屬於 中的第15族的雜質元素（例如，磷（Ρ))的半導 氣體藉由電漿CVD法形成第三半導體層606c。作 體材料氣體，可以使用矽烷（SiH4)。另外，也可 Si2H6、SiH2Cl2、SiHCl3、SiCl4 或 SiF4 等。另外， 使用如下方法：在形成不包含雜質元素的非晶矽膜 使用擴散法或離子植入法將雜質元素引入到該非晶 可以在使用離子植入法等引入雜質元素之後進行加 使雜質元素擴散。在此情況下，作爲形成非晶矽膜 晶矽膜 加熱等 膜的方 。較佳 以上且 導體層 606b， 矽膜。 外，也 等。也 第二半 膜厚設 包含賦 週期表 體材料 爲半導 以使用 也可以 之後， 矽膜。 熱等來 的方法 -60- 201239997 ，可以使用LPCVD法、氣相生長法或濺射法等。較佳的 是，將第三半導體層606c的膜厚設定爲20ηπ1以上且 200nm以下。 此外，第一半導體層606a、第二半導體層606b以及 第三半導體層606c也可以不使用非晶半導體形成，而使 用多晶半導體或微晶半導體（半非晶半導體，Semi Amorphous Semiconductor ： SAS )形成0 在考慮吉布斯自由能時，微晶半導體屬於介於非晶和 單晶之間的中間亞穩態。即，微晶半導體處於自由能穩定 的第三態，且具有短程有序和晶格畸變。柱狀或針狀晶體 在相對於基板表面的法線方向上生長。作爲微晶半導體的 典型例子的微晶矽，其拉曼光譜向表示單晶矽的520cm·1 的低波數一側偏移。亦即，微晶矽的拉曼光譜的峰値位於 表示單晶矽的520cm_1和表示非晶矽的480CHT1之間。另 外，包含至少1 at·% (原子百分比）或其以上的氫或鹵素 ，以終結懸空鍵（dangling bond)。還有，藉由包含氦' 氬、氪、氖等的稀有氣體元素來進一步促進晶格畸變，提 高穩定性而得到優良的微晶半導體膜。 該微晶半導體膜可以藉由頻率爲幾十MHz至幾百 MHz的高頻電漿CVD法或頻率爲lGH.z以上的微波電漿 CVD法形成。典型地，可以使用氫稀釋SiH4、Si2H6、 SiH2Cl2、SiHCl3、SiCl4、SiF4等氫化矽來形成該微晶半 導體膜。此外，除了氫化矽和氫之外，也可以使用選自氦 、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋來形 -61 - 201239997 成微晶半導體膜。在上述情況下，將氫的流量比設定爲氫 化矽的5倍以上且200倍以下，較佳地設定爲50倍以上 且150倍以下，更佳地設定爲1〇〇倍。再者’也可以在含 矽的氣體中混入CH4、C2H6等的碳化物氣體、GeH4、 GeF4等的鍺化氣體、F2等。 此外，由於光電效應生成的電洞的遷移率低於電子的 遷移率，因此當p型半導體層側用作光接收面時，pin型 光電二極體具有較好的特性。這裏示出將光電二極體6 02 從形成有pin型光電二極體的基板601的面接收的光轉換 爲電信號的例子。此外，來自導電型與用作光接收面的半 導體層一側相反的半導體層一側的光是干擾光’因此’較 佳的是，電極層使用具有遮光性的導電膜。另外’也可以 將η型半導體層側用作光接收面。 藉由使用絕緣材料且根據材料使用濺射法、電漿CVD 法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴出法（噴 墨法）、絲網印刷、膠版印刷、刮刀法、輥塗法、簾塗法 、刮刀塗佈法等，可以形成絕緣層6 3 2、層間絕緣層6 3 3 、層間絕緣層6 3 4。 在本實施方式中，作爲絕緣層631使用氧化鋁膜。絕 緣層631可以藉由濺射法或電漿CVD法形成。 在氧化物半導體層上作爲絕緣層631設置的氧化鋁膜 具有高遮斷效果（阻擋效果）’即不使氫、水分等雜質及 氧這兩者透過膜的效果。 因此，氧化鋁膜用作保護膜’而防止在製造製程中及 -62- 201239997 之後成爲電晶體的電特性變動的主要原因的氫、水分等雜 質混入到氧化物半導體層，並防止從氧化物半導體層放出 作爲構成氧化物半導體的主要成分材料的氧。 在本實施方式中，電晶體640具有使非晶氧化物半導 體層晶化了的結晶氧化物半導體層。另外，電晶體640具 有氧化矽膜作爲閘絕緣層。在用作閘絕緣層的接觸於非晶 氧化物半導體層地設置的氧化矽膜和用作絕緣層631的氧 化鋁膜之間夾有非晶氧化物半導體層的狀態下進行使非晶 氧化物半導體層晶化的加熱處理，從而可以防止因用於晶 化的加熱處理而從非晶氧化物半導體層放出氧。因此，得 到的結晶氧化物半導體層可以成爲維持非晶氧化物半導體 層所包含的氧量並包括氧含量超過氧化物半導體處於結晶 狀態時的化學計量組成比的區域的膜。 因此，因爲氫、水分等雜質不混入到所形成的結晶氧 化物半導體層，所以該結晶氧化物半導體層的純度高。並 且，因爲防止從該結晶氧化物半導體層放出氧，所以該結 晶氧化物半導體層包括氧含量超過氧化物半導體處於結晶 狀態時的化學計量組成比的區域。因此，藉由將該結晶氧 化物半導體層用於電晶體640，可以降低因氧缺損而產生 的電晶體的臨界電壓Vth的偏差、臨界電壓的漂移AVth。 作爲絕緣層632，可以使用由如下材料構成的無機絕 緣材料，即氧化矽層、氧氮化矽層、氧化鋁層、或者氧氮 化鋁層等氧化物絕緣層、氮化矽層、氮氧化矽層、氮化鋁 層、或者氮氧化鋁層等氮化物絕緣層的單層或疊層。
S -63- 201239997 較佳的是，作爲層間絕緣層6 3 3、層間絕緣層6 3 4， 採用用作減少表面凹凸的平坦化絕緣膜的絕緣層。作爲層 間絕緣層6 3 3、層間絕緣層6 3 4，例如可以使用聚醯亞胺 、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺、環氧樹脂等具 有耐熱性的有機絕緣材料。除了上述有機絕緣材料之外， 也可以使用低介電常數材料（l〇w-k材料）、矽氧烷類樹 脂、PSG (磷矽玻璃）、BPSG (硼磷矽玻璃）等的單層或 4層。 藉由檢測入射到光電二極體6 0 2的光6 2 2，可以讀取 檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以 使用背光等的光源。 如上所述，在具有高純度化且含有塡補氧缺損的過剩 的氧的結晶氧化物半導體層的電晶體中，電特性的變動得 到抑制’在電性上穩定》因此，藉由使用該電晶體，可以 提供可靠性高的半導體裝置。 本實施方式可以與其他實施方式所示的結構適當地組 合而實施。 實施方式7 可以將實施方式1至4中任一個所例示的電晶體適用 於具有層疊多個電晶體的積體電路的半導體裝置。在本實 施方式中，作爲半導體裝置的一個例子，示出儲存介質（ 記憶元件）的例子。 在本實施方式中製造一種半導體裝置，在該半導體裝 -64 - 201239997 置中包括：作爲在單晶半導體基板上製造的第一 電晶體140;以及作爲隔著絕緣層在電晶體140 用半導體膜製造的第二電晶體的電晶體162。可 方式1至4中任一個所例示的電晶體適用於電晶 在本實施方式中示出作爲電晶體162使用具有與 2所示的電晶體440相同的結構的電晶體的例子 所層疊的電晶體140的半導體材料及結構可 體162的半導體材料及結構相同或不同。本實施 儲存介質（記憶元件）的電路分別使用適用的材 的電晶體的例子。 圖5A至圖5C是半導體裝置的結構的一個 5A示出半導體裝置的剖面，而圖5B示出半導體 面。這裏，圖5A相當於沿著圖5B的C1-C2及 剖面。另外，圖5C示出將上述半導體裝置用作 時的電路圖的一個例子。圖5A及圖5B所示的半 的下部具有使用第一半導體材料的電晶體14〇, 使用第二半導體材料的電晶體162。在本實施方 爲第一半導體材料使用氧化物半導體以外的半導 而作爲第二半導體材料使用氧化物半導體。作爲 導體以外的半導體材料，例如可以使用矽、鍺、 化矽或砷化鎵等，較佳的是使用單晶半導體。另 以使用有機半導體材料等。使用這種半導體材料 容易進行高速工作。另一方面，使用氧化物半導 體由於其特性而能夠長時間地保持電荷。 電晶體的 的上方使 以將實施 體 1 62。 實施方式 > 以與電晶 方式是對 料和結構 例子。圖 裝置的平 D卜D2的 記憶元件 導體裝置 上部具有 式中，作 體材料， 氧化物半 矽鍺、碳 外，也可 的電晶體 體的電晶 -65- 201239997 對圖5A至圖5C中的半導體裝置的製造方法進行說明 〇 電晶體1 40包括：設置在包含半導體材料（例如，矽 等）的基板185中的通道形成區116;夾著通道形成區 116地設置的雜質區120;與雜質區120接觸的金屬化合 物區1 24 ;設置在通道形成區1 1 6上的閘絕緣層1 08 ;以 及設置在閘絕緣層1 〇 8上的閘極電極1 1 〇。 作爲包含半導體材料的基板185，可以使用矽或碳化 矽等單晶半導體基板、多晶半導體基板、矽鍺等的化合物 半導體基板或SOI基板等。另外，一般來說，“SOI基板” 是指在絕緣表面上設置有矽半導體層的基板。但是，在本 說明書等中“SOI基板”還包括在絕緣表面上設置有包含矽 以外的材料的半導體層的結構的基板。也就是說，“SOI 基板”所具有的半導體層不侷限於矽半導體層。另外，SOI 基板還包括在玻璃基板等絕緣基板上隔著絕緣層設置有半 導體層的結構的基板。 作爲SOI基板的製造方法，可以使用以下方法：藉由 對鏡面拋光薄片注入氧離子之後進行高溫加熱來在離表面 有一定深度處形成氧化層，並消除產生在表面層中的缺陷 ，而製造SOI基板的方法；利用藉由熱處理使照射氫離子 來形成的微孔生長來將半導體基板劈開的方法；或在絕緣 表面上藉由結晶生長來形成單晶半導體層的方法等。 例如’從單晶半導體基板的一個面添加離子，來在離 單晶半導體基板的一個面有一定深度處中形成脆化層，而 -66 - 201239997 在單晶半導體基板的一個面上和元件基板上中的任一個形 成絕緣層。在單晶半導體基板與元件基板夾著絕緣層而重 疊的狀態下進行熱處理來使脆化層中產生裂縫而在脆化層 處分開單晶半導體基板，從而從單晶半導體基板將用作半 導體層的單晶半導體層形成到元件基板上。另外，也可以 適用使用上述方法製造的SOI基板。 在基板185上以圍繞電晶體140的方式設置有元件分 離絕緣層106。另外，爲了實現高集體化，如圖5A至5C 所示，較佳的是，採用電晶體1 40不具有側壁絕緣層的結 構。另一方面，在重視電晶體1 40的特性的情況下，也可 以在閘極電極1 1 〇的側面設置側壁絕緣層，並設置包括雜 質濃度不同的區域的雜質區120。 使用單晶半導體基板的電晶體1 40能夠進行高速工作 。因此，藉由使用該電晶體作爲讀出用電晶體，可以高速 地進行資訊的讀出。 形成兩個絕緣層以覆蓋電晶體1 40。作爲形成電晶體 162和電容元件164之前的處理，對這兩個絕緣層進行 CMP處理來形成平坦化的絕緣層1 2 8及絕緣層1 3 0，同時 使閘極電極1 1 〇的上面露出。 作爲絕緣層1 2 8、絕緣層1 3 0，典型地可以使用氧化 矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氮化矽膜、 氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜。絕緣 層128、絕緣層130可以使用電漿CVD法或濺射法等形成 S, -67- 201239997 另外’可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯 類樹脂等有機材料。另外，除了上述有機材料以外，也可 以使用低介電常數材料（l〇w-k材料）等。在使用有機材 料時，也可以使用旋塗法、印刷法等濕處理形成絕緣層 1 2 8、絕緣層1 3 0。 另外’在絕緣層130中，作爲與半導體層接觸的膜使 用氧化矽膜。 在本實施方式中作爲絕緣層128利用濺射法形成膜厚 50nm的氧氮化矽膜，作爲絕緣層13〇利用濺射法形成膜 厚550nm的氧化砂膜。 在藉由CMP處理而充分地平坦化的絕緣層130上形 成半導體膜。在本實施方式中，作爲半導體膜，形成如下 非晶氧化物半導體膜，該非晶氧化物半導體膜藉由濺射法 使用In-Ga-Zn-Ο類氧化物耙材來形成並包括氧量超過氧 化物半導體處於結晶狀態時的化學計量組成比的區域。 接著，對非晶氧化物半導體膜選擇性地進行蝕刻來形 成非晶氧化物半導體層。 接著，在閘極電極110、絕緣層128、絕緣層130等 上形成導電層，對該導電層選擇性地進行蝕刻來形成源極 電極或汲極電極142a、源極電極或汲極電極142b。 導電層可以利用如濺射法等的PVD法或如電漿CVD 法等的CVD法形成。此外，作爲導電層的材料，可以使 用選自 Al ' Cr、Cu、Ta、Ti、Mo、W中的元素或以上述 元素爲成分的合金等。也可以使用Mn、Mg、Zr、Be、Nd -68- 201239997 、Sc中的一種或將它們中的多種進行組合的材料。 導電層既可以採用單層結構又可以採用兩層以上的疊 層結構。例如，可以舉出鈦膜或氮化鈦膜的單層結構；含 有矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的雙層結構： 在氮化鈦膜上層疊鈦膜的雙層結構；層疊鈦膜、鋁膜及鈦 膜的三層結構等。另外，當作爲導電層採用鈦膜或氮化鈦 膜的單層結構時，存在容易將該導電層加工爲具有錐形形 狀的源極電極或汲極電極142a及源極電極或汲極電極 142b的優點。 上部電晶體162的通道長度（L)由源極電極或汲極 電極142a的下端部與源極電極或汲極電極142b的下端部 之間的間隔而決定。另外，在形成通道長度（L)短於 2 5 nm的電晶體的情況下，當進行用來形成掩模的曝光時 ，較佳的是，使用波長短至幾nm至幾十nm的超紫外線 (Extreme Ultraviolet)。 接著，以接觸於非晶氧化物半導體層的方式形成閘絕 緣層146。作爲閘絕緣層146，可以藉由電漿CVD法或濺 射法等形成氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽 膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧 化鈴膜或氧化鎵膜.。 接著，在閘絕緣層1 46上與非晶氧化物半導體膜重疊 的區域中形成閘極電極148a，並且在與源極電極或汲極電 極142a重疊的區域中形成電極148b。 閘極電極148a及電極148b可以藉由在閘絕緣層146 -69- 201239997 上形成導電層之後對該導電層選擇性地進行蝕刻來形成。 接著，在非晶氧化物半導體層、閘絕緣層146、閘極 電極148a及電極148b上形成包括氧化鋁膜的絕緣層150 。在絕緣層150爲疊層結構的情況下，也可以使用藉由電 漿CVD法或濺射法等形成的氧化矽膜、氮化矽膜、氧氮 化矽膜、氮氧化矽膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁 膜、氧化給膜或氧化鎵膜與氧化鋁膜的疊層。 接著，對非晶氧化物半導體層進行加熱處理來使該非 晶氧化物半導體層的至少一部分晶化，而形成包括具有大 致垂直於表面的c軸的結晶的結晶氧化物半導體層1 44。 在非晶氧化物半導體層上作爲絕緣層1 50設置的氧化 鋁膜具有高遮斷效果（阻擋效果），即不使氫、水分等雜 質及氧這兩者透過膜的效果。 因此，可以將氧化鋁膜用作如下保護膜，該保護膜在 製造製程中及之後防止成爲電晶體的電特性變動的主要原 因的氫、水分等雜質混入到氧化物半導體層並防止從氧化 物半導體層放出作爲構成氧化物半導體的主要成分材料的 氧。 在用作絕緣層130的氧化矽膜和用作絕緣層150的氧 化鋁膜之間夾有非晶氧化物半導體層的狀態下進行使非晶 氧化物半導體層晶化的加熱處理，從而可以防止因用於晶 化的加熱處理而從非晶氧化物半導體層放出氧。因此，得 到的結晶氧化物半導體層1 44可以成爲維持非晶氧化物半 導體層所包含的氧量並包括氧含量超過氧化物半導體處於 -70- 201239997 結晶狀態時的化學計量組成比的區域的膜。 因此，因爲氫、水分等雜質不混入到所形成的結晶氧 化物半導體層144，所以該結晶氧化物半導體層144的純 度高。並且，因爲防止從該結晶氧化物半導體層144放出 氧，所以該結晶氧化物半導體層144包括氧含量超過氧化 物半導體處於結晶狀態時的化學計量組成比的區域。因此 ，藉由將該結晶氧化物半導體層144用於電晶體162，可 以降低因氧缺損而產生的電晶體的臨界電壓Vth的偏差、 臨界電壓的漂移AVth。 使非晶氧化物半導體層的至少一部分晶化的加熱處理 的溫度爲25 0°C以上且700°C以下，較佳地爲400°C以上， 更佳地爲500°C以上，進一步佳地爲550°C以上。 接著，在電晶體162及絕緣層150上形成絕緣層152 。絕緣層152可以使用濺射法或CVD法等形成。另外， 可以使用含有氧化矽、氧氮化矽、氮化矽、氧化給、氧化 鋁等無機絕緣材料的材料形成。 接下來，在閘絕緣層146、絕緣層150及絕緣層152 中形成到達源極電極或汲極電極142b的開口。藉由使用 掩模等選擇性地進行蝕刻來形成該開口》 然後’在上述開口中形成接觸於源極電極或汲極電極 142b的佈線156。另外，圖5A至圖5c未示出源極電極或 汲極電極142b與佈線156的連接部分。 佈線156在使用濺射法等的PVD法或電漿CVD法等 的CVD法形成導電層之後對該導電層進行蝕刻加工來形
S -71 - 201239997 成。另外，作爲導電層的材料，可以使用選g Cu、Ta、Ti、Mo、W中的元素或以上述元素 金等。也可以使用選自Μη、Mg' Zr、Be、Nd 一種或將它們中的多種進行組合的材料。詳細 電極或汲極電極142a等相同。 藉由上述製程完成了電晶體162及電容元 晶體162具有高純度化且含有塡補氧缺損的過 晶氧化物半導體層144。因此，電晶體162的 得到抑制而在電性上穩定。電容元件1 64由源 極電極142a、鬧絕緣層146及電極148b構成。 另外，在不需要電容器的情況下，也可以 電容元件164的結構。 圖5C示出將上述半導體裝置用作記憶元 圖的一個例子。在圖5C中，電晶體162的源 極電極中的一個與電容元件 164的電極的一 140的閘極電極電連接。另外，第一佈線（ist 爲源極電極線）與電晶體140的源極電極電連 線（2nd Line :也稱爲位元線）與電晶體140 電連接。另外，第三佈線（3rd Line :也稱爲 )與電晶體162的源極電極和汲極電極中的另 ，並且第四佈線（4th Line :也稱爲第二信號 體162的閘極電極電連接。並且，第五佈線（ 也稱爲字線）與電容元件164的電極的另一方1 由於使用氧化物半導體的電晶體162具有 | A1 ' C r ' 爲成分的合 、S c中的任 內容與源極 件1 6 4 ^電 剩的氧的結 電特性變動 極電極或汲 採用不設置 件時的電路 極電極和汲 方與電晶體 Line :也稱 接，第二佈 的汲極電極 第一信號線 一個電連接 線）與電晶 5th Line : 霞連接。 截止電流極 -72- 201239997 小的特徵’所以藉由使電晶體丨62處於截止狀態，可以極 長時間地保持電晶體162的源極電極和汲極電極中的一方 與電容元件164的電極的一方與電晶體14〇的閘極電極電 連接的節點（以下，節點FG )的電位。此外，藉由具有 電容元件164’可以容易保持施加到節點FG的電荷，並 且’可以容易讀出所保持的資訊。 在使半導體裝置儲存資訊時（寫入），首先，將第四 佈線的電位設定爲使電晶體1 62成爲導通狀態的電位，來 使電晶體1 62處於導通狀態。由此，第三佈線的電位被供 給到節點FG，由此節點FG積蓄所定量的電荷。這裏，施 加賦予兩種不同電位電平的電荷（以下，稱爲低（Low) 電平電荷、高（High )電平電荷）中的任一種。然後，藉 由將第四佈線的電位設定爲使電晶體1 62成爲截止狀態的 電位來使電晶體1 62處於截止狀態，節點FG變爲浮動狀 態，從而節點FG處於保持所定的電荷的狀態。如上所述 ，藉由使節點FG積蓄並保持所定量的電荷，可以使儲存 單元儲存資訊。 因爲電晶體1 62的截止電流極小，所以供給到節點 FG的電荷被長時間地保持。因此，不需要刷新工作或者 可以使刷新工作的頻率變爲極低，從而可以充分降低耗電 量。此外，即使沒有電力供給’也可以在較長期間內保持 儲存內容。 在讀出所儲存的資訊的情況（讀出）下，當在對第一 佈線供給所定的電位（恆定電位）的狀態下對第五佈線施 -73- 201239997 加適當的電位（讀出電位）時，對應於保持於節 電荷量而電晶體140處於不同的狀態。這是因爲 :通常，在電晶體140是η通道型時，節點FG 平電荷時的電晶體140的僞臨界値（pseudo value) VthH低於節點FG保持低電平電荷時的電 的僞臨界値Vth_L。在此，僞臨界値是指爲了使電 處於“導通狀態”而需要的第五佈線的電位。因此 第五佈線的電位設定爲乂1^與vth_Li間的電{ 以辨別節點FG所保持的電荷。例如，在寫入中 高電平電荷的情況下，當第五佈線的電位爲V〇( 時，電晶體140處於“導通狀態”。在被施加低電 情況下，即使第五佈線的電位爲V〇 ( <Vth_L ) 1 40也保持“截止狀態”。由此，藉由控制第五佈 來讀出電晶體1 40的導通狀態或截止狀態（讀出 的電位），可以讀出所儲存的資訊。 此外，當重寫所儲存的資訊時，藉由對利用 保持所定量的電荷的節點FG供給新電位，來使 保持有關新資訊的電荷•明確而言，將第四佈線 定爲使電晶體162處於導通狀態的電位，來使電 處於導通狀態。由此，第三佈線的電位（有關新 位）供給到節點FG，節點FG積蓄所定量的電荷 藉由將第四佈線的電位設定爲使電晶體162處於 的電位，來使電晶體162處於截止狀態，從而使 保持有關新資訊的電荷。也就是說’藉由在利用 點FG的 如下緣故 保持高電 threshold :晶體140 :晶體140 ，藉由將 ί V〇，可 在被施加 >VthH) 平電荷的 ，電晶體 線的電位 第二佈線 上述寫入 :節點FG 的電位設 晶體1 6 2 資訊的電 。然後， 截止狀態 :節點F G 第一寫入 -74 - 201239997 使節點FG保持所定量的電荷的狀態下，進行與第一寫入 相同的工作（第二寫入）’可以重寫儲存的資訊° 本實施方式所示的電晶體162藉由將高純度化且包含 塡補氧缺損的過剩的氧的氧化物半導體層用於結晶氧化物 半導體層144，可以充分降低電晶體162的截止電流。並 且，藉由使用這種電晶體，可以得到能夠在極長期間內保 持儲存內容的半導體裝置。 如上所述，在具有高純度化且包含塡補氧缺損的過剩 的氧的結晶氧化物半導體層的電晶體中，電特性變動得到 抑制而在電性上穩定。因此，藉由使用該電晶體，可以提 供可靠性高的半導體裝置。 本實施方式所示的結構、方法等可以與其他實施方式 所示的結構、方法等適當地組合而使用。 實施方式8 可以將本說明書所公開的半導體裝置應用於多種電子 裝置（包括遊戲機）。作爲電子裝置，例如可以舉出電視 機（也稱爲電視或電視接收機）、用於電腦等的監視器、 數位相機、數位攝像機等影像拍攝裝置 '數位相框、行動 電話機（也稱爲手機、行動電話裝置）、可攜式遊戲機、 移動資訊終端、聲音再現裝置、彈子機等大型遊戲機等。 以下’對具備在上述實施方式中說明的半導體裝置的電子 裝置的例子進行說明。 圖11A示出筆記本型個人電腦，包括主體3〇(H、殼
S -75- 201239997 體30 02、顯示部3003以及鍵盤3004等。藉由將實施方式 1至7中任一實施方式所示的半導體裝置應用於顯示部 3〇〇3，可以提供可靠性高的筆記本型個人電腦。 圖11B示出可攜式資訊終端（PDA)，在主體302 1 中設置有顯示部3023、外部介面3025以及操作按鈕3024 等。另外，還具備作爲用於操作的配件的觸控筆3022。藉 由將實施方式1至7中任一實施方式所示的半導體裝置應 用於顯示部3 023，可以提供可靠性高的可攜式資訊終端（ PDA )。 圖11C示出電子書的一個例子。例如，電子書由兩個 殼體，即殼體270 1及殼體2703構成。殼體270 1及殼體 2703由軸部2711形成爲一體，且可以以該軸部2711爲軸 進行開閉操作。藉由採用這種結構，可以進行如紙的書籍 那樣的操作。 殼體270 1組裝有顯示部2705，而殼體2703組裝有顯 示部2707。顯示部2705及顯示部2707既可以是顯示連屏 畫面的結構，又可以是顯示不同的畫面的結構。藉由採用 顯示不同的畫面的結構，例如可以在右邊的顯示部（圖 11C中的顯示部2705)中顯示文章而在左邊的顯示部（圖 11C中的顯示部2707)中顯示影像。藉由將實施方式1至 7中的任一實施方式所不的半導體裝置應用於顯不部2705 和顯示部2707，可以提供可靠性高的電子書。當作爲顯示 部2705使用半透過型（transflective)或反射型液晶顯示 裝置時，可以預料電子書也在較明亮的情況下被使用，因 -76- 201239997 此也可以設置太陽能電池而進行利用太陽能電池的發電及 利用電池的充電。另外，當作爲電池使用鋰離子電池時， 有可以實現小型化等的優點。 此外，在圖lie中示出殼體2701具備操作部等的例 子。例如，在殻體270 1中具備電源開關272 1、操作鍵 2723、揚聲器272 5等。利用操作鍵2723可以翻頁。另外 ，在與殻體的顯示部相同的面上可以設置鍵盤、指向裝置 等。另外，也可以採用在殼體的背面或側面具備外部連接 端子（耳機端子' USB端子等）、記錄媒體插入部等的結 構。再者，電子書也可以具有電子詞典的功能。 此外，電子書閱讀器也可以採用能夠以無線的方式收 發資訊的結構。還可以採用以無線的方式從電子書伺服器 購買所希望的書籍資料等，然後下載的結構。 圖11D示出行動電話，由殼體2800及殼體2801這兩 個殼體構成。殼體2801具備顯示面板2802、揚聲器2803 、麥克風2804、指向裝置2806、影像拍攝用透鏡2807、 外部連接端子2808等。此外，殻體28 00具備對行動電話 進行充電的太陽能電池單元2810、外部儲存槽2811等。 另外，在殻體2801內內置有天線。藉由將實施方式1至7 中任一實施方式所示的半導體裝置應用於顯示面板28 02， 可以提供可靠性高的行動電話。 另外’顯示面板2802具備觸摸屏，圖iid使用虛線 示出作爲影像被顯示出來的多個操作鍵2805。另外，還安 裝有用來將由太陽能電池單元2810輸出的電壓升壓到各 -77- 201239997 電路所需的電壓的升壓電路。 顯示面板2802根據使用方式適當地改變顯示的方向 。另外，由於在與顯示面板2 8 02同一面上設置影像拍攝 用透鏡2807，所以可以實現可視電話。揚聲器2803及麥 克風2804不侷限於音頻通話，還可以進行可視通話、錄 音、再現等。再者，滑動殻體2800和殼體2801而可以從 如圖1 1 D那樣的展開狀態到重疊狀態，所以可以實現適於 攜帶的小型化。 外部連接端子2808可以與AC適配器及各種電纜如 USB電纜等連接，可以進行充電及與個人電腦等的資料通 訊。另外，藉由將記錄媒體插入外部儲存槽2811中，可 以應對更大量資料的保存及移動。 另外，也可以是除了上述功能以外還具有紅外線通信 功能、電視接收功能等的行動電話。 圖11E示出數位攝像機，其包括主體3051、顯示部 (A) 3057'取景器3 05 3、操作開關3054、顯示部 3055以及電池3056等。藉由將實施方式1至7中任—實 施方式所示的半導體裝置應用於顯示部（A) 3057及顯示 部（B ) 3 05 5，可以提供可靠性高的數位攝像機。 圖11F示出電視機的一個例子。在電視機中，殼體 960 1組裝有顯示部9603。利用顯示部9603可以顯示影像 。此外，在此示出利用支架9605支撐殻體9601的結構。 藉由將實施方式1至7中任一實施方式所示的半導體裝置 應用於顯示部9603，可以提供可靠性高的電視機。 -78- 201239997 可以藉由利用殼體9601所具備的操作開關或另行提 供的遙控器進行電視機的操作。此外，也可以採用在遙控 器中設置顯示部的結構’該顯示部顯示從該遙控器輸出的 資訊。 另外’電視機採用具備接收機、資料機等的結構。可 以藉由利用接收機接收一般的電視廣播。再者，藉由資料 機連接到有線或無線方式的通信網路，也可以進行單向（ 從發送者到接收者）或雙向（在發送者和接收者之間或在 接收者之間等）的資訊通信。 本實施方式可以與其他實施方式所示的結構適當地組 合而使用。 實施例 在本實施例中，對在所公開的發明所關於的半導體裝 置中使用的氧化鋁膜的作爲障壁膜的特性進行評價。圖 13A1至圖16D示出其結果。作爲評價方法，使用二次離 子質譜分析法（SIMS : Secondary Ion Mass Spectrometry )和 TDS( Thermal Desorption Spectrometry:熱脫附譜 法）分析法。 首先，示出藉由SIMS分析進行的評價。作爲樣品， 製造兩種樣品：在玻璃基板上藉由濺射法形成膜厚l〇〇nm 的氧化矽膜而成的比較例樣品A ;以及在玻璃基板上藉由 濺射法形成膜厚l〇〇nm的氧化矽膜並在氧化矽膜上藉由濺 射法形成膜厚1 〇〇nm的氧化鋁膜而成的實施例樣品A。 -79- 201239997 作爲比較例樣品A及實施例樣品A，以下示出氧化矽 膜的成膜條件：作爲靶材使用氧化矽（Si 02 )靶材：玻璃 基板與靶材之間的距離爲60mm;壓力爲0.4Pa;電源功率 爲1.5kW:氧（氧流量爲50sccm)氛圍下；以及基板溫度 爲 100〇C。 以下示出實施例樣品A中的氧化鋁膜的成膜條件：作 爲靶材使用氧化鋁（ai2o3 )靶材；玻璃基板與靶材之間 的距離爲60mm ;壓力爲〇.4Pa ;電源功率爲1 .5kW :氬及 氧（氬流量爲25sccm;氧流量爲25sccm)氛圍下；以及 基板溫度爲2 5 (TC。 對比較例樣品A及實施例樣品A進行壓力鍋測試（ PCT ： Pressure Cooker Test)。在本實施例中，作爲 PCT 測試，在溫度爲130°C，濕度爲85%，H20 (水）：D20 ( 重水）=3:1氛圍，氣壓爲2.3(0.23MPa)的條件下保持 比較例樣品A及實施例樣品A 1 00小時》 作爲 SIMS 分析，使用 SSDP ( Substrate Side Depth Profile) -SIMS來測定PCT測試前和PCT測試後的比較 例樣品A及實施例樣品A的各樣品的Η原子及D原子的 濃度。 圖13A1及圖13 A2示出利用SIMS測定的比較例樣品 A中的Η原子及D原子的濃度分佈，其中圖13A1爲PCT 測試前的濃度分佈，而圖1 3 Α2爲PCT測試後的濃度分佈 。在圖13Α1及圖13Α2中，D原子預期（expected)分佈 是以D原子的存在比爲0.015%來根據Η原子的分佈算出 -80- 201239997 的存在於自然界的D原子的濃度分佈。因此’巨 試而混入到樣品中的D原子量爲實際測定的D 與D原子預期濃度的差。圖13Β1及圖13Β2示 測定的D原子濃度減去D原子預期濃度的D原 分佈，其中圖13Β1爲PCT測試前的濃度分佈’： 爲PCT測試後的濃度分佈。 同樣地，圖14Α1及圖14Α2示出利用SIMS 施例樣品A中的Η原子及D原子的濃度分佈 14Α1爲PCT測試前的濃度分佈，而圖14Α2爲 後的濃度分佈。另外’圖14Β1及圖14B2jpc出從 的D原子濃度減去D原子預期濃度的D原子的 ，其中圖14B1爲PCT測試前的濃度分佈，而圖 PCT測試後的濃度分佈。 另外，本實施例的SIMS分析結果都示出使 膜的標準樣品來定量的結果。 如圖13A1至圖13B2所示，在PCT測試之 定的D原子的濃度分佈與D原子預期分佈重疊， 測試之後實際測定的D原子的濃度分佈增大成高 此可知D原子混入到氧化矽膜中。因此，可以確 例樣品的氧化矽膜對來自外部的水分（H20、D 擋性低。 另一方面，如圖14A1至圖14B2所示，在將 層疊在氧化矽膜上的實施例樣品A中，在PCT 原子也只侵入到氧化鋁膜表面近旁的區域，而不 g PCT m 原子濃度 出從實際 子的濃度 而圖13B2 測定的實 ，其中圖 PCT測試 實際測定 濃度分佈 14B2 爲 用氧化矽 前實際測 而在PCT 濃度，由 認，比較 2〇 )的阻 氧化鋁膜 測試後D 侵入到離
S -81 - 201239997 氧化鋁膜表面深於3 Onm左右的區域及氧化矽膜。由此， 可以確認，氧化鋁膜對來自外部的水分（H20、D20 )阻 擋性高。 接著，示出藉由TDS分析進行的評價。作爲實施例， 製造如下實施例樣品B，在玻璃基板上藉由濺射法形成有 膜厚lOOnm的氧化矽膜，且在氧化矽膜上藉由濺射法形成 膜厚20nm的氧化鋁膜。另外，作爲比較例，製造如下比 較例樣品B，即在藉由TDS分析測定實施例樣品B之後， 從實施例樣品B去除氧化鋁膜，來形成在玻璃基板上只形 成有氧化矽膜的比較例樣品B。 作爲比較例樣品B及實施例樣品B中的氧化矽膜的形 成條件，採用如下條件：作爲靶材使用氧化矽（Si02 )靶 材；玻璃基板與靶材之間的距離爲60mm ;壓力爲0.4P a ; 電源功率爲1.5kW;氧（氧流量爲50sccm)氛圍下；以及 基板溫度爲l〇〇°C。 在實施例樣品B中，作爲氧化鋁膜的形成條件，採用 如下條件：作爲靶材使用氧化鋁（ai2o3 )靶材；玻璃基 板與靶材之間的距離爲60mm ;壓力爲0.4Pa ;電源功率爲 1.5kW ;氬及氧（氬流量爲25sccm:氧流量爲 25sccm)氛 圍下；以及基板溫度爲25 0 °C。 分別在3 0 0 °C的加熱處理、4 5 0 °C的加熱處理、6 0 0 °C 的加熱處理的條件下，在氮氛圍下對比較例樣品B及實施 例樣品B進行1小時的處理。
對分別在不進行加熱處理、3 00°C的加熱處理、450 °C -82- 201239997 的加熱處理、600°C的加熱處理這4個條件下製造的比較 例樣品B及實施例樣品B進行TDS分析。圖1 5 A至圖 1 6D示出測定比較例樣品B及實施例樣品B來得到的 M/z = 32 (02)的TDS光譜，其中圖15A及圖16A示出對 比較例樣品B及實施例樣品B不進行加熱處理時的TDS 光譜，圖15B及圖16B示出對比較例樣品B及實施例樣 品B進行300°C的加熱處理時的TDS光譜，圖15C及圖 1 6C示出對比較例樣品B及實施例樣品B進行45 0°C的加 熱處理時的TDS光譜，而圖15D及圖16D示出對比較例 樣品B及實施例樣品B進行600 °C的加熱處理時的TDS光 譜。 如圖15A至圖15D所示，作爲比較例樣品B，在不進 行加熱處理的圖15A中從氧化矽膜放出氧，但是在進行 300 °C的加熱處理的圖15B中氧放出量大幅度地減少，而 在進行45〇°C的加熱處理的圖15C及進行600°C的加熱處 理的圖15D中氧放出量爲TDS測定的背景値（background 1 e v e 1 )以下。 根據圖15A至圖15D的結果可知，包含在氧化矽膜 中的過剩的氧中的9成以上藉由300°C的加熱處理從氧化 矽膜中放出到外部，而包含在氧化矽膜中的幾乎所有過剩 的氧藉由45 0°C、600°C的加熱處理放出到氧化矽膜的外部 。由此，可以確認氧化矽膜對氧阻擋性低。 另一方面’如圖16A至圖16D所示，作爲將氧化鋁 膜形成在氧化矽膜上的實施例樣品B，在進行3 00。(：、450 -83- 201239997 °C、600°C的加熱處理的樣品也放出與不進行加熱處理時 同等的量的氧。 根據圖16A至圖16D的結果可知，藉由將氧化鋁膜 形成在氧化矽膜上，即使進行加熱處理，包含在氧化矽膜 中的過剩的氧也不易放出到外部，而長時間地保持在氧化 矽膜中含有過剩的氧的狀態。由此可以確認，氧化鋁膜對 氧阻擋性高。 根據上述結果可以確認，氧化鋁膜對氫及水分具有阻 擋性並對氧具有阻擋性，因此可以適用於阻擋氫、水分及 氧的障壁膜。 因此，可以將氧化鋁膜用作如下保護膜，該保護膜在 包括氧化物半導體層的電晶體的製造製程中及之後防止成 爲電晶體的電特性變動的主要原因的氫、水分等雜質混入 到氧化物半導體層並防止從氧化物半導體層放出作爲構成 氧化物半導體的主要成分材料的氧。 因此，由於氫、水分等雜質不混入到所形成的結晶氧 化物半導體層，所以該氧化物半導體層的純度高。並且， 由於防止氧放出，所以該結晶氧化物半導體層包括氧含量 超過氧化物半導體處於結晶狀態時的化學計量組成比的區 域。由此，藉由將該結晶氧化物半導體層用於電晶體，可 以降低因氧缺損而產生的電晶體的臨界電壓Vth的偏差、 臨界電壓的漂移AVth。 【圖式簡單說明】 -84- 201239997 在圖式中： 圖1A至圖1E是說明半導體裝置及半導體裝置的製造 方法的一個方式的圖； 圖2A至圖2E是說明半導體裝置及半導體裝置的製造 方法的一個方式的圖； 圖3A至圖3E是說明半導體裝置及半導體裝置的製造 方法的一個方式的圖； 圖4A至圖4E是說明半導體裝置及半導體裝置的製造 方法的一個方式的圖； 圖5A至圖5C是說明半導體裝置的一個方式的圖； 圖6A至圖6C是說明半導體裝置的一個方式的圖； 圖7是說明半導體裝置的一個方式的圖； 圖8是說明半導體裝置的一個方式的圖； 圖9是說明半導體裝置的一個方式的圖； 圖10A及圖10B是說明半導體裝置的一個方式的圖； 圖11A至圖11F是示出電子裝置的圖； 圖12A至圖12E是說明半導體裝置及半導體裝置的製 造方法的一個方式的圖； 圖13A1至圖13B2是示出比較例樣品A的SIMS資料 的圖； 圖14A1至圖14B2是示出實施例樣品A的SIMS資料 的圖； 圖15A至圖15D是示出比較例樣品B的TDS資料的 圖； Λ -85- 201239997 圖16A至圖16D是示出實施例樣品B的TDS資料的 圖。 【主要元件符號說明】 1 0 6 :兀件分離絕|緣層 1 〇 8 :閘絕緣層 1 1 0 :閘極電極 116:通道形成區 120 :雜質區 124 :金屬化合物區 1 2 8 :絕緣層 1 3 0 :絕緣層 1 4 0 :電晶體 142a:源極電極或汲極電極 142b :源極電極或汲極電極 144 :結晶氧化物半導體層 1 4 6 :閘絕緣層 14 8a ：闊極電極 148b ：電極 1 5 0 :絕緣層 1 5 2 :絕緣層 1 5 6 :佈線 1 6 2 :電晶體 1 6 4 :電容元件 -86- 201239997 185 :基板 400 :基板 4 0 1 :閘極電極層 4 0 2 :閘絕緣層 403 :結晶氧化物半導體層 405a:源極電極層 405b:汲極電極層 4 0 7 :氧化物絕緣層 4 0 7 a :氧化物絕緣層 4 0 7 b :氧化物絕緣層 4 1 〇 :電晶體 4 3 0 :電晶體 4 3 6 :絕緣層 4 4 0 :電晶體 441 :非晶氧化物半導體膜 442 :非晶氧化物半導體層 4 5 0 :電晶體 6 0 1 :基板 602 :光電二極體 606a :半導體層 6〇6b :半導體層 606c :半導體層 608 :黏合層 . 613 :基板 -87- 201239997 622 :光 6 3 1 :絕緣層 6 3 2 :絕緣層 6 3 3 :層間絕緣層 6 3 4 :層間絕緣層 640 :電晶體 64 1 a :電極層 6 4 1 b :電極層 6 4 2 :電極層 643 :導電層 6 4 5 :閘極電極層 6 5 6 :電晶體 658:光電二極體重設信號線 6 5 9 :閘極信號線 671 :光電感測器輸出信號線 672 :光電感測器參考信號線 2701 :殻體 2703 :殻體 270 5 :顯示部 2707 :顯示部 271 1 :軸部 272 1 :電源開關 2.723 :操作鍵 2725 :揚聲器 -88 201239997 2800 :殼體 2 80 1 :殼體 2 8 0 2 :顯示面板 2803 :揚聲器 2804 :麥克風 2 8 0 5 :操作鍵 2 8 0 6 :指向裝置 2 8 0 7 :影像拍攝用透鏡 2 8 0 8 :外部連接端子 2810:太陽能電池單元 2 8 1 1 :外部儲存槽 3 00 1 :主體 3 002 :殼體 3 003 ：顯示部 3 004 ：鍵盤 3 02 1 :主體 3 0 2 2 :觸控筆 3 023 :顯示部 3024 :操作按鈕 3 02 5 :外部介面 3 05 1 :主體 3 05 3 :取景器 3 05 4 :操作開關 3 0 5 6 :電池 201239997 400 1 ： 4002 : 4003 ： 4004 ： 4005 : 4006 ： 400 8 ： 4010 ： 4011： 4013 ： 4015 ： 4016 ： 4018： 4019 ： 4020 ： 402 1 ： 4023 ： 4024 ： 403 0 ： 403 1: 403 2 ： 403 3 ： 4510 ： 4511： 基板 像素部 信號線驅動電路 掃描線驅動電路 密封材料 基板 液晶層 電晶體 電晶體 液晶兀件 連接端子電極 端子電極
FPC 各向異性導電膜 絕緣層 絕緣層 絕緣膜 絕緣層 電極層 電極層 絕緣膜 絕緣膜 分隔壁 電致發光層 -90 201239997 4 5 1 3 :發光元件 4 5 1 4 :塡充材料 46 1 2 :空洞（cavity ) 4613 :球形粒子 4 6 1 4 :塡充材料 461 5a :黑色區域 4615b ：白色區域 960 1 :殼體 9603 :顯示部 960 5 ：支架

Claims (1)

  1. 201239997 七、申請專利範圍： 1. 一種半導體裝置的製造方法，包括如下步驟： 形成氧化矽膜； 在該氧化矽膜上形成非晶氧化物半導體層： 在該非晶氧化物半導體層上形成氧化鋁膜；以及 在形成該氧化鋁膜之後’對該非晶氧化物半導體層進 行加熱處理， 其中，該非晶氧化物半導體層包括含有與結晶狀態的 氧化物半導體的化學計量組成比相比過剩的氧的區域。 2. 根據申請專利範圍第1項之半導體裝置的製造方法 ，其中進行該加熱處理來使該非晶氧化物半導體層的一部 分晶化，並且形成氧化物半導體層，該氧化物半導體層包 含具有與它的表面大致垂直的c軸的結晶。 3·根據申請專利範圍第1項之半導體裝置的製造方法 ’其中該氧化矽膜包括含有與結晶狀態的氧化矽的化學計 量組成比相比過剩的氧的區域。 4. 根據申請專利範圍第1項之半導體裝置的製造方法 ，還包括如下步驟： 在該非晶氧化物半導體層與該氧化鋁膜之間形成氧化 物絕緣膜。 5. 根據申請專利範圍第1項之半導體裝置的製造方法 ’其中以不暴露於大氣的方式連續形成該氧化矽膜及該非 晶氧化物半導體層。 6. 根據申請專利範圍第1項之半導體裝置的製造方法 92 - 201239997 ，其中該非晶氧化物半導體層包含三元金屬氧化物。 7. —種半導體裝置的製造方法，包括如下步驟： 形成氧化矽膜； 在該氧化矽膜上形成非晶氧化物半導體層； 對該非晶氧化物半導體層進行第一加熱處理； 在進行該第一加熱處理之後，在該非晶氧化物半導體 層上形成氧化鋁膜；以及 在形成該氧化鋁膜之後，對該非晶氧化物半導體層進 行第二加熱處理， 其中，該非晶氧化物半導體層包括含有與結晶狀態的 氧化物半導體的化學計量組成比相比過剩的氧的區域。 8. 根據申請專利範圍第7項之半導體裝置的製造方法 ，其中進行該第二加熱處理來使該非晶氧化物半導體層的 一部分晶化，並且形成氧化物半導體層，該氧化物半導體 層包含具有與它的表面大致垂直的c軸的結晶。 9. 根據申請專利範圍第7項之半導體裝置的製造方法 ，其中以比該第一加熱處理的溫度高的溫度進行該第二加 熱處理。 10. 根據申請專利範圍第7項之半導體裝置的製造方 法’其中進行該第一加熱處理來去除包含在該非晶氧化物 半導體層中的氫或水分。 11. 根據申請專利範圍第7項之半導體裝置的製造方 法，其中該氧化矽膜包括含有與結晶狀態的氧化矽的化學 計量組成比相比過剩的氧的區域。 ί：». 1 -93- 201239997 12.根據申請專利範圍第7項之半導體裝置的製造方 法，還包括如下步驟： 在該非晶氧化物半導體層與該氧化鋁膜之間形成氧化 物絕緣膜。 1 3 .根據申請專利範圍第7項之半導體裝置的製造方 法，其中以不暴露於大氣的方式連續形成該氧化矽膜及該 非晶氧化物半導體層。 14. 根據申請專利範圍第7項之半導體裝置的製造方 法，其中該非晶氧化物半導體層包含三元金屬氧化物。 15. —種半導體裝置的製造方法，包括如下步驟： 形成氧化矽膜； 在該氧化矽膜上形成非晶氧化物半導體層； 形成接觸於該非晶氧化物半導體層的源極電極層及汲 極電極層； 在該非晶氧化物半導體層上形成氧化鋁膜；以及 在形成該氧化鋁膜之後，對該非晶氧化物半導體層進 行加熱處理，來形成包括通道形成區的氧化物半導體層， 其中’該非晶氧化物半導體層包括含有與結晶狀態的 氧化物半導體的化學計量組成比相比過剩的氧的區域。 16. 根據申請專利範圍第15項之半導體裝置的製造方 法’其中進行該加熱處理來使該非晶氧化物半導體層的一 部分晶化’並且形成氧化物半導體層，該氧化物半導體層 包含具有與它的表面大致垂直的c軸的結晶。 17. 根據申請專利範圍第15項之半導體裝置的製造方 -94- 201239997 法，其中該氧化矽膜包括含有與結晶狀態的氧化矽的化學 計量組成比相比過剩的氧的區域》 18. 根據申請專利範圍第15項之半導體裝置的製造方 法，還包括如下步驟： 在該非晶氧化物半導體層與該氧化鋁膜之間形成氧化 物絕緣膜。 19. 根據申請專利範圍第15項之半導體裝置的製造方 法’其中以不暴露於大氣的方式連續形成該氧化矽膜及該 非晶氧化物半導體層。 20. 根據申請專利範圍第15項之半導體裝置的製造方 法，其中該非晶氧化物半導體層包含三元金屬氧化物。 21. —種半導體裝置的製造方法，包括如下步驟： 形成氧化矽膜： 在該氧化矽膜上形成非晶氧化物半導體層； 對該非晶氧化物半導體層進行第一加熱處理； 形成與該非晶氧化物半導體層接觸的源極電極層及汲 極電極層； 在進行該第一加熱處理之後，在該非晶氧化物半導體 層上形成氧化鋁膜：以及 在形成該氧化鋁膜之後，對該非晶氧化物半導體層進 行第二加熱處理，來形成包括通道形成區的氧化物半導體 層， 其中，該非晶氧化物半導體層包括含有與結晶狀態的 氧化物半導體的化學計量組成比相比過剩的氧的區域。 η* -95- 201239997 22. 根據申請專利範圍第21項之半導體裝置的製造方 法，其中進行該第二加熱處理來使該非晶氧化物半導體層 的一部分晶化，並且形成氧化物半導體層，該氧化物半導 體層包含具有與它的表面大致垂直的c軸的結晶》 23. 根據申請專利範圍第21項之半導體裝置的製造方 法，其中以比該第一加熱處理的溫度高的溫度進行該第二 加熱處理。 24. 根據申請專利範圍第21項之半導體裝置的製造方 法，其中進行該第一加熱處理來去除包含在該非晶氧化物 半導體層中的氫或水分。 25. 根據申請專利範圍第21項之半導體裝置的製造方 法，其中該氧化矽膜包括含有與結晶狀態的氧化矽的化學 計量組成比相比過剩的氧的區域。 26. 根據申請專利範圍第21項之半導體裝置的製造方 法，還包括如下步驟： 在該非晶氧化物半導體層與該氧化鋁膜之間形成氧化 物絕緣膜。 27. 根據申請專利範圍第21項之半導體裝置的製造方 法，其中以不暴露於大氣的方式連續形成該氧化矽膜及該 非晶氧化物半導體層。 28. 根據申請專利範圍第21項之半導體裝置的製造方 法，其中該非晶氧化物半導體層包含三元金屬氧化物。 -96-
TW101107166A 2011-03-11 2012-03-03 半導體裝置的製造方法 TWI521612B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011054815 2011-03-11

Publications (2)

Publication Number Publication Date
TW201239997A true TW201239997A (en) 2012-10-01
TWI521612B TWI521612B (zh) 2016-02-11

Family

ID=46795941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107166A TWI521612B (zh) 2011-03-11 2012-03-03 半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US8753928B2 (zh)
JP (3) JP6027320B2 (zh)
KR (2) KR20120104098A (zh)
CN (1) CN102683197B (zh)
TW (1) TWI521612B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768279B2 (en) 2013-04-29 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI637525B (zh) * 2012-11-20 2018-10-01 三星顯示器有限公司 顯示裝置
TWI729249B (zh) * 2017-01-11 2021-06-01 日商愛發科股份有限公司 成膜方法及真空處理裝置
TWI790911B (zh) * 2014-07-03 2023-01-21 晶元光電股份有限公司 光電元件
US11908975B2 (en) 2014-07-03 2024-02-20 Epistar Corporation Optoelectronic device and method for manufacturing the same

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI541904B (zh) * 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9117920B2 (en) * 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20140072679A (ko) * 2012-12-05 2014-06-13 삼성디스플레이 주식회사 박막 트랜지스터
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI677193B (zh) * 2013-03-15 2019-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6230253B2 (ja) * 2013-04-03 2017-11-15 三菱電機株式会社 Ｔｆｔアレイ基板およびその製造方法
JP6082912B2 (ja) * 2013-10-03 2017-02-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US20150263140A1 (en) * 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN107004602A (zh) * 2014-10-20 2017-08-01 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及显示模块
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
JP6841782B2 (ja) * 2018-03-28 2021-03-10 ヤンマーパワーテクノロジー株式会社 自律走行システム
US11444025B2 (en) * 2020-06-18 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and fabrication method thereof
CN112420520A (zh) * 2020-11-23 2021-02-26 山东华芯半导体有限公司 一种利用金属诱导半导体氧化物结晶的方法

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
JP2008270313A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5298470B2 (ja) * 2007-07-11 2013-09-25 三菱電機株式会社 半導体装置、半導体装置の製造方法
US8044464B2 (en) * 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8093136B2 (en) 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI570937B (zh) * 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130138352A (ko) 2008-11-07 2013-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011009393A (ja) * 2009-06-25 2011-01-13 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置
CN101591804B (zh) * 2009-06-26 2011-08-31 上海大学 高温液相加热晶化方法及设备
WO2011007675A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105097946B (zh) * 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR102596694B1 (ko) * 2009-10-08 2023-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102668096B (zh) * 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102117506B1 (ko) * 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5548500B2 (ja) * 2010-03-31 2014-07-16 富士フイルム株式会社 薄膜電界効果型トランジスタの製造方法
CN102959713B (zh) 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637525B (zh) * 2012-11-20 2018-10-01 三星顯示器有限公司 顯示裝置
US9768279B2 (en) 2013-04-29 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI790911B (zh) * 2014-07-03 2023-01-21 晶元光電股份有限公司 光電元件
US11908975B2 (en) 2014-07-03 2024-02-20 Epistar Corporation Optoelectronic device and method for manufacturing the same
TWI729249B (zh) * 2017-01-11 2021-06-01 日商愛發科股份有限公司 成膜方法及真空處理裝置

Also Published As

Publication number Publication date
US20120231581A1 (en) 2012-09-13
KR20190044597A (ko) 2019-04-30
US8753928B2 (en) 2014-06-17
TWI521612B (zh) 2016-02-11
JP2018061059A (ja) 2018-04-12
KR102186341B1 (ko) 2020-12-03
JP6262823B2 (ja) 2018-01-17
JP6511121B2 (ja) 2019-05-15
JP6027320B2 (ja) 2016-11-16
CN102683197A (zh) 2012-09-19
JP2012209544A (ja) 2012-10-25
KR20120104098A (ko) 2012-09-20
JP2017028300A (ja) 2017-02-02
CN102683197B (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
JP6511121B2 (ja) 記憶媒体の作製方法
JP6461392B2 (ja) 半導体装置
JP6310978B2 (ja) 半導体装置の作製方法
TWI541904B (zh) 半導體裝置的製造方法
JP6009226B2 (ja) 半導体装置の作製方法
JP6473773B2 (ja) 半導体装置の作製方法
US8884294B2 (en) Semiconductor device and method for manufacturing the same
TWI575752B (zh) 電晶體的製造方法
TWI600161B (zh) 半導體裝置的製造方法
TWI556316B (zh) 半導體裝置之製造方法
TW201214712A (en) Method for manufacturing semiconductor device
TW201203388A (en) Manufacturing method of semiconductor device
JP2011258939A (ja) 半導体装置の作製方法
TW201201259A (en) Method for manufacturing semiconductor device
TW201203549A (en) Method for manufacturing semiconductor device