201209987 六、發明說明： 【發明所屬之技術領域】 本發明係有關於以半導體裝置’特別係有關於一種以 矽通孔導通之晶片結構及其堆疊應用。 【先前技術】 隨著電子產品微小化以及高運作速度需求的增加，多 晶片組合構造逐漸廣泛地應用在各種電子裝置中。多晶 片組合構造可藉由將兩個或兩個以上之晶片組合在單一 封裝構造中，來提升系統的運作速度。此外，多晶片組 合構造可減少晶片間連接線路之長度而降低訊號延遲以 及存取時間。常見應用在多晶片組合構造的電性連接技 術，例如打線接合（Wire bonding)、使用重配置線路層與 銲球之覆晶結合（Flip-chip bonding)、金凸塊接合（G〇id to Gold interconnection，GGI)以及矽通孔（Through Silicon Via，TSV)等。 其中，以矽通孔之技術特別能達到高密度晶片堆疊與 微小尺寸封裝之要求。矽通孔之製作係先在矽基材内製 作高深寬比的貫穿孔，接著，填入一導電材料於貫穿孔 中以構成石夕通孔’並形成銲球凸塊（solder bump)K石夕基 材上’以使銲球與矽通孔中的導電材料電性連接。請參 考第1圖的多晶片堆疊組合結構，其是將複數個晶片1 j 〇 由下往上作立體堆疊。晶片H〇具有複數個貫穿之矽通 孔11 4，矽通孔1丨4内填充有導電之孔内金屬11 5以垂 直導通晶片110。複數個録球120配置在每一晶片ho 201209987 下方，然後將晶片110立體堆疊並覆晶接合至基板i 〇 上’使該些銲球120與下方晶片110之矽通孔114内的 孔内金屬1 1 5電性連接，以達成晶片11 〇之間的電性導 通。在晶片堆疊之後’晶片11 0之間必須再填入底部填 充膠130以保護銲球120。然而習知底部填充膠之形成 步驟係為在覆晶接合之後’在底部填充膠形成之前另尚 有在覆晶接合之前的焊劑塗佈、覆晶接合之後的清洗與 電漿清潔等相關製程《底部填充膠形成之時，於基板在 晶片之外周邊區域塗晝，利用底部填充膠的流動性與毛 細現象填充覆晶間隙。但利用碎通孔的多晶片堆疊結構 中’該底部填充膠13〇除了要流佈填滿晶片11〇與基板 10之間的間隙’更要流佈填充在晶片11〇與晶片110之 間的更上層間隙’然而此一習知底部填充方式運用矽通 孔的多晶片堆疊結構不但製造效率緩慢且常發生氣泡或 填充不足的情況。 經研究分析，如第1圖所示，當晶片i丨〇.立體堆疊時 會形成多層底膠間隙，距離至基板10產生一個點膠困難 之高度差’此時，底部填充膠丨30便無法以點塗方式同 時形成於多層底膠間隙内，而是逐層填充以致於浪費太 多時間’並且單憑加熱基板1 〇已無法控制底部填充膠 130之溫度’當有溫度梯度的變化或差異，毛細作用的 填充效果亦不相同，故晶片丨丨〇之間的多層底膠間隙内 容易形成空隙（v〇id)，在後續高溫測試或製造環境中空隙 會受到膨脹而爆裂’不利產品的可靠度。此外，每一晶 4 201209987 片110在運算時會產生熱能，故產生的熱應力會使晶片 110變形或翹曲，進而將應力集中到晶片110間之電性 接點處（即銲球120處）而導致斷裂。 【發明内容】 有蓉於此’本發明之主要目的係在於提供一種以矽通 孔導通之晶片結構，可達到在多個矽通孔晶片結構堆疊 之間無氣泡（Void Free)之填充效果，並可避免應力集中 於柱狀凸塊，以防止凸塊周邊脆性材料的破壞。 本發明之次一目的係在於提供一種以矽通孔導通之 晶片結構，可節省現行毛細式底部填充技術所需預留的 填入塗佈區，並可用於高密度封裝，完成極小凸塊之三 維立體封裝技術（3D IC Package)的實現。 本發明之再一目的係在於提供一種以矽通孔導通之 曰曰片結構’可提供晶片凸塊周圍高脆性材料（例如：保護 層為Low K或Ultra Low K材料）的完整保護。 本發明之再一目的係在於提供一種以矽通孔導通之 晶片結構，簡化現行毛細式底部填充技術需焊劑塗佈、 清洗、電漿清潔之相關製程而可達到製程簡化之功效。 本發明的目的及解決其技術問題是採用以下技術方 案來實現的。本發明揭示一種以矽通孔導通之晶片結 構，主要包含一晶片、複數個柱狀凸塊、一具有填充材 之底部填充膠層以及一自焊性透明膠材。該晶片係具有 —主動面、一相對之一背面以及複數個設置於該主動面 之銲墊，該晶片更具有複數個貫穿之矽通孔，該些矽通 5 201209987 孔係對準於該些銲墊。該些柱狀凸塊係設置於該些矽通 孔而突出於該背面》該底部填充膠層係形成於該晶片之 該背面’並具有一適當厚度，使該些柱狀凸塊之接合端 部係外露突出於該底部填充膠層。該自焊性透明膠材係 設置於該些銲墊上。 本發明的目的及解決其技術問題還可採用以下技術 措施進一步實現。 在前述的晶片結構中，該自焊層透明膠材係可更全面 形成於該主動面上〇 在刚述的晶片結構中，可另包含有一保護層，係形成 於該主動面，該保護層係具有複數個顯露該些銲墊之開 孔’並且該自焊層透明膠材係填滿該些開孔。 在刖述的晶片結構中，該背面係可經晶背研磨，使該 底部填充膠層具有不小於該晶片之三分之一厚度之支撑 厚度。 • 本發明還揭示適用於前述的一種多晶片堆疊組合構 這，包含.一基板以及複數個如前述之以矽通孔導通之 晶片結構。該些晶片結構係設於該基板上，該些晶片結 構係相互堆疊，其中一位於上方之晶片結構之該些柱狀 凸塊係穿過另一位於下方之晶片結構之該自焊性透明膠 材並接合至該位於下方之晶片結構之該些銲墊，並且該 位於上方之晶片結構之該底部填充膠層與該位於下方之 晶片結構之該自焊性透明膠材係無氣泡填滿相鄰晶片之 間隙。 201209987 由以上技術方案可以看出，本發明之以石夕通孔導通之 晶片結構及其堆疊應用，具有以下優點與功效： 一、 可藉由柱狀凸塊、具有填充材之底部填充膠層以及 自焊性透明膠材之特殊組合關係作為其中之一技術 手段，藉由柱狀凸塊穿過另一位於下方之晶片结構 之自焊性透明膠材並接合至位於下方之晶片結構之 銲墊，自焊性透明膠材用以多晶片結構堆疊時避免 底部填充膠層之填充材流動到銲墊上而阻礙柱狀凸 塊結合’並有利於柱狀凸塊對銲墊之接合，並可與 底部填充膠層結合，藉以達到在多個矽通孔晶片結 構堆疊之間無氣泡（Void Free)之填充效果，並可避 免應力集中於柱狀凸塊，以防止凸塊周邊脆性材料 的破壞。 二、 可藉由將具有填充材之底部填充膠層預先形成於晶 片之背面作為其中之一技術手段，可節省現行毛細 式底部填充技術所需預留的填入塗佈區，並可用於 高密度封裝’完成極小凸塊之三維立體封裝技術（3D IC Package)的實現」 三、 可藉由將具有填充材之底部填充膠層預先形成於晶 片之背面作為其中之一技術手段，可提供晶片凸塊 周圍高脆性材料（例如··保護層為L〇w κ或mtra L〇w K材料）的完整保護，習知毛細式底部填充技術是在 晶片完成覆晶接合後才以予填入，但在覆晶接合後 而尚未填入膠材前，所有應力將集中於晶片的凸塊 7 201209987 周圍’而晶片表面的脆性材料即有可能於此時產生 破壞，故此填充技術能大幅降低（改善）此破壞之問 題。
可藉由柱狀凸塊、具有填充材之底部填充膠層以及 自焊性透明膠材之特殊組合關係作為其中之一技術 手&，藉由柱狀凸塊穿過另一位於下方之晶片結構 之自焊性透明膠材並接合至位於下方之晶片結構之 銲墊，可避免其他晶圓級模封技術的填充物（filler) 被捕捉入（Trap)接點的問題。 五、 可藉由柱狀凸塊、具有填充材之底部填充膠層以及 自焊性透明膠材之特殊組合關係作為其中之一技術 手段’藉由柱狀凸塊穿過另一位於下方之晶片結構 之自焊性透明膠材並接合至位於下方之晶片結構之 銲塾，簡化現行毛細式底部填充技術需焊劑塗佈、 清洗、電漿清潔之相關製程而可達到製程簡化之功 效0 六、 可藉由具有填充材之底部填充膠層形成於晶片之背 面’並具有一適當厚度作為其中之一技術手段，籍 由具有填充材之底部填充膠提供一支撐硬度，可避 免晶片產生變形或翹曲，進而避免柱狀凸塊產生斷 裂’提升接合品質。此外’可降低後續晶片與基板 於組裝後因熱膨脹係數不匹配所引發應力造成變形 或輕曲。 七、 可藉由自焊性透明膠材與柱狀凸塊之特殊組合關係[s] 8 201209987 作為其中之一技術手段，由於自焊性透明膠材具有 自焊性（Self-fluxing)的效果，且具可見光之穿透 性，利用外露之柱狀凸塊與基板之内接墊/或下方晶 片結構之銲墊作為對位校正圖形，而可輕易準確對 位0 【實施方式】 以下將配合所附圖示詳細說明本發明之實施例，然應 注意的是，該些圖示均為簡化之示意圖，僅以示意方法 _ 來說明本發明之基本架構或實施方法，故僅顯示與本案 有關之元件與組合關係，圖中所顯示之元件並非以實際 實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例 與其他相關尺寸比例或已誇張或是簡化處理，以提供更 清楚的描述。實際實施之數目、形狀及尺寸比例為一種 選置性之設計，詳細之元件佈局可能更為複雜。 依據本發明之第一具體實施例，—種以矽通孔導通之 • 晶片結構舉例說明於第2圖之截面示意圖與第3圖在晶 圓階級之截面示意圖。該晶片結構2〇〇主要包含一晶片 210、複數個柱狀凸塊220、一具有填充材之底部填充膠 層230以及一自焊性透明膠材240。 如第2圖所示，該晶片21〇係具有一主動面2ιι、一 相對之一背面212以及複數個設置於該主動面2ιι之銲 墊213。該晶片210之材質係可為矽砷化鎵或其它半 導體材質。該主動面211上係設有各式積體電路元件並 可電性連接至該些鋅墊213。該些銲墊213係為連接積 201209987 體電路之對外端點，可由莫雷么鹿u^ j田等電金屬材質所製成，例如鋁、 銅、鋁合金與銅合金之中的任一。此外，該些銲墊213 係可選擇性設置於該晶片210之該主動面2ιι之單一侧 邊、兩對應側邊、四周側邊或是中央位置。在本實施例 中，如第2圖所示，該些銲墊213係位於該晶片21〇之 兩相對側邊。 並且，該晶片210更具有複數個貫穿之矽通孔214, 該些矽通孔214係對準於該些銲墊213。具體而言該 些矽通孔214係由該背面212縱向貫穿至該主動面211， 故可減少習知在晶背上的重配置線路層（redistributi〇n layer，RDL)的製作，但該些矽通孔214較佳地可不貫穿 垂直對應之該些銲墊213’以利孔内金屬層的電鍍形 成。該些矽通孔2 1 4係可藉由雷射鑽孔、反應性離子蝕 刻或是微影成像技術結合化學或電漿蝕刻據以形成。較 佳地’在該些矽通孔214的内壁上可以化學氣相沉積法 (Chemical Vapor Deposition，CVD)或自我氧化方式形成 一絕緣層（圖未繪出）以防止電流洩漏。 該些柱狀凸塊220係設置於該些矽通孔214而突出於 該背面212。並且，該具有填充材之底部填充膠層230 係形成於該晶片210之該背面212,並具有一適當厚度， 使該些柱狀凸塊220之接合端部221係外露突出於該底 部填充膠層2 3 0，以利後續之外部接合。上述所稱之「適 當厚度」係指該底部填充膠層230之厚度（即該底部填充 膠層230之外表面至該背面212之距離）係小於該些柱狀 10 201209987 凸塊220突出於該背面212之高度，通常約15至6〇微 米’配合填充材的成份使該底部填充膠層23〇具備一支 禮晶片並且與晶片之熱膨脹係數相匹配之效果β在一較 佳型態中’如第2圖所示，該些柱狀凸塊22〇係直接設 置於該些矽通孔214内並且更突出於該背面212與該底 部填充膠層230而使得該些接合端部221呈現外露之狀 態’即可使該些柱狀凸塊220突出狀一體形成於該些矽 通孔214内，免去額外填充孔内金屬於該些矽通孔214 ® 内再形成突出之柱狀凸塊之步驟。以下簡述該些柱狀凸 塊220之可能形成步驟，不限定地，亦可使用其他已知 之方法，使該些柱狀凸塊220之接合端部22 1外露突出 於該底部填充膠層230。首先，該晶片11〇之該背面212 係可經晶背研磨至例如30 μ m〜1 00 " in的厚度後，對準 於該些銲墊213形成該些矽通孔214，再於該背面212 以曝光（exposing)、顯影（developing)方式形成一具有複 φ 數個開口之光阻層（圖未繪出），且光阻層之開口係對準 於該些矽穿孔214。之後，於該些矽通孔214内設置該 些柱狀凸塊220並突出於該背面212，可直至與光阻層 齊高。之後，以去光阻（photoresist stripping)方式移除該 光阻層。之後，可以旋轉塗佈（spin coating)、印刷 (print)、喷墨式（inkjet)、層壓（lamination)、浸潤式（dip) 或點膠（dispense)方式，將該底部填充膠層230形成於該 晶片210之該背面212，並使得該些接合端部221呈現 外露之狀態，可減少該底部填充膠層230之塗施用量或 201209987 可另利用#刻方式降低該底部填充膠層230之厚度，以 使該些柱狀凸塊220之接合端部221.外露突出於該底部 填充膠層230。具體而言，該些柱狀凸塊22〇係可為高 溫銲料、燒結金屬、電鍍金屬或是其它導電材料。在本 實施例中，該些柱狀凸塊220係可為銅柱，可利用電鍍 形成，例如運用於晶圓級的凸塊製作技術而得。利用該 晶片結構200在完成覆晶之前即以該底部填充膠層230 包覆該些柱狀凸塊220之中間柱段，可提供該些柱狀凸 塊220曝露於環境中的保護，避免氧化或在後續製程中 碰撞產生損傷，且可節省現行毛細式底部填充技術所需 預留的填入塗佈區，並可用於高密度封裝，完成極小凸 塊之二維立體封裝技術（3D ic package)的實現。此外， 可提供晶片凸塊周圍高脆性材料（例如：保護層為L〇w K、Ultra L〇WK材料）的完整保護，相對於習知現行毛細 式底部填充技術是在晶片完成覆晶接合的堆疊之後才予 以填入無填充材之底部填充膠材，但在覆晶接合之後與 填入底部填充膠材之前，所有應力將集中於晶片的凸塊 周圍’而晶片表面的脆性材料（包含保護層）即有可能於 此時產生破壞’故本發明之晶圓階級底部填充技術能大 幅降低（改善）此破壞之問題。 詳細而言，該底部填充膠層23〇係為絕緣物質，例如 聚酿亞胺（polyimides)、環氧樹脂（epoxy)之膠層。並且， 該底部填充膠層230係具有無機填充材（in〇rganic filler)’作為可降低熱膨脹係數與增加晶片支撐強度的絕 [S] 12 201209987 緣材料，呈顆粒狀態，其中填充材可例如為矽（siliea)、 —氧化梦（fumed silica)、氧化銘（alumina)、二氧化鈦 (titanium dioxide)、玻璃纖維（glass fibers)、其他類似的 無機填料或其混合物。填充材佔該底部填充勝層230的 比例可為10至80 wt%，較佳是為50至70 wt%。故該 底部填充膠層23 0具有填充材，可提供一不會使晶片麵 曲之支撐硬度。較佳地，該背面212係可經晶背研磨使 該底部填充膠層230具有不小於該晶片210之三分之一 厚度之支撐厚度，可避免該晶片210產生變形或趣曲， 進而避免該些柱狀凸塊220產生斷裂，提升接合品質。 此外’可降低後續該晶片2 1 0與基板於組裝後因熱膨脹 係數不匹配所引發應力造成變形或翹曲。 該自焊性透明膠材240係設置於該些銲墊213上。詳 細而吕’如第2圖所不’該晶片結構200中可另包含有 一保護層（passivation layer)250 ’該保護層250係形成於 該主動面211’用以保護在該主動面211的積體電路， 並達到絕緣處理。該保護層2 5 0係具有複數個顯露該些 銲墊213之開孔251，並且該自焊層透明膠材240係填 滿該些開孔2 5 1，即在一實施例中該自焊層透明膠材2 4 0 係可僅填滿該些銲墊213上之該些開孔251而不須全面 形成於該主動面211上’可經過一圖案化（patterning)製 程而形成。該自焊性透明膠材 240具有自焊性 (Self-fluxing)的效果’即在迴焊溫度時該自焊性透明膠 材240能活化該些柱狀凸塊220之接合端部221與該些 13 201209987 銲墊2 1 3之金屬表面，以利 材240具有可見光之穿透性 度可約為1〜l〇em，有利於 方晶片之對應銲墊2 1 3。 焊接。並且該自焊性透明膠 ，但不具填充料，其塗施厚 該些柱狀凸塊220對準於下 詳細而言，如第3圖所示，晶片堆疊的製程可在晶圓 階級（wafer leve⑽執行，並可在晶圓I級時即進行複數 個晶片結構200的堆疊，即利用晶圓接合（wafer bonding) 之方式’ ilf尚未切割成個別晶片之二半導體晶圓相互結 合後，再對準晶圓的切割線201將連結後之該兩晶圓= 割（sawing)，使成為複數個呈堆疊狀態之晶片結構， 而可具有大量生產與簡化製程的功效。 或者，如第3與4圖所示，當多個晶片結構2〇〇欲呈 立體堆疊而為多晶片堆疊組合構造時，該些晶片結構 200係設於一基板20上，該些晶片結構2〇〇係可往上相 互堆疊，以達到較高之容量或達到較多之功能應用。其 中’位於上方之晶片結構2〇〇之該些柱狀凸塊22〇係穿 過另一位於下方之晶片結構2〇〇之該自焊性透明膠材 240並接合至該位於下方之晶片結構2〇0之該些銲墊 213’並且該位於上方之晶片結構2〇〇之該底部填充膠層 230與該位於下方之晶片結構2〇〇之該自焊性透明膠材 240係無氣泡填滿相鄰晶片2丨〇之間隙。該自焊性透明 膠材240係用以多晶片結構2〇〇堆疊時避免該底部填充 膠層230之填充材流動到該些銲墊213上而阻礙該些柱 狀凸塊220結合，並有利於該些柱狀凸塊220對該些銲 . -[S] 14 201209987 塾213之禪接’並可與該底部填充膠層230結合，藉以 達到在多個矽通孔晶片結構200堆疊之間無氣泡之填充 效果，尤其是用於極小凸塊高度、極小凸塊間距、晶片 凸塊接腳數甚多或凸塊佈局複雜其優勢更為明顯。此 外，可避免其他晶圓級模封技術的填充物（fiUer)被捕捉 入（Trap)接點的問題。另外，由於本發明之該自焊性透 明膠材240係可填滿相鄰晶片21〇之間的間隙而無須清 洗故可達到省略習知普行毛細式底部填充技術需焊劑 塗佈、肩洗、電漿清潔之相關製程，進而達到製程簡化 之功效。 詳細而s ’如第4圖所示’可將多個晶片結構2〇〇逐 一對準所提供的該基板2〇，該基板2〇例如為一印刷電 路板，該基板20之一上表面21上形成有複數個内接墊 25,該些内接墊25係可由導電金屬材質，如鋁、銅、 鋁合金與銅合金之中的任一者所製成，作為基板電路的 輸出/輸入接點。該些内接墊25上係以一防焊層（s〇lder maSk)23作隔離，例如為一焊料罩幕，該防焊層23係 具有複數個防焊層開口 24以使該些内接墊25僅曝露出 一部份的表面。另一自焊性透明膠材3〇係設置於該些 内接墊25上。在一較佳型態中，該自焊性透明膠材 係可填滿顯露該些内接墊25之該些防焊層開口 24。在 此實施例中，該些晶片結構2〇〇係以主動面朝上的方 式，以該些晶片結構200上形成的該些柱狀凸塊22〇對 準該基板20的該些内接墊25上之該自焊性透明膠材 15 201209987 30’進而達到堆疊時避免該底部填充膠層230之填充材 流動到該些内接墊25上而阻礙該些柱狀凸塊220結 合，有利於強化該些柱狀凸塊220對該些内接塾25之 焊接結合力’並可與該底部填充膠層23〇結合，藉以達 到晶片與基板接合間無氣泡之填充效果，並可降低該些 柱狀凸塊220產生斷裂之機率。可在多個晶片結構2〇〇 完成堆疊黏合之後，再一次迴焊結合，不需要逐層堆疊 迴焊。此外’由於該自焊性透明膠材24〇與3〇具有自 焊性（Self-fluxing)的效果’且具可見光之穿透性，故利 用該些外露之柱狀凸塊220與該基板20之該些内接墊 25 /或下方晶片結構200之該些銲塾213作為對位校正 圖形，而可輕易地達到準確對位之效果。 如第5圖所示’在封裝應用時，多晶片堆疊組合構造 方式可為並排式（side-by-side type)和堆疊型式 (stack-type)，以可設置更多的晶片結構2〇〇。此外，可 以一封膠體40’例如環氧模封化合物（Ep〇xy Molding
Compound，EMC) ’ 以轉移成形方式（transfer molding) 覆蓋於該基板20之該上表面21並包覆該些晶片結構 200，使其免受外力、溼氣或其他物質的破壞和腐蝕。 在該基板20之一下表面22上形成有複數個外接墊26, 該些外接墊26可設置有複數個銲球50,經由該基板20 之線路結構、該些柱狀凸塊220以及該些妙通孔214電 性連接至該些晶片結構200，以供對外表面接合。 依據本發明之第二具體實施例，另一種以石夕通孔導通 16 201209987 之晶片結構說明於第6圖之截面示意圖。其中與第一實 施例相同的主要元件將以相同符號標示，並具備相同的 基本功效’不再予以贅述。該晶片結構3〇〇主要包含一 晶片210、複數個柱狀凸塊22〇、一具有填充材之底部 填充膠層230以及一自焊性透明膠材24〇。 在本實施例中’該些矽通孔214内係可預先塞滿複數 個孔内金屬315，該些孔内金屬315之材質係可為導電 φ 材料，例如銲料、含鋼導電膏、銀膠或導電油墨等等， 其係可利用壓模成形、填充灌注或電鍍等方法形成。之 後’再將該些柱狀凸塊220形成在該些孔内金屬315之 開放端面，以及將該底部填充膠層230形成於該晶片210 之該背面2 1 2。 此外’如第6圖所示’在本實施例中，該自焊層透明 膠材240係除了能覆蓋該些鲜塾213，可更全面形成於 該晶片210之該主動面211上。當多個晶片結構3〇〇呈 癱立體堆疊而為多晶片堆疊組合構造時，晶片2 1 0間係具 有雙層膠材（即底部填充膠層23〇與自焊性透明膠材 240) ’可增強晶片結構3〇〇間之接合力，並同樣具有避 免該底部填充膠層230之填充材流動到該些銲墊213上 而阻礙該些柱狀凸塊220結合，並有利於該些柱狀凸塊 22 〇對該些銲墊213之焊接，並可與該底部填充膠層230 結合’藉以達到在多個矽通孔晶片結構3〇〇堆疊之間無 鐵^包之填充效果’並可避免應力集中於該些柱狀凸塊 22〇 ’以防止該些柱狀凸塊22〇周邊脆性材料的破壞。在[^ 17 201209987 本實施例中，可由該自焊層透明膠材24〇提供較大晶片 黏著力，該底部填充膠層230的黏著力可以降低，而填 入更多填充材。 以上所述，僅是本發明的較佳實施例而已並非對本 發明作任何形式上的限制，雖然本發明已以較佳實施例 揭露如上，然而並非用以限定本發明，任何熟悉本項技 術者’在不脫離本發明之技術範圍内，所作的任何簡單 修改、等效性變化與修飾，均仍屬於本發明的技術範圍 内。 【圖式簡單說明】 第1圖：一種習知多晶片堆疊組合構造之截面示意圖。 第2圖：依據本發明之第一具體實施例的一種以矽通孔 導通之晶片結構之截面示意圖。 第3圖：依據本發明之第一具體實施例的晶#結構在晶 圓階級晶片堆疊型態之戴面示意圖。 第4圖.依據本發明之第一具體實施例的多個晶片結構 堆疊在一基板上之截面示意圖。 第5圖：依據本發明之第一具體實施例的由多個晶片結 構堆疊成之多晶片堆疊組合構造之截面示意 圖。 第6圖’依據本發明之第二具體實施例的另一種以石夕通 孔導通之晶片結構之截面示意圖。 【主要元件符號說明】 10 基板 18 201209987
20 基板 21 上 表 面 22 下 表 面 23 防 焊 層 24 防 焊 層 開口 25 内 接 墊 26 外 接 墊 30 白 焊 性 透明 膠材 40 封 膠 體 50 銲 球 110 晶 片 114 矽 通孔 115 孔 内 金 120 銲 球 130 底 部 填 充膠 200 晶 片 結 構 201 切 割 線 210 晶 片 211 主 動 面 212 背 面 213 銲 墊 214 矽 通 孔 220 柱 狀 凸 塊 221 接 合端 部 230 底 部 填 充膠 層 240 白 焊 性 透明 膠材 250 保 護 層 251 開 孔 300 晶 片 結 構 315 孔 内 金 屬 m 19