CN103367282A - 半导体芯片与封装结构以及其形成方法 - Google Patents
半导体芯片与封装结构以及其形成方法 Download PDFInfo
- Publication number
- CN103367282A CN103367282A CN2012100999609A CN201210099960A CN103367282A CN 103367282 A CN103367282 A CN 103367282A CN 2012100999609 A CN2012100999609 A CN 2012100999609A CN 201210099960 A CN201210099960 A CN 201210099960A CN 103367282 A CN103367282 A CN 103367282A
- Authority
- CN
- China
- Prior art keywords
- protruding block
- substrate
- silicon
- chip
- patterned layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明公开了一种半导体芯片，包含基底、穿硅通孔、上凸块以及下凸块。基底具有上表面以及相对于上表面的下表面。穿硅通孔设置于基底中，贯穿上表面以及下表面。上凸块设置于上表面上，并与穿硅通孔电性连接。下凸块设置于下表面上，并与穿硅通孔电性连接。图案化层设置于上凸块上，图案化层具有开孔，且开孔与下凸块的宽度相同。本发明另外还提供了一种封装结构与其形成方法。
Description
技术领域
本发明是涉及一种半导体芯片与封装结构以及其形成方法，特别来说，是涉及了一种可以避免填充材料不均匀与空洞形成的方法。
背景技术
在现代的资讯社会中，由集成电路(integrated circuit，IC)所构成的微处理系统早已被普遍运用于生活的各个层面，例如自动控制的家电用品、行动通讯设备、个人计算机等，都有集成电路的使用。而随着科技的日益精进，以及人类社会对于电子产品的各种想象，使得集成电路也往更多元、更精密、更小型的方向发展。
一般所称集成电路，是通过现有半导体工艺中所生产的晶粒(die)而形成。制造晶粒的过程，是由生产一晶圆(wafer)开始：首先，在一片晶圆上区分出多个区域，并在每个区域上，通过各种半导体工艺如沉积、光刻、蚀刻或平坦化工艺，以形成各种所需的电路路线。然后，在进行一般的测试步骤以测试内部元件是否能顺利运作。接着，再对晶圆上的各个区域进行切割而成各个晶粒，并加以封装成芯片(chip)，最后再将芯片电连至一电路板，如一印刷电路板(printed circuit board，PCB)，使芯片与印刷电路板的接脚(pin)电性连结后，便可执行各种程式化的处理。
为了提高芯片功能与效能，增加集成度以便在有限空间下能容纳更多半导体元件，相关厂商开发出许多半导体晶片的堆叠技术，包括了覆晶封装(flip-chip)技术、多晶片封装(multi-chip package，MCP)技术、封装堆叠(package on package，PoP)技术、封装内藏封装体(package in package，PiP)技术等，都可以通过晶片或封装体间彼此的堆叠来增加单位体积内半导体元件的集成度。近年来又发展一种称为穿硅通孔(through silicon via，TSV)的技术，可促进在封装体中各芯片间的内部连结(interconnect)，以将堆叠效率进一步往上提升。
然而，在现有的封装技术中，利用穿硅通孔来堆迭封装的结构，仍面临着许多问题。请参考图1，所示为公知技术中利用穿硅通孔来进行立体堆叠示意图。如图1所示，公知的立体封装中是用来堆叠芯片100与芯片102，其中芯片102具有穿硅通孔104。通过重布线路层(redistribution layer，RDL)106、接触垫108、焊垫109与接触垫110，芯片102可与下方的芯片100进行电连接。同时，芯片102与芯片100之间也会注入绝缘的填充材料(underfill)112，而完成封装的结构。然而，由于现有封装尺寸持续要求微小化，芯片100与芯片102之间的距离的标准约在15微米至20微米之间，甚至更小。习知例如是通过毛细现象而注入填充材料112的方法不仅费时费工，也常常会遇到例如填充情况不均匀或容易产生空洞(void)等缺陷。
发明内容
因此，本发明提供了一种半导体芯片与封装结构，以及其形成方法，以克服前述问题。
根据本发明的一个实施方式，本发明提供了一种半导体芯片，包含基底、穿硅通孔、上凸块以及下凸块。基底具有上表面以及相对于上表面的下表面。穿硅通孔设置于基底中，贯穿上表面以及下表面。上凸块设置于上表面上，并与穿硅通孔电性连接。下凸块设置于下表面上，并与穿硅通孔电性连接。图案化层设置于上凸块上，图案化层具有开孔，且开孔与下凸块的宽度相同。
根据本发明的另外一个实施方式，本发明还提供了一种半导体封装结构，包含至少两个前述的半导体芯片，其中一个芯片的下凸块会嵌合在另外一个芯片的图案化层的开孔中。
根据本发明的另外一个实施方式，本发明提供了一种形成半导体芯片的方法。首先提供基底，具有上表面以及相对于上表面的下表面。接着在基底的上表面上形成上凸块，以及在基底中形成穿硅通孔，其中穿硅通孔贯穿上表面以及下表面，且电性连接上凸块。然后在基底的所述上凸块上形成图案化层，图案化层具有开孔。最后在基底的上表面上形成下凸块，其中下凸块电性连接穿硅通孔，且开孔与下凸块的宽度相同。
根据本发明的另外一个实施方式，本发明还提供了一种形成半导体封装 结构的方法。首先以前述方法形成至少两个半导体芯片后，将其中一个芯片的所述下凸块嵌合在另外一个芯片的所述图案化层的所述开孔中。
本发明所提供的半导体芯片以及封装结构，是通过将图案化光敏层的开孔与下凸块的宽度一致，因此进行堆叠封装时，两个芯片可以完美的嵌合。如此一来，本发明不需要额外再形成填充材料，也从而避免了填充材料容易有空洞或不均匀等的缺陷。
附图说明
图1为公知技术中利用穿硅通孔来进行立体堆叠示意图。
图2至图7，所示为本发明形成封装结构的步骤示意图。
图8所示为本发明芯片堆叠的示意图。
其中，附图标记说明如下：
100 芯片 308 接触垫
102 芯片 310 阻障层
104 穿硅通孔 312 上凸块
106 重布线路层 314 图案化光敏胶
108 接触垫 315 开孔
109 焊垫 316 粘胶
110 接触垫 318 载板
112 填充材料 320 第三表面
300 基底 322 绝缘层
302 第一表面 324 下凸块
304 第二表面 326 半导体芯片
306 导电层 326a 半导体芯片
307 穿硅通孔 326b 半导体芯片
具体实施方式
为使本发明所属技术领域的技术人员能进一步了解本发明，以下的说明举出了本发明几个优选实施方式，并配合附图与说明，以详细说明本发明的内容及所欲实现的效果。
请参考图2至图7，所示为本发明形成封装结构的步骤示意图。首先提供一基底300，例如是硅基底(silicon substrate)、外延硅基底(epitaxial silicon substrate)、硅锗半导体基底(silicon germanium substrate)、碳化硅基底(silicon carbide substrate)或硅覆绝缘(silicon-on-insulator，SOI)。基底300具有一第一表面302以及一第二表面304。于本发明优选实施例中，第一表面302例如是基底300的有源面(active surface)，而第二表面304例如是基底300的背面(back surface)。基底300厚度大体上为700至1000微米(micro meter)，但并不以此为限。然后，在基底300的有源面302上形成一导电层306，其深入基底300中，例如具有50至100微米的深度。形成导电层306的方法例如先在基底300的第一表面302上以光刻蚀刻工艺形成一开孔(图未示)，然后在开孔中填入导电材料例如金属铜。于本发明的一个实施例中，在填入导电材料之前，还可以先在开孔的表面上形成一个绝缘层，或是其他的屏蔽材料。
接着如图3所示，在基底300的第一表面302上形成一接触垫308以及位于接触垫308上的一阻障层(passivation layer)310，其中接触垫308会电性连接导电层306，且阻障层310会暴露出部份的接触垫308。而于本发明其他实施例中，形成接触垫308之前，也可以在接触垫308以及导电层308之间形成其他的半导体结构，例如可以在基底300的第一表面302上形成金氧半导体晶体管(metal oxide semiconductor transistor，MOS transistor)，或是金属内连线系统(metal interconnection system)，优选来说，导电层306会通过金属内连线系统与金氧半导体晶体管电性连接，或是和接触垫308连接。在形成上述的接触垫308与阻障层310之后，接着在第一表面302的一侧上形成上凸块312，其中上凸块312会电性连接接触垫308。
如图4所示，在上凸块312上形成一个图案化光敏胶(photosensitive epoxy)314，其中图案化光敏胶314具有一开孔315，且开孔315的宽度大体上为W1。于本发明优选的实施方式中，图案化光敏胶314的材质具有光敏性的官能基，且能够通过加热的方式来固化。形成图案化光敏胶314的方式例如，先在基底300的第一表面302上全面形成一光敏胶(图未示)，然后进行一 光刻工艺，以在光敏胶上形成开孔315。最后，进行一部份固化(partial curing)步骤，例如以第一温度对图案化光敏胶314进行固化，使得图案化光敏胶314呈现部份固化或半固化的状态。半固化的图案化光敏胶314在后续的步骤中还可以软化，而重新再进行完全固化的工艺。
如图5所示，将基底300粘附至一载板318。更详细来说，是通过一粘胶316将基底300的第一表面302的一侧粘附至载板318上。于本发明的其他实施方式，也可能通过其他的方式，例如胶带的方式来将基底300固定在载板318上。
如图6所示，从基底300第二表面304的一侧进行一薄化工艺。例如进行一蚀刻工艺或是化学机械抛光工艺(chemical mechanical polish，CMP)工艺或两者的组合，以将基底300薄化至暴露出导电层306。此时第二表面302形成了第三表面320，而导电层306则贯穿了基底300的第一表面302以及第三表面320而形成了穿硅通孔(through silicon via，TSV)307。后续，形成下凸块324以及绝缘层322于基底300的第三表面320，其中下凸块324会电性连接穿硅通孔307，且下凸块324和开孔315的宽度相同，即同样具有宽度W1。
如图7所示，将基底300自载板318上分离。后续，可以进行例如晶圆切割(dicing)等的步骤，以形成多个半导体芯片，而完成本发明的结构。如图7所示，本发明的半导体芯片326包含基底300、穿硅通孔307、接触垫308、阻障层310、上凸块312、图案化光敏胶314、下凸块324以及绝缘层322。其中基底300具有第一表面302以及相对于第一表面302的第三表面320。穿硅通孔设置于基底300中并贯穿第一表面302以及第二表面320。上凸块312设置于第一表面302上并与穿硅通孔307电性连接。接触垫308以及阻障层310设置于上凸块312与穿硅通孔307之间。下凸块324设置于第三表面320上，并与穿硅通孔307电性连接。本发明的其中一个特征在于，图案化光敏胶314设置于上凸块312上，其中图案化光敏胶314具有开孔315，且开孔315与下凸块324的宽度相同，即都具有宽度W1。
由于开孔315与下凸块324的宽度相同，即都具有宽度W1，因此上下芯片堆叠时，其中一个芯片的下凸块324可以嵌合在另外一个芯片的开孔315中。如图8所示，在完成了前述的半导体芯片326后，可以将两个或两个以 上的半导体芯片326进行堆叠。举例而言，可以将芯片326a与芯片326b堆叠，其中芯片326a的下凸块324a会嵌入在芯片326b图案化光敏层314b的开孔315b中，因为两者的宽度相同，因此可以完美的结合。于本发明的其中一个实施方式中，可以进行另一完全固化工艺，例如以第二温度以将图案化光敏胶314完全固化，以更加固定芯片326a与芯片326b，其中第一温度与第二温度可以相同也可以不同。大体而言，第二温度高于第一温度。如此一来，即完成本发明的封装结构。
综上而言，本发明所提供的半导体芯片以及封装结构，是通过将图案化光敏层的开孔与下凸块的宽度一致，因此进行堆叠封装时，两个芯片可以完美的嵌合。如此一来，本发明不需要额外再形成填充材料，也从而避免了填充材料容易有空洞或不均匀等的缺陷。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种半导体芯片，其特征在于，包括：
基底，具有上表面和相对所述上表面的下表面；
穿硅通孔，设置在基底中，其贯穿上表面和下表面；
上凸块，设置在上表面上，且和穿硅通孔电性连接；
下凸块，设置在下表面上，且和穿硅通孔电性连接；以及
图案化层，设置在上凸块上，图案化层具有开孔，且开孔与下凸块的宽度相同。
2.根据权利要求1所述的半导体芯片，其特征在于，还包含接触垫以及阻障层设置于所述上凸块与所述穿硅通孔间。
3.根据权利要求1所述的半导体芯片，其特征在于，所述图案化层包含光敏胶。
4.一种半导体封装结构，其特征在于，包含至少两个如权利要求1所述的半导体芯片，其中一个芯片的所述下凸块会嵌合在另外一个芯片的所述图案化层的所述开孔中。
5.一种形成半导体芯片的方法，其特征在于，包括：
提供基底，具有上表面以及相对于上表面的下表面；
在基底的上表面上形成上凸块，以及在基底中形成穿硅通孔，其中穿硅通孔贯穿上表面以及下表面，且电性连接上凸块；
在基底的上凸块上形成图案化层，图案化层具有开孔；以及
在基底的下表面上形成下凸块，其中下凸块电性连接穿硅通孔，且开孔与下凸块的宽度相同。
6.根据权利要求5所述的形成半导体芯片的方法，其特征在于，形成所述图案化层的方法包含：
在所述上凸块上形成光敏胶；
图案化光敏胶；以及
半固化光敏胶，以形成所述图案化层。
7.根据权利要求5所述的形成半导体芯片的方法，其特征在于，在形成所述下凸块之前，还包含将所述基底固定在载板上。
8.根据权利要求7所述的形成半导体芯片的方法，其特征在于，所述载板是通过粘胶而与所述上表面固定。
9.一种形成半导体封装结构的方法，其特征在于，以权利要求5的方法形成至少两个半导体芯片后，将其中一个芯片的所述下凸块嵌合在另外一个芯片的所述图案化层的所述开孔中。
10.根据权利要求9所述的形成半导体封装结构的方法，其特征在于，将其中一个芯片的所述下凸块嵌合在另外一个芯片的所述图案化层的所述开孔中的步骤，包含一热固化工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100999609A CN103367282A (zh) | 2012-04-06 | 2012-04-06 | 半导体芯片与封装结构以及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100999609A CN103367282A (zh) | 2012-04-06 | 2012-04-06 | 半导体芯片与封装结构以及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103367282A true CN103367282A (zh) | 2013-10-23 |
Family
ID=49368335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100999609A Pending CN103367282A (zh) | 2012-04-06 | 2012-04-06 | 半导体芯片与封装结构以及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103367282A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378015A (zh) * | 2012-04-20 | 2013-10-30 | 南亚科技股份有限公司 | 半导体芯片与封装结构以及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070045836A1 (en) * | 2005-08-31 | 2007-03-01 | Samsung Electronics Co., Ltd. | Stacked chip package using warp preventing insulative material and manufacturing method thereof |
| KR20110091186A (ko) * | 2010-02-05 | 2011-08-11 | 주식회사 하이닉스반도체 | 반도체 칩 및 이를 갖는 적층 반도체 패키지 |
| CN102169845A (zh) * | 2011-02-22 | 2011-08-31 | 中国科学院微电子研究所 | 一种用于三维封装的多层混合同步键合结构及方法 |
| TW201209987A (en) * | 2010-08-26 | 2012-03-01 | Powertech Technology Inc | Chip structure having TSV connections and its stacking application |
-
2012
- 2012-04-06 CN CN2012100999609A patent/CN103367282A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070045836A1 (en) * | 2005-08-31 | 2007-03-01 | Samsung Electronics Co., Ltd. | Stacked chip package using warp preventing insulative material and manufacturing method thereof |
| US20070048969A1 (en) * | 2005-08-31 | 2007-03-01 | Samsung Electronics Co., Ltd. | Stacked chip package using photosensitive polymer and manufacturing method thereof |
| KR20110091186A (ko) * | 2010-02-05 | 2011-08-11 | 주식회사 하이닉스반도체 | 반도체 칩 및 이를 갖는 적층 반도체 패키지 |
| TW201209987A (en) * | 2010-08-26 | 2012-03-01 | Powertech Technology Inc | Chip structure having TSV connections and its stacking application |
| CN102169845A (zh) * | 2011-02-22 | 2011-08-31 | 中国科学院微电子研究所 | 一种用于三维封装的多层混合同步键合结构及方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378015A (zh) * | 2012-04-20 | 2013-10-30 | 南亚科技股份有限公司 | 半导体芯片与封装结构以及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10580738B2 (en) | Direct bonded heterogeneous integration packaging structures | |
| CN103996630B (zh) | 封装半导体器件和封装器件及方法 | |
| US10636678B2 (en) | Semiconductor die assemblies with heat sink and associated systems and methods | |
| US9741689B2 (en) | 3-D package having plurality of substrates | |
| KR102007259B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| CN113330557A (zh) | 键合结构 | |
| US8455301B2 (en) | Method of fabricating stacked chips in a semiconductor package | |
| TW202129876A (zh) | 微電子裝置總成及封裝、以及相關方法及系統 | |
| TW201721819A (zh) | 藉由混合接合之半導體晶片與另一晶片的組合 | |
| CN103681374A (zh) | 封装件的制法 | |
| CN103165531B (zh) | 管芯结构及其制造方法 | |
| TWI482215B (zh) | 積體電路結構及其製造方法 | |
| TW201503298A (zh) | 半導體封裝件及其製法 | |
| KR101709029B1 (ko) | 다이 대 인터포저 웨이퍼 일차 본드를 구비한 반도체 디바이스 패키징을 위한 방법 | |
| US20240088100A1 (en) | Semiconductor assemblies with hybrid fanouts and associated methods and systems | |
| CN103367281B (zh) | 具有穿硅通孔与测试电路的半导体结构与其制作方法 | |
| CN103420322A (zh) | 晶片封装体及其形成方法 | |
| US20180114753A1 (en) | Semiconductor chip and multi-chip package using thereof and method for manufacturing the same | |
| US20150303120A1 (en) | Semiconductor package structure and method for fabricating the same | |
| CN103367282A (zh) | 半导体芯片与封装结构以及其形成方法 | |
| US20140001629A1 (en) | Packaged semiconductor die and cte-engineering die pair | |
| CN103378015B (zh) | 半导体芯片与封装结构以及其形成方法 | |
| KR100937721B1 (ko) | Ｗｓｓ를 이용한 반도체 패키지 제조 방법 | |
| CN103377995A (zh) | 半导体芯片、半导体封装结构以及其形成方法 | |
| US9761535B1 (en) | Interposer, semiconductor package with the same and method for preparing a semiconductor package with the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131023 |
|
| WD01 | Invention patent application deemed withdrawn after publication |