CN103377995A - 半导体芯片、半导体封装结构以及其形成方法 - Google Patents

半导体芯片、半导体封装结构以及其形成方法 Download PDF

Info

Publication number
CN103377995A
CN103377995A CN2012101286399A CN201210128639A CN103377995A CN 103377995 A CN103377995 A CN 103377995A CN 2012101286399 A CN2012101286399 A CN 2012101286399A CN 201210128639 A CN201210128639 A CN 201210128639A CN 103377995 A CN103377995 A CN 103377995A
Authority
CN
China
Prior art keywords
hole
semiconductor chip
substrate
perforate
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101286399A
Other languages
English (en)
Inventor
陈逸男
徐文吉
叶绍文
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CN2012101286399A priority Critical patent/CN103377995A/zh
Publication of CN103377995A publication Critical patent/CN103377995A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体芯片，包括基底、贯穿孔、绝缘层、凸点下金属层、穿硅通孔以及凸点。基底具有第一表面以及第二表面。贯穿孔贯穿基底的第一表面以及第二表面。绝缘层设置在基底的第二表面上，绝缘层具有第二开孔对应贯穿孔。凸点下金属层共形且连续地设置在贯穿孔以及第二开孔的表面。穿硅通孔设置在贯穿孔中，而凸点则设置在第二开孔中。本发明另外还提供了形成上述半导体芯片的方法、一种半导体封装结构与其制作方法。

Description

半导体芯片、半导体封装结构以及其形成方法
技术领域
本发明是涉及一种半导体芯片、半导体封装结构以及其形成方法，特别来说，是涉及一种方便堆叠的半导体芯片、半导体封装结构以及其形成方法。
背景技术
在现代的资讯社会中，由集成电路(integrated circuit，IC)所构成的微处理系统早已被普遍运用于生活的各个层面，例如自动控制的家电用品、行动通讯设备、个人计算机等，都有集成电路的使用。而随着科技的日益精进，以及人类社会对于电子产品的各种想象，使得集成电路也往更多元、更精密、更小型的方向发展。
一般所称集成电路，是通过现有半导体工艺中所生产的晶粒(die)而形成。制造晶粒的过程，是由生产一晶圆(wafer)开始：首先，在一片晶圆上区分出多个区域，并在每个区域上，通过各种半导体工艺如沉积、光刻、蚀刻或平坦化工艺，以形成各种所需的电路路线。然后，在进行一般的测试步骤以测试内部元件是否能顺利运作。接着，再对晶圆上的各个区域进行切割而成各个晶粒，并加以封装成芯片(chip)，最后再将芯片电连至一电路板，如一印刷电路板(printed circuit board，PCB)，使芯片与印刷电路板的接脚(pin)电性连结后，便可执行各种程式化的处理。
为了提高芯片功能与效能，增加集成度以便在有限空间下能容纳更多半导体元件，相关厂商开发出许多半导体晶片的堆叠技术，包括了覆晶封装(flip-chip)技术、多晶片封装(multi-chip package，MCP)技术、封装堆叠(packageon package，PoP)技术、封装内藏封装体(package in package，PiP)技术等，都可以通过晶片或封装体间彼此的堆叠来增加单位体积内半导体元件的集成度。近年来又发展一种称为穿硅通孔(through silicon via，TSV)的技术，可促进在封装体中各芯片间的内部连结(interconnect)，以将堆叠效率进一步往上提升。
然而，现有的技术中，是先在基底的孔洞中形成穿硅通孔后，再形成半导体元件。一些高温的半导体工艺常常会影响了穿硅通孔的品质，而成为一个需要解决的问题。
发明内容
本发明提出了一种半导体芯片与半导体封装结构，以及其形成方法，以获得好的穿硅通孔质量。
根据本发明的一个实施方式，本发明所提供的半导体芯片包括基底、贯穿孔、绝缘层、凸点下金属层、穿硅通孔以及凸点。基底具有第一表面以及第二表面。贯穿孔贯穿基底的第一表面以及第二表面。绝缘层设置于基底的第二表面上，绝缘层具有第二开孔对应贯穿孔。凸点下金属层，共形且连续地设置在贯穿孔以及第二开孔的表面。穿硅通孔设置在贯穿孔中，而凸点则设置在第二开孔中。
根据本发明的另外一个实施方式，本发明提供了一种形成半导体芯片的方法。首先提供基底，基底具有第一表面以及第二表面。接着在基底中形成贯穿孔，贯穿第一表面以及第二表面，其中贯穿孔中填满有牺牲层。然后移除所述牺牲层，并在贯穿孔的表面形成介电层。在基底的第二表面形成绝缘层，绝缘层具有第二开孔暴露贯穿孔。最后在贯穿孔以及第二开孔中填满导电层，以同时在贯穿孔中穿硅通孔，以及在第二开孔中形成凸点。
由于本发明的制作工艺是同时形成凸块以及穿硅通孔，且形成后的凸块可以简单的与另一芯片的接触垫进行接触，方面芯片进行堆叠。此外，本发明先使用了牺牲层作为开孔填入材料，在半导体工艺后，才移除牺牲层并重新填入导电层，因此穿硅通孔不会被高温的半导体工艺所影响，能提高穿硅通孔的质量。
附图说明
图1至图9所示为本发明形成半导体芯片的步骤示意图。
图10所示为本发明一种半导体封装结构的示意图。
其中，附图标记说明如下：
300    基底                  316    绝缘层
301    内层介电层            317    第三表面
302    第一表面              318    第二开孔
303    半导体元件            320    凸点下金属层
304    第二表面              322    导电层
306    开孔                  324    穿硅通孔
307    贯穿孔                326    凸点
308    牺牲层                326a   凸点
310    金属内连线系统        328    半导体芯片
312    接触垫                328a   半导体芯片
312b   接触垫                328b   半导体芯片
314    介电层
具体实施方式
为使本发明所属技术领域的技术人员能进一步了解本发明，以下的说明举出了本发明优选实施方式，并配合附图与说明，以详细说明本发明的内容及希望实现的效果。
请参考图1至图9，所示为本发明形成半导体芯片的步骤示意图。如图1所示，首先提供一基底300，例如是硅基底(silicon substrate)、外延硅基底(epitaxial silicon substrate)、硅锗半导体基底(silicon germanium substrate)、碳化硅基底(silicon carbide substrate)或硅覆绝缘(silicon-on-insulator，SOI)。基底300具有一第一表面302以及一第二表面304。在本发明优选实施例中，第一表面302例如是基底300的有源面(active surface)，而第二表面304例如是基底300的背面(back surface)。基底300厚度大体上为700至1000微米(micrometer)。接着，在基底300的第一表面302的一侧中形成多个半导体元件303，例如是金属氧化物半导体晶体管(metal oxide semiconductor transistor，MOStransistor)或是动态随机存取存储器(Dynamic Random Access Memory，DRAM)，但并不以此为限。后续，在基底300第一表面302的一侧上形成一内层介电层(interlayer dielectric layer，ILD layer)301，例如是二氧化硅层，以覆盖在半导体元件303上。
如图2所示，从基底300的第一表面302的一侧中形成至少一开孔306在基底300以及内层介电层301中，例如以干蚀刻的方式来形成开孔306。开孔306的孔径约5至10微米，而深度约为50至100微米，但开孔306的形成方法以及实施方式不限于此，而可视产品做不同调整。此外，于本发明另一个实施例中，也可以直接在基底300的第一表面302一侧中直接形成开孔306，而不需要先形成半导体元件303以及内层介电层301。
如图3所示，接着在基底300上形成一牺牲层308，其中牺牲层308会填满在开孔306中。形成牺牲层308的方法例如先进行一沉积工艺，使得开孔306被牺牲层308所填满，然后再进行一平坦化工艺，例如是化学机械抛光(chemical mechanical polish，CMP)工艺或回蚀刻工艺或是以上两个的组合，以移除开孔306以外的牺牲层308。在本发明的一个实施例中，牺牲层308的材质可以是介电层、旋转涂布玻璃(spin-on glass，SOG)或是光刻胶，优选来说，牺牲层308是旋转涂布玻璃，以得到好的填洞能力。
如图4所示，在基底300的第一表面302的一侧上形成一金属内连线系统310。本发明的优选实施例中，金属内连线系统310向下会与牺牲层308直接接触，向上则是以一接触垫312暴露出来。于本发明的其他实施例中，金属内连线系统310亦可与半导体元件303电性接触，使得半导体元件303能连结到牺牲层308或是连通到接触垫312以接收或发出信息。
如图5所示，形成成金属内连线系统310之后，对基底300的第二表面304进行一薄化工艺，并薄化至暴露出牺牲层308。此时，薄化后的第二表面304变成第三表面317，且开孔306变成了贯穿孔307，贯穿孔307会贯穿基底300的第一表面302以及第三表面317。
如图6所示，移除位于贯穿孔307中的牺牲层308。移除牺牲层308的方法例如是通过一道或多道的干蚀刻及/或湿蚀刻工艺，以彻底移除牺牲层308，并将贯穿孔307的表面暴露出来，并优选会暴露出金属内连线系统310。
如图7所示，在基底300第三表面317的一侧上形成一介电层314。介电层314会覆盖在贯穿孔307的侧壁上，但不会形成在贯穿孔307底部与金属内连线系统310的介面处。优选来说，介电层314是一二氧化硅层，并且通过一热氧化工艺形成。
如图8所示，在基底300第三表面317的一侧上形成一绝缘层316后并图案化绝缘层316，以在绝缘层316中形成至少一第二开孔318。第二开孔318对应贯穿孔307的位置，并且优选会大于开孔306的开口大小。然后，在基底300的第三表面317的一侧，沿着第二开孔318以及贯穿孔307的表面上、共形(conformally)且连续地形成一凸点下金属层(Under Bump metal，UBM)320，其中凸点下金属层320电性接触金属内连线系统310。
如图9所示，形成一导电层322同时填入贯穿孔307以及第二开孔318中。形成导电层322的方法例如先进行一电镀工艺，然后再进行平坦化工艺以移除第二开孔318以外的导电层322以及凸点下金属层320。如此一来，位在贯穿孔307中的导电层322即形成穿硅通孔324，位在第二开孔318中的导电层322即形成凸点(bumper)326。通过上述的步骤，即可完成本发明半导体芯片328的结构。
如图9所示，半导体芯片328包括基底300、贯穿孔307、绝缘层316、凸点下金属层320、穿硅通孔324以及凸点326。基底300具有第一表面302以及第三表面317。贯穿孔307贯穿基底300的第一表面302以及第三表面317。绝缘层316设置于基底300的第三表面317上，绝缘层316具有第二开孔318对应贯穿孔307。凸点下金属层320，共形且连续地设置在贯穿孔307以及第二开孔318的表面。穿硅通孔324设置在贯穿孔307中，而凸点326则设置在第二开孔320中。于本发明的一个实施方式中，穿硅通孔324与凸点326是一体成型。而根据本发明的另一个实施方式，半导体芯片328还包括金属内连线系统310设置在基底300的第一表面302上，并与穿硅通孔324电性连接。
请参考图10，所示为本发明一种半导体封装结构的示意图。如图10所示，在以图1至图9的步骤形成多个半导体芯片328后，还可以将这些半导体芯片328进行堆叠，以形成封装结构。例如图10所示，可以将半导体芯片328a与半导体芯片328b堆叠，其中半导体芯片328a的凸点326a会与半导体芯片328b的接触垫312b直接接触。
本发明的优点在于，可以同时形成凸块以及穿硅通孔，且形成后的凸块可以简单的与另一芯片的接触垫进行接触，方面芯片进行堆叠。此外，本发明先使用了牺牲层作为开孔填入材料，在半导体工艺后才重新填入导电层的穿硅通孔，因此穿硅通孔不会被高温的半导体工艺所影响，能提高穿硅通孔的质量。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种形成半导体芯片的方法，其特征在于，包括：
提供基底，所述基底具有第一表面以及第二表面；
在所述基底中形成贯穿孔，所述贯穿孔贯穿所述第一表面以及所述第二表面，且所述贯穿孔填满有牺牲层；
移除所述牺牲层；
在所述基底的所述第二表面形成绝缘层，所述绝缘层具有第二开孔暴露所述贯穿孔；以及
在所述贯穿孔以及所述第二开孔中填满导电层，以同时在所述贯穿孔中形成穿硅通孔，以及在所述第二开孔中形成凸点。
2.根据权利要求1所述的形成半导体芯片的方法，其特征在于，还包括在所述基底的所述第一表面上形成金属内连线系统，所述金属内连线系统电性连接所述穿硅通孔。
3.根据权利要求1所述的形成半导体芯片的方法，其特征在于形成所述贯穿孔的步骤包括：
从所述基底的所述第一表面上形成开孔；
以所述牺牲层填满所述开孔；以及
从所述基底的所述第二表面的一侧进行薄化工艺，以暴露所述牺牲层，使得所述开孔形成所述贯穿孔。
4.根据权利要求1所述的形成半导体芯片的方法，其特征在于在形成所述导电层之前，还包括在所述贯穿孔以及所述第二开孔的表面形成凸点下金属层。
5.根据权利要求1所述的形成半导体芯片的方法，其特征在于在形成所述导电层之前，还包括在所述贯穿孔的表面形成介电层。
6.一种形成半导体堆叠结构的方法，其特征在于，包括：
以权利要求2所述的形成半导体芯片的方法形成至少两个半导体芯片；
进行堆叠工艺，将其中一个半导体芯片的所述金属内连线系统电性接触另一个半导体芯片的所述凸点。
7.一种半导体芯片，其特征在于，包括：
基底，所述基底具有第一表面以及第二表面；
贯穿孔，贯穿所述基底的所述第一表面以及所述第二表面；
绝缘层，设置在所述基底的所述第二表面上，所述绝缘层具有第二开孔对应所述贯穿孔；
凸点下金属层，共形且连续地设置在所述贯穿孔以及所述第二开孔的表面；
穿硅通孔，设置在所述贯穿孔中；以及
凸点，设置在所述第二开孔中。
8.根据权利要求7所述的半导体芯片，其特征在于，所述穿硅通孔与所述凸点是一体成型。
9.根据权利要求7所述的半导体芯片，其特征在于，还包括金属内连线系统设置在所述基底的所述第一表面上，并与所述穿硅通孔电性连接。
10.一种半导体堆叠结构，其特征在于，包括至少两个如权利要求9所述的半导体芯片，其中一个半导体芯片的所述金属内连线系统，接触另一个半导体芯片的所述凸点。
CN2012101286399A 2012-04-27 2012-04-27 半导体芯片、半导体封装结构以及其形成方法 Pending CN103377995A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101286399A CN103377995A (zh) 2012-04-27 2012-04-27 半导体芯片、半导体封装结构以及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101286399A CN103377995A (zh) 2012-04-27 2012-04-27 半导体芯片、半导体封装结构以及其形成方法

Publications (1)

Publication Number Publication Date
CN103377995A true CN103377995A (zh) 2013-10-30

Family

ID=49462929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101286399A Pending CN103377995A (zh) 2012-04-27 2012-04-27 半导体芯片、半导体封装结构以及其形成方法

Country Status (1)

Country Link
CN (1) CN103377995A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023050648A1 (zh) * 2021-09-30 2023-04-06 长鑫存储技术有限公司 一种封装结构以及封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738027A (zh) * 2004-08-20 2006-02-22 罗姆股份有限公司 半导体芯片及其制造方法、半导体装置及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738027A (zh) * 2004-08-20 2006-02-22 罗姆股份有限公司 半导体芯片及其制造方法、半导体装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023050648A1 (zh) * 2021-09-30 2023-04-06 长鑫存储技术有限公司 一种封装结构以及封装方法

Similar Documents

Publication Publication Date Title
US8884440B2 (en) Integrated circuit device including through-silicon via structure having offset interface
US8421193B2 (en) Integrated circuit device having through via and method for preparing the same
US9214374B2 (en) Semiconductor devices including stress relief structures
KR102064863B1 (ko) 관통 비아 구조체를 갖는 반도체 소자 제조 방법
US9123789B2 (en) Chip with through silicon via electrode and method of forming the same
EP2436031B1 (en) Method of forming through-substrate vias
US20170025384A1 (en) Semiconductor chip and semiconductor package having the same
US20070166997A1 (en) Semiconductor devices and methods of manufacture thereof
US20120168935A1 (en) Integrated circuit device and method for preparing the same
US20110260297A1 (en) Through-substrate via and fabrication method thereof
US11309283B2 (en) Packaging structure and manufacturing method thereof
CN103137566A (zh) 用于形成集成电路的方法
CN103378057A (zh) 半导体芯片以及其形成方法
US20130140688A1 (en) Through Silicon Via and Method of Manufacturing the Same
CN103378028B (zh) 具有应力保护结构的半导体结构与其形成方法
CN103367281B (zh) 具有穿硅通孔与测试电路的半导体结构与其制作方法
US20150179580A1 (en) Hybrid interconnect structure and method for fabricating the same
US20150348871A1 (en) Semiconductor device and method for manufacturing the same
CN103377995A (zh) 半导体芯片、半导体封装结构以及其形成方法
CN103367307B (zh) 穿硅通孔与其形成方法
CN103377994A (zh) 制作穿硅通孔的方法
CN103378058B (zh) 半导体芯片以及其形成方法
KR20140038195A (ko) Ｔｓｖ구조 형성 방법
US20240170426A1 (en) Advanced interconnection for wafer on wafer packaging
US12040308B2 (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131030