TW201203541A - Normally-off III-nitride metal-2DEG tunnel junction field-effect transistors - Google Patents

Normally-off III-nitride metal-2DEG tunnel junction field-effect transistors Download PDF

Info

Publication number
TW201203541A
TW201203541A TW99130421A TW99130421A TW201203541A TW 201203541 A TW201203541 A TW 201203541A TW 99130421 A TW99130421 A TW 99130421A TW 99130421 A TW99130421 A TW 99130421A TW 201203541 A TW201203541 A TW 201203541A
Authority
TW
Taiwan
Prior art keywords
layer
metal
gate
contact
fet
Prior art date
Application number
TW99130421A
Other languages
English (en)
Other versions
TWI505462B (zh
Inventor
Jing Chen
Li Yuan
Hong-Wei Chen
chun-hua Zhou
Original Assignee
Univ Hong Kong Science & Techn
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Hong Kong Science & Techn filed Critical Univ Hong Kong Science & Techn
Publication of TW201203541A publication Critical patent/TW201203541A/zh
Application granted granted Critical
Publication of TWI505462B publication Critical patent/TWI505462B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

201203541 六、發明說明：
本申請要求於2010年7月6曰所提交的題目為“ NORMALLY-OFF ΠΙ-NITRIDE SCHOTTKY-SOURCE TUNNEL HETEROSTRUCTURE FIELD-EFFECT TRANSISTORS AND THE METHOD OF MAKING THE SAME”的美國臨時專利申請第61/344,356號的優先權。 上述申請的全部内容在此以引文方式整體併入。 【發明所屬之技術領域】 本發明涉及場效應電晶體，更具體地說，涉及製造常 關斷型三族氮化物金屬-二維電子氣（2DEG)隧穿結場效應 電晶體的結構，器件和方法。 【先前技術】 亦被稱作異質結場效應電晶體（HFET)或者調節摻雜場 效應電晶體（MODFET)的高電子遷移率電晶體（HEMT)，是 一種一般包含有一個由兩種不同禁帶寬度的材料所形成的 結，比如異質結，代替摻雜區以形成溝道。高電子遷移率 電晶體所使用的高遷移率電子來自于高摻雜寬禁帶施主型 層，或非刻意摻雜如鋁鎵氮（AlGaN)層，與如氮化鎵（GaN) 一類具有很少或者沒有刻意摻雜物的非摻雜窄禁帶層所形 成的異質結所產生。 比如說，在施主型層中產生的電子能進入異質結處的 非摻雜的窄禁帶溝道以形成一層薄的施主型耗盡層和可導 電的窄禁帶溝道，其來自於由不同禁帶寬度材料所形成的 201203541 異質結在位於非摻雜異質結邊沿導帶形成了電子勢能阱β 在通常的A1GaN/GaN^質結巾，由於已存在㈣自發極化 和壓電極化效應而一般並不需要在GaN層中間進行額外的 摻雜》比如說，處在表面的施主電子在本征極化所形成的 電場下能被推人氮化鎵溝道t。在這種情況下，電子由於 不會受到如摻雜雜質所引起的碰撞散#故能進行高速的移 動，這是由於非刻意摻雜層中相比較缺乏使電子不能逃逸 出的雜質或者摻雜物^異質結所帶來的這一系列效果最終 導致產生了一非常薄層高電導率高電子密度低電阻率的溝 道。這一層一般也被稱為二維電子氣（2DEG)。在場效應電 晶體(FET)中，可以預見的是通過閘極電壓的改變能調節溝 道的電導率以形成電晶體的結構。 基於氮化鎵的高電子遷移率電晶體一般被稱為鋁鎵氮/ 氮化鎵（AlGaN/GaN) HEMT，或 AlGaN/GaN HEMT。具體 來說，AlGaN/GaN HEMT是由金屬有機物化學氣相沈積 (MOCVD)，分子東外延（MBE)等外延晶體生長方法生長在 如藍寶石’石夕（Si)(lll) ’碳化矽（Sic)等襯底上的GaN， AlGaN等晶體材料組成需要的結構。 包括GaN的三族氮化物半導體材料，具有寬禁帶，高 擊穿臨界電場，高熱導率和在超過25〇攝氏度下優異的半 導體特性的優點。同時，寬禁帶異質結結構，如具有自發 極化和壓電極化效應的鋁鎵氮/氮化鎵異質結結構，可以提 供一個具有咼平面電荷密度和高電子遷移率的2DEG溝道 以實現高電流驅動能力。 因此’二族氮化物半導體材料，特別是採用異質結結 201203541 構，是一種很好的製造功率半導體器件的選擇。比如說， 三族氮化物異質結可以產生微波及毫米波段下的創紀錄的 輸出功率密度》另一方面，三族氮化物異質結器件，特別 是HEMT結構，可以同時提供高工作頻率和高擊穿電壓。 因此，三族氮化物異質結器件是一種理想的發展高性能數 位類比混合信號積體電路的選擇。
AlGaN/GaN HEMT得益於其材料特性及二維電子氣溝 道内的高載流子密度，適合用作高功率，高頻率和高溫度 運作。傳統的鎵面AlGaN/GaN HEMT具有強自發極化和壓 電極化效應所長生的高達10!3載流子每平方釐米的非摻雜 2DEG社、度，其數量級南於在砷化鎵（GaAs)及碟化銦（ία) 材料的HEMT結構中刻意摻雜所形成的載流子密度。然而 在提供了高電流密度，低導通電阻的同時，高2DEG密度 亦使得HEMT器件需要負的閘極電壓來關斷導通電流，因 此，通常的AlGaN/GaN HEMT是工作在常導通或耗盡狀態 ’其具有負的閾值電壓。 ~ 然而，在電路應用巾，對具有正閾值電壓的常關斷或 增強型HEMT有著強烈的需求因為其能簡化電路設計，減 小電路複雜度和簡化保護方案。比如說，在射頻，微 波和毫米波電路裡，常關斷型器件可以只採用單極（正極） 電壓源極從而省略了負極電壓源極。在GaN基的數位電路 中，因為缺少了高性能的受主型溝道和低空穴遷移率， CMOS電路裡施主型和受主型器件搭配的方案就可能不是 -個好的選擇。相應地，就必須有…固能實現高性能的(比 201203541 如說高回應速度，高電壓擺幅等）只採用施主型FET的方 案。採用增強型器件作驅動和採用耗盡型器件作負載的直 接耦合場效應電晶體邏輯（DCFL)可以簡單的實現施主型場 效應電晶體邏輯電路。另一方面，在功率電子應用中，因 常關斷型n件在間極控失效時仍具有自然切斷電流傳導的 保護性能而對其有著強烈的需求。 這裡已經有減小閘極下阻擋層厚度的閘極蝕刻，氟等 離子體離子注入於閘極下阻擋層，採用薄的閘極下阻擋層 採用基於又主型GaN/AlGaN或inGaN材料的表面覆蓋 層等方法來實現常關斷型A1GaN/GaN HEMT。然而，這些 、-構曰遍需要如低損傷乾式蝕刻，氟等離子體處理，離子 注入等要求精密的工藝，這些工藝通常依賴於實現在零間 極偏壓下對溝道内2DEG的耗盡的原理。 另一個挑戰是傳統A1GaN/GaN HEMT具有大的從緩衝 層流入的關斷態漏電流，其也導致了 AmaN/GaN匪下的 過早擊穿。在傳統AK}aN/GaNHEMT巾，源極和錄都通 =於2臟溝道進行歐姆接觸來形成。然而，如果緩衝層 '易形成漏電流，纟關斷狀態下源極和汲極間的漏電流就 會很大’ 4致了比如高的關斷態功率損耗等—些不希望有 的特性。然而不幸的是傳統的非摻雜⑽緩衝層通常且有 ^背景雜質密度（如Sl，氧⑼雜質等）而有不可忽視的漏 流。因此，要求精密的如採用A1GaN緩衝層，碳⑹或 201203541 鐵（以)摻雜的GaN缓衝層等技術被發展以抑制否則可能會 導致的漏電流。所以’提供一種實用的具有小關斷態漏電 流的常關斷型HEMT器件具有重要的意義。 【發明内容】 接下來給出簡單的概述，以提供對在此所述的一些方 面的基本理解。該概述不是對説明書的全面論述。其目的 不疋為了確定説明書的主要或關鍵元素，或者將本發明的 範圍限定於説明書的任何實施例。其目的僅僅在於以簡單 的方式提出説明書的一些概念，來作為下面詳細描述的起 點開篇。 在各實施例中，金屬-2DEG肖特基隧穿結可以被用在 三族氮化物場效應器件中以獲得常關斷工作模式，大擊穿 電壓，低漏電流和高導通關斷電流比。相應地，各實施例 提出了異質結AlGaN/GaN金屬-二維電子氣（2DEG)隧穿結 場效應電晶體（TJ-FET)的結構，器件和製作方法。更有利 的是，AlGaN/GaN金屬_2DEG TJ_FET可以被製作為橫向 器件和/或縱向器件。 因此，更具體地說，在示範的非限制性實施例中，一 種随穿結場效應電晶體可以包括襯底層、沈積在襯底層上 的—層緩衝層和其上沈積有的一層阻擋層。一方面，緩衝 層和阻擋層可以在其介面處形成一個具有二維電子氣 201203541 (2DEG)導電溝道的異質結。另外，示範的隧穿結場效應電 明體可以包括緊接緩衝層’橫跨一部分異質結的金屬區以 形成與2DEG導電溝道間的肖特基接觸。在其他實施例中 ，根據所公開主題的各方面提供了 TJ-FET的製作方法， 該方法包括與2DEG形成金屬源極肖特基接觸。 k些及其他所公開主題的方面會在接下來進行詳細的 描述。 【實施方式】 以下首字母縮寫在文中會被使用：源極（s)，汲極（D) ，閘極（G)’電流⑴’電壓（v)，擊穿電壓（BV)，跨導（Gm) ，L(長度，距離或間隔），χ(相對位置），歐姆接觸（〇)，陽 極（Α)和陰極（〇或電容（C)。 通常用於Si CMOS上的隧穿結場效應電晶體也可用於 其他窄或中等禁帶寬度半導體材料系統（如鍺矽（siGe)，銻 化鎵（GaSb)等）。這些器件結構通常可作為超短溝道器件， 因其可等比例縮小的低電阻接觸，低載止漏電流和受到抑 制的沒極導致勢壘降低效應（DIBL)或所謂的短溝道效應。 可以看出TJ-FET的器件特性主要由源極金屬與溝道半導 體間的肖特基勢壘高度（SBH)和寬度（SBW)決定。在常規Si TJ-FET中’除非採用低SBH甚而使用稀有的低功函數的 金屬石夕化物（如铒（Er)或镱（Yb)等），否則其都被發現只有較 低的導電驅動能力。並且雖然低SBH可以改善導通狀態下 201203541 的電流驅動能力，但同時也會導致大的關斷狀態下的漏電 流流。因此，可改善器件導通狀態下電流驅動能力的低隧 穿勢壘也會削弱器件的關斷特性。所以，即使最好的Si隧 穿結FET也只有最大10毫安培每毫米的電流驅動能力及 104的導通關斷比。 在前面已經提到，本發明所公開主題是關於三族氮化 物場效應器件。特別地，異質結AlGaN/GaN金屬-2DEF TJ-FET器件，結構和相關製造方法被公開。如其中描述 ，TJ-FET可以在標準的AlGaN/GaN高電子遷移率電晶體 (HEMT)結構上實現，並具有常關斷工作模式，大擊穿電壓 ，低漏電流和高導通關斷電流比等優勢。更有利的是，所 公開AlGaN/GaN金屬-2DEG TJ-FET可以被製作為橫向器 件或縱向器件。 比如說，已被闡述及實驗驗證的稱為AlGaN/GaN金 屬-2DEG TJ-FET的三族氮化物器件。一方面，TJ-FET實 現在AlGaN/GaN HEMT結構上，部分得益於在源極金屬 肖特基結處的極大的2DEG密度（1013每平方釐米左右）所 形成的隧穿結，可以實現常關斷工作模式，大擊穿電壓， 低漏電流和高導通關斷電流比。如其中描述，薄肖特基勢 壘（如幾個納米寬）的肖特基結可以達到高隧穿效率及大隧 穿電流。因此可以獲得高約幾百毫安培每毫米（mA/mm)的 漏電流流密度。 9 201203541 在一個方面，一個示範例的T J - F E T可以包括一個穩 定的源極金屬，如Ti、Α卜Ni、Cr，使得器件可以容易被 製作。根據另一方面，一個示範非限制性的例子可以被設 計和製造不像傳統AlGaN/GaN HEMT或HFET般限定於使 用高品質低漏電流的緩衝層來實現低關斷電流。有利的是 ，在不同實施例中，一個肖特基金屬源極固有地可以實現 低漏電流（如在大汲極偏壓下（如50伏）可以低至1納安每 毫米（nA/mm))。因此，在高壓功率開關中不同的實施例都 可提供低的漏電流。進一步地，在所公開主題中的不同實 施例亦可提供高的導通關斷比（如約1 〇9)。在另一方面，所 公開主題中的不同實施例可以實現一種不同於傳統HFET 的閾值電壓控制方法，其提供了另一種實現常關斷型GaN 功率電晶體的自由度。 本公開中，GaN基的AlGaN/GaN金屬-2DEG隧穿結 FET的結構、器件和製作方法都被描述。因此，根據不同 的實施例，常關斷型AlGaN/GaN異質結器件和製作方法都 被提供。例如，一個擁有金屬-2DEG隧穿結的常關斷型 AlGaN/GaN異質結FET可以被製作為在零閘極偏壓下在溝 道中保留高的2DEG而不是耗盡2DEG。另外，三族氮化 物異質結構（如 AlGaN/GaN，AlN/GaN，InAlN/GaN)可以提 供南的電流驅動能力。 所以，這些異質結構可以保留不能在其他異質結（如 10 201203541
AlGaAs/GaAs ， AlGaAs/InGaAs ， InAlAs/InGaAs ,
InAlSb/InSb等）中實現的高電子密度的2DEG溝道。相應 地，所公開主題的各種非限制性的實現都可以有高密度的 2DEG溝道于源極金屬肖特基接觸處，而獲得薄的隧穿勢 壘（如金屬半導體結處的耗盡區）以利於隧穿。於是，一方 面’閘極偏壓就可控制有效隧穿勢壘厚度和勢壘高度。 在進一步的非限制性案例中，所公開主題也包括了使 用金屬同時作為汲極和源極電極。具體來說，汲極電極可 以被做成歐姆接觸或肖特基接觸。可以理解，歐姆接觸用 作汲極可以避免汲極肖特基結所帶來的電壓偏移，同時可 提供大的電流驅動能力，而肖特基汲極可以提供反向汲極 阻斷能力。 種示範非限制性AlGaN/GaN金屬-2DEG TJ-FET 圖1至圖6描繪了非限制性於鋁鎵氮（A1GaN)/氮化鎵 (GaN)金屬.二維電子氣（2DEG)隧穿結場效應電晶體 FET)在—個示範製造工藝中不同步驟中的各個方面。根據 不同的實施例，示範工藝步驟可以包括有源區定義，汲極 電極（例如，歐姆、肖特基等）形成，源極㈣及金屬沈積 ，閘極介質層沈積和閘極金屬沈積。於是，圖丨描繪了一 EG隧穿結FET。比如，三族氮化物金屬·2DEG TJ· 11 201203541 FET可以通過使用二族氮化物材料緩衝層刚（如^Ν，
AIN AlGaN等）和二族氮化物半導體阻擋層ι〇6(如A】GaN ，InAIN，A1N等）通過例如晶體外延生長的方法（如金屬有 機化學氣相沈積（M0CVD)，分子束外延（MBE)等）生長在觀 底102(如藍寶石，石夕，碳化石夕⑼等）上製作。當異質 結（1〇2/1〇4/1()6)生長完成，可以進行進—步實現如下所示 的期望結構（如源極，汲極，閘極等）的工藝。 圖2描繪了一個使用檯面蝕刻異質結〇6)製 作A1GaN/GaN金屬·2DEG TJ_FET的示範有源區隔離工藝 例如，感應耦合反應離子蝕刻^^汜幻等乾式蝕刻技術 可以被使用在定義有源區和形成不同器件之間的隔離帶中 。這種隔離也可以使用在有源區外進行離子注入，比如平 面隔離的方法實現。 圖3描繪了 一個已形成作爲汲極歐姆接觸的歐姆接觸 層的示範AiGaN/GaN金屬_2DEG tj fet的刮面示意 圖3〇〇。一方面，歐姆接觸層1〇8可以實現在三族氮化物 半導體阻擋層106之下（也就處於三族氮化物半導體阻擋層 6和二族氮化物材料緩衝層1 之間的2DEG之下）。進 一步非限制性的方面，歐轉接觸層1〇8可以包含一個金屬 ——包含有欽（Ti)，A1，鎳（Ni)和金（Au)等中的任意 一個，或其:可實姆接觸 12 201203541 性的方面，熱退火（如在850攝氏度下熱退火35秒等）可以 被用作實現歐姆接觸。 圖4描繪了一個已形成凹源極及源極宵特基接觸ιι〇 的示範AlGaN/GaN肖特基金屬_2DEG TJ-FET的立丨丨工_ W、J °』面示意 圖400。比如，為形成凹源極及源極肖特基接觸，如 RIE的乾式#刻或其他姓刻方法可用作形成低損傷及近乎 垂直側壁的通過三族氮化物半導體阻擋層1〇6的蝕刻和定 義源極接觸區域。然後，一個擁有單層或多層金屬（如h ，A卜鉻（C〇, Ni’鉑（Pt)，Au等）的金屬層可以被沈積在 二族氮化物材料緩衝層1 04上以形成與2DEG的肖特基接 觸。需要被指出的是，根據不同的實施例，隧穿結會形成 在金屬-2DEG結處。 圖5描繪了 一個已沈積閘極絕緣介質層112的示範 AlGaN/GaN金屬-2DEG TJ-FET的剖面示意圖5〇〇。根據不 同的實施例，閘極絕緣介質層112或鈍化層可以包含可生 長或沈積在二族氮化物半導體阻擋層1〇6上的介質（如氧化 鋁（Ah〇3)，氮化鋁（A1N) ’氮化矽（SiN)，二氧化矽（Si〇2)， 氧化铪（HfCh)等）^另外，濕式蝕刻（如緩衝氧化蝕刻 (BOE))或乾式蝕刻技術可用作刻穿閘極絕緣介質層112以 暴露源極接觸(如源極肖特基接觸11〇區域）和汲極接 觸區域（如歐姆接觸層丨〇8區域）。 一一一 13 201203541 圖6描繪了 —個已形成閘極電極6〇2，源極接觸6〇4( 如源極肖特基接觸110區域）和汲極接觸（如歐姆接觸層 108區域）上互聯的示範A1GaN/GaN金屬_2deg tj fet的 阴往金屬層114可以由單層 剖面示意圖600。例如， 或多層金屬（如包括A1，Ti，Ni，pt，Au，氣化欽（TiN) 鈦鎢（TiW)等）組成。根據不同方面，閘極金屬層可以 沈積在閉極絕緣介質層112，和進一步沈積在源極接觸區 域（如源極肖特基接觸11〇區域）和沒極接觸區域（如歐姆接 觸層108區域）以形成如圖6所示的源極和沒極互聯。在其 他示範例中’ A1GaN/GaN金屬侧G TJ撕可以包括由 絕緣介質材料如SiN，Sl〇2，Al2〇3，聚酿亞胺等形成的純 化層116。 相應地，形成示範非限制性的包括源極和歐姆没極處 金屬-2DEG隨穿結的T™的剖面示意圖根據不同方面 被描繪在圖1至6。於B . :疋，如以上所述，器件製造可以由 用楼面㈣或離子注人進行的有源區定義玉藝開始。沒極 歐姆接觸（如歐姆接_ _可以用金屬沈積（如Ti，A1， I AU等）接著快速熱退火（如在850攝氏度下熱退火35 =專）形成。源極接觸（如源極肖特基接_ ιι〇)可以用淺钱 ° «純制該以三族氮化物 枓緩衝層104和刻穿 201203541 -證暴露姓刻區域側壁處的2DEG以形成金屬_2咖直接接 觸于源極肖特基接觸1 1 0區域中。 一方面，源極接觸金屬（如源極肖特基接觸110)最好 使用相對較低功函數（如Ti，A1等）和好枯附性（如Ti，& ，Ni ’ Pt等）的材料。根據一個實施例，Ti基的合金（如 Ti/Au’或Ti/A1/Ti/Au)可以被使用。在另—個非限制性方 面，一層薄（如幾個納米到幾十納米厚）的閘極絕緣介質層 112⑷2〇3’ SiN’ Si〇2, Hf〇2或這些介質材料的堆叠）可以 被沈積（如使用原子層沈積或其他類似的如等離子增強化學 氣相沈積（PE-CVD)，濺射等）。然後，在進一步的非限2 性方面，閘極電極602(如Ni, Ti, pt和類似金屬等）可以 形成在間極絕緣介制112上。注t，在具體的非限制性 示範例中閘極電極602和源極接觸604可能有些微的重疊（ 未顯示出）。在其他非限制性示範例中，閘極電極6〇2和源 極接觸604也可以是自對準的。 因此，如圖1至圖6所示，傳統的歐姆源極接觸能由 肖特基金屬源極（源極肖特基接觸11〇)所代替，肖特基金 屬源極與刻入三族氮化物材料緩衝層1〇4和刻穿三族氮化 物半導體阻擋層106中的凹陷的側壁處的2DEG緊密接觸 。因此，根據不同的方面，常關斷型三族氮化物
AlGaN/GaN金屬-2DEG 實現。於是，根據 不同的實施例，在正向汲極偏壓下源極肖特基接觸丨1()與 15 201203541 <y 听形成的結處於自然反向偏置，使得即使採用容易 漏電流的緩衝層（如三族氮化物材料缓衝層104是容易漏電 流的）也可以有效阻隔緩衝層漏電流。相應地，所披露的 TJ-FET結構和器件可以針對緩衝層漏電流提供自然阻隔能 力。 另外’可以理解’在正向汲極偏壓和零閘極偏壓下， 即使溝道裡的2DEG密度足夠導電，金屬_2DEG結仍然處 於反向偏置狀態。所以有利的是，反向偏置的金屬-2DEO 結的勢壘高度（BH)和勢壘寬度（BW)足夠高的情況下，通過 反向偏置的金屬-2DEG結的隧穿電流可以被忽略而器件處 於關斷狀態。而當閘極偏壓變更為正的情況下，2dEG密 度進一步增加，使得勢壘高度在鏡像電荷的作用下降低， 勢壘寬度在2DEG溝道電子能級下拉的情況下減小。當這 兩種效應大到一定程度時，就可以導致隧穿結的開啟，因 此有電流通過^相應地，常關斷型三族氮化物場效應電晶 體可以為所述的金屬-2DEG隧穿結FET形式。 如上所述，在與源極金屬的肖特基接觸（如源極肖特基 接觸110)處，在高2DEG密度下，可以得到具有高隧穿係 數的薄的隧穿勢壘（金屬半導體結處的耗盡區）。於是，問 極偏壓可以控制有效隧穿勢憂厚度和勢壘高度。例如在圖 7至10中所描述的通過二維模擬工具模擬出的器件工作原 理。 16 201203541 圖7描述了根據所公開主題的各方面使用二維模擬得 出的示範非限制性的TJ-FET的導帶能級隨相對位置（X)變 化的分佈圖。圖8進一步描繪了根據所公開主題的各方面 使用二維模擬得出的示範非限制性的TJ-FET的導帶能級 隨相對位置（X)變化的分佈圖。在圖7至圖8中，X=0表示 源極-2DEG接觸（如源極肖特基接觸110)的位置。注意在 這兩幅圖中，標注702/802，704/804，706/806分別對應不 同的偏壓條件：702/802 (VGS = -3V， VDS= 10V)， 704/804 (VGS = 〇V， VDs= l〇V)和 706/806 (VGS = 3V， VDS= 10V)。 因此，圖7至圖8描述了模擬得出的2DEG溝道在不 同VDS和VGS偏置下的導帶能級分佈。曲線702/802表示 在VGS= -3V和 VDS = 10V下的導帶能級分佈。可以看出 在這種情況下2DEG溝道處於夾斷的狀態。曲線704/804 表不在Vgs= 〇V和 Vds = 10V下的導帶能級分佈。在這 種情況下，2DEG溝道雖然沒有關斷，但有效隧穿勢壘厚 度大於10納米從而使得隧穿結處於關斷的狀態。因此金 屬-2DEG TJ-FET的工作模式在如曲線704/804所示的情況 下屬於增強型模式。曲線706/806表示在VGS= 3V和 VDS =10V下的導帶能級分佈。此時有效源極隧穿勢壘厚度小 於1納米而電晶體處於開啟的狀態。 17 201203541 根據不同的實施例，低關態漏電流和大開態電流可以 同時被獲得。比如，在零閘極壓時（704/804)，為1〇納米 厚的有效隧穿結勢壘厚度大到可以有效阻隔從處於費米能 級（Ef)810的源極金屬808(如源極肖特基接觸11〇)到2DEG 溝道的電子隧穿電流。在零閘極偏壓時（704/804)，只要 2DEG密度不極端大，有效隧穿勢壘厚度就將變大（如大於 5nm)以及随穿係數將變小’從而導致可以忽略的隧穿電流 。因此’在這種狀態下’示範器件可以說處於關斷狀態。 而在3伏閘極偏壓下（706/806)，有效勢壘·厚度可以小至1 納米，可提供足夠高的隧穿係數及隧穿電流。所以，在高 閘極偏壓下’ 2DEG密度更高，故有效勢壘厚度更窄而隧 穿係數及電流更大。故在這種狀態下，示範器件可以說處 在導通的狀態。 另外’在示範非限制性的丁j_FEt中，源極金屬—2DEG 結処的肖特基勢壘高度並不是固定的，而肖特基勢壘減低 效應也需要被考慮在内。例如，存在2DEG溝道裡電子與 源極金屬（如源極肖特基接觸i 1〇)裡正鏡像電荷間的鏡像 力。在種鏡像吸引力的作用下肖特基接觸（如源極肖特基 接觸11G)附近的導帶能級會被降低因此如圖9所示相應的 肖特基勢壘高度也會變低。 圖9更進-步描、皆了根據所公開主題的各方面使用二 、准模擬彳于出的示範非限制性的的導帶能級隨相對 18 201203541 位置（X)變化的分佈圖。在圖9中考慮肖特基勢壘減低效應 9〇2(虛線）與不考慮肖特基勢壘減低效應9〇4(實線）的 FET在不同閘極偏壓（906，908，910)和VDS=〇V下的導帶 能級分佈均被提供’ X=〇表示源極-2DEG接觸的位置。可 以看出在閘極偏壓越高’由2DEG溝道裡電子所產生的肖 特基接觸（如源極肖特基接觸丨1〇)處的鏡像力變得越強而 肖特基勢壘高度相應會越低。
由此可以得出影響2DEG溝道裡電子密度的閘極偏壓 同時也會影響與2DEG密度相關的肖特基勢壘高度。例如 ’圖1〇描繪了根據所公開主題的各方面製造的示範的 AlGaN/GaN 金屬-2DEG TJ-FET(如製作在基本 A1GaN/GaN HEMT結構上的TJ_FET)和使用二維模擬得出的示範的 FET所展示的在不同閘極偏壓下測試得出和模擬得出的肖 特基勢壘高度（SBH)。實驗測試肖特基勢壘高度可由正向 偏置源極肖特基接觸電流電壓（I_V)隨溫度變化的關係所得 出。可以看出如圖9所示的肖特基勢壘降低效應與實際器 件性能的確匹配。 例如’在正的閘極偏壓下，2DEG溝道裡電子密度増 高而鏡像力增強，導致肖特基勢壘高度降低和隧穿係數増 高。相應地’在負偏壓下’ 2DEG溝道裡電子密度降低咬 被耗盡’鏡像力變弱使得肖特基能保持足夠勢壘高声^ x W關 斷器件。 C' 19 201203541 因此，TJ-FET結構（如參照1至6所述的製作在基本
AlGaN/GaN HEMT上的TJ-FET示範例）與HEMT有著完全 不同的閘極控制機制。例如，傳統HEMT依靠閘極偏磨耗 盡或增加溝道裡的2DEG來創造關斷與導通狀態。如前所 述，三族氮化物異質結（如AlGaN/GaN)裡的強極化效應使 得製作常關斷型HEMT變得困難。然而，在TJ_FET裡， 閾值電壓是由閘極控下的隧穿勢壘寬度所決定。即使在高 的2DEG密度下，TJ-FET的閾值電壓也可以保持為正，因 為隧穿結的導通需要高達9χ10ΐ2每平方釐米的2DEG密度 〇 根據具體的非限制性實施例，所披露主題在商用
AlGaN/GaN HEMT MOCVD法外延晶片（如在4英寸（u υ 矽襯底上）上製作常關斷型金屬_2DEG TJ_FET。例如，一 方面，外延結構可以包括GaN緩衝層，一層2納米ain 介面增強層，一層非摻雜17 5納米阻擋層和 -層2納米非摻雜GaN覆蓋層中的一層或多層。相應地， 這種類型的起始晶片具有9χ1〇12每平方爱米的2mg密度 1600平方滅米每伏秒的電子遷移率和負2.1伏的閾值電 壓。 實驗測試所得出的具體非限制性Tj_fet的各項性能 述在圖1至圖20内。根據彼露主題的一個示範性TJ_ FET可以獲得在高至5()伏正向汲極偏壓下保持ι〇9的導通 20 201203541 ._斷電"IL比’在Vgs = 3.5V Τ 230毫安培每毫米的最大漏 電流流密度，正122伏的閾值電壓，89毫伏每十倍的亞 閾斜率（SS)，2微米間極沒極間距器件274伏和15微米閑 極;及極間距器件557伏的反向擊穿電壓（BV)(擊穿判據為 0.1毫安培每亳米漏電流流）。在圖16中，可以看出在示範 非限制性示例中由於採用汲極歐姆接觸而不是肖特基汲極 接觸，從而沒有漏電流壓偏移效應。另夕卜，圖14所示的 跨導在達到峰值後可以保持幾乎穩定，顯示出器件有很好 的線性度》 相應地，圖η至圖20描述了根據披露主題的各方面 的一個示範非限制性AlGaN/GaN金屬-2DEG TJ-FET實驗 測試性能。圖U描述了一個實驗測試的示範非限制性的 測試TJ-FET(ll〇2)、示範的模擬TJ_FET(u〇4)，和常規 HEMT(ll〇6)在VDS= 10V下的Id-Vgs性能。相關器件製造 在相同類型的AlGaN/GaN晶片上，尺寸為閘極寬Wg= 1〇 仁m，閘極長lg= 2 // m和閘極汲極間距lgd= 2 # m »從圖 11可以看出，實驗測試結果1102與模擬計算結果11〇4在 閘極開啟電壓方面吻合。另外，其正的閾值電壓顯示出不 同示範例的TJ-FET具有常關斷型的工作模式。 TJ-FETdiOlJHM)與HEMT(1106)不同的閾值電壓清 楚地顯示出其不同的電流開啟機理。例如，TJ_FET可以同 時獲得低至lxlO·7毫安培每毫米（如約i皮安（pA))的關斷 21 201203541 漏電流和在VDS = 3.5 V下230毫安培每毫米的最大漏電流 。另外，TJ-FET 1 102/1 104的電流導通關斷比11〇8為1〇9 ，比製造在同樣外延晶片上的常規HEMT 11 06的電流導通 關斷比1110(106)約大了三個數量級。因此，這清楚地顯 示出了反向偏置源極肖特基結優越的漏電流抑制能力。圖 18列表示出了製造在同樣襯底上的特定非限制性實施的 AlGaN/GaN TJ-FET和HEMT的其他示範器件性能。 圖12指繪了貫驗測試得出的示範非限制性tj-fet在 不同Yds下（標注為1202至1212)的VVgs性能。注意關 斷漏電流可以I VDS^丨㈣5〇伏下保持基本穩定。當 VDS大過50伏時關斷漏電流Id才有所升高（如當閘極絕緣 層開始變得容易漏電流時），從而顯示出汲極導致勢壘降低 (DIBL)效應可以被有效地限制住。 圖13描繪了實驗測試得出的示範非限制性tj_fet在 VDS= 10 V下使用線性座標的Id_Vgs性能。可看出TJFET 的間值電壓為約正的122伏’使得仏咖是—種常關斷 型電晶體。圖U騎了實驗測試得出的示範非限制性金 屬-2DEG TJ视在閘極寬Wg=心爪，閑極長^= 2心 和閉極沒極間距L—m時在Ή"下相應的跨導 WVGS性能。可看出’在這個示範例中，當Vds-10v 時，在VGS等於2伏至3 5伏這個範圍内，―可以穩定在 22 201203541 這,·肩不出輪入輪出轉移特性良好 100至105毫西每亳米 的線性度。 圖i5描繪了實驗測 1502 i hpiut 于、不範非局限性tj_fet 1502 和 HEMT 15()4 在閉 ^ B G 10# m ’ 閘極長 lg= 2 # m和閘極汲極間距l =
Am時的亞閾斜率（s 能。TJ-FET 1502 明顯 V〇stt κ 出比常規ΗΕΜΤ有更低的ss β 圖16描繪了實驗測試得 μ 一 的不靶非限制性丁J-FET在閘極 寬WG= 1〇 μηι，閘極長〜 G〜2私01和閘極汲極間距LGD= 2 pm時的iD_V〇s性能。 17描緣了實驗測試得 Wg= 10只m ’閘極長 圖 閘極寬
Lgd= 2、5、i〇 和 15 在 ，擊穿漏電流流判據為〇J 極沒極間距（2 μηι)1702相對 出的示範非限制性TJ-FET在 Lg= 2 /un和閘極汲極間距 器件央斷狀態下的Id-Vds性能 毫安培每毫米。可以看出在閘 小的情況下，示範TJ-FET可 以得到約為常規HEMT的兩倍的擊穿電壓。這一部分歸因 於示範TJ-FET的夹斷始於源極隨穿結而hemt央斷始於 汲極一侧的閘極邊沿。因此，n_FET的起始夾斷區域與沒 極電極間的有效距離比HEMTl當Ud更大時（5 (17〇4) ’ 10 (1706)和 b (1708) μπι)，示範 TJ-FET(在 LGD = 2， 5，10和15 時分別為274伏，369伏，521伏和557伏 )與HEMT擊穿電壓的差距就會縮小。另外實驗測試得出 的示範非限制性TJ-FET的導通電阻（R〇N)在LGD = 2，5， 23 201203541 10和15 時分別為〇·69，1〇6，i.66和2 74毫歐姆平 方釐米》 圖18描繪了實驗測試得出的示範非限制性tj fet 1802與製造在同樣AiGaN/GaN晶片上的常規hemt 1804 間在不同LGD下的擊穿電壓對比。另外，圖a列表顯示 1806 了特定非限制性實現的AlGaN/GaN TJ-FET和製造在 相同類型的襯底上的HEMT之間的示範期間性能對比。圖 19描繪了示範非限制性A】GaN/GaN tj_fet在不同下 的導通電阻R〇N和擊穿電壓之間的折衷關係19〇〇，與
Si(1902)，SiC(19〇4)和GaN(19〇6)理論極限的對比❺圖2〇 描繪了實驗測試得出的示範非限制性TJ_FET在閘極寬
Wg一1 〇〇 ，閘極長LG= 2 和閘極汲極間距lg〇= 2 # m時的電流增益截止頻率fT 2〇〇4與功率增益截止頻率。 2〇02。例如，Lg= 2㈣時，最大fT為6.3GHz而最大fmax 為 15 ·3 GHz。 雖然連同不同實施例已經描述了所公開主題，但是在 不脫離所公開主體的情況下，其他類似的實施例也可以被 採用’或可以作出―些修改與增加，但相时施例在已描 述的功能與類似性能方面與披露主題並不會有大的不同。 其他非限制性TJ-FET實施例 在其他非限制性實施例中，所公開主題採用金屬同時 作為沒極和源極電極ϋ極電極可以採賴姆接觸或 24 201203541 是肖特基接觸。錄歐姆接觸可以避U極肖特基接觸所 帶來的電壓偏移同時保有大的電流驅動能力，而沒極肖特 基接觸可以提供反向汲極阻隔能力。 圖η描繪了根據所公開主題的進一步示範非限制性 三族氮化物TJ_FET 2100同時採用肖特基接觸作為源極電 極（源極肖特基㈣·)和沒極電極^特基没極接觸 21〇4)的剖面示意圖。《了方便說明，在非限制性下，圖 2!採用與圖…類似的命名方式以描繪上述例如有關圖 1至6的類似的功能特性或特徵。採用與圖…類似的 技術術語，同時加強各個實施例的特徵，圖21描繪了肖 特基沒極TJ-FET 2100的剖面圖。相比@ 6中的歐姆没極 TJ-FET _，肖特基沒極TJ_FET 21〇〇可以包括金屬沒極 電極。 如圖21所示，對稱的金屬_2DEG源極和金屬_2〇EG 汲極隧穿結FET在源極2102和汲極2104電極處均形成金 屬-2DEG結。金屬層2106(如採用單層或多層Ti，A1，Cr ，Ni，Pt，Au等中的一種或多種金屬）被使用在源極2ι〇2 和汲極2104電極中。在非限制性實施例中，預期的源極 2102和汲極2104區域可以在金屬沈積前採用乾式或濕式 触刻技術來姓刻到半導體層1 〇4。根據所描述的不同示範 例’這種源極2102和及極21 04金屬電極會與2DEG肖特 基接觸從而形成源極2 102和没極2104接觸。 25 201203541 應該被注意的是根據所公開 開主喊的其他構造，安排， 結構和實施例也是可行的。
㈣例如，已描述的示範TJ-FET 採用橫向器件結構和工作模戎 棋式其電流通過源極金屬_ 2DEG隧穿結和2DEG溝道。柄嬙甘a
^根據其他的示範例，TJ-FET ’其汲極電極是在 隔離層，或淺摻雜加
也可以採用縱向的結構和工作模式 2DEG溝道下方但（如通過非摻雜GaN 速層等）與2DEG溝道隔離開的導電層，如下所述 ，根據進纟的非限制性實施例，随穿結PM可以採用 縱向結構，例如’汲極電極與異質結下的氮化物半導體層 接觸。在這種非限制性實施例巾，其電流料可以包括橫 向_穿過金屬·細G結和縱向地通過隔㈣。可以理解 的是縱向隨穿、结FET器件去除如A1GaN/GaN HEMT的橫 向态件因閘極與汲極間的表面態所導致的電流崩塌問題。 作為進-步實例，® 22-25描繪了根據所公開主題的 貫Ή的戎種非限制縱向隧穿結型場效應電晶體 。構的截面圖。例如’ ® 22示出了 -種縱向隧穿結型場 效應電阳體（VT7-FET)2200實例的截面圖，該器件基於ΙΠ· 氮化物半導體材料且其沒極電極位於初始晶片的正面。 採用與圖1 -6及圖2 1相似的技術術語，同時突出該一 系列實施方案的特徵，圖22描繪了襯底層2202(如矽，碳 化石夕’藍寶石’或氮化鎵等），該襯底層之上可形成•氮 化物材料層2204(如重摻雜的卜型氮化鎵，其摻雜密度在 26 201203541 .10 cm ί&圍或更高等）。根據非限制性方φ，第-氮化物 半導體㉟2206(例如，摻雜密度纟l〇16 cm-3範圍的輕推雜 η-型氮化鎵）可形成於Ιπ氮化物材料層 2204之上。進一步 第氮化物半導體層2208(如未摻雜的氮化鎵等）可形成 於氮化物半導體層2206之上。根據進一步非限制實例， 氮化物半導體阻擋層221〇(如，Α1χ(^ χΝ，〇 < χ $ 〇可 形成於所述第二氮化物半導體層22〇8之上。可理解的是 ’極化電荷可由氮化物半導體材料的自發極化與壓電極化 產生，且該極化電荷位於第二氮化物半導體層22〇8與氮 化物半導體阻擋層2210之間。 由於極化電荷的存在，二維電子氣（2DEG)22i2可形成 於第二氮化物半導體層22〇8與氮化物半導體阻擋層MW 之間附近。在進一步非限制實例中，源極接觸2214(如， 肖特基接觸）可形成於氮化物半導體阻擋層221〇與第二氮 化物半導體層2208的凹陷區之中。此外，根據進一步方 面，介質層（如，閘極絕緣介質層2216)，例如氮化矽、氧 化鋁等，可形成於氮化物半導體阻擋層221〇與源極接觸 2214之上。 另一方面，VTJ-FET實例的非限制實施可包括閘極 接觸層（如，閘極金屬層2218等），例如，鎳/金金屬堆疊 層’其可形成於介質層之上（如，閘極絕緣介質層22丨6)。 在進一步實施例中，汲極接觸層2220，如，包括鈦/鋁/鎳/
27 S 201203541 • 金等任意組合的歐姆金屬堆疊層，可形成於m-氮化物材 料層2204的凹面之上。在另一實施例中，鈍化或保護層（ 如，鈍化層2222等），例如，包括氮化矽的鈍化層，可形 成於暴露的器件表面之上，例如ΙΠ_氮化物材料層22〇4, 第一氮化物半導體層2206,第二氮化物半導體層22〇8以 及氮化物半導體阻㈣2210等中的一個或多個的暴露表 面。 如另一實例，圖23示出了一種隧穿結型場效應電晶 體（VTJ-FET)2300實例的戴面圖，該VTJFET 23〇〇的汲極 位於蝕刻後的襯底層背面。例如，根據一種特殊的非限制 實施’圖23所示的VTJ_FET23〇〇可包括與vtj fet22〇〇 相似的結構，除了形成汲極歐姆接觸2302之外。相應地 為了易於解釋以及非限制說明，圖23採用與圖22相似 少考符號以及/或名稱來描述上述關於圖16以及圖 等的相似的功能特性或特徵。 因此，針對VTJ-FET 2300，汲極接觸層（如，汲極歐 接觸2302)，例如鈦/鋁/鎳/金歐姆金屬堆疊層可形成 ；I氮化物材料層2204背面。根據一個方面，汲極接觸 層（如没極歐姆接觸23G2)也可接觸襯底層22()2所暴露的 表面。可以理解的是，作為一種非限制實例，一種形成與 及極接觸層（如，汲極歐姆接觸23〇2)相關的凹陷區的方法 28 201203541 .為採用具有掩膜的濕式或乾式蝕刻以去除襯底層22〇2 以及部分in-氮化物材料層22〇4。 作為VTJ-FET結構的進一步非限制實例，圖24描繪 了 一種隧穿結型場效應電晶體（vtjfet)24〇〇的截面圖， 該VTJ FET 2400的、及極（如，没極歐姆接觸24〇2)位於⑴_ 氮化物材料襯底層2404底部。如上所述，為了易於解釋 以及非限制說明’圖24採用與圖22.23相似的參考符號以 及/或名稱來描述與上述關於圖1-6以及圖22_23等相似的 功能性特性或特徵。 相應地，圖24所描繪的VTJ-FET 24〇〇採用m•氮化 物材料襯底層2404作為襯底。例如，在一系列實施例中 VTJ FET 2400可採用一種重摻雜卜型氮化錄（如，推雜 役度在1〇18 cm·3範圍或更高的氮化鎵等）ΠΙ_氮化物材料襯 底層2404。進一步，—種第一氮化物半導體層24〇6(如， 一種摻雜密度範圍為1〇h cm-3的輕摻雜η_型氮化鎵）可形 成於ΠΙ-氮化物材料襯底層24〇4之上。一種第二氮化物半 導體層2408(如，未摻雜氮化鎵）可形成於第一氮化物半導 體層2406之上。 另一方面，VTJ-FET 2400可包括一種氮化物半導體阻 擋層2410(如，一種由AlxGaixN組成的阻擋層，〇<χ各 1)’該阻擋層2410可形成於第二氮化物半導體層24〇8之 上，如上所述。進一步如上所述，可理解的是，極化電荷 29 201203541 可由氮化物半導體材料的自發極化與壓電極化產生，該極 化電荷可位於第二氮化物半導體層2408與氮化物半導體 阻擔層2410之間。由於極化電荷的存在，二維電子氣 (2DEG)2412可形成於第二氮化物半導體層24〇8與氮化物 半導體阻擋層2410之間附近《更進一步，源極接觸2414( 如’ 一種肖特基接觸等）可形成於氮化物半導體阻擋層 2410與第二氮化物半導體層24〇8的凹陷區之中。 此外’根據一系列實施例且如上進一步所述，一種閘 極絕緣介質層2416(例如氮化矽、氧化鋁介質層等），可形 成於氮化物半導體阻擋層2410與源極接觸2414之上。在 多種非限制實施中，VTJ-FET 2400可進一步包括一種問 極接觸層（如’閘極金屬層2418等），如上所述該金屬層（ 如，一種鎳/金金屬堆疊層）可形成於閘極絕緣介質層2416 之上。進一步，一種汲極接觸層（如汲極歐姆接觸24〇2)， 可形成於III-氮化物材料襯底層2404的背面（如，一種包· 括鈦/銘/鎳/金等任意組合的歐姆接觸金屬堆疊層）。在進一 步非限制實施中，一種鈍化或保護層（如，鈍化層2422， 如IL化矽等）’可形成於一處或多處暴露的器件表面之上， 例如氮化物半導體阻擋層2410。 在另一非限制VTJ-FET結構實例中’圖25描繪了一 種VTJ-FET 2500實例的截面圖，該器件包括一個槽形區 域’且該槽形區域包含相關閘極電極的一部分。例如，根 30 201203541 據進一步非限制實例，圖25所示的VTJ_FET 25〇〇可包括 與VTJ-FET 2200相似的結構，除了形成包括相關閘極電 極的一部分的槽形區域。相應地，為了易於解釋以及非限 制說明，圖25採用與圖22相似的參考符號以及/或名稱來 描述與上述關於圖1-6以及圖22與圖23等相似的功能特 性或特徵。 作為一種實例，圖25示出了 VTJ-FET 2500，該器件 的一部分閘極層（如，閘極金屬化層2218，比如鎳/金金屬 堆疊層等）形成於氮化物半導體阻擋層221〇與一部分第二 氮化物半導㈣2_的凹面之上。此外，閘極絕緣層（如 ’閘極絕緣介質層2216,如氧化銘層等）可形成於第二氮 化物半導體層22G8、氮化物半導體阻擋層㈣與問極接 觸層(如’閘極金屬化| 2218)之間。纟一種特別的非限制 實例中’一種與閘極接觸層（如，閘極金屬化層22…相關 的槽形區域可通過例如採用具有掩膜的濕式或乾式蝕刻去 除部分氮化物半導體阻擔層221()以及部分第：氮化物半 導體層2208實現。在進_步的示範實施例中，沒極歐姆 接觸2220，例如包括Ti Hi和Au等的任意經合的歐 姆金屬堆疊層’可形成於ΠΙ·氮化物材料層2204的凹面之 上。 因此，可理解的是， VTJ-FET 2300 與 24〇〇， 針對分別如圖23與圖24所示的 部分閘極接觸層（如，閘極金屬化 31 201203541 層2218與2418)也可形成於氮化物半導體阻擋層221〇(對 於VTJ-FET 2400，為氮化物半導體阻擋層241〇)與部分第 二氮化物半導體層2208(對於VTJ-FET 2400,為第二氮化 物半導體層2408)的凹面之上。該結構的優點是，槽形閘 極電極可鉗制（或固定）沿槽形區域的壁的電勢，從而耗盡 槽形閘極電極與源極電極之間的區域。因此，通過耗盡槽 形閘極電極與源極電極之間的區域，可提高器件處於關斷 狀態時的阻斷能力。 相應地，所公開實例可提供隧穿結型場效應電晶體 TJ-FET(如’常關型ΠΙ-氮化物型AlGaN/ GaN金屬-2DEG TJ-FET 600 ’ 2100 ’ 2200 ， 2300 ， 2400 ， 2500 等）。一方 面’所述TJ-FET可包括襯底層（如，襯底ι〇2，22〇2， 2404，等）《>例如，如上所述，適用的襯底可包括藍寶石， 矽（m) ’碳化矽（sic)，氮化鋁（A1N)，或氮化鎵，具有或 不具有成核層，例如包含ΠΙ_氮化物型材料的成核層。例 如，在一種特別的非限制性實例中，TJ_FET可包括藍寶石 襯底。 此外，所述TJ-FET實例可包括：一種緩衝層（例如， III-氣化物材料緩衝| 1G4,第—與第二氮化物半導體層 2206/2208(2406/2408)，等），該緩衝層佈置或沈積於襯底 層之上，以及種阻擋層（如，III-氮化物半導體阻擋層 106, I化物半導體阻擋層221隨1〇，等），且該阻擔層佈 32 201203541 置或沈積於所述緩衝層之上。相應地’所述緩衝層與所述 阻擋層可形成一種異質結，該異質結位於上述缓衝層與阻 擋層介面。此外’所述異質結可包括二維電子氣導電溝道（ 例如，近似處於預期的閘極位置的二維電子氣導電溝道）。 此外，所述TJ-FET實例可進一步包括一種靠近所述 緩衝層的金屬區域，且該金屬區域近似處於預期的源極位 置同時跨越部分異質結。例如，根據圖6，21 -25，33等以 及相關描述，金屬肖特基源極接觸（例如，肖特基源極接觸 110 ’源極接觸22 14/2414等）可沈積於緩衝層之上，且與 二維電子氣形成肖特基接觸。因此，如上進一步所述，所 述金屬源極接觸與異質結處的二維電子氣形成肖特基接觸 ，可以說該金屬源極接觸跨越所述異質結的一部分。 其他非限制TJ-FET實例可包括一種絕緣介質層（如， 閘極絕緣介質層112，閘極絕緣介質層2216/2416等），且 該絕緣介質層沈積在近似處於預期的閘極位置的所述阻擋 層（例如，III-氮化物半導體阻擋層106，氮化物半導體阻 擋層2210/24 1 0，等）之上。在多種實例中，如上所述，閘 極電極（如’閘極電極602,等）可形成於所述絕緣介質層（ 如’閘極絕緣介質層112，閘極絕緣介質層2216/2416，等 )之上。 進—步如此處所述，所述閘極可進一步地部分覆蓋近 似處於預期的源極位置（如，所述金屬肖特基源極接觸，肖 33 201203541 ▲ 特基源極接觸il〇，源極接觸2214/2414，等）的金屬區域 的一部分’且該閘極電極與該金屬區域通過絕緣介質層電 學隔離。在另外的實例（如VTJ-FET 2500)中，閘極可進一 步至少部分填充於通過蝕刻形成於部分阻擋層中的凹陷區 域中。此外’根據如上所述的多種實例，TJ_FET的汲極可 跨越部分異質結且至少於二維電子氣形成歐姆接觸或肖特 基接觸。在其他實例（如VTJ-FET)中，汲極可越過異質結 與肖特基源極電學輕合。 在其他非限制實例中，可提供常關型金屬-二維電子氣 結型場效應電晶體TJ-FET(如，一種常關型ιπ_氮化物 AlGaN/GaN 金屬-二維電子氣 TJ_FET 22〇〇，23〇〇，24〇〇， 2500，3300，等），所述Tj_FET可包括位於一種第一氮 化物半導體層（如，第一氮化物半導體層22〇6/24〇6)之上的 一種第二氮化物半導體層（如，第二氮化物半導體層 22〇8/24〇8)。作為進一步實例，所述TJ-FET可包括位於第 二氮化物半導體層（如，第二氮化物半導體層22〇8/24〇8)之 上的一種氮化物半導體阻擋層（如，氮化物半導體阻擋層 2210/2410) ’·以及形成異質結，該異f結包括位於上述氮 化物半導體阻擋層與第二氮化物半導體層之間的二維電子 氣（2DEG)。 在其他非限制實例中，所述TJ_FET可包括一個或多 個金屬源極接觸，所述源極接觸與金屬二維電子氣 34 201203541 FET相關且與二維電子氣形成肖特基接觸。在其他實施中 ’所述TJ_FET可包括一個或多個歐姆接觸（如，没極歐姆 接觸删⑽2/2術等），或一個肖特基汲極接觸，該肖 特基沒極接觸與—個或多個源極金屬接觸越過異質 耦合。 根據以上所描述的結構和器件，流程圖顯示出 了所公開主題的製造方法1便於解釋，製造方法被描述 成-系列的方框’需要注意的是這些介紹和描述並不會被 方框的次序所限制，有些方框的次序位置可能與描述的方 框順序不同。㈣流程圖描述的任何非時序的，分又的， 分叉的方框以實現 流程應當被理解為顯示為不同的次序 相同或類似的結構。此外，並不是所古 个疋所有展不出的方框都需 要包括進此後所描述的製造方法。 示範方法 圖26至33描述了示範非限制性vtj_fet(例如，圖 22所描繪的示範VTJ_FET)的不同示範製造工藝階段的各 方面。需要注意的是各階段是為了便於解釋而被描述，而 沒有限制性。例如，這些展示或相關描述並不被數字，次 序或缺少具體階段所限制’有些階段可能與已描述的階段 出現在不同的次序位置。另夕卜，可設計出製造具體特徵或 實現具體功能的適合的可替代方案或安排來代替一個或多 35 201203541 個相關步驟或者添加到其中。所以，接下來的描述僅僅是 描述所公開的結構，器件和製作方法的可能方案的子集。 作為一種非限制實例’圖26示出了一種初始晶片示 例，包括：一種襯底2202，一種III-氮化物材料層2204， 一種第一氮化物半導體層2206 ’ 一種第二氮化物半導體層 2208 ’以及一種氮化物半導體阻擋層2210，例如，如之前 圖22 ·所述。 如圖27所示的進一步非限制實例，可定義一個或多 個有源區，例如’通過乾式蝕刻（如，採用氣氣/氦氣 (Cl2He)感應耦合等離子體反應離子蝕刻（ICP-RIE)等）。一 方面’乾式蝕刻可選擇性地去除部分設於有源區外的氮化 物半導體阻擔層2210’第二氮化物半導體層2208，第一 氮化物半導體層2206，以及ΙΠ-氮化物材料層2204。進一 步在有源區外的其他區域，III-氮化物材料層2204的表 面被暴露，其上形成有汲極歐姆接觸222〇金屬化。例如 在另一實例中，如圖28所示，汲極歐姆接觸2220可通 過金屬沈積實現，如通過電子束蒸發鈦/鋁/鎳/金等的任意 組合（如，分別金屬沈積厚度為2〇納米/15〇納米/5〇納米 /8〇納米的鈦/鋁/鎳/金），且伴隨隨後的快速熱退火（rta)( 如，進行850攝氏度35秒熱退火等）。 根據進一步實例，如圖29所示，源極區域可被定義 ’例如，通過光刻膠層2902。例如，可在源極區域，去除 36 201203541 氮化物半導體阻擋層2210以及部分第二氮化物半導體層 2208，如在ICP-RIE系統中通過氣氣/氦氣等離子體乾式姓 刻工藝。進一步’在為形成源極接觸2214金屬化的準備 中，蝕刻深度可預先設置為恰好達到第二氮化物半導體層 2208以及暴露第二氮化物半導體層22〇8表面以及二維電 子氣2212(例如從圖29所示的參考編號2904 —側）。在多 種實例中，光刻膠層2902可保留在器件2900之上，直到 源極接觸2214層沈積與剝離工藝之後。 在圖30中，根據一種實例，源極接觸2214電極可通 過金屬沈積形成。例如，源極接觸2214電極可通過電子 束蒸發金屬源極（如，鋁源極等）以沈積預定厚度（如，約 納米）的金屬來形成，·該源極金屬電極通過如圖29所示的 光刻膠層2902定義，且光刻膠可在後續的剝離工藝中去 除。在多種實例中，源極接觸2214層可接觸氮化物半導 體阻擋層2210的邊緣與第二氮化物半導體層22〇8，以及 二維電子氣2212。 如圖31所示’且根據其他實例’ 一薄層（如，約10納 米等）閘極絕緣介質層2216可通過如原子層沈積（ALD)或 其他此積方法（如’等離子增強化學氣相沈積，錢射等）生 成且該問極絕緣介質層2216位於氮化物半導體阻擋層 與源極2214或他們的一部分之上。如圖3 1，閘極絕 ’質層2216可覆蓋氮化物半導體阻擋層2210與源極 37 201203541 2214或他們的一部分。進一步實例，如圖32所示’一種 閘極金屬層2218可用于形成閘極接觸電極（如，通過沈積 電子束蒸發的鎳與金）等。如圖33的進一步非限制實例’ 可沈積（如，通過等離子增強化學氣相沈積）一種鈍化層 2222(如，一種氮化矽（SiNX)鈍化層），以保護暴露的器件 表面。 可理解的是，對於VTJ-FET 2300與VTJ-FET 2400 ’ 上述針對VTJ-FET 2200的製造步驟也可適用，除了在 VTJ-FET 2300中形成汲極歐姆接觸2302以及在VTJ-FET 2400中形成汲極歐姆接觸2402之外。因此，在製造VTJ· FET 2300中，在形成汲極歐姆接觸2302之前，可形成凹 陷區域；且在這些凹陷區域中，如圖所示部分襯底2202 與III-氮化物材料層2204可被去除。相應地，III-氮化物 材料層2204的背表面可被暴露，以實現汲極歐姆接觸 2302金屬化。作為一個非限制實例，所述凹陷區域可通過 感應耦合等離子體反應離子蝕刻（ICP-RIE)系統中氣氣/氦 氣等離子體乾式蝕刻實現。同樣地，在製造VTJ-FET 2400 中，汲極歐姆接觸2402可直接形成於III-氮化物材料襯底 層2404底部。 圖34描繪了根據所公開主體的多個方面的形成一種 TJ-FET(如，常關型III-氮化物AlGaN/GaN金屬-二維電子 氣 TJ-FET 600 ， 2100 ， 2200 ， 2300 ， 2400 ， 2500 等）的非 38 201203541 、限制實現方法3400。例如，在步驟34〇2，如上關於圖卜6 所述，方法3400可包括··例如，在一種襯底層（如，襯底 層102，2202 ’ 2204等）之上，沈積一種緩衝層（如，ΙΠ氮 化物材料緩衝層104，第—與第二氮化物半導體層 2206/2208(2406/2408)等）。例如，可包括在藍寶石襯底， 矽（111)襯底，碳化矽襯底，氮化鋁襯底，或氮化鎵襯底中 一種或多種之上生長緩衝層。在步驟3402中，如上所述 ，沈積緩衝層可包括在具有ΙΠ_氮化物成核層的襯底上生 長緩衝層9 此外，在步驟3404，一種阻擋層（如，ΠΙ_氮化物半導 體阻擋層106，氮化物半導體阻擋層2210/2410等）可形成 於緩衝層（如’ III-氮化物材料緩衝層1〇4，第一與第二氮 化物半導體層2206/2208(2406/2408)等）之上，以形成一種 包括一維電子氣的異質結。例如，如上所述，所述銘鎵氣/ 氮化鎵（AlGaN/GaN)異質結可在所述二維電子氣溝道中包 括一種高密度載流子。 方法3400的進一步非限制實例，可與所述二維電子 氣形成一種金屬源極肖特基接觸（例如’源極肖特基接觸 110，源極接觸2214/2414等）。相應地，所述非限制方法 3400中，所公開實施方案可具有此處所述的一種高密度二 維電子氣溝道，該二維電子氣溝道與源極金屬（例如，源極 肖特基接觸110，源極接觸2214/2414等）形成肖特基接觸 39 201203541 ’最終形成具有高隧穿係數的薄隧穿勢壘（如，金屬半導體 結處的耗盡區）》 此外’在步驟3408，可完成製造TJ-FET器件的過程 。例如，如上關於圖U，2丨_23等所述，各種製造步驟可 用於完成製造TJ-FET器件。例如，可進行各種蝕刻，沈 積’鈍化’光刻以及其他工藝步驟（清洗，檢查’缺陷度量 ，等），如以上針對 TJ-FET 600，2100，2200，2300， 2400 ’ 2500 ’ 3300 等所述。例如，對於 VTJ-FET 2500， 如圖25所示’部分靠近閘極電極層22 18的設計位置的阻 擋層2210中可形成槽形區域。 進一步，方法3400可進一步包括生長—種閘極絕緣 介質層（如，閘極絕緣介質112，閘極絕緣介質層 2216/241 6等），且該閘極絕緣介質層位於近似處於閘極的 設計位置的阻擋層（例如，III-氮化物半導體阻擋層1〇6， 氮化物半導體阻擋層2210/2410等）之上。再一步，一種金 屬閘極電極（如，閘極電極602等）可形成於所述閘極絕緣 介質層（如’閘極絕緣介質層Π 2，閘極絕緣介質層 2214/2216，等）之上，以部分覆蓋金屬源極肖特基接觸的 一部分。根據所述實例，該金屬閘極電極（如，閘極電極 6〇2，等）與源極金屬（如，肖特基源極接觸丨1〇，源極接觸 2214/2414等）通過閘極絕緣介質層（如閘極絕緣介質層u2 ’閘極絕緣介質層2216/2416等）電學隔離。 201203541 在非限制方法3400的其他實例中，一種汲極接觸（如 歐姆接觸層 108，汲極歐姆接觸2220/2302/2402)可與二維 電子氣形成肖特基接觸，汲極接觸也可與二維電子氣形成 肖特基接觸2104。例如，根據圖22-23中的VTJ-FET，可 越過異質結形成一種與金屬肖特基源極接觸（如肖特基源極 接觸110，源極接觸2214/2414等）相互電學耦合的汲極接 觸；該異質結可由一種阻擋層（例如，III-氮化物半導體阻 擋層106，氮化物半導體阻擋層2210/2410等）與一種緩衝 層（例如，III-氮化物材料緩衝層104，第一與第二氮化物 半導體層 2206/2208(2406/2408)等）形成。 圖35描繪了進一步的根據所公開主題的多個方面且 參考於圖1至6中各種非限制性示範例（如常關斷型三族氮 化物 AlGaN/GaN 金屬-2DEG TJ-FET 600 等）的 TJ-FET 製 造（如製造常關斷型三族氮化合物AlGaN/GaN金屬-2DEG TJ-FET 600等）的非限制性方法3500。例如，在3502處， 器件可以隔離於異質結構之上。例如，如以上所述，圖2 描繪了通過檯面蝕刻異質結構（102/104/106)以實現示範性 有源區隔離工藝200，從而用於AlGaN/GaN金屬-2DEG TJ-FET的製造。 非限制性方法3500可以進一步包括，在3504處，如 上述有關圖3所述的在異質結構上形成汲極歐姆接觸。例 如，圖3進一步描繪了完場作爲汲極歐姆接觸的歐姆接觸 41 201203541 層108製備後的AlGaN/GaN金屬-2DEG TJ-FET的剖面示 意圖300。在非限制性示範例中，歐姆接觸層丨〇8可以製 作在三族氮化物半導體阻擋層1〇6之下（從而在三族氮化物 半導體阻擋層106與三族氮化物材料緩衝層1〇4之間的 2DEG之下）。在進一步的非限制性示範例中，汲極歐姆接 觸108可以包括一金屬堆疊（如包括Ti，a卜Ni和Au等中 的任意一種，或其他可以有效實現低電阻歐姆接觸的混合 物）。在另一個非限制性示範例中器件可以進過熱退火處理 (如在850攝氏度下熱退火35秒）。根據不同的示範例，此 處描述的歐姆接觸層1〇8可以有效避免使用汲極肖特基接 觸所帶來的電壓偏移問題。 在進一步的非限制性示範例中，在35〇6處，非限制 性方法3500可以進一步包括如前面所述的源極蝕刻以暴 露2DEG。進一步，在35〇8處方法35〇〇可以包括形成與 2DEG的源極肖特基接觸。例如，圖4描繪了已完成源極 蝕刻和源極肖特基接觸n〇的AlGaN/GaN肖特基金屬· 2DEG TJ-FET示範例的剖面示意圖。 在非限制性示範例中，為形成源極蝕刻和源極肖特基 接觸如1CP_RIE的乾式蝕刻技術或其他的蝕刻技術可被 使用以形成刻穿三族氮化物半導體阻擋層1〇6及定義源極 接觸區域、凹槽或溝槽的低損傷及近似垂直側壁的钮刻。 在進步的不例中，源極處的凹槽或溝槽可以通過約25 42 201203541 納米深以刻至GaN層（如 刻來實現以使得源極金屬 三族氮化物材料緩衝層104)的蝕 可以直接與2DEG溝道的側壁接 觸（如蝕刻到三族氮化物材料 緩衝層104中距三族氮化物材 料緩衝層104上表面約6納米）。 然後’由單層或多層金屬（如Ti，A卜Cr，Ni，Pt， Au等）組成的金屬層（如源極肖特基接冑ii〇)可以被沈積在 三族氣化物材料緩衝層104上以與2DEG形成肖特基接觸 。例如’在具體的非限制性實施中，金屬層（如源極肖特基 接觸11G)可以通過在凹槽或溝槽内沈積由Ti和Au或其他 金屬所形成的單層或多層金屬層來實現。需要指出的是， 在不同示範例中’ 1¾穿結存在於金屬_2DEG結處。 根據進一步非限制性方法3500,在3510處，閘極絕 緣介質層可沈積在製作中的TJ[_FET丨^在非限制性示例 中，圖5進一步描繪了完成閘極絕緣介質層丨12之後的 AlGaN/GaN金屬-2DEG TJ_FET的剖面示意圖5〇〇。根據不 同的示範例，閘極絕緣介質層112或鈍化層可以包括沈積 或生長在三族氮化物半導體隔離層106上的介質層（如 Al2〇3 ’ AIN，SiN，Si02，Hf〇2 等）。進一步地，在具體的 非限制性示範例中，閘極絕緣介質層可以包括八丨2〇3層（如 用ALD等生長的10納米A1203層）。另外，在進一步示 範例中，如緩衝氧化蝕刻（B0E)的濕式蝕刻或乾式蝕刻技 術可以被用作刻穿閘極絕緣介質層112以暴露源極接觸區 43 201203541 域（如源極肖特基接觸110區域）和汲極接觸區域（如作爲汲 極歐姆接觸的歐姆接觸層1〇8區域）。 另外，方法3500可以進一步包括在3512處在閘極絕 緣介質層上沈積閘極墊。例如，圖6描繪了已完成閘極電 極602和源極接觸604區域（如源極肖特基接觸110區域） 和汲極接觸606區域（如汲極歐姆接觸1〇8區域）上的互聯 的AlGaN/GaN金屬_2DEG TJ_FET示範例的剖面示意圖。 如圖6所示，閘極金屬層丨14可以由單層或多層金屬（如包 括 Al ’ Ti，Ni，Pt ’ Au ’ TiN，TiW 等）組成。 根據不範例，閘極金屬層丨丨4可以沈積在閘極絕緣介 質層11 2上，和進一步沈積在源極接觸區域（如源極肖特基 接觸uo區域）和汲極接觸區域（如歐姆接觸層1〇8區域）上 以形成源極和汲極互聯，如圖6所示。在進一步實例中， 在具體非限制性示範例中，閘極電極6〇2和源極接觸6〇4( 如源極肖特基接觸110區域）可以重疊（如重疊〇 25微米）。 然而，另外需要注意的是，閘極電極6〇2和源極接觸6〇4 是通過閘極絕緣介質層112電隔離的。在其他示範性應用 中，AlGaN/GaN金屬-2DEG TJ-FET可以包括由絕緣介質 材料（如SiN，Si02，A1203，聚醯亞胺等）形成的鈍化層 116 〇 雖然連同各個附圖的優選實施例已經描述了所公開主 題，需要指出的是在不偏離所公開主題的情況下，還可以 44 201203541 使用其他類似示範例或對所公 所屬領域的技術人員 所述的所公開主體的各 族氮化物異質結，其他絕緣或半導 開貫施例進行修改或增加來 實現所公開主題的相同功能。例如， 將認識到在本申請的各個實施例中 個方面可應用於其他 體材料或襯底等》 例如’在各種方案中，所公開實例應用於m-氮化物 型金屬·二維電子氣溝輯穿結型場效應電晶體（τ】_岡。 如此所述，非限制性T[FET實例可包括：一種襯底層（如 矽’藍寶石’碳化矽，氮化鎵，氮化鋁等)；一種位於襯底 層之上的III-氮化物成核層；一種位於成核層之上的⑴氮 化物型未摻雜緩衝層；一種位於緩衝層上方的ΙΠ•氮化物 未摻雜溝道層等。值得注意的是，所述溝道層可與ΠΙ-氮 化物緩衝層相同（如氮化鎵），或該溝道層可與緩衝層不同（ 例如，當緩衝層選擇鋁鎵氮時，溝道層可選擇氮化鎵卜此 外，非限制性TJ-FET實例可包括一種具有帽層的Ιπ_氮化 物型阻擋層；一種位於緩衝層與阻擋層異質結介面的二維 電子氣（2DEG)導電溝道；以及一種於2DEG溝道形成肖特 基接觸的金屬源極電極。 此外’進一步的方案’非限制性TJ_FET實例可包括 •一種與二維電子氣溝道形成歐姆接觸的金屬汲極電極； 一種位於所述阻擋層之上的絕緣介質層，且該介質層同樣 至少部分覆蓋所述源極電極。進一步，示範實施例可包括
45 S 201203541 種位於閘極介質層之上的金屬閘極電極，且該閘極介質 層部分覆蓋源極電極但（可通過所述閘極介質層）與源極電 極相互電學隔離，此外包括一種由介質材料形成的最終越 化層。 如上所述，§免想了各種變型。例如，Tj_FET實例可包 括一種凹陷進入溝道層以及沿凹陷區域側壁暴露二維電子 氣溝道的源極電極區域，例如使得源極肖特基接觸與二維 電子氣沿暴露的側壁接觸。此外，通過選擇具有一定二維 電子密度的初始外延晶片，所公開的TJ_FET可實現常關 型或增強型工作模式且具有大於零的閾值電壓。所公開的 TJ-FET還可包括一種具有高密度的二維電子氣溝道且該 二維電子氣溝道與源極電極形成肖特基接觸，以實現具有 高隧穿係數的薄隧穿勢壘。如上所述，所公開TJ_FET可 具有高的開態/關態電流比以及低關態漏電流流，部分由於 所述肖特基源極可提供一種自然反偏的肖特基結以抑制緩 衡層漏電流。 此外’所公開TJ-FET可包括一種沒極歐姆接觸，以 形成一種不存在汲極偏壓偏移的器件且同時提供低導通電 p且。進一步，一方面，所訴汲極可與二維電子氣溝道形成 肖特基接觸’而非歐姆接觸，以提供汲極反向阻斷能力。 有利的是’在各種實例_，所公開方案可提供小的亞閾斜 率，因為導電溝道的開啟由隧穿過程決定，而不是由擴散 46 201203541 過程決定。如上所述’多種實例也可抑制汲極誘生勢憂降 低效應，使得該器件特別適用於短溝道器件。 值得注意的是’根據各種實施例，相對于傳統高電子 遷移率電晶體（HEMT)，所公_ Ti_FET彳具有更高的關 態擊穿電Μ ’因為耗盡過程開始於源極隧穿結而非靠近汲 極-側的閘極電極。此外，多種實例可包括能高度伸縮且 可易於實現小尺寸的源極電極。因此，作為進—步優點， 多種實例可與傳統耗盡型ΗΕΜΤ以及/或MIS_HEMT(金屬_ 絕緣層-半導It HEMT)集成於同一晶卩，該類器件可用於 實現：直接耦合型場效應電晶體邏輯電路；具有完全集成 功率器件與邏輯/類比功能模組的m_氮化物型智慧功率積 體電路。 如上所述，針對特定實例，電流可從源極至汲極沿橫 向路徑流動，形成一種橫向器件。電流也可從源極至沒極 沿縱向路徑流動且穿過異質、结，該類器件被描述為縱向器 件。 例如，一種實現於縱向結構的非限制器件實例可包括 下歹〗中的一種或多種：一種襯底層（如矽，藍寶石，碳化矽 ’氮化鎵，氮化叙等）；-種襯底層之上的m.氮化物成核 層，種成核層之上的重摻雜（如，以矽作為雜質沁_型ΠΙ· 氮化物半導體接觸層；一種重摻雜η_型接觸層之上的輕摻 雜III-氮化物半導體間隔層；一種輕摻雜ιπ_氮化物間隔層 201203541 之上的未捧雜ΠΙ•氮化物半導體溝道層；一種包括帽層的 III-氮化物阻擒層；一種形成於所述溝道層與所述阻擋層異 質結介面的二維電子氣（2DEG)導電溝道。此外，實施例可 匕括 種金屬源極電極’且該源極電極與二維電子氣溝 道形成肖特基接觸；一種與重摻雜接觸層進行歐姆接觸的 金屬汲極電極；以及一種位於阻擋層之上的絕緣介質層， 且所述介質層還覆蓋源極電極。 在多種實例中，一種金屬閘極電極可沈積於閘極介質 層之上，且該閘極電極部分覆蓋源極電極但與源極電極（通 過所述閘極介質層）相互電學隔離。此外，根據進一步實施 例’閘極電極可形成於槽形區域中， 且該槽形區域被蝕刻
片之上。
會被視作獨立的層。
密度分佈，摻雜能量和劑量，工 多双（如尺寸，形狀，密度 工藝步驟時間和次序，工 48 201203541 入等）可能會被採用以優 。在任何情況下，描述 造方法在隧穿結場效應 ’所公開主題並不應該 應在寬度與範圍被解釋 藝步驟增刪，預先處理工藝步驟引 化已描述的結構’器件和製造方法 於此的結構和ϋ件，以及相應的製 電晶體上均可以有多種應用。因此 被任何已描述的示範例所限制，而 為與附加權利要求一致。 【圖式簡單說明】 參照附圖描述本發明的非限制性和非完全列舉的實施 j其中除非另外指出，在所有附圖中相同的參考標號表 示相同的部件。 圖1至圖6描繪了非限制性的鋁鎵氮（A1GaN)/氮化鎵 (GaN)金屬-二維電子氣（2DEG)隧穿結場效應電晶體（τ^ FET)在一個示範製造工藝的不同步驟中的各個方面； 圖7描繪了根據所公開主題的各方面使用二維模擬得 出的示範的TJ-FET所展示的示範的非限制性導帶能級隨 相對位置（X)變化的分佈圖； 圖8進一步描繪了根據所公開主題的各方面使用二維 模擬得出的示範的TJ-FET所展示的示範的非限制性的導 帶能級隨相對位置（X)變化的分佈圖； 49 201203541 圖9更進-步描繪了根據所公開主題的各方面使用二 維模擬得出的示範的 靶的TJ-FET所展示的示範的非限制性的 導帶能級隨_位置（χ)變化的分佈圖； 圖10描綠了根據所公開主題的各方面製造的示範的
GaN金屬_2DEG TJ_FET *使用二維模擬得出的示 範的TJ-FET所展+从士 一 所展不的在不同閘極壓下測試得出和模擬得 出的肖特基勢壘高度（SBH); 圖η至圖20描繪了根據所公開主題的各方面的示範 非限制性的A1GaN/GaN金屬彻G tj fet的各種實驗測 試性能； 圖21描綠了根據所公開主題的其他方面的示範非限 制性的制肖縣接_時作為源㈣極電極的三族氮化 物TJ-FET的剖面圖； 圖22至圖25示出了根據所公開主題的多個方面的幾 種非限制性縱㈣穿結型場效應電晶體（化_阳）結構的 截面圖； ° 圖26至圖33描繪了根據圖22所示的示範非限制 VTJ-FET在對應於—種製造工㈣例的^階段的各個方 面； 圖34抬繪了根據所公開主題的多個方面的用於形成 隨穿結型場效應電晶體（TI-FET)的示範非限制實施方法； 以及 ’ 201203541 1-6 晶體 圖柘繪了根據所公開主題的多個方面且參照a 的各種非限制性實施例的用於形成隨穿結型場效應電 (TJ-FET)的其他示範非限制實施方法。 【主要元件符號說明】 102襯底 106阻擋層 110肖特基接觸 114閘極金屬層 1〇〇起始晶片 10 4緩衝層 108歐姆接觸層 112閘極絕緣介質層 116鈍化層 602閘極電極 604源極接觸
606 沒極接觸 600,2100 TJ-FET
2008第二氮化物半導體層 2102源極肖特基接觸 2104汲極肖特基接觸 2106 金屬層 2200 VTJ-FET 2202襯底層 2204氮化物材料層 2206第一氮化物半導體層 2208第二氮化物半導體層 2210氮化物半導體阻擋層 2212二維電子氣 2214源極接觸 2216閘極絕緣介質層2218閘極金屬層 2220汲極接觸層 2222鈍化層
2300,2400,2500,3300 VTJ-FET 51 201203541 2302 汲極歐姆接觸 2404 氮化物材料襯底層 2406 第一氮化物半導體層 2408 第二氮化物半導體層 2410 阻擋層 2412 二維電子氣 2414 源極接觸 2416 閘極絕緣介質層 2418 閘極金屬層 2422 鈍化層 2500 VTJ-FET 2900 器件 2902 光刻膠層 ς 52

Claims (1)

  1. 201203541 七、申請專利範圍： 體（TJ-FET)包含有預期的源 的位置，所述隧穿結場效應 1. 一種隧穿結場效應電晶 極的位置、閘極的位置和汲極 電晶體包括： -L括有，尤積在襯底上的緩衝層和沈積在緩衝層 上的阻擔層’緩衝層和阻擋層形成了在緩衝層和 介面上的異質結；並且 增的 金屬區域，連接緩衝層，近似處於預期的源極的位置 ，並且跨越一部分異質結。 2. 如申請專利範圍第1項所述的隧穿結場效應電晶體 ’襯底包括藍寶石，邦n)，碳化碎，氮化銘或氮化嫁中 的至少一種。 3. 如申請專利範圍第丨項所述的隧穿結場效應電晶體 ，緩衝層沈積在襯底上的由三族氮化物所組成的一層成核 層上。 4.如申請專利範圍第丨項所述的隧穿結場效應電晶體 ’襯底包括藍寶石，緩衝層包括非摻雜的GaN和阻擋層包 括三族氮化物阻擋層。 5 ·如申請專利範圍第1項所述的隧穿結場效應電晶體 ，進一步包括： 絕緣介質層，沈積在近似處於預期的閘極的位置的阻 擋層上。 6.如申請專利範圍第5項所述的隧穿結場效應電晶體 ’進一步包括： 閘極，沈積在絕緣介質層上。 53 201203541 7·如申請專利範圍第6項所述的隧穿結場效應電晶體 ’閘極還部分覆蓋一部分近似處於預期的源極的位置的金 屬區域並且與該金屬區域通過絕緣介質層電隔離。 8.如申請專利範圍第7項所述的隧穿結場效應電晶體 ’閘極還至少部分填充了蝕刻一部分阻擋層形成的溝槽。 9·如申請專利範圍第1項所述的隧穿結場效應電晶體 ’異質結包括二維電子氣（2DEG)導電溝道，其近似處於預 期的閘極的位置並且與近似處於預期的源極的位置的金屬 區域形成肖特基接觸處。 10. 如申請專利範圍第9項所述的隧穿結場效應電晶 體’進一步包括： 没極’跨越一部分異質結並且與2DEG形成歐姆接觸 或肖特基接觸中的至少一種。 11. 一種常關斷型金屬二維電子氣隧穿結場效應電晶 體（TJ-FET)，包括： 第二氮化物半導體層，沈積在第一氮化物半導體層上 > 氮化物半導體阻擋層，沈積在第二氮化物半導體層上 ，並且在氮化物半導體阻擋層和第二氮化物半導體層之間 的介面處形成異質結，該異質結包括二維電子氣；並且 至少一個金屬源極接觸，包括在金屬二維電子氣隧穿 結場效應電晶體中和與二維電子氣形成肖特基接觸。 12. 如申叫專和範圍第η項所述的金屬二維電子氣隧 穿結場效應電晶體，進一步包括越過異質結電學耦合至少 -個金屬源極㈣的歐料觸或肖特基㈣的⑦極接觸沒 54 201203541 極中的至少一個。 13·種形成具有至少一個源極，一個閘極，一個没 極的設計位置的隧穿結場效應電晶體（TJ_FET)的方法，這 種方法包括： 在襯底上沈積緩衝層； 在緩衝層上沈積阻擋層以形成包括有二維電子氣 (2DEG)的異質結；並且 形成與2DEG的金屬源極肖特基接觸。 14. 如申睛專利範圍第丨3項的方法，沈積緩衝層包括 在藍寶石襯底’矽(111)襯底，碳化矽襯底，氮化銘襯底或 氮化鎵襯底中的至少一種上生長緩衝層。 15. 如申請專利範圍第13項的方法，沈積緩衝層包括 在具有三族氮化物成核層的襯底上生長緩衝層。 16. 如申請專利範圍第13項的方法，進一步包括： 挖掉一部分近似處於閘極的設計位置的阻擋層。 17·如申請專利範圍第13項的方法，進一步包括： 於近似處於閘極的設計位置的阻擋層之上生長閘極絕 緣介質層。 18. 如申請專利範圍第17項的方法，進一步包括： 在閘極絕緣介質層上形成金屬閘極以部分覆蓋金屬源 極肖特基接觸。 19. 如申請專利範圍第13項的方法，進一步包括： 形成與二維電子氣歐姆接觸或肖特基接觸的汲極接觸 〇 20. 如申請專利範圍第19項的方法，形成汲極接觸包 55 201203541 括越過異質結電耦合汲極接觸與金屬源極肖特基接觸。 八、圖式：（如次頁） S 56
TW099130421A 2010-07-06 2010-09-09 常關斷型三族氮化物金屬-二維電子氣隧穿結場效應電晶體 TWI505462B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US34435610P 2010-07-06 2010-07-06

Publications (2)

Publication Number Publication Date
TW201203541A true TW201203541A (en) 2012-01-16
TWI505462B TWI505462B (zh) 2015-10-21

Family

ID=45440744

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130421A TWI505462B (zh) 2010-07-06 2010-09-09 常關斷型三族氮化物金屬-二維電子氣隧穿結場效應電晶體

Country Status (4)

Country Link
US (1) US8809987B2 (zh)
CN (1) CN103026491B (zh)
TW (1) TWI505462B (zh)
WO (1) WO2012003609A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972283A (zh) * 2013-01-29 2014-08-06 富士通株式会社 半导体器件
CN105374867A (zh) * 2012-02-28 2016-03-02 英飞凌科技奥地利有限公司 常关闭型化合物半导体隧道晶体管

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103026491B (zh) 2010-07-06 2016-03-02 香港科技大学 常关断型三族氮化物金属-二维电子气隧穿结场效应晶体管
JP5740643B2 (ja) * 2010-09-22 2015-06-24 国立研究開発法人産業技術総合研究所 電界効果トランジスタ
US20120280281A1 (en) * 2011-05-05 2012-11-08 National Semiconductor Corporation Gallium nitride or other group iii/v-based schottky diodes with improved operating characteristics
EP2662884B1 (en) * 2012-05-09 2015-04-01 Nxp B.V. Group 13 nitride semiconductor device and method of its manufacture
US8937336B2 (en) 2012-05-17 2015-01-20 The Hong Kong University Of Science And Technology Passivation of group III-nitride heterojunction devices
JP2014072377A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9202903B2 (en) * 2013-03-01 2015-12-01 Cree, Inc. Tunnel junction field effect transistors having self-aligned source and gate electrodes and methods of forming the same
US9570609B2 (en) 2013-11-01 2017-02-14 Samsung Electronics Co., Ltd. Crystalline multiple-nanosheet strained channel FETs and methods of fabricating the same
US9484423B2 (en) 2013-11-01 2016-11-01 Samsung Electronics Co., Ltd. Crystalline multiple-nanosheet III-V channel FETs
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
KR101758082B1 (ko) * 2013-12-30 2017-07-17 한국전자통신연구원 질화물 반도체 소자의 제조 방법
US9425312B2 (en) 2014-06-23 2016-08-23 International Business Machines Corporation Silicon-containing, tunneling field-effect transistor including III-N source
US9293523B2 (en) * 2014-06-24 2016-03-22 Applied Materials, Inc. Method of forming III-V channel
US9647098B2 (en) 2014-07-21 2017-05-09 Samsung Electronics Co., Ltd. Thermionically-overdriven tunnel FETs and methods of fabricating the same
US20160293596A1 (en) 2015-03-30 2016-10-06 Texas Instruments Incorporated Normally off iii-nitride transistor
WO2017004409A1 (en) * 2015-07-02 2017-01-05 The Regents Of The University Of California Gate-induced source tunneling field-effect transistor
CN106531788B (zh) * 2015-09-11 2019-10-18 中国科学院苏州纳米技术与纳米仿生研究所 GaN增强型遂穿HEMT及通过自对准实现GaN增强型遂穿HEMT的方法
CN105336605B (zh) * 2015-11-09 2018-05-11 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
JP6107922B2 (ja) * 2015-11-30 2017-04-05 富士通株式会社 半導体装置
US9837523B2 (en) * 2015-12-23 2017-12-05 Synopsys, Inc. Tined gate to control threshold voltage in a device formed of materials having piezoelectric properties
WO2017201063A1 (en) * 2016-05-16 2017-11-23 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Metal nitride alloy contact for semiconductor
WO2018094619A1 (zh) * 2016-11-23 2018-05-31 华为技术有限公司 一种隧穿晶体管及其制备方法
CN106653837B (zh) * 2016-12-02 2019-09-13 电子科技大学 一种氮化镓双向开关器件
KR102637316B1 (ko) * 2016-12-06 2024-02-15 큐로미스, 인크 집적된 클램프 다이오드를 포함하는 횡형 고 전자 이동도 트랜지스터
US10622468B2 (en) * 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
CN107170808A (zh) * 2017-05-24 2017-09-15 电子科技大学 一种逆阻型氮化镓器件
CN107170810B (zh) * 2017-05-24 2020-03-31 电子科技大学 一种逆阻型氮化镓器件
CN107248530B (zh) * 2017-06-15 2019-09-13 北京大学 一种二维材料/半导体异质结垂直隧穿晶体管及制备方法
CN107104140B (zh) * 2017-06-15 2019-09-13 北京大学 一种二维材料/半导体异质结隧穿晶体管及制备方法
GB2564482B (en) * 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
TW201911583A (zh) 2017-07-26 2019-03-16 新唐科技股份有限公司 異質接面蕭特基二極體元件
US11335705B2 (en) * 2017-09-15 2022-05-17 Intel Corporation Thin film tunnel field effect transistors having relatively increased width
WO2019066974A1 (en) * 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE ANTENNA DIODES
DE112017007894T5 (de) 2017-09-29 2020-05-14 Intel Corporation Gruppe-iii-nitrid-siliziumgesteuerter gleichrichter
EP3688818A4 (en) 2017-09-29 2021-07-28 Intel Corporation GROUP III NITRIDE SCHOTTKY DIODES
CN107910364B (zh) * 2017-11-14 2020-07-31 电子科技大学 一种逆阻型氮化镓器件
CN107910369A (zh) * 2017-11-14 2018-04-13 电子科技大学 一种氮化镓异质结双向开关器件
JP6762977B2 (ja) * 2018-03-06 2020-09-30 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
DE102018115728B4 (de) * 2018-06-29 2021-09-23 Infineon Technologies Ag Halbleitervorrichtung, die einen Siliziumcarbidkörper und Transistorzellen enthält
CN112997326A (zh) * 2018-11-06 2021-06-18 加利福尼亚大学董事会 具有超低漏电流的微led
CN111354777A (zh) * 2018-12-24 2020-06-30 东南大学 一种低导通电阻的异质结半导体器件
CN110148626B (zh) * 2019-01-31 2020-08-04 西安交通大学 极化掺杂InN基隧穿场效应晶体管及其制作方法
US11121245B2 (en) 2019-02-22 2021-09-14 Efficient Power Conversion Corporation Field plate structures with patterned surface passivation layers and methods for manufacturing thereof
US11955478B2 (en) 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
CN112289860B (zh) * 2019-07-24 2024-06-14 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制备方法
US11239802B2 (en) * 2019-10-02 2022-02-01 Wolfspeed, Inc. Radio frequency transistor amplifiers having engineered instrinsic capacitances for improved performance
CN110634946B (zh) * 2019-10-28 2023-04-28 中证博芯（重庆）半导体有限公司 一种增强型异质金属栅AlGaN/GaN MOS-HEMT器件及其制备方法
TWI794599B (zh) * 2020-03-24 2023-03-01 世界先進積體電路股份有限公司 高電子遷移率電晶體及其製作方法
US20210303757A1 (en) * 2020-03-30 2021-09-30 Kla Corporation Semiconductor fabrication process parameter determination using a generative adversarial network
CN113497137A (zh) * 2020-04-07 2021-10-12 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
US11380767B2 (en) 2020-04-28 2022-07-05 Vanguard International Semiconductor Corporation High electron mobility transistor and fabrication method thereof
TWI740554B (zh) * 2020-06-29 2021-09-21 世界先進積體電路股份有限公司 高電子遷移率電晶體
CN113972268B (zh) * 2020-07-23 2024-05-31 安徽长飞先进半导体有限公司 隧穿增强型垂直结构的hemt器件
CN113972266A (zh) * 2020-07-23 2022-01-25 芜湖启迪半导体有限公司 隧穿增强型垂直结构的hemt器件
US11201234B1 (en) 2020-09-08 2021-12-14 Vanguard International Semiconductor Corporation High electron mobility transistor
CN112614890A (zh) * 2020-12-16 2021-04-06 西安电子科技大学 基于横向肖特基源隧穿结的全垂直场效应晶体管及方法
CN112614883A (zh) * 2020-12-16 2021-04-06 西安电子科技大学 基于横向肖特基隧穿发射结的半导体垂直igbt及制备方法
CN112599603A (zh) * 2020-12-16 2021-04-02 西安电子科技大学 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法
CN112614888A (zh) * 2020-12-16 2021-04-06 西安电子科技大学 基于横向肖特基源隧穿结的准垂直场效应晶体管及方法
CN112614884A (zh) * 2020-12-16 2021-04-06 西安电子科技大学 基于纵向肖特基隧穿发射结的半导体垂直igbt及制备方法
CN112909077B (zh) * 2021-02-07 2022-03-29 电子科技大学 一种双异质结极化增强的准纵向GaN HEMT器件
WO2023082056A1 (en) * 2021-11-09 2023-05-19 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
DE102022207028A1 (de) 2022-07-11 2024-01-11 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales Galliumnitrid-Leistungshalbleiter-Bauelement
CN115863401B (zh) * 2023-03-01 2023-08-11 中芯越州集成电路制造(绍兴)有限公司 常闭型晶体管及其制备方法
KR102669698B1 (ko) * 2023-06-23 2024-05-28 주식회사 멤스 멀티 레이어 오믹전극
KR102669708B1 (ko) * 2023-06-23 2024-05-28 주식회사 멤스 접합특성을 조절할 수 있는 쇼트키 전극 및 이를 이용한 GaN cap층을 가지는 AlGaN/GaN 다이오드
CN116913977A (zh) * 2023-09-14 2023-10-20 广东致能科技有限公司 一种垂直型半导体器件及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1147010C (zh) * 2000-11-16 2004-04-21 中国科学院半导体研究所 自钝化非平面结三族氮化物半导体器件及其制造方法
CN1557024B (zh) 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
KR100438895B1 (ko) 2001-12-28 2004-07-02 한국전자통신연구원 고전자 이동도 트랜지스터 전력 소자 및 그 제조 방법
CN100401528C (zh) 2002-01-23 2008-07-09 斯平内克半导体股份有限公司 具有与应变半导体基片形成肖特基或肖特基类接触的源极和/或漏极的场效应晶体管
US6974737B2 (en) 2002-05-16 2005-12-13 Spinnaker Semiconductor, Inc. Schottky barrier CMOS fabrication method
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7649215B2 (en) * 2003-12-05 2010-01-19 International Rectifier Corporation III-nitride device passivation and method
US7504328B2 (en) 2004-05-11 2009-03-17 National University Of Singapore Schottky barrier source/drain n-mosfet using ytterbium silicide
US7859014B2 (en) * 2004-06-24 2010-12-28 Nec Corporation Semiconductor device
EP1929536A1 (en) 2005-08-31 2008-06-11 Spinnaker Semiconductor, Inc. Metal source/drain schottky barrier silicon-on-nothing mosfet device and method thereof
TWM298777U (en) * 2006-02-23 2006-10-01 Arima Optoelectronics Corp Multi-layer superlattice high-power transistor
CN1937206A (zh) * 2006-10-16 2007-03-28 中国电子科技集团公司第五十五研究所 利用硼离子注入法实现氮化物半导体器件的有源区之间隔离的方法
CN103441144B (zh) 2007-06-06 2016-09-14 苏州捷芯威半导体有限公司 Hemt器件及其制造方法
US7851825B2 (en) * 2007-12-10 2010-12-14 Transphorm Inc. Insulated gate e-mode transistors
CN101604704B (zh) 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
CN103026491B (zh) 2010-07-06 2016-03-02 香港科技大学 常关断型三族氮化物金属-二维电子气隧穿结场效应晶体管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374867A (zh) * 2012-02-28 2016-03-02 英飞凌科技奥地利有限公司 常关闭型化合物半导体隧道晶体管
CN103972283A (zh) * 2013-01-29 2014-08-06 富士通株式会社 半导体器件
CN103972283B (zh) * 2013-01-29 2017-05-03 富士通株式会社 半导体器件

Also Published As

Publication number Publication date
US8809987B2 (en) 2014-08-19
CN103026491B (zh) 2016-03-02
TWI505462B (zh) 2015-10-21
US20130092958A1 (en) 2013-04-18
CN103026491A (zh) 2013-04-03
WO2012003609A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
TW201203541A (en) Normally-off III-nitride metal-2DEG tunnel junction field-effect transistors
US11532601B2 (en) Group III-N transistors for system on chip (SOC) architecture integrating power management and radio frequency circuits
US10756207B2 (en) Lateral III-nitride devices including a vertical gate module
JP6049674B2 (ja) デュアルゲート型ｉｉｉ−ｖ族複合トランジスタ
US9196614B2 (en) Inverted III-nitride P-channel field effect transistor with hole carriers in the channel
US9293538B2 (en) Diode having trenches in a semiconductor region
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
US20130240951A1 (en) Gallium nitride superjunction devices
US20080079023A1 (en) Nitride semiconductor device and method for fabricating the same
JP2010045343A (ja) 半導体デバイス
JP2010135640A (ja) 電界効果トランジスタ
JP2010135641A (ja) 電界効果トランジスタ及びその製造方法
WO2022031465A1 (en) Iii-nitride devices including a depleting layer
TW200950081A (en) Semiconductor device and method for manufacturing semiconductor device
WO2022188694A1 (zh) 一种场效应管、其制备方法及开关电路
Kim et al. Normally-off GaN MOSFETs on insulating substrate
JP5100002B2 (ja) 窒化物半導体装置
KR20110058332A (ko) 플로팅 게이트 구조를 이용한 인핸스먼트 질화물계 반도체 소자
JP2006228891A (ja) 窒化物半導体装置
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
JP5208439B2 (ja) 窒化物半導体装置
Cordier et al. 11 Nitride-based electron devices for high-power/high-frequency applications