TW201125454A - Method for producing circuit board and circuit board - Google Patents

Method for producing circuit board and circuit board Download PDF

Info

Publication number
TW201125454A
TW201125454A TW099123475A TW99123475A TW201125454A TW 201125454 A TW201125454 A TW 201125454A TW 099123475 A TW099123475 A TW 099123475A TW 99123475 A TW99123475 A TW 99123475A TW 201125454 A TW201125454 A TW 201125454A
Authority
TW
Taiwan
Prior art keywords
wiring pattern
pattern
opening
insulating film
circuit board
Prior art date
Application number
TW099123475A
Other languages
English (en)
Inventor
Akihiro Nomoto
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201125454A publication Critical patent/TW201125454A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10174Diode
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

201125454 六、發明說明: 【發明所屬之技術領域】 本發明係有關於電路板之製造方法,而且係有關於電 路板。其特別是有關於具有堆疊之互連結構的電路板之製 造方法’而且亦有關於具有堆疊之互連結構的電路板。 【先前技術】 近年來’已積極地發展出使用有機半導體材料的裝置 。有機半導體材料可藉由印刷方法或藉由塗佈方法而被形 成爲膜’但不需要真空製程或熱製程。此種有機半導體材 料因而達成低成本’而且也讓基板能夠使用塑膠材料。 使用有機半導體材料的裝置(例如,薄膜電晶體)係藉 由形成包括源極電極及汲極電極的接線圖案之方法來予以 製造’然後有機半導體層係藉由例如使用壓印的印刷而被 形成於其上(見,例如,JP-A-2007-67390)。另一種方法也 已被提出,其中,由絕緣材料所製成的位障層係形成於基 板上’此基板已使包括源極電極及汲極電極的接線圖案形 成於其上’然後有機半導體材料溶液被安裝於位障層中的 開α,緊接著藉由乾燥,因而形成源極電極與汲極電極之 間的有機半導體層(見,例如,JP-A-2008-227141)。 附帶一提的是’在具有連同由有機半導體材料所製成 的裝置之接線圖案的電路板中,堆疊之互連結構被使用來 達成高度整合。此種具有堆疊之互連結構的電路板之製造 包括首先形成下層接線圖案及裝置於基板上,然後形成絕 -5- 201125454 緣膜來覆蓋它們,以及形成連接至下層接線圖案,或經過 形成於絕緣膜中的連接孔而連接至此裝置之上層接線圖案 〇 特別是,就上層與下層的接線圖案之間的連接之形式 而言,也已提出一種方法,其中,貫孔(via)係藉由印刷而 被形成於下層接線圖案中,然後形成絕緣膜,以塡充於貫 孔中。接著,自貫孔中移除絕緣膜,然後連接至貫孔的上 層接線圖案係形成於絕緣膜上(見JP-A-2008-3 1 1 63 0(特別 而言,圖13至15及相關的說明))。 【發明內容】 然而,在以上所提及的電路板之製造方法中,上層接 線圖案的形成製程影響已經形成的下層接線圖案,或由有 機半導體材料所製成的裝置。例如,在上層接線圖案係藉 由印刷方法來予以形成的情況中,在烘烤製程中,劣化出 現在形成此裝置等的有機材料層中,而且這會導致裝置特 性的劣化。 因此,想要提出一種可防止電路特性的劣化之具有堆 疊之互連結構的電路板之製造方法,並且藉由此種方法而 提出一種具有良好電路特性的電路板。 依據本發明的實施例,提供有一種電路板之製造方法 ,包括下列步驟。首先,形成下層接線圖案於基板上,且 形成絕緣膜於此基板上,以覆蓋此下層接線圖案。然後, 形成開口於此絕緣膜中,以使此下層接線圖案曝露出。另 -6- 201125454 外’形成上層接線圖案於此絕緣膜上。接著,形成用以連 接此下層接線圖案與此上層接線圖案之互連材料圖案於此 絕緣膜中之此開口的側壁上。 在此種電路板之製造方法中,因爲互連材料圖案係在 形成上層接線圖案之後才被形成,所以上層接線圖案的形 成不影響互連材料圖案。因此,甚至在互連材料圖案係由 有機半導體材料等等所製成的情況中,可保持互連材料圖 案的膜品質。因此,可保持使用互連材料圖案的裝置之特 性。 依據本發明的另一實施例,提供有一種如以上所製造 的電路板。此電路板具有形成於基板上的下層接線圖案、 具有用以使此下層接線圖案的部分曝露出之開口,且覆蓋 此基板(具有形成於其上的此下層接線圖案)之絕緣膜、以 及形成於此絕緣膜上的上層接線圖案。特別是,此互連材 料圖案係設置成自此上層接線圖案的側壁經過此開口的側 壁而至曝露於此開口的底部之此下層接線圖案的頂部表面 〇 依據本發明的以上實施例,在具有堆疊之互連結構的 組態中’防止電路特性的劣化,使其可能提供具有良好特 性的電路板。 【實施方式】 在下文中,本發明的某些實施例將參考下面順序中的 圖式來予以說明。 201125454 1 _第一實施例(具有蕭特基二極體之電路板的製造範例) 2.第二實施例(整合多個裝置之電路板的製造範例) ' 3 ·第二實施例的變型(線圈的形成) <第一實施例> 圖1 A至1 D顯示繪示依據本發明之第一實施例剖面 的方法之流程圖。參考圖式,下面將說明被應用於具有蕭 特基二極體之電路板的製造之本發明的第一實施例。 首先,如圖1A中所顯示,下層接線圖案3係形成於 基板1上。基板1至少在其表面中具有絕緣特性。基板1 可爲由例如 PES(聚醚颯)、PEN(聚萘二甲酸乙二酯)、 PET(聚對苯二甲酸乙二酯)、PC(聚碳酸酯)、等等所製成 的塑膠基板。基板1可替換地爲藉由將不銹鋼(SUS)金屬 箔片等等與樹脂、玻璃基板、等等疊層所形成的基板。爲 了達成可撓性’塑膠基板或金屬箔片基板被使用。 下層接線圖案3係使用形成具有互連材料圖案的歐姆 接面之材料來予以形成,此互連材料圖案係在後續的步驟 中’使用有機半導體材料來予以形成。此互連材料圖案的 接面係藉由下層接線圖案3的表面之功函數來予以控制。 此種下層接線圖案3例如係形成如下:金屬材料膜係 藉由使用有機銀(Ag)油墨的塗佈方法來予以形成,然後抗 倉虫劑圖案係藉由微影法而被形成於其上,並且金屬薄膜係 使用抗蝕劑圖案作爲掩罩而被圖案化蝕刻。下層接線圖案 3也可藉由諸如網版印刷 '凹版印刷、柔性凸版 -8 - 201125454 (flexographic)印刷、平板印刷、或噴墨印刷的印刷方法來 予以形成。 接著,如圖1 B中所顯示,絕緣膜5係形成於基板1 上,以覆蓋下層接線圖案3。在此步驟中,絕緣膜5係藉 由使用例如感光性組合物的塗佈方法來予以形成。開口 5 a 然後係藉由微影法而被形成於絕緣膜5中,以使下層接線 圖案3曝露出。在此步驟中,藉由例如適當地選取抗蝕劑 材料,開口 5 a係形成具有反向逐漸變細的側壁,使得此 開口的寬度朝向此開口的頂部而降低。 在使用適當的絕緣材料來形成絕緣膜5之後,絕緣膜 5中的開口 5 a之形成可藉由形成抗蝕劑圖案於其上,及使 用抗蝕劑圖案作爲掩罩而圖案化蝕刻絕緣膜5來予以實施 。開口 5 a也可藉由將雷射光束施加至使用適當的絕緣材 料所形成的絕緣膜5來予以形成。使用預先形成具有開口 5 a的絕緣膜5之印刷方法也是有可能的。 接著,如圖1 C中所顯示,上層接線圖案7係形成於 絕緣膜5上。上層接線圖案7係使用形成具有互連材料圖 案的蕭特基接面之材料來予以形成,此互連材料圖案係在 下面的步驟中,使用有機半導體材料來予以形成。互連材 料圖案的接面係藉由上層接線圖案7的表面之功函數來予 以控制。 此種上層接線圖案7係藉由使用例如有機保護膜銀 (Ag)奈米膠體(nanocolloid)油墨的印刷方法來予以形成。 在此情況中,使用乾式壓印法係特別較佳的。乾式壓印的 -9 - 201125454 使用使其可僅形成上層接線圖案7於絕緣膜5的頂部表面 上,而不形成上層接線圖案7於開口 5 a的側壁上。特別 是’當_開口 5 a具有如以上所提及之反向逐漸變細的側壁 時,上層接線圖案7可在開口 5 a的邊緣處較輕易地被切 除,且上層接線圖案7較不可能形成於開口 5 a的側壁上 〇 甚至在開口 5 a不具有反向逐漸變細的側壁之情況中 ,藉由控制印刷條件,及諸如開口 5a的長寬比(aspect ratio)之條件’上層接線圖案7可在開口 5a的邊緣處被切 除’而避免上層接線圖案7形成於下層接線圖案3上。除 非上層接線圖案7係直接連接至下層接線圖案3,否則上 層接線圖案7也可被設置於開口 5 a的側壁上。 在藉由此種印刷方法來形成上層接線圖案7之後,燒 結被實施,以自有機保護膜銀(Ag)奈米膠體油墨中去除有 機保護膜。此時’有機保護膜的部分殘留下來,藉以控制 上層接線圖案7的表面之電氣特性。例如,與Ag金屬的 情況相較,在P VP保護膜a g奈米粒子的情況中,在燒結 之後’其功函數增加》另外,Ag材料的功函數可根據保 護膜的種類而被獨立地控制。 除了藉由形成如以上的油墨之有機保護膜的控制之外 ’上層接線圖案7的表面之電氣特性(功函數)也可藉由根 據功函數來選取材料,或藉由施加至上層接線圖案7的表 面處理來予以控制。 接著’如圖1D中所顯示,互連材料圖案9係藉由印 -10- 201125454 刷方法而被形成於絕緣膜5 (具有形成於其上的上層接線圖 案7)中之開口 5a的側壁上。互連材料圖案9連接下層接 線圖案3及上層接線圖案7。在此步驟中,特別是,互連 材料圖案9係使用有機半導體材料來予以形成。較佳而言 ’互連材料圖案9係設置成自曝露於開口 5 a的底部之下 層接線圖案3的頂部表面,經過開口 5 a的側壁,而至上 層接線圖案7的側壁,或進一步至上層接線圖案7的頂部 表面。因此’除非互連材料圖案9影響絕緣膜5上的其他 上·層接線圖案7,否則其可被設置成塡充於開口 5a中。也 有可能的是’比絕緣膜5足夠更薄的互連材料圖案9係沿 著開口 5 a的內壁而被設置,以覆蓋內壁。 互連材料圖案9係藉由例如噴墨印刷法而被印刷及形 成。在此情況中’使用TIPS並五苯(6,1 3-雙(三異丙基甲 石夕院基乙炔基)(6,13-Bis(triisopropylsilylethynyl))並五苯) 作爲有機半導體材料,油墨被製備爲具有聚合材料(例如 ’ PaMS ·聚-α -甲基苯乙稀(Poiy-α -methylstyrene))的混 cj物’且所氣:備的油墨係使用於噴墨印刷中。在印刷之後 ’乾燥被實施’以產生互連材料圖案9。 在互連材料圖案9係藉由除了噴墨印刷之外的印刷方 法來予以形成之情況中,較佳而言,開口 5 a具有順向逐 漸變細的側壁’使得此開口的寬度朝向此開口的頂部增加 。這有助於順向逐漸變細的側壁上之互連材料圖案9的印 刷形成。然而,在噴墨印刷的情況中,當噴墨印刷讓油墨 被供應至開口 5 a的底部角落時,開口 5 a可具有反向逐漸 -11 - 201125454 變細的側壁。 因此’在基板1上,由有機半導體材料所製成的互連 材料圖案9形成具有下層接線圖案3的歐姆接面,及具有 上層接線圖案7的蕭特基接面,藉以形成蕭特基二極體D 。在這些步驟之後,雖然未繪示於圖式中,但是絕緣的保 護膜係形成於基板1的上方。電路板11-1於是被完成。 如此獲得到的電路板1 1 - 1係組構成包括以此順序所 堆疊的下層接線圖案3、絕緣膜5、以及上層接線圖案7, 其中’上層接線·圖案7及下層接線圖案3係藉由設置於絕 緣膜5中的開口 5a之側壁上的互連材料圖案9而被連接 。特別是’互連材料圖案9係在上層接線圖案7的形成之 後而被形成。因此,互連材料圖案9係至少自上層接線圖 案7的側壁’經過開口 5 a的側壁,而至曝露於開口 5 a的 底部之下層接線圖案3的頂部表面而被設置。爲了確保上 層接線圖案7與互連材料圖案9之間的連接,互連材料圖 案9也可被設置於上層接線圖案7的頂部表面上。 此外,在電路板11-1中,互連材料圖案9係由有機 半導體材料所製成,且形成具有上層接線圖案7的蕭特基 接面,以形成蕭特基二極體D。此蕭特基二極體爲利用開 口 5 a的側壁之垂直的二極體。 依據此種第一實施例,互連材料圖案9係在形成上層 接線圖案7之後而被形成。因此,上層接線圖案7的形成 製程不影響互連材料圖案9。因此,在上層接線圖案7的 形成期間,雖然印刷的有機保護膜銀(Ag)奈米膠體油墨被 -12 - 201125454 燒結’但是此熱製程不會致使由有機半導體材料所製成的 互連材料圖案9之劣化。使用互連材料圖案9所形成的蕭 特塞二極體D於是具有良好的二極體特性,且可提供具有 改善的電路特性之包括蕭特基二極體的電路板1 1 -1。 蕭特基二極體D爲利用開口 5a的側壁之垂直的二極 體。因此,降低由二極體D所佔據的面積,且這樣可達成 電路板11-1上的更高度之整合。 此外’在上述的第一實施例中,雖然互連材料圖案9 形成具有上層接線圖案7的蕭特基接面,及具有下層接線 圖案3的歐姆接面,但是在第一實施例中,接面可替換地 被反轉。然而,爲了消除已經形成的下層接線圖案3上之 效應’使用可以較少應力製程來形成此圖案之材料來形成 上層接線圖案7係較佳的。 此外’在上述的第一實施例中,使用有機半導體材料 所形成的互連材料圖案9可替換地爲由導電材料所製成的 互連材料圖案’且在下層接線圖案3與上層接線圖案7之 間的此種互連材料圖案9可被使用作爲連接插頭。在此種 情況中’互連材料圖案9可藉由使用例如銀(Ag)膠的印刷 方法來予以形成。在此情況中,絕緣膜5的開口 5 a之側 壁爲順向逐漸變細是較佳的。當形成上層接線圖案7時, 上層接線圖案7可被連接至下層接線圖案3。由銀(Ag)膠 所製成的互連材料圖案9及上層接線圖案7可在相同的步 驟中被燒結,因此,可簡化製程。 甚至在5連材料圖案9係使用有機半導體材料來予以 -13- 201125454 形成的情況中,當下層接線圖案3及上層接線圖 相同材料所形成時,互連材料圖案9部分可被使 阻器。 .· <第二實施例> 圖2A至2D及圖3A與3B顯示繪示依據本 二實施例剖面的方法之流程圖。參考圖式,下面 應用於積體電路板的製造之本發明的第二實施例 實施例共同的組件係以相同參考標號來予以說明 會做進一步說明。 首先,如圖2A中所顯示,第一下層接線圖 形成於基板1上。另外,第一絕緣膜5-1係形成 且開口 5a係形成於其中。這些步驟係以與參考圓 1B的第一實施例中所述相同之方式來予以實施 層接線圖案3-1爲與第一實施例中的下層接線圖 ,而第一絕緣膜5-1爲與第一實施例中的絕緣膜 然而,第一下層接線圖案3-1的材料不受限。此 絕緣膜5 -1中的開口 5 a具有順向逐漸變細的側 的。 接著,如圖2B中所顯示,第二下層接線圖 形成於第一絕緣膜5 -1上。第二下層接線圖案3 形成具有互連材料圖案的歐姆接面之材料來予以 互連材料圖案係在後續的步驟中,使用有機半導 予以形成。此互連材料圖案的接面係藉由第二下 案7係由 用作爲電 發明的第 將說明如 。與第一 ,且將不 案3-1係 於其上, 1 A及圖 。第一下 案3相同 5相同。 外,第一 壁係較佳 g 3-2 係 •2係使用 形成,此 體材料來 層接線圖 -14- 201125454 案3 - 2的表面之功函數來予以控制。 此種第二下層接線圖案3 -2係藉由使用例如有機銀 (Ag)油墨的印刷方法來予以形成。在此情況中,使用乾式 壓印法係特別較佳的。乾式壓印的使用使其可僅形成第二 下層接線圖案3 - 2於第一絕緣膜5 -1的頂部表面上,而不 形成第二下層接線圖案3 - 2於開口 5 a的側壁上。此時, 藉由控制印刷條件,及諸如開口 5a的長寬比之條件,第 二下層接線圖案3-2可在開口 5a的邊緣處被切除,而避 免第二下層接線圖案3 -2形成於第一下層接線圖案3 - 1上 。除非第二下層接線圖案3 _2係直接連接至第一下層接線 圖案3-1,否則第二下層接線圖案3-2也可被設置於開口 5 a的側壁上。 接著,如圖2C中所顯示,第二絕緣膜5-2係形成於 第一絕緣膜5 - 1上,以覆蓋第二下層接線圖案3 -2,且開 口 5b係形成於第二絕緣膜5-2中。第二絕緣膜5-2及開口 5b係以與參考圖! B的第一實施例中所述之形成絕緣膜5 及開口 5 a相同的方式來予以形成。 在此步驟中,某些開口 5b係直接設置於第一絕緣膜 5 -1中的開口 5 a之上,以使底部的第一下層接線圖案3 - 1 曝露出,而其他開口 5b係設置成使底部的第二下層接線 圖案3 -2曝露出。在此,如範例,兩個開口 5b係形成爲 使第一下層接線圖案3_;1曝露出,而兩個開口 5b係形成 爲使第二下層接線圖案3 -2曝露出。 用以使第二下層接線圖案3-2曝露出之開口 5b的其 -15- 201125454 中之一開口係形成爲僅使底部的第二下層接線圖案3-露出,而另一開口係形成爲使底部的第二下層接線圖; 2之兩個部分曝露出',此情況中之第一絕緣膜5- 1中 口 5 a具有順向逐漸變細的側壁。 接著,如圖2D中所顯示,上層接線圖案7係形 第二絕緣膜5-2上。上層接線圖案7係以與參考圖1 第一實施例中所述之上層接線圖案7的形成相同之方 予以形成。 亦即,上層接線圖案7係使用形成具有互連材料 的蕭特基接面之材料來予以形成,此互連材料圖案係 下的步驟中,使用有機半導體材料來予以形成,且印 法被使用於此形成。此印刷方法的較佳範例爲使用有 護膜銀(Ag)奈米膠體油墨的乾式壓印法。乾式壓印的 使其可僅形成上層接線圖案7於第二絕緣膜5-2的頂 面上,而不形成上層接線圖案7於開口 5 b的側壁上 時,藉由控制印刷條件,及諸如開口 5b的長寬比之 ,上層接線圖案7可在開口 5b的邊緣處被切除,而 上層接線圖案7形成於第二下層接線圖案3 -2上。除 層接線圖案7係直接連接至下層接線圖案3 -1及3-2 則上層接線圖案7也可被形成於開口 5a及5b的側壁_ 在藉由此種印刷方法來形成上層接線圖案7之後 結被實施,以自有機保護膜銀(Ag)奈米膠體油墨中去 機保護膜。此時,有機保護膜的部分殘留下來,藉以 上層接線圖案7的表面之電氣特性。因此,在PVP保 2曝 g 3- 的開 成於 C的 式來 圖案 在底 刷方 機保 使用 部表 。此 條件 避免 非上 ,否 t ° ,燒 除有 控制 護膜 -16- 201125454 的情況中,功函數增加。 接著’如圖3 A中所顯示,由導電材料所製成的第一 互連材料圖案9 a係形成於具有上層接線圖案7的絕緣膜 5-1及5-2中之開口 5a及5b的側壁上。第—互連材料圖 案9a被設置爲連接第一下層接線圖案及上層接線圖 案7,且也被設置爲連接第一下層接線圖案及第二下 層接線圖案3 - 2。此種第一互連材料圖案9 a係藉由例如使 用銀(Ag)膠的網版印刷來予以形成。 較佳而言’第一互連材料圖案9a係設置成自曝露於 開口 5 a及5 b的底部之第一下層接線圖案3 _ 1的頂部表面 ,經過開口 5 a的側壁、第二下層接線圖案3 _2的側壁、 開口 5 b的側壁,然後至上層接線圖案7的側壁,或進一 步至上層接線圖案7的頂部表面。因此,除非第一互連材 料圖案9 a影響第二絕緣膜5 - 2上的其他上層接線圖案7, 否則其可被設置成塡充於開口 5a及5b中。也有可能的是 ’比絕緣膜5- 1及5-2足夠更薄的第一互連材料圖案9a係 沿著開口 5 a的內壁而被設置,以覆蓋內壁。 在由導電材料所製成的第一互連材料圖案9 a係如以 上形成之後,燒結被實施。上層接線圖案7可以與第一互 連材·料圖案9a的燒結相同之步驟來予以燒結,因此可簡 化製程。 接著’如圖3 B中所顯示,由有機半導體料所製成的 弟二互連材料圖案9b係形成於具有上層接線圖案7的第 一絕緣膜5-2中之開口 5b的側壁及底部上。第二互連材 -17- 201125454 料圖案9b係以與參考圖ID的第一實施例中所述之互連材 料圖案9的形成相同之方式來予以形成。 亦即,第二互連材料圖_案9b係藉由噴墨印刷來予以 形成,較佳而言’第二互連材料圖案9b係設置成自曝露 於開口 5b的底部之第二下層接線圖案3-2的頂部表面, 經過開口 5 b的側壁’而至上層接線圖案7的側壁,或進 —步至上層接線圖案7的頂部表面。因此,除非第二互連 材料圖案9b影響第二絕緣膜5-2上的其他上層接線圖案7 ’否則其可被設置成塡充於開口+ 5 b中。也有可能的是, 比第二絕緣膜5 - 2足夠更薄的第二互連材料圖案9b係沿 著開口 5b的內壁而被設置,以覆蓋內壁。 因此,在由有機半導體料所製成的互連材料圖案9b 係形成於第二下層接線圖案3 -2與上層接線圖案7之間的 位置中,互連材料圖案9b形成具有上層接線圖案7的蕭 特基接面’藉以形成蕭特基二極體D。同時,在由有機半 導體料所製成的互連材料圖案9b係形成於第二下層接線 圖案3-2的兩個部分之間的位置中,互連材料圖案9b形 成具有第二下層接線圖案3-2的歐姆接面,藉以形成薄膜 電晶體Tr。薄膜電晶體Tr使用第一下層接線圖案3-〗作 爲其閘極電極。 在這些步驟之後,雖然未繪示於圖式中,但是絕緣的 保護膜係形成於基板1之上。電路板1 1 - 2於是被完成。 如此獲得的電路板1 1 - 2係組構成使得上層接線圖案7 係藉由分別設置於絕緣膜5-1及5-2中所形成的開口 5a及 -18- 201125454 5 b之側壁上的互連材料圖案9 &及9 b而被 圖案3-1及3_2。特別是,互連材料圖案 層接線圖案7的形成之後而被形成。因此 9 a及9 b係至少自上層接線圖案7的側壁 5a及5b的側壁,而至下層接線圖案34 設置。爲了確保上層接線圖案7與互連材 之間的連接,互連材料圖案9a及9b也可 線圖案7的頂部表面上。 另外,在電路板1 1 ·- 2中,第二互連构 有機半導體材料所製成,且形成蕭特基二; 晶體Tr。特別是,蕭特基二極體D爲利用 之垂直的二極體。 依據第二實施例,第二互連材料圖案 層接線圖案7之後而被形成。因此,上層 成製程不影響第二互連材料圖案9b。因此 案7的形成期間,雖然印刷的有機保護膜 油墨被燒結,但是此熱製程不會致使由有 製成的第二互連材料圖案 9 b之劣化。使 圖案9b所形成的蕭特基二極體D於是具 特性,且可提供具有改善的電路特性之包 D的電路板1 1 - 2。 蕭特基二極體D爲利用開口 5 b的側 體。因此,降低由二極體D所佔據的面積 電路板11-2上的更高度之整合。 連接至下層接線 9a及9b係在上 ,互連材料圖案 ,分別經過開口 的頂部表面而被 料圖案9a及9b 被設置於上層接 ‘料圖案9b係由 壶體D及薄膜電 丨開口 5 b的側壁 9b係在形成上 接線圖案7的形 ,在上層接線圖 銀(Ag)奈米膠體 機半導體材料所 用第二互連材料 有良好的二極體 括蕭特基二極體 壁之垂直的二極 ,且這樣可達成 -19" 201125454 在上述的第二實施例中’由有機半導體料所製成的第 二互連材料圖案9b係設置於上層接線圖案7與第二下層 接線圖案3 _2之間,以形成蕭特基二極體D。然而,在第 二實施例中,第二互連材料圖案9b可被設置於上層接線 圖案7與第一下層接線圖案3-1之間,以形成蕭特基二極 體D。同樣地,第二互連材料圖案9b也可被形成於第一 下層接線圖案3 -1的部分之間,以形成薄膜電晶體Tr。再 者’在這些情況中,當第二互連材料圖案9b係在上層接 線圖案7的形成之後而被形成時,可達成相同效果。 互連材料圖案9a及9b也可被設置成連接第一下層接 線圖案3-1、第二下層接線圖案3-2、及上層接線圖案7。 再者,在此種情況中,到達由有機半導體料所製成的第二 互連材料圖案9b係在上層接線圖案7的形成之後而被形 成的程度,可達成相同效果。 <第二實施例的變型> 圖4爲顯示作爲第二實施例之應用的範例之具有線圈 的電路板之組態的槪圖。 如同此圖中所所顯示,第二實施例的應用範例之線圈 包括複數個線圈形狀的下層接線圖案3 -1及3 - 2,其以未 繪示的絕緣膜位於之間而被堆疊。在最上方的絕緣膜上, 線圏形狀的上層接線圖案7被堆疊。開口係形成於絕緣膜 的其中之一絕緣膜中,以便在下層接線圖案3 -1及3 · 2和 上層接線圖案7之中,僅使彼此最接近的兩個接線圖案曝 -20- 201125454 露出。由導電材料所製成的互連材料圖案9係以連接此兩 個接線圖案的此種開口來予以形成。此種線圈可被使用作 爲迴路天線。 在互連材料圖案9係由有機半導體料所製成的情況中 ,蕭特基二極體D或電阻器可被形成於此區域中。因此, 形成包括具有蕭特基二極體或電阻器之線圈的組合之電路 也是可能的。在此情況中,需要的是在上層接線圖案7的 形成之後’僅形成由有機半導體料所製成的互連材料圖案 :因此,可達成與第二實施例中的效果相同之效果。 本申請案包含與2009年7月30日,於日本專利局中 所申請之日本優先權專利申請案J P 2 0 0 9 - 1 7 7 5 6 1中所揭露 的標的相關之標的,其全部內容在此被倂入作爲參考。 熟習此項技術者應該瞭解的是,不同的修改、組合、 子組合及變化可根據落入後附申請專利範圍或其等效內的 範圍內之程度的設計需求及其他因素而出現。 【圖式簡單說明】 圖1 A至1 D顯示繪示依據本發明之第一實施例剖面 的方法之流程圖。 圖2A至2D顯示繪示依據本發明之第二實施例剖面 的方法之流程圖(I)。 圖3 A至3 B顯示繪示依據本發明之第二實施例剖面的 方法之流程圖(Π)。 圖4係顯不弟一貫施例的變型之槪圖。 -21 - 201125454 【主要元件符號說明】 1 :基板 3 :下層接線圖案 3 -1 :第一下層接線圖案 3-2 :第二下層接線圖案 5 :絕緣膜 5a :開口 5b :開口 5 -1 :第一絕緣膜 5-2 :第二絕緣膜 7 :上層接線圖案 9 :互連材料圖案 9a:第一互連材料圖案 9b :第二互連材料圖案 1 1 - 1 :電路板 1 1 - 2 :電路板 D :蕭特基二極體

Claims (1)

  1. 201125454 七、申請專利範圍: 1. 一種電路板之製造方法,該方法包含下列步驟: 形成下層接線圖案於基板上; 形成絕緣膜於該基板上’以覆蓋該下層接線圖案; 形成開口於該絕緣膜中’以使該下層接線圖案曝露出 形成上層接線圖案於該絕緣膜上;以及 形成互連材料圖案於該絕緣膜中之該開口的側壁上, 用以連接該下層接線圖案與該上層接線圖案。 2. 如申請專利範圍第1項之電路板之製造方法,其中 ,該互連材料圖案係使用有機半導體材料來予以形成。 3 _如申請專利範圍第2項之電路板之製造方法,其中 ’該互連材料圖案形成與該下層接線圖案及該上層接線圖 案的其中之一接線圖案的蕭特基接面,及與該下層接線圖 案及該上層接線圖案之另一接線圖案的歐姆接面,藉以形 成蕭特基二極體。 4.如申請專利範圍第1至3項中的任一項之電路板之 製造方法’其中,該互連材料圖案係藉由噴墨印刷來予以 形成。 5 ·如申請專利範圍第丨項之電路板之製造方法,其中 ’該上層接線圖案係藉由乾式壓印於該絕緣膜上來予以形 成’而該絕緣膜具有形成於其中的開口。 6 _如申請專利範圍第5項之電路板之製造方法,其中 ,該開口具有反向逐漸變窄的側壁,使得該開口的寬度朝 -23- 201125454 向該開口的頂部而降低。 7. 如申請專利範圍第1項之電路板之製造方法,其中 ’該開口係藉由微影術而被形成於該絕緣膜中。 8. —種電路板,包含: 下層接線圖案,係形成於基板上; 絕緣膜’具有用以使該下層接線圖案的部分曝露出之 開口’且覆蓋該基板,而該基板具有形成於其上的該下層 接線圖案; 上層接線圖案,係形成於該絕緣膜上;以及· 互連材料圖案,係設置成自該上層接線圖案的側壁經 過該開口的側壁而至曝露於該開口的底部之該下層接線圖 案的頂部表面。 9. 如申請專利範圍第8項之電路板,其中,該互連材 料圖案係使用有機半導體材料來予以形成。 -24-
TW099123475A 2009-07-30 2010-07-16 Method for producing circuit board and circuit board TW201125454A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009177561A JP2011035037A (ja) 2009-07-30 2009-07-30 回路基板の製造方法および回路基板

Publications (1)

Publication Number Publication Date
TW201125454A true TW201125454A (en) 2011-07-16

Family

ID=43448424

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123475A TW201125454A (en) 2009-07-30 2010-07-16 Method for producing circuit board and circuit board

Country Status (6)

Country Link
US (1) US20110024179A1 (zh)
JP (1) JP2011035037A (zh)
KR (1) KR20110013250A (zh)
CN (1) CN101989645A (zh)
DE (1) DE102010026845A1 (zh)
TW (1) TW201125454A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5881077B2 (ja) * 2011-10-07 2016-03-09 国立大学法人山形大学 電極及びそれを用いた有機電子デバイス
GB2517314A (en) * 2012-05-11 2015-02-18 Unipixel Displays Inc Ink composition for manufacture of high resolution conducting patterns
CN106671631A (zh) * 2015-11-05 2017-05-17 深圳市华祥电路科技有限公司 电路板及其印刷方法
TWI613942B (zh) * 2016-07-05 2018-02-01 元太科技工業股份有限公司 電連接結構
US10607932B2 (en) 2016-07-05 2020-03-31 E Ink Holdings Inc. Circuit structure
US10103201B2 (en) 2016-07-05 2018-10-16 E Ink Holdings Inc. Flexible display device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3601523A (en) * 1970-06-19 1971-08-24 Buckbee Mears Co Through hole connectors
JPH05335719A (ja) * 1992-05-29 1993-12-17 Sumitomo Electric Ind Ltd 配線基板の製造方法
US5493152A (en) * 1993-11-09 1996-02-20 Vlsi Technology, Inc. Conductive via structure for integrated circuits and method for making same
US6396078B1 (en) * 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
US6215130B1 (en) * 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
JP3169907B2 (ja) * 1998-09-25 2001-05-28 日本電気株式会社 多層配線構造およびその製造方法
WO2001046987A2 (en) * 1999-12-21 2001-06-28 Plastic Logic Limited Inkjet-fabricated integrated circuits
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002303879A (ja) * 2001-04-03 2002-10-18 Nec Corp アクティブマトリクス基板及びその製造方法
US6432812B1 (en) * 2001-07-16 2002-08-13 Lsi Logic Corporation Method of coupling capacitance reduction
JP3400440B2 (ja) * 2001-09-18 2003-04-28 沖電気工業株式会社 半導体装置及びその製造方法
JP4190269B2 (ja) * 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
DE10240105B4 (de) * 2002-08-30 2005-03-24 Infineon Technologies Ag Herstellung organischer elektronischer Schaltkreise durch Kontaktdrucktechniken
DE602004006620T2 (de) * 2003-05-20 2008-01-24 Polymer Vision Ltd. Eine fet anordnung und eine methode zur herstellung einer fet anordnung
JP2005032769A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
US6916697B2 (en) * 2003-10-08 2005-07-12 Lam Research Corporation Etch back process using nitrous oxide
US7186461B2 (en) * 2004-05-27 2007-03-06 Delaware Capital Formation, Inc. Glass-ceramic materials and electronic packages including same
US7307338B1 (en) * 2004-07-26 2007-12-11 Spansion Llc Three dimensional polymer memory cell systems
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
JP2006269599A (ja) * 2005-03-23 2006-10-05 Sony Corp パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法
JP2007067390A (ja) 2005-08-05 2007-03-15 Sony Corp 半導体装置の製造方法および半導体装置の製造装置
JP4994727B2 (ja) * 2005-09-08 2012-08-08 株式会社リコー 有機トランジスタアクティブ基板とその製造方法および該有機トランジスタアクティブ基板を用いた電気泳動ディスプレイ
KR101197053B1 (ko) * 2005-09-30 2012-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4831406B2 (ja) * 2006-01-10 2011-12-07 ソニー株式会社 半導体装置の製造方法
KR100763837B1 (ko) * 2006-07-18 2007-10-05 삼성전기주식회사 인쇄회로기판 제조방법
KR101048199B1 (ko) * 2006-11-20 2011-07-08 파나소닉 주식회사 비휘발성 반도체 기억 장치 및 그 제조 방법
KR100796983B1 (ko) * 2006-11-21 2008-01-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5103957B2 (ja) 2007-03-13 2012-12-19 コニカミノルタホールディングス株式会社 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法
JP4355965B2 (ja) * 2007-04-02 2009-11-04 セイコーエプソン株式会社 配線基板の製造方法
GB2450675A (en) * 2007-04-04 2009-01-07 Cambridge Display Tech Ltd Active matrix organic displays
US7858513B2 (en) * 2007-06-18 2010-12-28 Organicid, Inc. Fabrication of self-aligned via holes in polymer thin films
JP5042050B2 (ja) 2008-01-25 2012-10-03 シャープ株式会社 テレビジョン受像機、サーバ、テレビジョン受像機の操作システムおよびテレビジョン受像機の操作用プログラム

Also Published As

Publication number Publication date
JP2011035037A (ja) 2011-02-17
KR20110013250A (ko) 2011-02-09
DE102010026845A1 (de) 2011-02-17
US20110024179A1 (en) 2011-02-03
CN101989645A (zh) 2011-03-23

Similar Documents

Publication Publication Date Title
TW201125454A (en) Method for producing circuit board and circuit board
US8748242B2 (en) Electronic circuit structure and method for forming same
JP5420820B2 (ja) 薄膜トランジスタバックプレーン回路
US8253137B2 (en) Laminate structure, electronic device, and display device
JP2008277371A (ja) 半導体装置、電子機器、および半導体装置の製造方法
JP2009535805A (ja) 自己整合型高性能有機fetの構造及び製造
KR20170074252A (ko) 투명 표시 장치
TWI453918B (zh) 半導體裝置及使用該半導體裝置之顯示設備
JP4466547B2 (ja) トランジスタの製造方法
EP1748502B1 (en) Semiconductor device and process for producing same
JP2008160108A (ja) 電子素子、及びその製造方法
TW201137974A (en) Electronic device
KR101710862B1 (ko) 인쇄된 전자장치를 위한 인쇄-적합 디자인 및 레이아웃
WO2020098199A1 (en) Display panel, manufacturing method thereof, and display apparatus
JP2008311630A (ja) ポリマー薄膜における自己整合ビアホールの形成
JP4622630B2 (ja) 薄膜トランジスタの製造方法
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP2007012669A (ja) 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法
US20080032440A1 (en) Organic semiconductor device and method of fabricating the same
JP2009026901A (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP6711350B2 (ja) 薄膜トランジスタアレイ形成基板、画像表示装置用基板および薄膜トランジスタアレイ形成基板の製造方法
JP2008177398A (ja) 有機薄膜トランジスタ及びそれを用いた集積回路
JP2007013127A5 (zh)
JP2006186293A (ja) 薄膜トランジスタの製造方法
CN107851582B (zh) 有源元件及有源元件的制造方法