CN101989645A - 制造电路板的方法以及电路板 - Google Patents

制造电路板的方法以及电路板 Download PDF

Info

Publication number
CN101989645A
CN101989645A CN2010102378100A CN201010237810A CN101989645A CN 101989645 A CN101989645 A CN 101989645A CN 2010102378100 A CN2010102378100 A CN 2010102378100A CN 201010237810 A CN201010237810 A CN 201010237810A CN 101989645 A CN101989645 A CN 101989645A
Authority
CN
China
Prior art keywords
wiring pattern
lower floor
pattern
upper strata
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102378100A
Other languages
English (en)
Inventor
野元章裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101989645A publication Critical patent/CN101989645A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了制造电路板的方法以及电路板，所述制造电路板的方法包括以下步骤：在基板上形成下层配线图案；在基板上形成绝缘膜以覆盖下层配线图案；在绝缘膜中形成开口以暴露下层配线图案；在绝缘膜上形成上层配线图案；以及在绝缘膜的开口的侧壁上形成互连材料图案，以连接下层配线图案和上层配线图案。

Description

制造电路板的方法以及电路板
相关申请的交叉参考
本申请包括关于2009年7月30向日本专利局提交的日本优先权专利申请JP 2009-177561中公开的主题，其全部内容结合于此作为参考。
技术领域
本发明涉及制造电路板的方法以及电路板。特别涉及用于制造具有堆叠互连(stacked interconnect)结构的电路板的方法，并且还涉及具有堆叠互连结构的电路板。
背景技术
近年来，人们已经积极地开发了使用有机半导体材料的器件。通过无需真空处理或热处理的印刷法或涂布法，可以将有机半导体材料形成膜。因此，这种有机半导体材料实现了低成本，还允许使用塑料材料作为基板。
使用有机半导体材料的器件，例如薄膜晶体管，是通过如下方法制造的，即，在这种方法中，形成包括源电极和漏电极的配线图案，然后通过使用例如压印的印刷方法在其上形成有机半导体层(参见JP-A-2007-67390)。还提出了另一种方法，其中在基板(具有形成在其上的包括源电极和漏电极的配线图案)上形成由绝缘材料形成的阻挡层，然后将有机半导体材料溶液装入阻挡层的开口中，然后干燥，从而在源电极和漏电极之间形成有机半导体层(参见JP-A-2008-227141)。
顺便提及，在具有布线图案和由有机半导体材料构成的器件的电路板中，采用堆叠互连结构来实现高集成度。制造这种具有堆叠结构的电路板包括以下步骤：首先在基板上形成下层配线图案和器件，然后形成绝缘膜来覆盖它们，以及形成通过形成在绝缘膜中的连接孔而被连接至下层配线图案或器件的上层配线。
具体地，关于上层配线图案和下层配线图案之间的连接形式，也提出了一种方法，在该方法中，通过印刷在下层配线图案中形成通孔，然后形成绝缘膜填充该通孔。随后，从通孔中除去绝缘膜，然后在绝缘膜上形成连接至通孔的上层配线图案(参见JP-A-2008-311630(具体地，图13～图15及其相关描述))。
发明内容
然而，在上述制造电路板的方法中，上层配线图案的形成处理影响已经形成的下层配线图案或由有机半导体材料构成的器件。例如，在由印刷方法形成上层配线图案的情况下，在焙烤处理中，形成器件等的有机半导体层中出现劣化，这会导致器件特性的劣化。
因此，期望提供一种制造具有堆叠互连结构的电路板的方法，其能够防止电路特性劣化，并通过这种方法还提供具有良好电路特性的电路板。
根据本发明的实施方式，提供了一种制造电路板的方法，包括以下步骤：首先，在基板上形成下层配线图案，并在其上形成绝缘膜以覆盖下层配线图案。然后，在绝缘膜中形成开口以暴露下层配线图案。此外，在绝缘膜上形成上层配线图案。随后，在绝缘膜中的开口的侧壁上形成连接下层配线图案和上层配线图案的互连材料图案。
在这种制造电路板的方法中，因为在形成上层配线图案形成之后形成互连材料图案，因此上层配线图案的形成不影响互连材料图案。因此，即使在互连材料图案由有机半导体材料等构成的情况下，仍然可保持互连材料图案的膜质量。结果，可保持使用互连材料图案的器件的特性。
根据本发明的另一个实施方式，提供了如上所述制造的电路板。该电路板具有：形成在基板上的下层配线图案；绝缘膜，具有开口以暴露下层配线图案的一部分并覆盖其上形成有下层配线图案的基板；以及形成在绝缘膜上的上层配线图案。具体地，从上层配线图案的侧壁、通过开口的侧壁、到暴露在开口底部的下层配线图案的顶面来设置互连材料图案。
根据本发明的上述实施方式，在具有堆叠互连结构的构成中，防止了电路特性的劣化，使得能够提供具有优良特性的电路板。
附图说明
图1A～图1D以截面形式示出根据本发明第一实施方式的方法的流程图。
图2A～图2D以截面形式示出根据本发明第二实施方式的方法的流程图(I)。
图3A和图3B以截面形式示出根据本发明第二实施方式的方法的流程图(II)。
图4示出第二实施方式的变形实例的示意图。
具体实施方式
在下文中，将参考附图以如下顺序说明本发明的一些实施方式。
1.第一实施方式(具有肖特基二极管的电路板的制造实例)
2.第二实施方式(集成多个器件的电路板的制造实例)
3.第二实施方式的变形实例(线圈的形成)
<第一实施方式>
图1A～图1D以截面形式示出根据本发明第一实施方式的方法的流程图。参考附图，下面说明应用于制造具有肖特基二极管的电路板的本发明第一实施方式。
首先，如图1A所示，在基板1上形成下层配线图案3。基板1至少在其表面具有绝缘特性。例如，基板1可以是由PES(聚醚砜)，PEN(聚邻苯二甲酸酯，polyethylene naphthalate)，PET(聚对苯二甲酸乙二醇酯，polyethylene terephthalate)，PC(聚碳酸酯)等形成的塑料基板。可选地，基板1可以是通过将不锈钢(SUS)金属箔等与树脂层压形成的基板、玻璃基板等。为了具有弹性，采用塑料基板或金属箔基板。
使用与互连材料图案(在后续步骤中使用有机半导体材料形成)形成欧姆结的材料来形成下层配线图案3。互连材料图案的结由下层配线图案3表面的功函数(work function)来控制。
以如下方式形成这样的下层配线图案3，例如，使用有机银(Ag)油墨，通过涂覆方法形成金属材料膜，然后通过光刻技术在其上形成光刻胶图案，并且使用光刻胶图案作为掩膜对金属材料膜进行图案蚀刻。也可通过印刷方法形成下层配线图案3，如丝网印刷(screen printing)、凹版印刷、橡皮凸版印刷(flexographic printing)、胶印(offset printing)或喷墨印刷。
随后，如图1B所示，在基板1上形成绝缘膜5以覆盖下层配线图案3。在该步骤中，使用例如感光性合成物，通过涂覆方法形成绝缘膜5。然后通过光刻在绝缘膜5中形成开口5a以暴露下层配线图案3。在该步骤中，通过适当地选择抗蚀材料，例如，将开口5a形成为具有倒楔形(reverse-tapered)侧壁，从而开口宽度向开口的顶部减小。
在用合适的绝缘材料形成绝缘膜5之后，通过在其上形成光刻胶图案，并用光刻胶图案作为掩膜对绝缘膜5进行图案蚀刻，可执行绝缘膜5中的开口5a的形成。也可通过向用合适的绝缘材料形成的绝缘膜5施加激光束来形成开口5a。也可以采用印刷方法(printing method)形成预先具有开口5a的绝缘膜5。
随后，如图1C所示，在绝缘膜5上形成上层配线图案7。使用与互连材料图案(在随后的步骤中使用有机半导体材料形成)形成肖特基结的材料来形成上层配线图案7。上层配线图案7表面的功函数控制互连材料图案的结。
例如，使用有机保护膜银(Ag)纳米胶体油墨，通过印刷方法形成这样的上层配线图案7。在这种情况下，特别优选地，采用干式压印(dry stamping)。使用干式压印可以使得上层配线图案7仅形成在绝缘膜5的顶面上，而不会形成在开口5a的侧壁上。具体地，当开口5a具有上述倒楔形侧壁时，上层配线图案7在开口5a的边缘处可以更容易地被切断，且上层配线图案7不太可能形成在开口5a的侧壁上。
即使在开口5a不具有倒楔形侧壁的情况下，通过控制印刷条件和诸如开口5a纵横比的条件，上层配线图案7可在开口5a的边缘处被切断，避免了在下层配线图案3上形成上层配线图案7。如果上层配线图案7不直接连接到下层配线图案3，其也可设置在开口5a的侧壁上。
在以这种印刷方法形成上层配线图案7之后，执行烧结以从有机保护膜银(Ag)纳米胶体油墨去除有机保护膜。此时，保留一定的有机保护膜，从而控制上层配线图案7表面的电气特性。例如，在PVP保护膜Ag纳米颗粒的情况下，与Ag的情况相比，其烧结之后的功函数增加了。此外，可根据保护膜的种类单独控制银材料的功函数。
除了上述通过形成油墨的有机保护膜的控制，也可通过基于功函数的材料的选择或通过对上层配线图案7的表面处理来控制上层配线图案7表面的电气特性(功函数)。
然后，如图1D所示，通过印刷方法在绝缘膜5(具有形成在其上的上层配线图案7)中开口5a的侧壁上形成互连材料图案9。互连材料图案9连接下层配线图案3和上层配线图案7。在该步骤中，具体地，用有机半导体材料形成互连材料图案9。优选地，从在开口5a的底部暴露的下层配线图案3的顶面，通过开口5a的侧壁，到上层配线图案7的侧壁或进一步到上层配线图案7的顶面，设置互连材料图案9。因此，如果互连材料图案9不影响其他上层配线图案7，则可将其设置为填充开口5a。还可以是，沿开口5a的内壁设置与绝缘膜5相比十分薄的互连材料图案9以覆盖内壁。
通过例如喷墨印刷来印刷并形成互连材料图案9。在这种情况下，使用TIPS并五苯(6，13-双(三异丙基甲硅烷基乙炔基)并五苯，6，13-bis(triisopropylsilylethynyl)pentacene)作为有机半导体材料，制备作为具有聚合物材料(如，PaMS：聚-α-甲基苯乙烯)的混合物的油墨，且将制备的油墨用在喷墨印刷中。在印刷之后，执行干燥以形成互连材料图案9。
在通过不同于喷墨印刷的印刷方法形成互连材料图案9的情况下，优选地，开口5a具有正楔形侧壁，从而开口宽度向着开口顶部增加。这有助于在正楔形侧壁上的互连材料图案9的印刷形成。然而，在喷墨印刷的情况下，开口5a可具有倒楔形侧壁，因为喷墨印刷允许将油墨供给至开口5a的底角。
因此，在基板1上，由有机半导体材料形成的互连材料图案9与下层配线图案3形成欧姆结，并与上层配线图案7形成肖特基结，从而形成肖特基二极管D。在这些步骤之后，虽然图中未示出，但是在基板1上形成了绝缘保护膜。从而完成了电路板11-1。
这样获得的电路板11-1配置为包括依次堆叠的下层配线图案3、绝缘膜5以及上层配线图案7，其中上层配线图案7和下层配线图案3被设置在绝缘膜5中的开口5a的侧壁上的互连材料图案9连接。具体地，在形成上层配线图案7之后形成互连材料图案9。因此，至少从上层配线图案7的侧壁，通过开口5a的侧壁，到在开口5a底部暴露的下层配线图案3的顶面，设置互连材料图案9。为了确保上层配线图案7和互连材料图案9之间的连接，互连材料图案9也可以设置在上层配线图案7的顶面上。
此外，在电路板11-1中，互连材料图案9由有机半导体材料构成，并与上层配线图案7形成肖特基结，以形成肖特基二极管D。肖特基二极管是利用开口5a侧壁的垂直二极管。
根据这样的第一实施方式，在形成上层配线图案7之后形成互连材料图案9。因此，上层配线图案7的形成处理不会影响互连材料图案9。因此，在形成上层配线图案7的过程中，尽管印刷的有机保护膜银(Ag)纳米胶体油墨被烧结，但是该热处理不会引起由有机半导体材料构成的互连材料图案9的劣化。因此，用互连材料图案9形成的肖特基二极管D具有良好的二极管特性，包括肖特基二极管的电路板11-1可具有改善的电路特性。
肖特基二极管D是利用开口5a侧壁的垂直二极管。因此，二极管D占据的面积减小，这实现了电路板11-1上更高的集成度。
此外，在上述第一实施方式中，尽管互连材料图案9与上层配线图案7形成肖特基结并与下层配线图案3形成欧姆结，但是可选地，第一实施方式中的这些结可以互换。然而，为了消除对已经形成的下层配线图案3的影响，优选地，使用能够以较小应力的处理形成图案的材料来形成上层配线图案7。
此外，在上述第一实施方式中，可选地，用有机半导体材料形成的互连材料图案9可由导电材料构成，且在下层配线图案3和上层配线图案7之间的这样的互连材料图案9可用作连接插塞(connecting plug)。在这种情况下，例如，可以使用银(Ag)浆，通过印刷方法来形成互连材料图案9。在这种情况下，优选地，绝缘膜5的开口5a的侧壁是正楔形的。当形成上层配线图案7时，上层配线图案7可连接到下层配线图案3。可在同一步骤中烧结由银(Ag)浆构成的互连材料图案9和上层配线图案7，从而可简化工艺。
甚至在用有机半导体材料形成互连材料图案9的情况下，当由同一材料形成下层配线图案3和上层配线图案7时，互连材料图案9部分可用作电阻器。
<第二实施方式>
图2A～图2D以及图3A和图3B以截面形式示出根据本发明第二实施方式的方法的流程图。参考附图，下面描述用于制造集成电路板的本发明第二实施方式。用相同的参考标号表示与第一实施方式相同的元件，且不再进一步说明。
首先，如图2A所示，在基板1上形成第一下层配线图案3-1。此外，在第一下层配线图案上形成第一绝缘膜5-1，且在绝缘膜中形成开口5a。以与参照图1A和图1B在第一实施方式中描述的相同的方式执行这些步骤。第一下层配线图案3-1等同于第一实施方式中的下层配线图案3，第一绝缘膜5-1等同于第一实施方式中的绝缘膜5。然而，不限定第一下层配线图案3-1的材料。此外，优选地，第一绝缘膜5-1中的开口5a具有正楔形侧壁。
随后，如图2B所示，在第一绝缘膜5-1上形成第二下层配线图案3-2。使用与互连材料图案(在稍后步骤中用有机半导体材料形成)形成欧姆结的材料来形成第二下层配线图案3-2。互连材料图案的结由第二下层配线图案3-2表面的功函数来控制。
例如，使用有机银(Ag)油墨，通过印刷方法形成这种第二下层配线图案3-2。在这种情况下，特别优选地，采用干式压印。使用干式压印使得能够仅在第一绝缘膜5-1的顶面上形成第二下层配线图案3-2，而不在开口5a的侧壁上形成第二下层配线图案3-2。此时，通过控制印刷条件和诸如开口5a的纵横比的条件，第二下层配线图案3-2可在开口5a的边缘处被切断，从而避免了在第一下层配线图案3-1上形成第二下层配线图案3-2。如果第二下层配线图案3-2不直接连接到第一下层配线图案3-1，其也可设置在开口5a的侧壁上。
随后，如图2C所示，在第一绝缘膜5-1上形成第二绝缘膜5-2以覆盖第二下层配线图案3-2，且在第二绝缘膜5-2中形成开口5b。以与参照图1B在第一实施方式中描述的绝缘膜5和开口5a相同的方式形成第二绝缘膜5-2和开口5b。
在该步骤中，一些开口5b直接位于第一绝缘膜5-1中的开口5a的上方，以在底部暴露第一下层配线图案3-1，而其他开口5b被设置为在底部暴露第二下层配线图案3-2。这里，作为一个实例，形成两个开口5b以暴露第一下层配线图案3-1，形成两个开口5b以暴露第二下层配线图案3-2。
用于暴露第二下层配线图案3-2的开口5b中的一个被形成为仅在底部暴露第二下层配线图案3-2，而另一个开口被形成为在底部暴露第二下层配线图案3-2的两部分。第一绝缘膜5-1中的开口5a在这种情况下具有正楔形侧壁。
随后，如图2D所示，在第二绝缘膜5-2上形成上层配线图案7。以与参考图1C在第一实施方式中描述的上层配线图案7相同的方式形成上层配线图案7。
即，使用与互连材料图案(其在稍后的步骤中用有机半导体材料形成)形成肖特基结的材料来形成上层配线图案7，并且采用印刷方法来执行该形成。印刷方法的优选实例是使用有机保护膜银(Ag)纳米胶体油墨的干式压印。使用干式压印使得能够仅在第二绝缘膜5-2的顶面上形成上层配线图案7，而不会在开口5b的侧壁上形成上层配线图案7。此时，通过控制印刷条件和诸如开口5b的纵横比的条件，上层配线图案7可在开口5b的边缘处被切断，从而避免了在第二下层配线图案3-2上形成上层配线图案7。如果上层配线图案7不直接连接到下层配线图案3-1和3-2，其也可以形成在开口5a和5b的侧壁上。
在通过印刷方法形成上层配线图案7之后，执行烧结以从有机保护膜银(Ag)纳米胶体油墨去除有机保护膜。此时，保留一些有机保护膜，从而控制上层配线图案7表面的电气特性。结果，在PVP保护膜的情况下，功函数增加。
随后，如图3A所示，在设置有上层配线图案7的绝缘膜5-1和5-2中的开口5a和5b的侧壁上形成由导电性材料构成的第一互连材料图案9a。第一互连材料图案9a被设置为连接第一下层配线图案3-1和上层配线图案7，并还被设置为连接第一下层配线图案3-1和第二下层配线图案3-2。例如，用银(Ag)浆通过丝网印刷(screen printing)形成这种第一互连材料图案9a。
优选地，从暴露在开口5a和5b底部的第一下层配线图案3-1的顶面，通过开口5a的侧壁、第二下层配线图案3-2的侧壁、开口5b的侧壁、然后到上层配线图案7的侧壁或进一步到上层配线图案7的顶面来设置第一互连材料图案9a。因此，如果第一互连材料图案9a不影响第二绝缘膜5-2上的其他上层配线图案7，其可以被设置为填充开口5a和5b。也可以沿开口5a的内壁设置与绝缘膜5-1和5-2相比十分薄的第一互连材料图案9a以覆盖内壁。
在如上所述地形成由电导材料构成的第一互连材料图案9a之后，执行烧结。也可以在与第一互连材料图案9a相同的烧结步骤中烧结上层配线图案7，因此，可简化工艺。
随后，如图3B所示，在设置有上层配线图案7的第二绝缘膜5-2中的开口5b的侧壁和底部形成由有机半导体材料构成的第二互连材料图案9b。以与参考图1D在第一实施方式中描述的形成互连材料图案9相同的方式形成第二互连材料图案9b。
即，例如，通过喷墨印刷形成第二互连材料图案9b。优选地，从暴露在开口5b底部的第二下层配线图案3-2的顶面、通过开口5b的侧壁、到上层配线图案7的侧壁或进一步到上层配线图案7的顶面来设置第二互连材料图案9b。因此，如果第二互连材料图案9b不影响第二绝缘膜5-2上的其他上层配线图案7，其可以被设置为填充开口5b。也可以沿开口5b的内壁设置与第二绝缘膜5-2相比十分薄的第二互连材料图案9b以覆盖内壁。
因此，在第二下层配线图案3-2和上层配线图案7之间形成由有机半导体材料构成的互连材料图案9b的位置处，互连材料图案9b与上层配线图案7形成肖特基结，从而形成肖特基二极管D。同时，在第二下层配线图案3-2的两部部之间形成由有机半导体材料构成的互连材料图案9b的位置处，互连材料图案9b与第二下层配线图案3-2形成欧姆结，从而形成薄膜晶体管Tr。薄膜晶体管Tr使用第一下层配线图案3-1作为其栅电极。
在这些步骤之后，虽然图中未示出，但在基板1上形成了绝缘的保护膜。从而完成了电路板11-2。
这样获得的电路板11-2配置为，通过设置在(分别形成在绝缘膜5-1和5-2中的)开口5a和5b的侧壁上的互连材料图案9a和9b，上层配线图案7连接到下层配线图案3-1和3-2。具体地，互连材料图案9a和9b在形成上层配线图案7之后形成。因此，互连材料图案9a和9b分别被设置为至少从上层配线图案7的侧壁，通过开口5a和5b的侧壁，到下层配线图案3-1的顶面。为了确保上层配线图案7和互连材料图案9a和9b之间的连接，互连材料图案9a和9b也可设置在上层配线图案7的顶面上。
此外，在电路板11-2中，第二互连材料图案9b由有机半导体材料构成，并形成肖特基二极管D和薄膜晶体管Tr。具体地，肖特基二极管D是利用开口5b侧壁的垂直二极管。
根据第二实施方式，第二互连材料图案9b在形成上层配线图案7之后形成。因此，上层配线图案7的形成处理不影响第二互连材料图案9b。因此，在形成上层配线图案7的过程中，尽管印刷的有机保护膜银(Ag)纳米胶体油墨被烧结，但是该热处理不会引起由有机半导体材料构成的第二互连材料图案9b的劣化。因此，用第二互连材料图案9b形成的肖特基二极管D具有良好的二极管特性，从而包括肖特基二极管D的电路板11-2可具有改善的电路特性。
肖特基二极管D是利用开口5b侧壁的垂直二极管。因此，由二极管D占据的面积减小，这实现了电路板11-2上更高的集成度。
在上述第二实施方式中，由有机半导体材料构成的第二互连材料图案9b设置在上层配线图案7和第二下层配线图案3-2之间，以形成肖特基二极管D。然而，在第二实施方式中，第二互连材料图案9b可以设置在上层配线图案7和第一下层配线图案3-1之间以形成肖特基二极管D。同样，第二互连材料图案9b也可以形成在第一下层配线图案3-1的部分之间以形成薄膜晶体管Tr。而且在这些情况下，当在形成上层配线图案7之后形成第二互连材料图案9b时，可实现同样的效果。
也可设置互连布线图案9a和9b以连接第一下层配线图案3-1、第二下层配线图案3-2以及上层配线图案7。而且在这种情况下，在形成上层配线图案7之后形成由有机半导体材料构成的第二互连材料图案9b的范围内，可实现同样的效果。
<第二实施方式的变形例>
图4是示出了设置有作为第二实施方式的应用实例的线圈的电路板的配置的示意图。
如图所示，第二实施方式的应用实例的线圈包括未示出的绝缘膜堆叠在其间的多个线圈状下层布线图案3-1和3-2。在最上层的绝缘膜上，堆叠线圈状上层配线图案7。在绝缘膜之一中形成开口，以暴露下层配线图案3-1和3-2以及上层配线图案7中的两个彼此最接近的布线图案。在这种开口中形成由导性材料构成的互连材料图案9以连接这两个布线图案。这种线圈可用作环形天线。
在由有机半导体材料构成互连材料图案9的情况下，可在该区域中形成肖特基二极管D或电阻器。因此，也可以形成包括线圈和肖特基二极管或电阻器的组合的电路。在这种情况下，有必要的是，在形成上层配线图案7之后，形成由有机半导体材料构成的互连材料图案。结果，可实现与第二实施方式同样的效果。
本领域技术人员应该理解的是，根据设计要求和其他因素，可进行各种变形、组合、再组合和修改，只要其在所附权利要求或其等同物的范围内。

Claims (9)

1.一种制造电路板的方法，所述方法包括以下步骤：
在基板上形成下层配线图案；
在所述基板上形成绝缘膜以覆盖所述下层配线图案；
在所述绝缘膜中形成开口以暴露所述下层配线图案；
在所述绝缘膜上形成上层配线图案；以及
在所述绝缘膜中的开口的侧壁上形成互连材料图案，以连接所述下层配线图案和所述上层配线图案。
2.根据权利要求1所述的制造电路板的方法，其中，用有机半导体材料形成所述互连材料图案。
3.根据权利要求2所述的制造电路板的方法，其中，所述互连材料图案与所述下层配线图案和所述上层配线图案中的一个形成肖特基结，并与所述下层配线图案和所述上层配线图案中的另一个形成欧姆结，从而形成肖特基二极管。
4.根据权利要求1至3中任一项所述的制造电路板的方法，其中，通过喷墨印刷形成所述互连材料图案。
5.根据权利要求1所述的制造电路板的方法，其中，在其中形成有所述开口的所述绝缘膜上通过干式压印形成所述上层配线图案。
6.根据权利要求5所述的制造电路板的方法，其中，所述开口具有倒楔形侧壁，从而所述开口的宽度向开口顶部减小。
7.根据权利要求1所述的制造电路板的方法，其中，通过光刻在所述绝缘膜中形成所述开口。
8.一种电路板，包括：
下层配线图案，形成在基板上；
绝缘膜，具有开口以暴露所述下层配线图案的一部分，并
覆盖其上形成有所述下层配线图案的所述基板；
上层配线图案，形成在所述绝缘膜上；以及
互连材料图案，所述互连材料图案从所述上层配线图案的侧壁通过所述开口的侧壁而设置到暴露在所述开口底部的所述下层配线图案的顶面。
9.根据权利要求8所述的电路板，其中，用有机半导体材料形成所述互连材料图案。
CN2010102378100A 2009-07-30 2010-07-23 制造电路板的方法以及电路板 Pending CN101989645A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-177561 2009-07-30
JP2009177561A JP2011035037A (ja) 2009-07-30 2009-07-30 回路基板の製造方法および回路基板

Publications (1)

Publication Number Publication Date
CN101989645A true CN101989645A (zh) 2011-03-23

Family

ID=43448424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102378100A Pending CN101989645A (zh) 2009-07-30 2010-07-23 制造电路板的方法以及电路板

Country Status (6)

Country Link
US (1) US20110024179A1 (zh)
JP (1) JP2011035037A (zh)
KR (1) KR20110013250A (zh)
CN (1) CN101989645A (zh)
DE (1) DE102010026845A1 (zh)
TW (1) TW201125454A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106671631A (zh) * 2015-11-05 2017-05-17 深圳市华祥电路科技有限公司 电路板及其印刷方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5881077B2 (ja) * 2011-10-07 2016-03-09 国立大学法人山形大学 電極及びそれを用いた有機電子デバイス
JP2015523235A (ja) * 2012-05-11 2015-08-13 ユニピクセル ディスプレイズ，インコーポレーテッド 高精細導電パターンを製造するためのインク組成物
US10607932B2 (en) 2016-07-05 2020-03-31 E Ink Holdings Inc. Circuit structure
US10103201B2 (en) 2016-07-05 2018-10-16 E Ink Holdings Inc. Flexible display device
TWI613942B (zh) * 2016-07-05 2018-02-01 元太科技工業股份有限公司 電連接結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0572121A2 (en) * 1992-05-29 1993-12-01 Sumitomo Electric Industries, Limited Method of making circuit board
CN1249537A (zh) * 1998-09-25 2000-04-05 日本电气株式会社 多层布线结构及其生产方法
CN1425204A (zh) * 1999-12-21 2003-06-18 造型逻辑有限公司 喷墨制作的集成电路
JP4167298B2 (ja) * 2006-11-20 2008-10-15 松下電器産業株式会社 不揮発性半導体記憶装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3601523A (en) * 1970-06-19 1971-08-24 Buckbee Mears Co Through hole connectors
US5493152A (en) * 1993-11-09 1996-02-20 Vlsi Technology, Inc. Conductive via structure for integrated circuits and method for making same
US6396078B1 (en) * 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
US6215130B1 (en) * 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002303879A (ja) * 2001-04-03 2002-10-18 Nec Corp アクティブマトリクス基板及びその製造方法
US6432812B1 (en) * 2001-07-16 2002-08-13 Lsi Logic Corporation Method of coupling capacitance reduction
JP3400440B2 (ja) * 2001-09-18 2003-04-28 沖電気工業株式会社 半導体装置及びその製造方法
JP4190269B2 (ja) * 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
DE10240105B4 (de) * 2002-08-30 2005-03-24 Infineon Technologies Ag Herstellung organischer elektronischer Schaltkreise durch Kontaktdrucktechniken
DE602004006620T2 (de) * 2003-05-20 2008-01-24 Polymer Vision Ltd. Eine fet anordnung und eine methode zur herstellung einer fet anordnung
JP2005032769A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
US6916697B2 (en) * 2003-10-08 2005-07-12 Lam Research Corporation Etch back process using nitrous oxide
US7186461B2 (en) * 2004-05-27 2007-03-06 Delaware Capital Formation, Inc. Glass-ceramic materials and electronic packages including same
US7307338B1 (en) * 2004-07-26 2007-12-11 Spansion Llc Three dimensional polymer memory cell systems
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
JP2006269599A (ja) * 2005-03-23 2006-10-05 Sony Corp パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法
JP2007067390A (ja) 2005-08-05 2007-03-15 Sony Corp 半導体装置の製造方法および半導体装置の製造装置
JP4994727B2 (ja) * 2005-09-08 2012-08-08 株式会社リコー 有機トランジスタアクティブ基板とその製造方法および該有機トランジスタアクティブ基板を用いた電気泳動ディスプレイ
KR101197053B1 (ko) * 2005-09-30 2012-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4831406B2 (ja) * 2006-01-10 2011-12-07 ソニー株式会社 半導体装置の製造方法
KR100763837B1 (ko) * 2006-07-18 2007-10-05 삼성전기주식회사 인쇄회로기판 제조방법
KR100796983B1 (ko) * 2006-11-21 2008-01-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5103957B2 (ja) 2007-03-13 2012-12-19 コニカミノルタホールディングス株式会社 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法
JP4355965B2 (ja) * 2007-04-02 2009-11-04 セイコーエプソン株式会社 配線基板の製造方法
GB2450675A (en) * 2007-04-04 2009-01-07 Cambridge Display Tech Ltd Active matrix organic displays
US7858513B2 (en) * 2007-06-18 2010-12-28 Organicid, Inc. Fabrication of self-aligned via holes in polymer thin films
JP5042050B2 (ja) 2008-01-25 2012-10-03 シャープ株式会社 テレビジョン受像機、サーバ、テレビジョン受像機の操作システムおよびテレビジョン受像機の操作用プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0572121A2 (en) * 1992-05-29 1993-12-01 Sumitomo Electric Industries, Limited Method of making circuit board
CN1249537A (zh) * 1998-09-25 2000-04-05 日本电气株式会社 多层布线结构及其生产方法
CN1425204A (zh) * 1999-12-21 2003-06-18 造型逻辑有限公司 喷墨制作的集成电路
JP4167298B2 (ja) * 2006-11-20 2008-10-15 松下電器産業株式会社 不揮発性半導体記憶装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106671631A (zh) * 2015-11-05 2017-05-17 深圳市华祥电路科技有限公司 电路板及其印刷方法

Also Published As

Publication number Publication date
TW201125454A (en) 2011-07-16
DE102010026845A1 (de) 2011-02-17
US20110024179A1 (en) 2011-02-03
JP2011035037A (ja) 2011-02-17
KR20110013250A (ko) 2011-02-09

Similar Documents

Publication Publication Date Title
CN101989645A (zh) 制造电路板的方法以及电路板
US10499513B2 (en) Method for forming insulating layer, method for producing electronic device, and electronic device
CN102770957B (zh) 模穿孔聚合物块封装
US9232665B2 (en) Method of fabricating packaging substrate having a passive element embedded therein
US20060118931A1 (en) Assembly structure and method for embedded passive device
KR20090014964A (ko) 인덕터 장치 및 그 제조 방법
JP5638565B2 (ja) ポリマー薄膜における自己整合ビアホールの形成
TWI549257B (zh) 印刷複合式電子電路
US11222838B2 (en) Embedded component substrate structure having bridge chip and method for manufacturing the same
WO2017134761A1 (ja) キャパシタ内蔵多層配線基板及びその製造方法
CN110931453A (zh) 芯片封装、封装基板及封装基板的制造方法
WO2005122247A1 (ja) 複合型電子部品
US7781270B2 (en) Method for fabricating electronic devices integrated on a single substrate
KR20140026422A (ko) 픽셀 커패시터
TW200936000A (en) Wire bonding substrate and fabrication thereof
KR20010049422A (ko) 고주파 모듈
CN107211538A (zh) 配线板的制造方法和配线板
US7755909B2 (en) Slim design main board
CN107622953B (zh) 封装堆迭结构的制法
CN102884647B (zh) 具有不连续的半导体部分的微电子装置及制作这种装置的方法
CN100477310C (zh) 有机半导体器件
JP4085420B2 (ja) 電界効果半導体装置及びその製造方法
US8772647B1 (en) Single-cap via-in-pad and methods for forming thereof
US6506631B2 (en) Method for manufacturing integrated circuits and semiconductor wafer which has integrated circuits
KR20110059436A (ko) 패키지 기판 및 패키지 기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110323