CN102884647B - 具有不连续的半导体部分的微电子装置及制作这种装置的方法 - Google Patents
具有不连续的半导体部分的微电子装置及制作这种装置的方法 Download PDFInfo
- Publication number
- CN102884647B CN102884647B CN201180022483.XA CN201180022483A CN102884647B CN 102884647 B CN102884647 B CN 102884647B CN 201180022483 A CN201180022483 A CN 201180022483A CN 102884647 B CN102884647 B CN 102884647B
- Authority
- CN
- China
- Prior art keywords
- semiconductor portions
- size
- electrode
- full
- portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 242
- 238000004377 microelectronic Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000007650 screen-printing Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229920001167 Poly(triaryl amine) Polymers 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000004811 fluoropolymer Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001127 nanoimprint lithography Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001846 repelling effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
- H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
Landscapes
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种微电子装置（100），包括：多个相似的不连续的半导体部分（104），所述半导体部分彼此电隔离并且形成半导体层（102），所述半导体部分以恒定的距离隔开并且包括与其他部分平行的形状；以及两个电极（108a、108b、108c、108d），所述电极设置成与半导体层接触，使得分隔两个电极的最大距离小于一个半导体部分的最大尺寸，其中，设置半导体部分的形状和尺寸、半导体部分之间的间距、电极的形状和尺寸以及电极相对于半导体部分的布局，使得至少一个半导体部分将两个电极彼此电连接，并且其中，半导体部分的最大尺寸垂直于电极的最大尺寸，所述电极是相似的。
Description
技术领域
本发明涉及一种包括不连续的半导体部分的微电子装置，并且更具体地说，涉及一种包括一个或多个晶体管的微电子装置，这些晶体管通过这种不连续的半导体部分形成作为有源区。
本发明尤其适合于薄膜晶体管（TFT）领域，尤其是有机薄膜晶体管（OFET或OTFT）。
背景技术
薄膜装置（如，包括例如基于有机材料的薄半导体层的薄膜晶体管）的制造意味着形成这种半导体层，从而，然后可以制作形成电源极接触和漏极触点的电极，而且，使得所获得的晶体管具有较小的电流Ioff（对应于VGS=0并且VDS=Valim时的电流IDS，）以及可能最低的寄生电容。
用于沉积半导体层的设备必须具有对准系统，从而可形成半导体层。这种类型的对准设备来自于普通的印刷设备，例如辊对辊（roll-to-roll）处理机，这些辊对辊处理机通常具有较差的对准精度性能。
由于这种较差的对准精度，所以这些薄膜晶体管的边缘（在尺寸上）尺寸大于最小的设备对准公差，这很大程度上限制了对于这些晶体管而言可获得的集成密度。
发明内容
本发明的一个目的在于提出一种新型半导体装置以及一种制作这种半导体装置的新方法，该半导体装置的结构可消除当根据现有技术制作薄膜半导体装置时要使用的对准步骤。
为此，本发明提出了一种微电子装置，包括：
-多个不连续的半导体部分，具有相似的尺寸LSC、WSC以及相似的形状，这些半导体部分彼此电隔离并且形成半导体层，每个半导体部分与相邻的半导体部分的间距为基本上恒定的距离ESCH、ESCV，
-至少两个电极，设置成与半导体层接触或与之相邻，使得分隔两个电极的最大距离L通道小于其中一个半导体部分的最大尺寸LSC，
其中，设置半导体部分的形状和尺寸LSC、WSC，半导体部分之间的间距ESCH、ESCV，电极的形状和尺寸LSD、WSD以及电极相对于半导体部分的布局，使得至少一个半导体部分将两个电极彼此电连接。
因此，本发明提出了制作微电子装置的半导体层，具有一套小半导体部分的形式，例如，均匀分布的且尺寸和间距使得，该装置的至少两个电极与这些半导体部分接触，而无需相对于这些半导体部分特别对准，所获得的统计结果在于，至少一个半导体表面相对于这些电极“自对准”，换言之，能够在两个电极之间进行导电，例如，在该至少一个半导体表面上形成有装置的一个或多个有源区。因此，可制作这种装置，使得至少一个半导体部分能够在两个电极之间进行导电，而无需将电极相对于半导体部分进行对准。
而且，通过在装置的电极之间选择适当的最小间距，这种半导体层可用于制作彼此相邻的若干个半导体装置（例如，晶体管），这些半导体装置将彼此自动电隔离，只要半导体部分最初彼此电隔离，仅仅每个装置的电极通过一个或多个半导体部分彼此电连接。
有利地，半导体层可为薄层，换言之，当半导体为有机材料时，为大约10nm或更小的层，或者当半导体为无机材料时，为大约100nm或几十纳米或更小（例如大约50nm）的层。
权利要求1中所限定的装置具有的另一个优点在于，涉及电连接两个电极的半导体部分的数量的离差（dispersion）较小，所以在该装置的电特性上具有较小的离差。
每个半导体部分具有细长或长方形形状，其最大尺寸LSC与其他半导体部分的最大尺寸LSC大致平行。
根据一个有利的实施例，每个半导体部分可具有大致矩形的形状。
半导体部分可布置在与半导体层的主面平行的平面内，电极设置成与半导体层接触，形成具有平行行的规则图案。这种图案的一个特殊优点在于，由于可由几行半导体部分形成的图案具有重复性，所以可容易地产生这种图案，该图案将重复一次或几次。
在这种情况下，一行上的半导体部分之间的间距ESCH可相对于相邻行的半导体部分之间的间距并沿着与各行平行的方向偏移距离D，该距离大约等于半导体部分的最大尺寸LSC除以n，其中，n为大于1的实数。因此，所获得的结果为半导体部分的行间偏移形成所述行的规则的重复图案。
在这种情况下，半导体部分的最大尺寸LSC可大致等于分隔两个电极的最大距离L通道的n倍，和/或电极的最大尺寸WSD可大于半导体部分的最小尺寸WSC的大约n倍。
半导体部分的最大尺寸LSC大致垂直于电极的最大尺寸WSD，这些电极可以具有相似的形状和尺寸WSD、LSD。
该装置可包括至少一个晶体管，该晶体管的有源区可由所述至少一个半导体部分构成，所述半导体部分将两个电极彼此电连接，所述电极形成晶体管的源电极和漏电极。
该装置可包括多个晶体管，每个晶体管可以包括：
-至少两个电极，形成与半导体层接触而布置的源电极和漏电极，使得分隔其中一个晶体管的两个电极的最大距离L通道大约小于其中一个半导体部分的最大尺寸LSC，
-有源区，由至少一个半导体部分构成，所述半导体部分将所述晶体管的两个电极电连接在一起，
并且其中，
-半导体部分的最大尺寸LSC可大致垂直于电极的最大尺寸WSD，所述电极可具有相似的形状和尺寸WSD、LSD，
-沿着与半导体部分的最大尺寸平行的方向分隔两个晶体管的电极的距离ETR可大约大于半导体部分的最大尺寸，并且
-两个晶体管的电极可沿着与电极的最大尺寸WSD大致平行的方向偏移距离ECO，该距离大约大于半导体部分的最小尺寸WSC。
该晶体管或每个晶体管还可包括栅极介电层以及栅极，设置成面向所述晶体管的有源区。
半导体部分可包括至少一个有机半导体。
本发明还涉及一种制作微电子装置的方法，至少包括以下步骤：
-制作多个不连续的半导体部分，这些半导体部分具有相似的尺寸LSC、WSC以及形状，所述半导体部分彼此电隔离并且形成半导体层，每个半导体部分与相邻的半导体部分相隔基本上恒定的距离ESCH、ESCV，
-制作与半导体层接触的至少两个电极，使得分隔这两个电极的最大距离L通道大约小于其中一个半导体部分的最大尺寸LSC，
设置半导体部分的形状和尺寸LSC、WSC，半导体部分之间的间距ESCH、ESCV，电极的形状和尺寸LSD、WSD以及电极相对于半导体部分的配置，使得至少一个半导体部分将这两个电极彼此电连接。
利用丝网印刷、模压或日光胶版术（heliography）类型的半导体沉积步骤，或者利用在沉积一层所述半导体的步骤之后通过半导体层的激光或光刻或模压进行的剥离步骤，可制作半导体部分。
可首先在衬底上制作半导体部分，然后在半导体部分上制作电极。在一个变型中，可首先在衬底上制作电极，然后可在电极上制作半导体部分。
附图说明
在参考附图阅读示例性实施例的描述之后，可更好地理解本发明，这些示例性实施例仅为了指导而给出并且绝不是限制性的，附图中：
图1至图3为根据本发明的一个特定实施例的微电子装置的部分元件的示意性俯视图；
图4和图5为根据本发明的两个特定实施例的微电子装置的示意性截面图。
下面所描述的不同附图中的相同、相似或等效部件具有相同的参考标号，以便于在不同附图之间进行比较。
图中所示的不同部件不必都以相同的比例显示，以便这些图更易读。
不同的可能性（变型和实施例）必须理解为不相互排斥，并且这些不同的可能性可结合在一起。
具体实施方式
参照图1开始进行描述，图1示意性且部分地示出了微电子装置100，该微电子装置包括由多个不连续的半导体部分104形成的半导体层102。
这些不连续的半导体部分104在图1的实例中都具有矩形形状，并且这些不同部分的尺寸相似。鉴于这些部分104不连续，换言之，这些部分彼此不接触，所以这些部分彼此电隔离。
图1示出了半导体部分104在（X、Y）平面内形成离散的规则的矩形图案，形成半导体部分104的相互平行的行（line）。而且，分隔半导体部分104的间距在所有的半导体部分104之间具有基本上恒定的尺寸。作为一种变型，半导体部分104可具有矩形以外的形状，同时保持均匀分布。
相邻行内的半导体部分104在彼此之上并未竖直对准（沿着Y轴）。相邻行内的半导体部分104水平偏移（沿着X轴）。而且，该水平偏移具有规律性。由部分104形成的图案包括彼此叠置的多行半导体部分构成的相似的几个组。因此，在图1的实例中，可看出由这套半导体部分104形成的图案包括彼此叠置的四行构成的相似的几个组。换言之，一行中的半导体部分104与其下面的第四行所在行内的以及其上面的第四行所在行内的半导体部分104竖直对准（沿着Y轴）。
图2中示出了由层102内的半导体部分104形成的另一实例图案。在该实例中，可看出，半导体部分104从一行到下一行水平偏移距离D。而且，在该实例中，一行中的半导体部分104与该行上面和下面的第五行所在行内的半导体部分104竖直对准（沿着Y轴）。
由于从一行到下一行的这种偏移D相同，因此结果如下：
LSC+ESCH=n×D
其中，LSC为半导体部分104的长度（或者更通常地，最大尺寸），
ESCH为两个半导体部分104之间的水平间距，换言之，同一行内分隔两个相邻的半导体部分104的距离，
n为形成重复步骤的半导体部分104的数量，大于1。
在图2的实例中，n=5，这是因为一行半导体部分104的初始对准位于远离五行处。
在图2的实例中，由ESCV表示两行半导体部分104之间的间距，该间距可与两个半导体部分104之间的水平间距大致相似，从而ESCV=ESCH。
虽然图1和图2的实例中的每个半导体部分104为矩形，这些部分也可具有不同的形状，但有利地，它们具有长方形或细长的形状。
不连续的半导体部分104中的一些将形成微电子装置100的有源区，并且将与微电子装置100的电极接触。
在图1的实例中，微电子装置100包括两个晶体管106a、106b，每个晶体管包括两个电极，分别以参考标号108a、108b和108c、108d表示。这些电极108a-108d对应于晶体管106a、106b的源电极和漏电极，并且布置成与半导体部分104所形成的半导体层102接触。这些电极108a-108d中的每个电极的形状大致为矩形，长度（最长尺寸）与半导体部分104的长度大致垂直。
而且，每个晶体管106a、106b的两个电极108a、108b和108c、108d彼此的间距等于距离L通道，该距离对应于晶体管通道的长度，小于LSC。因此，与晶体管106a、106b中的一个的两个电极108a、108b或108c、108d接触的半导体部分104因此能够在这两个电极之间形成导电路径。因此，这些半导体部分104形成晶体管的有源区（源极+漏极+通道）。在图1的实例中，可看出，晶体管106a和106b的每个有源区由九个半导体部分104构成，这些半导体部分与所述晶体管的两个电极108a、108b或108c、108d接触。
由于半导体部分104和电极108a-108d的尺寸使得L通道<LSC,，并且电极108a-108d的位置使得每个电极108a-108d的长度大致垂直于半导体部分104的长度，因此可以在半导体部分104所形成的层102上的任何地方制作电极108a-108d，而无需将电极108a-108d相对于半导体层102进行任何预先对准，由于与电极108a-108d的位置无关，一个或多个半导体部分104必须与每个晶体管106a、106b的两个电极108a、108b或108c、108d接触并且形成晶体管106a、106b的有源区。
最靠近晶体管106a、106b的电极108a-108d之间（在图1的实例中，电极108b和108c之间）的距离对应于两个晶体管106a、106b之间的水平间距，该距离选择为大于半导体部分104的长度LSC，以防止晶体管106a、106b之间发生短路。因此，通过遵守条件ETR>LSC，任何一个半导体部分104都不会造成每个晶体管106a、106b的最靠近电极发生短路，而与晶体管106a、106b在半导体层102上的位置无关。
电极108a-108d的长度由WSD表示，优选地选择该长度，使得WSD>>WSC或者WSD>n×WSC，其中，由于半导体部分104可具有矩形以外的形状，所以WSC对应于半导体部分104的宽度或者更通常地对应于部分104的最小尺寸。由于制作电极108a-108d时无需相对于半导体层102对准，所以遵守条件WSD>>WSC或WSD>n×WSC可造成半导体部分104的数量具有较低的统计离差，这些半导体部分形成由半导体部分104制成的不同晶体管的有源区，并且因此，这些不同晶体管之间的电流ION具有较小的离差。因此，可看出，该离差将随着由半导体部分104形成的图案的数量n的增大而减小。
可获得的晶体管的密度取决于两个晶体管之间的间距ETR，并且因此取决于LSC的值（由于ETR>LSC）。
因此，参数n为控制微电子装置100的各元件的特性离差与这些元件的密度之间的折中的参数。
晶体管106a、106b还包括电连接至电极108a-108d并且形成在半导体层102上的连接线或电线110。例如，图3中示出了这种电线110。由于这些电线110可在半导体层102上延伸，使得这些电线位于相邻晶体管的其他触点或电线和/或其他电极之上或之下，所以这些线110的位置使得与两个不同的晶体管的两个导电元件之间的间距对应的距离ECO大于WSC，换言之，大于半导体部分104的宽度。因此，通过遵守条件ECO>WSC，确保与彼此叠置的两个导电元件（电线或电极）中的一个接触的半导体部分104不会与这两个元件中的另一个接触。
因此，可以制作电极108a-108d，而无需相对于微电子装置100的有源区进行任何特别对准。
在这里所描述的实例中，两个晶体管106a、106b是相同类型的，例如，它们都为n掺杂型或p掺杂型。然而，这两个晶体管106a、106b也可以为不同类型的晶体管，从而可以形成CMOS装置。通过沉积具有不同类型掺杂剂（例如n型和p型）的掺杂的半导体区，或者通过在单个晶体管内或在两个晶体管之间沉积不同的电极材料，可获得这种装置。
现在参照图4，该图示出了微电子装置100的第一实施例的截面图。
微电子装置100包括衬底112，该衬底例如包含玻璃或任何其他绝缘材料或由绝缘膜覆盖的任何材料，半导体部分104位于该衬底上，形成半导体层102。半导体部分104可包含任何有机或无机的半导体材料。当半导体部分104包含有机材料时，该材料例如可以为并五苯或聚（三芳胺）。当半导体部分104包含无机材料时，该材料例如可以为氧化锌（ZnO）、非晶硅或多晶硅。在半导体部分104上制作电极108a-108d，并且这些电极包含导电材料，例如金属（如金）。
部分104的在图4中由虚线界定的区域114a、114b形成晶体管106a、106b的有源区。
半导体部分104以及电极108a-108d由介电层115覆盖，该介电层例如包含SiO2、Si3N4、或绝缘聚合物（如，聚苯乙烯）或含氟聚合物（如，），在该介电层上，制作晶体管106a、106b的栅极116a、116b，所述栅极例如包含金属（如，金、银）或金属油墨或多晶硅。介电层115的位于栅极116a、116b与有源区114a、114b之间的部分118a、118b形成晶体管106a、106b的栅极介电层。
在该第一示例性实施例的一个变型中，电极108a-108d可布置成与衬底112直接相对或者与之接触，然后，可形成半导体部分104，使得半导体部分覆盖电极108a-108d。在这种情况下，半导体部分104由介电层115覆盖，栅极116a、116b位于该介电层上。
现在参照图5，该图示出了微电子装置100的第二示例性实施例的截面图。
与图4中的第一示例性实施例不同，栅极116a、116b首先设置成与衬底112接触。这些栅极116a、116b由介电层115覆盖。然后，在介电层115上制作电极108a-108d。
最后，在介电层115上以及在电极108a-108d上制作半导体部分104。
在该第二示例性实施例的一个变型中，半导体部分104可以设置成与介电层115接触，并且然后可以在半导体部分104上制作电极108a-108d。
在上述实例中，微电子装置100包括多个晶体管。然而，微电子装置100很可能包括其他电子元件，而非晶体管，每个电子元件包括至少两个电极，例如二极管。
可以使用不同的生产技术来制作包括不连续的半导体部分104的半导体层102。尤其根据半导体部分104的尺寸来选择要使用的技术。
因此，对于宽度WSC大约为1μm或者更通常地小于大约10μm的半导体部分104而言，可通过纳米压印（Nanoimprintlithography）或通过模压，或者在沉积整个半导体层后通过对该层进行激光剥离或光刻，有利地制作这些部分104。对于宽度WSC大于或等于大约10μm的半导体部分104而言，可通过日光胶版术或通过上面提到的技术，有利地制作这些部分104。
数量n可选择得相对较大，例如，大约为10或在10至20之间，以在半导体装置100的各元件的电特性上获得较小的离差（大约10%）。因此，对于数量n等于10并且宽度WSC等于大约1μm，电极的长度WSD将选择为大于大约10μm。
例如，通道长度L通道等于大约5μm。在这种情况下，部分104的长度LSC例如等于大约n×L通道，换言之，等于大约50μm。因此，晶体管之间的间距ETR将选择为大于50μm，例如，等于大约60μm。
半导体部分之间的尺寸ESCH和ESCV可选择为尽可能地小，只要半导体部分104之间的电绝缘性保持良好。当通过日光胶版术制作部分104时，这些尺寸可为大约一微米，或者当通过模压制作部分104时，这些尺寸可为大约100nm，或者当通过光刻或通过激光剥离制作部分104时，这些尺寸可为大约几十纳米。通常，可获得的最小尺寸将取决于用于制作半导体层102的技术。
上述尺寸清晰地阐述了以下事实，由于半导体装置100的制造不需要对准步骤，所以可增大由半导体层102制作的电子元件的集成密度。因此，如上所述，其中一个晶体管的通道长度可等于大约5μm，该通道长度远远小于根据一般惯例并且需要对准步骤制作的晶体管的通道长度。在上述实例中，电极的长度WSD例如等于大约10μm，该长度也远远小于需要对准步骤的晶体管的电极的长度（通常等于大约1mm）。
Claims (10)
1.一种微电子装置(100)，包括：
多个不连续的半导体部分(104)，具有相似的尺寸LSC、WSC以及相似的形状，所述半导体部分彼此电隔离并且形成半导体层(102)，每个半导体部分(104)与相邻的半导体部分(104)的间距为恒定的距离ESCH、ESCV并且具有细长形状，每个半导体部分的最大尺寸LSC与其他半导体部分(104)的最大尺寸LSC平行，
至少两个电极(108a、108b、108c、108d)，所述电极设置成与半导体层(102)接触，使得分隔所述两个电极(108a、108b、108c、108d)的最大距离L通道小于其中一个所述半导体部分(104)的最大尺寸LSC，
其中，设置所述半导体部分(104)的形状和尺寸LSC、WSC，所述半导体部分(104)之间的间距ESCH、ESCV，所述电极(108a、108b、108c、108d)的形状和尺寸LSD、WSD以及所述电极(108a、108b、108c、108d)相对于所述半导体部分(104)的布局，使得至少一个所述半导体部分(104)将所述两个电极(108a、108b、108c、108d)彼此电连接，
所述半导体部分(104)的最大尺寸LSC垂直于所述电极(108a、108b、108c、108d)的最大尺寸WSD，所述电极(108a、108b、108c、108d)具有相似的形状和尺寸WSD、LSD，
所述半导体部分(104)布置在与所述半导体层(102)的主面平行的平面内，所述电极(108a、108b、108c、108d)设置成与所述半导体层接触，形成具有平行行的规则图案，
一行上的所述半导体部分(104)之间的间距ESCH相对于相邻行的所述半导体部分(104)之间的间距并沿着与各行平行的方向偏移距离D，该距离等于所述半导体部分(104)的最大尺寸LSC除以n，其中，n为10至20之间的实数，
并且其中，所述半导体部分(104)的最大尺寸LSC等于分隔所述两个电极(108a、108b、108c、108d)的最大距离L通道的n倍，和/或所述电极(108a、108b、108c、108d)的最大尺寸WSD大于所述半导体部分(104)的最小尺寸WSC的n倍。
2.根据权利要求1所述的装置(100)，其中，每个所述半导体部分(104)具有矩形的形状。
3.根据权利要求1所述的装置(100)，包括至少一个晶体管(106a、106b)，所述晶体管的有源区(114a、114b)由所述至少一个半导体部分(104)构成，所述半导体部分将所述两个电极(108a、108b、108c、108d)彼此电连接，所述电极(108a、108b、108c、108d)形成所述晶体管(106a、106b)的源电极和漏电极。
4.根据权利要求1所述的装置(100)，包括多个晶体管(106a、106b)，每个晶体管(106a、106b)包括：
至少两个电极(108a、108b、108c、108d)，形成与所述半导体层(102)接触而布置的源电极和漏电极，使得分隔其中一个所述晶体管(106a、106b)的两个电极(108a、108b、108c、108d)的最大距离L通道小于其中一个所述半导体部分(104)的最大尺寸LSC，
有源区(114a、114b)，由至少一个所述半导体部分(104)构成，所述半导体部分将所述晶体管(106a、106b)的所述两个电极(108a、108b、108c、108d)电连接在一起，
并且其中，
所述半导体部分(104)的最大尺寸LSC垂直于所述电极(108a、108b、108c、108d)的最大尺寸WSD，所述电极(108a、108b、108c、108d)具有相似的形状和尺寸WSD、LSD，
沿着与所述半导体部分(104)的最大尺寸LSC平行的方向分隔两个晶体管(106a、106b)的电极(108b、108c)的距离ETR可大于所述半导体部分(104)的最大尺寸LSC，并且
两个晶体管(106a、106b)的电极(108a、108b、108c、108d)沿着与所述电极(108a、108b、108c、108d)的最大尺寸WSD平行的方向偏移距离ECO，该距离大于所述半导体部分(104)的最小尺寸WSC。
5.根据权利要求3所述的装置(100)，其中，所述晶体管或每个晶体管(106a、106b)还包括栅极介电层(118a、118b)以及栅极(116a、116b)，设置成面向所述晶体管(106a、106b)的有源区(114a、114b)。
6.根据权利要求4所述的装置(100)，其中，所述晶体管或每个晶体管(106a、106b)还包括栅极介电层(118a、118b)以及栅极(116a、116b)，设置成面向所述晶体管(106a、106b)的有源区(114a、114b)。
7.一种制作微电子装置(100)的方法，至少包括以下步骤：
制作多个不连续的半导体部分(104)，这些半导体部分具有相似的尺寸LSC、WSC以及形状，所述半导体部分彼此电隔离并且形成半导体层(102)，每个半导体部分(104)与相邻的半导体部分(104)相隔恒定的距离ESCH、ESCV并且具有细长的形状，每个半导体部分的最大尺寸LSC与其他半导体部分(104)的最大尺寸LSC平行，
制作布置成与所述半导体层(102)接触的至少两个电极(108a、108b、108c、108d)，使得分隔所述两个电极(108a、108b、108c、108d)的最大距离L通道小于其中一个所述半导体部分(104)的最大尺寸LSC，
其中，设置所述半导体部分(104)的形状和尺寸LSC、WSC，所述半导体部分(104)之间的间距ESCH、ESCV，所述电极(108a、108b、108c、108d)的形状和尺寸LSD、WSD以及所述电极(108a、108b、108c、108d)相对于半导体部分(104)的布局，使得至少一个所述半导体部分(104)将所述两个电极(108a、108b、108c、108d)彼此电连接，
所述半导体部分(104)的最大尺寸LSC垂直于所述电极(108a、108b、108c、108d)的最大尺寸WSD，所述电极(108a、108b、108c、108d)具有相似的形状和尺寸WSD、LSD，
所述半导体部分(104)布置在与所述半导体层(102)的主面平行的平面内，所述电极(108a、108b、108c、108d)设置成与所述半导体层接触，形成具有平行行的规则图案，
一行上的所述半导体部分(104)之间的间距ESCH相对于相邻行的所述半导体部分(104)之间的间距并沿着与各行平行的方向偏移距离D，该距离等于所述半导体部分(104)的最大尺寸LSC除以n，其中，n为10至20之间的实数，
并且其中，所述半导体部分(104)的最大尺寸LSC等于分隔所述两个电极(108a、108b、108c、108d)的最大距离L通道的n倍，和/或其中，所述电极(108a、108b、108c、108d)的最大尺寸WSD大于所述半导体部分(104)的最小尺寸WSC的n倍。
8.根据权利要求7所述的方法，其中，利用丝网印刷、模压或日光胶版术类型的半导体沉积步骤，或者利用在沉积一层所述半导体的步骤之后通过所述半导体层的激光或光刻或模压进行的剥离步骤，制作所述半导体部分(104)。
9.根据权利要求7所述的方法，其中，首先在衬底(112)上制作半导体部分(104)，然后，在所述半导体部分(104)上制作电极(108a、108b、108c、108d)，或者其中，首先在衬底(112)上制作电极(108a、108b、108c、108d)，然后在所述电极(108a、108b、108c、108d)上制作半导体部分(104)。
10.根据权利要求8所述的方法，其中，首先在衬底(112)上制作半导体部分(104)，然后，在所述半导体部分(104)上制作电极(108a、108b、108c、108d)，或者其中，首先在衬底(112)上制作电极(108a、108b、108c、108d)，然后在所述电极(108a、108b、108c、108d)上制作半导体部分(104)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1053508 | 2010-05-05 | ||
| FR1053508A FR2959867B1 (fr) | 2010-05-05 | 2010-05-05 | Dispositif microelectronique a portions disjointes de semi-conducteur et procede de realisation d'un tel dispositif |
| PCT/EP2011/057065 WO2011138332A1 (fr) | 2010-05-05 | 2011-05-03 | Dispositif microelectronique a portions disjointes de semi-conducteur et procede de realisation d'un tel dispositif |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102884647A CN102884647A (zh) | 2013-01-16 |
| CN102884647B true CN102884647B (zh) | 2016-01-20 |
Family
ID=43128549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180022483.XA Expired - Fee Related CN102884647B (zh) | 2010-05-05 | 2011-05-03 | 具有不连续的半导体部分的微电子装置及制作这种装置的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8604482B2 (zh) |
| EP (1) | EP2567418B1 (zh) |
| JP (1) | JP5878520B2 (zh) |
| KR (1) | KR20130067273A (zh) |
| CN (1) | CN102884647B (zh) |
| BR (1) | BR112012028271A2 (zh) |
| FR (1) | FR2959867B1 (zh) |
| WO (1) | WO2011138332A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018150916A1 (ja) * | 2017-02-15 | 2018-08-23 | 凸版印刷株式会社 | 薄膜トランジスタアレイおよびその製造方法 |
| KR20210104392A (ko) * | 2020-02-17 | 2021-08-25 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1727219A1 (en) * | 2005-05-25 | 2006-11-29 | Samsung SDI Germany GmbH | Organic thin film transistor and method for producing the same |
| CN101644869A (zh) * | 2008-08-06 | 2010-02-10 | 精工爱普生株式会社 | 电路基板、电光装置及电子设备 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1547139A4 (en) * | 2002-09-30 | 2009-08-26 | Nanosys Inc | MACRO-ELECTRONIC SUBSTRATE WITH HIGH NANO-ACTIVATION SURFACE AREA AND USES THEREOF |
| US7135728B2 (en) * | 2002-09-30 | 2006-11-14 | Nanosys, Inc. | Large-area nanoenabled macroelectronic substrates and uses therefor |
| US7750350B2 (en) * | 2005-05-25 | 2010-07-06 | Samsung Mobile Display Co., Ltd. | Organic thin film transistor, flat panel display apparatus having the same, method of producing the organic thin film transistor and shadow mask used in the method |
| KR100787438B1 (ko) * | 2005-12-12 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 유기발광 디스플레이 장치 |
| WO2008102619A1 (ja) * | 2007-02-23 | 2008-08-28 | Konica Minolta Holdings, Inc. | 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法 |
| JP2010010296A (ja) * | 2008-06-25 | 2010-01-14 | Ricoh Co Ltd | 有機トランジスタアレイ及び表示装置 |
| ATE515798T1 (de) * | 2008-08-19 | 2011-07-15 | St Microelectronics Rousset | Speicherung eines bildes in einem integrierten schaltkreis |
-
2010
- 2010-05-05 FR FR1053508A patent/FR2959867B1/fr not_active Expired - Fee Related
-
2011
- 2011-05-03 EP EP11718975.3A patent/EP2567418B1/fr not_active Not-in-force
- 2011-05-03 WO PCT/EP2011/057065 patent/WO2011138332A1/fr active Application Filing
- 2011-05-03 CN CN201180022483.XA patent/CN102884647B/zh not_active Expired - Fee Related
- 2011-05-03 KR KR1020127030200A patent/KR20130067273A/ko not_active Application Discontinuation
- 2011-05-03 US US13/695,903 patent/US8604482B2/en active Active
- 2011-05-03 BR BR112012028271A patent/BR112012028271A2/pt not_active IP Right Cessation
- 2011-05-03 JP JP2013508480A patent/JP5878520B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1727219A1 (en) * | 2005-05-25 | 2006-11-29 | Samsung SDI Germany GmbH | Organic thin film transistor and method for producing the same |
| CN101644869A (zh) * | 2008-08-06 | 2010-02-10 | 精工爱普生株式会社 | 电路基板、电光装置及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5878520B2 (ja) | 2016-03-08 |
| BR112012028271A2 (pt) | 2016-11-01 |
| FR2959867A1 (fr) | 2011-11-11 |
| EP2567418A1 (fr) | 2013-03-13 |
| KR20130067273A (ko) | 2013-06-21 |
| EP2567418B1 (fr) | 2014-08-20 |
| CN102884647A (zh) | 2013-01-16 |
| WO2011138332A1 (fr) | 2011-11-10 |
| JP2013528938A (ja) | 2013-07-11 |
| US8604482B2 (en) | 2013-12-10 |
| FR2959867B1 (fr) | 2013-08-16 |
| US20130056834A1 (en) | 2013-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102576692B (zh) | 具有背侧体区连接的绝缘体上半导体 | |
| US10504467B2 (en) | Display device and manufacturing method thereof | |
| US8759832B2 (en) | Semiconductor device and electroluminescent device and method of making the same | |
| CN105759519B (zh) | 显示装置 | |
| CN102222700B (zh) | 薄膜晶体管元件及其制作方法 | |
| CN107452732A (zh) | 集成芯片及其形成方法 | |
| CN111508975A (zh) | 具有硅顶栅薄膜晶体管和半导体氧化物顶栅薄膜晶体管的显示器 | |
| US10903208B2 (en) | Distributed decoupling capacitor | |
| JP2005531134A5 (zh) | ||
| JP7068265B2 (ja) | アモルファス金属ホットエレクトロントランジスタ | |
| CN106972025A (zh) | 薄膜晶体管阵列基板 | |
| US20080224332A1 (en) | Transistor circuit formation substrate and method of manufacturing transistor | |
| CN103811460A (zh) | 包括具有集成电路后端电容器及集成电路后端薄膜电阻器的半导体结构的电子装置及其制造方法 | |
| US9252165B2 (en) | Semiconductor device structure, method for manufacturing the same and pixel structure using the same | |
| CN113241351A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN102884647B (zh) | 具有不连续的半导体部分的微电子装置及制作这种装置的方法 | |
| CN101989645A (zh) | 制造电路板的方法以及电路板 | |
| CN109638010B (zh) | 射频切换装置以及其制作方法 | |
| CN107993981B (zh) | Tft基板及其制造方法 | |
| KR20150028449A (ko) | 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법 | |
| US7691695B2 (en) | Semiconductor device having strip-shaped channel and method for manufacturing such a device | |
| CN103367458B (zh) | 薄膜晶体管及其制造方法 | |
| KR101917601B1 (ko) | 다층 전자 장치 및 그의 제조 방법 | |
| CN106129001B (zh) | 一种阵列背板电路及其制备方法 | |
| US20130228781A1 (en) | Fabrication method of a pixel structure and a pixel structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160120 Termination date: 20170503 |