CN107452732A - 集成芯片及其形成方法 - Google Patents

集成芯片及其形成方法 Download PDF

Info

Publication number
CN107452732A
CN107452732A CN201710301516.3A CN201710301516A CN107452732A CN 107452732 A CN107452732 A CN 107452732A CN 201710301516 A CN201710301516 A CN 201710301516A CN 107452732 A CN107452732 A CN 107452732A
Authority
CN
China
Prior art keywords
metal
power rail
meol
integrated chip
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710301516.3A
Other languages
English (en)
Other versions
CN107452732B (zh
Inventor
陈志良
赖志明
杨超源
余基业
曾健庭
萧锦涛
苏品岱
刘如淦
彭士玮
陈文豪
严永松
陈俊光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107452732A publication Critical patent/CN107452732A/zh
Application granted granted Critical
Publication of CN107452732B publication Critical patent/CN107452732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及集成芯片，该集成芯片使用金属带以通过将中间制程(MEOL)层耦合至电源轨来提高性能并且减少电迁移。在一些实施例中，集成芯片包括具有多个源极/漏极区域的有源区。有源区接触在第一方向上延伸的MEOL结构。在MEOL结构上方的位置处，第一金属引线在与第一方向垂直的第二方向上延伸。在第一方向上延伸的金属带布置在第一金属引线上方。金属带配置为将第一金属线连接至在第二方向上延伸的电源轨(如，该电源轨可以具有供电电压或接地电压)。通过以金属带的方式将MEOL结构连接至电源轨，可以降低寄生电容和电迁移。本发明还提供了集成芯片的形成方法。

Description

集成芯片及其形成方法
技术领域
本发明的实施例一般地涉及半导体技术领域，更具体地，涉及集成芯片及其形成方法。
背景技术
在过去的四十年，通过对于更高的性能(如，增加的处理速度、存储能力等)、缩小的形状因子、延长的电池寿命和更低的成本的持续需求来推动半导体制造工业。响应于这种需求，工业不断降低半导体器件组件的尺寸，从而使得现代集成芯片可以包括布置在单个半导体管芯上的数百万或数十亿半导体器件。
发明内容
根据本发明的一方面，提供了一种集成芯片，包括：有源区，包括多个源极/漏极区域；中间制程(MEOL)结构，接触所述有源区并且在第一方向上延伸；第一金属引线层，包括通过导电接触件连接至所述MEOL结构的第一金属引线，其中，所述第一金属引线在与所述第一方向垂直的第二方向上延伸；电源轨，在横向偏离于所述有源区的位置处，定位在沿着第二方向延伸的金属引线层上；以及金属带，在所述第一方向上延伸并且通过第一导电通孔连接至所述第一金属引线并且通过第二导电通孔连接至所述电源轨。
根据本发明的另一方面，提供了一种集成芯片，包括：有源区，包括多个源极/漏极区域；多个中间制程(MEOL)结构，接触所述有源区并且在第一方向上延伸；多个栅极结构，插入所述MEOL结构之间并且在所述第一方向上延伸；第一金属引线层，包括通过导电接触件连接至所述MEOL结构中的一个或多个的第一金属引线，其中，所述第一金属引线在与所述第一方向垂直的第二方向上延伸；电源轨，在与所述有源区横向分离的位置处，所述电源轨定位在沿着第二方向延伸的金属引线层上，其中，所述电源轨具有比所述第一金属引线更大的宽度；以及金属带，在所述第一方向上延伸并且通过第一导电通孔连接至所述第一金属引线并且通过第二导电通孔连接至所述电源轨。
根据本发明的又一方面，提供了一种形成集成芯片的方法，包括：在半导体衬底上方形成多个栅极结构；形成包括多个源极/漏极区域的有源区，其中，所述有源区与所述多个栅极结构交叉；形成在所述有源区上方横向插入所述多个栅极结构之间的多个中间制程(MEOL)结构；以及通过垂直位于所述多个MEOL结构上方的金属带将所述多个MEOL结构连接至电源轨。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最好地理解本发明的各个实施例。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1示出了具有配置为将中间制程(middle-end-of-the-line，MEOL)层耦合至电源轨的金属带的集成芯片的一些实施例的截面图。
图2示出了具有配置为将MEOL层耦合至电源轨的金属带的集成芯片的一些实施例的顶视图。
图3示出了具有配置为将MEOL层耦合至电源轨的金属带的集成芯片的一些附加实施例的截面图。
图4A至图4C示出了具有配置为将MEOL层耦合至电源轨的金属带的集成芯片的一些附加实施例。
图5A至图5B示出了包括具有金属带的MEOL层的与非(NAND)门的一些实施例，其中，该金属带配置为将MEOL层耦合至电源轨。
图6A至图6C示出了具有配置为将MEOL层耦合至电源轨的金属带的集成芯片的一些附加实施例。
图7A至图7C示出了配置为将多栅极FinFET器件上面的MEOL层耦合至电源轨的金属带的一些实施例的三维视图。
图8示出了根据一些设计限制的具有配置为将MEOL层耦合至电源轨的金属带的集成芯片的顶视图的一些实施例。
图9至图14示出了与形成具有金属带的集成芯片的方法的一些实施例的对应的顶视图和截面图，其中，该金属带配置为将MEOL层耦合至电源轨。
图15示出了形成具有配置为将MEOL层耦合至电源轨的金属带的集成芯片的方法的一些实施例的流程图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
在新兴技术节点中，小晶体管组件的尺寸可以导致对于后段制程(BEOL)金属层布线的限制性拓扑选择。为了缓解金属层布线问题，可以使用中间制程(MEOL)局部互连层。MEOL局部互连层为垂直定位在前段制程(FEOL)(如，晶体管)和BEOL之间的导电金属层。MEOL局部互连层可以提供高密度局部布线以避免更低BEOL金属层上的稀缺的布线资源的消耗。
通常，MEOL层用于将有源区(如，具有源极/漏极区域)直接连接至电源轨或连接至承载输出信号的金属互连引线。当MEOL层有利地改善用于这样的应用的BEOL金属互连布线时，MEOL层具有较小的尺寸并且极为贴近栅极结构，这会导致一些缺陷。例如，应该理解，在新兴技术节点(如，14nm、10nm、7nm等)中，MEOL结构与栅极结构之间的较小的距离正变得足够小以产生使晶体管器件性能显著退化的寄生电容。此外，MEOL层的较小的尺寸导致通过MEOL层的高电流密度。高电流密度可以导致由于电迁移而产生的可靠性问题。
本发明涉及使用金属带以通过将中间制程(MEOL)层耦合至BEOL层上的电源轨来提高性能并且减少电迁移的集成芯片。在一些实施例中，集成芯片包括具有多个源极/漏极区域的有源区。有源区接触在第一方向上延伸的中间制程(MEOL)结构。在MEOL结构上方的位置处，第一金属引线在与第一方向垂直的第二方向上延伸。在第一方向上延伸的金属带布置在第一金属引线上方。金属带配置为将第一金属线连接至在第二方向上延伸的电源轨(如，该电源轨可以具有供电电压或接地电压)。通过以金属带的方式将MEOL结构连接至电源轨，由于增加了金属带与栅极结构之间的距离，所以减少了寄生电容。此外，可以通过将来自MEOL结构的电流提供至金属带来减少电迁移，其中，该金属带可以具有比MEOL结构更大的尺寸。
图1示出了具有配置为将中间制程(middle-end-of-the-line，MEOL)层耦合至电源轨的金属带的集成芯片100的一些实施例。
集成芯片100包括具有多个源极/漏极区域的有源区104。在一些实施例中，源极/漏极区域可以布置在半导体衬底102内。中间制程(MEOL)结构106布置在有源区104上方。MEOL结构106包括物理接触有源区104的上表面的导电材料(如，以电接触有源区104而没有使用接触件)。第一金属引线层109垂直位于MEOL结构106上方。通过垂直布置在MEOL结构106与第一金属引线层109内第一金属引线110a之间的导电接触件108将该MEOL结构耦合至该第一金属引线。
包括金属带114的第二金属引线层113布置在第一金属引线110a上方。通过布置在金属带114与第一金属引线110a之间的导电通孔112将该金属带连接至该第一金属引线。在一些实施例中，金属带114可以具有比MEOL结构106更大的尺寸(即，截面面积)。例如，在各个实施例中，金属带114可以具有比MEOL结构106更大的高度和/或宽度。金属带114配置为将第一金属引线110a连接至电源轨116，该电源轨配置为将功率从集成芯片引脚分配至集成芯片100中的多个器件。在各个实施例中，电源轨116可以配置为具有供电电压(如，VDD)或接地电压(如，VSS)。
在一些实施例中，在通过介电材料103与第一金属引线110a横向分离的位置处，电源轨116可以包括在第一金属引线层109内。在这样的实施例中，金属带114从第一金属引线110a上方横向延伸至电源轨116上方。金属带114通过第一导电通孔112a连接至第一金属引线110a并且通过第二导电通孔112b连接至电源轨116。在其他的实施例中，电源轨116可以包括在位于第一金属引线层109上方的金属引线层内。
通过以金属带114的方式将第一金属引线110a连接至电源轨116，在MEOL结构106与电源轨116之间形成低电阻路径。由于增加了金属带114与栅极结构(未示出)之间的距离，所以低电阻路径降低了寄生电容。此外，可以减少电迁移，从而提高集成芯片100的可靠性。
图2示出了具有配置为将中间制程(middle-end-of-the-line，MEOL)层耦合至电源轨的金属带的集成芯片200的顶视图。
集成芯片200包括沿着第一方向202延伸的有源区104。多个栅极结构206沿着与第一方向202垂直的第二方向204在有源区104上方延伸。多个中间制程(MEOL)结构106布置在有源区104上方。多个MEOL结构106在多个栅极结构206中的邻近的栅极结构之间的位置处沿着第二方向延伸。
第一金属引线层109布置在多个栅极结构206和多个MEOL结构106上方。在一些实施例中，第一金属引线层109包括在第一方向上延伸的第一金属引线110a、第二金属引线110b以及电源轨116，该第一金属引线位于有源区104上方。在一些实施例中，多个MEOL结构106和有源区104可以在第二方向204上偏离于电源轨116。在一些实施例中，电源轨116的宽度wb比第一金属引线110a的宽度wa大。
包括多条金属带114的第二金属引线层垂直布置在第一金属引线层109上方。多条金属带114在第二方向204上从多个MEOL结构106上方延伸至电源轨116上方。在一些实施例中，多条金属带114可以在第二方向204上延伸越过下面的多个MEOL结构106。多条金属带114通过第一导电通孔112a耦合至第一金属引线110a并且还通过第二导电通孔112b耦合电源轨116。通过以金属带114的方式将第一金属引线110a连接至电源轨116，在多个MEOL结构106与电源轨116之间形成低电阻路径。
图3示出了具有配置为将MEOL层耦合至电源轨的金属带的集成芯片300的一些附加实施例的截面图。
集成芯片300包括具有多个源极/漏极区域的有源区104，该多个源极/漏极区域布置在半导体衬底102内。MEOL结构106布置在有源区104上。在各个实施例中，MEOL结构106可以包括导电金属(如，钨、铜、钴等)。在横向围绕MEOL结构106的位置处，第一层间介电(ILD)层302a布置在半导体衬底102上方。
导电接触件108设置在位于第一ILD层302a上方的第二ILD层302b内。导电接触件108配置为将MEOL结构106连接至第一金属引线110a，该第一金属引线布置在位于第二ILD层302b上方的第三ILD层302c内。第一金属引线110a通过第一导电通孔112a、金属带114和第二导电通孔112b的方式连接至电源轨116。第一导电通孔112a、金属带114和第二导电通孔112b布置在位于第三ILD层302c上方的第四ILD层302d内。
在一些实施例中，导电接触件108、第一导电通孔112a和/或第二导电通孔112b可以包括钨和/或铜。在一些实施例中，第一金属引线层109、金属带114和/或电源轨116可以包括铜。在各个实施例中，ILD层302a至302d可以包括低k介电层、超低k介电层、极低k介电层和/或二氧化硅层中的一个或多个。
在一些实施例中，可以通过蚀刻停止层304a至304c将邻近的ILD层302a至302d分离。例如，第一ILD层302a可以通过第一蚀刻停止层304a与第二ILD层302b垂直分离，并且第二ILD层302b可以通过第二蚀刻停止层304b与第三ILD层302c垂直分离，等等。在各个实施例中，例如，蚀刻停止层304a至304d可以包括氮化物，诸如氮化硅。
图4A示出了具有配置为将MEOL层耦合至电源轨的金属带的集成芯片400的一些附加实施例的截面图。
集成芯片400包括布置在半导体衬底102内的有源区104。MEOL结构402布置在有源区104上方。MEOL结构402横向延伸越过有源区104。包括第一金属引线110a和电源轨116的第一金属引线层109布置在MEOL结构402上方。第一导电接触件108a垂直布置在MEOL结构402与第一金属引线110a之间。第二导电接触件108b垂直布置在MEOL结构402与电源轨116之间。通过第二导电接触件108b的方式将MEOL结构402连接至电源轨116来形成介于MEOL结构402与电源轨116之间的第一导电路径。
金属带114布置在第一金属引线层109上方。金属带通过第一导电通孔112a连接至第一金属引线110a并且通过第二导电通孔112b连接至电源轨116。通过金属带114将第一金属引线110a连接至电源轨116来形成介于MEOL结构402与电源轨116之间的第二导电路径。第一和第二导电路径一起提供MEOL结构402与电源轨116之间的减少的电流密度，从而减少电迁移。
图4B示出了与图4A的截面图(沿着截面线A-A')对应的顶视图404。如顶视图404所示，MEOL结构402从有源区104上方延伸至电源轨116下方。在MEOL结构402上方的位置处，金属带114从有源区104上方延伸至电源轨116上方。
图4C示出了与图4B的顶视图404对应的截面图406(沿着截面线B-B')。
如截面图406所示，有源区104包括多个源极/漏极区域408。多个源极/漏极区域408包括高掺杂区域(如，具有比周围的半导体衬底102的掺杂浓度更大的掺杂浓度)，该高掺杂区域通过沟道区域410彼此横向分离。
MEOL结构402布置在源极/漏极区域408上方，同时多个栅极结构206布置在沟道区域410上方。在一些实施例中，多个栅极结构206可以分别包括通过栅极电介质412与半导体衬底102分隔开的栅电极414。在各个实施例中，栅电极414可以包括多晶硅或金属(例如，铝)。在各个实施例中，栅极电介质412可以包括氧化物(如，二氧化硅)或高k材料。在一些实施例中，多个栅极结构206和MEOL结构402可以具有近似相同的高度h。
图5A示出了具有配置为将MEOL层耦合至电源轨的金属带的与非(NAND)门500的一些实施例的顶视图。图5B示出了图5A的与非门的对应的示意图522。
如图5A所示，与非门500包括第一有源区502和第二有源区514。第一有源区502包括具有p型掺杂剂的多个源极/漏极区域。第二有源区514包括具有n型掺杂剂的多个源极/漏极区域。
第一栅极结构504a和第二栅极结构504b在第一有源区502上方延伸以形成第一PMOS晶体管T1和第二PMOS晶体管T2，该第一PMOS晶体管和第二PMOS晶体管串联布置在输出节点ZN与具有电源电压VDD的第一电源轨512之间。第一PMOS晶体管T1和第二PMOS晶体管T2由输入A1和A2驱动。多个第一MEOL结构506布置在第一有源区502上方。第一金属带508通过导电接触件510连接在多个第一MEOL结构506中的一个与第一电源轨512之间，使得第一金属带508将第一PMOS晶体管T1的源极区域连接至第一电源轨512。在一些实施例中，将第一金属带连接在多个第一MEOL结构506中的一个与第一电源轨512之间的导电接触件510可以以第一距离d1分离。
第一栅极结构504a和第二栅极结构504b还在第二有源区514上方以形成第一NMOS晶体管T3和第二NMOS晶体管T4，该第一NMOS晶体管和第二NMOS晶体管并联地布置在输出节点ZN与具有接地电压VSS的第二电源轨520之间。第一NMOS晶体管T3和第二NMOS晶体管T4由输入A1和A2驱动。多个第二MEOL结构516布置在第二有源区514上方。第二金属带518a和第三金属带518b通过导电接触件连接在多个第二MEOL结构516中的两个与第二电源轨520之间，使得第二金属带518a和第三金属带518b将第一NMOS晶体管T3和第二NMOS晶体管T4的漏极区域连接至第二电源轨520。在一些实施例中，将第一金属带连接在多个第二MEOL结构516中的两个与第二电源轨520之间的导电接触件510可以以第二距离d2分离，该第二距离小于第一距离d1。
图6A示出了具有耦合至多个电源轨的MEOL层的集成芯片600的顶视图。图6B示出了沿着截面线A-A'的集成芯片600的截面图606，并且图6C示出了沿着截面线B-B'的集成芯片600的截面图608。
如截面图606所示，第一MEOL结构402'布置在有源区104上方并且通过第二导电接触件108b耦合至位于第一金属引线层109上的第一电源轨116'。如截面图608所示，第二MEOL结构106'布置在有源区104上方并且通过金属带114和导电接触件602耦合至位于第二金属引线层603上的第二电源轨604。通过将第一MEOL结构402'连接至第一电源轨116'并且通过将第二MEOL结构106'连接至第二电源轨604，通过MEOL层(即，第一MEOL结构402'和第二MEOL结构106')提供的电流的电流密度降低，从而减少了电迁移和寄生电容。
应该理解，将金属带耦合至电源轨尤其用于多个栅极器件(如，双栅极FinFET、三栅极FinFET、欧米伽FET、全环栅(GAA)、垂直GAA等)中，。图7A至图7C示出了具有配置为将多栅极FinFET器件上方的MEOL层耦合至电源轨的金属带的集成芯片的一些实施例的三维视图。
图7A示出了具有配置为将多栅极FinFET器件上方的MEOL层708耦合至电源轨116的金属带的集成芯片700的一些实施例的三维视图。集成芯片700包括具有多个半导体材料的鳍702的有源区104，该多个半导体材料的鳍从半导体衬底102向外突出并且沿着第一方向710延伸。在一些实施例中，半导体材料的鳍702可以通过隔离结构701(如，STI区域)分离。多个半导体材料的鳍702在包括半导体材料的高掺杂区域(如，具有比半导体衬底102的掺杂浓度高的掺杂浓度)的源极/漏极区域704之间延伸，使得沟道区域布置在多个半导体材料的鳍702内。在一些实施例中，源极/漏极区域704可以包括定位在多个半导体材料的鳍702上的外延源极/漏极区域。
多个栅极结构706布置在多个半导体材料的鳍702上方。多个栅极结构706沿着与第一方向710垂直的第二方向712延伸。在一些实施例中，多个栅极结构706可以布置为沿着第一方向710延伸的重复的图案。在多个栅极结构706中的邻近的栅极结构之间的位置处，多个中间制程(MEOL)结构708布置在多个半导体材料的鳍702上方。多个MEOL结构708与多个半导体材料的鳍702和/或源极/漏极区域704电接触。
通过垂直布置在多个MEOL结构708与第一金属引线110a之间的第一导电接触件108将该多个MEOL结构耦合至该第一金属引线。第一金属引线110a还通过第一导电通孔112a连接至上面的金属带114。金属带114在第一金属引线110a上方至电源轨116上方横向延伸。金属带114通过第二导电通孔112b连接至电源轨116。
图7B至图7C示出了具有配置为将多栅极FinFET器件上方的MEOL层708耦合至电源轨116的金属带的集成芯片714和716的一些可选实施例的三维视图。
集成芯片714和716包括在半导体材料的鳍702上方的栅极结构706之间插入的多个MEOL结构708。通过导电通孔108将多个MEOL结构708耦合至第一金属引线110a。第一金属引线110a在多个半导体通孔108上方连续延伸，以将多个MEOL结构708连接在一起，进一步降低电流密度。第一金属引线110a还通过多个第一导电通孔112a连接至上面的金属带114。金属带114从第一金属引线110a上方至电源轨116上方横向延伸。金属带114通过第二导电通孔112b连接至电源轨116。
图8示出了通过双图案化工艺形成的并且具有金属带的集成芯片800的一些附加实施例，其中，该金属带配置为将中间制程(middle-end-of-the-line，MEOL)层耦合至电源轨。
集成芯片800包括布置在半导体衬底102的有源区104上方的多个MEOL结构106。多个MEOL结构106通过多个金属带114电耦合至电源轨116。应该理解，金属带114对于集成芯片800的性能的影响随着有源区104上方的栅极结构206的数量(即，晶体管器件的数量)的增加而增加。因此，在一些实施例中，有源区104可以连续延伸越过两个或更多个栅极结构206。在其他的实施例中，有源区104可以连续地延伸越过四个或更多个栅极结构206。
在一些实施例中，多个MEOL结构106的可选的MEOL结构布置为以第一间距Pa(双图案化工艺的第一掩模的MEOL间距)或第二间距Pb(双图案化工艺的第二掩模的MEOL间距)紧邻邻近的MEOL结构。在一些实施例中，未对准误差可以导致第一间距Pa和第二间距Pb稍微不同。例如，第一间距Pa可以具有近似等于1.02～0.98*Pa2的间距Pa1，并且第二间距Pb可以具有近似等于1.02～0.98*Pb2的间距Pb1。
在一些实施例中，其中，使用切割掩模工艺来形成多个金属带114，金属带114的长度802可以近似地大于或等于有源区104的宽度804的40％。这样的长度802防止切割掩模的切割区域放置在可能增加掩模成本的较小空间处。
图9至图13示出了与形成具有配置为将MEOL耦合至电源轨的金属带的集成芯片的方法的一些实施例的对应的顶视图和截面图。
如图9的顶视图900和截面图902所示，在半导体衬底102上方形成多个栅极结构206。在各个实施例中，半导体衬底102可以包含诸如半导体晶圆或一个或多个晶圆上管芯的任何类型的半导体主体(如，硅/CMOS体、SiGe、SOI等)，以及形成在第一半导体衬底上的和/或与其相关的任何其他类型的半导体和/或外延层。在一些实施例中，可以通过在半导体衬底102上方形成栅极介电膜并且随后在栅极介电膜上方形成栅电极膜来形成多个栅极结构206。随后根据光刻工艺图案化栅极介电膜和栅电极膜以形成多个栅极结构206。
有源区104形成在多个栅极结构206之间。有源区104包括多个源极/漏极区域。在一些实施例中，可以通过将掺杂剂物质选择性地注入半导体衬底中的注入工艺来形成多个源极/漏极区域。在各个实施例中，掺杂剂物质可以包括p型掺杂剂(如，硼、镓等)或n型掺杂剂(如，磷、砷等)。在其他实施例中，可以通过外延生长工艺形成多个源极/漏极区域。
在横向地掺入多个栅极结构206之间的位置处，多个MEOL结构106形成在有源区104上方。可以通过在半导体衬底102上形成MEOL层来形成多个MEOL结构106。然后，根据光刻工艺图案化MEOL层以在源极/漏极区域上方形成多个MEOL结构106。在各个实施例中，光刻工艺可以包括双图案化工艺(如，SADP、LELE等)。
如图10的顶视图1000和截面图1002所示，在MEOL结构106上方形成一个或多个导电接触件108。在一些实施例中，通过沉积围绕MEOL结构106的第一层间介电(ILD)层302a并且在第一ILD层302a上方沉积第二ILD层302b来形成一个或多个导电接触件108。随后蚀刻第二ILD层302b以形成接触开口。可以在接触开口内形成导电材料(如，钨、铜等)。在一些实施例中，可以通过汽相沉积工艺(如，PVD、CVD、PE-CVD等)和/或镀敷工艺(如，电镀工艺或无电镀工艺)来形成导电材料。然后执行平坦化工艺(如，化学机械抛光(CMP)工艺)以去除接触开口外侧的多余的导电材料。
如图11的截面图1100和截面图1102所示，在一个或多个导电接触件108上方形成第一金属引线层109。第一金属引线层109包括布置在有源区104上方的第一金属引线110a。在一些实施例中，第一金属引线层109还可以包括电源轨116。在一些实施例中，可以通过在第二ILD层302b上方沉积第三ILD层302c来形成第一金属引线层109。随后蚀刻第三ILD层302c以形成多个金属沟槽。可以在多个金属沟槽内形成导电材料(如，钨、铜等)。在一些实施例中，可以通过汽相沉积工艺(如，PVD、CVD、PECVD等)和/或镀敷工艺(如，电镀工艺或无电镀工艺)来形成导电材料。然后执行平坦化工艺(如，CMP工艺)以去除接触开口的外侧的多余的导电材料。
如图12的顶视图1200和截面图1202所示，在第一金属引线层109上方形成一个或多个导电通孔112a至112b和第二金属引线层1204。第二金属引线层1204可以垂直于第一金属引线层109延伸。在一些实施例中，通过在第三ILD层302c上方沉积第四ILD层302d来形成一个或多个导电通孔112和第二金属引线层1204。随后蚀刻第四ILD层302d以形成一个或多个通孔开口和金属沟槽。可以在一个或多个通孔开口和金属沟槽内形成导电材料(如，钨、铜等)。在一些实施例中，可以通过汽相沉积工艺(如，PVD、CVD、PE-CVD等)和/或镀敷工艺(如，电镀工艺或无电镀工艺)来形成导电材料。
在一些实施例中，可以通双图案化工艺形成第二金属引线层1204。双图案化工艺导致多个MEOL结构106的交替的MEOL结构布置为以第一间距Pa(双图案化工艺的第一掩模的MEOL间距)或第二间距Pb(双图案化工艺的第二掩模的MEOL间距)紧邻邻近的MEOL结构。如以上所述，在一些实施例中，如上所述，未对准误差可以导致第一间距Pa和第二间距Pb稍微不同。
在一些实施例中，如图13至图14所示，可以根据切割掩模来选择性地切割(即，修整)第二金属引线层1204以形成金属带并且防止第二金属引线层1204导致集成芯片内的电短路。
如图13所示，可以在图案化工艺中使用第一切割掩模1304和第二切割掩模1310，从而选择性地去除第二金属引线层1204的一部分以形成一个或多个金属带。第一切割掩模1304和第二切割掩模1310分别包括切割区域1306和1312，其中，第二金属引线层1204被切割(即，修整)。
在一些实施例中，通过设计规则来限制切割区域1306和1312在第一切割掩模1304和第二切割掩模1310内的位置。例如，在一些实施例中，可以布置第一单元1302a和第二单元1302b以防止切割区域重叠和/或防止同一切割掩模上的切割区域具有能够导致更高掩模成本的凹凸部(jog)。在这样的实施例中，连接至第二金属引线层上的输出节点ZN的第一金属引线1204a和用作金属带的邻近的金属引线1204b可以放置分离的掩模(即，分配不同的颜色以用于打破分离的光掩模上的设计数据的分解算法)。通过分离的切割掩模来切割分离的掩模，使得单个掩模的切割不重叠。这导致第一切割掩模1304具有沿着单元1302a的边缘对准的切割区域1306并且第二切割掩模1308具有沿着单元1302b的边缘对准的切割区域1312(如，并且防止同一掩模上的切割区域中的凹凸部放置在邻近的单元之间的边界的相对侧部上)。在一些附加的实施例中，可以在单元1302中绘制(draw)第二金属引线层，从而使得在设计期间不是通过自动放置和布线软件放置组装(populate，或者植入)单元。
图14示出了展示根据图13的切割掩模的切割工艺的截面图和顶视图。
如截面图1400所示，图案化工艺根据切割掩模1402来图案化位于半导体衬底102上方的掩蔽层1404以在掩蔽层1404内形成开口1406。开口1406布置在第二金属引线层1204的一部分上方。在一些实施例中，掩蔽层1404可以包括光刻胶层。在这样的实施例中，可以通过以下步骤来图案化掩蔽层1404：根据切割掩模1402将掩蔽层1404选择性地暴露于辐射1408；并且随后显影掩蔽层1404以形成开口1406。
如截面图1410所示，根据开口1406，使用蚀刻工艺来选择性地去除第二金属引线层(如，截面图1400的1204)的一部分以形成金属带114。蚀刻工艺将开口1406下方的第二金属引线层暴露于蚀刻剂1412，以选择性地切割或修整第二金属引线层。在各个实施例中，蚀刻剂1412可以包括干蚀刻剂(如，利用四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)等的等离子体蚀刻)或湿蚀刻剂(如，氢氟(HF)酸)。顶视图1414示出了进行切割以形成切割区1416之后的集成芯片的顶视图，其中，已经去除第二金属引线层。如图所示，切割区1416沿着图13中示出的单元的边界/边缘对准。
虽然图13至图14示出了使用“后切割”技术来切割第二金属引线层1204，但是应该理解，可以使用其他的切割技术。例如，在一些可选实施例中，可以使用“先切割技术”以在切割区域上形成材料，从而使得第二金属引线层1204位于切割区域之外。
图15示出了形成具有配置为将MEOL层耦合至电源轨的金属带的集成芯片的方法1500的一些实施例的流程图。
虽然本文将所公开的方法1500示出和描述为一系列的步骤或事件，但是应当理解，所示出的这些步骤或事件的顺序不应解释为限制意义。例如，一些步骤可以以不同顺序发生和/或与除了本文所示和/或所述步骤或事件之外的其他步骤或事件同时发生。另外，并不要求所有示出的步骤都用来实施本文所描述的一个或多个方面或实施例。此外，可在一个或多个分离的步骤和/或阶段中执行本文所述的一个或多个步骤。
在步骤1502中，在半导体衬底上方形成在第一方向上延伸的多个栅极结构。图9示出对应于步骤1502的一些实施例。
在步骤1504中，在半导体衬底内形成有源区。有源区沿着第二方向在多个栅极结构与多个MEOL结构之间延伸。在一些实施例中，有源区可以包括布置在衬底内的源极/漏极区域。在其他的实施例中，在一些实施例中，有源区可以包括形成为从半导体衬底突出的多个半导体材料的鳍。图9示出对应于步骤1504的一些实施例。
在步骤1506中，在多个栅极结构之间的插入的位置处，在半导体衬底上方形成在第一方向上延伸的多个MEOL结构。图9示出对应于步骤1506的一些实施例。
在步骤1508中，一个或多个导电接触件形成在MEOL结构上。图10示出对应于步骤1508的一些实施例。
在步骤1510中，第一金属引线层形成在一个或多个导电接触件上方。第一金属引线层包括在第二方向上延伸并且通过一个或多个导电接触件中的一个耦合至MEOL结构的第一金属引线。图11示出对应于步骤1510的一些实施例。
在步骤1512中，金属带形成在第二金属引线层上。金属带耦合在第一金属引线与电源轨之间。电源轨在第二方向上延伸并且配置为向布置在共用有源区上方的多个晶体管器件提供电压(如，供电电压(VSS)或接地电压(VDD))。
在一些实施例中，通过以下步骤来形成金属带(1516)在第一金属引线层上方形成第二金属引线层(1514)并且随后通过切割第二金属引线层以去除第二金属引线层的一部分，从而形成金属带。图12至图14示出对应于步骤1514至1516的一些实施例。
因此，本发明涉及使用金属带的集成芯片，该金属带通过将中间制程(MEOL)层耦合至电源轨来提高性能并且减少电迁移。
在一些实施例中，本发明涉及一种集成芯片。集成芯片包括具有多个源极/漏极区域的有源区和接触有源区并且在第一方向上延伸的中间制程(MEOL)结构。集成芯片还包括第一金属引线层，该第一金属引线层具有通过导电接触件连接至MEOL结构的第一金属引线，其中，第一金属引线在与第一方向垂直的第二方向上延伸。集成芯片还包括：电源轨，在横向偏离于有源区的位置处，定位在沿着第二方向延伸的金属引线层上；和金属带，在第一方向上延伸并且通过第一导电通孔连接至第一金属引线以及通过第二导电通孔连接至电源轨。
在一个实施例中，集成芯片还包括：多个栅极结构，横向布置在所述MEOL结构的相对侧并且在所述第一方向上延伸。
在一个实施例中，所述有源区连续延伸越过所述多个栅极结构中的两个或更多个栅极结构。
在一个实施例中，集成芯片还包括：多个半导体材料的鳍，从半导体衬底向外延伸，其中，所述多个栅极结构在所述多个半导体材料的鳍上方延伸。
在一个实施例中，在通过介电材料与所述第一金属引线分离的位置处，所述电源轨定位在所述第一金属引线层上。
在一个实施例中，所述MEOL结构横向延伸越过所述有源区以到达垂直位于所述电源轨下方的位置；以及其中，所述MEOL结构通过第二导电接触件连接至所述电源轨。
在一个实施例中，所述电源轨具有比所述第一金属引线大的宽度。
在一个实施例中，集成芯片还包括：第二导电通孔，布置在所述金属带下面并且配置为将所述金属带连接至所述电源轨，所述电源轨定位在所述第一金属引线层上。
在一个实施例中，集成芯片还包括：导电通孔，位于所述金属带上方并且配置为将所述金属带连接至所述电源轨，所述电源轨定位在所述第一金属引线上方的金属引线层上。
在一个实施例中，集成芯片还包括：第二MEOL结构，邻近所述MEOL结构并且延伸越过所述有源区，以到达垂直位于布置在所述第一金属引线层上的第二电源轨下方的位置处，其中，所述第二MEOL结构通过第二导电接触件连接至第二电源轨。
在其他实施例中，本发明涉及一种集成芯片。集成芯片包括具有多个源极/漏极区域的有源区和接触有源区并且在第一方向上延伸的多个中间制程(MEOL)结构。集成芯片还包括：插入多个MEOL结构之间并且在第一方向上延伸的多个栅极结构；和包括第一金属引线的第一金属引线层，第一金属引线通过导电接触件连接至一个或多个MEOL结构，其中，第一金属引线在与第一方向垂直的第二方向上延伸。集成芯片还包括：在横向分离于有源区的位置处，定位在沿着第二方向上延伸的金属引线层上的电源轨，其中，电源轨具有比第一金属引线更大的宽度；和在第一方向上延伸并且通过第一导电通孔连接至第一金属引线以及通过第二导电通孔连接至电源轨的金属带。
在一个实施例中，所述有源区连续延伸越过所述多个栅极结构中的两个或更多个。
在一个实施例中，在通过介电材料与所述第一金属引线分离的位置处，所述电源轨定位所述第一金属引线层上。
在一个实施例中，所述MEOL结构横向延伸越过所述有源区，以到达垂直位于所述电源轨下方的位置；以及其中，所述MEOL结构通过第二导电接触件连接至所述电源轨。
在一个实施例中，所述电源轨定位在位于所述第一金属引线层上方的金属引线层上。
在一个实施例中，集成芯片还包括：第二MEOL结构，邻近所述MEOL结构并且延伸越过所述有源区，以到达垂直位于布置在所述第一金属引线层上的第二电源轨下方的位置，其中，所述第二MEOL结构通过第二导电接触件连接至所述第二电源轨。
在一个实施例中，集成芯片还包括：多个半导体材料的鳍，从半导体衬底向外延伸，其中，所述多个栅极结构在所述多个半导体材料的鳍上方延伸。
在又一个实施例中，本发明涉及一种形成集成芯片的方法。方法包括：在半导体衬底上方形成多个栅极结构；以及形成包括多个源极/漏极区域的有源区，其中，有源区域与多个栅极结构交错。方法还包括：在有源区上方形成横向插入多个栅极结构之间的多个中间制程(MEOL)结构。方法还包括：通过垂直位于多个MEOL结构上方的金属带将多个MEOL结构连接至电源轨。
在一个实施例中，形成集成芯片的方法还包括：形成通过第一导电接触件连接至所述MEOL结构的第一金属引线；以及形成位于所述第一金属引线上方的第一导电通孔以将所述第一金属引线连接至所述金属带。
在一个实施例中，通过位于所述金属带下方的第二导电通孔将所述金属带连接至所述电源轨。
以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个实施例。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种集成芯片，包括：
有源区，包括多个源极/漏极区域；
中间制程(MEOL)结构，接触所述有源区并且在第一方向上延伸；
第一金属引线层，包括通过导电接触件连接至所述中间制程结构的第一金属引线，其中，所述第一金属引线在与所述第一方向垂直的第二方向上延伸；
电源轨，在横向偏离于所述有源区的位置处，定位在沿着第二方向延伸的金属引线层上；以及
金属带，在所述第一方向上延伸并且通过第一导电通孔连接至所述第一金属引线并且通过第二导电通孔连接至所述电源轨。
2.根据权利要求1所述的集成芯片，还包括：
多个栅极结构，横向布置在所述中间制程结构的相对侧并且在所述第一方向上延伸。
3.根据权利要求2所述的集成芯片，其中，所述有源区连续延伸越过所述多个栅极结构中的两个或更多个栅极结构。
4.根据权利要求2所述的集成芯片，还包括：
多个半导体材料的鳍，从半导体衬底向外延伸，其中，所述多个栅极结构在所述多个半导体材料的鳍上方延伸。
5.根据权利要求1所述的集成芯片，其中，在通过介电材料与所述第一金属引线分离的位置处，所述电源轨定位在所述第一金属引线层上。
6.根据权利要求5所述的集成芯片，
其中，所述中间制程结构横向延伸越过所述有源区以到达垂直位于所述电源轨下方的位置；以及
其中，所述中间制程结构通过第二导电接触件连接至所述电源轨。
7.根据权利要求1所述的集成芯片，其中，所述电源轨具有比所述第一金属引线大的宽度。
8.根据权利要求1所述的集成芯片，还包括：
第二导电通孔，布置在所述金属带下面并且配置为将所述金属带连接至所述电源轨，所述电源轨定位在所述第一金属引线层上。
9.一种集成芯片，包括：
有源区，包括多个源极/漏极区域；
多个中间制程(MEOL)结构，接触所述有源区并且在第一方向上延伸；
多个栅极结构，插入所述中间制程结构之间并且在所述第一方向上延伸；
第一金属引线层，包括通过导电接触件连接至所述中间制程结构中的一个或多个的第一金属引线，其中，所述第一金属引线在与所述第一方向垂直的第二方向上延伸；
电源轨，在与所述有源区横向分离的位置处，所述电源轨定位在沿着第二方向延伸的金属引线层上，其中，所述电源轨具有比所述第一金属引线更大的宽度；以及
金属带，在所述第一方向上延伸并且通过第一导电通孔连接至所述第一金属引线并且通过第二导电通孔连接至所述电源轨。
10.一种形成集成芯片的方法，包括：
在半导体衬底上方形成多个栅极结构；
形成包括多个源极/漏极区域的有源区，其中，所述有源区与所述多个栅极结构交叉；
形成在所述有源区上方横向插入所述多个栅极结构之间的多个中间制程(MEOL)结构；以及
通过垂直位于所述多个中间制程结构上方的金属带将所述多个中间制程结构连接至电源轨。
CN201710301516.3A 2016-05-02 2017-05-02 集成芯片及其形成方法 Active CN107452732B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/143,842 2016-05-02
US15/143,842 US9911697B2 (en) 2016-05-02 2016-05-02 Power strap structure for high performance and low current density

Publications (2)

Publication Number Publication Date
CN107452732A true CN107452732A (zh) 2017-12-08
CN107452732B CN107452732B (zh) 2020-05-22

Family

ID=60157186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710301516.3A Active CN107452732B (zh) 2016-05-02 2017-05-02 集成芯片及其形成方法

Country Status (2)

Country Link
US (3) US9911697B2 (zh)
CN (1) CN107452732B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098176A (zh) * 2018-01-31 2019-08-06 台湾积体电路制造股份有限公司 半导体器件及其电网（pg）的布局图的生成方法
CN113066782A (zh) * 2021-03-15 2021-07-02 上海华力微电子有限公司 带失效分析标尺的电迁移测试结构
CN113314501A (zh) * 2018-02-01 2021-08-27 高通股份有限公司 用于栅极绑定关断的新颖标准单元架构
CN113594159A (zh) * 2020-04-30 2021-11-02 台湾积体电路制造股份有限公司 集成电路及其形成方法
KR20220056071A (ko) * 2020-10-27 2022-05-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전력 분배 네트워크

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793211B2 (en) 2015-10-20 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dual power structure with connection pins
KR20180069465A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 수직형 트랜지스터를 구비하는 집적 회로 및 이를 포함하는 반도체 장치
US10867986B2 (en) * 2017-11-24 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having fin structure
KR102465964B1 (ko) 2018-05-18 2022-11-10 삼성전자주식회사 다중 높이 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법
US11562953B2 (en) * 2018-10-23 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Cell having stacked pick-up region
CN110676317B (zh) * 2019-09-30 2022-10-11 福建省福联集成电路有限公司 一种晶体管管芯结构及制作方法
US11322395B2 (en) 2019-12-18 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric capping structure overlying a conductive structure to increase stability
US11735592B2 (en) * 2019-12-20 2023-08-22 Samsung Electronics Co., Ltd. Integrated circuit including integrated standard cell structure
US11264486B2 (en) * 2020-01-16 2022-03-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of fabricating the semiconductor structure
CN113496993A (zh) * 2020-04-01 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
DE102020134570A1 (de) * 2020-05-27 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und -verfahren
US11532703B2 (en) 2020-05-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11113443B1 (en) 2020-06-12 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with thicker metal lines on lower metallization layer
US20220254769A1 (en) * 2021-02-09 2022-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and manufacturing method of the same
US20230187354A1 (en) * 2021-12-15 2023-06-15 Macom Technology Solutions Holdings, Inc. Method and apparatus for electromigration reduction
US20230335489A1 (en) * 2022-04-14 2023-10-19 Qualcomm Incorporated Integrated circuits (ics) employing multi-pattern metallization to optimize metal interconnect spacing for improved performance and related fabrication methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456447B2 (en) * 2005-08-05 2008-11-25 Nec Electronics Corporation Semiconductor integrated circuit device
CN102769015A (zh) * 2011-05-02 2012-11-07 台湾积体电路制造股份有限公司 在底部金属层下方带有电源轨的集成电路布局
CN107026146A (zh) * 2015-10-20 2017-08-08 台湾积体电路制造股份有限公司 集成芯片及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414275B2 (en) * 2005-06-24 2008-08-19 International Business Machines Corporation Multi-level interconnections for an integrated circuit chip
US9009641B2 (en) * 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US9263389B2 (en) * 2014-05-14 2016-02-16 International Business Machines Corporation Enhancing barrier in air gap technology
US9767243B2 (en) * 2014-05-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of layout design for integrated circuits
KR102161736B1 (ko) * 2014-08-13 2020-10-05 삼성전자주식회사 시스템 온 칩, 시스템 온 칩을 포함하는 전자 장치 및 시스템 온 칩의 설계 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456447B2 (en) * 2005-08-05 2008-11-25 Nec Electronics Corporation Semiconductor integrated circuit device
CN102769015A (zh) * 2011-05-02 2012-11-07 台湾积体电路制造股份有限公司 在底部金属层下方带有电源轨的集成电路布局
CN107026146A (zh) * 2015-10-20 2017-08-08 台湾积体电路制造股份有限公司 集成芯片及其形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098176A (zh) * 2018-01-31 2019-08-06 台湾积体电路制造股份有限公司 半导体器件及其电网（pg）的布局图的生成方法
CN113314501A (zh) * 2018-02-01 2021-08-27 高通股份有限公司 用于栅极绑定关断的新颖标准单元架构
CN113314501B (zh) * 2018-02-01 2024-03-01 高通股份有限公司 用于栅极绑定关断的新颖标准单元架构
CN113594159A (zh) * 2020-04-30 2021-11-02 台湾积体电路制造股份有限公司 集成电路及其形成方法
CN113594159B (zh) * 2020-04-30 2024-01-30 台湾积体电路制造股份有限公司 集成电路及其形成方法
KR20220056071A (ko) * 2020-10-27 2022-05-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전력 분배 네트워크
KR102486684B1 (ko) 2020-10-27 2023-01-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전력 분배 네트워크
US11984443B2 (en) 2020-10-27 2024-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Power distribution network
CN113066782A (zh) * 2021-03-15 2021-07-02 上海华力微电子有限公司 带失效分析标尺的电迁移测试结构
CN113066782B (zh) * 2021-03-15 2023-08-18 上海华力微电子有限公司 带失效分析标尺的电迁移测试结构

Also Published As

Publication number Publication date
US10861790B2 (en) 2020-12-08
US20180174967A1 (en) 2018-06-21
CN107452732B (zh) 2020-05-22
US20170317027A1 (en) 2017-11-02
US9911697B2 (en) 2018-03-06
US20190122987A1 (en) 2019-04-25
US10170422B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
CN107452732A (zh) 集成芯片及其形成方法
US11437321B2 (en) Standard-cell layout structure with horn power and smart metal cut
US11024579B2 (en) Dual power structure with connection pins
KR20150067730A (ko) 생산라인 후단에 파워 게이트 스위치를 갖는 집적 회로 소자
US10784168B2 (en) Dummy MOL removal for performance enhancement
TWI719264B (zh) 半導體元件及其製造方法
US20080203476A1 (en) Semiconductor Device Having Strip-Shaped Channel And Method For Manufacturing Such A Device
US11705450B2 (en) Semiconductor structures and methods of forming the same
TW202314568A (zh) 標準元件單元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant