CN106129001B - 一种阵列背板电路及其制备方法 - Google Patents
一种阵列背板电路及其制备方法 Download PDFInfo
- Publication number
- CN106129001B CN106129001B CN201610644886.2A CN201610644886A CN106129001B CN 106129001 B CN106129001 B CN 106129001B CN 201610644886 A CN201610644886 A CN 201610644886A CN 106129001 B CN106129001 B CN 106129001B
- Authority
- CN
- China
- Prior art keywords
- electrode
- circuit
- inkjet printing
- organic
- array backboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 98
- 239000010410 layer Substances 0.000 claims abstract description 79
- 239000000463 material Substances 0.000 claims abstract description 56
- 238000007641 inkjet printing Methods 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000012769 display material Substances 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000004448 titration Methods 0.000 claims abstract description 5
- 239000002346 layers by function Substances 0.000 claims abstract description 4
- 230000005669 field effect Effects 0.000 claims description 17
- 239000010408 film Substances 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229920000620 organic polymer Polymers 0.000 claims description 15
- 230000005611 electricity Effects 0.000 claims description 12
- 230000003071 parasitic effect Effects 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- 239000004411 aluminium Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000002985 plastic film Substances 0.000 claims description 7
- 229920006255 plastic film Polymers 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 238000007639 printing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 150000003384 small molecules Chemical class 0.000 claims description 4
- 238000003618 dip coating Methods 0.000 claims description 3
- 239000005416 organic matter Substances 0.000 claims description 3
- 229920000144 PEDOT:PSS Polymers 0.000 claims description 2
- 239000007772 electrode material Substances 0.000 claims 1
- 239000007921 spray Substances 0.000 claims 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
- H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列背板电路及其制备方法，所述阵列背板电路由驱动信号总线、数据信号总线、接地总线和若干单元电路组成，每一单元电路的结构包括：绝缘衬底、栅电极、共用电极、栅极绝缘层、源电极、漏电极、电极修饰材料、有机半导体层、层间绝缘膜、下层像素电极、显示材料和上层像素电极；所述的制备方法通过全溶液法实现所述阵列背板电路的器件的全部制作过程，按照加法工艺流程采用喷墨打印方法依次打印该阵列背板电路的各功能层，同时实现薄膜的图形化和过孔结构。本发明具有工艺简便、材料节省、滴定精确、易于大面积集成等优点，大大降低了设备和生产成本。
Description
技术领域
本发明属于有机电子技术领域，具体涉及一种基于全喷墨打印工艺的阵列背板电路及其制备方法。
背景技术
印刷电子技术由于具有低工艺成本、可低温制备、易于柔性和大面积集成等优点得到了人们广泛的关注，其在电子纸显示背板、射频识别标签、传感器件、医疗卫生等领域中具有很广泛的应用前景，特别是在阵列背板电路研发领域，随着人们对显示设备低成本、可柔性要求的日益增长，采用溶液法制备阵列背板电路将会有更进一步的发展与应用。
现阶段国内外对溶液法制作阵列背板电路的工艺鲜有报导，传统的阵列背板电路制备工艺并不能同时达到省材料、精确滴定、无需额外过孔工艺、易于大面积集成等效果，全溶液法制作工艺本身的不成熟也进一步限制了其产业化的进程。
发明内容
本发明针对现有技术的不足，提供一种阵列背板电路及其制备方法，该阵列背板电路的基础元件为采用溶液法全打印制成的有机场效应晶体管，制备方法仅用一台印刷设备，按照加法工艺流程采用喷墨打印方法依次打印各功能层，无需借助传统的光刻工艺实现薄膜的图形化、过孔结构，即可通过全打印的方法实现器件的全部制作流程，达到降低工艺成本、节省材料、实现大面积集成等效果，为均一性良好的阵列背板电路的制备提供稳定的工艺基础。
本发明是通过以下技术方案实现的：
一种阵列背板电路的制备方法，通过全溶液法实现所述阵列背板电路的器件的全部制作过程，按照加法工艺流程采用喷墨打印方法依次打印该阵列背板电路的各功能层，同时实现薄膜的图形化和过孔结构。
进一步地，所述阵列背板电路由驱动信号总线、数据信号总线、接地总线和若干单元电路组成，每一单元电路的结构包括：绝缘衬底、栅电极、共用电极、栅极绝缘层、源电极、漏电极、电极修饰材料、有机半导体层、层间绝缘膜、下层像素电极、显示材料和上层像素电极；所述的制备方法包括以下步骤：
1)在绝缘衬底上制备栅电极——使用导电材料墨水结合喷墨打印方法在所述绝缘衬底的上面打印出各单元电路的栅电极，并打印金属线将同一行的栅电极连接起来；
2)在绝缘衬底上制备共用电极——使用导电材料墨水结合喷墨打印方法在所述绝缘衬底的上面打印出各单元电路的共用电极，并打印金属线将同一行的共用电极连接起来；
3)在绝缘衬底、栅电极和共用电极上制备栅极绝缘层——使用有机聚合物溶液配合喷墨打印方法在所述栅电极、绝缘衬底和共用电极的上面精确滴定出图形化的栅极绝缘层，同时保留出所述共用电极的一段以实现过孔结构，便于该共用电极与后续制备步骤中的上层像素电极相连；
4)在栅极绝缘层上制备源电极和漏电极——使用导电材料墨水结合喷墨打印方法在所述栅极绝缘层的上面打印出各单元电路的源电极和漏电极，并打印金属线将同一列的源电极连接起来；
5)在源电极和漏电极上修饰电极修饰材料——将所述源电极和漏电极浸涂在化学单分子自组装薄膜中一段时间后取出，或者使用喷墨打印方法将化学单分子自组装薄膜的材料溶液精确滴定在该源电极和漏电极的上表面；
6)在栅极绝缘层和电极修饰材料的上面及源电极与漏电极之间的区域中制备有机半导体层——使用有机半导体溶液结合喷墨打印方法在所述源电极与漏电极之间的沟道中精确滴定有机半导体溶液，实现半导体层的图形化；
7)在源电极、漏电极和有机半导体层上制备层间绝缘膜——使用有机聚合物溶液配合喷墨打印方法在所述源电极、有机半导体层和漏电极的上面精确滴定出图形化的层间绝缘膜，在所述漏电极上保留出一个无层间绝缘膜的区域以实现过孔结构，便于所述漏电极与后续制备步骤中的下层像素电极相连；
8)在层间绝缘膜上制备下层像素电极——使用导电材料墨水结合喷墨打印方法在各单元电路的层间绝缘膜的上面打印出下层像素电极，并通过步骤7)中形成的过孔结构与所述漏电极相连；
9)在下层像素电极上制备显示材料——使用显示材料溶液结合喷墨打印方法在各单元电路的下层像素电极的上面打印出显示材料；
10)在显示材料上制备上层像素电极——使用导电材料墨水结合喷墨打印方法，在各单元电路的显示材料上打印出上层像素电极，并通过步骤3)中形成的过孔结构与所述共用电极相连；
11)将每行的驱动信号总线与各单元电路的栅电极相连，每行的接地总线与各单元电路的存储电容和寄生电容的一端相连，每列的数据信号总线与各单元电路的源电极或漏电极相连，组成完整的阵列背板电路。
进一步地，所述制备方法的所有工艺的最高温度不超过180摄氏度。
本发明的另一技术方案为：
一种通过上述方法制备的基于全喷墨打印工艺的阵列背板电路，其由驱动信号总线、数据信号总线、接地总线和若干单元电路组成；所述驱动信号总线和接地总线按行排列，所述数据信号总线按列排列，每一单元电路包括：溶液法全打印有机场效应晶体管、存储电容和寄生电容，具体结构包括：绝缘衬底、栅电极、共用电极、栅极绝缘层、源电极、漏电极、电极修饰材料、有机半导体层、层间绝缘膜、下层像素电极、显示材料和上层像素电极；所述驱动信号总线与各单元电路的溶液法全打印有机场效应晶体管的栅电极相连，所述数据信号总线与各单元电路的溶液法全打印有机场效应晶体管的源电极或漏电极相连，各单元电路的存储电容和寄生电容的一端与所述溶液法全打印有机场效应晶体管的漏电极或源电极相连，所述存储电容和寄生电容的另一端与所述接地总线相连并接地。
进一步地，所述的绝缘衬底的材料为PET塑料薄膜、PEN塑料薄膜、PI塑料薄膜或玻璃。
进一步地，所述的栅电极、共用电极、源电极、漏电极、下层像素电极和上层像素电极的材料为导电金属金、银、铜、铝或者导电有机物PEDOT:PSS。
进一步地，所述的栅极绝缘层和层间绝缘膜为有机聚合物薄膜。
进一步地，所述的电极修饰材料为化学单分子自组装薄膜。
进一步地，所述的有机半导体层的材料为有机小分子材料和绝缘聚合物的共混材料或者有机聚合物半导体材料。
进一步地，所述的显示材料为有机显示材料LCD或OLED。
本发明的有益效果在于：
第一、所述制备方法通过全喷墨打印方法实现每一层材料溶液的精确滴定和薄膜的图形化，无需借助传统的光刻工艺实现过孔结构以及半导体图形化，从而大大节省了材料，简化了制备工艺，大幅度降低了阵列背板电路生产制作的成本。
第二、所述方法适用于阵列背板电路的大面积加工，易于电路集成，既能应用于柔性电子工艺，也能与现有硅基电子工艺兼容。
第三、所述方法的所有工艺的最高温度不超过180摄氏度，因而能够很好的应用于柔性衬底。
本发明具有工艺简便、材料节省、滴定精确、易于大面积集成等优点，大大降低了设备和生产成本。
附图说明
图1是本发明基于全喷墨打印工艺的阵列背板电路的示意图。
图2是本发明的单元电路的示意图。
图3是本发明的制备方法流程图。
图4是单元电路的剖面结构示意图。
图5A-图5I是本发明的工艺步骤示意图。
图6A-图6D是本发明实验性示例中对应每一种材料喷墨打印机的输出电压波形。
图7是实验性示例得到的有机场效应晶体管的转移特性曲线。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的说明。
本发明所述的阵列背板电路的制备方法用于制备基于全喷墨打印工艺的阵列背板电路，该阵列背板电路的结构如图1所示。所述阵列背板电路由驱动信号总线11、数据信号总线12、接地总线13和若干单元电路组成。所述驱动信号总线11和接地总线13按行排列，所述数据信号总线12按列排列。
请参阅图2，每一单元电路包括：溶液法全打印有机场效应晶体管14、存储电容15和寄生电容16。请参阅图4，其对应于具体结构包括：绝缘衬底21、栅电极22、共用电极23、栅极绝缘层24、源电极25、漏电极26、电极修饰材料27、有机半导体层28、层间绝缘膜29、下层像素电极30、显示材料31和上层像素电极32。其中，绝缘衬底21位于溶液法全打印有机场效应晶体管14的最底层，栅电极22位于绝缘衬底21之上，共用电极23位于绝缘衬底21之上，栅极绝缘层24覆盖绝缘衬底21、栅电极22和共用电极23，在栅极绝缘层24表面制备有源电极25和漏电极26，在源电极25和漏电极26上面修饰电极修饰材料27，有机半导体层28覆盖栅极绝缘层22和电极修饰材料27，层间绝缘膜29覆盖源电极25、漏电极26、电极修饰材料27和有机半导体层28，下层像素电极30覆盖层间绝缘膜29，并通过层间绝缘膜29上的过孔与漏电极26相连，显示材料31覆盖下层像素电极30，上层像素电极32覆盖显示材料31，并与共用电极23相连。
请参阅图2，所述驱动信号总线11与各单元电路的溶液法全打印有机场效应晶体管14的栅电极22相连；所述数据信号总线12与各单元电路的溶液法全打印有机场效应晶体管14的源电极25或漏电极26相连；所述各单元电路的存储电容15和寄生电容16分别有一共同端与溶液法全打印有机场效应晶体管14的漏电极26或源电极25相连；所述存储电容15和寄生电容16的另一共同端与接地总线13相连并接地。
所述绝缘衬底21的材料为玻璃或PET、PEN、PI等塑料薄膜等。
所述栅电极22的材料为金、银、铜、铝等导电金属，或PEDOT:PSS等导电有机物，通常厚度为几十纳米。
所述共用电极23的材料为金、银、铜、铝等导电金属，或PEDOT:PSS等导电有机物，通常厚度为几十纳米。
所述栅极绝缘层24为溶液法加工的有机聚合物薄膜。这里提到的有机聚合物薄膜不溶于有机半导体层所用到的溶剂，栅极绝缘层24的厚度一般为几百纳米。
所述源电极25和漏电极26的材料为金、银、铜、铝等导电金属，或PEDOT:PSS等导电有机物，通常厚度为几十纳米。
所述电极修饰材料27为化学单分子自组装薄膜，能够起到改善电极-半导体接触的作用。
所述有机半导体层28的材料为有机小分子材料和绝缘聚合物的共混材料或者有机聚合物半导体材料。若用有机小分子和绝缘聚合物的共混材料，成膜后小分子和聚合物会发生相分离形成很薄的有机半导体层，这会有助于器件工作在耗尽型沟道模式，后续需要退火改善半导体层的结晶，提高器件性能；若用有机聚合物半导体材料，成膜后分子间形成大π键，能够让载流子顺利迁移，从而保证较高器件性能。
所述层间绝缘膜29为溶液法打印加工或传统溶液法加工的有机聚合物薄膜。这里提到的有机聚合物薄膜不溶于有机半导体层所用到的溶剂，层间绝缘膜29的厚度一般为几百纳米。
所述下层像素电极30的材料为金、银、铜、铝等导电金属，或PEDOT:PSS等导电有机物，通常厚度为几十纳米。
所述显示材料31为LCD、OLED等显示材料，通常厚度为几百纳米。
所述上层像素电极32的材料为金、银、铜、铝等导电金属，或PEDOT:PSS等导电有机物，通常厚度为几十纳米。
请参阅图3，所述阵列背板电路的制备步骤包括：
1)在所述绝缘衬底21上制备栅电极22，请参阅图5A，制备方法为使用导电材料墨水结合喷墨印刷方法，在绝缘衬底21上打印出各单元电路的栅电极22并打印金属线将同一行的栅电极22连接。
2)在所述绝缘衬底21上制备共用电极23，请参阅图5A，所用制备方法为使导电材料墨水结合喷墨印刷方法，在绝缘衬底21上打印出各单元电路的共用电极23并打印金属线将同一行的共用电极23连接。
3)在所述绝缘衬底21、栅电极22和共用电极23上制备栅极绝缘层24，请参阅图5B，所用制备方法为使用有机聚合物溶液配合喷墨印刷方法，在栅电极22、绝缘衬底21和共用电极23上精确滴定出图形化的栅极绝缘层区域，保留出共用电极23的一段便于和后续制备步骤中的上层像素电极32相连，实现过孔结构。
4)在所述栅极绝缘层24上制备源电极25和漏电极26，请参阅图5C，所用制备方法为使用导电材料墨水结合喷墨印刷方法，在栅极绝缘层24上打印出各单元电路的源电极25、漏电极26并打印金属线将同一列的源电极25连接。
5)在所述源电极25、漏电极26上修饰电极修饰材料27，请参阅图5D，所用材料为化学单分子自组装薄膜，所用制备方法为将所述源电极25和漏电极26浸涂在该化学单分子自组装薄膜一段时间后取出，或用喷墨印刷方法将该化学单分子自组装材料溶液精确滴定在电极表面。
6)在所述栅极绝缘层24和电极修饰材料27上，源电极25与漏电极26之间制备图形化的有机半导体层28，请参阅图5E，所用制备方法为有机半导体溶液结合喷墨印刷方法，在源电极25和漏电极26的沟道间精确滴定半导体溶液，实现半导体层图形化。
7)在所述源电极25、漏电极26和有机半导体层28上制备图形化的层间绝缘膜29，请参阅图5F，所用制备方法为使用有机聚合物溶液配合喷墨印刷方法，在源电极25、有机半导体层28和漏电极26上精确滴定出图形化的层间绝缘膜29区域，在漏电极26上保留出一个无层间绝缘膜区域，便于漏电极26与后续制备步骤中的下层像素电,30相连，实现过孔结构。
8)在所述层间绝缘膜29上制备下层像素电极30，请参阅图5G，所用制备方法为使用导电材料墨水结合喷墨印刷方法，在各单元电路的层间绝缘膜29上打印出下层像素电极30，并通过步骤7)中形成的过孔结构与漏电极26相连。
9)在所述下层像素电极30上制备显示材料31，请参阅图5H，所用制备方法为使用显示材料溶液结合喷墨印刷方法，在各单元电路的下层像素电极30上打印显示材料31。
10)在所述显示材料31上制备上层像素电极32，请参阅图5I，所用制备方法为使用导电材料墨水结合喷墨印刷方法，在各单元电路的显示材料31上打印出上层像素电极32，并通过步骤3)中形成的过孔结构与共用电极21相连。
11)将每行的驱动信号总线11与各单元电路的栅电极22相连，每行的接地总线13与各单元电路的存储电容15和寄生电容16的一端相连，每列的数据信号总线12与各单元电路的源电极25或漏电极26相连，组成完整的阵列背板电路。
上述所有工艺的最高温度不超过180摄氏度。
根据本发明的技术方案，我们用溶液法全打印工艺制备了阵列背板电路中单元电路的核心部分溶液法全打印有机场效应晶体管14，以下概述实验结果。
实验性示例：溶液法全打印有机场效应晶体管的打印制备过程及电学特性。
图6A-图6D给出了本实验性示例中对应每一种材料喷墨打印机输出电压波形。
图7给出了本发明实验性示例得到的有机场效应晶体管的转移特性曲线，其电学特性如下表所示：
从以上图表看出，通过本发明得到的有机场效应晶体管有着较好的电学性能，其工作电压小于3V。本实验性示例在实现了省材料、工艺简化、可应用于大面积生产等优势的条件下，能够制备出拥有较好电学性能的有机场效应晶体管，证明了其良好的应用前景。
上述实施例不以任何方式限制本发明，凡是采用等同结构或等效方法获得的技术方案均落在本发明所要求的保护范围内。
Claims (9)
1.一种阵列背板电路的制备方法，其特征是，通过全溶液法实现所述阵列背板电路的器件的全部制作过程，按照加法工艺流程采用喷墨打印方法依次打印该阵列背板电路的各功能层，同时实现薄膜的图形化和过孔结构；所述阵列背板电路由驱动信号总线、数据信号总线、接地总线和若干单元电路组成，每一单元电路的结构包括：绝缘衬底、栅电极、共用电极、栅极绝缘层、源电极、漏电极、电极修饰材料、有机半导体层、层间绝缘膜、下层像素电极、显示材料和上层像素电极；所述的制备方法包括以下步骤：
1)在绝缘衬底上制备栅电极——使用导电材料墨水结合喷墨打印方法在所述绝缘衬底的上面打印出各单元电路的栅电极，并打印金属线将同一行的栅电极连接起来；
2)在绝缘衬底上制备共用电极——使用导电材料墨水结合喷墨打印方法在所述绝缘衬底的上面打印出各单元电路的共用电极，并打印金属线将同一行的共用电极连接起来；
3)在绝缘衬底、栅电极和共用电极上制备栅极绝缘层——使用有机聚合物溶液配合喷墨打印方法在所述栅电极、绝缘衬底和共用电极的上面精确滴定出图形化的栅极绝缘层，同时保留出所述共用电极的一段以实现过孔结构，便于该共用电极与后续制备步骤中的上层像素电极相连；
4)在栅极绝缘层上制备源电极和漏电极——使用导电材料墨水结合喷墨打印方法在所述栅极绝缘层的上面打印出各单元电路的源电极和漏电极，并打印金属线将同一列的源电极连接起来；
5)在源电极和漏电极上修饰电极修饰材料——将所述源电极和漏电极浸涂在化学单分子自组装薄膜中一段时间后取出，或者使用喷墨打印方法将化学单分子自组装薄膜的材料溶液精确滴定在该源电极和漏电极的上表面；
6)在栅极绝缘层和电极修饰材料的上面及源电极与漏电极之间的区域中制备有机半导体层——使用有机半导体溶液结合喷墨打印方法在所述源电极与漏电极之间的沟道中精确滴定有机半导体溶液，实现半导体层的图形化；
7)在源电极、漏电极和有机半导体层上制备层间绝缘膜——使用有机聚合物溶液配合喷墨打印方法在所述源电极、有机半导体层和漏电极的上面精确滴定出图形化的层间绝缘膜，在所述漏电极上保留出一个无层间绝缘膜的区域以实现过孔结构，便于所述漏电极与后续制备步骤中的下层像素电极相连；
8)在层间绝缘膜上制备下层像素电极——使用导电材料墨水结合喷墨打印方法在各单元电路的层间绝缘膜的上面打印出下层像素电极，并通过步骤7)中形成的过孔结构与所述漏电极相连；
9)在下层像素电极上制备显示材料——使用显示材料溶液结合喷墨打印方法在各单元电路的下层像素电极的上面打印出显示材料；
10)在显示材料上制备上层像素电极——使用导电材料墨水结合喷墨打印方法，在各单元电路的显示材料上打印出上层像素电极，并通过步骤3)中形成的过孔结构与所述共用电极相连；
11)将每行的驱动信号总线与各单元电路的栅电极相连，每行的接地总线与各单元电路的存储电容和寄生电容的一端相连，每列的数据信号总线与各单元电路的源电极或漏电极相连，组成完整的阵列背板电路。
2.根据权利要求1所述的阵列背板电路的制备方法，其特征是，所述制备方法的所有工艺的最高温度不超过180摄氏度。
3.一种通过权利要求1所述制备方法制备的基于全喷墨打印工艺的阵列背板电路，其特征是，所述阵列背板电路由驱动信号总线、数据信号总线、接地总线和若干单元电路组成；所述驱动信号总线和接地总线按行排列，所述数据信号总线按列排列，每一单元电路包括：溶液法全打印有机场效应晶体管、存储电容和寄生电容，具体结构包括：绝缘衬底、栅电极、共用电极、栅极绝缘层、源电极、漏电极、电极修饰材料、有机半导体层、层间绝缘膜、下层像素电极、显示材料和上层像素电极；所述驱动信号总线与各单元电路的溶液法全打印有机场效应晶体管的栅电极相连，所述数据信号总线与各单元电路的溶液法全打印有机场效应晶体管的源电极或漏电极相连，各单元电路的存储电容和寄生电容的一端与所述溶液法全打印有机场效应晶体管的漏电极或源电极相连，所述存储电容和寄生电容的另一端与所述接地总线相连并接地。
4.根据权利要求3所述的基于全喷墨打印工艺的阵列背板电路，其特征是，所述的绝缘衬底的材料为PET塑料薄膜、PEN塑料薄膜、PI塑料薄膜或玻璃。
5.根据权利要求3所述的基于全喷墨打印工艺的阵列背板电路，其特征是，所述的栅电极、共用电极、源电极、漏电极、下层像素电极和上层像素电极的材料为导电金属金、银、铜、铝或者导电有机物PEDOT:PSS。
6.根据权利要求3所述的基于全喷墨打印工艺的阵列背板电路，其特征是，所述的栅极绝缘层和层间绝缘膜为有机聚合物薄膜。
7.根据权利要求3所述的基于全喷墨打印工艺的阵列背板电路，其特征是，所述的电极修饰材料为化学单分子自组装薄膜。
8.根据权利要求3所述的基于全喷墨打印工艺的阵列背板电路，其特征是，所述的有机半导体层的材料为有机小分子材料和绝缘聚合物的共混材料或者有机聚合物半导体材料。
9.根据权利要求3所述的基于全喷墨打印工艺的阵列背板电路，其特征是，所述的显示材料为有机显示材料LCD或OLED。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610644886.2A CN106129001B (zh) | 2016-08-09 | 2016-08-09 | 一种阵列背板电路及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610644886.2A CN106129001B (zh) | 2016-08-09 | 2016-08-09 | 一种阵列背板电路及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106129001A CN106129001A (zh) | 2016-11-16 |
| CN106129001B true CN106129001B (zh) | 2018-11-20 |
Family
ID=57257365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610644886.2A Active CN106129001B (zh) | 2016-08-09 | 2016-08-09 | 一种阵列背板电路及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106129001B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116960127B (zh) * | 2023-09-19 | 2023-12-05 | 北京大学 | 一种二维半导体垂直场效应晶体管阵列及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101635333A (zh) * | 2008-07-24 | 2010-01-27 | 索尼株式会社 | 半导体复合膜及其形成方法、薄膜晶体管及其制造方法和电子设备 |
| CN102227810A (zh) * | 2008-12-02 | 2011-10-26 | 株式会社岛津制作所 | 光矩阵设备的制造方法 |
| CN103107292A (zh) * | 2011-11-15 | 2013-05-15 | 索尼公司 | 半导体装置和电子单元 |
| CN103120022A (zh) * | 2010-09-27 | 2013-05-22 | 凸版印刷株式会社 | 印刷用凸版及使用该印刷用凸版的有机el 元件的制造方法 |
| US8940562B1 (en) * | 2014-06-02 | 2015-01-27 | Atom Nanoelectronics, Inc | Fully-printed carbon nanotube thin film transistor backplanes for active matrix organic light emitting devices and liquid crystal displays |
| CN105489611A (zh) * | 2015-11-26 | 2016-04-13 | Tcl集团股份有限公司 | 一种印刷型发光显示器及其制作方法 |
-
2016
- 2016-08-09 CN CN201610644886.2A patent/CN106129001B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101635333A (zh) * | 2008-07-24 | 2010-01-27 | 索尼株式会社 | 半导体复合膜及其形成方法、薄膜晶体管及其制造方法和电子设备 |
| CN102227810A (zh) * | 2008-12-02 | 2011-10-26 | 株式会社岛津制作所 | 光矩阵设备的制造方法 |
| CN103120022A (zh) * | 2010-09-27 | 2013-05-22 | 凸版印刷株式会社 | 印刷用凸版及使用该印刷用凸版的有机el 元件的制造方法 |
| CN103107292A (zh) * | 2011-11-15 | 2013-05-15 | 索尼公司 | 半导体装置和电子单元 |
| US8940562B1 (en) * | 2014-06-02 | 2015-01-27 | Atom Nanoelectronics, Inc | Fully-printed carbon nanotube thin film transistor backplanes for active matrix organic light emitting devices and liquid crystal displays |
| CN105489611A (zh) * | 2015-11-26 | 2016-04-13 | Tcl集团股份有限公司 | 一种印刷型发光显示器及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| All-printed Organic TFT Backplanes for Flexible Electronic Paper;K.Suzuki;《International Symposium on Electronic Paper》;20101231;第1-5页第2、3部分 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106129001A (zh) | 2016-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180108B2 (en) | Transistor, circuit board, display and electronic equipment | |
| CN106684251B (zh) | 柔性垂直沟道有机薄膜晶体管及其制作方法 | |
| US7566899B2 (en) | Organic thin-film transistor backplane with multi-layer contact structures and data lines | |
| CN102610756B (zh) | 一种溶液法低电压高性能有机薄膜晶体管及其制备方法 | |
| US20080036698A1 (en) | Display | |
| CN101911269B (zh) | 柔性半导体装置及其制造方法 | |
| CN104638017B (zh) | 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置 | |
| JP2005150640A (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器 | |
| CN108831904B (zh) | 一种垂直结构有机薄膜晶体管阵列及其制备方法 | |
| CN101459221B (zh) | 薄膜晶体管、电光装置及电子设备 | |
| CN101192623A (zh) | 具有双层电极的有机薄膜晶体管 | |
| US8754478B2 (en) | Organic thin-film transistor, method of manufacturing organic thin-film transistor, and display | |
| CN101644869A (zh) | 电路基板、电光装置及电子设备 | |
| KR20060064987A (ko) | 전도성 잉크와 이를 이용한 유기 반도체 트랜지스터 및 그제작 방법 | |
| CN102097589B (zh) | 半导体器件及使用该半导体器件的显示装置 | |
| JP2007201418A (ja) | 有機半導体用組成物、トランジスタの製造方法、アクティブマトリクス装置の製造方法、電気光学装置の製造方法および電子機器の製造方法 | |
| CN104900713A (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
| CN104576758A (zh) | 薄膜晶体管、阵列基板及其制作方法 | |
| CN105514039A (zh) | 一种基于喷墨打印技术的有机薄膜晶体管器件的优化方法 | |
| CN101262042B (zh) | 有机晶体管、其制造方法及电子设备 | |
| CN1790727A (zh) | 有机薄膜晶体管阵列板及其制造方法 | |
| JP2008182047A (ja) | トランジスタ、トランジスタ回路、電気光学装置および電子機器 | |
| CN106129001B (zh) | 一种阵列背板电路及其制备方法 | |
| Okimoto et al. | Low-voltage operation of ink-jet-printed single-walled carbon nanotube thin film transistors | |
| CN104718567A (zh) | 薄膜晶体管阵列 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |