CN102097589B - 半导体器件及使用该半导体器件的显示装置 - Google Patents
半导体器件及使用该半导体器件的显示装置 Download PDFInfo
- Publication number
- CN102097589B CN102097589B CN2010105248626A CN201010524862A CN102097589B CN 102097589 B CN102097589 B CN 102097589B CN 2010105248626 A CN2010105248626 A CN 2010105248626A CN 201010524862 A CN201010524862 A CN 201010524862A CN 102097589 B CN102097589 B CN 102097589B
- Authority
- CN
- China
- Prior art keywords
- electrode
- semiconductor device
- semiconductor layer
- organic semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 243
- 239000010408 film Substances 0.000 claims abstract description 105
- 239000010409 thin film Substances 0.000 claims abstract description 55
- 239000007772 electrode material Substances 0.000 claims abstract description 45
- 230000004888 barrier function Effects 0.000 claims description 62
- 239000000463 material Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 22
- 238000009413 insulation Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 230
- 238000000034 method Methods 0.000 description 109
- 239000000758 substrate Substances 0.000 description 52
- 230000008569 process Effects 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 24
- 239000002002 slurry Substances 0.000 description 21
- 238000000576 coating method Methods 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 18
- 238000005530 etching Methods 0.000 description 15
- 239000002904 solvent Substances 0.000 description 12
- 229910052709 silver Inorganic materials 0.000 description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 10
- 239000003125 aqueous solvent Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000007639 printing Methods 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 239000004332 silver Substances 0.000 description 10
- 150000002221 fluorine Chemical class 0.000 description 9
- 239000004372 Polyvinyl alcohol Substances 0.000 description 8
- 239000003795 chemical substances by application Substances 0.000 description 8
- 239000012212 insulator Substances 0.000 description 8
- 239000011368 organic material Substances 0.000 description 8
- 229920002451 polyvinyl alcohol Polymers 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000010276 construction Methods 0.000 description 7
- 238000012423 maintenance Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000003094 microcapsule Substances 0.000 description 6
- 229920003023 plastic Polymers 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 229920000767 polyaniline Polymers 0.000 description 6
- 238000005245 sintering Methods 0.000 description 6
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000000839 emulsion Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 239000000654 additive Substances 0.000 description 4
- 230000000996 additive effect Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 239000000975 dye Substances 0.000 description 3
- 238000001962 electrophoresis Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229920000058 polyacrylate Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- -1 silylethynyl Chemical group 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- 239000004695 Polyether sulfone Substances 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000813 microcontact printing Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920006393 polyether sulfone Polymers 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- 229920005644 polyethylene terephthalate glycol copolymer Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229920006037 cross link polymer Polymers 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004815 dispersion polymer Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000005007 epoxy-phenolic resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000007756 gravure coating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011859 microparticle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了半导体器件及使用该半导体器件的显示装置。所述半导体器件使用了薄膜晶体管。另外,所述半导体器件具有:所述薄膜晶体管的栅极电极;形成得覆盖住所述栅极电极的栅极绝缘膜;形成在所述栅极绝缘膜上的有机半导体层;形成在所述有机半导体层上的结构体;起始于所述栅极绝缘膜的上表面并终止于所述有机半导体层的上表面的源极电极及漏极电极;和形成在所述结构体上的电极材料层。本发明的半导体器件能够高精度地被形成为具有预定通道长度的器件,并能够提高显示装置的性能、增大半导体器件的产率。另外,还能够减少半导体器件的设计余量、使半导体器件小型化,从而增大在显示装置中所使用的像素数量。
Description
相关申请的交叉参考
本申请包含与2009年11月5日向日本专利局提交的日本优先权专利申请JP2009-254088的公开内容相关的主题,在此将该日本优先权专利申请的全部内容以引用的方式并入本文中。
技术领域
本发明涉及半导体器件及使用该半导体器件的显示装置。
背景技术
近年来,所谓的有机薄膜晶体管(thin-film transistor,TFT)受到了广泛关注。有机TFT是利用有机半导体作为通道层的TFT。
在有机TFT的情况下,可通过执行涂敷工艺在低温下形成由有机半导体制成的通道层。因此,有机TFT有利于降低成本,并且除此之外还可以在不具有耐热性的柔性基板上制造出有机TFT。不具有耐热性的柔性基板的典型示例是塑料材料。
通过将这种有机TFT设计成公知的顶部接触式底栅结构(top-contact/bottom-gate structure),与具有底部接触式结构的TFT相比,能够避免由于诸如热应力等应力而引起的特性劣化。
对于具有顶部接触式底栅结构的有机TFT,已经研究了用于在有机半导体图形上高精度地形成源极电极和漏极电极的图形形成方法。
例如,已经公开了这样一种方法:该方法中,在有机半导体层上形成牺牲层和抗蚀剂层以作为电极以外的图形之后,全面地堆积电极材料然后溶解牺牲层以剥离抗蚀剂层上的电极材料。关于该公开方法的更多信息,建议读者参照日本专利特许公报第2008-85200号。
根据上述的公开方法,通过对抗蚀剂进行图形化处理能够高效地形成电极。
然而,根据日本专利特许公报第2008-85200号所披露的方法,在剥离时所剥落的膜会再次附着,于是就降低了产率。
另外,通常在由非晶硅材料制成的TFT中所使用的蚀刻停止结构中,需要调节源极电极和漏极电极在蚀刻停止层上的位置。因此,需要很大的设计余量。
在这种蚀刻停止结构中,蚀刻停止层的宽度等于通道长度Lch。因此,如果设定很大的设计余量,则通道长度Lch增大。特别地,如果使用了大型基板或者伸缩比很大的塑料基板,则难以调节源极电极和漏极电极在蚀刻停止层上的位置。于是,便需要甚至更大的设计余量。
另外,例如,在将有机TFT用到显示部的底板上的典型应用中,如果要考虑位置对准余量则必须增大设计余量,这就要求更大的像素尺寸。如果像素尺寸很大,则想要增加像素数量是十分困难的。
发明内容
为了解决上述问题,本发明的发明人提供了半导体器件及使用该半导体器件的显示装置。本发明的半导体器件使得能够以高精度和较小的设计余量形成电极。
本发明的半导体器件是使用了薄膜晶体管的半导体器件。此外,所述半导体器件还具有:所述薄膜晶体管的栅极电极;栅极绝缘膜,它形成得覆盖着所述栅极电极;以及有机半导体层,它形成在所述栅极绝缘膜上,作为含有所述薄膜晶体管的源极区域、通道区域和漏极区域的层。除此之外,所述半导体器件还包括:形成在所述有机半导体层上的结构体;所述薄膜晶体管的源极电极;所述薄膜晶体管的漏极电极;以及形成在所述结构体上并由与所述源极电极及所述漏极电极相同的材料制成的电极材料层。所述结构体具有倒悬形状,所述倒悬形状具有在所述有机半导体层侧的表面和在所述电极材料层侧的表面,并且在所述有机半导体层侧的所述表面的面积小于在所述电极材料层侧的所述表面的面积。所述源极电极是这样的电极:它形成得起始于所述栅极绝缘膜的某一端上表面并终止于所述有机半导体层的某一端上表面。同理,所述漏极电极是这样的电极:它形成得起始于所述栅极绝缘膜的另一端上表面并终止于所述有机半导体层的另一端上表面。所述有机半导体层的所述某一端上表面和所述另一端上表面中的每一者都是在所述结构体外侧的表面。
本发明的显示装置使用了半导体器件、含有所述半导体器件的底板和用于显示图像的显示面板。所述底板中所含有的所述半导体器件具有与上述的本发明半导体器件的结构相同的结构。
根据上述的本发明半导体器件的结构,所述半导体器件使用了:形成在所述有机半导体层上的所述结构体;作为所述薄膜晶体管的源极电极而形成的所述源极电极,它起始于所述栅极绝缘膜的某一端上表面,并终止于所述有机半导体层的某一端上表面(其是所述有机半导体层的在所述结构体外侧的上表面);作为所述薄膜晶体管的漏极电极而形成的所述漏极电极,它形成得起始于所述栅极绝缘膜的另一端上表面并终止于所述有机半导体层的另一端上表面(其是所述有机半导体层的在所述结构体外侧的上表面);以及电极材料层,它形成在所述结构体上,并由与所述源极电极及所述漏极电极相同的材料制成。
因此,所述源极电极的内端可形成在与所述结构体的外缘对准的位置处,或者形成在与所述结构体的外缘对准的位置的附近位置处。同理,所述漏极电极的内端可形成在与所述结构体的外缘对准的位置处,或者形成在与所述结构体的外缘对准的位置的附近位置处。另外,通道长度与所述结构体的图形化分辨率一致或者与所述结构体的图形化分辨率大致接近。结果,能够以通道长度不受位置对准精度的影响的方式来设定该通道长度。
本发明的显示装置被配置成使用了半导体器件(其具有与本发明提供的上述半导体器件的结构相同的结构)、包括该半导体器件的底板、以及用于显示图像的显示面板。因此,能够避免半导体器件的通道长度受到位置对准精度的影响。
根据本发明提供的上述显示装置,能够避免该装置的半导体器件的通道长度受到位置对准精度的影响。于是,便不再需要增大设计余量。
另外,即使在已经形成上述结构体之后基板和/或其他部分发生膨胀,也能够以源极电极的位置和漏极电极的位置与上述结构体的位置进行自对准的方式来形成源极电极和漏极电极。
根据本发明提供的上述显示装置,能够以通道长度不受位置对准精度的影响的方式来设定该显示装置中所使用的半导体器件的通道长度。于是,便不再需要增大设计余量。另外,即使在已经形成结构体之后半导体器件中所使用的基板和半导体器件中所使用的其他元件发生膨胀,也能够以源极电极的位置和漏极电极的位置与结构体的位置进行自对准的方式来形成半导体器件中所使用的源极电极和漏极电极。
因此,能够以高精度将本显示装置中所使用的半导体器件形成为具有预定通道长度的器件。结果,能够提高使用了该半导体器件的显示装置的性能并能够增大该半导体器件的产率。
另外,还能够减小半导体器件的设计余量并能够使半导体器件小型化,因此能够增大显示装置中所使用的像素(每个像素都是包括上述半导体器件的像素)的数量。
附图说明
图1是作为示出了包括本发明第一实施例半导体器件中所使用的必要组件的大体结构的结构图的截面图。
图2是作为示出了包括图1的截面图所示半导体器件中所使用的必要组件的大体结构的结构图的俯视图。
图3A~图3C是作为用于说明图1的截面图所示半导体器件的制造方法的制造工序图的截面图。
图4是作为示出了本发明第一实施例的变形例的半导体器件中所使用的必要部分的大体结构图的俯视图。
图5是作为示出了包括本发明第二实施例半导体器件中所使用的必要组件的大体结构的结构图的截面图。
图6是作为示出了包括本发明第三实施例半导体器件中所使用的必要组件的大体结构的结构图的截面图。
图7是作为示出了包括本发明第四实施例半导体器件中所使用的必要组件的大体结构的结构图的截面图。
图8是作为示出了包括本发明第五实施例半导体器件中所使用的必要组件的大体结构的结构图的俯视图。
图9是作为示出了包括本发明第六实施例半导体器件中所使用的必要组件的大体结构的结构图的俯视图。
图10是示出了本发明实施例的显示装置的结构的图。
图11是示出了图10所示的显示装置中所使用的各部分的俯视图。
图12A是示出了图11的俯视图所示的截面A-A′的截面图。
图12B是示出了图11的俯视图所示的截面B-B′的截面图。
图13A是示出了现有半导体器件的截面图。
图13B是示出了现有半导体器件的俯视图。
具体实施方式
下面参照附图说明本发明的优选实施例。在下面的说明中,也将每个优选实施例简称为实施例。
应注意的是,按照如下顺序的分节来说明这些优选实施例:
1.半导体器件的第一实施例
2.半导体器件的第二实施例
3.半导体器件的第三实施例
4.半导体器件的第四实施例
5.半导体器件的第五实施例
6.半导体器件的第六实施例
7.本发明显示装置的实施例
1.半导体器件的第一实施例
图1是作为示出了包括本发明第一实施例半导体器件中所使用的必要组件的大体结构的结构图的截面图。
如图1的截面图所示,该半导体器件被配置成包括基于有机半导体层24的有机TFT(薄膜晶体管)。
该半导体器件被形成为如下所述。首先,在基板21上形成了有机TFT的栅极电极22,然后,以覆盖着栅极电极22的方式设置有作为栅极绝缘膜而被形成的栅极绝缘层23。
接着,在作为栅极绝缘膜而被形成的栅极绝缘层23上,形成有被配置为包括有机TFT的源极区域、通道区域和漏极区域的有机半导体层24。
随后,以分别覆盖有机半导体层24的左端和右端的方式形成了有机TFT的源极电极25和有机TFT的漏极电极26。
栅极电极22可由诸如Cu等金属材料制成。
用作栅极绝缘膜的栅极绝缘层23可由这样的有机材料制成:该有机材料在作为覆盖栅极电极22的涂层而形成于基板21上之后能够被硬化。
有机半导体层24可由诸如并五苯、三异丙基甲硅烷基乙炔基(TIPS)并五苯等有机半导体材料制成。
源极电极25和漏极电极26每一者通常可由Ag、Au、Pt、Pd、Cu、Ni或导电有机材料制成。该导电有机材料的典型示例是聚(3,4-亚乙二氧基噻吩)/聚(4-苯乙烯磺酸)[PEDOT/PSS]、聚苯胺(PANI)等。
在本实施例中,然后,在位于源极电极25与漏极电极26之间的有机半导体层24上形成有具有倒锥形状的结构体31。
在结构体31上,形成有由与源极电极25及漏极电极26相同的材料制成的电极材料层32。
以将源极电极25的内端位置及漏极电极26的内端位置调节至结构体31的外缘和形成在结构体31上的电极材料层32的外缘处的方式,来形成源极电极25和漏极电极26。也就是说,源极电极25和漏极电极26被形成为这样:当从源极电极25及漏极电极26上方的位置看时,源极电极25的内端及漏极电极26的内端形成在跟结构体31的外缘和形成在结构体31上的电极材料层32的外缘差不多相同的位置处。
具有倒锥形状的结构体31可由诸如抗蚀剂材料等绝缘材料制成。
通过将第一实施例的半导体器件构造成上述这样的结构,能够高精度地形成源极电极25和漏极电极26,另外,还因此能够减小设计余量。
图2是作为示出了图1的截面图所示的半导体器件的结构图的俯视图。另外,为了进行比较,图13A及图13B是示出了具有现有蚀刻停止结构的半导体器件的一些图。更具体地,图13A是示出了现有半导体器件的截面图,而图13B是示出了现有半导体器件的俯视图。
应注意的是,图2和图13B这两个俯视图中所示的那些阴影部分被设成与图13A的截面图中所示的相应阴影部分具有相同的阴影类型,以便使从半导体上方位置所看到的那些部位是易于理解的各层的部位。另外,图13A的截面图所示的隐藏在栅极绝缘层23后面的栅极电极22由图13B的俯视图中被虚线所包围的那个区域显示出来。
在现有蚀刻停止结构的情况下,如图13A的截面图所示,在有机半导体层24上形成有用作蚀刻停止层的绝缘层27。在这种现有蚀刻停止结构中,源极电极25延伸至绝缘层27左端部的上表面,而漏极电极26延伸至绝缘层27右端部的上表面。
在这种现有蚀刻停止结构的情况下,如图13B的俯视图所示,位置对准精度AA是绝缘层27的外缘与源极电极25的内端或者与漏极电极26的内端之间的距离。源极电极25的内端与漏极电极26的内端之间的距离与图形化分辨率PR一致。
在这种现有蚀刻停止结构中,通道长度Lch与绝缘层27的宽度一致。因此,通道长度Lch是图形化分辨率PR与两倍位置对准精度AA之和。如果增大设计余量,就必须增大位置对准精度AA。于是,通道长度Lch也增大了,这是不符合需要的。
另一方面,在第一实施例的半导体器件的情况下,如图2的俯视图所示,位置对准精度AA是有机半导体层24的外缘与结构体31的外缘之间的距离。另外,图形化分辨率PR是结构体31的宽度。在第一实施例的半导体器件的情况中,通道长度Lch是两个电极即源极电极25和漏极电极26二者的内端之间的距离。另外,由于是结构体31的某一个外缘与源极电极25的内端在位置上沿垂直方向实现对准以及结构体31的另一个外缘与漏极电极26的内端在位置上沿垂直方向实现对准,因此结构体31的宽度跟源极电极25的内端与漏极电极26的内端之间的距离一致。
因而,在第一实施例的半导体器件的情况下,通道长度Lch与结构体31的宽度一致。也就是说,通道长度Lch与图形化分辨率PR一致。因此,由于能够以与位置对准精度AA无关的方式设定通道长度Lch,于是就不需要将设计余量设为很大的值。
例如,本实施例的半导体器件能够按如下所述的方法制造出来。
首先,在基板21上形成栅极电极22和作为栅极绝缘膜的栅极绝缘层23。用于制备栅极电极22和栅极绝缘层23的形成方法及材料可以是但不限于在下面说明中所引述的各种方法以及在下面说明中所提到的各种材料。
用于形成栅极电极22的方法通常为溅射法。首先,利用溅射方法,形成厚度为30nm的膜以用于栅极电极22。然后,通过采用光刻和蚀刻技术进行图形化处理,从而形成栅极电极22的预定图形。
接着,通过采用旋转涂敷方法向基板21和栅极电极22涂敷混合物材料,并通过烧结处理来形成栅极绝缘层23。该混合物材料是通过通常将PVP(聚乙烯苯酚)与诸如三聚氰胺树脂等硬化剂进行混合而得到的材料。
然后,如图3A(其是示出了半导体器件制造方法的第一步的截面图)所示,在栅极绝缘层23上形成具有预定图形的有机半导体层24。顺便说明地,图3A和图3B是作为描述了图1的截面图所示的半导体器件的制造方法的制造工序图的截面图。
例如,有机半导体层24可由诸如并五苯或TIPS(三异丙基甲硅烷基乙炔基)并五苯等材料制成。有机半导体层24的形成方法没有特别地规定。有机半导体层24的形成方法的典型示例是涂敷方法、真空气相沉积方法和印刷方法。涂敷方法的典型示例是上述旋转涂敷(spin coat)方法、盖式涂敷(cap coat)方法和浸蘸涂敷(dip coat)方法,而印刷方法的典型示例是喷墨方法。
有机半导体层24的图形化方法没有特别地规定。也就是说,可以使用任何公知的用于将有机半导体层24图形化的方法。例如,根据一种典型的图形化方法,在形成有机半导体层24用的整个膜之后进行蚀刻处理。根据另一种典型的图形化方法,使用遮蔽板(shadow mask)来形成部分膜,或者预先形成有防止半导体墨料的疏水性防水表面。
然后,如图3B(它是示出了半导体器件制造方法的中间步骤的截面图)所示,在有机半导体层24上形成具有倒锥形状的结构体31。
通常,使用可以制成为倒锥形状的光致抗蚀剂材料通过采用光刻技术来形成结构体31。可以制成为倒锥形状的光致抗蚀剂材料的典型示例是由AZ材料公司(AZ Materials Corporation)制造的AZ5214。
另外,也可以通过采用诸如凹版印刷法或干式抗蚀剂层压法(dryresist lamination method)等转移印刷方法来转移已被制成为具有倒锥形状的结构体,由此形成具有倒锥形状的结构体31。
接着,在结构体31的上表面上形成电极材料膜。在结构体31的上表面上形成电极材料膜的工序中,如图3C(它是示出了半导体器件制造方法的最后一步的截面图)所示,结构体31的外缘截断该电极材料,从而得到了在有机半导体层24的某一端上方的源极电极25和在有机半导体层24的另一端上方的漏极电极26。另外,在结构体31的上表面上留下了电极材料层32。当结构体31的外缘截断上述电极材料时,源极电极25的内端位置和漏极电极26的内端位置就与结构体31的相应外缘位置实现了自对准。因此,源极电极25被形成得:当从半导体器件上方的位置看时,源极电极25的内端位置与结构体31的某一个外缘的位置大致重合。同理,漏极电极26被形成得:当从半导体器件上方的位置看时,漏极电极26的内端位置与结构体31的另一个外缘的位置大致重合。
另外,通过采用诸如凹版胶印法(gravure offset method)或反转胶版印刷法(inversion offset printing method)等薄膜转移法,也能够在结构体31的上表面上生成电极材料膜,并且让结构体31外缘截断该电极材料,由此生成如上面说明的源极电极25和漏极电极26那样的源极电极25和漏极电极26。
应注意的是,可通过采用公知的图形化方法,来实施用于制成结构体31以外的其他部分的配线的图形化处理。在例如通过采用真空气相沉积方法来形成膜的工序中,可利用遮蔽板来进行粗略的图形化处理。另外,在整个表面上都已形成布线层之后,在进行蚀刻处理之前,通过采用光刻技术来形成抗蚀剂图形。通过这种方式,能制造出布线图形。
根据上述第一实施例的结构,在有机半导体层24上形成了具有倒锥形状的结构体31。然后,通过将源极电极25的内端位置调节至结构体31的某一个外缘的位置处并将漏极电极26的内端位置调节至结构体31的另一个外缘的位置处,由此形成了源极电极25和漏极电极26。由于将源极电极25的内端位置调节至结构体31的某一个外缘的位置处并将漏极电极26的内端位置调节至结构体31的另一个外缘的位置处,因而通道长度Lch与结构体31的图形化分辨率PR一致并且通道长度Lch不受位置对准精度AA的影响。因此,不再需要增大设计余量。
另外,即使在已经形成结构体31之后基板21发生膨胀并且/或者出现了其他现象,也能够以源极电极25的内端位置和漏极电极26的内端位置与结构体31的相应外缘位置自对准的方式形成源极电极25和漏极电极26。
应注意的是,取决于电极材料层32的形成方法,下面的状态可以有所变化:该状态中,源极电极25的内端的位置已与结构体31的某一个外缘的位置对准并且漏极电极26的内端的位置已与结构体31的另一个外缘的位置对准。于是,在某些情况下,源极电极25的内端位置和/或漏极电极26的内端位置在朝着内侧或外侧的方向上略微移动。
在这些情况下,通道长度Lch与结构体31的图形化分辨率PR不同。然而,位置对准精度AA几乎对通道长度Lch没有任何影响。因此,如第一实施例中所述结构的情况那样,不必采取大的设计余量,也能高精度地形成通道长度Lch。
下面,参照图4(它是作为示出了在半导体器件中所使用的必要部分的大体结构图的俯视图),解释用于实施本发明半导体器件的第一实施例的变形例。
如图4的俯视图所示,电极材料层32的宽度比有机半导体层24的宽度大,使得有机半导体层24(其外缘均由虚线示出)整个被结构体31、源极电极25和漏极电极26覆盖着。
第一实施例的变形例中的通道长度Lch与第一实施例中的通道长度Lch相等。然而,第一实施例的变形例中的通道宽度等于有机半导体层24的宽度,但第一实施例中的通道宽度等于源极电极25和漏极电极26的宽度之和。
如上所述,在第一实施例的变形例的情况中,有机半导体层24整个地被结构体31、源极电极25和漏极电极26覆盖着。因此,第一实施例的变形例具有能够保护有机半导体层24使其免受损坏的优点。
在上述第一实施例中,结构体31被形成为具有这样的倒锥形状:该倒锥形状的每个侧面都是倾斜面。然而,本发明的范围不限于这种结构(将结构体31形成为具有每个侧面都是倾斜面的倒锥形状)。也就是说,结构体31可被形成为具有其他形状。例如,结构体31的每个侧面不是倾斜面而是与基板21的表面垂直的面。作为另一示例,结构体31的每个侧面都是倾斜面,但是在基板侧的横截面面积较大。也就是说,在该另一示例的情况中,结构体31被形成为具有规则的正锥形状(uprighttaper shape)。作为又一示例,结构体31被形成为具有上述倒锥形状以外的其他倒悬形状。这里倒悬形状是其中靠近电极材料层32侧的表面比靠近有机半导体层24侧的表面大的形状。
下面的说明解释了包括具有倒锥形状以外的其他倒悬形状的结构体的半导体器件的第二实施例。
2.半导体器件的第二实施例
图5是作为示出了包括本发明第二实施例的半导体器件中所使用的必要组件的大体结构的结构图的截面图。
在第二实施例的情况下,如图5的截面图所示,具有倒锥形状以外的其他倒悬形状的结构体被形成为堆叠结构,该堆叠结构包括作为结构体下侧层且具有较小宽度的下绝缘层33以及作为结构体上侧层且具有较大宽度的上绝缘层34。
由于第二实施例中所含的其他结构分别与第一实施例中所含的相应结构相同,因此使用与第一实施例中的相应结构相同的附图标记来表示这些其他结构,并且不再说明这些其他结构以避免重复解释。
作为结构体下侧层的下绝缘层33可由与作为结构体上侧层的上绝缘层34相同的材料制成。而另一种可选方案是,作为结构体下侧层的下绝缘层33也可由与作为结构体上侧层的上绝缘层34不同的材料制成。
例如,使用光致抗蚀剂LOL充当作为结构体下侧层的下绝缘层33,而使用AZ1500正性抗蚀剂充当作为结构体上侧层的上绝缘层34。由于光致抗蚀剂LOL具有与AZ1500正性抗蚀剂不同的曝光特性,因而通过利用下绝缘层33与上绝缘层34之间的曝光特性差异可将作为结构体下侧层的下绝缘层33的宽度制成得不同于作为结构体上侧层的上绝缘层34的宽度。
在第二实施例的情况下,无需形成具有倒锥形状的单一结构体。因此,与第一实施例相比,用于制造下绝缘层33的材料和用于制造上绝缘层34的材料可选自很多种类的可用材料。
第二实施例的结构体典型地按如下所述的方式予以形成。
将上面提到的光致抗蚀剂LOL涂敷到如图3A的截面图所示的已经形成于基板21上的有机半导体层24上,从而形成作为结构体下侧层的下绝缘层33。
然后,将上面提及的AZ1500正性抗蚀剂涂敷在下绝缘层33上,以形成如图5的截面图所示的作为结构体上侧层的上绝缘层34。
接着,进行曝光处理。利用该曝光处理,用于形成作为结构体下侧层的下绝缘层33的光致抗蚀剂LOL比用于形成作为结构体上侧层的上绝缘层34的AZ1500正性抗蚀剂溶解至略微更内侧。结果,如图5的截面图所示,形成了具有如下倒悬形状的结构体:作为结构体下侧层的下绝缘层33的壁面相对于作为结构体上侧层的上绝缘层34的壁面位于更内侧。
应注意的是,在由下绝缘层33和上绝缘层34构成的结构体的形成方法中,还可使用稳定性抗蚀剂等作为用于形成该结构体的材料。稳定性抗蚀剂是这样一种抗蚀剂:它在利用热和/或光进行交联处理的过程中不会溶解于溶剂中。
在如上所述已经形成具有倒悬形状的结构体之后,按照与第一实施例相同的方式,在作为结构体上侧层的上绝缘层34上形成电极材料,该电极材料被上绝缘层34的外缘截断,从而以源极电极25的内端位置和漏极电极26的内端位置与上绝缘层34的相应外缘位置对准的方式形成了源极电极25和漏极电极26。
另外,第二实施例的结构体也可以采用另一种制造方法予以形成。
根据该另一种制造方法,代替光致抗蚀剂LOL的是,将绝缘膜涂敷到如图3A的截面图所示的已经形成于基板21上的有机半导体层24的整个表面上,并通过烧结处理而形成作为结构体下侧层的下绝缘层33。在该另一种制造方法中,上述绝缘膜是能够溶解在水中或氟系溶剂中的一种膜。该绝缘膜的典型示例是能够溶解在水溶剂中的PVA(聚乙烯醇)膜。
然后,将SU-8抗蚀剂涂敷到上述绝缘膜上,以便通过曝光处理来形成作为结构体上侧层的上绝缘层34。
接着,溶解上述绝缘膜使得形成如图5的截面图所示的结构体,该结构体具有如下的倒悬形状:作为结构体下侧层的下绝缘层33的壁面相对于作为结构体上侧层的上绝缘层34的壁面处于更内侧。在此情况下,作为结构体下侧层而形成的下绝缘层33起到用于保护有机半导体层24的膜的作用。
当根据如上所述的该另一种制造方法形成结构体时,水溶剂或氟系溶剂的使用不会导致有机半导体层24劣化,因此作为结构体下侧层而形成的下绝缘层33起到用于保护有机半导体层24的膜的作用。
根据上述第二实施例,具有倒锥形状以外的其他倒悬形状的结构体作为由两层构成的堆叠结构而被形成在如图3A的截面图所示已形成于基板21上的有机半导体层24上。该堆叠结构的两层是作为结构体下侧层且具有较小宽度的下绝缘层33以及作为结构体上侧层且具有较大宽度的上绝缘层34。接着,在作为结构体上侧层的上绝缘层34上形成电极材料,该电极材料被上绝缘层34的外缘截断,从而以源极电极25的内端位置和漏极电极26的内端位置与上绝缘层34的相应外缘位置对准的方式形成了源极电极25和漏极电极26。
因此,就像前述的第一实施例那样,通道长度Lch与结构体的图形化分辨率PR一致。于是,便不再需要增大设计余量。
另外,即使在已经形成结构体之后基板21发生膨胀并且/或者出现了其他现象,也能够以源极电极25的内端位置和漏极电极26的内端位置与结构体的相应外缘位置自对准的方式来形成源极电极25和漏极电极26。
3.半导体器件的第三实施例
图6是作为示出了包括本发明第三实施例的半导体器件中所使用的必要组件的大体结构的结构图的截面图。
在第三实施例的情况下,代替第二实施例中所含的结构体的下绝缘层33(其作为具有相对较小宽度的结构体下侧层)的是,形成了金属或半导体层35作为具有相对较小宽度的结构体下侧层。接着在该金属或半导体层35上形成作为具有相对较大宽度的结构体上侧层的上绝缘层34,由此形成了作为结构体的堆叠结构,该结构体具有由上绝缘层34以及金属或半导体层35构成的倒悬形状。
由于第三实施例中所含的其他结构与第二实施例中所含的相应结构相同,因此使用与第二实施例中所含的相应结构相同的附图标记来表示这些其他结构,并且不再说明这些其他结构以避免重复解释。
金属或半导体层35可由诸如Al等金属或者诸如硅等半导体制成。
第三实施例的结构体典型地按如下所述的方式予以形成。
通过真空气相沉积工艺,将作为金属层的Al层涂敷到如图3A的截面图所示的已经形成于基板21上的有机半导体层24上,以便形成作为结构体下侧层的金属或半导体层35。
然后,将AZ1500正性抗蚀剂涂敷到金属或半导体层35上,以便形成如图6的截面图所示的作为结构体上侧层的上绝缘层34。
随后,利用蚀刻液来蚀刻上述Al层,从而对该Al层进行图形化处理。此时,通过控制蚀刻时间来实施侧边蚀刻处理。结果,如图6的截面图所示,形成了具有如下倒悬形状的结构体:作为结构体下侧层的金属或半导体层35所用的Al层的壁面相对于作为结构体上侧层的上绝缘层34的壁面处于更内侧。
根据上述第三实施例,具有倒锥形状以外的其他倒悬形状的结构体作为由两层构成的堆叠结构而形成在如图3A的截面图所示的已形成于基板21上的有机半导体层24上。该堆叠结构的两层是作为结构体下侧层且具有较小宽度的金属或半导体层35以及作为结构体上侧层且具有较大宽度的上绝缘层34。如上所述在有机半导体层24上形成具有倒悬形状的结构体之后,按照与第一实施例相同的方式,在作为结构体上侧层的上绝缘层34上形成电极材料,该电极材料被上绝缘层34的外缘截断,从而以源极电极25内端位置和漏极电极26的内端位置与作为结构体上侧层的上绝缘层34的相应外缘位置对准的方式形成了源极电极25和漏极电极26。
因此,就像前述的第一实施例和第二实施例那样,通道长度Lch与结构体的图形化分辨率PR一致。于是,便不再需要增大设计余量。
另外,即使在已经形成结构体之后基板21发生膨胀并且/或者出现了其他现象,也能够以源极电极25的内端位置和漏极电极26的内端位置与结构体的相应外缘位置自对准的方式来形成源极电极25和漏极电极26。
在第三实施例的变形例中,在有机半导体层24与金属或半导体层35之间设有薄的绝缘膜。由该薄的绝缘膜和金属或半导体层35构成的堆叠结构形成了具有倒悬形状的结构体的下侧层。
在第三实施例的变形例的配置中用于制造上述薄的绝缘膜的材料是可溶解在水溶剂或氟系溶剂中的绝缘膜。该绝缘膜的典型示例是可溶解在水溶剂中的PVA。
第三实施例的变形例的结构体典型地可采用下面的制造方法予以形成。
根据这种制造方法,将薄的绝缘膜涂敷到如图3A的截面图所示的已经形成于基板21上的有机半导体层24的整个表面上,以便与稍后形成的金属或半导体层35一起通过烧结处理而形成结构体下侧层。在该制造方法中,上述薄的绝缘膜是可溶解在水溶剂或氟系溶剂中的膜。该绝缘膜的典型示例是可溶解在水溶剂中的PVA。
然后,通过真空气相沉积工艺在该薄的绝缘膜上形成要用作金属或半导体层35的金属层所用的Al层。金属或半导体层35和该薄的绝缘膜作为上述的结构体下侧层。
随后,将SU-8抗蚀剂涂敷到金属层所用的Al层上,以便通过曝光处理形成作为结构体上侧层的上绝缘层34。
接着,利用蚀刻液来蚀刻上述Al层,从而对该Al层进行图形化处理。此时,通过控制蚀刻时间来实施侧边蚀刻处理。结果,如图6的截面图所示,形成具有如下倒悬形状的结构体:与上述薄的绝缘膜一起作为结构体下侧层的金属或半导体层35所用的Al层的壁面相对于作为结构体上侧层的上绝缘层34的壁面处于更内侧。
随后,使Al层外侧的上述薄的绝缘膜溶解,以便如图6的截面图所示形成具有如下倒悬形状的结构体:与Al层一起作为结构体下侧层的上述薄的绝缘膜的壁面相对于作为结构体上侧层的上绝缘层34的壁面处于更内侧。也就是说,如图6的截面图所示,最终的结构体具有这样的倒悬形状:与用作金属或半导体层35的Al层一起用作结构体下侧层的薄的绝缘膜跟作为结构体上侧层的上绝缘层34的宽度相比具有较小的宽度。
4.半导体器件的第四实施例
图7是作为示出了包括本发明第四实施例的半导体器件中所使用的必要组件的大体结构的结构图的截面图。
第四实施例是通过在第三实施例中作为较小宽度的结构体下侧层的金属或半导体层35与有机半导体层24之间形成有绝缘膜36而得到的。
另外,源极电极25和漏极电极26延伸得覆盖住绝缘膜36的相应端部的表面。
由于第四实施例中所含的其他结构与第三实施例中所含的相应结构相同,因此使用与第三实施例中所含的相应结构相同的附图标记来表示这些其他结构,并且不再说明这些其他结构以避免重复解释。
用于制造绝缘膜36的材料典型地是可溶解在水溶剂或氟系溶剂中的绝缘膜。可溶解在水溶剂或氟系溶剂中的绝缘膜的典型示例是已在前面对第三实施例的变形例的说明中提及的PVA(聚乙烯醇)。
第四实施例的结构体典型地按照如下所述的方式予以形成。
首先,在烧结处理过程中,将作为结构体最底层的绝缘膜36涂敷到如图3A的截面图所示的已经形成于基板21上的有机半导体层24的整个表面上。绝缘膜36是可溶解在水溶剂或氟系溶剂中的绝缘膜。该绝缘膜的典型示例是可溶解在水溶剂中的PVA。
然后,通过真空气相沉积工艺在绝缘膜36上形成Al层,从而形成作为结构体下侧层的金属或半导体层35。
接着,将SU-8抗蚀剂涂敷到上述Al层上,以便通过曝光处理形成作为结构体上侧层的上绝缘层34。
随后,利用蚀刻液来蚀刻上述Al层,从而对该Al层进行图形化处理。此时,通过控制蚀刻时间来实施侧边蚀刻处理。结果,如图7的截面图所示,形成了具有如下倒悬形状的结构体:作为结构体下侧层的金属或半导体层35所用的Al层的壁面相对于作为结构体上侧层的上绝缘层34的壁面处于更内侧。
接着,使用作为结构体最底层的绝缘膜36的图形作为掩模,通过采用反应离子蚀刻(reactive ion etching,RIE)方法对绝缘膜36进行图形化处理。
随后,通过采用真空气相沉积法或溅射法,用电极材料形成膜,从而在作为结构体最底层的绝缘膜36上形成了由倾斜的气相沉积部分构成的电极材料。因此,以将源极电极25和漏极电极26分别叠置在作为结构体最底层的绝缘膜36的相应端部表面上的方式形成了源极电极25和漏极电极26。
应注意的是,第四实施例的结构体也可以采用另一种制造方法予以形成。
例如,根据该另一种制造方法,使用可溶解在氟系溶剂中的绝缘膜来形成作为结构体最底层的绝缘膜36。可溶解在氟系溶剂中的绝缘膜的典型示例是:包含(C6F10O)n化合物(溶质)和C8作为主要成分的完全氟化物混合物(溶剂)。
根据上述的第四实施例,具有倒锥形状以外的其他倒悬形状的结构体作为由三层构成的堆叠结构而被形成在如图3A的截面图所示的已形成于基板21上的有机半导体层24上。该堆叠结构的三层是:作为结构体最底层的绝缘膜36、作为结构体下侧层且具有较小宽度的金属或半导体层35以及作为结构体上侧层且具有较大宽度的上绝缘层34。接着,在作为结构体上侧层的上绝缘层34上形成有电极材料,该电极材料被上绝缘层34的外缘截断,从而以源极电极25的内端位置和漏极电极26的内端位置与上绝缘层34的相应外缘位置对准的方式形成了源极电极25和漏极电极26。
因此,就像前述的第一~第三实施例那样,通道长度Lch与结构体的图形化分辨率PR一致。于是,便不再需要增大设计余量。
另外,即使在已经形成结构体之后基板21发生膨胀并且/或者出现了其他现象,也能够以源极电极25的内端位置和漏极电极26的内端位置与结构体的相应外缘位置自对准的方式来形成源极电极25和漏极电极26。
另外,如上所述,第四实施例是通过在第三实施例中作为较小宽度的结构体下侧层的金属或半导体层35与有机半导体层24之间形成有绝缘膜36而得到的。另外,源极电极25和漏极电极26分别延伸得覆盖住绝缘膜36的相应端部的表面。因此,如图7的截面图所示,使用绝缘膜36、源极电极25和漏极电极26能够覆盖住有机半导体层24的整个表面。结果,第四实施例具有能够保护有机半导体层24使其免受损坏的优点。
应注意的是,由于图7的截面图仅示出了第四实施例的截面,因此该图没有明确地给出有机半导体层24的表面的其他部分是否被绝缘膜36、源极电极25和漏极电极26覆盖。为了利用绝缘膜36、源极电极25和漏极电极26来覆盖住有机半导体层24的整个表面,需要将与绝缘膜36、源极电极25及漏极电极26匹配的俯视平面图形形成为比有机半导体层24的俯视平面图形宽的图形。
5.半导体器件的第五实施例
图8是作为示出了包括本发明第五实施例的半导体器件中所使用的必要组件的大体结构的结构图的俯视图。按照与图2的俯视图相同的方式,在图8的俯视图中将某些部分分别用阴影部分示出。
在上述的第一~第四实施例中,结构体被形成为这样的结构体:其俯视平面图形具有与栅极电极22的宽度相等的宽度或比栅极电极22的宽度略小的宽度。
另一方面,在第五实施例的情况下,结构体31被形成为这样的结构体:与栅极电极22的宽度相比,该结构体的俯视平面图形具有非常小的宽度。
如图8的俯视图所示,与栅极电极22的宽度相比,结构体31的俯视平面图形是具有非常小宽度的纵向细长状图形。因此,能够减小通道长度Lch。
另外,就像如图4的俯视图所示的那个变形例(第一实施例的变形例)那样,源极电极25、漏极电极26和电极材料层32每一者的宽度都比有机半导体层24的宽度大。因此,有机半导体层24被结构体31、源极电极25和漏极电极26覆盖着。在第五实施例的情况下,通道宽度Wch等于有机半导体层24的宽度。
更具体地,例如,有机半导体层24的俯视平面图形的尺寸设为100μm×30μm,而结构体31的俯视平面图形的尺寸设为5μm×120μm。
根据上述第五实施例,结构体31按照如下方式形成在有机半导体层24上:源极电极25的内端位置和漏极电极26的内端位置与结构体31的相应外缘位置对准。
因此,就像前述的第一~第四实施例那样,通道长度Lch与结构体31的图形化分辨率PR一致。于是,便不再需要增大设计余量。
另外,即使在已经形成结构体31之后基板21发生膨胀并且/或者出现了其他现象,也能够以源极电极25的内端位置和漏极电极26的内端位置与结构体31的相应外缘位置自对准的方式来形成源极电极25和漏极电极26。
此外,在第五实施例的情况下,整个有机半导体层24被结构体31、源极电极25和漏极电极26覆盖着。因此,第五实施例具有能够保护有机半导体层24使其免受损坏的优点。
6.半导体器件的第六实施例
图9是作为示出了包括本发明第六实施例的半导体器件中所使用的必要组件的大体结构的结构图的俯视图。按照与图2的俯视图相同的方式,在图9的俯视图中将某些部分分别用阴影部分示出。
在第六实施例的情况下,跟第五实施例的情况一样,结构体31被形成为这样的结构体:与栅极电极22的宽度相比较,该结构体的俯视平面图形具有非常小的宽度。
如图9的俯视图所示,与栅极电极22的宽度相比较,结构体31的俯视平面图形是具有非常小宽度的纵向细长状图形。因此,能够减小通道长度Lch。
另外,源极电极25、漏极电极26和电极材料层32中的每一者都形成为其俯视平面图形具有较大宽度的元件。除此之外,结构体31的纵向长度略大于有机半导体层24的宽度,而源极电极25、漏极电极26和电极材料层32中的每一者的宽度都略小于有机半导体层24的宽度。在第六实施例的情况下,通道宽度Wch等于源极电极25和漏极电极26每一者的宽度。
更具体地,例如,有机半导体层24的俯视平面图形的尺寸设为100μm×100μm,而结构体31的俯视平面图形的尺寸设为5μm×110μm。在此情况下,可将源极电极25和漏极电极26每一者的宽度设为90μm。因此,通道宽度Wch也可以设成90μm。
根据上述第六实施例,结构体31按照如下方式形成在有机半导体层24上:源极电极25的内端位置和漏极电极26的内端位置与结构体31的相应外缘位置对准。
因此,就像前述的第一~第五实施例那样,通道长度Lch与结构体31的图形化分辨率PR一致。于是,便不再需要增大设计余量。
另外,即使在已经形成结构体31之后基板21发生膨胀并且/或者出现了其他现象,也能够以源极电极25的内端位置和漏极电极26的内端位置与结构体31的相应外缘位置自对准的方式来形成源极电极25和漏极电极26。
此外,在第六实施例的情况下,通道宽度Wch等于源极电极25和漏极电极26每一者的宽度,但小于有机半导体层24的宽度。
因此,由于用作有机薄膜晶体管的通道的部分没有延伸到有机半导体层24的边缘,因而几乎不会形成寄生晶体管。
上述第一~第六实施例以及作为某些实施例的变形例而在前面说明过的各变形例中的任一者的半导体器件,可用作设置在用于显示图像的显示装置的底板上的半导体器件。
使用半导体器件的显示装置典型地可按照如下方式制造出来。
首先,采用先前在对上述第一~第六实施例以及作为某些实施例的变形例而在前面描述过的各变形例进行的说明中已经解释过的器件形成方法,形成使用有机TFT的半导体器件。
接着,向上述半导体器件涂敷通常具有感光性的材料(该材料作为用于制造层间绝缘膜的材料),以便形成层间绝缘膜。
随后,采用光刻技术,以穿过上述层间绝缘膜的方式形成用于连接电极和导线的贯穿孔。
然后,在上述层间绝缘膜的整个表面上形成金属膜,该金属膜填充了各贯穿孔。接着,通过采用光刻技术对该金属膜进行图形化处理来继续进行形成过程,以便将设置于上侧层上的电极/布线连接至设置于下侧层上的电极/布线。该设置于上侧层上的电极的典型示例是像素电极。
以上述方式,能够制造出显示装置的底板。
7.本发明显示装置的实施例
图10是示出了本发明实施例的显示装置1的结构的图。
图10所示出的显示装置1的典型示例是液晶显示装置和电气泳动型(electrical permanent)显示装置。显示装置1包括在驱动侧的基板3以及设置在基板3上的显示区域3a和周边区域3b。
在显示区域3a中,沿水平方向布置有多条扫描线5并沿垂直方向布置有多条信号线7。显示区域3a用作像素阵列部,该像素阵列部包括多个分别设置在每条扫描线5与每条信号线7的交点处的像素a。另外,每个像素a都连接至沿与扫描线5平行的方向布置着的公共线9。
另一方面,在周边区域3b中,设有扫描线驱动电路5b和信号线驱动电路7b。扫描线驱动电路5b是用于驱动扫描线5以进行扫描操作的电路。信号线驱动电路7b是用于向信号线7提供视频信号(也称作输入信号)的电路。该视频信号是输送亮度信息的信号。
每个像素a都具有像素电路,该像素电路使用了作为开关器件的薄膜晶体管Tr并使用了信号保持电容Cs。另外,像素a还包括与像素电路中所含的如下节点相连接的像素电极11:该节点是用于将薄膜晶体管Tr连接至信号保持电容Cs的节点。
应注意的是,如参照截面图和俯视图在后面详细说明的那样,像素电极11形成在用于覆盖像素电路的层间绝缘膜上。
薄膜晶体管Tr是本发明半导体器件中所含的有机TFT。薄膜晶体管Tr的栅极电极与扫描线5连接,而薄膜晶体管Tr的源极电极及漏极电极中的某一者与信号线7连接。另一方面,薄膜晶体管Tr的源极电极及漏极电极中的另一者连接至信号保持电容Cs与像素电极11的两个节点中的某一个节点。信号保持电容Cs的两个节点中的另一个节点与公共线9相连接。在下面的说明中,信号保持电容Cs的某一个节点也称作信号保持电容Cs的上侧节点7c,而信号保持电容Cs的另一个节点也称作信号保持电容Cs的下侧节点9c。
应注意的是,公共线9连接至设在基板3另一侧上的共用电极。然而,图10的图中没有图示出连接至设在基板3另一侧上的共用电极的公共线9的上述连接。
在像素a的配置中,通过出现在扫描线5上的有源信号使薄膜晶体管Tr处于接通状态,从而将出现在信号线7上的视频信号提供给信号保持电容Cs。该视频信号于是被存储在信号保持电容Cs中。接着,将与存储在信号保持电容Cs中的视频信号的大小对应的电压提供给像素电极11。
在上述电路配置中,上述多个像素a的像素电路关于扫描线5对称地布置着。更具体地,上述多个像素a的像素电路关于与扫描线5平行的方向对称地布置着。
另外,上述多个像素a的像素电路还关于信号线7对称地布置着。更具体地,上述多个像素a的像素电路关于与信号线7平行的方向对称地布置着。
因此,像素a的像素电极11与该同一像素a的像素电路相连接的连接点位于在扫描线5延伸方向上相邻的像素a之间的中间位置处,并且在扫描线5延伸方向上相邻的像素a之间的中间位置也是在信号线7延伸方向上相邻的像素a之间的中间位置。
另外,在上述电路配置中,夹持于两条相邻扫描线5之间的两个相邻像素a共用公共线9,因此,公共线9的数量是现有电路配置中公共线9数量的一半。
应注意的是,可以将像素电路布局的尺寸和位置改变成任何其他布局,只要像素a的像素电极11与该同一像素a的像素电路相连接的连接点位于像素a之间的中间位置处且这些像素a的部件关于扫描线5和信号线7对称地布置即可。像素a的部件包括位于该像素a中的电极和节点。
作为像素电路配置的上述配置只是典型配置。也就是说,视需要可将像素电路配置成包括另一电容元件或多个晶体管。另外,根据像素电路的变化,可将该像素电路变化所需要的驱动电路添加到周边区域3b。
接着,图11是示出了在通过图10所示的本发明实施例来实现的显示装置1中所使用的各部分的俯视图。另一方面,图12A和图12B是多个截面图,其中每个截面图都示出了图11的俯视图所示的显示装置1。更具体地说,图12A是示出了图11的俯视图中所示的截面A-A′的截面图,而图12B是示出了图11的俯视图中所示的截面B-B′的截面图。
下面参照图11的俯视图及图12A和图12B的截面图来说明显示装置1的层结构。应注意的是,作为示例,假设是150dpi的像素a。下面的说明解释了其中像素a具有约170μm见方的布局中的层结构。
如图11的俯视图及图12A和图12B的截面图所示,在设置于驱动侧的基板3上的第一层中,设有相互平行的扫描线5和公共线9。每条公共线9位于两条相邻扫描线5之间,从而形成了由一条公共线9和两条相邻扫描线5这样三条线构成的组。
在每个像素a中,薄膜晶体管Tr的栅极电极5g沿着朝向公共线9的方向自扫描线5开始延伸。
另外,在每个像素a中,信号保持电容Cs的下侧节点9c沿着朝向分别设置在公共线9两侧的扫描线5的两个方向自公共线9开始延伸。也就是说,信号保持电容Cs的下侧节点9c沿着分别朝向位于公共线9两侧的两个像素a的两个方向自公共线9开始延伸。
除此之外,仅在图12A和图12B的截面图中示出的栅极绝缘膜101被设置为覆盖扫描线5和公共线9。
在栅极绝缘膜101上的第二层中,设有信号线7、薄膜晶体管Tr的源极电极及漏极电极7sd以及信号保持电容Cs的上侧节点7c。
在每个像素a中,薄膜晶体管Tr的源极电极及漏极电极7sd中的某一者自信号线7开始延伸。
另外,在每个像素a中,薄膜晶体管Tr的源极电极及漏极电极7sd中的另一者以及信号保持电容Cs的上侧节点7c被形成为连续图形。
如上所述,薄膜晶体管Tr的源极电极及漏极电极7sd中的某一者自信号线7开始延伸。这里,薄膜晶体管Tr的源极电极及漏极电极7sd中的所述某一者向两条信号线7的内侧延伸。
如上所述,薄膜晶体管Tr的源极电极及漏极电极7sd中的另一者以及信号保持电容Cs的上侧节点7c被形成为连续图形。这里,薄膜晶体管Tr的源极电极及漏极电极7sd中的所述另一者接线至在夹持于两条信号线7之间的位置处的共用公共线9的四个像素a之间的中心。由薄膜晶体管Tr的源极电极及漏极电极7sd中的所述另一者以及信号保持电容Cs的上侧节点7c形成的连续图形作为下面要说明的用于将薄膜晶体管Tr的源极电极及漏极电极7sd中的另一者以及信号保持电容Cs的上侧节点7c连接至像素电极11的部分。
如上所述,在本实施例中,由薄膜晶体管Tr的源极电极及漏极电极7sd中的另一者以及信号保持电容Cs的上侧节点7c形成的连续图形作为用于将薄膜晶体管Tr的源极电极及漏极电极7sd中的另一者以及信号保持电容Cs的上侧节点7c连接至像素电极11的部分。本实施例被配置成将该连续图形设在上面提及的四个像素之间的中心处。
另外,在每个像素a中在薄膜晶体管Tr的源极电极及漏极电极7sd之间,在如下的位置处设置有要作为薄膜晶体管Tr的活性区域的有机半导体层103:在该位置处,有机半导体层103将会与薄膜晶体管Tr的栅极电极5g一起形成堆叠结构。也就是说,薄膜晶体管Tr的源极电极及漏极电极7sd已经分别形成在有机半导体层103左端及右端的表面上。薄膜晶体管Tr的活性区域对应于前面提及的源极区域、通道区域和漏极区域。
除此之外,在每个像素a中,在有机半导体层103上形成有具有倒锥形状的结构体104,并且在该结构体104上形成有由与用于制造薄膜晶体管Tr的源极电极及漏极电极7sd的材料相同的材料形成的电极材料层106。也就是说,显示装置1中所使用的薄膜晶体管Tr具有与前面说明的由本发明第一实施例实现的半导体器件相同的配置。
然后,形成有覆盖像素电路的层间绝缘膜105,该像素电路含有上述这种薄膜晶体管Tr和信号保持电容Cs。
所期望的是,层间绝缘膜105由这样的厚膜制成:使得在像素电路与形成于该像素电路上的像素电极11之间不会形成寄生电容,并且所期望的是,将层间绝缘膜105形成得具有平坦表面。
这里,特别地,在层间绝缘膜105上形成有在四个像素a上散布开的多个连接孔105a。在各个连接孔105a的底部,作为多个彼此相邻的像素电路的一部分,如上所述位于四个像素a之间的中心处的四个上侧节点7c分别处于露出状态。也就是说,在一个连接孔105a内部,分别位于四个像素a的四个像素电路之一中的四个上侧节点7c处于露出状态。
较佳的是,将每个连接孔105a的尺寸设为如下范围内的一值:该范围内的值使得能够提供与四个上侧节点7c的充分连接。如果考虑像素开口,则期望提供尽可能小的开口面积。也就是说,期望提供尽可能小的开口形状。例如,在假设像素a具有约170μm见方的布局中,优选以110μm~130μm范围内的开口直径形成每个连接孔105a。
然后,在层间绝缘膜105上的第三层中,以阵列形式形成有像素电极11。在设置于层间绝缘膜105中的连接孔105a的底部处,像素电极11与像素电路中所含的信号保持电容Cs的上侧节点7c在一一对应的基础上进行连接。因此,在一个连接孔105a内部,四个像素电极11的端部处于与上侧节点7c的顶部直接连接的状态。
由于栅极绝缘膜101设置于上侧节点7c与公共线9之间,因此可以保证像素电极11与公共线9之间的绝缘。
应注意的是,如果要将显示装置1用作例如液晶显示装置,则利用在图11的俯视图及图12A和图12B的截面图中均未示出的取向膜来覆盖住像素电极11。
然后,在驱动侧的基板3上的用于形成像素电极11的表面侧上设置有对置基板。应注意的是,对置基板本身没有在图11的俯视图及图12A和图12B的截面图中示出。在对置基板上的与像素电极11相面对的表面上,设有被全部像素a共用的共用电极。
另外,如果要将显示装置1用作例如液晶显示装置,则设有覆盖住共用电极的取向膜。此外,在分别为像素电极11和共用电极提供的两个基板之间,通过取向膜来夹持并保持着诸如聚合物分散型晶体层等液晶层。
另一方面,如果要将显示装置1用作电气泳动型显示装置,则在分别为像素电极11和共用电极而提供的两个基板之间,夹持并保持着微胶囊(microcapsule)。该微胶囊是这样的微胶囊:该微胶囊中到处都散布有在硅离子中的带静电石墨微粒和氧化钛微粒。
本实施例的显示装置1可按如下方式制造出来。
首先,准备在驱动侧的基板3。
作为基板3,可以使用由PES(聚醚砜)制成的塑料基板。
在塑料基板的情况下,可以使用任何其他种类的塑料作为制造基板用材料。其他种类的塑料通常是PEN(聚萘二甲酸乙二醇酯)、PI(聚酰亚胺)、PC(聚碳酸酯)、PAR(聚丙烯酸酯)、PEEK(聚醚醚酮)、PPS(聚苯硫醚)或PET(聚对苯二甲酸乙二醇酯)。
另外,可以使用玻璃箔或金属箔作为基板3。
然后,为了在基板3上形成第一层的各布线的图形,进行图形化处理。上述各布线包括扫描线5、从扫描线5延伸的栅极电极5g(作为薄膜晶体管Tr的栅极电极5g)、公共线9以及从公共线9延伸而得到的下侧节点9c(作为信号保持电容Cs的下侧节点9c)。
通过例如染料涂敷方法,向基板3的上表面涂敷银墨料。然后,在150°C的温度下进行热处理,从而形成由银制成的具有50nm的厚度的导电膜。
接着,通过采用丝网印刷方法,在该导电膜上形成抗蚀剂墨料的图形。
随后,将印刷好的抗蚀剂墨料图形用作掩模,利用银蚀刻液来进行湿式蚀刻处理,以便对导电膜进行图形化处理。结果,形成了第一层的各布线的上述图形。
应注意的是,作为要用作蚀刻掩模的抗蚀剂墨料图形的形成方法,可以采用喷墨法、光刻法或激光绘制法。另外,通过采用喷墨法、丝网印刷法、微接触印刷法或胶版印刷法可进行直接的图形化处理。然而,为了保证上述第一层的各布线的图形与之后作为其他布线和电极的层而形成的上侧层之间的良好绝缘,期望的是形成这样的栅极电极5g:其具有作为另一表面的平坦表面,且具有尽可能小的膜厚度(例如厚度不超过100nm)。
另外,作为用于制备第一层的各布线的材料,可以使用银以外的其他材料。银以外的其他材料的典型示例是诸如金、铂、钯、铜、镍和铝等金属。银以外的其他材料的另一典型示例是导电有机材料。该导电有机材料的典型示例是:聚(3,4-亚乙二氧基噻吩)/聚(4-苯乙烯磺酸)[PEDOT/PSS];和聚苯胺(PANI)。
然后,形成覆盖该第一层各布线的栅极绝缘膜101。
通过例如染料涂敷方法,向第一层各布线涂敷一种称作PVP(聚乙烯苯酚)的交联高分子材料,并在150°C的温度下进行热处理,从而形成栅极绝缘膜101。
由于薄膜晶体管Tr在低电压下工作,因而期望形成这样的栅极绝缘膜,即:具有不大于1μm的厚度且具有平坦表面的膜。
除了上面提及的染料涂敷方法之外,用于形成这种栅极绝缘膜101的方法还有:凹版涂敷法、辊式涂敷法、吻合式涂敷法、刀式涂敷法、狭缝涂敷法、刮刀涂敷法、旋转涂敷方法和喷墨法。
另外,除了上面提及的PVP之外,可用于制造栅极绝缘膜101的材料还有:聚酰亚胺、聚酰胺、聚酯、聚丙烯酸脂、聚乙烯醇、环氧树脂和酚醛树脂。
然后,在将要由有机半导体层103与薄膜晶体管Tr的栅极电极5g一起形成堆叠结构的位置处,将有机半导体层103形成在栅极绝缘膜101上。
之后,在有机半导体层103的中心处,形成由绝缘材料制成的具有倒锥形状的结构体104。
接着,在形成电极材料层之后,对该电极材料层进行图形化处理。结果,在结构体104上形成了电极材料层106。另外,作为第二层的各布线,还形成了信号线7、薄膜晶体管Tr的源极电极及漏极电极7sd和信号保持电容Cs的上侧节点7c的图形。
这些组件(即,有机半导体层103、结构体104、电极材料层106和第二层的各布线)中的每一者都可通过与上述第一实施例的半导体器件的制造方法相同的制造方法来形成。
然后,形成覆盖住有机半导体层103、结构体104、电极材料层106和第二层的各布线的层间绝缘膜105。
通过采用例如丝网印刷法来进行图形化处理,从而按照具有预先设计的连接孔105a的形状形成层间绝缘膜105。如图11的俯视图所示,如果假定150dpi的像素且该像素具有170μm见方,首先,利用具有150μm见方的乳剂图形的丝网版(screen version)来印制由聚酰亚胺制成的树脂浆料。此时,该树脂浆料以乳剂图形覆盖住位于四个像素a之间的中心处的上侧节点7c的方式而被印制。
接着,在120°C的温度下对该树脂浆料进行烧结处理。
结果,在印刷过程中形成了具有在四个像素a上散布开的连接孔105a的层间绝缘膜105,另外,位于四个像素a中心处的上侧节点7c在连接孔105a的底部暴露出来。
应注意的是,如果乳剂图形具有150μm见方,所印制的树脂浆料的粘度在烧结时就会减小,结果就会使乳剂图形在基板3上的下垂。因此,将连接孔105a形成为其开口直径被减小到110μm~130μm见方范围内的图形。
另外,如果在印刷过程中使用诸如网孔数为640或840等的高精确度丝网时,就能够保证重复印刷过程的可靠性,除此之外,还能够减小乳剂图形的尺寸。因而,能够形成具有约100μm见方的开口直径的连接孔105a,并能制造出用作200dpi以上高清晰度显示装置1的驱动基板的显示底板。
作为在印刷过程中使用的树脂浆料,除了可以使用上述材料外,还可以使用环氧树脂、聚酯树脂、苯酚树脂、聚氨酯树脂、丙烯酸树脂或其他种类的树脂。
然而,在具有底栅结构的薄膜晶体管Tr的情形下,层间绝缘膜105形成在有机半导体层103上。因此,期望的是,选择这样的树脂材料:该树脂材料不会使薄膜晶体管Tr的特性由于该树脂浆料中所包含的溶剂或者由于对该树脂材料进行的热处理而发生劣化。
应注意的是,在形成层间绝缘膜105时所采用的方法不一定是丝网印刷法。也就是说,也可采用丝网印刷法以外的其他方法来形成层间绝缘膜105。丝网印刷法以外的其他方法的典型示例是上面提及的喷墨法和分配器法。
然后,在层间绝缘膜105上,按如下方式形成像素电极11的图形:各像素电极11在连接孔105的底部处与各信号保持电容Cs的上侧节点7c独立连接。
根据利用例如导电浆料的丝网印刷法,进行图形形成工艺以形成像素电极11。作为导电浆料,例如可以使用银浆,例如由Fujikura Kasei公司制造的银浆(商品名称为XA-9024的银浆)。在实施丝网印刷过程之后,在150°C下进行热处理。应注意的是,在此情况下,通过进行图形化处理在连接孔105a的内部形成像素电极11。因此,连接孔105a极少会被像素电极11封住。结果,由于有空气留在连接孔105a内部,因而在加热硬化处理之后能够避免与像素电路的不良连接。对于详细内容,建议读者参考日本专利特许公报第2001-274547号。
作为用于形成像素电极11的导电浆料,可以使用银浆以外的其他浆料。银浆以外的其他浆料的典型示例是金浆、铂浆、钯浆、铜浆、镍浆和通过将金、铂、钯、铜和/或镍进行混合而得到的合金材料的浆料。
另外,作为用于形成像素电极11的方法,还可以采用丝网印刷法以外的其他方法。例如,可以在通过采用喷墨法、丝网印刷法、微接触印刷法或胶版印刷法而实施的直接图形化处理过程中形成像素电极11。
除此之外,作为在制造像素电极11时所使用的材料,可根据在形成像素电极11时所采用的方法来选择金属或导电有机材料。导电有机材料的典型示例是聚(3,4-亚乙二氧基噻吩)/聚(4-苯乙烯磺酸)[PEDOT/PSS]和聚苯胺(PANI)。
然后,如果要将显示装置1用作液晶显示装置,则形成覆盖住像素电极11的取向膜以完成驱动基板的形成过程。接着,将液晶层形成得被夹持于并被保持在驱动基板与驱动基板对置基板之间,由此完成显示装置1的形成过程。驱动基板对置基板作为覆盖住共用电极的取向膜而被形成在该共用电极上。
另一方面,如果要将显示装置1用作电气泳动型显示装置,则在两个基板(即,分别是为了形成像素电极11而提供的驱动基板和为了形成共用电极而提供的驱动基板对置基板)之间夹持或保持有微胶囊,由此完成显示装置1的形成过程。
在通过作为本发明实施例的上述实施例而实现的显示装置1中,作为薄膜晶体管Tr的有机TFT具有与本发明第一实施例的半导体器件中所使用的TFT的结构相同的结构。因此,能够以源极电极及漏极电极7sd的内端位置与结构体104的相应外缘位置对准的方式来形成源极电极及漏极电极7sd。
结果,薄膜晶体管Tr的通道长度Lch与结构体104的图形化分辨率PR一致,因此,不再需要增大设计余量。
另外,即使在已经形成结构体104之后基板3发生膨胀并且/或者出现了其他现象,也能够以源极电极及漏极电极7sd的内端位置与结构体104的相应外缘位置自对准的方式来形成源极电极及漏极电极7sd。
因此,能够以高精度将显示装置1中所使用的薄膜晶体管Tr形成得具有预定的通道长度Lch。因此,能够提高显示装置1的性能并能增大显示装置1中所使用的薄膜晶体管Tr的产率。
另外,能够减小设计余量,并因而能够使像素小型化,所以可增大在显示装置1中所使用的像素a的数量。
如上所述,在上述的用于实施由本发明提供的显示装置1的实施例中,作为薄膜晶体管Tr的有机TFT与本发明第一实施例的半导体器件中所使用的TFT具有相同的结构。
在本发明提供的显示装置1中,可以采用与本发明第一~第六实施例任一者中的半导体器件相同的结构、或者与某些实施例的变形例中的半导体器件相同的结构。作为另一种候选方案,可将本发明提供的显示装置1设计成任何其他配置,只要该其他配置可以使用落入本发明半导体器件范围内的半导体器件即可。
另外,本发明提供的显示装置1的范围不限于作为显示装置1的实施例的配置而在图10~图12B中示出的那些配置。也就是说,本发明提供的显示装置1可被实现为任何其他显示装置,只要该其他显示装置包括用作上述薄膜晶体管Tr的有机TFT即可。例如,图10~图12B中所示的实施例实现了这样的显示装置1:在该显示装置1中,将本发明提供的半导体器件应用到该显示装置1中所使用的电路上,且该显示装置1通过采用有源矩阵技术而被驱动。然而应该注意的是,本发明也可适用于与该显示装置1不同的显示装置。
除此之外,本发明提供的半导体器件不仅可用在显示装置中,还可用在诸如传感器和RFID(射频识别)标签应用等用途的集成电路中。
本领域技术人员应当理解,依据设计要求和其它因素,可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。
Claims (9)
1.一种半导体器件,其含有薄膜晶体管,所述半导体器件包括:
所述薄膜晶体管的栅极电极;
栅极绝缘膜,它形成得覆盖着所述栅极电极;
有机半导体层,它形成在所述栅极绝缘膜上,作为含有所述薄膜晶体管的源极区域、通道区域和漏极区域的层;
结构体,它形成在所述有机半导体层上;
源极电极,它起始于所述栅极绝缘膜的某一端上表面,并终止于在所述结构体外侧的位置处的作为所述有机半导体层的某一端上表面的上表面;
漏极电极,它起始于所述栅极绝缘膜的另一端上表面,并终止于在所述结构体外侧的位置处的作为所述有机半导体层的另一端上表面的上表面;以及
电极材料层,它形成在所述结构体上,并由与所述源极电极及所述漏极电极相同的材料制成;
其中,所述结构体具有倒悬形状,所述倒悬形状具有在所述有机半导体层侧的表面和在所述电极材料层侧的表面;并且
在所述有机半导体层侧的所述表面的面积小于在所述电极材料层侧的所述表面的面积。
2.如权利要求1所述的半导体器件,其中,所述结构体具有倒锥形式的倒悬形状,所述倒锥形式具有倾斜的侧壁面。
3.如权利要求1所述的半导体器件,其中,
所述结构体具有被形成为堆叠结构的倒悬形状,所述堆叠结构具有包括下层和上层的多个层;并且
所述下层的侧壁所处的侧边位置比所述上层的侧壁所处的侧边位置更靠内。
4.如权利要求3所述的半导体器件,其中,用于形成所述结构体的所述堆叠结构的所述多个层中的每一层都由绝缘材料制成。
5.如权利要求3所述的半导体器件,其中,在用于形成所述结构体的所述堆叠结构的所述多个层中,所述下层由金属或半导体制成,而所述上层由绝缘层制成。
6.如权利要求5所述的半导体器件,其中,在所述有机半导体层与所述结构体的所述下层之间形成有绝缘膜。
7.如权利要求6所述的半导体器件,其中,所述源极电极和所述漏极电极延伸至所述绝缘膜的端部上表面。
8.如权利要求1所述的半导体器件,其中,所述有机半导体层整个地被所述结构体、所述源极电极和所述漏极电极覆盖着。
9.一种显示装置,其包括:含有薄膜晶体管的半导体器件、含有所述半导体器件的底板、以及用于显示图像的显示面板,
其中,所述半导体器件具体使用了如下构成部分:
所述薄膜晶体管的栅极电极;
栅极绝缘膜,它形成得覆盖着所述栅极电极;
有机半导体层,它形成在所述栅极绝缘膜上,作为含有所述薄膜晶体管的源极区域、通道区域和漏极区域的层;
结构体,它形成在所述有机半导体层上;
源极电极,它起始于所述栅极绝缘膜的某一端上表面,并终止于在所述结构体外侧的位置处的作为所述有机半导体层的某一端上表面的上表面;
漏极电极,它起始于所述栅极绝缘膜的另一端上表面,并终止于在所述结构体外侧的位置处的作为所述有机半导体层的另一端上表面的上表面;以及
电极材料层,它形成在所述结构体上,并由与所述源极电极及所述漏极电极相同的材料制成,
其中,所述结构体具有倒悬形状,所述倒悬形状具有在所述有机半导体层侧的表面和在所述电极材料层侧的表面;并且
在所述有机半导体层侧的所述表面的面积小于在所述电极材料层侧的所述表面的面积。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009-254088 | 2009-11-05 | ||
JP2009254088A JP2011100831A (ja) | 2009-11-05 | 2009-11-05 | 半導体装置及び半導体装置を用いた表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102097589A CN102097589A (zh) | 2011-06-15 |
CN102097589B true CN102097589B (zh) | 2013-06-19 |
Family
ID=43924432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105248626A Expired - Fee Related CN102097589B (zh) | 2009-11-05 | 2010-10-29 | 半导体器件及使用该半导体器件的显示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8258514B2 (zh) |
JP (1) | JP2011100831A (zh) |
CN (1) | CN102097589B (zh) |
TW (1) | TWI453918B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI423492B (zh) * | 2010-12-03 | 2014-01-11 | Univ Nat Taiwan Science Tech | 有機薄膜電晶體及其製造方法 |
CN102646631B (zh) * | 2011-10-28 | 2015-03-11 | 京东方科技集团股份有限公司 | Tft阵列基板的制造方法、tft阵列基板和液晶显示器 |
TWI548002B (zh) * | 2014-09-04 | 2016-09-01 | 國立臺灣科技大學 | 上接觸式有機薄膜電晶體兼具緩衝層的製造方法 |
CN105206678A (zh) | 2015-10-29 | 2015-12-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制作方法 |
CN105655257A (zh) * | 2016-01-13 | 2016-06-08 | 深圳市华星光电技术有限公司 | 薄膜晶体管结构的制造方法 |
TWI613496B (zh) * | 2017-05-08 | 2018-02-01 | 友達光電股份有限公司 | 薄膜電晶體及其形成方法與應用其之畫素結構 |
CN107785382A (zh) * | 2017-12-05 | 2018-03-09 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制作方法及显示装置的制作方法 |
US20220093650A1 (en) * | 2019-02-04 | 2022-03-24 | Sharp Kabushiki Kaisha | Display device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1679171A (zh) * | 2002-08-30 | 2005-10-05 | 夏普株式会社 | Tft阵列基板、液晶显示器件、tft阵列基板和液晶显示器件的制造方法以及电子装置 |
CN1776922A (zh) * | 2004-11-19 | 2006-05-24 | 株式会社日立制作所 | 场效应晶体管的制造方法以及用该方法制造的场效应晶体管 |
CN1886770A (zh) * | 2003-11-28 | 2006-12-27 | 日本瑞翁株式会社 | 薄膜晶体管集成电路装置、有源矩阵显示装置及其制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI224806B (en) * | 2000-05-12 | 2004-12-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
JP4293467B2 (ja) | 2006-09-28 | 2009-07-08 | 国立大学法人京都大学 | 有機材料装置の製造方法 |
JP5116277B2 (ja) * | 2006-09-29 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
JP2009224542A (ja) * | 2008-03-17 | 2009-10-01 | Sony Corp | 半導体装置および表示装置 |
-
2009
- 2009-11-05 JP JP2009254088A patent/JP2011100831A/ja active Pending
-
2010
- 2010-10-07 TW TW099134259A patent/TWI453918B/zh not_active IP Right Cessation
- 2010-10-28 US US12/913,912 patent/US8258514B2/en not_active Expired - Fee Related
- 2010-10-29 CN CN2010105248626A patent/CN102097589B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1679171A (zh) * | 2002-08-30 | 2005-10-05 | 夏普株式会社 | Tft阵列基板、液晶显示器件、tft阵列基板和液晶显示器件的制造方法以及电子装置 |
CN1886770A (zh) * | 2003-11-28 | 2006-12-27 | 日本瑞翁株式会社 | 薄膜晶体管集成电路装置、有源矩阵显示装置及其制造方法 |
CN1776922A (zh) * | 2004-11-19 | 2006-05-24 | 株式会社日立制作所 | 场效应晶体管的制造方法以及用该方法制造的场效应晶体管 |
Non-Patent Citations (1)
Title |
---|
JP特开2009-224542A 2009.10.01 |
Also Published As
Publication number | Publication date |
---|---|
CN102097589A (zh) | 2011-06-15 |
US8258514B2 (en) | 2012-09-04 |
US20110101358A1 (en) | 2011-05-05 |
TWI453918B (zh) | 2014-09-21 |
JP2011100831A (ja) | 2011-05-19 |
TW201123459A (en) | 2011-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102097589B (zh) | 半导体器件及使用该半导体器件的显示装置 | |
CN100472793C (zh) | 电路制作方法 | |
US8598570B2 (en) | Organic transistor array, display device and method of fabricating display device | |
US8097488B2 (en) | Method for forming pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display | |
JP2008042043A (ja) | 表示装置 | |
CN103650150A (zh) | 薄膜晶体管、显示面板以及薄膜晶体管的制造方法 | |
CN101971348B (zh) | 半导体器件和显示装置 | |
JP2009015098A (ja) | 表示装置および表示装置の製造方法 | |
US8642364B2 (en) | Thin film transistor structure, method of manufacturing the same, and electronic device | |
TW201417246A (zh) | 薄膜電晶體及其製造方法、影像顯示裝置 | |
JP2010212587A (ja) | 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、有機薄膜トランジスタアレイ及び表示装置 | |
US20150236083A1 (en) | Thin film transistor array | |
CN102376892A (zh) | 半导体装置、显示装置和电子设备 | |
JP2007193267A (ja) | 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ | |
US9735381B2 (en) | Thin film transistor array and manufacturing method of the same | |
EP3282488A1 (en) | Thin-film transistor array formation substrate, image display device substrate, and thin-film transistor array formation substrate manufacturing method | |
TWI655678B (zh) | Thin film transistor array and image display device | |
JP6123413B2 (ja) | 薄膜トランジスタアレイおよび画像表示装置 | |
JP6627437B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
JP6390122B2 (ja) | 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置 | |
JP2018182114A (ja) | 薄膜トランジスタアレイ、その製造方法、及び画像表示装置 | |
JP2017203880A (ja) | 薄膜トランジスタアレイ、表示装置及び薄膜トランジスタアレイの製造方法 | |
JP2015195280A (ja) | 薄膜トランジスタアレイ、その製造方法および画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130619 Termination date: 20151029 |
|
EXPY | Termination of patent right or utility model |