CN1679171A - Tft阵列基板、液晶显示器件、tft阵列基板和液晶显示器件的制造方法以及电子装置 - Google Patents

Tft阵列基板、液晶显示器件、tft阵列基板和液晶显示器件的制造方法以及电子装置 Download PDF

Info

Publication number
CN1679171A
CN1679171A CNA038205475A CN03820547A CN1679171A CN 1679171 A CN1679171 A CN 1679171A CN A038205475 A CNA038205475 A CN A038205475A CN 03820547 A CN03820547 A CN 03820547A CN 1679171 A CN1679171 A CN 1679171A
Authority
CN
China
Prior art keywords
semiconductor layer
array substrate
tft array
drop
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038205475A
Other languages
English (en)
Other versions
CN100477272C (zh
Inventor
藤井晓义
中林敬哉
越智久维
原猛
斋藤裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1679171A publication Critical patent/CN1679171A/zh
Application granted granted Critical
Publication of CN100477272C publication Critical patent/CN100477272C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种TFT阵列基板包括薄膜晶体管部件，其中栅极形成在基板上，半导体层经栅极绝缘层形成在栅极上。这种TFT阵列基板的半导体层具有通过滴落液滴形成的形状。因而，可以通过滴落液滴直接形成半导体层或用于形成半导体层的抗蚀剂层。由此，本发明允许使用喷墨法，因而减少了制造工艺的成本和数量。

Description

TFT阵列基板、液晶显示器件、TFT阵列基板和 液晶显示器件的制造方法以及电子装置
技术领域
本发明涉及一种TFT阵列基板；液晶显示器件；TFT阵列基板和液晶显示器件的制造方法；以及电子装置。
背景技术
常规情况下，对于包括TFT(薄膜晶体管)的液晶显示器件，通过一系列制造步骤来制造TFT阵列基板，如图28所示。更具体地说，常规TFT阵列基板的制造方法是通过如下步骤进行的：淀积用于栅极线的材料；形成栅极线；淀积栅极绝缘层和淀积半导体层；形成半导体层；淀积用于源极线和漏极线的材料；形成源极线和漏极线；处理沟道部分，其中沟道部分位于半导体层上的源极和漏极之间；形成钝化膜；处理钝化膜；淀积像素电极；以及形成像素电极(101到111)。
在这些步骤当中，包括光刻和刻蚀的栅极线形成步骤102、半导体层形成步骤104、源极线/漏极线形成步骤106、钝化膜处理步骤109和像素电极形成步骤111是利用掩模进行的。更具体地说，这些步骤采用光刻和刻蚀，以便处理通过前面的步骤即栅极线淀积步骤101、栅极绝缘层/半导体层淀积步骤103、源极/漏极线淀积步骤105、钝化膜形成步骤108以及像素电极淀积步骤110形成的膜。
同时，近年来还有人提出一种不采用光刻而利用喷墨法形成布线的技术。在这种技术中，基板在将要形成布线的表面中设有两个区域，这两个区域分别具有相对于布线的液体材料的亲合性和非亲合性；并且通过喷墨法将布线材料的液体滴到亲合区域上，由此形成布线。下面将相对于包括液体布线材料的一般液体具有亲合性和非亲合性的区域分别称为亲液区和疏液区；并将相对于水液体亲合性和非亲合性的区域分别称为亲水区和疏水区。这种技术在文献1(日本特许公开专利申请Tokukaihei11-204529/1999(在1999年7月30日公布))中公开了。
此外，在文献2(日本特许公开专利申请Tokukai 2000-353594/2000(在2000年12月19日公布))中公开了一种采用喷墨法的另一种布线形成技术。在这种方法中，布线形成区在各个端部设有堤，以便保持布线材料在该区域内。在这种技术中，堤的上部是疏液区，而布线形成区是亲液区。
此外，在文献3(SID 01 DIGEST 2001，第40-43页，6.1：Invited Paper：All-Polymer Thin Film Transistors Fabricated by High-Resolution InkjetPrinting(by Takeo Kawase and other writers)中公开了一种采用喷墨法的另一种布线形成技术，其中TFT只是通过有机材料形成的。
如上所述，包括光刻的TFT阵列基板的常规制造方法至少在下列五个步骤中采用掩模：栅极线形成步骤102、半导体层形成步骤104、源极/漏极线形成步骤106、钝化膜处理步骤109以及像素电极形成步骤111。此外，常规方法在各个淀积步骤中以及在淀积之后的各个处理步骤(形成和处理步骤)中采用真空设备。相应地，为了满足近年来对较大液晶显示器件的市场需求，由于通过这种方式相对于大尺寸基板形成TFT，因此常规方法消耗了巨大的成本。
另外，较大基板的需求导致抗蚀剂或布线材料的较大消耗。同时，由于还没有实现这些材料的有效再利用方法，因此在用于形成布线等的处理步骤中使用的材料(如抗蚀剂)通过刻蚀或除去方法被除去和丢弃。因而，随着较大基板的需求，用于丢弃的工作和成本日益增长，而且由于丢弃材料造成环境负担。如上所述，主要包括光刻的TFT阵列基板的常规制造方法需要更多的制造步骤和更多的成本。
另一方面，如在前面的文献中公开的，采用喷墨法的TFT阵列基板的制造方法需要较少量的掩模。因此，需要研制一种喷墨法作为实现减少制造步骤和成本的技术。
发明内容
根据本发明的TFT阵列基板包括：薄膜晶体管部分，其中在基板上形成栅极，并且经栅极绝缘层在栅极上形成半导体层，该半导体层具有通过滴下液滴形成的形状。
利用这种设置，由于半导体层具有滴下的液滴形状(例如，基本上圆形形状，或者由多个重叠圆形构成的形状)，因此可以采用喷墨法通过滴下半导体材料的液滴来形成半导体层。或者，可以采用如下方式形成半导体层，使得通过利用喷墨法向半导体膜上滴下抗蚀剂材料的液滴来形成抗蚀剂层，并且该抗蚀剂层用作用于处理半导体膜的掩模。此外，抗蚀剂材料也可以是导电材料，并且可以通过利用喷墨法滴下导电材料的液滴而形成导体形成层，由此用作用于形成半导体层的掩模。
利用这种方法，可以不采用用于形成半导体层的掩模而制造TFT阵列基板。相应地，减少了制造中所需的掩模量，由此减少了制造工艺。此外，制造需要较少的采用掩模的光刻工艺，由此减少了用于光刻的设备费用。为此，可以减少制造时间和成本。
应该指出的是，除了前述喷墨法之外，还可以利用通过滴下液滴能直接形成半导体层、抗蚀剂层或导体形成层的任何方法来进行半导体材料、抗蚀剂材料或导电材料的液滴的滴落。
根据本发明的TFT阵列基板的制造方法包括如下步骤：(a)在基板上形成栅极；(b)在栅极上形成栅极绝缘层；(c)在栅极绝缘层上淀积半导体膜；(d)通过在半导体膜上滴落抗蚀剂材料的液滴，形成具有液滴形状的抗蚀剂层；和(e)在对应抗蚀剂层的形状处理半导体膜之后，除去抗蚀剂层，以便制造薄膜晶体管部分的半导体层。
通过这种方式，通过滴落抗蚀剂材料的液滴在淀积的半导体膜上形成抗蚀剂层，并通过采用具有液滴形状(通常为圆形)的这个抗蚀剂层作为掩模来形成半导体层。
通过这种方法，可以不用用于形成半导体层的掩模来制造TFT阵列基板。因而，减少了制造中所需的掩模数量，由此减少了制造工艺。此外，制造需要较少的采用掩模的光刻工艺，由此减少了用于光刻的设备费用。为此，可以减少制造的时间和成本。
应该指出的是，除了前述喷墨方法之外，还可以利用通过滴落液滴能直接形成抗蚀剂层的任何方法来进行抗蚀剂材料的液滴的滴落。
根据本发明的TFT阵列基板的制造方法包括以下步骤：(a)在基板上形成具有分支电极的栅极；(b)在栅极上形成栅极绝缘层；和(c)通过在分支电极上滴落抗半导体材料的液滴，形成具有液滴形状的半导体层，作为薄膜晶体管部分的半导体层。
在这种方式中，只通过在分支电极的栅极绝缘层上滴落半导体材料的液滴，就可以形成液滴形状(一般为圆形)的半导体层。
利用这种方法，可以不用用于形成半导体层的掩模来制造TFT阵列基板。因而，减少了制造中所需的掩模数量，由此减少了制造工艺。此外，制造需要较少的采用掩模的光刻工艺，由此减少了用于光刻的设备费用。为此，可以减少制造的时间和成本，并有效地利用了材料。
应该指出的是，除了前述喷墨方法之外，还可以利用通过滴落液滴能直接形成半导体层的任何方法来进行半导体材料的液滴的滴落。
根据本发明的TFT阵列基板的制造方法包括如下步骤：(a)在基板上形成栅极；(b)在栅极上形成栅极绝缘层；(c)在栅极绝缘层上形成薄膜晶体管部分的半导体层；(d)在步骤(c)之后，通过在基板上滴落电极材料的液滴，形成要形成源极的第一区和要至少形成像素电极的第二区；和(e)在进行步骤(d)之后，通过在基板上滴落电极材料的液滴，在第一和第二区中形成源极、漏极和像素电极。
在这种方式中，在用于电极形成步骤的预处理的一个工艺中形成通过滴落电极材料的液滴来形成源极的第一区和通过滴落电极材料的液滴来至少形成像素电极的第二区。因此，与在不同步骤中分开形成第一区和第二区的情况相比，可以减少制造工艺和成本。
根据本发明的液晶显示器的制造方法包括前述的TFT阵列基板的制造方法之一。因此，可以至少减少用于制造液晶显示器件的制造工艺，由此降低了成本。
根据本发明的TFT阵列基板包括：薄膜晶体管部分，其中栅极形成在基板上，半导体层和导体层经栅极绝缘层形成在栅极上，其中：导体层形成得与半导体层以及薄膜晶体管部分的源极和漏极之一接触，并具有通过滴落液滴形成的部分，导体层和半导体层在通过滴落液滴形成的部分中具有基本相同的形状。
在这种设置中，通过滴落导电材料的液滴在淀积的半导体膜上形成导体形成层，并且通过采用具有液滴形状(一般为圆形)的这个导体形成层来形成半导体层。然后处理导体形成层使其完全作为导体层。这个导体形成层用作用于形成半导体层的掩模，但是不需要除去，这与抗蚀剂层不一样；因此，可以省略去除工艺。在这种设置中，可以通过例如喷墨法或者通过能形成具有用于薄膜晶体管部分的半导体层的合适尺寸的液滴的任何方法向半导体层上滴落导电材料的液滴。
利用TFT阵列基板的这种设置，可以不用掩模来形成半导体层；因此减少了所需的掩模数量。此外，与抗蚀剂层不一样，不需要除去导体形成层，因此可以省略去除工艺，由此大大减少了制造工艺。此外，可以利用较少数量的采用掩膜的光刻工艺来进行制造，由此减少了用于光刻的设备费用。而且，还可以减少化学物质如显影剂或除去剂的所需量以及抗蚀剂材料灯的浪费量。由此，可以减少制造时间和成本。
此外，导体层可以由Mo、W、Ag、Cr、Ta、Ti、主要含有Mo、W、Ag、Cr、Ta、Ti之一的金属材料或者氧化铟锡构成。
这里，主要含有Mo、W、Ag、Cr、Ta、Ti之一的金属材料可以是合金材料，或者可以是含有非金属元素如N、O或C的材料。由于这些材料向半导体层的扩散量很小，因此这里所示的导体层的这些材料例子用作防扩散层。
更具体地说，利用前述设置，设置在导体层和源极或漏极之间的导体层用作防扩散层，用于实际上防止构成源极或漏极的组成元素扩散。此外，作为导体层的在先状态的导体形成层也作为防扩散层。这里，实际防止扩散指的是即使在热处理之后材料的扩散量也很小的效果，即热处理对向半导体层的扩散有很少的实际影响。
利用这种设置，与在半导体层之后按照从玻璃基板的顺序形成防扩散层的常规方法相比，例如源极和漏极分别由防扩散层和低电阻层构成的方法，可以大大减少制造工艺。
近年来，对较大TFT阵列基板的需求要求源极或漏极的更多的低电阻，因此源极或漏极通常由Al、Cu等构成，当该材料直接与半导体层接触时，这些金属可能扩散到半导体层中。本发明的前述结构可以应付这种情况。因此，本发明的结构具有用于构成源极或漏极的更宽的选择范围，同时几乎不增加制造工艺的数量。
在具有前述结构的根据本发明的TFT阵列基板中，通过利用前述方法构成导体层，作为导体层的在先状态的导体形成层可以作为用于形成半导体层的构图掩模来工作，而且还用作防止向半导体层中扩散的防扩散层。此外，由导体形成层形成的导体层也具有防扩散层。因而，当源极等由如Al、Cu等材料构成时，其中这些材料趋于扩散到半导体层中，可以大大减少制造工艺，由此提高了TFT阵列基板的生产率。
源极和漏极优选由Al或主要含有Al的金属材料构成。
这里，主要含有Al的金属材料可以是Al合金材料，如Al-Ti或者Al-Nd，或者可以是含有非金属元素如N、O或C的材料。
本发明的导体形成层通过采用源极和漏极的图形的部分刻蚀而被分割成导电层。需要这种工艺来电分割TFT的源极和漏极。
利用前述设置，可以对导体形成层进行湿刻蚀，同时几乎不损伤源极和漏极的区域。
这种湿刻蚀采用Al或主要含有Al的金属材料的特性，它们不可能被氧化性酸如硝酸损坏。
这里，导体形成层优选由Ag、Mo、W或主要含有Ag、Mo、W的合金构成，这些材料可被氧化性酸如硝酸可溶解的。利用这种设置，可以利用氧化性酸如具有所需选择率的硝酸对导体形成层进行湿刻蚀，由此获得导体形成层，同时几乎不损伤由Al或主要含有Al的金属材料构成的源极等。
具有前述结构的根据本发明的TFT阵列基板包括由Al或主要含有Al的金属材料构成的低电阻源极等。因此TFT阵列基板可以与近来大尺寸TFT阵列基板相容。
根据本发明的TFT阵列基板特别有用，因为它具有具备两个特性的前述结构：低电阻和能刻蚀导体形成层以制造具有所希望的选择性的导体层的制造工艺的适当性。
应该指出的是，除了前述喷墨法之外，还可以通过能通过滴落液滴直接形成导体形成层的任何方法来进行导电材料的液滴的滴落。
此外，根据本发明的液晶显示器件包括前述TFT阵列基板。因而，液晶显示器件的制造需要较少的TFT阵列基板的制造步骤，由此减少了制造的时间和成本。
这种TFT阵列基板可以例如通过如下方法来制造。
根据本发明的TFT阵列基板的制造方法包括以下步骤：(a)在基板上形成栅极；(b)在栅极上形成栅极绝缘层；(c)在栅极绝缘层上淀积半导体膜；(d)通过在半导体膜上滴落导电材料的液滴形成具有液滴形状的导体形成层；和(e)通过对应导体形成层的形状处理半导体膜，形成薄膜晶体管部分的半导体层。
在这种设置中，通过滴下导电材料的液滴在淀积的半导体膜上形成导体形成层，并且通过采用具有液滴形状(一般为圆形)的这个导体形成层作掩模，形成半导体层。与抗蚀剂层不一样，不需要除去这个导体形成层，可以省略去除工艺。
利用TFT阵列基板的这种设置，可以不用掩模而形成半导体层；因此减少了所需的掩模数量，由此减少制造工艺。此外，可以利用少量的采用掩模的光刻工艺来进行制造，由此减少了用于光刻的设备费用。此外，还可以减少如显影剂或除去剂等化学物质的所需量以及抗蚀剂材料等的浪费量。由此，可以减少制造时间和成本。
应该指出的是，除了前述喷墨法之外，还可以利用通过滴落液滴能直接形成导体形成层的任何方法来进行导电材料的液滴的滴落。
此外，导体层可以由Mo、W、Ag、Cr、Ta、Ti、主要含有Mo、W、Ag、Cr、Ta、Ti之一的金属材料或者氧化铟锡构成。
此外，源极和漏极可以由Al或主要含有Al的金属材料构成。
根据本发明的液晶显示器件的制造方法包括前述的TFT阵列基板的制造方法之一。因此，可以至少减少用于制造液晶显示器件的制造工艺。
此外，本发明的TFT阵列基板与各种电子装置以及液晶显示器件相容。各种电子装置可以是此阿勇TFT阵列基板的一些不同类型的电子装置；例如，显示器件，如有机EL面板或无机EL面板；或者两维图像输入装置，如指纹传感器或X射线成像装置。
本发明的附加目的、特征和强度通过下面的说明将更明显。此外，本发明的优点将从下面参照附图的说明中容易看出。
附图说明
图1(a)是表示根据本发明一个实施例的在液晶显示器件中的TFT阵列基板的像素的示意结构的平面图。
图1(b)是沿着图1(a)的线A-A截取的剖面图。
图2是表示根据本发明一个实施例的采用喷墨法的图形形成设备的示意透视图，并用于制造液晶显示器件。
图3是表示图1中所示的TFT阵列基板的制造步骤的流程图。
图4(a)是用于解释图3中所示的栅极线预处理步骤的TFT阵列基板的平面图。
图4(b)是用于解释图3中所示的栅极线施加/形成步骤的TFT阵列基板的平面图。
图4(c)是沿着图4(b)的线B-B截取的剖面图。
图5(a)-5(c)是对应沿着图4(b)的线B-B截取的部分的剖面图，图5(a)表示栅极绝缘层/半导体层淀积步骤，图5(b)表示如何在图3所示的半导体层形成步骤中在半导体层上形成热固树脂，图5(c)表示在同一步骤中的a-Si形成层和n+形成层的刻蚀工艺，图5(d)是沿着图5(e)的线C-C截取的剖面图，表示在同一步骤中的抗蚀剂去除工艺，图5(e)是表示在半导体层形成步骤之后的TFT阵列基板的平面图。
图6(a)是用于解释图3中所示的源极/漏极线预处理步骤的TFT阵列基板的平面图。
图6(b)是用于解释源极/漏极线施加/形成步骤的TFT阵列基板的平面图。
图6(c)是沿着图6(b)的线D-D截取的剖面图。
图7是表示图1(a)中所示的TFT阵列基板中的TFT部件的平面图。
图8(a)和8(b)是对应沿着图6(b)的线D-D截取的部分的剖面图，图8(a)表示图3中所示的沟道部分处理步骤中的布线导轨的去除工艺，图8(b)表示同一步骤中的n+层的氧化处理。
图9(a)是用于解释图3中所示的钝化膜形成步骤和钝化膜处理步骤的TFT阵列基板的平面图。
图9(b)是沿着图9(a)的线E-E截取的剖面图。
图10(a)是用于解释图3中所示的像素电极形成步骤的TFT阵列基板的平面图。
图10(b)是沿着图10(a)的线F-F截取的剖面图。
图11(a)和11(b)是表示图1(a)中所示的TFT部件中产生的漏电流的原理的示意图，图11(a)是表示具有穿透半导体图形的栅极的TFT部件的平面图，图11(b)是沿着图11(a)的线G-G截取的剖面图。
图12(a)是与图11(a)的结构相反栅极不穿透半导体图形的TFT部件的平面图，用于表示产生漏电流的机理。
图12(b)是沿着图12(a)的线H-H截取的剖面图。
图13是表示在a-Si层相对于栅极不平衡时图1(a)中所示的TFT部件的平面图。
图14(a)是用于解释除了下部光阻挡膜之外还具有上部光阻挡膜的TFT阵列基板的制造方法的垂直剖面图，表示在完成沟道部分的部分氧化处理时TFT阵列基板的状态。
图14(b)是表示用于形成上部光阻挡膜的步骤的TFT阵列基板的垂直剖面图。
图14(c)是沿着图14(d)的线M-M截取的剖面图。
图14(d)是表示完成像素电极的形成的状态的TFT阵列基板的平面图。
图15(a)是表示根据本发明另一实施例的液晶显示器件中的TFT阵列基板的像素的示意结构的平面图。
图15(b)是沿着图15(a)的线I-I截取的剖面图。
图16是表示图15(a)和15(b)中所示的TFT阵列基板的制造步骤的流程图。
图17是用于解释图16中所示的源极和漏极/像素电极预处理步骤的TFT阵列基板的平面图。
图18(a)是用于解释图16中所示的源基线施加/形成步骤的TFT这列基板的平面图。
图18(b)是沿着图18(a)的线J-J截取的剖面图。
图19(a)是用于解释图16中所示的漏极/像素电极施加/形成步骤的脾平面图。
图19(b)是沿着图19(a)截取的剖面图。
图20(a)和20(b)是对应沿着图19(a)的线K-K截取的部分的剖面图，图20(a)表示图16中所示的沟道部分处理步骤中的布线导轨的去除工艺，图20(b)表示同一步骤中的n+层的氧化处理。
图21是对应沿着图19(a)的线K-K截取的部分的剖面图，用于解释图16中所示的钝化膜形成步骤。
图22(a)是表示根据本发明另一实施例的TFT阵列基板的剖面图，并表示在设有半导体层之前的TFT阵列基板的状态。
图22(b)是沿着图22(c)的线L-L截取的剖面图，表示设有半导体层的TFT阵列基板。
图22(c)是表示设有半导体层的TFT阵列基板的平面图。
图23是表示根据本发明再一实施例的液晶显示器件中的TFT阵列基板的像素的示意结构的平面图。
图24是表示作为从图2所示的图形形成设备滴下的液滴的形状的例子的具有基本上圆形形状的液滴的示意图。
图25(a)是表示作为图24所示的液滴的形状的例子的具有通过从圆形变形形成的基本上圆形形状的液滴的示意图。
图25(b)是表示具有凹部的形状的示意图。
图25(c)是表示部分地包括凸部的形状的示意图。
图26(a)表示由两个液滴形成不规则椭圆形形状的情况。
图26(b)是表示由三个液滴形成的形状的示意图。
图27(a)是表示本发明中不希望的状态的示意图，其中滴下多个极小的液滴。
图27(b)是表示由图27(a)的状态形成的形状的示意图。
图28是表示用于常规液晶显示器件的TFT阵列基板的制造步骤的流程图。
图29是表示根据本发明的TFT阵列基板的TFT特性的曲线。
图30是TFT阵列基板的TFT部件的放大图，其中栅极具有不穿透半导体层的开口端。
图31是TFT阵列基板的TFT部件的放大图，其中栅极具有穿透半导体层的开口端。
图32是TFT阵列基板的TFT部件的放大图，其中栅极具有穿透半导体层的开口端。
图33是表示根据本发明另一实施例的液晶显示器件中的TFT阵列基板的像素的示意结构的平面图。
图34是表示根据本发明再一实施例的液晶显示器件中的TFT阵列基板的像素的示意结构的平面图。
图35是图33所示的TFT这列基板中的像素的主要部分的放大图。
图36是图34所示的TFT阵列基板中的像素的主要部分的放大图。
图37是用于调整TFT部件中的栅极的开口端和半导体层的边界线之间的关系的示意图。
图38是用于调整TFT部件中的栅极的开口端和半导体层的边界线之间的关系的另一示意图。
图39(a)是表示根据本发明又一实施例的液晶显示器件中的TFT阵列基板的像素的示意结构的平面图。
图39(b)是沿着图39(a)的线M-M截取的剖面图。
图40是表示图39(a)和39(b)所示的TFT阵列基板的制造步骤的流程图。
图41(a)是对应沿着图41(d)的线N-N截取的部分的剖面图，表示准备图40中所示的栅极绝缘层/半导体层淀积步骤的条件。
图41(b)是对应沿着图41(d)的线N-N截取的部分的剖面图，表示图40中所示的半导体层形成步骤期间的条件。
图41(c)是沿着图41(d)的线N-N截取的剖面图，表示图40中所示的栅极绝缘层/半导体层淀积步骤的完成。
图41(d)是在半导体层形成步骤之后的玻璃基板的平面图。
图42(a)是用于解释图40所示的源极/漏极线预处理步骤的TFT阵列基板的平面图。
图42(b)是用于解释源极和漏极线施加/形成步骤的TFT阵列基板的平面图。
图42(c)是沿着图42(b)的线O-O截取的剖面图。
图43(a)-43(c)是对应图42(b)的线O-O截取的部分的剖面图，图43(a)表示图40所示的沟道部分处理步骤中的布线导轨的去除工艺，图43(b)表示在同一步骤中的导体形成层的部分刻蚀工艺，图43(c)表示在同一步骤中的n+层的部分氧化处理。
具体实施方式
[第一实施例]
下面参照图1-13介绍本发明的一个实施例。
根据本发明的液晶显示器件包括图1(a)所示的像素。应该指出的是，图1(a)是表示液晶显示器件中的TFT阵列基板的像素的示意结构的平面图。此外，图1(b)是沿着图1(a)的线A-A截取的剖面图。
如图1(a)和1(b)所示，TFT阵列基板11由玻璃基板12构成，其中栅极13和源极17按照矩阵方式在玻璃基板12上对准。存储电容器电极14设置在两个相邻栅极13之间。
如图1(b)所示，在TFT阵列基板11中，栅极13和存储电容器电极14设置在玻璃基板12上的TFT部件22和存储电容器部分23之间的区域中；并且栅极绝缘层15也设置在其上。
此外，在栅极13上经栅极绝缘层15形成包括a-Si层的半导体层16，并且进一步在其上形成源极17和漏极18。漏极18的一端通过具有在其下的栅极绝缘层15而延伸到存储电容器电极14上的，并且在这个区域上形成接触孔24。在源极17和漏极18上形成钝化膜19，并且进一步在其上按照这个顺序形成光敏丙烯酸树脂层20和像素电极21。
在本实施例中，利用图形形成设备执行TFT阵列基板11的制造。这个图形形成设备例如利用喷墨法排放或滴落层材料。如图2所示，图形形成设备包括在其上放置基板31(对应玻璃基板12)的支撑台32。图形形成设备包括：喷墨头33，作为用于相对于放在支撑台32上的基板31的表面排放例如含有布线材料的流体墨的液滴排放装置；用于在X方向移动喷墨头33的X方向驱动部件34，如图所示；以及用于在图中的Y方向移动喷墨头33的Y方向驱动部件35。
此外，图形形成设备包括用于向喷墨头33输送墨的墨输送系统36，并且还包括控制单元37。控制单元37进行各种控制，包括用于X方向驱动部件34和Y方向驱动部件35的驱动控制以及用于喷墨头33的排放控制。控制单元37输送表示相对于X和Y方向驱动部件34和35的施加墨的位置的信息，并将排放信息输送给喷墨头33的头驱动器(未示出)。利用这种设置，喷墨头33由X方向驱动部件34和Y方向驱动部件35移动，从而基板31在其表面上的目标位置上设有所希望量的液滴。
喷墨头33可以是使用压电激励器的压电型的、在头中包括加热器的气泡型的，等等。喷墨头33的排放量可以根据施加电压来控制。此外，液滴排放装置可以是能输送液滴的任何装置；因此，喷墨头33也可以是例如只有液滴滴落功能的装置。
接下来，下面将介绍根据本发明的用于液晶显示器件的TFT阵列基板11的制造方法。
在本实施例中，TFT阵列基板11是通过如图3所示的如下步骤制造的：栅极线预处理步骤41、栅极施加/形成步骤42、栅极绝缘层/半导体层淀积步骤43、半导体层形成步骤44、源极/漏极线预处理步骤45、源极/漏极线施加/形成步骤46、沟道部分处理步骤47、钝化膜形成步骤48、钝化膜处理步骤49和像素电极形成步骤50。
[栅极线预处理步骤41]
栅极线预处理步骤41作为栅极线施加/形成步骤42的预处理进行的。作为下一步骤的栅极线施加/形成步骤42是利用图形形成设备通过滴下液体布线材料而用于形成栅极13、存储电容器电极14等进行的。因此，这个步骤进行用于适当的液体布线材料施加的准备，即相对于栅极线形成区61和存储电容器电极形成区63从图形形成设备适当地排放(滴下)液体布线材料，如图4(a)所示。注意，图4(a)是在TFT阵列基板11中包括的玻璃基板12的平面图。
这个步骤粗分为两个工艺。在作为第一工艺的亲水/疏水处理(亲液/疏液处理)中，基板具有相对于液体布线材料的亲液性或疏液性，以便将亲水(亲液)区构图成用于形成栅极线61等的区域，将疏水(疏液)区构图成用于部形成这些电极的区域。在作为第二步骤的导轨形成工艺中，基板沿着栅极线形成区61等具有用于控制液体流的导轨。
第一步骤即亲水/疏水处理通常通过含有氧化钛的光催化剂来进行。第二步骤，即导轨形成是通过使用抗蚀剂材料的光刻来进行的。有时候，导轨或基板的表面可以暴露于CF4/O2等离子体，以便获得亲水/疏水性。在形成布线之后去除抗蚀剂。
在本实施例中，亲水/疏水处理是通过使用氧化钛的光催化剂来进行的，如下所述。
用ZONYLFSN(产品名：由Dupont-TORAY公司制造)涂覆TFT阵列基板11的玻璃基板12，其中上述ZONYL FSN是与异丙醇混合的含氟化合物非离子表面活性剂。此外，通过利用含有二氧化钛颗粒分散元素和乙醇的混合物对掩模进行旋涂，然后在150°下焙烧掩模，用于栅极13等的图形的掩模设有光催化剂。接着，利用掩模将玻璃基板12暴露于紫外光。这个曝光是在70mW/cm2的条件下使用365nm的紫外光在两分钟内进行的。
这里，当预知将玻璃基板12上的半导体层16暴露于强光时，可以预先形成光阻挡膜62，如图4(a)所示，以便防止半导体层16受到光照射。光阻挡膜62是通过利用图形形成设备相对于形成a-Si层的位置滴落膜材料，然后焙烧滴下的材料而形成的。这种膜材料可以是与黑色材料如碳黑或TiN混合的光敏树脂或热固树脂。
应该指出的是，为了容易说明，在图4和后面附图的上部电极中省略了从栅极分支的用于形成TFT的电极。
[栅极线施加/形成步骤42]
图4(b)和4(c)表示栅极线施加/形成步骤42。图4(b)是设有栅极13的玻璃基板12，图4(c)是沿着图4(b)的线B-B截取的剖面图。
在这个步骤中，如图4(b)和图4(c)所示，利用图形形成设备将布线材料施加于玻璃基板12上的栅极线形成区61和存储电容器电极形成区63上。在本实施例中，其中分散了用有机膜涂覆的Ag颗粒的有机溶剂用作布线材料。将布线宽度调整到大约50μm，并且从喷墨头33排放的布线材料的排放量调整到80pl。
在被处理成键亲水/疏水性的区域中，从喷墨头33排放的布线材料沿着栅极线形成区61喷洒，因此每次布线材料排放之间的间隔调整为大约500μm。排放之后，利用350℃的焙烧温度焙烧材料一小时，以便完成栅极13的布线。
应该指出，本例中350℃的焙烧温度是考虑了下一个半导体层形成步骤44而确定的，其中在下一半导体层形成步骤44中将增加大约300℃的处理加热。因此，焙烧温度不限于这个温度。例如，在形成有机半导体的情况下，如果退火温度设置为100-200℃，则焙烧温度可以降低到200-250℃的范围。
此外，除了Ag之外，布线材料还可以是Ag-Pd、Ag-Au、Ag-Cu、Cu、Cu-Ni等。这些材料可以单独采用，或者以合金材料的颗粒形式采用，或者作为溶解在有机溶剂中的膏采用。此外，颗粒表面上的涂层以及溶解在溶剂中的有机材料的每个分解温度可以根据所需的焙烧温度来控制，以便布线材料具有所希望的电阻值和表面条件。注意，分解温度表示使表面上的涂层和溶剂汽化的温度。
[栅极绝缘层/半导体层淀积步骤43]
图5(a)表示栅极绝缘层/半导体层淀积步骤43。在这个步骤中，在已经经过了栅极线施加/形成步骤42的玻璃基板12上连续依次形成栅极绝缘层15、a-Si形成层64、和n+形成层65。在本实施例中，a-Si形成层64是通过CVD法制造的。栅极绝缘层15、a-Si形成层64以及n+形成层65的厚度分别设置为0.3μm、0.15μm和0.04μm，在不用将基板从真空设备中取出的情况下连续形成每层。淀积温度为300℃。
[半导体层形成步骤44]
图5(b)-5(e)表示半导体层形成步骤44。图5(e)是表示半导体层形成步骤44之后的玻璃基板12的平面图，图5(d)是沿着图5(e)的线C-C截取的剖面图，图5(c)和5(d)是表示图5(d)的部分中的各个处理的剖面图。
在这个步骤中，如图5(b)所示，从图像形成设备将作为抗蚀剂材料的热固树脂向正好位于TFT部件栅极(分支电极)66上方的部分中的n+形成层65上滴下，其中栅极66是从栅极13的主线分支出来的。然后将通过滴下而如此施加的树脂形成为抗蚀剂层67，它用作处理图形。抗蚀剂材料的排放量是10pl滴。结果是，在TFT部件栅极66上方的预定位置上形成直径为30μm的圆形图形。然后用150℃的焙烧温度焙烧该图形。关于用于形成抗蚀剂层67的热固树脂，本实施例采用TEF系列的抗蚀剂(由Tokyo Ohka Kogyo公司提供)，其粘度已经预先调整为可用于喷墨法。
注意，除了热固树脂之外，UV树脂或光刻胶也可以用作抗蚀剂层67的材料。此外，尽管不是所需的条件，但是透明抗蚀剂层67可以在形成时更容易定位。此外，优选抗蚀剂层67在刻蚀时是耐热的、耐干刻蚀气体的，并具有对于刻蚀材料的良好选择性。
接下来，如图5(c)所示，采用气体(如SF6+HCl)对n+形成层65和a-Si形成层64进行干刻蚀，以便形成n+层69和a-Si层68。之后，通过有机溶剂清洗玻璃基板12，并除去抗蚀剂层67，如图5(d)所示。
如上所述，在半导体层形成步骤44中，从图形形成设备排出的树脂图形(抗蚀剂层67的图形)确定由n+层69和a-Si层68构成的半导体层16的形状。即，根据从喷墨头33滴在玻璃基板12上的抗蚀剂层67的材料的形状，半导体层16形成为由曲线构成的圆形或者基本上圆形图形。
尽管本实施例的抗蚀剂层67是利用图形形成设备通过单个液滴形成的，但是抗蚀剂层67也可以通过多个液滴来形成。然而，应该指出的是，当抗蚀剂层67通过多个极小的液滴形成时，半导体层16的形成将花费很长的时间，并且随着需要的液滴数量越多，喷墨头33的寿命将缩短。
当通过利用喷墨头33滴落液滴来形成所希望尺寸的层(膜)时，以最少量的发射次数滴下合适量的液滴是很重要的。通过这种方式，可以在喷墨头33的寿命期间进行最大量的处理，由此使器件成本最低。
此外，作为半导体层形成步骤44的另一个值得注意的特性，对于被输送以从喷墨头33排放的液滴的表面来说不需要特别的处理。更具体地说，如果被输送以液滴的表面是明显的亲水性的，则排放的液滴将以无限的形式喷散，除非构图该表面。在这个条件下，不能进行膜形成。然而，由于它含有大量Si悬挂键，因此a-Si形成层64基本上是疏水的。因此，利用一定大程度的接触角在a-Si形成层64上施加液滴，并且最终形成基本圆形的形状。因而，不需要对基板(a-Si形成层64)进行特殊处理。
此外，已经在气体(干刻蚀)等中进行焙烧或处理的基板通常在其表面上具有短分子形式的物质。因此，即使采用除了a-Si以外的其它半导体，如有机半导体层，排放的液滴也可能形成一定大程度的接触角。
通常情况下，半导体层的构图需要掩模和光刻处理。然而，在半导体层形成步骤44中，利用从喷墨头33滴下的液滴直接绘制掩模图形，由此不需要掩模和光刻处理。因此，通过采用这个步骤，可以大大降低制造成本。
[源极线/漏极线预处理步骤45]
图6(a)表示源极线/漏极线预处理步骤45。图6(a)是表示已经经过了半导体层形成步骤44并设有用于形成源极17和漏极18的布线导轨71的玻璃基板12。
在这个步骤中，布线导轨71形成在其上将要形成源极17和漏极18的区域(源极/漏极形成区73)上。在本实施例中，布线导轨71是通过光刻胶材料形成的。更具体地说，用光刻胶涂覆半导体层形成步骤44之后的玻璃基板12，进行预焙烧，采用光掩模曝光、显影，然后进行后焙烧。如此形成的布线导轨71具有10μm的宽度，并且用布线导轨71形成的沟槽的宽度(布线形成区的宽度)大约为15μm。注意，源极和漏极之间的间隔，即沟道部分72设置为4μm。
注意，这里，玻璃基板12可以设置成，通过氧等离子体将SiNx表面(栅极绝缘层15的上表面)处理成具有亲水性，并且通过暴露于CF4等离子体将布线导轨71处理成具有水排斥性，从而可以将来自图形形成设备的布线材料平滑地施加于基底表面上。
此外，代替形成布线导轨71，可以根据布线电极的图形使用光催化剂对玻璃基板12进行亲水/疏水处理，如利用前述栅极形成步骤那样。
[源极线/漏极线施加/形成步骤46]
图6(b)和6(c)表示源极线/漏极线施加/形成步骤46。图6(b)是表示沿着布线导轨71形成的源极17和漏极18的平面图，图6(c)是沿着图6(b)的线D-D截取的剖面图。
如图6(b)和6(c)所示，在这个源极线/漏极线施加/形成步骤46中，通过使用图形形成设备用布线材料涂覆源极/漏极形成区73来形成源极17和漏极18，其中源极/漏极形成区73是通过布线导轨71形成的。这里，从喷墨头33排出的布线材料的排放量设置为2pl。此外，Ag颗粒用作布线材料，并且电极的厚度调整为0.3μm。此外，焙烧温度为200℃，并且在焙烧之后，通过有机溶剂除去布线导轨71。
注意，在这个步骤中，相同的布线材料可以用作栅极13的材料；然而，由于a-Si是在300℃左右形成的，因此要求焙烧温度为300℃或低于300℃。
然后，通过如此经过栅极线预处理步骤41到源极线/漏极线施加/形成步骤46，几乎完成了TFT的基本结构。
这里，在TFT部件22中，重要的是：栅极13的TFT栅极66穿透具有基本上圆形形状的半导体图形(半导体层16)，如图7所示。在TFT部件栅极66形成在半导体图形内的设置中，即使栅极是截止的，漏电流也会经半导体区在源极和漏极之间流动，其中来自TFT部件栅极66的电场不会明显地所述半导体区。这种现象将在后面详细说明。注意，在TFT的实际使用中，即使半导体图形伸出TFT部件栅极66、源极17和漏极18，前述结构也会产生所希望的光导体。
[沟道部分处理步骤47]
进行这个步骤是为了处理沟道部分72，如图8(a)和8(b)所示。图8(a)和8(b)是对应沿着图6(b)的线D-D截取的部分的剖面图。首先，如图8(a)所示，通过有机溶剂或通过灰化除去沟道部分72的布线导轨71。然后，如图8(b)所示，通过灰化或通过使用激光器对n+层69进行氧化处理，使其成为非导体。
[钝化膜形成步骤48，钝化膜处理步骤49]
图9(a)和9(b)表示完成钝化膜处理步骤49的状态。
在这个步骤中，如图9(a)和9(b)所示，通过CVD在已经设有源极和漏极的玻璃基板12上形成作为钝化膜19的SiO2膜。
接着，用丙烯酸抗蚀剂材料涂覆SiO2膜，以便产生光敏丙烯酸树脂层20，然后在这个抗蚀剂层中形成像素电极形成图形(见图9(b))和端子处理图形。
像素电极图形和端子处理图形是在显影之后通过用于形成完全除去抗蚀剂层的部分以及除去抗蚀剂层的一半厚度的部分的掩模而形成的。后部分是用于中间色曝光的区域，掩模的透射率为50％。更具体地说，通过对钝化膜19和栅极绝缘层15进行刻蚀，在用于形成端子的部分中完全除去抗蚀剂层，同时，在用于形成像素电极21的部分中除去一半厚度的抗蚀剂层，以便在像素电极图形的周边中利用光敏丙烯酸树脂层20形成导轨。接着，通过使用抗蚀剂层作掩模，除去端子部分中的钝化膜19和栅极绝缘层15，并且通过刻蚀部分地除去用于形成像素电极21的部分中的钝化膜19。
[像素电极形成步骤50]
如图10(a)和10(b)所示，通过使用图形形成设备，利用用于形成像素电极的ITO颗粒材料涂覆光敏丙烯酸树脂层20上的像素电极形成图形，然后利用200℃的温度进行焙烧，以便形成像素电极21。这里，完成TFT了阵列基板11。
常规光刻分别在钝化膜处理和ITO处理中需要掩模。另一方面，通过利用光敏丙烯酸树脂进行中间色曝光，可以利用一个掩模进行这些处理，由此减少了制造成本。
这里，参照图11(a)和11(b)以及图12(a)12(b)，下面将介绍在源极线/漏极线施加/形成步骤46中提到过的漏电流的产生机理。
图11(a)是表示具有穿透半导体图形(半导体层16)的TFT部件栅极66的TFT部件的平面图，图11(b)是沿着图11(a)截取的G-G的剖面图。图12(a)是表示具有不穿透半导体图形并设置在半导体图形区内的TFT部件栅极66的TFT部件的平面图。图12(b)是沿着图12(a)的线H-H截取的剖面图。此外，图11(a)和12(a)表示给栅极13施加负电位的状态。如图11(b)和12(b)所示，TFT部件栅极66和a-Si层68彼此相对，并且栅极绝缘层15位于其间。这里，n+层69是向a-Si层68注入载流子的层，并通过如磷(P)的掺杂而具有过量电子。
对于图11(a)和11(b)(TFT部件栅极66穿透半导体图形)以及图12(a)和12(b)(TFT部件栅极66不穿透半导体图形)所示的各个TFT，-4V的电压施加于栅极，并且测量源极和漏极之间的漏电流。该测量结果如下：穿透半导体图形的TFT部件栅极66中的漏电流大约为1pA。同时，部穿透半导体图形的TFT部件栅极66的漏电流增加到30-50pA。
在暗环境下进行测量，并且在存在背景光辐射的情况下，穿透半导体图形的TFT部件栅极66中的漏电流增加到20pA。同时，不穿透半导体图形的TFT部件栅极66中的漏电流大大增加到大约2000-3000pA。这些结果表明在具有不穿透半导体图形的TFT部件栅极的设置中TFT特性退化。此外，这些结果的原因可以解释如下。
首先，下面将解释负电位施加于栅极13的情况。当给栅极输送负电位时，由于负电荷和负电荷之间的排斥力，载流子(电子)总是来自TFT部件栅极66，如图11(a)所示。因而，电子大部分存在于源极和漏极附近，并且极少电子存在于沟道部分的a-Si层68中。因此，在这个状态下TFT是截止的。即使电子从栅极向漏极运动，它们必须通过TFT部件栅极66。在这种情况下，由于给TFT部件栅极66输送负电位，因此由于负电荷负电荷之间的排斥力使电子不能通过栅极。因而，在这种设置中漏电流很小。
同时，在图12(a)所示的设置中，其中a-Si层68延伸到TFT部件栅极66的前端部分以外，即使栅极具有负电位，电子也可以沿着a-Si层68的周边移动而不通过TFT部件栅极66。这允许漏电流很容易地流动。此外，存在背景光辐射的情况下，由于受到背景光的激励而产生载流子。由于上述相同的原因，产生的这些载流子也可以沿着a-Si层68的周边流动。因此，背景光辐射之后，漏电流的增加量在具有穿透半导体图形的TFT部件栅极的图11(a)的设置和具有不穿透半导体图形的TFT部件栅极的图12(a)的设置之间很大地变化。
如从上面的解释中看出的，在TFT部件中TFT部件栅极66的前端必须延伸到a-Si层68之外。
接着，下面解释给栅极13施加正电位的情况。当给栅极13输送正电位时，n+层69中的电子被吸引到TFT部件栅极66的电位上，因此载流子存在于沟道部分中。因此，电流可以很容易地在源极和漏极之间流动，并且TFT导通。作为这种情况的一个例子，给栅极施加10V的电压。结果是，大约1μA的电流在源极和漏极之间流动。这里，在源极和漏极之间施加的电压为10V。当TFT导通时，由于电子具有在源极和漏极之间的最短路线中流动的行为，因此TFT部件栅极66不需要穿透半导体图形。
然而，在a-Si层68相对于TFT部件栅极66不平衡时，出现了问题，如图13所示。特别是，在图13中所示的状态中，漏电极18只与宽度方向上的部分中的a-Si层68重叠。在这种情况下，在源极17中不会充分地获得电子流，因此ON电流相对于与a-Si层68重叠的漏极18的部分的宽度成比例地增加或减少。当具有多个这种TFT时，液晶面板具有每个像素的带电条件的变化，由此引起图像不均匀。为此，要求源极17和漏极18在它们的整个宽度上与a-Si层68重叠。
鉴于此，在提供用于处理a-Si层68的抗蚀剂层67的步骤中，通过从图形形成设备的喷墨头33滴下抗蚀剂材料，必须考虑发射误差(在向目标滴落位置滴落时的滴落误差)即滴落精度，以便实现a-Si层68完全与沟道部分72中的源极17和逻辑18重叠并且TFT部件栅极66的前端部分伸出a-Si层68的这种设置。
此外，为了形成这种设置，必须考虑在从图形形成设备的喷墨头33滴落抗蚀剂材料时的发射误差(滴落精度)，或者更具体地说，图像形成设备相对于抗蚀剂层67的直径(例如，30μm)的滴落精度(例如，±10μm)，以便给TFT部件栅极66提供足够的长度，使前端部分伸出a-Si层68。
应该指出，在上述例子中，光阻挡膜(光阻挡层)62形成在部件22的下部(在比半导体层16低的层中)；然而，光阻挡膜62可以形成在部件22的上部(比半导体层16高的层中)。这里，下面将参照图14(a)-14(d)解释光阻挡膜62形成在TFT部件22的上部的情况。图14(a)是表示在完成沟道部分72的部分氧化处理之后的TFT阵列基板11的垂直剖面图，图14(b)是表示在上部形成光阻挡膜62的步骤的TFT阵列基板11的垂直剖面图，图14(c)是沿着图14(d)的线M-M截取的剖面图，图14(d)是具有上部光阻挡膜62的TFT阵列基板11的平面图并表示完成像素电极21的形成的状态。
如在栅极线预处理步骤41中所述的，光阻挡膜62是任选的。对于特殊例子，形成在比沟道部分72高的层上的光阻挡膜62可以防止由来自沟道部分72的不希望的光引起的TFT特性退化。在下列例子中，光阻挡膜形成在TFT部件22的下部和上部。作为环境要求，TFT部件22可包括上部和下部光阻挡膜62中的一个或两个。
如图14(a)所示完成沟道部分72的部分氧化处理之后，通过利用图形形成设备滴落光阻挡膜材料的液滴而形成上部光阻挡膜62，如图14(b)所示。之后，形成光敏丙烯酸树脂层20，此外，形成像素电极21，如图14(c)所示。
上部光阻挡膜62的材料可以是与TiN混合的树脂，如形成在栅极13(TFT部件栅极66)下面的下部光阻挡膜62一样。应该指出，在本例中，由于光阻挡膜62形成在电极上，因此优选光阻挡膜62由绝缘材料构成，并且不包括通过在半导体层16中扩散引起半导体层16的性能退化的成分。
此外，光阻挡膜62可以形成在TFT上的保护层(未示出)和光敏丙烯酸树脂层20之间。这种结构提供如下优点：由于层间绝缘层设置在源极17和漏极18与光阻挡膜62之间，因此光阻挡膜62的材料不需要是绝缘体，或者不需要考虑半导体层中的成分的扩散来决定，因此材料的选择很宽。此外，在这种情况下，由于用于形成像素电极21(ITO电极)的光敏丙烯酸树脂层20是在光阻挡膜62之后形成的，因此通过在其上提供光敏丙烯酸树脂层20可以整平在形成光阻挡膜62时产生的水平差。因此，液晶层的厚度变得均匀，并且防止了显示器的不均匀性的发生。此外，可以在为了形成像素电极21而施加ITO之前形成光阻挡膜62，即，光阻挡膜62可以在光敏丙烯酸树脂层20和像素电极21之间形成。
如上所述，与没有喷墨型图形形成设备的常规制造方法相比，根据本发明的TFT阵列基板11的制造方法可以将掩模的数量从5减少到3，由此减少了光刻工艺和真空淀积装置的数量。为此，也大大减少了设备费用。
[第二实施例]
下面将参照图15-21介绍本发明的另一实施例。
根据本实施例的液晶显示器件包括图15(a)中所示的像素。应该指出的是，图15(a)是表示TFT阵列基板的像素的示意结构的平面图。此外，图15(b)是沿着图15(a)的线I-I截取的剖面图。
在图1(a)和1(b)所示的TFT阵列基板11中，在源极17和漏极18之后形成钝化膜19，之后，通过光敏丙烯酸树脂层20形成用于像素电极的导轨。
在根据本实施例的用于液晶显示器件的TFT阵列基板81的制造中，使用光催化剂在导轨形成工艺或亲水/疏水工艺中在同一层上形成源极17和漏极/像素电极82，这是作为一个制造步骤进行的。注意，在TFT阵列基板81中，一个漏极和像素电极由一个连续电极构成，因此被称为漏极/像素电极82。此外，基本上只在TFT部件22上形成钝化膜83。
由于结构和制造方法中的这些差异，一方面，TFT阵列基板11在形成光敏丙烯酸树脂层20的制造中需要掩模；另一方面，TFT阵列基板81在相同步骤中不需要掩模，因此需要较少的掩模数量。然而，在TFT阵列基板81的制造中，在用于形成源极17的导轨的相同步骤中形成用于像素电极(漏极/像素电极82)的导轨或者亲水/疏水区。这样，TFT阵列基板81具有比TFT阵列基板11小的孔径比。
此外，在TFT阵列基板11中，像素电极21和存储电容器电极14形成为分开的层。因此，漏极18延伸到存储电容器部件23上，并且在存储电容器部件23上方形成接触孔24，以便将漏极18导通到像素电极21。另一方面，在TFT阵列基板81中，漏极/像素电极82也作为延伸到存储电容器部件23的电极而提供。
在TFT阵列基板11和81中，为了防止呀和像素电极的材料溅到沟道部分72，通过从喷墨头33向远离沟道部分72的部分滴落电极材料来形成源极和漏极。而且，用于源极和漏极的区域形成为向沟道部分72变得更宽的锥形，从而电极材料流向沟道部分72。这种形状的例子清楚地示于图1(a)的漏极18和源极中的沟道附近。
此外，可以利用即通过使用由单个(一次发射)液滴形成的抗蚀剂层，通过掩模处理a-Si形成层64，形成a-Si层68；然而，对于包括平行于源极17延伸的长TFT，抗蚀剂层67可以通过材料的两个或更多个液滴(两次或更多次发射)来形成。
接着，下面将介绍根据本实施例的用于液晶显示器件的包括TFT的TFT阵列基板81的制造方法。
在本实施例中，TFT阵列基板81是通过如图16所示的如下步骤制造的：栅极线预处理步骤41、栅极线施加/形成步骤42、栅极绝缘层/半导体层淀积步骤43、半导体层形成步骤44、源极和漏极/像素电极预处理步骤91、源极县施加/形成步骤92、漏极/像素电极施加/形成步骤93、沟道部分处理步骤94、钝化膜形成步骤95。栅极线预处理步骤41到半导体层形成步骤44与TFT阵列基板11的制造相同，因此这里将省略其说明。
[源极和漏极/像素电极预处理步骤91]
图17表示源极和漏极/像素电极预处理步骤91。图17是表示半导体层形成步骤之后的玻璃基板12的平面图，即设有用于形成源极17的布线导轨84和用于形成漏极/像素电极82的布线导轨85的玻璃基板12。
在这个步骤中，布线导轨84形成在用于形成源极17的区域(源极形成区86)上，布线导轨85形成在用于形成漏极/像素电极82的区域(漏极/像素电极形成区87)中。在本例中，布线导轨84和85是通过光刻胶材料形成的。更具体地说，用光刻胶涂覆半导体层形成步骤44之后的玻璃基板12，并进行预焙烧，然后使用光掩模通过曝光进行显影，并进后焙烧。如此形成的每个布线导轨84和85具有10μm的宽度，并且用布线导轨84形成的沟槽的宽度(布线形成区的宽度)大约为15μm。注意，源极和漏极之间的间隔，即沟道部分72设置为4μm。
注意，这里，玻璃基板12可以设置成利用氧等离子体将SiNx表面(栅极绝缘层15的上表面)处理成具有亲水性，并且通过输送CF4等离子体将布线导轨84和85处理成具有水-排斥性，从而来自图形形成设备的布线材料可以平滑地施加于基底表面。
此外，代替形成布线导轨84和85，可以根据布线电极的图形使用光催化剂对玻璃基板12进行亲水/疏水处理，这与前面的栅极形成步骤一样。注意，在这种情况下，需要特别小心防止源极的材料溅到像素电极上。
[源极线施加/形成步骤92]
图18(a)和18(b)表示源极线施加/形成步骤92。图18(a)是表示沿着布线导轨84形成的源极17的平面图。图18(b)是沿着图18(a)的线J-J截取的剖面图。
如图18(a)和18(b)所示，在这个源极线施加/形成步骤92中，利用图形形成设备通过用布线材料涂覆源极形成区86而形成源极17，其中源极形成区86是由布线导轨84形成的。这里，来自喷墨头33的布线材料的排放量设置为2pl。此外，Ag颗粒用做布线材料，并且电极的厚度调整为0.3μm。此外，焙烧温度为200℃，并在焙烧之后，通过有机溶剂除去布线导轨84。
注意，在这个步骤中，相同的布线材料可以用作栅极13的材料；然而，要求焙烧温度为300℃或低于300℃，这是因为a-Si是在300℃左右形成的。
[漏极/像素电极施加/形成步骤93]
图19(a)和19(b)表示漏极/像素电极施加/形成步骤93。图19(a)是表示沿着布线导轨85形成的漏极/像素电极82的平面图。图19(b)是沿着图19(a)的线K-K截取的剖面图。在这个漏极/像素电极施加/形成步骤93中，通过利用图形形成设备向布线导轨85施加ITO颗粒材料，然后利用200℃的焙烧温度进行焙烧，形成漏极/像素电极82漏极/像素电极82。
通过这种方式，源极/漏极形成步骤和ITO处理步骤只需要一个掩模，这与这些步骤使用各自掩模的常规方法不一样。此外，使用喷墨型图形形成设备允许利用分开的喷墨头33相对每个图形分开施加电极材料和像素电极材料。因而，本方法需要更简单的装置系统和提高了材料使用的效率，由此实现了成本降低。
[沟道部分处理步骤94]
执行这个步骤是为了处理TFT的沟道部分72。图20(a)和20(b)是对应沿着图19(a)的线K-K截取的部分的剖面图。首先，如图20(a)所示，通过有机溶剂或通过灰化除去沟道部分72的布线导轨84和85。接着，如图20(b)所示，通过灰化或通过使用激光器对n+层69进行氧化处理，以便使其成为非导体。
[钝化膜形成步骤95]
图21表示钝化膜形成步骤95。图19(a)是对应沿着图19(a)的线K-K截取的剖面图。在这个步骤中，通过图形形成设备在已经设有源极17和漏极/像素电极82的玻璃基板12上形成钝化膜83。为了形成钝化膜83，在TFT部件22上施加透明无机材料，如乙氧基硅烷材料，然后，利用大约150℃的焙烧温度进行焙烧。钝化膜83的材料也可以是光敏树脂的抗蚀剂材料。此外，光阻挡膜62可以用做阻挡外部光的材料并且还作为滤色器上的黑体工作。即，透明材料和不透明材料都可以用做钝化膜83的材料。这里，完成了TFT阵列基板81。
与不用喷墨法的常规制造相比，在本实施例的制造步骤中可以将掩模数量从5减少到2，并且源极17和漏极/像素电极82可以通过一个导轨形成步骤来形成。因此，掩模的数量可以进一步减少到比TFT阵列基板11的制造还少。此外，与TFT阵列基板11的制造相同，可以减少真空淀积设备的数量。
注意，前面的例子使用用于半导体层的a-Si；然而，也可以使用有机半导体或颗粒型半导体材料。在这种情况下，执行从图形形成设备直接施加半导体材料的步骤，而不是TFT阵列基板的a-Si的处理步骤。因而，抗蚀剂层或树脂材料的施加、干刻蚀、和抗蚀剂或树脂材料的去除工艺可以省略，由此进一步简化了制造。
图22(a)-22(c)表示根据前述方式的半导体层16的制造方法。
在这种方式中，形成栅极绝缘层15之后，从图形形成设备向TFT部件22中的栅极绝缘层15上直接滴下半导体材料，然后焙烧该材料，从而形成半导体层16，如图22(b)和22(c)所示。在本例中，有机半导体材料如聚乙烯咔唑(PVK)或聚亚苯基1，2-亚乙烯基(PPV)可用做半导体材料。
与通过CVD形成的a-Si相反，由于它们可以利用来自图形形成设备的液滴(1次发射)而形成为半导体层16，因此不需要对前述材料进行刻蚀工艺。这样，在这种情况下，在用于形成半导体层16的区域中不需要进行亲水/疏水处理。
实施例1和2中所述的TFT阵列基板11和18设置成使得栅极13包括TFT部件栅极66，它是从栅极13的主线分支出来的；TFT形成在这个TFT部件栅极66上。在本例中，栅极13不包括分支电极(TFT部件栅极66)。
如图23所示，半导体层16形成在栅极13(栅极线)上，分支电极17a从源极17延伸到沟道部分72(TFT部件72)。同时，漏极18线性地从构成存储电容器的存储电容器部件23伸出，并到达沟道部分72。注意，作为与图1所示的第一实施例相容的设置介绍了本例；然而，本例还可以用于图15中所示的第二实施例。
在本例的TFT阵列基板11中，由于栅极13不包括分支电极，因此不需要具有穿透半导体图形的分支电极(TFT部件栅极66)的前述设置。
TFT阵列基板11的这种设置对于下列结构是有效的：栅极13具有相对窄的宽度，例如在10μm和20μm之间的范围内。在对角屏幕测量值为10-15英寸的范围内或更小的显示面板中，栅极13形成有相对窄的宽度和短的长度。另一方面，在20英寸或更大的显示面板中，为了减小电阻而使栅极13的宽度变宽。如果在这种情况下采用本例，则TFT形成区中的栅极的宽度必须很窄。即，本设置在TFT的长度基本上与栅极的宽度相同的情况下有效。
应该注意，由于还有材料电阻和其它设计参数的影响，因此屏幕的尺寸和栅极的宽度之间的前述关系不总是成立的。
此外，在前面的说明中，液滴的形状指的是从图形形成设备滴下时的液滴的状态。这种形状的轮廓具有曲率。因此，如果只滴下一个液滴，或者向相同位置滴下多个液滴，则液滴的形状变为圆形或基本上圆形，如图24所示。
此外，液滴的形状不总是圆形或基本圆形，而是可以为变形的圆形形状(塌陷或歪曲的圆形)。例如，其形状可以是如图25(a)所示的由圆形变形的大致圆形形状、如图25(b)所示的具有凹部的形状、如图25(c)所示的部分地包括凸部的形状。假设由于其上滴下液滴的基板的表面条件的精细差异或者由于液滴飞溅时的空气阻力产生具有曲率轮廓的这种形状。前述形状都满足本发明的液滴形状的规则，因为它们分别被看作是由滴落产生的即刻形状。
此外，液滴的形状不必由单个液滴产生，而是可以多个液滴产生。图26(a)表示由两个液滴形成变形的椭圆形的情况。作为滴落的结果，各个液滴合并在一起或者在滴落之后合并成一个轮廓，最终产生具有曲率轮廓的形状。图26(b)表示由三个液滴形成的例子。
应该注意的是，本例不趋于图27(a)所示的状态，其中施加了多个无限小的液滴，产生如图27(b)所示的形状。
如前面参照图1(a)和15(a)所述的，根据本发明的液晶显示器件具有TFT部件22，它具有穿透具有基本圆形形状的半导体图形(半导体层16)的TFT部件栅极66，以便防止栅极截止时源极和漏极之间流过漏电流。
更具体地说，本发明的液晶显示器件的TFT部件22的特性可以表示为如图29所示的漏极电流(Id)和栅极电压(Vg)之间的关系。注意，图29中的曲线使用TFT(如图30所示)作为比较例，其中由于在形成半导体层时液滴的发射错误，栅极13的TFT部件栅极66不穿透半导体层16。
如从图29中所看到的，当栅极电压具有负值时，即栅极截止时，在本发明的TFT中漏极电流很少流动；相反，在图30所示的TFT中漏极电流稍微流动。具体而言，当栅极截止时，在本发明的TFT中漏极电流(漏电流)很少流动，但是在图30所示的TFT中漏极电流稍微流动。
应该指出的是，不限制TFT部件栅极66穿透半导体层16的方向。例如，TFT部件栅极66可以沿着源极17穿透，如图31所示，或者可以沿着漏极18穿透，如图32所示。
在具有穿透半导体层16以便在栅极截止时防止源极和漏极之间的漏电流的TFT部件栅极66的前述设置中，当考虑到发射错误时，穿透量较大是优选的，因为在形成半导体层16时更容易适当地发射液滴，因而可以防止漏电流。然而，当采用该TFT用于液晶显示器件时，特别是在透射型液晶显示器件中，将出现孔径比减小的问题。应该注意到，在反射型液晶显示器件的情况下不会发生孔径比减小。
鉴于上述问题，下面将介绍半导体层的制造的例子，其中在某个位置施加液滴，以便形成不引起漏电流同时也能防止孔径比减小的半导体层。
[第三实施例]
下面参照图33-36介绍本发明的另一实施例。
根据本实施例的液晶显示器件包括如图33所示的像素。图30是表示TFT阵列基板的像素的示意结构的平面图。此外，这个像素与图1(a)所示的相同，它是用于透射型液晶显示器件的。为了便于说明，具有与图1(a)所示的部件等效功能的材料用相同的参考标记表示，并且这里将省略其说明。
如图33所示，根据本实施例的TFT阵列基板201具有与图1(a)所示的TFT阵列基板11基本相同的结构，除了突起电极202从TFT部件栅极66的端部伸出并设置成与源极17接触之外。
突起电极202具有比TFT部件栅极66的宽度更窄的宽度并设置成与源极17接触。
利用这种结构，即使在半导体层16具有在栅极截止时可防止源极和漏极之间的漏电流的结构的情况下，TFT阵列基板201的孔径比不会减小。
此外，图34表示作为另一可能的例子的TFT阵列基板211，其中从TFT部件栅极66的端部伸出的突起电极212设置成与漏极18接触。
与上述情况相同，即使在半导体层16具有在栅极截止时可防止源极和漏极之间的漏电流的结构的情况下，这种结构也不会使TFT阵列基板211的孔径比减小。
这里，下面将参照图35和36介绍TFT部件22附近的结构。
图35是在图33所示的TFT阵列基板201的TFT部件22附近的放大图，其中突起电极202沿着源极17延伸。此外，图36是图34所示的TFT阵列基板211的TFT部件22附近的放大图，其中突起电极212沿着漏极18延伸。
如图35所示，突起电极202从TFT部件栅极66的端部66a伸出，并且突起电极202的宽度设置成比端部66a的宽度窄。
应该指出的是，本实施例中，TFT部件栅极66的端部66a的宽度设置为10μm，突起电极202的宽度设置为5μm，源极17和漏极18之间的距离，即TFT的沟道长度CH设置为5μm。
此外，TFT部件栅极66一般具有比TFT长度CH的宽度更宽的宽度，并且设有部分OV，在该部分OV中源极17和漏极18彼此交叠。因此，如本实施例那样，5μm的TFT的沟道长度CH需要TFT部件栅极66的宽度大约为10μm。
应该指出的是，这里特定的值只是一个例子，本发明不限于这个值。
此外，突起电极202的端部必须在半导体层16(a-Si层)的外部；然而，突起电极202的端部的宽度不受TFT长度CH的限制。
更具体地说，突起电极202的端部延伸出半导体层16，以便在通过输送电压而使TFT部件栅极66变为截止状态时，漏电流不会从源极17流到漏极18。因此，突起电极202的端部不需要具有与TFT部件栅极66的端部66a相同的宽度。
因而，由于突起电极202的端部可以具有比TFT部件栅极66的端部66a的宽度窄得空宽度，因此突起电极202可以紧密地沿着源极17设置，如图33和35所示，由此防止TFT阵列基板201的孔径比减小。
然而，应该注意的是，优选突起电极202不与源极17交叠。如果突起电极202和源极17彼此交叠，则在突起电极202和源极17之间经栅极绝缘层(未示出)产生新的电容，并且引起在源极17中流动的信号的延迟或变迟钝。
这里，如图35所示的半导体层16是通过施加在图中比目标位置(源极和漏极的中心)高的部分上的液滴形成的。
顺便提及，当半导体层16的边界线(圆弧的轮廓线)向源极17的端面17a的更上方偏移时，TFT的有效宽度变得更窄。因而，当半导体层16形成有在比图35更上方的上部边界线时，TFT的特性下降。
这样，半导体层16的边界线优选低于源极17的端面17a。
同时，半导体层16的上端(TFT部件栅极66的端部66a附近的边界区域)伸出TFT部件栅极66的端部66a之外，并设置在图中的上方。这里，如果突起电极202不设置在TFT部件栅极66的端部66a上，则延伸到TFT部件栅极66的端部66a之外的半导体层16在源极和漏极之间产生漏电流。更具体地说，引起TFT部件22的特性下降。
在这种情况下，TFT部件栅极66的端部66a必须得更远；然而，当端部66a以相同的宽度在图中向上延伸时，将侵扰TFT阵列基板201的像素区域。
由此，如图35所示，突起电极202以比TFT部件栅极66的端部66a窄的宽度沿着源极17延伸，由此防止TFT部件栅极66中的像素部分的孔径比的减小。
此外，在图35的例子中，突起电极202的上端远在半导体层16的边界区之外，因此不会产生漏电流。通过这种方式，可以防止TFT部件22的特性的下降。此外，可以进一步提高TFT部件的特性。
此外，与图36所示的突起电极212一样，可以沿着漏极18通过从TFT部件栅极66的端部66a伸出形成。突起电极212不是向图中的上方延伸，即不是沿着源极17，而是沿着漏极18。与突起电极202一样，突起电极212的宽度比TFT部件栅极66的端部66a的宽度窄。
图36表示向图的右侧偏移的半导体层16。在本例中，源极17的端面17a可以正好位于半导体层16的边界上，因此不再允许半导体层16向上或向图的右侧偏移。这里，突起电极212的上端部必须在半导体层16的外部。
由于突起电极212沿着漏极18延伸，因此可以防止TFT阵列基板211中的像素部分的孔径比减小。然而，突起电极212应该不与漏极18交叠，以便防止产生向像素部分牵引电荷的电容和引起充电不足。
应该注意的是，优选突起电极202和突起电极212不与源极17或漏极18交叠；然而，当发生交叠时，可以考虑电容而通过控制流到每个电极的信号来调整像素部分的充电。
本例已经解释了如图33所示的沿着源极17提供突起电极202的例子、以及如图34所示的沿着漏极18提供突起电极212的例子。当通过输送电压而使TFT部件22中的TFT部件栅极66截止时，这种结构可以防止源极17和漏极18之间的漏电流，同时防止TFT阵列基板中的像素部分的孔径比的减小。
换言之，第三实施例已经解释了从TFT部件栅极66的端部66a伸出的突起电极202和突起电极212的形成方向。
下面的第四实施例将介绍TFT部件栅极66的端部66a从半导体层16突出的程度。
[第四实施例]
下面参照图37和38介绍本发明的另一实施例。
本实施例解释通过喷墨法形成TFT同时考虑液滴的发射错误的例子。
首先，下面将讨论液滴的发射错误。发射错误的发生取决于液滴滴落的位置和液滴如何散布。这里，鉴于这两个因素讨论发射错误。第一是排放之后液滴的占据面积，它取决于液体的量和它散布的方式。第二是离开目标位置。
根据液滴的排放量的均匀性，或者基板的表面条件(亲水或疏水)，第一个因素可能包括液滴面积形状的不可预知性。
这里，液滴面积的形状的不可预知性指的是施加的液滴的轮廓的变化。这种变化源自于因滴落条件的差异产生的液体散布的非均匀性。即使在考虑了基板的湿润性而为了产生所希望尺寸的施加面积而以预定量液体进行排放时，也能发生不可预知性，这取决于排放表面的处理和液滴材料。
第二个因素包括如机械误差，即工作台的定位精度、喷墨头喷嘴处理误差、多个喷嘴的尺寸或形状的变化、基板和喷嘴之间的距离的差异、由喷墨头的热膨胀引起的误差。此外，还涉及由喷嘴中的沉积物引起的墨的排放方向的变化，其中喷嘴中的沉积物改变了具有墨对喷嘴表面的湿润条件。
喷墨的滴落精度还涉及很多其它复杂因素；然而，本实施例将基于前面两个因素进行解释。
在图37所示的TFT中，目标滴落位置是沟道部分72的中心。滴落误差的范围由圆301表示，其半径为Δ2，这等于到目标位置的距离。这里，Δ2表示由于偏离目标位置产生的误差(工作台误差+机械处理误差+滴落角误差+热膨胀+…)。更具体地说，滴落之后的液滴的中心将在半径为Δ2的圆内，如图37所示，其中Δ2表示偏离目标滴落位置的误差，这是由喷嘴的机械误差或条件产生的(第二个误差考虑了偏离目标位置)。
此外，需要被a-Si区域(半导体层16)覆盖的区域的最小范围由TFT的沟道部分中的宽度W和长度L表示，其中所述a-Si区域被由喷墨法施加的抗蚀剂(液滴)处理。因而，假设从喷墨头排放的液滴形成圆，这个圆(图中的圆302)具有到沟道部分的中心f的半径r。这里，半径r表示从TFT的中心(沟道部分的中心f)到沟道部分的端部的距离。换言之，半径r表示从沟道部分的中心到沟道部分的最外端的距离。
考虑到有液体量的变化和液滴散布的方式的变化引起的误差，即考虑到取决于液体量的半径的误差以及液体的散布形状的不可预知性，同一图中的圆303具有更大的半径R＝r+Δ1。这里，Δ1表示考虑了液体量变化+散布变化(散步误差)的误差。更具体地说，Δ1表示在形成半导体层时考虑了液滴的排放量的变化和排放之后的液滴的散布的变化的第一误差。
相应地，当液滴滴到沟道部分的中心时，如果考虑到液体量和液滴面积的不可预知性而将液滴排放量调整到形成具有半径＝r+Δ1的圆303，则可以覆盖沟道部分。
此外，还考虑到滴落位置误差Δ2，当相对于沟道部分的中心进行排放时，半径为r+Δ1+Δ2的圆304表示覆盖沟道部分所需的半径。
相应地，处理之后的半导体层6优选具有由下列公式(3)给出的半径R：
R＞r+Δ1+Δ2   ……(3)
在图37中，半导体层6的边界由从源极17和漏极18的上端(在TFT部件栅极66的端部66a附近的端部)伸出的距离L1表示。
这样，当通过相对于TFT沟道部分的中心排放抗蚀剂的液滴来处理半导体层6时，从源极17和漏极18的上端伸出的距离L1优选满足下列公式(4)：
L1＞Δ1+Δ2   ……(4)
应该注意，在这种情况下，TFT部件22的沟道部分的宽度W比长度L长，因此长度L极短。这样，本例采用了W/2？r的条件。
由于半径R＝r+Δ1+Δ2的圆304从目标滴落位置向端部66a延伸误差Δ2，因此作为TFT部件栅极66的开口端部的端部66a优选根据下列公式(1)提供，
L3＞r+Δ1+2Δ2   …(1)
其中L3表示沟道部分的中心f到端部66a的距离。
此外，从源极17和漏极18的端部到端部66a的距离L2优选满足下列公式(2)，其中w/2？r。
L2＞Δ1+2Δ2   …(2)
在该图中，考虑到误差相加和相减的方向，Δ2乘以2。
注意，用于确定TFT部件栅极66的端部66a的位置的条件可以由前面的公式(1)和公式(2)给出。
图38表示向图的右侧弯曲的TFT部件栅极66的端部66a。在这种情况下，TFT部件栅极66的端部66a的位置不能由到源极17和漏极18的端部的距离限制；这样，该位置由到沟道部分的中心f的距离限制。在这种情况下，TFT部件栅极66的端部66a的前端的位置优选用由公式(1)给出的条件来确定，如图38所示。
这里，液晶面板的TFT部件22的沟道部分的长度设置为例如W＝25μm，L＝5μm。这个长度中的半径r为12.7μm，并且喷墨的滴落位置误差Δ2为15μm。此外，误差由于液体量的不可预知性和轮廓边界造成的误差Δ1为5μm。
相应地，在这种情况下，处理之后的半导体层6至少需要由半径为12.7+5+15＝32.7μm的圆所产生的面积。
此外，当TFT部件栅极66的端部66a向上直线延伸时，如图37所示，端部66a的位置优选通过设置到源极17和漏极18的端部的距离L2＞5+2×15＝35μm来确定。此外，端部66a优选设有到沟道部分的中心f的由L3＞12.7+5+2×15＝47.7μm给定的距离。注意，这个例子采用w/2＝12.5μm？r＝12.7μm的条件。根据第三和第四实施例的TFT阵列基板除了第一和第二实施例中素的制造步骤之外还通过下列制造步骤制造。
具体而言，在用于形成栅极的步骤中，这在前面的第一和第二实施例中介绍过，TFT部件栅极66(来自栅极13的分支电极)形成有这样的设置，使得从半导体层16突出的部分(端部66a)其宽度比在半导体层16的区域内的部分小。利用这种设置，可以制造第三实施例的TFT阵列基板。
此外，在用于形成栅极的步骤中，这在前面第一和第二实施例中介绍过，TFT部件栅极66(来自栅极13的分支电极)形成有这种设置，使得从半导体层16突出的部分(端部66a)沿着源极17或漏极18之一形成。利用这种设置，可以制造第三实施例的TFT阵列基板。
此外，在用于形成栅极的步骤中，这在前面第一和第二实施例中介绍过，利用下列公式(1)给出的条件形成TFT部件栅极66(来自栅极13的分支电极)，
L3＞r+Δ1+2Δ2   …(1)
其中r表示从沟道部分的中心到沟道部分的最外端的距离，Δ1表示考虑了用于构成半导体层16的液滴的量的变化和液滴的散布的变化的第一误差，Δ2表示考虑了由偏离目标位置滴落液滴所产生的误差的第二误差，L3表示从沟道部分的中心到分支电极的开口端的距离。利用这种设置，可以制造第四实施例的TFT阵列基板。
此外，在用于形成栅极的步骤中，这在前面的第一和第二实施例中介绍过，利用由下列公式(2)给出的条件形成TFT部件栅极66(来自栅极13的分支电极)，
L2＞Δ1+2Δ2   …(2)
其中Δ1表示考虑了用于构成半导体层16的液滴的量的变化和液滴的散布的变化的第一误差，Δ2表示考虑了由偏离目标位置滴落液滴所产生的误差的第二误差，L2表示从TFT部件22的源极和漏极的端部(TFT部件栅极66的端部66a附近的端部)到TFT部件栅极66的开口端部的距离。利用这种设置，可以制造第四实施例的TFT阵列基板。
此外，在用于在半导体层16上滴落抗蚀剂材料的液滴以便形成具有滴落的液滴形式的抗蚀剂层的步骤中，这在前面第一和第二实施例中介绍过，利用由下列公式(3)给出的条件形成抗蚀剂层，
R＞r+Δ1+Δ2   ……(3)
其中r表示从沟道部分的中心f到沟道部分的最外端的距离，Δ1表示考虑了用于构成半导体层16的液滴的量的变化和液滴的散布的变化的第一误差，Δ2表示考虑了由偏离目标位置滴落液滴所产生的误差的第二误差，R表示根据到沟道部分的中心的距离设置的抗蚀剂层的半径。利用这种设置，可以制造第四实施例的TFT阵列基板。
[第五实施例]
下面参照图39-43介绍本发明的另一实施例。
根据本实施例的液晶显示器件具有在图39(a)中所示的像素。图39(a)是表示液晶显示器件的TFT阵列基板中的一个像素的示意结构的平面图。图39(b)是沿着图39(a)的线M-M截取的剖面图。对于基本上具有与关于本发明第一实施例的附图中所示的相同功能的部件(结构)，将给出相同的参考标记，并且这里省略了它们的说明。
如图39(a)和39(b)所始，TFT阵列基板121包括玻璃基板12，其上按照矩阵方式设置栅极13和源极17，并且存储电容器电极14形成在相邻栅极13之间。
在栅极13上经栅极绝缘层15形成基本上为圆形形状的包括a-Si层的半导体层16，并且在这个半导体层16上形成导体层122、源极17和漏极18。
如图39(b)所示，导体层122形成在TFT部件22的半导体层16和源极17或漏极18之间。导体层122具有形成为液滴形状的部分，在该部分中导体层122和半导体层16具有基本上相同的形状。
在本实施例中，通过CVD法经淀积和处理膜的步骤形成半导体层16，如第一实施例那样。导体层122是通过滴落导体材料(例如，含有金属的材料)的液滴形成的。如后面解释的，半导体层16形成的形状反射了在形成导体层122的工艺中形成的液滴的形状，即导体形成层123的形状。这样，具有导体层122的液滴的部分具有与半导体层16基本相同的形状。形成导体层122的工艺将在后面解释制造工艺时更详细地解释。
在本实施例中，制造TFT阵列基板121采用图形形成设备，该图形形成设备通过喷墨法排放阔滴落要形成的层的材料，这与第一实施例相同。具体而言，例如，可以采用在第一实施例中采用的图2的图形形成设备。
下面将介绍TFT阵列基板121的制造方法。这里，将解释采用第一实施例的图2的图形形成设备制造TFT阵列基板121的情况。这样，本实施例的制造方法的制造步骤与在第一实施例中所解释的图3中所示的制造步骤相同。
具体而言，如图40所示，TFT阵列基板121的制造方法包括：栅极线预处理步骤41、栅极线施加/形成步骤42、栅极绝缘层/半导体层淀积步骤43、半导体层形成步骤141、源极/漏极线预处理步骤45、源极/漏极线施加/形成步骤142、沟道部分处理步骤143、钝化膜形成步骤48、钝化膜处理步骤49、和像素电极形成步骤50。在上述步骤中，除了半导体层形成步骤141、源极/漏极线施加/形成步骤142和沟道部分处理步骤143以外的步骤基本上与第一实施例中的相应步骤相同，因此这里省略其说明。
[半导体层形成步骤141]
下面将参照图41(a)-41(d)介绍半导体层形成步骤141。图41(d)是表示半导体层形成步骤141之后的玻璃基板12。图41(a)和41(b)是对应沿着图41(d)的线N-N截取的部分的剖面图，图41(c)是沿着图41(d)的线N-N截取的剖面图。图41(a)-41(c)是分别表示直接在开始半导体层形成步骤之前的状态、半导体层形成步骤中的状态以及半导体层形成步骤之后的状态。
图41(a)是表示玻璃基板12的状态的剖面图，其中完成了图40的栅极绝缘层/半导体层淀积步骤43。
在这个步骤中，如图41(b)所示，从图形形成设备向直接位于TFT部件栅极(分支电极)66上方的部分中的n+膜形成层65上滴落导体材料的液滴，其中TFT部件栅极66是从栅极13分支出来的。然后在250℃下焙烧通过滴落而如此施加的导体材料。得到的导体形成层123用做用于处理n+膜形成层65和a-Si膜形成层64的图形。在本例中，导体形成层123是通过一个液滴形成的。导体材料的排放量例如设置为10pl液滴。结果是，在TFT部件栅极66上方的预定位置上形成直径＝30μm的圆形图形。
在本例中，考虑到在300℃左右形成a-Si的温度，焙烧温度设置为250℃，以便低于300℃。
在本例中，对于导体形成层123，采用Mo。然而，导体形成层的材料不限于Mo，也可以Mo以外的其它材料，例如W、Ag、Cr、Ta、Ti、或包括上述任何元素作为重要元素的合金材料、含有上述任何元素作为主要元素的金属材料以及非金属材料，如N、O、C等，或者金属氧化物，如ITO(氧化铟锡)、SnO(氧化锡)等。
对于在形成导体形成层123时使用的导体材料，采用通过在有机溶剂中分散用有机膜涂覆的Mo细颗粒制备的材料。然而，还可以采用膏形式的材料，或者包括金属材料作为溶解在有机溶剂中的金属化合物的材料。此外，通过根据所需焙烧温度控制用于保护细颗粒的表面涂层和溶剂中的有机材料的分解温度，可以获得所希望的电阻和表面条件。顺便提及，分解温度表示表面涂层和溶剂蒸发的温度。
为了选择构成导体形成层123的材料，必须考虑在下列干刻蚀工艺中可以容忍的这些特征，以及在沟道部分处理步骤143中使用源极和漏极的图形的刻蚀中的选择率。此外，用于避免后来对TFT特性的有害影响的不可传播到半导体层的这个特征对于导体形成层123的材料来说是很重要的。
下面，如图41(c)所示，使用气体(如SF6+HCl)对n+膜形成层65和a-Si膜形成层64进行干刻蚀，以便形成n+层69和a-Si层68。
如上所述，在半导体层形成步骤141中，从图形形成设备排放出来的导体形成层123的图形直接反射了由n+层69和a-Si层68构成的半导体层16的形状。即，根据从喷墨头33滴落到玻璃基板12上的导体形成层123的材料的形状，半导体层16形成为由曲线构成的圆形图形或者基本上圆形图形。
尽管本实施例的导体形成层123是通过来自喷墨头33的一个液滴形成的，但是导体形成层123可以通过多个液滴形成。但是，应该注意的是，当通过以高精度排放多个极小的液滴来形成导体形成层123时，形成半导体层16需要很长的时间，并且随着需要点滴数量增多，喷墨头33的寿命缩短。因此，在通过滴落多个液滴形成导体形成层123的情况下，希望考虑制造时间、喷墨头的寿命等设置层(膜)的尺寸。
此外，半导体层形成步骤141的另一值得注意的特性在于：不需要对接收从喷墨头33排放的液滴的表面进行特殊处理，这与第一实施例相同。
在常规方法中，半导体层的构图需要掩模或光刻工艺。相反，根据本发明的半导体层形成步骤141，利用来自喷墨头33的液滴直接绘制掩模图形(对应图5(b)中的抗蚀剂层67)，并且可以省略掩模和光刻工艺。结果是，可以实现成本的明显降低。
[源极/漏极施加/形成步骤142]
图42(a)是表示已经进行了源极/漏极线预处理步骤45的玻璃基板12的状态的平面图。
这个源极/漏极线施加/形成步骤142示于图42(b)和图42(c)中。图42(b)是表示沿着布线导轨71形成的源极17和漏极18的批，图42(c)是表示沿着图42(b)的线截取的剖面图。
本实施例的源极/漏极线施加/形成步骤142是与第一实施例相同的方式进行的。然而，为了选择布线材料，必须考虑将在后面介绍的根据用于导体形成膜123的刻蚀工艺条件的耐久性。在本实施例中，位于布线材料，采用通过在有机溶剂中散布用有机膜涂覆的Al细颗粒制备的材料。然而，本发明的布线材料不限于这种材料。除了Al以外，还可以采用Al合金，如Al-Ti、Al-Nd等，Ag，或者Ag合金，如Ag-Pd、Ag-Cu等，ITO(氧化铟锡)，Cu，Ci-Ni等。这些材料可以单独采用，或者可以以合金材料的颗粒形式采用，或者以溶解在有机溶剂中的膏的形式采用。
在本例中，考虑到形成a-Si的温度，即大约300℃，焙烧温度设置为比300℃低的200℃，如第一实施例那样。根据本实施例的结构，要形成为导体层122的导体形成膜123由Mo构成。因此，可以防止构成源极17或漏极18的Al扩散到半导体层中。因此，即使在已经进行了焙烧步骤之后，也可以将向由Al构成的半导体层的扩散抑制到很小，而实际上几乎不会对TFT的特性产生影响。
[沟道部分处理步骤143]
进行这个步骤是为了处理TFT沟道部分72，如图43(a)-43(c)所示。图43(a)-43(c)是对应沿着图42(b)的线O-O截取的部分的剖面图。
如图43(a)所示，通过有机溶剂或通过灰化除去沟道部分72的布线导轨71。
接下来，如图43(b)所示，使用源极17和漏极18作掩模，选择地除去导体形成层123的一部分，由此获得导体层122。在这个步骤中，采用使用重量百分比为25％的硝酸的湿刻蚀法。这里，除去的导体形成层123的部分形成在导体层122的开口部分122a中。利用这个开口部分122a，从沟道部分72露出半导体层16。即，按照如下方式形成开口部分122a：源极17和漏极18在TFT部件22的沟道部分72中电分离。
在本例中，源极17和漏极18的材料采用Al，并且在前述刻蚀条件之下，没有发现损伤。因此可以选择地只除去一部分导体形成层123。然而，这里应该注意的是，刻蚀方法以及导体形成层123的条件不限于上述情况。可以考虑导体形成层123的材料以及源极17、漏极18和栅极绝缘层15的材料来设置允许导体形成层123的选择刻蚀的条件。同样，尽管在本实施例中采用湿刻蚀法，但是在合适的条件下也可以采用干刻蚀法。
接着，如图43(c)所示，通过灰化或通过使用激光对开口部分122a周围的n+层69进行氧化处理，以便使其成为非导体。
在本例中，关于导体形成层123的导体层122采用Mo。这个导体层122形成在源极17或漏极18和半导体层16之间。因此，半导体层122用作防扩散层，用于防止构成源极17或漏极18的材料Al扩散到半导体层16中。
因此，根据本实施例，已经进行到基板加热处理之后并要进行下面的沟道部分处理步骤143时，可以防止Al扩散到半导体层16中，并且对TFT的特性几乎没有实质影响。基板加热步骤具体地表示例如形成SiO2膜的步骤、保护膜形成步骤48中的形成光敏丙烯酸层20、在像素电极形成步骤50中的焙烧ITO细颗粒材料的步骤。
如在源极/漏极线施加/形成步骤142中那样，例如，通过采用Mo作为导体层122的材料，能提供防止Al扩散到半导体层16中的效果，并且相同的效果可适合于要形成为导体层122的导体形成层123。因此，在给源极/漏极施加/形成步骤142增加的在200℃焙烧基板的步骤中，可以防止Al扩散到半导体层16中，而实际上几乎不会影响TFT的特性有。
源极17和漏极18的材料不限于Al，例如，可以采用包括Al作为主要成本的金属材料，例如，Al合金。在这种情况下，由Mo构成的半导体层122用于防止Al合金的Al和/或合金中的Al以外的其它元素扩散到半导体层16中。
在源极17和漏极18采用如Al等容易扩散的材料的情况下，通过在半导体层16之后分开形成防扩散层的常规方法，如在玻璃基板12上形成防扩散层和低电阻层的双层结构的源极17或漏极18的方法，将大大降低了生产率。
相反，根据本实施例，通过将半导体层122或导体形成层用作防扩散层，可以省略分开形成防扩散层的工艺，由此实现了生产率的显著提高。
当此阿勇喷墨法或其它施加方法用于源极17和漏极18时，作为由本实施例的结构实现的效果是特别合适的。当采用施加方法时，用于第一层所施加的材料必须在施加用于第二层的材料之前完全固定。为此，必须在施加用于第一层的材料之后且在施加用于第二层材料之前进行加热步骤。在这种情况下，需要这种复杂工艺，如将利用施加装置处理过的基板传送到焙烧设备，然后再次将基板运载到施加装置，这大大降低了生产率。相反，根据本实施例的方法，源极17和漏极18可以通过单一的施加方法来形成，由此可以消除与常规方法相关的问题，如源极17或漏极18的材料或物质中的元素扩散到半导体层16中，这将导致生产率降低。
根据本实施例的结构，可以使形成为导体层122的导体形成层123用作在形成半导体层16时使用的图形掩模和用作用于防止向半导体层16中扩散的防扩散层。此外，可以使导体层122本身用作防扩散层。因此，可以采用容易扩散到半导体层16中的金属材料作为源极17和漏极18的材料，而不会出现生产率降低的问题。
如上所述，根据本实施例的TFT阵列基板121的制造方法，与不采用图形形成设备的常规制造方法相比，通过喷墨法可以将所需的掩模数量从五个减少到三个，由此本实施例的制造方法明显减少了光刻工艺和真空淀积装置的所需数量。由此，还大大减少了设备费用。此外，根据本实施例的制造方法，源极17和漏极18可以采用容易扩散到半导体层16中的材料，而不会出现生产率降低的问题。
这里，在第五实施例中所述的特征，如图39中所示的TFT阵列基板或者图40中所示的制造方法可以与第一到第四实施例中所述的特征组合，只要不矛盾即可。
例如，第五实施例的TFT阵列基板可以设置成使得薄膜晶体管部件22的TFT部件栅极66是从栅极13的主线分支出来的分支电极，并且这个分支电极的开口端从半导体层16的区域突出。
可以设置成使得从半导体层的突出的分支电极的一部分具有比半导体层区域内的一部分分支电极的宽度小的宽度。
可以设置成使得源极17和漏极18形成在半导体层16上，沟道部分72形成在源极17和漏极18之间，并且从半导体层16区域突出的一部分分支电极形成在源极17或漏极18附近。
可以设置成在半导体层16上形成源极17和漏极18，并且在源极17和漏极18之间形成沟道部分72，而且从半导体层72突出的一部分分支电极是利用由下列公式(1)给出的条件形成的：
L3＞r+Δ1+2Δ2   …(1)
其中r表示从沟道部分72的中心到沟道部分72的最外端的距离，Δ1表示考虑了要形成为半导体层16的液滴的量的变化和液滴散布的变化的第一误差，Δ2表示考虑了液滴滴落位置偏离目标位置的位移的第二误差，L3表示从沟道部分的中心到分支电极的开口端的距离。
可以设置成在半导体层16上形成源极17和漏极18，并且在源极17和漏极18之间形成沟道部分72，而且利用由下列公式(2)给出的条件形成从半导体层16突出的一部分分支电极：
L2＞Δ1+2Δ2   …(2)
其中Δ1表示考虑了要形成为半导体层16的液滴的量的变化和液滴散布的变化的第一误差，Δ2表示考虑了液滴滴落位置偏离目标位置的位移的第二误差，L2表示从源极和漏极的分支电极的开口端一侧的端部到分支电极的开口端的距离。
可以设置成在半导体层16上形成源极17和漏极18，并且在这些电极之间形成沟道部分72，此外，源极17和漏极18中的沟道部分72上的端部形成到形成半导体层16的区域中的整个宽度。
还可以设置成在半导体层16的上层或下层中在对应形成半导体层16的位置的位置上形成液滴形式的光阻挡膜。
可以设置成在半导体层16上形成源极17和漏极18，并且在源极17和漏极18之间形成沟道部分72，并且通过由下列公式(3)给出的条件形成半导体层16：
R＞r+Δ1+Δ2   …(3)
其中r表示从沟道部分的中心到沟道部分的最外端的距离，Δ1表示考虑了要形成为半导体层16的液滴的量的变化和液滴散布的变化的第一误差，Δ2表示考虑了液滴滴落位置偏离目标位置的位移的第二误差，R表示根据到沟道部分72的中心的距离设置的半导体层的半径。
第五实施例的TFT阵列基板的制造方法可以设置成：薄膜晶体管部件22的TFT部件栅极66是从栅极13的主线分支出来的分支电极，这个分支电极的开口端从半导体层的区域突出出来。
此外，可以设置成：考虑到滴落的精度，设置分支电极的长度，使其开口端可以从半导体层16突出。
还可以设置成使从半导体层区域突出的一部分分支电极具有比在半导体层16区域内的一部分分支电极的宽度小的宽度。
可以设置成在半导体层16上形成源极17和漏极81，并在源极17和漏极18之间形成沟道部分72，并且在源极或漏极附近形成从半导体层16突出的分支电极的一部分。
在栅极13的制造工艺中，可以利用由下列公式(1)给出的条件形成从半导体层16的区域突出的分支电极的一部分：
L3＞r+Δ1+2Δ2   …(1)
其中r表示从沟道部分72的中心到沟道部分72的最外端的距离，Δ1表示考虑了要形成为半导体层16的液滴的量的变化和液滴散布的变化的第一误差，Δ2表示考虑了液滴滴落位置偏离目标位置的位移的第二误差，L3表示从沟道部分的中心到分支电极的开口端的距离。
在栅极13的制造工艺中，可以利用如下公式(2)给出的条件形成从半导体层16突出的分支电极的一部分：
L2＞Δ1+2Δ2   …(2)
其中Δ1表示考虑了要形成为半导体层16的液滴的量的变化和液滴散布的变化的第一误差，Δ2表示考虑了液滴滴落位置偏离目标位置的位移的第二误差，L2表示从源极和漏极的分支电极的开口端一侧的端部到分支电极的开口端的距离。
此外，可以通过形成防止液滴流动的突起导轨来提供第一和第二区。
此外，可以通过形成相对于液滴分别具有亲液特性和疏液特性的亲液区和疏液区来提供第一区和第二区。
前述第五实施例的结构可以与第一到第四实施例的各个结构相组合，并且这种组合将提供与第一到第四实施例的结构相同的功能和效果。
第五实施例的TFT阵列基板适当地适用于液晶显示器件；然而，TFT阵列基板可以适用于其他显示器件，如用于有机E1面板或无机EL面板等的显示器件，或者由指纹传感器为代表的两维图像输入装置、X射线成像装置等，或者采用TFT阵列基板的各种电子装置。对于第一到第四实施例的每个中采用的TFT阵列基板来说也是这样的，并且TFT阵列基板不仅适用于液晶显示器件，而且适用于上述其它器件。
同样，第五实施例的TFT阵列基板的制造方法适合于适用于液晶显示器件的制造方法。然而，第五实施例的制造方法也可适用于恰显示器件的制造方法，如用于有机E1面板或无机EL面板等的显示器件，或者由指纹传感器为代表的两维图像输入装置、X射线成像装置等，或者采用TFT阵列基板的各种电子装置。对于第一到第四实施例的每个中采用的TFT阵列基板的制造方法来说也是这样的，并且TFT阵列基板不仅适用于液晶显示器件的制造方法，而且适用于上述其它器件的制造方法。
如上所述，根据本发明的TFT阵列基板包括具有通过滴落液滴形成的形状的半导体层。
由此，可以在不需要用于形成半导体层的掩模的情况下进行TFT阵列基板的制造。结果是，减少了掩模数量，因此减少了制造工艺。此外，制造需要较少的使用掩模的光刻工艺，由此减少了用于光刻的设备费用和浪费材料的量。这就可以减少制造时间和成本。
TFT阵列基板可以具有如下设置：薄膜晶体管部件中的栅极是从栅极的主线分支出来的分支电极，并且该分支电极具有从半导体层的区域突出来的开口端。
利用前述设置，由于薄膜晶体管部件的分支电极的开口端从半导体层区域突出，因此通过来自分支电极的电场可以适当地抑制源极和漏极之间的漏电流。
根据本发明的TFT阵列基板可具有如下设置：分支电极设置成使得从半导体层的区域突出的分布其宽度比在半导体层区域内限定的部分的宽度小。
利用前述设置，分支电极的开口端占据像素部件的较小面积，由此抑制了孔径比的减小。
根据本发明的TFT阵列基板可以具有如下设置：薄膜晶体管部件还包括在半导体层上的源极和漏极，沟道部分形成在源极和漏极之间，并且从半导体层区域突出的一部分分支电极形成得与源极和漏极之一接触。
利用前述设置，由于从半导体层区域突出的一部分分支电极形成得与源极和漏极之一接触，因此分支电极的开口端可以延伸到半导体层外部，同时不会使TFT阵列基板的像素部件的孔径比减小。
通过采用这种设置，可以可靠地提供具有从半导体层突出的开口端的分支电极，由此可靠地抑制了源极和漏极之间的漏电流。
此外，可以参照下列公式来形成从半导体层突出的部分。
即，根据本发明的TFT阵列基板可以具有如下设置：薄膜晶体管部件还包括在半导体层上的源极和漏极，沟道部分形成在源极和漏极之间，并且根据下列公式(1)形成从半导体层区域突出的一部分分支电极，
L3＞r+Δ1+2Δ2   …(1)
其中r表示从沟道部分的中心到沟道部分的最外端的距离，Δ1表示考虑了用于形成半导体层的液滴的量的变化和滴落之后的液滴散布的变化的第一误差，Δ2表示考虑了偏离目标位置的第二误差，L3表示从沟道部分的中心到分支电极的开口端的距离。
此外，根据本发明的TFT阵列基板可以具有如下设置：薄膜晶体管部件还包括在半导体层上的源极和漏极，沟道部分形成在源极和漏极之间，并且根据下列公式(2)形成从半导体层区域突出的一部分分支电极，
L2＞Δ1+2Δ2   …(2)
其中Δ1表示考虑了用于形成半导体层的液滴的量的变化和滴落之后的液滴散布的变化的第一误差，Δ2表示考虑了偏离目标位置的第二误差，L2表示从(1)靠近分支电极的开口端的源极和漏极的的每个的端部到(2)分支电极的开口端的距离。
前述TFT阵列基板可以具有如下设置：薄膜晶体管部件还包括在半导体层上的源极和漏极，沟道部分形成在源极和漏极之间，并且源极和漏极各具有靠近沟道部分设置并且整个宽度都限定在半导体层区域内的端部。
利用前述设置，可以给每个像素的源极输送足够的ON电流，由此防止将引起图像不均匀的像素的充电条件的非均匀性。
根据本发明的TFT阵列基板可具有如下设置：薄膜晶体管部件还包括在半导体层的上层或下层上的光阻挡膜，该光阻挡膜具有通过滴落液滴形成的形状，并且形成在对应半导体层的为的部分上。
利用前述设置，当需要光阻挡膜时，可以利用喷墨法等通过滴落光阻挡膜材料的液滴而很容易地形成。因而，如半导体层的形成那样，可以不用掩模来形成光阻挡膜。由此，在TFT阵列基板的制造中不必使用额外数量的掩模或更多量的材料，由此减少了制造步骤和成本。
根据本发明的TFT阵列基板可具有如下设置：薄膜晶体管部件还包括在半导体层上的源极和漏极，沟道部分形成在源极和漏极之间，并且可以根据下列公式(3)来形成半导体层，
R＞r+Δ1+Δ2   …(3)
其中r表示从沟道部分的中心到沟道部分的最外端的距离，Δ1表示考虑了用于形成半导体层的液滴的量的变化和滴落之后的液滴散布的变化的第一误差，Δ2表示考虑了偏离目标位置的第二误差，R表示从沟道部分的中心伸出的半导体层的半径。
利用前述设置，可以在薄膜晶体管部件的沟道部分中可靠地提供半导体层，由此保证薄膜晶体管部件的所希望的特性水平。
本发明的液晶显示器件包括前述TFT阵列基板。因此，液晶显示器件的制造需要减少量的掩模，由此减少了制造时间和成本。
根据本发明的TFT阵列基板的制造方法包括如下步骤：(a)在基板上形成栅极；(b)在栅极上形成栅极绝缘层；(c)在栅极绝缘层上淀积半导体膜；(d)通过在半导体膜栅滴落抗蚀剂材料的液滴，形成具有液滴形状的抗蚀剂层；和(e)在对应抗蚀剂层的形状处理半导体膜以便形成薄膜晶体管部件的半导体层之后，除去抗蚀剂层。
通过这种方式，通过滴落抗蚀剂材料的液滴，在淀积的半导体膜上形成抗蚀剂层，并且通过使用具有液滴形状(一般为圆形形状)的这个抗蚀剂层作掩模，形成半导体层。
相应地，半导体层的形成不需要掩模，因此，减少了所需掩模总量，由此减少了制造工艺。此外，由于制造需要较少的使用掩模的光刻工艺，因此可以减少用于光刻的设备费用和浪费材料的量。这就可以减少制造时间和成本。
根据本发明的TFT阵列基板的制造方法包括如下步骤：(a)在基板上形成具有分支电极的栅极；(b)在栅极上形成栅极绝缘层；和(c)通过在分支电极上的栅极绝缘层上滴落半导体材料的液滴，形成作为薄膜晶体管部件的半导体层的具有液滴形状的半导体层。
通过这种方式，通过只在分支电极的栅极绝缘层上滴落半导体材料的液滴就可以形成液滴形状(一般为圆形形状)的半导体层。
因而，半导体层的形成不需要掩模，因此减少了所需的掩模总数量，由此减少了制造工艺。此外，由于制造需要较少的使用掩模的光刻工艺，因此可以减少用于光刻的设备费用和浪费材料的量。这就可以减少制造时间和成本。
  TFT阵列基板的前述制造方法可以设置成：在步骤(a)中，形成的栅极有主线和从主线分支出来的分支电极，而分支电极有一个从半导体层区域突出的开口端。
利用前述设置，因为薄膜晶体管部分的栅极的分支电极有一个从半导体层区域突出的开口端，在源极和漏极之间的漏电流可以被分支电极的电场适当地抑制。
TFT阵列基板的前述制造方法可以设置成：根据液滴的滴落精度规定分支电极的长度，因而开口端从半导体层的区域突出。
通过这种方式，在允许分支电极的开口端从完成的半导体的区域突出的位置上滴落抗蚀剂材料或半导体材料的液滴。这样，可以适当地抑制源极和漏极之间的漏电流。
根据本发明的TFT阵列基板的制造方法可以设置成：形成分支电极，使得从半导体层区域突出的部分其宽度比被限定在半导体层区域内的部分的宽度小。
利用前述设置，分支电极的开口端占据像素部分的较少面积，由此抑制了孔径比的减小。
根据本发明的TFT阵列基板的制造方法可以设置成：从半导体层区域突出的一部分分支电极形成得与薄膜晶体管部件的源极和漏极之一接触。
利用前述设置，由于从半导体层区域突出的一部分分支电极形成得与源极和漏极之一接触，因此分支电极的开口端可以延伸到半导体层的外部，同时不减小TFT阵列基板的像素部分的孔径比。
通过采用这种设置，可以可靠地提供具有从半导体层突出的开口端的分支电极，由此可靠地抑制了源极和漏极之间的漏电极。
根据本发明的TFT阵列基板的制造方法可以设置成：在步骤(a)中，形成分支电极，以便根据下列公式(1)形成从半导体层区域突出的部分，
L3＞r+Δ1+2Δ2   …(1)
其中r表示从沟道部分的中心到沟道部分的最外端的距离，Δ1表示考虑了用于形成半导体层的液滴的量的变化和滴落之后的液滴散布的变化的第一误差，Δ2表示考虑了偏离目标位置的第二误差，L3表示从沟道部分的中心到分支电极的开口端的距离。
此外，在步骤(a)中，形成分支电极，以便根据下列公式(2)形成从半导体层的区域突出的部分，
L2＞Δ1+2Δ2   …(2)
其中Δ1表示考虑了用于形成半导体层的液滴的量的变化和滴落之后的液滴散布的变化的第一误差，Δ2表示考虑了偏离目标位置的第二误差，L2表示从(1)靠近分支电极的开口端的源极和漏极的的每个的端部到(2)分支电极的开口端的距离。
在前述两种设置中，可以可靠地提供具有从半导体层突出的开口端的分支电极，由此可靠地抑制了源极和漏极之间的漏电流。
根据本发明的TFT阵列基板的制造方法可以设置成：在步骤(d)中，根据下列公式(3)形成抗蚀剂层，
R＞r+Δ1+Δ2   …(3)
其中r表示从沟道部分的中心到沟道部分的最外端的距离，Δ1表示考虑了用于形成半导体层的液滴的滴落量的变化和滴落之后液滴散布的变化的第一误差，Δ2表示考虑了液滴滴落位置偏离目标位置的第二误差，R表示从沟道部分中心伸出的半导体层的半径。
利用前述设置，可以可靠地在薄膜晶体管部件的沟道部分中提供半导体层，由此保证薄膜晶体管部件的特性的所希望水平。
根据本发明的TFT阵列基板的制造方法包括如下步骤：(a)在基板上形成栅极；(b)在栅极上形成栅极绝缘层；(c)在栅极绝缘层上形成薄膜晶体管部件的半导体层；(d)通过在进行了步骤(c)之后的基板上滴落电极材料的液滴，形成要形成源极的第一区以及至少要形成像素电极的第二区；和(e)通过在进行了步骤(d)之后的基板上滴落电极材料的液滴，在第一区和第二区中形成源极、漏极、和像素电极。
通过这种方式，在用于电极形成步骤的预处理的一个工艺中形成了第一区和第二区，其中通过滴落电极材料的液滴对第一区形成源极，通过滴落电极材料的液滴对第二区至少形成像素电极。因此，与在不同步骤中分开形成第一和第二区的的情况相比，可以减少制造工艺和成本。
根据本发明的液晶显示器件的制造方法包括TFT阵列基板的前述制造方法之一。因此，可以至少减少用于制造液晶显示器件的制造工艺，由此降低成本。
根据本发明的TFT阵列基板包括：薄膜晶体管部件，其中栅极形成在基板上，并且经栅极绝缘层在栅极上形成半导体层和导体层，其中：导体层形成得与薄膜晶体管部件的半导体层以及源极和漏极之一接触，并且具有通过滴落液滴形成的部分，导体层和半导体层在通过滴落液滴形成的部分中具有基本上相同的形状。
在这种设置中，通过滴落导电材料的液滴在淀积的半导体膜上形成导体形成层，并且通过采用具有液滴形状(一般为圆形形状)的这个导体形成层作掩模，形成半导体层。与抗蚀剂层不一样，不需要除去这个导体形成层，因此可以省略去除工艺。在这个设置中，向半导体层上滴落导电材料的液滴可以例如通过喷墨法来进行，或者通过能形成具有用于薄膜晶体管部件的合适尺寸的液滴的任何方法来进行。
利用TFT阵列基板的这种设置，可以不用掩模来形成半导体层；因此减少了所需的掩模数量。此外，与抗蚀剂层不一样，不需要除去导体形成层，因此可以省略去除工艺，由此大大减少了制造工艺和设备费用。而且，还可以减少如显影剂或去除剂等的化学物质的所需量，以及抗蚀剂材料的浪费量等。由此，可以减少制造时间和成本。
此外，导体层可以由Mo、W、Ag、Cr、Ta、Ti、主要含有Mo、W、Ag、Cr、Ta、Ti之一的金属材料或者氧化铟锡构成。
更具体地说，利用前述设置，设置在半导体层和源极或漏极之间的导体层作为防扩散层工作，用于实际上防止构成源极或漏极的成分元素扩散。此外，作为导体层的在前状态的导体形成层也作为防扩散层工作。通过如此实际地防止扩散，即使在热处理之后也可以使向半导体层扩散的材料量很少，因而扩散对TFT的特性几乎没有影响。
本发明的前述结构可以应付近年来的如下情况：源极或漏极通常由Al、Cu等构成，这些材料很可能扩散到半导体层中。因此，本发明的结构具有用于构成源极或漏极的材料的较宽的选择，同时几乎不增加制造工艺的数量。
利用这种设置，与在半导体层之后从玻璃基板上依次形成防扩散层的常规方法相比，例如源极和漏极分别由防扩散层和低电阻层构成的方法，可以大大减少制造工艺。由此，可以提高TFT阵列基板的生产率。
特别是，在源极和漏极由Al或主要含有Al的金属材料构成的制造方面是有效的。
作为它们的特性之一，Al或主要含有Al的金属材料不容易受到氧化性酸如硝酸的损伤。这样，导体形成层优选由可以被氧化性酸如硝酸溶解的Ag、Mo、W或主要含有Ag、Mo、W的合金构成。这种设置在制造上是有利的，因为可以利用氧化性酸如硝酸只对具有所希望的选择性的导电形成层进行湿刻蚀。
此外，由于由Al或主要含有Al的金属材料构成的源极和漏极具有低电阻。因此，TFT阵列基板可以与近来的大尺寸TFT阵列基板相容。
此外，根据本发明的液晶显示器件包括前述TFT阵列基板。因此，可以减少TFT阵列基板的制造工艺，由此减少了制造时间和成本。根据本发明的TFT阵列基板的制造方法包括如下步骤：(a)在基板上形成栅极；(b)在栅极上形成栅极绝缘层；(c)在栅极绝缘层上淀积半导体膜；(d)通过在半导体膜上滴落导电材料的液滴形成具有小滴形状的导体形成层；和(e)通过对应导体形成层的形状处理半导体膜，形成薄膜晶体管部件的半导体层。
在这种设置中，通过滴落导电材料的液滴在淀积的半导体膜上形成导体形成层，并且通过使用具有液滴形状(一般为圆形形状)的这个导体形成层作掩模，形成半导体层。与抗蚀剂层不一样，不需要除去这个导体形成层，因此可以声去除工艺。
利用这种TFT阵列基板的设置，可以不用掩摸来形成半导体层；因此减少了所需掩模数量，由此减少了制造工艺。此外，制造需要减少的使用掩模的光刻工艺，由此减少了用于光刻的设备费用，因而大大减少了制造工艺和设备费用。而且，还可以减少如显影剂或去除剂等化学物质的所需量以及抗蚀剂材料的浪费量等。由此，可以减少制造时间和成本。
此外，TFT阵列基板的前述制造方法还可包括以下步骤：处理导体形成层，以便形成导体层，其中：导体层由Mo、W、Ag、Cr、Ta、Ti、主要含有Mo、W、Ag、Cr、Ta、Ti之一的金属材料或者氧化铟锡构成。
利用这种方法，本发明的结构具有用于构成源极或漏极的材料的更宽的选择范围，同时几乎不增加制造工艺数量。更具体地说，作为导体层在前状态的导体形成层作为用于形成半导体层的图形掩模和作为用于防止向半导体层的扩散的防扩散层来工作。此外，由导体形成层形成的导体层还可以具有防扩散功能。相应地，由于源极和漏极可以由具有低电阻的Al或Cu构成，因而材料的选择范围变得更宽了。
源极和漏极优选由Al或主要含有Al的金属材料构成。
这里，导体形成层优选由可以被氧化性酸如硝酸溶解的Ag、Mo、W或者主要含有Ag、Mo、W的合金构成。
这种设置在制造上是有利的，因为可以利用氧化性酸如硝酸只对具有所希望的选择性的导电形成层进行湿刻蚀。
由此，例如可以减少TFT阵列基板的制造工艺，由此提供了TFT阵列基板的生产率。
根据本发明的液晶显示器件的制造方法包括TFT阵列基板的前述制造方法。因此，可以至少减少用于制造液晶显示器件的制造工艺。
为了更全面的理解本发明的特性和优点，参照附图进行了更详细的说明。
如此介绍了本发明，显然可以用很多方式进行修改。这种修改不应当是脱离了本发明的精神和范围，并且对于本领域技术人员来说显而易见的所有这些修改将趋于包括在下列权利要求书的范围内。
工艺实用性
根据本发明的TFT阵列基板是通过喷墨法制造的。为了减少制造工艺的成本和数量可以采用该TFT阵列基板。TFT阵列基板特别适合于液晶显示器件；然而，还可以与其它显示器件(如有机EL面板)或成像装置相容。

Claims (35)

1、一种TFT阵列基板，包括：
薄膜晶体管部件，其中栅极形成在基板上，半导体层经栅极绝缘层形成在栅极上，
半导体层具有通过滴落液滴形成的形状。
2、根据权利要求1所述的TFT阵列基板，其中：
薄膜晶体管部件中的栅极是从栅极的主线分支出来的分支电极，该分支电极具有从半导体层的区域突出的开口端。
3、根据权利要求2所述的TFT阵列基板，其中：
分支电极设置成使得从半导体层的区域突出的部分其宽度比在半导体层的区域内限定的部分的宽度小。
4、根据权利要求2所述的TFT阵列基板，其中：
薄膜晶体管部件还包括在半导体层上的源极和漏极，沟道部分形成在源极和漏极之间，并且从半导体层的区域突出的一部分分支电极形成得与源极和漏极之一接触。
5、根据权利要求2所述的TFT阵列基板，其中：
薄膜晶体管部件还包括在半导体层上的源极和漏极，并且沟道部分形成在源极和漏极之间，从半导体层的区域突出的一部分分支电极是根据下列公式(1)形成的，
L3＞r+Δ1+2Δ2  …(1)
其中r表示从沟道部分的中心到沟道部分的最外端的距离，Δ1表示考虑了用于形成半导体层的液滴的滴落量的变化和滴落之后液滴散布的变化的第一误差，Δ2表示考虑了液滴滴落偏离目标位置的第二误差，L3表示从沟道部分的中心到分支电极的开口端的距离。
6、根据权利要求2所述的TFT阵列基板，其中：
薄膜晶体管部件还包括在半导体层上的源极和漏极，并且沟道部分形成在源极和漏极之间，从半导体层的区域突出的一部分分支电极是根据下列公式(2)形成的，
L2＞Δ1+2Δ2    …(2)
其中Δ1表示考虑了用于形成半导体层的液滴的滴落量的变化和滴落之后液滴散布的变化的第一误差，Δ2表示考虑了液滴滴落偏离目标位置的第二误差，L2表示从(1)靠近分支电极的开口端的源极和漏极的每个的端部到(2)分支电极的开口端的距离。
7、根据权利要求1所述的TFT阵列基板，其中：
薄膜晶体管部件还包括在半导体层上的源极和漏极，沟道部分形成在源极和漏极之间，并且源极和漏极各具有靠近沟道部分设置并在整个宽度上都限定在半导体层的区域内的端部。
8、根据权利要求1所述的TFT阵列基板，其中：
薄膜晶体管部件还包括在半导体层的上层或下层上的光阻挡膜，该光阻挡膜具有通过滴落液滴形成的形状，并且形成在对应半导体层的位置的部分上。
9、根据权利要求1所述的TFT阵列基板，其中：
薄膜晶体管部件还包括在半导体层上的源极和漏极，沟道部分形成在源极和漏极之间，半导体层是根据下列公式(3)形成的，
R＞r+Δ1+Δ2  …(3)
其中r表示从沟道部分的中心到沟道部分的最外端的距离，Δ1表示考虑了用于形成半导体层的液滴的滴落量的变化和滴落之后的液滴散布的变化的第一误差，Δ2表示考虑了滴落位置偏离目标位置的第二误差，R表示从沟道部分的中心伸出的半导体层的半径。
10、一种液晶显示器件，它包括在权利要求1中所限定的TFT阵列基板。
11、一种TFT阵列基板的制造方法，包括如下步骤：
(a)在基板上形成栅极；
(b)在栅极上形成栅极绝缘层；
(c)在栅极绝缘层上淀积半导体膜；
(d)通过在半导体膜上滴落抗蚀剂材料的液滴，形成具有液滴形状的抗蚀剂层；和
(e)在对应抗蚀剂层的形状处理半导体膜以便形成薄膜晶体管部件的半导体层之后，除去抗蚀剂层。
12、根据权利要求11所述的TFT阵列基板的制造方法，其中：
在步骤(a)中，形成栅极，该栅极包括主线和从主线分支出来的分支电极，该分支电极具有从半导体层的区域突出的开口端。
13、根据权利要求12所述的TFT阵列基板的制造方法，其中：
根据液滴的滴落精度来规定分支电极的长度，以便开口端从半导体层的区域突出。
14、根据权利要求12所述的TFT阵列基板的制造方法，其中：
形成分支电极，使得从半导体层的区域突出的部分在宽度上比在半导体层的区域内限定的部分小。
15、根据权利要求12所述的TFT阵列基板的制造方法，其中：
从半导体层的区域突出的部分分支电极形成得与薄膜晶体管部件的源极和漏极之一接触。
16、根据权利要求12所述的TFT阵列基板的制造方法，其中：
在步骤(a)中，形成分支电极，使得从半导体层的区域突出的部分根据下列公式(1)形成，
L3＞r+Δ1+2Δ2  …(1)
其中r表示从沟道部分的中心到沟道部分的最外端的距离，Δ1表示考虑了用于形成半导体层的液滴的滴落量的变化和滴落之后液滴散布的变化的第一误差，Δ2表示考虑了液滴滴落偏离目标位置的第二误差，L3表示从沟道部分的中心到分支电极的开口端的距离。
17、根据权利要求13所述的TFT阵列基板的制造方法，其中：
在步骤(a)中，形成分支电极，使得从半导体层的区域突出的部分根据下列公式(2)形成，
L2＞Δ1+2Δ2  …(2)
其中Δ1表示考虑了用于形成半导体层的液滴的滴落量的变化和滴落之后液滴散布的变化的第一误差，Δ2表示考虑了液滴滴落偏离目标位置的第二误差，L2表示从(1)靠近分支电极的开口端的源极和漏极的每个的端部到(2)分支电极的开口端的距离。
18、根据权利要求11所述的TFT阵列基板的制造方法，其中：
在步骤(d)中，根据下列公式(3)形成抗蚀剂层，
R＞r+Δ1+Δ2  …(3)
其中r表示从沟道部分的中心到沟道部分的最外端的距离，Δ1表示考虑了用于形成半导体层的液滴的滴落量的变化和滴落之后的液滴散布的变化的第一误差，Δ2表示考虑了滴落位置偏离目标位置的第二误差，R表示从沟道部分的中心伸出的半导体层的半径。
19、一种TFT阵列基板的制造方法，包括如下步骤：
(a)在基板上形成具有分支电极的栅极；
(b)在栅极上形成栅极绝缘层；和
(c)通过在分支电极上的栅极绝缘层上滴落半导体材料的液滴，形成作为薄膜晶体管部件的半导体层的具有液滴形状的半导体层。
20、根据权利要求19所述的TFT阵列基板的制造方法，其中：
在步骤(a)中，形成栅极，该栅极包括主线和从主线分支出来的分支电极，该分支电极具有从半导体层的区域突出的开口端。
21、根据权利要求19所述的TFT阵列基板的制造方法，其中：
步骤(c)包括下列子步骤：
(i)在栅极绝缘层上淀积半导体膜；
(ii)通过在半导体膜上滴落抗蚀剂材料的液滴，形成具有液滴形状的抗蚀剂层；和
(iii)在对应抗蚀剂层的形状处理半导体膜以便形成薄膜晶体管部件的半导体层之后，除去抗蚀剂层，和
在步骤(ii)中，根据下列公式(3)形成抗蚀剂层，
R＞r+Δ1+Δ2  …(3)
其中r表示从沟道部分的中心到沟道部分的最外端的距离，Δ1表示考虑了用于形成半导体层的液滴的滴落量的变化和滴落之后的液滴散布的变化的第一误差，Δ2表示考虑了滴落位置偏离目标位置的第二误差，R表示从沟道部分的中心伸出的半导体层的半径。
22、一种TFT阵列基板的制造方法，包括如下步骤：
(a)在基板上形成栅极；
(b)在栅极上形成栅极绝缘层；
(c)在栅极绝缘层上形成薄膜晶体管部件的半导体层；
(d)通过在进行了步骤(c)之后的基板上滴落电极材料的液滴，形成要形成源极的第一区以及至少要形成一个像素电极的第二区；和
(e)通过在进行了步骤(d)之后的基板上滴落电极材料的液滴，在第一区和第二区中形成源极、漏极和像素电极。
23、根据权利要求22所述的TFT阵列基板的制造方法，其中：
第一和第二区是通过形成防止液滴流动的突起导轨来提供的。
24、根据权利要求22所述的TFT阵列基板的制造方法，其中：
第一和第二区是通过形成分别具有相对于液滴的亲液性和疏液性的亲液区和疏液区来提供的。
25、一种液晶显示器件的制造方法，它包括权利要求11中所述的TFT阵列基板的制造方法。
26、一种TFT阵列基板，包括：
薄膜晶体管部件，其中栅极形成在基板上，半导体层和导体层经栅极绝缘层形成在栅极上，
其中：
导体层形成得与薄膜晶体管部件的半导体层以及源极和漏极之一接触，并具有通过滴落液滴形成的部分，导体层和半导体层在通过滴落液滴形成的部分中具有基本相同的形状。
27、根据权利要求26所述的TFT阵列基板的制造方法，其中：
导体层由Mo、W、Ag、Cr、Ta、Ti、主要含有Mo、W、Ag、Cr、Ta、Ti之一的金属材料或氧化铟锡构成。
28、根据权利要求27所述的TFT阵列基板的制造方法，其中：
源极和漏极由Al或主要含有Al的金属材料构成。
29、一种液晶显示器件，包括权利要求26中所述的TFT阵列基板。
30、一种TFT阵列基板的制造方法，包括以下步骤：
(a)在基板上形成栅极；
(b)在栅极上形成栅极绝缘层；
(c)在栅极绝缘层上淀积半导体膜；
(d)通过在半导体膜上滴落导电材料的液滴形成具有液滴滴形状的导体形成层；和
(e)通过对应导体形成层的形状处理半导体膜，形成薄膜晶体管部件的半导体层。
31、根据权利要求30所述的TFT阵列基板的制造方法，还包括以下步骤：
处理导体形成层，以便形成导体层，
其中：
导体层由Mo、W、Ag、Cr、Ta、Ti、主要含有Mo、W、Ag、Cr、Ta、Ti之一的金属材料或氧化铟锡构成。
32、根据权利要求31所述的TFT阵列基板的制造方法，其中：
源极和漏极由Al或主要含有Al的金属材料构成。
33、一种液晶显示器件的制造方法，包括权利要求30所述的TFT基板的制造方法。
34、一种电子装置，包括权利要求1所述的TFT阵列基板。
35、一种电子装置，包括权利要求26所述的TFT阵列基板。
CNB038205475A 2002-08-30 2003-08-29 Tft阵列基板、液晶显示器件、tft阵列基板和液晶显示器件的制造方法以及电子装置 Expired - Fee Related CN100477272C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002255538 2002-08-30
JP255538/2002 2002-08-30
JP365337/2002 2002-12-17
JP2002365337 2002-12-17

Publications (2)

Publication Number Publication Date
CN1679171A true CN1679171A (zh) 2005-10-05
CN100477272C CN100477272C (zh) 2009-04-08

Family

ID=31980550

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038205475A Expired - Fee Related CN100477272C (zh) 2002-08-30 2003-08-29 Tft阵列基板、液晶显示器件、tft阵列基板和液晶显示器件的制造方法以及电子装置

Country Status (7)

Country Link
US (1) US20060086937A1 (zh)
JP (1) JP4615197B2 (zh)
KR (1) KR100772759B1 (zh)
CN (1) CN100477272C (zh)
AU (1) AU2003259565A1 (zh)
TW (1) TWI242100B (zh)
WO (1) WO2004021447A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140397B (zh) * 2006-09-05 2010-06-02 株式会社未来视野 液晶显示板及其制造方法
CN102097589A (zh) * 2009-11-05 2011-06-15 索尼公司 半导体器件及使用该半导体器件的显示装置
CN102655174A (zh) * 2011-03-03 2012-09-05 三星电子株式会社 薄膜晶体管及制造该薄膜晶体管的方法
JP2017208500A (ja) * 2016-05-20 2017-11-24 株式会社デンソー 有機トランジスタ

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170049B2 (ja) 2002-08-30 2008-10-22 シャープ株式会社 パターン形成基材およびパターン形成方法
JP4098039B2 (ja) 2002-08-30 2008-06-11 シャープ株式会社 パターン形成基材およびパターン形成方法
JP4539032B2 (ja) * 2003-05-28 2010-09-08 セイコーエプソン株式会社 膜パターン形成方法及びデバイスの製造方法
JP2005084416A (ja) * 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
JP4583904B2 (ja) * 2003-12-17 2010-11-17 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4906039B2 (ja) * 2004-08-03 2012-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8148895B2 (en) 2004-10-01 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
KR100669733B1 (ko) * 2004-10-14 2007-01-16 삼성에스디아이 주식회사 유기박막 트랜지스터 및 이를 이용한 유기전계 발광표시장치
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
JP4892822B2 (ja) * 2004-10-21 2012-03-07 セイコーエプソン株式会社 電気光学装置の製造方法
KR100603397B1 (ko) * 2004-11-18 2006-07-20 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR101085139B1 (ko) * 2004-12-03 2011-11-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4083752B2 (ja) 2005-01-31 2008-04-30 三菱電機株式会社 アクティブマトリクス基板及びその製造方法
JP4542452B2 (ja) * 2005-03-18 2010-09-15 株式会社フューチャービジョン 薄膜トランジスタの製造方法
WO2006117909A1 (ja) 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha パターン薄膜、半導体素子及び回路基板の製造方法、並びに、レジスト材料、半導体素子及び回路基板
JP5116251B2 (ja) * 2005-05-20 2013-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101137862B1 (ko) * 2005-06-17 2012-04-20 엘지디스플레이 주식회사 평판표시소자의 제조방법
JP4658721B2 (ja) * 2005-07-11 2011-03-23 株式会社フューチャービジョン 表示装置の製造方法
JP4663485B2 (ja) 2005-11-04 2011-04-06 三菱電機株式会社 薄膜トランジスタアレイ及びその製造方法、半透過型液晶表示装置
KR20070052067A (ko) * 2005-11-16 2007-05-21 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
US7719008B2 (en) * 2006-02-03 2010-05-18 Samsung Electronics Co., Thin film transistor substrate and method of manufacturing the same and mask for manufacturing thin film transistor substrate
JP4807174B2 (ja) * 2006-07-27 2011-11-02 セイコーエプソン株式会社 有機トランジスタとその製造方法
KR101415560B1 (ko) 2007-03-30 2014-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5277675B2 (ja) * 2007-07-11 2013-08-28 株式会社リコー 有機薄膜トランジスタの製造方法
JP5217558B2 (ja) * 2008-03-27 2013-06-19 三菱電機株式会社 薄膜トランジスタ基板
JP5453303B2 (ja) * 2010-02-22 2014-03-26 パナソニック株式会社 発光装置とその製造方法
US9842883B2 (en) * 2016-01-28 2017-12-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Flexible array substrate structure and manufacturing method for the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
JPS62143469A (ja) * 1985-12-18 1987-06-26 Hitachi Ltd 薄膜トランジスタ
JPH0439966A (ja) * 1990-06-05 1992-02-10 Fujitsu Ltd 薄膜トランジスタの製造方法
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JPH09292633A (ja) * 1996-02-27 1997-11-11 Canon Inc カラー液晶表示装置の製造方法
CN1169015C (zh) * 1996-05-15 2004-09-29 精工爱普生株式会社 具有涂敷膜的薄膜器件、液晶屏以及薄膜器件的制造方法
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
US6087196A (en) * 1998-01-30 2000-07-11 The Trustees Of Princeton University Fabrication of organic semiconductor devices using ink jet printing
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
JP2000022156A (ja) * 1998-06-30 2000-01-21 Sanyo Electric Co Ltd 薄膜トランジスタ及びそのアレイ
US6822701B1 (en) * 1998-09-04 2004-11-23 Sharp Kabushiki Kaisha Liquid crystal display apparatus
US6909477B1 (en) * 1998-11-26 2005-06-21 Lg. Philips Lcd Co., Ltd Liquid crystal display device with an ink-jet color filter and process for fabricating the same
JP4211250B2 (ja) * 2000-10-12 2009-01-21 セイコーエプソン株式会社 トランジスタ及びそれを備える表示装置
JP2002182243A (ja) * 2000-12-15 2002-06-26 Nec Corp 液晶表示装置用トランジスタ基板及びその製造方法
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
US6487939B1 (en) * 2001-03-13 2002-12-03 3M Innovative Properties Company Apparatus and method for removing coatings from filaments
US6872320B2 (en) * 2001-04-19 2005-03-29 Xerox Corporation Method for printing etch masks using phase-change materials
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
US6919158B2 (en) * 2001-08-03 2005-07-19 Fuji Photo Film Co., Ltd. Conductive pattern material and method for forming conductive pattern
JP3965562B2 (ja) * 2002-04-22 2007-08-29 セイコーエプソン株式会社 デバイスの製造方法、デバイス、電気光学装置及び電子機器
GB2388709A (en) * 2002-05-17 2003-11-19 Seiko Epson Corp Circuit fabrication method
US6972261B2 (en) * 2002-06-27 2005-12-06 Xerox Corporation Method for fabricating fine features by jet-printing and surface treatment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140397B (zh) * 2006-09-05 2010-06-02 株式会社未来视野 液晶显示板及其制造方法
CN102097589A (zh) * 2009-11-05 2011-06-15 索尼公司 半导体器件及使用该半导体器件的显示装置
CN102097589B (zh) * 2009-11-05 2013-06-19 索尼公司 半导体器件及使用该半导体器件的显示装置
CN102655174A (zh) * 2011-03-03 2012-09-05 三星电子株式会社 薄膜晶体管及制造该薄膜晶体管的方法
US9385147B2 (en) 2011-03-03 2016-07-05 Samsung Electronics Co., Ltd. Electronic systems, thin film transistors, methods of manufacturing thin film transistors and thin film transistor arrays
JP2017208500A (ja) * 2016-05-20 2017-11-24 株式会社デンソー 有機トランジスタ

Also Published As

Publication number Publication date
KR20050059154A (ko) 2005-06-17
US20060086937A1 (en) 2006-04-27
CN100477272C (zh) 2009-04-08
JP4615197B2 (ja) 2011-01-19
AU2003259565A1 (en) 2004-03-19
TWI242100B (en) 2005-10-21
WO2004021447A1 (en) 2004-03-11
TW200407644A (en) 2004-05-16
JP2004247704A (ja) 2004-09-02
KR100772759B1 (ko) 2007-11-01

Similar Documents

Publication Publication Date Title
CN1679171A (zh) Tft阵列基板、液晶显示器件、tft阵列基板和液晶显示器件的制造方法以及电子装置
CN1237386C (zh) 液晶显示装置的制造方法
CN1218375C (zh) 制造半导体器件的方法
CN1197141C (zh) 半导体显示器件及其制作方法
CN1279576C (zh) 半导体设备及其制造方法
CN1263153C (zh) 半导体器件及其制作方法
CN1310065C (zh) 液晶显示装置
CN100339914C (zh) 银合金材料、电路基板、电子装置及电路基板的制造方法
CN1052339C (zh) 半导体基体材料的制作方法
CN1649096A (zh) 接触空穴、半导体器件、液晶显示器及el显示器的制法
CN1573476A (zh) 高质量和超大屏幕液晶显示设备及其生产方法
CN1242489C (zh) 半导体器件及其制造方法
CN1296643A (zh) 薄膜晶体管、液晶面板和它们的制造方法
CN1909751A (zh) 发光装置及其制造方法
CN1651998A (zh) 电子元件、显示元件及其制造方法
CN1492481A (zh) 单晶硅及soi基板、半导体装置及其制造方法、显示装置
CN1458812A (zh) 显示器件
CN101042987A (zh) 基板处理方法
CN1603898A (zh) 液晶显示装置及其制造方法
CN1153302C (zh) 薄膜晶体管
CN1691355A (zh) 半导体器件
CN1383570A (zh) 电场放射型电子源
CN1531083A (zh) 半导体保护元件、半导体器件及其制造方法
CN1691354A (zh) 半导体装置和图像显示装置
CN101042946A (zh) 银合金材料、电路基板、电子装置及电路基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20130829