TW201023351A - Solid-state imaging device, method of producing the same, and imaging device - Google Patents

Description

201023351 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種固態成像裝置、一種製造該固態成像 裝置之方法及一種成像裝置。 【先前技術】 已揭示一種製造一固態成像裝置之方法，其中在該固態 成像裝置之MOS電晶體之閘極電極上形成一具有一三層式 結構之側壁，在該固態成像裝置之一感測器部分上形成一 係相同於具有該三層式結構之該側壁之膜之膜（下稱「側 壁膜」）以使用該側壁膜作為一用於防止一矽化物形成於 該感測器部分上之矽化物阻斷物（參見，例如，第 W02003/096421號PCT國際專利申請公開案（文獻’421)之國 内再版（特定而言，圖64及與其相關之說明））。 然而，根據文獻'42 1中所述之方法，為了形成該等MOS 電晶體之源極-汲極區，經由具有該三層式結構之該側壁 膜來實施用於形成該等源極-汲極區之離子植入。因此， 一直難以在抑制寄生電阻的同時改善短通道效應。此外， 在一其中該等源極-汲極區由具有該三層式結構之側壁膜 完全覆蓋之狀態下退火該等源極-汲極區，且因此因該側 壁膜而引起之應力增大（應力記憶技術（SMT)，參見，例 如，K. Ota 等人，「Novel Locally Strained Channel Technique for High Performance 55 nm CMOS(用於高效能 55 nm CMOS之新穎局部應變通道技術）」IEDM Tech. Dig., pp. 27-30，2002)。此外，假定必需使用於形成一邏 139787.doc 201023351 輯邛力中之MOS電晶體之源極_汲極區之離子植入之條件 不同於用於形成像素部分中之刪電晶體之源極·汲極區 之離子植人之條件。此理由在於針對該像素部分中之 電晶體之離子植人係經由側㈣實施，而針對該邏輯部分 中之MOS電晶體之離子植人係在沒有此—膜之情況下實 施。因而，該邏輯部分中之該等M〇s電晶體中之每一者之 -雜質擴散層之深度不同於該像素部分中之該等m〇s電晶

體中之每—者之—雜質擴散層之深度。該邏輯部分中之該 等麵電晶體之閘極長度短於該像素部分中之該等麵電 晶體之閘極長度。相應地，難以在抑制接面;电漏的同時改 善短通道效應’並同時抑制寄生電阻之增大。當然，用於 形成該邏輯部分中之該等M〇s電晶體之源極極區之離 子植入與用於形成該像素部分中之該等_電晶體之源 極-汲極區之離子植人分開實施，但此並未闡述於文獻，421 中。 此外，當在一其中提供一完全覆蓋閘極電極之覆蓋膜之 狀態下退火該等源極·汲極區時，一拉伸應力施加至該覆 蓋膜（SMT)。此膜應力可在一感測器部分之一矽層中產生 晶體瑕疵’此可導致隨機雜訊之增大以及白疵點數及暗電 流之增大。 如上文所述用於形成該等源極-没極區之離子植入係 經由該側壁膜實施。相應地’難以將一雜質擴散層之深度 設定至一所期望值同時在矽（Si)表面處維持一高離子濃 度。因而，該等源極-汲極區之寄生電阻増大，從而減小 139787.doc 201023351 一像素電晶體之一驅動力。 亦已揭示一種製造方法，其中不使用上述側壁膜作為一 矽化物阻斷膜而是單獨地提供用於矽化物阻斷之另一膜 (參見，例如，第2008-85104號曰本未經審查的專利申請公 開案）。在此製造方法中，一矽基板容易因對一用於在間 極電極之每一側壁上形成一側壁之側壁膜之回蝕刻而受 身貝。此導致暗電流增大之問題。此外，在此方法中，在實 施用於形成源極-汲極區之離子植入之前移除一設置於一 光電二極體上之氧化物膜。相應地，一抗蝕劑遮罩直接形 成於該光電二極體上。因而，該光電二極體被該抗蝕刻劑 污染，從而增大暗電流。此外，一表面積中之一 p型雜質 因對該光電一極體所實施之濕钱刻而被丢失。由此，增大 暗電流。在用於移除光電二極體上之氧化物膜之濕蝕刻期 間’增大藉由該姓刻所移除之一邏輯部分中之一隔離區 (淺溝槽隔離（std)之一上部分的大小。相應地，當一矽化 物形成於邏輯區中之隔離區之一邊緣處之源極_汲極區上 時，增大因矽化物而引起之接面洩漏。當移除光電二極體 上之氧化物膜時，舉離側壁膜之一部分之問題變得嚴重。 由此，降低良率。 在一固態成像裝置之一M〇S電晶體中，當一具有一兩層 式結構之側壁形成於一閘極電極之每一側壁上時，該閘極 電極形成於一矽基板上，而一閘極絕緣膜位於其之間。接 著，在該矽基板上形成一覆蓋該閘極電極之氧化矽膜。此 外’在該氧化輕上形絲切膜。接下來對該氮化石夕 139787.doc -6 - 201023351 膜之整個表面實施回蚀刻以使該氮化石夕膜 極電極之侧壁上而該氧切膜位於其之間。在=; 中’該乳化石夕膜起一姓刻阻播件的作用。接下來蝕刻該 氧化石夕膜。由此，曝露該閘極電極之上表面，且亦曝露該 . 矽基板。在此步驟中，亦移除形成於該固態成像裝置之一 . 光電二極體上之氧化矽膜。 在上述方法中，因減小像素尺寸及電晶體尺寸，故亦減 Φ +該氧化石夕層之膜厚度。因此，在對該氮化石夕膜之回㈣ 中，難以止擋該蝕刻而不損壞充當一下伏層之矽基板。一 般而言，當在蝕刻氮化矽膜中使用氧化矽膜作為一蝕刻止 擋時’難以保證一足夠的蝕刻選擇比。 另外，在該氧化矽膜之移除期間，亦藉由該濕蝕刻來移 除位於由該氮化矽膜組成之側壁下方之氧化矽膜之一部 分。因而，該側壁處於一由一因一後績熱處理或諸如此類 而引起之應力舉離之狀態下。處於此狀態下之側壁可成為 ，一可導致良率降低之污染原因。 當姓刻該氧化矽膜時’亦移除位於該固態成像震置之一 光電二極體上之氧化矽膜。接著，實施用於形成一nFET& * 一 PFET之源極及汲極之離子植入。在此種情況下，一用於 此離子植入之抗姓劑遮罩直接形成於該光電二極體上。因 此’該光電二極體可由含於該抗韻刻劑中之納（Na)及類似 物污染。此等污染物可造成白疵點數增大之問題。 圖95係一 CMOS感測器之一佈置圖。如圖95中所示，一 光電二極體PD及一連接至該光電二極體pd之作用區15提 I39787.doc 201023351 供於一矽基板上。一傳送閘TRG、一重設電晶體RST、一 放大電晶體Amp及一選擇電晶體SEL依序配置於作用區15 上。一浮動擴散部分FD提供於該傳送閘TRG與該重設電晶 體RST之間。圖96顯示上文所述之平面佈置之一等效電 路。在圖96中所示之佈置中，一像素包括一單一光電二極 體PD、一浮動擴散部分FD及四個電晶體（亦即，一傳送閘 TRG、一重設電晶體RST、一放大電晶體Amp及一選擇電 晶體SEL)。此佈置顯示一其中分享複數個光電二極體之結 構。另一選擇係，可分享若干光電二極體PD，或一像素可 包括三個電晶體而不是該四個電晶體。 【發明内容】 期望減小隨機雜訊、白疵點數及暗電流。 根據本發明之一實施例，形成兩個不同的矽化物阻斷膜 以彼此部分地重疊於一像素部分中之一 MOS電晶體上，從 而減小隨機雜訊、白疵點數及暗電流。 一種根據本發明之一實施例之固態成像裝置，其包括： 一半導體基板，其包括一具有一經組態以光電轉換入射光 以獲得一電信號之光電轉換部分之像素部分及一設置於該 像素部分之周邊處之周邊電路部分；一第一侧壁，其由一 側壁膜組成且設置於該像素部分中之MOS電晶體之閘極電 極之每一側壁上；一第二側壁，其由相同於該側壁膜之膜 組成且設置於該周邊電路部分中之MOS電晶體之閘極電極 之每一側壁上；一第一矽化物阻斷膜，其由相同於該側壁 膜之膜組成且設置於該像素部分中之該光電轉換部分及該 139787.doc 201023351 等MOS電晶體之一部分上；及一第二石夕化物阻斷膜，其設 置於該像素部分中之該等刪電晶體上以與該第一石夕化物 阻斷膜之。p为重叠，其中該像素部分中之該等购S電晶 體由該第一矽化物阻斷膜及該第二矽化物阻斷膜覆蓋。 • 在根據本發明之-實施狀固態成像裝置中，該像素部 、 分中之該等M〇S電晶體由兩個膜（亦即，由相同於該側壁 膜之膜組成之該第一矽化物阻斷膜及由一不同於該第一矽 φ 化物阻斷膜之臈組成之該第二矽化物阻斷膜）覆蓋。因 此’該像素部A中之該等M〇s電晶體不由一單一梦化物阻 斷膜完全覆蓋。因而，可減小隨機雜訊，且可減小白疵點 數及暗電流》 種根據本發明之一實施例製造一固態成像裝置之方 法，其用以在一半導體基板上形成一具有一經組態以光電 轉換入射光以獲得-電信號之光電轉換部分之像素部分及 一形成於該像素部分之周邊處之周邊電路部分該方法包 ❿ 括以下步驟：形成一覆蓋該像素部分及該周邊電路部分之 侧壁膜；形成-由該像素部分中之_3電晶體之間極電極 之每側i上之側壁膜組成之第一側壁、一由該周邊電路 . 料中之MOS電晶體之閘極電極之每一側壁上之側壁膜組 - 成之第二側壁及一由該像素部分中之該光電轉換部分及該 等MOS電晶體之一部分上之側壁膜組成之第一矽化物阻斷 膜；及在該像素部分中之該等河〇3電晶體上形成一第二矽 化物阻斷膜以與該第一矽化物阻斷膜重疊，其中該像素部 分中之該等MOS電晶體由該第一矽化物阻斷膜及該第二矽 139787.doc -9- 201023351 化物阻斷膜覆蓋。 在根據本發明之一實施例製造一固態成像裝置之方法 中，該像素部分中之該等M〇S電晶體由兩個膜（亦即，由 相同於該側壁膜之膜組成之該第一矽化物阻斷膜及由一不 同於該第一梦化物阻斷膜之膜組成之該第二矽化物阻斷 膜）覆蓋。因此，該像素部分中之該等MOS電晶體不由一 單一矽化物阻斷膜完全覆蓋。因而，可減小隨機雜訊，且 可減小白疵點數及暗電流。 一種根據本發明之一實施例之成像裝置包括：一光聚焦 光學單元，其經組態以聚焦入射光；一固態成像裝置，其 經組態以接收聚焦於該光聚焦光學單元中之光並光電轉換 該光，及一彳§號處理單元，其經組態以處理一由於光電轉 換而獲得之4§號。在此成像裴置中，該固態成像裝置包 括.一半導體基板，其包括一具有一經組態以光電轉換入 射光以獲得一電信號之光電轉換部分之像素部分及一設置 於該像素部分之周邊處之周邊電路部分；一第一側壁其 由一側壁膜組成且設置於該像素部分中之汹〇8電晶體之閘 極電極之# 則壁上’一第二側壁，其由相同於該側壁膜 之膜組成且設置於該周邊電路部分中iM〇s電晶體之閘極 電極之每一侧壁上；-第-矽化物阻斷膜，其由相同於該 侧壁膜之膜組成且設置於該像素部分中之該光電轉換部分 及該等MOS電晶體之一部分上；及一第二矽化物阻斷膜， 其設置於該像素部分中之該等M〇s電晶體上以與該第一矽 化物阻斷膜之-部分重養，纟中該像素部分中之該等廳s 139787.doc -10. 201023351 電晶體由該第一矽化物阻斷膜及該第二矽化物阻斷膜覆 蓋0 根據本發明 < 一實施例之成像裝I包括根據纟發明之一 實知例之固態成像裝置。相應地，可》咸小隨機雜訊，且可 減小白疫點數及暗電流。 根據本發明之—實施例之固態成像裝置係有利的，因為 可減小隨機雜訊且可減小㈣點數及暗電流。

根據本發明之—實施例製造-固態成像裝置之方法係有 利的，因為可減小隨機雜訊且可減小白疵點數及暗電流。 由於根據本發明之—實施例之㈣裝置包括根據本發明 之實把例之固態成像裝置，目此可減小隨機雜訊，且可 減小白疵點數及暗電流。因此，可改善影像品質。 【實施方式】 下文將闡述用於實施本發明（下稱「實施例」）之模式。 1.第一實施例 將參…'圖1之一像素部分之一示意性結構剖視圖、圖2之 -周邊電路部分之一示意性結構剖漏及圖5 A之像素部分 ，-平面佈置圖來闡述一根據本發明之一第一實施例二 態成像裝置之結構之一第一實例。圖5 A顯示一其中— 閘TRG、一重s免電晶體RST、__放大電晶體八叫及 摆 電晶體SEL彼此連接成—作用區之情形。應注意，圖】 不之像素部分及圖2中所示之周邊電路部分形成於同 導體基板上。圖1顯示一也圖5A中線Η剖切之載面。 外’將參照圖3之-像素部分之—示意性結構剖視圖、。此 139787.doc -11 · 201023351 周邊電路分之一示意性結構剖視圖及圖5B之像素部 刀之平面佈置圖I閣述一根據第一實施例之固態成像裝 置之結構之一第二實例。圖5B顯示一其中一由一傳送閘 重^電日日體RST、一放大電晶體Amp及一選擇電 晶體SEL組成之作用區由淺溝槽隔離（sti)隔開之情形。應 注意’圖3中所示之像素部分及圖钟所示之周邊電路部分 形成於同半導體基板上。圖3顯示一沿圖58中線出_山剖 切之截面。為了減小處於相同大小之飽和電荷Qs中之像素 尺寸，圖5中所示之佈置係更可取的。 [固態成像裝置之結構之第一實例] 如圖1、2及5A中所示，—固態成像裝置1(A)包括一半導 體基板U，該半導體基板包括一具有—光電轉換入射光以 獲得一電信號之光電轉換部分21之像素部分12及一設置於 像素部分12之周邊處之周邊電路部分13。在半導體基板^ 之像素部分12中，提供光電轉換部分21，且以串聯方式依 序提供一傳送閘TRG、一重設電晶體RST、一放大電晶體 Amp及一選擇電晶體SEL以連接至光電轉換部分^。光電 轉換部分21由例如一光電二極體構成。 由一側壁膜組成之第一側壁3 3提供於像素部分丨2中之 MOS電晶體30(傳送閘TRG、重設電晶體RST、放大電晶體 ΑιηΡ及選擇電晶體SEL)之每一閘極電極32之側壁上。另 外’ 一由相同於該側壁膜之膜組成之第二侧壁53提供於周 邊電路部分1 3之MOS電晶體50之每一閘極電極52之側壁 上。此外，一由相同於該侧壁膜之膜組成之第一矽化物阻 139787.doc -12- 201023351 斷膜71提供於光電轉換部分21上。此外，一與第一矽化物 阻斷膜71之一部分重疊之第二矽化物阻斷膜72提供於像素 部分12中之MOS電晶體30中之每一者上。第一矽化物阻斷 膜71具有一包括例如氧化矽膜及氮化矽膜之堆疊結構。第 . 二矽化物阻斷膜72具有一包括例如氧化矽膜及氮化矽膜之 * 堆疊結構。因此，像素部分12由第一石夕化物阻斷膜71及第 —矽化物阻斷膜72覆蓋。其中第二矽化物阻斷膜72與第一 ❹ 碎化物阻斷膜71重疊之部分形成於像素部分12中。 針對周邊電路部分13中之MOS電晶體50中之每一者，例 如 石夕化層58提供於閘極電極52上，且石夕化層56及57分 別提供於源極-汲極區54及55上。以此方式，為了減小寄 生電阻以達成一高速運作，矽化周邊電路部分13*2M〇s 電晶體50中之每一者。 分隔像素部分12之第一隔離區14提供於半導體基板u 中。分隔一其中形成周邊電路部分13中2M〇s電晶體之區 Φ 之第二隔離區15提供於半導體基板11中。該等第一隔離區 14及該等第二隔離區15中之每一者皆具有一 STI結構。該 等第一隔離區14經形成以淺於該等第二隔離區15。另外， . 該等第一隔離區14經形成以使每一隔離區14自半導體基板 - 11凸出之一部分之一高度為低。 如上文所述，固態成像裝置1 (A)包括一其中使用該側壁 膜來形成第一矽化物阻斷膜71之區、一其中形成第二石夕化 物阻斷膜72(其係藉由單獨地形成一用於矽化物阻斷之絕 緣膜而形成）之區、及其中如同在周邊電路部分13中之 139787.doc -13· 201023351 MOS電晶體50中一樣形成矽化層56或57之區。另外由該 側壁膜組成之第一石夕化物阻斷膜71形《於光電轉換部分21 上。 [固態成像裝置之結構之第二實例] 如圖3、4及5Β中所示，一固態成像裝置1(Β)包括一半導 體基板11’該半導體基板包括一具有一光電轉換入射光以 獲得一電信號之光電轉換部分2丨之像素部分丨2及一設置於 像素部分12之周邊處之周邊電路部分13。在半導體基板^ 之像素部分12中，提供光電轉換部分21，且以串聯方式依 序提供一傳送閘TRG、一重設電晶體rST、一放大電晶體 Amp及一選擇電晶體SEl以連接至光電轉換部分以。光電 轉換部分21由例如一光電二極體構成。 由一侧壁膜組成之第一側壁3 3提供於像素部分丨2中之 M0S電晶體（傳送閘TRG、重設電晶體RST、放大電晶體 Amp及選擇電晶體sel)之每一閘極電極32之側壁上。另 外，一由相同於該側壁膜之膜組成之第二側壁53提供於周 邊電路部分13中之M0S電晶體50之每一閘極電極52之側壁 上。此外，一由相同於該側壁膜之膜組成之第一矽化物阻 斷膜71 &供於光電轉換部分21上。此外，一與第一石夕化物 阻斷膜71之一部分重疊之第二矽化物阻斷膜72提供於像素 部分12中之MOS電晶體30中之每一者上。第一石夕化物阻斷 膜71具有一包括例如氧化矽膜及氮化矽膜之堆疊結構。第 一石夕化物阻斷膜72具有一包括例如氧化碎膜及氮化石夕膜之 堆疊結構。因此，像素部分12由第一矽化物阻斷膜71及第 139787.doc •14· 201023351 二石夕化物阻斷膜72覆蓋。其中第二石夕化物阻斷膜72與第一 矽化物阻斷膜7丨重疊之部分形成於像素部分12中。 針對周邊電路部分13中之MOS電晶體50中之每一者，例 如 矽化層58提供於閘極電極52上，且矽化層56及57分 ' %提供於源極-汲極區54及55上。以此方式，為了減小寄

• 纟電阻以達成一高速運作’碎化周邊電路部分13中之MOS 電晶體50中之每一者。 φ 刀隔一其中形成像素部分12中之MOS電晶體之區之第一 隔離區14提供於半導體基板η中。分隔-其中形成周邊電 路部分13中之MOS電晶體之區之第二隔離區15提供於半導 體基板11中。該等第一隔離區14及該等第二隔離區15中之 母者白具有一 STI結構。該等第一隔離區14經形成以淺 於該等第二隔離區15。另外，該等第一隔離區14經形成以 使每一第一隔離區14自半導體基板u凸出之一部分之一高 度為低。 • 如上文中所述，固態成像裝置1(B)包括一其中使用該側 壁膜來形成第一矽化物阻斷膜71之區、一其中形成第二石夕 化物阻斷膜72(其係藉由單獨地形成一矽化物阻斷絕緣膜 ’ 而形成）之區、及如同在周邊電路部分13中之MOS電晶體 - 50中一樣形成矽化層56或57之區。另外，由該側壁膜組成 之第一矽化物阻斷膜71形成於光電轉換部分21上。 在固態成像裝置1(1A及1B)中之每一者中，為了防止因 一矽化物而引起之雜質污染及瑕疵產生，像素部分12較佳 由第一矽化物阻斷膜71及第二矽化物阻斷膜72完全覆蓋。 139787.doc •15· 201023351 第一石夕化物阻斷膜71及第二矽化矽阻斷膜72可不提供於第 一及第二隔離區14及1 5上。然而，必需使相同像素尺寸中 之光電轉換部分21之光接收面積最大化以增大飽和電荷 (Qs)，從而減小雜訊效應。相應地，為了不必考量該等隔 離區上之重疊邊際，該等隔離區之上表面亦較佳由第一矽 化物阻斷膜71及第二矽化物阻斷膜72覆蓋。此結構可減小 該等隔離區之面積以增大光電轉換部分21之光接收面積。 . 因而，在固態成像裝置1之上述佈置中，為了減小該等 隔離區之一分隔寬度以增大光電二極體之面積之比例，提 φ 供其中第二矽化物阻斷膜72與第一矽化物阻斷膜7ι重疊之 部分β由此，像素部分12申之閘極電極32中之每一者上之 位準差增大，且難以保證一層間絕緣膜之平坦度。舉例而 吕，在闡述於第2005-347325號日本未經審查的專利申請 公開案中之分隔技術中，一像素中自一石夕⑻基板之表面 凸出之一氧化物膜隔離部分之高度增大，且因此更難以保 證平坦度。在本 (STI)結構之第一 在本發明之此實施例中’使用具有淺溝槽隔離

之STI具有一 民以淺於周邊電路部分13中之第二隔離區15。 9速運作，周邊電路部分13中之第二隔離區15 大深度以減小佈線與基板之間的寄生電阻。 139787,doc -16· 201023351 在根據本發明之一實施例之固態成像裝置1(1 A)中，像 素部分12由兩層（亦即，由相同於一側壁膜之膜組成之第 一矽化物阻斷膜71及由一不同於第一矽化物阻斷膜Η之膜 組成之第二矽化物阻斷膜72)覆蓋。相應地，像素部分12 - 中之M0S電晶體30不由一單一矽化物阻斷膜完全覆蓋。此 • 結構係有利的，因為可減小隨機雜訊，並可減小白疵點數 及暗電流。 2.第二實施例 ❹ [製造固態成像裝置之方法之第一實例] 現將參照圖6至39(其係顯示製造步驟之剖視圖）來闡述 一根據本發明之一實施例製造一固態成像裝置之方法之一 第一實例。 如圖6中所示，例如，使用一矽基板作為一半導體基板 11。在半導體基11上形成一墊氧化物膜ηι及氮化矽膜 112。墊氧化物膜111係藉由例如一熱氧化方法來氧化半導. φ 體基板11之一表面而形成。此墊氧化物膜111經形成以具 有一例如15 nm之厚度。接下來，藉由例如一低溫化學氣 相沈積（LP-CVD)方法在墊氧化物膜^上形成氮化矽膜 ' 112。此氮化矽膜Π2經形成以具有一例如160 nm之厚度。 . 上述裝置具有氮化矽膜/墊氧化物膜之結構。另一選擇 係’該裝置可具有氮化矽膜/多晶矽膜之結構或一非晶石夕 膜/墊氧化物膜之結構。 接下來，如圖7中所示，在氮化石夕膜112上形成一具有一 位於一其中欲形成一隔離區之區域上之開口之抗蝕劑遮罩 139787.doc •17- 201023351 (未顯示）。然後，藉由蝕刻在氮化矽膜Π2及墊氧化物膜 111中形成一開口 113。舉例而言，一反應離子蝕刻（rie) 設備或一電子回旋共振（ECR)蝕刻設備可用於此蝕刻。在 該姓刻過程之後，藉助一灰化設備或類似設備來移除該抗 钱劑遮罩。 接下來，如圖8中所示，使用氮化矽膜η2作為一蝕刻遮 罩來在半導體基板11中形成一第一元件隔離溝槽114。舉 例而言’一 RIE設備或一 ECR蝕刻設備用於此蝕刻。首 先，對一周邊電路部分13(及一像素部分12)之一第二元件 隔離溝槽115(及第一元件隔離溝槽丨14)實施一第一蝕刻。 在此種情況下，像素部分12(及周邊電路部分13)之第一元 件隔離溝槽114(及第二元件隔離溝槽115)之深度介於5〇至 160 nm之範圍内。接著’儘管未顯示於該等圖式中，但在 像素部分12上形成一抗蚀劑遮罩，並隨後實施一用於延伸 僅周邊電路部分13中之第二元件隔離溝槽115之第二蝕 刻。因此，僅周邊電路部分13中之第二元件隔離溝槽i 15 具有一例如0·3 μιη之深度。隨後移除該抗蝕劑遮罩。 藉由在像素部分12中形成一淺第一元件隔離溝槽114， 可達成一減小因蝕刻損壞而引起之白疵點數之效應。藉由 減小第一元件隔離溝槽114之深度，一有效光電轉換部分 之面積增大。此係有利的，因為可増大飽和電荷（Qs)。 接下來，儘管未顯示於該等圖式中，但形成一線性膜。 此線性骐係藉由例如在一介於約8〇(rc至9〇〇<>c之範圍内的 溫度下之熱氧化而形成。此線性骐可係氧化矽膜、一包含 139787.doc ^18- 201023351 氮的氧化_HCVD氮化㈣。該線性膜之厚度介於 約4至10 nm之範圍内。儘管未顯示於該等圖式中，但使用 一抗蝕劑遮罩在像素部分12中實施用於抑制暗電流之硼 (B)之離子植入。至於該離子植入之條件之—實例，植入 . 能量設定為約10 keV，且劑量設定為介於1><1〇12至1><1〇14 • cm·2之範圍内。在一其中欲形成像素部分12中之一隔離區 之位於第一元件隔離溝槽114周圍之區域中，因硼濃度增 φ 大，故可更有效地抑制暗電流以抑制一寄生電晶體運作。 然而，若硼濃度太高，則構成光電轉換部分之光電二極體 之面積減小，從而減小飽和電荷（Qs)。由於此等緣故，如 上文所述指定劑量。 接下來，如圖9中所示，在氮化矽膜112上形成一絕緣膜 以填充第二元件隔離溝槽i丨5(及第一元件隔離溝槽丨14)之 内部。此絕緣膜係藉由例如一高密度電漿（CVD)方法來沈 積氧化矽而形成。接著，藉由例如化學機械研磨（CMp)來 φ 移除形成於氮化石夕膜112上之絕緣膜之一過剩部分。因 而，該絕緣膜繼續存在於第二元件隔離溝槽丨丨5(第一元件 隔離溝槽114)内部以形成由該絕緣膜組成之第二隔離區 . 第一隔離區14)。在該CMP中，氮化矽膜112起一用於止 擋CMP之阻擋件的作用。第一隔離區丨4經形成以淺於周邊 電路部分13中之第二隔離區15。然而，氮化矽膜112通常 用作該阻擔件，且因此第一隔離區14之凸出量設定為相同 於第二隔離區15之凸出量。在本文中，在片語「第一隔離 區14之一凸出高度相同於第二隔離區15之一凸出高度」 I39787.doc •19· 201023351 中’該等凸出高度界^為相同，只要凸出高度之差處於一 =製造中之-處理精度而引起之過程變化範圍内。特定而 。ΐ»在/冓槽過程中用作—遮罩之氣化石夕膜m具有 約160⑽之厚度時，形成於一晶圓上之氮化碎膜1 12之 厚度通常在-平面中變化達約土1〇%。因化學機械研磨 (CMP)而引起之厚度變化為約土2〇至±3〇 nm。相應地，甚 至在第一隔離區14及第二隔離區15經形成以使像素部分12 中之凸出量相同於周邊電路部分13中之凸出量時，該凸出 量亦可在約20至30 nm之範圍内變化。假定密切觀察一晶 碜 片表面並在該表面上之某些位置處將一像素部分12與一周 邊電路部分13相比較。在此種情況下，即使該等凸出高度 並非係完全相同之值，該等高度亦可包括於本發明之此實 施例中之「相同高度」之範疇内，只要像素部分12與周邊 電路部分13之間的凸出高度差不超過3〇 nm，最後，將第 一隔離區14及第二隔離區15之凸出高度之一中心條件設定 為低；例如’介於距該矽表面約〇至20 nm之範圍内。 接下來，如圖10中所示，為了調整第一隔離區14自半導 體基板11之表面凸出之一部分之高度’對該氧化物膜實施 濕蝕刻。對該氧化物膜之蝕刻量例如介於4〇至丨〇〇 nm之範 圍内。在本發明之此實施例中，使用具有淺溝槽隔離（STI) 結構之第一隔離區14以使第一隔離區14自半導體基板11& 出之該部分之高度為低。然而’若第一隔離區14之STI之 深度相同於周邊電路部分13中之第二隔離區152STI之深 度，則構成光電轉換部分21之光電二極體上之應力及蝕刻 139787.doc -20· 201023351 損壞增大，從而導致白疵點數之增大。因此，第一隔離區 14經形成以淺於周邊電路部分中之第二隔離區15。為了 實現一高速運作，增大周邊電路部分13中之第二隔離區15 之STI之深度以減小佈線與基板之間的寄生電阻。接著， . 移除氮化石夕112(參見圖9)以曝露墊氧化物膜111 ^氮化矽膜 112係使用熱填酸藉由例如濕敍刻來移除。 接下來，如圖11中所示，在一其中提供墊氧化物膜m ❹ 之情況下，使用一抗蝕劑遮罩（未顯示）藉由離子植入在半 導體基板11上形成一p井121，該抗蝕劑遮罩具有一位於一 其中欲形成該p井121之區域上之開口。進一步實施通道離 子植入。隨後移除該抗蝕劑遮罩。另外，在一其中提供塾 氧化物膜111之情況下，使用一抗蝕劑遮罩（未顯示）藉由離 子植入在半導體基板11上形成一 11井123，該抗蝕劑遮罩具 有一位於一其中欲形成該11井123之區域上之開口。進一步 實施通道離子植入。隨後移除該抗蝕劑遮罩◦使用硼⑺) φ 作為一離子植入種類來對P井121實施離子植入。在此離子 植入中’植入能量設定為例如約200 keV且劑量設定為例 如IxlO13 cm·2。使用硼（B)作為一離子植入種類來對卩井^】 • 實施通道離子植入。在此通道離子植入中，植入能量設定 為介於例如約至2〇 keV之範圍内且劑量設定為介於例如 1χ1〇η至lxlO13 em-2之範圍内。使用例如磷（p)作為一離子 植入種類來對11井123實施離子植入。在此離子植入中，植 入能量設定為介於例如約200 keV之範圍内且劑量設定為 例如1Xl〇U cm·2。使用例如坤（As)作為一離子植入種類來 I39787.doc -21 - 201023351

對η井123實施通道離子植入。在此通道離子植入中植入 能量設定為例如約1〇〇 keV且劑量設定為介於例如lxl〇"至 lx 1013 cm 2之範圍内。此外，儘管未顯示於該等圖式中， 但實施用於在該光電轉換部分中形成—光電二極體之離子 植入以形成一p型區。舉例而言，對其中欲形成該光電轉 換區之該半導體基板之一表面實施硼⑺）之離子植入。進 一步使用砷（As)或磷（P)在一深區中實施離子植入以形成一 η型區，該n型區形成一與該卩型區之一下部分之接面。因 此，形成具有一 ρ-η接面之光電轉換部分。

接下來，如圖12中所示，藉由例如濕蝕刻來移除墊氧^ 物膜111(參見圖lip接下來，在半導體基板丨丨上形成—肩 有針對间壓之大厚度之閘極絕緣膜5 1Η。閘極絕緣港 51Η之厚度在一針對一 3.3 V之電力供應電壓之電晶體" 約7.5 nm，而在一針對一 2.5 ν之電力供應電壓之電晶體中 為約5.5 nm。接著，在具有一針對一高壓之大厚度之閘拐 絕緣膜51H上形成一抗蝕劑遮罩（未顯示），並移除具有一 形成於-針對-低壓之電㈣區上之大厚度之閘極絕緣膜 51H。在移除該抗姓劑遮罩之後，在半導體基板U上之旬 對一低壓之電晶體區中形成-具有―小厚度之閘極絕緣腹 51L。閘極絕緣膜51L之厚度在一針對一 i〇 v之電力供應 電壓之電晶體中介於約L2至K8叫範圍内。同時在該傳 素部分中之電晶體形成區中形成—具有—小厚度之間極绳 緣膜31(未顯示）。閘極絕緣膜51Η、51l&31中之每一者皆 係由例如-熱氧化石夕膜組成。另一選擇係，閘極絕緣锻 139787.doc •22· 201023351 51H、51L及31中之每一者可由一益士 l4i + 由藉由快速熱氧化（RTO)生 長而成之氧氮切膜組成H擇係，4 了 -閉極浅漏’可使用一高介電膜’例如一氧化物膜或一由 铪（Hf)、錯（Zr)或類似物組成之氧氮化物膜。在後續圖 中’為了方便起見，將具有-大厚度之問極絕緣膜遍及 具有一小厚度之閘極絕緣膜51L顯示為具有相同厚度之 膜。

接下來，如圖13之像素部分之剖視圖及圖14之周邊電路 部分之剖視圖中所示，在閘極絕緣膜51(5出及5叫及問極 絕緣膜3i上形成-閘極電極形成膜13卜M極電極形成膜 131係藉由例如一LP_CVD方法來沈積多晶矽而形成。該沈 積膜厚度取決於技術節點，但在—9Q_nm節點中介於15〇至 2〇〇 run之範圍内。膜厚度趨於針對每一節點而減小，此乃 因從該過程之可控性之觀點出發，通常不增大—閘極長寬 比作為一對抗閘極空乏之措施，可使用矽鍺（SiGe)來代 替多曰曰矽。閘極空乏係指下面一個問題··因一閘極氧化物 膜之厚度減小，故不僅該閘極氧化物膜之實體厚度之一效 應而且一閘極多晶矽中之一空乏層之厚度之一效應不可忽 視且因此不減小該閘極氧化物膜之一有效厚度，從而使 電晶體效能退化。 接下來’如圖15之像素部分之剖視圖及圖16之周邊電路 部分之剖視圖中所示，採取一對抗閘極空乏之措施。首 先’在一 p-MOS電晶體形成區上形成一抗蝕劑遮罩132 ’ 並隨後將一 η型雜質摻雜至一 n_M〇s電晶體形成區中之閘 139787.doc -23- 201023351 極電極形成膜131中。此摻雜係藉由例如磷（p)或珅（As)之 離子植入來實施。所植入離子之量介於約1><1015至1><1016 cm之範圍内。隨後移除抗蝕劑遮罩132。接下來，儘管 未顯示於該等圖式中，但在該n_M〇s電晶體形成區上形成 抗蝕劑遮罩（未顯不），並將一p型雜質摻雜至該電 晶體形成區中之開極電極形成膜131中。此摻雜係藉由例 如硼（B)、一氟化硼（BF2)或銦之離子植入來實施。所植 . 之離子量"於1χ1〇15至1χ1〇16啦_2之範圍内。隨後移除 該抗钱劑料。可首先實施前者植人或後者植人。在域❹ 離子植入中之每-者中’為了防止由離子植入而引入之雜 質抵達該間極絕缝^ 0^夕_ X ^ > 緣膜之正下方，可組合氮（Ν2)之離子植 入0 接下來’如圖17之像素部分之剖視圖及圖18之周邊電路 刀之剖視圖中所示’在問極電極形成膜13 J上形成一用 於形成閘極電極之抗㈣I遮罩（未顯示）。使用此抗姓劑遮 罩乍為餘刻遮罩藉由反應離子姓刻來對閘極電極形成膜 131進行Μ刻處理以形成像素部分η中之m〇s電晶體之㈤❿ 極電極32及周邊電路部分13中之m〇s電晶體之閘極電極 W。接著，氧化閘極電極32及52之表面以形成一氧化物膜 133氧化物膜133之厚度例如介於⑽之範目内。氧 化物膜133不僅形成於該等側壁上而且形成於閘極電極32 . 及52中之每一者之項表面上。此外，在上述氧化步驟中修 圓閘極電極32及52之邊緣部分具有一改善該氧化物膜之崩 潰電壓之效應。另外’可藉由實施熱處理來減小蝕刻損 139787.doc .24 * 201023351 壞此外，在對该等閘極電極之上述處理中，即使移除形 成於光電轉換部分2 j上之閘極絕緣膜，氧化物膜^33亦形 成於光電轉換部分21上。因此，當在下一微影步驟中在光 電轉換部分21上形成一抗钱劑膜時，該抗姓劑膜不直接形 ' 成於一矽表面上，且因此可防止因此抗蝕劑而引起之污 、 染。相應地，針對像素部分12中之光電轉換部分21，此結 構充當一對抗白疵點之措施。 參 接下來，如圖19之像素部分之剖視圖及圖20之周邊電路 刀之σ彳視圖中所示，形成像素部分丨2中之電晶體之 LDD區38、39專及周邊電路部分13中之m〇s電晶體2Ldd 區 61、62、63、64 等。 f先，至於形成於周邊電路部分13t2NM〇s電晶體， 在半導體基板11中之閘極電極52(52N)中之每一者之兩側 處形成凹處擴散層65及66。此等凹處擴散層65及66係使用 例如一氟化硼（BF2)、硼（B)或銦（in)作為一離子植入種類藉 φ 由離子植入而形成，且其劑量設定為例如介於lx10i2至 lxlO14 cm·2之範圍内。此外，形成於半導體 基板11中之閘極電極52(52N)中之每一者之兩側處。ldd 區61及62係使用例如砷（As)或磷（P)作為一離子植入種類藉 由離子植入而形成，且其劑量設定為例如介於1χΐ〇13至 1 χ 1〇15 cm-2之範圍内。 至於形成於像素部分12中之MOS電晶體，LDD區38及39 形成於半導體基板li中之閘極電極32中之每一者之兩側 處。LDD區38及39係使用例如碎（As)或碟（p)作為一離子植 139787.doc -25- 201023351 入種類藉由離子植入而形成，且其劑量設定為例如介於 1x1013至lxl〇1S cm·2之範圍内。另外，可形成若干凹處擴 散層。至於形成於像素分部12中之MOS電晶體，從減小步 驟數之觀點出發，可不形成該等LDD區。另一選擇係，用 於形成形成於像素部分12中之MOS電晶體之LDD區之離子 植入亦可起形成於周邊電路部分13中之MOS電晶體之ldd 離子植入的作用。 至於形成於周邊電路部分13中之PMOS電晶體，在半導 體基板11中之閘極電極52(52P)中之每一者之兩侧處形成 凹處擴散層67及68。此等凹處擴散層67及68係使用例如砷 (As)或碟（P)作為一離子植入種類藉由離子植入而形成，且 其劑量設定為例如介於1?<1()12至lxl〇i4 cm·2之範圍内。此 外，LDD區63及64形成於半導體基板U中之閘極電極 52(52P)中之每一者之兩侧處。LDD區63及64係使用例如二 氟化硼（BF2)、硼（B)或銦（in)作為一離子植入種類藉由離子 植入而形成’且其劑量設定為例如介於1χ1〇13至丨χΐ〇15 cm·2之範圍内。 在该周邊電路部分中之NM〇s電晶體及PM〇s電晶體之 凹處離子植入之前，可藉由進行鍺（Ge)之離子植入來實施 預非晶化作為一用於抑制植入中之通道效應之技術。此 外，為了減小可造成瞬時增強擴散（TED)或諸如此類之植 入瑕疵數，可在該等LDD區之形成之後添加在一介於約 800 C to 900°C之範圍内的溫度下之快速熱退火（RTA)。 接下來’如圖21之像素部分之剖視圖及圖22之周邊電路 139787.doc 201023351 部分之剖視圖中所示，在像素部分12之整個表面及周邊電 路部分13上形成一氧化矽（Si02)膜134。此氧化矽膜134係 藉由沈積一非摻雜矽酸鹽玻璃（NSG)膜、一低壓原矽酸四 乙酯（LP-TEOS)膜、一高溫氧化（HTO)膜或類似膜而形 - 成。氧化矽膜134經形成以具有一介於例如5至20 nm之範 . 圍内的厚度。接下來，在氧化矽膜134上形成氮化矽膜 13 5。此氮化石夕膜13 5係由例如一藉由低壓光學氣相沈積 ©(LPCVD)而形成之氮化矽膜組成。其厚度介於例如1〇至 1〇〇 nm之範圍内。氮化矽膜135可係一藉由一可用以在一 低溫下形成該膜之原子層沈積方法而形成之Ald氮化矽 膜。在像素部分12中之光電轉換部分21上，因設置於氮化 矽膜135正下方之氧化矽膜134之厚度減小，故防止光反 射’且因此光電轉換部分21之感光度變高^接下來，視需 要在氮化矽膜135上沈積一係一第三層之氧化矽（31〇2)膜

136。此氧化矽膜136係藉由沈積一 NSG膜、一 lP-TE0S φ 膜、一 HTO膜或類似膜而形成。氧化矽膜136經形成以具 有一介於例如10至100 nm之範圍内的厚度。 相應地，形成一侧壁膜137作為一具有氧化矽膜136/氮 , 化矽膜135/氧化矽膜134之結構之三層式膜。另一選擇 係，侧壁膜137可係一具有氮化矽膜/氧化矽膜之結構之兩 層式膜。下文將闡述具有該三層式結構之側壁膜137之一 情形。 接下來，如圖23之像素部分之剖視圖及圖24之周邊電路 部分之剖視圖中所示，對提供作為該頂層之氧化碎膜136 139787.doc •27- 201023351 實施回蝕刻以使氧化矽膜136僅留在閘極電極32及52等中 之每一者之側部分上。該回餘刻係藉由例如反應離子钱刻 (RIE)來實施。在此回银刻中，使用氮化石夕膜135來止擋钱 刻。由於該蝕刻由氮化矽膜135以此方式止擋，因此可減 小像素部分12中之光電轉換部分21上之蝕刻損壞，且因此 可減小白庇點數。 接下來’如圖25之像素部分之剖視圖及圖26之周邊電路 部分之剖視圖中所示，在像素部分12中之光電轉換部分21 之整個表面及傳送閘TRG之一部分上形成一抗触劑遮罩 138。接下來’對氮化矽膜ι35及氧化矽臈ι34實施回蝕刻 以形成一位於閘極電極32中之每一者之側壁上之第一侧壁 33及一位於閘極電極52中之每一者之側壁上之第二側壁 53 ’第一側壁33及第二側壁53係由氧化矽膜134、氮化矽 膜135及氧化矽膜136組成。在此步驟中，位於光電轉換部 分21上之氮化矽膜135及氧化矽膜134因其由抗蝕劑遮罩 138覆蓋而未被姓刻。 接下來，如圖27之像素部分之剖視圖及圖28之周邊電路 部分之剖視圖中所示，形成一具有開口之抗蝕劑遮罩（未 顯不），該等開口設置於其中欲形成周邊電路部分13中之 NMOS電晶體之區中。使用該抗蝕劑遮罩藉由離子植入在 其中欲形成周邊電路部分13中iNM〇s電晶體之區中形成 深源極-汲極區54(54N)及55(55N)。特定而言，源極_汲極 區54N及55N形成於半導體基板n中之閘極電極52中之每 一者之兩側處，而LDD區61、62等位於其之間。源極·汲 139787.doc 201023351 極區54N及55N係使用例如砷（As)或磷（p)作為一離子植入 種類藉由離子植入而形成，且其劑量設定為例如介於 1χ1〇至lxl〇16cnT2之範圍内。隨後移除該抗蝕劑遮罩。 接下來’形成一具有開口之抗蝕劑遮罩（未顯示），該等 . 開口设置於其中欲形成像素部分12中之NMOS電晶體之區 中。使用該抗蝕劑遮罩藉由離子植入在其中欲形成像素部 分12中之NMOS電晶體之區中形成深源極_汲極區34及35。 φ 特定而言，源極-汲極區34及35形成於半導體基板U中之 閘極電極32中之每一者之兩側處，而LDDg38、39等位於 其之間。此處，毗鄰於傳送閘TRG之源極_汲極區35起一 浮動擴散的作用。源極_汲極區34及35係使用例如砷（As)或 磷（P)作為一離子植入種類藉由離子植入而形成，且其劑 量設定為例如介於lxl0i5至lxl〇〗6 em-2之範圍内。隨後移 除該抗蝕劑遮罩。此離子植入亦可起用於形成周邊電路部 分13中之NMOS電晶體之源極_汲極區54N及55N之離子植 Φ 入的作用。在閣述於相關技術中所述之文獻，421中之源極_ 汲極區之形成期間，經由三層來實施—個離子植入，而在 沒有此等層之情況下直接實施另一離子植入。相應地，難 . 以同時實施此等離子植入。 - 接下來，形成一具有開口之抗蝕劑遮罩（未顯示），該等 開口設置於其中欲形成周邊電路部分13中之pM〇s電晶體 之區中。使用該抗姓劑遮罩藉由離子植入在其中欲形成周 邊電路部分U中之PM0S電晶體之區中形成深源極-沒極區 54(54P)及55(55P)。特定而言，源極沒極區54p及55p形成 139787.doc -29· 201023351 於半導體基板11中之閘極電極52中之每一者之兩側處，而 LDD區63、64等位於其之間。源極_汲極區541>及551>係使 用例如硼（B)或二氟化硼（BF2)作為一離子植入種類藉由離 子植入而形成’且其劑量設定為例如介於1χ1〇ΐ5至1χ1〇ΐ6 cm 2之範圍内。隨後移除該抗钱劑遮罩。接下來，對該等 源極-汲極區實施活化退火。此活化退火係在一介於例如 約800°C至1，10(TC之範圍内的溫度下實施。針對此活化退 · 火，可使用一快速熱退火（RTA)設備、一尖峰式rta設備 或類似設備。 φ 在對該等源極·沒極區進行活化退火之前’將覆蓋光電 轉換部分21之侧壁膜137與由像素部分12中之MOS電晶體 之閘極電極32上之側壁膜137組成之側壁33分隔開。此結 構防止一因相關技術中所述之應力記憶技術（SMT)而引起 之應力之退化。相應地，可抑制白疵點、隨機雜訊及諸如 此類。此外，光電轉換部分21由側壁膜137覆蓋且在用 於形成源極-汲極區之離子植入中所使用之抗蝕劑遮罩形 成於光電轉換部分21上，而侧壁膜137位於其之間。換句 Θ 治說，該抗蝕劑遮罩不直接形成於光電轉換部分21之表面 上。因此，光電轉換部分21不被該抗蝕劑中之污染物污 染，從而抑制白疵點數、暗電流及諸如此類的增大。另 . 外，用於形成源極-汲極區之離子植入並非係一經由一膜 - 之離子植入，且因此可設定源極_汲極區之深度同時保證 表面處之一咼濃度。因此，可抑制源極-汲極區之串聯電 阻之增大。此外，在後續步驟中，使用覆蓋光電轉換部分 139787.doc •30· 201023351 21之側壁膜13 7作為一第一石夕化物阻斷膜71。 接下來’如圖29之像素部分之剖視圖及圖3〇之周邊電路 邛分之剖視圖中所示，在像素部分丨2之整個表面及周邊電 路部分13上形成一第二矽化物阻斷膜72。第二矽化物阻斷 膜72係由一包括一氧化矽（Si〇2)膜ι4〇及氮化矽膜139之堆 疊膜組成。舉例而言，氧化矽膜14〇經形成以具有一介於 例如5至40 nm之範圍内的厚度，且氮化矽膜139經形成以 具有一介於例如5至60 nm之範圍内的厚度。氧化矽膜i4〇 係由一 NSG膜、一 LP-TEOS膜、一 HTO膜或類似膜組成》 氮化石夕膜139係由一 ALD-SiN膜、一氮化電漿膜、一 LP-SiN膜或類似膜組成。若該兩個膜之沈積溫度為高，則硼 之去活化出現在PMOSFET之閘極電極中。因而，該等 PMOSFET之一電流驅動能力因閘極空乏而降低。相應 地，氧化矽膜140及氮化矽膜139之沈積溫度較佳低於侧壁 膜137之沈積溫度。該沈積溫度較佳例如處於7〇(rc或更低 下。 接下來’如圖31之像素部分之剖視圖及圖32之周邊電路 部分之剖視圖中所示，形成一抗蝕劑遮罩141以大致覆蓋 其中形成像素部分12中之MOS電晶體之區。使用此抗蝕劑 遮罩141作為一蝕刻遮罩藉由蝕刻來移除位於像素部分12 中之光電轉換部分21(及於傳送閘TRG之一部分上）上及周 邊電路部分13上之第二矽化物阻斷膜72。由此，自該頂 層，氮化矽膜135及氧化矽膜134按彼次序設置於光電轉換 部分21上’且因此可防止光譜漣波。與此相反，若不實施 139787.doc •31 - 201023351 上述蝕刻，則自該頂層’氮化矽膜139、氧化矽膜14〇、氮 化碎膜135及氧化石夕膜134按彼次序設置於光電轉換部分21 上。在此種情況下’入射光經受多次反射，從而使光譜漣 波特性退化。由於使該等漣波特性退化，因此晶片_晶片 光譜變化增大。為了解決此問題，在此實施例中，故意移 除光電轉換部分21上之第二矽化物阻斷膜72。 接下來’如圖33之像素部分之剖視圖及圖34之周邊電路 部分之剖視圖中所示，分別在周邊電路部分1 3中之MOS電 晶體50中之每一者之源極-汲極區54及55以及閘極電極52 上形成矽化層56、57及58。矽化層56、57及58係由矽化鈷 (CoSi2)、矽化鎳（NiSi)、矽化鈦（TiSi2)、矽化鉑（PtSi) '咳 化鎮（WSD或類似物組成。將闡述石夕化鎳之形成之一實例 作為矽化層56、57及58之形成之一實例。首先，在整個膜 上形成一錄（Ni)膜。此鎳膜係使用一藏鐘設備或類似設備 而形成以具有一例如10 nm之厚度。接著，在一介於約 300C至400C之範圍内的溫度下實施一退火處理以使該鎳 膜與係該下伏層之矽起反應，從而形成一矽化錄層。然 後，藉由濕蝕刻來移除未起反應的鎳。藉由此濕蝕刻，石夕 化層56、57及58以一自動對準方式形成於矽或多晶矽表面 而不是該等絕緣膜上。接著，在一介於約5〇〇 °c至600 °C之 範圍内的溫度下再次實施一退火處理以穩定該石夕化錄層。 在上述矽化步驟中，該矽化層不形成於像素部分12中之 MOS電晶體之源極_汲極區34及35以及閘極電極32上。此 結構用來防止由組成光電轉換部分21上之碎化物之金屬之 139787.doc •32- 201023351 擴放而引起之白疵點數及暗電流之增大。相應地，除非像 素。Ρ刀12中之MOS電晶體之源極_汲極區34及35之表面具 有一高雜質濃度，否則接觸電阻顯著增大。此實施例係有 利的，因為可相對抑制接觸電阻之增大，此乃因源極-没 . 極區34及35之表面可具有一高雜質濃度。 . 接下來，如圖35之像素部分之剖視圖及圖36之周邊電路 部分之剖視圖中所示，在像素部分12之整個表面及周邊電 φ 路刀13上形成一蝕刻止擋膜74。蝕刻止擋膜74係由例如 氮化石夕膜組成。舉例而言，使用一藉由一減麼cvd方法沈 積而成之氮化石夕膜或一藉由一電漿⑽方法沈積而成之氮 化石夕膜作為此氮化石夕膜。該氮化石夕膜之厚度例如介於10至 ⑽-^範㈣。此氮切膜具有—使在用於形成接觸孔 之蝕刻期間之過蝕刻最小化之效應。此外，此氮化矽膜具 有-抑制因蝕刻損壞而引起之接面洩漏之增大之效應。 接下來，如圖37之像素部分之剖視圖及圖38之周邊電路 • 冑之剖視圖中所示，在蝕刻止擋膜74上形成一層間絕緣膜 76。層間絕緣膜76係由例如氧化矽膜組成且具有一例如介 於100至1，000 nm之範圍内的厚度^該氧化矽膜係藉由例 . 如CVD方法而形成。使用一原矽酸四乙酯（TE〇s)膜、一 初酸鹽玻璃（PSG)膜、一蝴磷梦酸鹽（BpsG)膜或類似琪 作為此氧化石夕膜。另一選擇係，亦可使用氮化石夕膜或類似 膜。接下來，平坦化層間絕緣層76之表面。此平坦化係藉 由例如化學機械研磨（CMP)來實施。接下來，形成一用於 形成接觸孔之抗餘劑遮罩（未顯示）#著，藉由例如姓刻 139787.doc •33· 201023351 像素部分12中之層間絕緣膜76、蝕刻止擋膜74及第二石夕化 物阻斷膜72來形成接觸孔77、78及79。同樣地，在周邊電 路部分13中形成接觸孔81及82。在像素部分12中，作為— 實例，分別抵達傳送閘TRG、重設電晶體RST之閘極電極 32及放大電晶體Amp之閘極電極32之接觸孔77、78及79顯 示於圖37中。在周邊電路部分13中，作為一實例，分別抵 達一N通道（Nch)低崩潰電壓電晶體之源極_汲極區5 5及—p 通道（Pch)低朋潰電麼電晶體之源極-汲_極區55之接觸孔η 及82顯示於圖38中。然而，同時亦形成抵達其他電晶體之 閘極電極及源極-汲極區之接觸孔，但其未顯示於該等圖 式中。在形成接觸孔77至79、81及82時，在一第一步驟 中，蝕刻層間絕緣膜76。該蝕刻被暫時止擋於蝕刻止擋膜 74上。由此，可吸收層間絕緣膜76之厚度之變化、該蝕刻 之變化及類似變化。在一第二步驟中，蝕刻由氮化矽組成 之蝕刻止擋膜74，並進一步繼續蝕刻以完成接觸孔77至 79、81及82。舉例而言，使用一反應離子蝕刻設備來蝕刻 該等接觸孔。 接下來，在接觸孔77至79、81及82中之每一者内部形成 —塞柱85，而一黏著層（未顯示）及一障壁金屬層84位於其 之間。作為該黏著層，例如，使用一鈦（Ti)膜或一鈕 膜作為障壁金屬層84，例如，使用一氮化鈦膜或一氮化 鈕膜。此等膜係藉由例如一濺鍍方法或一CVD*法而形 成。塞柱85係由鎢（W)組成。舉例而言，在層間絕緣膜％ 上形成一鎢膜以用該鎢膜來填充接觸孔刃至乃、81及82。 B9787.doc 201023351 隨後移除設置於層間絕緣膜H膜。因此，由該鎢膜 組成之塞柱85形成於接觸孔”至79、81及以中之每一者 中。代㈣，塞柱85可由例如具有-低㈣之電阻之電阻 或銅㈣組成。舉例而言，當使用銅(Cu)作為塞 時’例如，使用一组膜作為該黏著層並使用-氮化组 膜作為障壁金屬層84。接著，儘管未顯示於該等圖式中， 但形成多層佈線。若必要，則可使佈線層數增大至兩層、 三層、四層等等。

接下來，如圖39之像素部分之剖視圖中所示，可在光電 轉換部分21上形成一波導23。另外…將入射光聚焦至 光電轉換部分21 ’可形成—聚焦透鏡25。可在波導23與聚 焦透鏡25之間形成一用於光譜分離光之濾色片27。 在製造一固態成像裝置之上述方法（第一實例）中，像素 部分12由兩層（亦即，由相同於該側壁膜之膜組成之第一 矽化物阻斷膜及由一不同於第一矽化物阻斷膜之膜組成之 第二矽化物阻斷膜）覆蓋。相應地，像素部分12中之^^〇8 電晶體不由一單一矽化物阻斷膜完全覆蓋。因而，可減小 隨機雜訊且亦可減小白疵點數及暗電流。 在上述製造方法中’形成參照圖3、4及5B所述之固態成 像裝置1(1B)。在該製造方法中，當不形成像素部分12中 之傳送閘TRG、重設電晶體RST、放大電晶體Amp與選擇 電晶體SEL之間的隔離區14時’形成上文所述之固態成像 裝置1(1 A)。在此種情況下’浮動擴散部分fd為係重設電 晶體RST之雜質擴散層之一的源極-汲極區34所共有。 139787.doc -35· 201023351 固態成像裝置之方法之上

素由一單一像素電晶體部分分享之結構之固態成像裝置、 以及製造此等固態成像裝置之方法。 在對該固態成像裝置及製造該 述說明中，已闡述一其中針對第 晶體部分（包括，例如，一重設 一選擇電晶體）之結構。本發明： [製ia固態成像裝置之方法之第二實例] 下文將對在其中例如一個像素電晶體部分分享四個像素 之情況下一製造方法之要點進行說明。首先，將參照圖4〇 之一平面佈置圖來闡述其中一個像素電晶體部分分享四個 像素之結樣之一實例。 如圖40中所示，四個像素之光電轉換部分21(21 a、 21B、21C及21D)配置成兩列及兩行。在光電轉換部分21 之配置之中心處’一浮動擴散部分FD提供於一與光電轉換 部分21中之每一者接續之作用區中。此外，傳送閘 TRG(TRG-A、TRG-B、TRG-C 及 TRG_D)提供於光電轉換 部分21中之每一者與浮動擴散部分FD之間的邊界處，而一 閘極絕緣膜（未顯示）位於其之間。除位於傳送閘TRG下方 之區_以.外，光電轉換部分21之周邊由隔離區16(其由一雜 質擴散層組成）電分離。。另外，一像素電晶體部分17提 供於一此鄰於光電轉換部分21之區中，而一隔離區14位於 139787.doc • 36 · 201023351 其之間。像素電晶體部分17經組態以使例如一重設電晶體 RST、一放大電晶體八11^及一選擇電晶體3£]^串聯配置。 下文將對在其中製造一固態成像裝置之上述方法之第一 實例適用於一製造一其中一單一像素電晶體部分1 7由四個 . 像素分享之固態成像裝置之方法之情況下之要點進行說 明。在其中該像素電晶體部分由四個像素分享之情況下， 此固態成像裝置之結構不同於藉由該製造方法之上述第一 實例製造而成之固態成像裝置，因為浮動擴散部分FD形成 @ 於光電轉換部分21之配置之中心處而傳送閘TRG形成於光 電轉換部分21中之每一者與浮動擴散部分FD之間。然而， 此固態成像裝置之製造方法之運作相同於第一實施之運 作，只是光電轉換部分21、浮動擴散部分FD及傳送閘TRG 之配置不同於第一實例中之配置罷了。相應地，製造該周 邊電路部分之方法相同於第一實例。下文將闡述該方法之 一部分。 _ 首先，將參照圖41、42A、42B、43C、43D等來闡述一 m 形成一側壁之步驟。圖41係一像素部分之一平面佈置圖， 圖42A係一沿圖41中線XLIIA-XLIIA刳切之剖視圖，圖42B . 係一沿圖41中線XLIIB-XLIIB剖切之剖視圖，圖43C係一 沿圖41中線XLIIIC-XLIIIC剖切之剖視圖，且圖43D係一沿 圖41中線XLIIID-XLIIID剖切之剖視圖。在形成一側壁膜 膜137(第一矽化物阻斷膜71)之後，對側壁膜137實施回蝕 刻以在像素電晶體部分1 7之每一閘極電極32及該周邊電路 部分中之每一閘極電極（未顯示）之側壁上形成側壁（未顯 139787.doc -37- 201023351 示）。在此種情況下，使側壁膜137留在光電轉換部分21 上。此乃因光電轉換部分21由一抗蝕劑遮罩（未顯示）覆蓋 以使該等側壁之形成期間之蝕刻損壞不進入光電轉換部分 21。一開口 137H提供於一其中形成浮動擴散部分FD之區 上側壁膜137中以曝露其中形成浮動擴散部分FD之區。此 開口 137H之一部分設置於傳送閘TRG上。 接著，形成該像素部分及該周邊電路部分中之電晶體之 源極-沒極區3 4及3 5。 接下來，將參照圖44、45 A、45B、46C、46D等來闡述 一後續步驟。圖44係該像素部分之一平面佈置圖，圖45A 係一沿圖44中線XLVA-XLVA剖切之剖視圖，圖45B係一 沿圖44中線XLVB-XLVB剖切之剖視圖，圖46C係一沿圖44 中線XLVIC-XLVIC剖切之剖視圖，且圖46D係一沿圖44中 線XLVID- XLVID剖切之剖視圖。在形成該像素部分及該 周邊電路部分中之電晶體之源極-汲·極區之後*在該周邊 電路部分中之源極-汲極區及諸如此類上形成一矽化層。 在此步驟中，必要的係使該矽化層不形成於該像素電晶體 部分、光電轉換部分21等上。出於此目的，在該矽化層之 形成之前，形成一覆蓋像素電晶體部分1 7之第二矽化物阻 斷膜72。在此步驟中，第二矽化物阻斷膜72經形成以與第 一矽化物阻斷膜71重疊於隔離區14上。在此步驟中，亦在 浮動擴散部分FD上，形成第二矽化物阻斷膜72以與第一矽 化物阻斷膜71之開口 137H之周邊重疊。接著，如同在第一 實例中一樣，對該周邊電路部分中之MOS電晶體之閘極電 139787.doc -38 - 201023351 極及源極.沒極區之該♦化步驟及該等後續步驟。 在上述製造方法之第_實例及第二實例中，當侧壁μ及 μ刀別m像素部分12及周邊電路部分中之閘極電極 32及52之側壁上時，浮動擴散部 • 抗#劑遮罩覆蓋。在其中側壁33及53藉由㈣而分別形 成於閘極電極32及52夕仇丨jg* L a ' 側土上之情況下，蚀刻損壞可出現 在浮動擴散部分FD中。 下文將閱述關於钱刻損壞之考慮事項。舉例而言，如圖 47中所示，s藉由蝕刻在每一閘極電極（未顯示）之側壁上 形成側壁（未顯示）時，#刻損壞可出現在浮動擴散部分叩 中。若蝕刻損壞出現在浮動擴散部分FD中，則在一包括於 浮動擴散部分FD中之p_n接面中產生一茂漏路徑，從而增 大FD白疵點數。 此處將聞述FD白疵點。光電轉換於該光電轉換部分中 之電子被傳送至浮動擴散部*FD且被轉換至一電壓。在此 〇 ㈣況下’在其中浮動擴散部分FD中存在-茂漏路徑之情 況下，即使浮動擴散部分FD中不存在光電轉換電子，洩漏 電子亦輸出且以白斑點的形式出現。此稱作「fd白疵 . 點」。 • 有時，使用一由一P型擴散層组成之隔離區16來分隔該 等光電轉換部分（未顯示）與浮動擴散部分Fd ^當使用一 p 型擴散層來以此一方式分隔像素時，尤其，顯著增大FDa 疵點數。舉例而言，此之一可能原因係在一用於活化源 極·没極區之處於1，000 c或更高下之熱處理期間之一雜質 139787.doc •39· 201023351 外擴散效應。舉例而言，由該熱處理期間之外擴散所散佈 之雜質黏者於汙動擴散部分FD與由_p型擴散層組成之隔 離區i6之間。因而，形成—大的㈣㈣，從而導致咖 疵點之產生之問題。換句話說’當—洩漏電流流向浮動擴 散部分FD時’甚至在一暗狀態了，亦看似如存在信號— 般。因而’產生白疵點。看似如存在信號一般之原因如 下右上文所提及之沒漏出現在一從一其中重設浮動擴散 部分FD之-電位之狀態到—對—信號電位之偵測之週期期 間，則一因一洩漏電流而引起之電壓波動疊加於該重設電 位上。 在上述實例中，已對其中—單—像素電晶體部分分享四 個像素之結構進行了說日月。同樣地，亦在其中一像素電晶 體部分分享兩個像素之情況下或在其中一像素電晶體部分 經形成以對應於一個像素之情況下，蝕刻損壞可出現在浮 動擴散部分FD中。 3.第三實施例 [固態成像裝置之結構之實例] 下文將根據已參照圖1及2或圖3及4闡述之固態成像裝置 1來闡述一其中钱刻損壞不出現在浮動擴散部分FD中之結 構。舉例而言’第一矽化物阻斷膜71經形成以覆蓋光電轉 換部分21、傳送閘trg、浮動擴散部分fd、以及重設電晶 趙RST之閘極電極32之一部分。在此種情況下，第二矽化 物阻斷膜72經形成以與第一矽化物阻斷膜71重疊於重設電 晶體RST之閘極電極32上。 139787.doc •40- 201023351 藉由形成第一石夕化物阻斷膜71及第二矽化物阻斷膜”以 具有上述結構，當形成侧壁33及該周邊電路部分中之側壁 (未顯示）時，浮動擴散部分FD亦由係一側壁膜之第一石夕化 物阻斷膜71覆蓋。相應地，在該等側壁之形成期間，蝕刻 - 損壞不出現在浮動擴散部分FD中。 [固態成像裝置之結構之第三實例] 接下來，將對一具有其中一單一像素電晶體部分分享四 個像素之結構之固態成像裝置之一第三實例進行說明，此 固態成像裝置係參考圖40予以描述。將參照圖48、49A、 49B、50C、50D等來闡述該固態成像裝置。圖銘係一像素 部分之一平面佈置圖，圖49A係一沿圖48中線XLIXA-XLIXA剖切之剖視圖，圖49B係一沿圖48中線xlixb· XLIXB剖切之剖視圖，圖5〇c係一沿圖48令線[^6剖切 之剖視圖，圖50D係-沿圖48中線LD_LD剖切之剖視圖。 一第一矽化物阻斷膜71經形成以覆蓋光電轉換部分Η、 • 傳送閘TRG及浮動擴散部分FD。在此種情況下，一第二矽 化物阻斷膜72經形成以覆蓋一上面不以第二石夕化物阻斷膜 72與第一矽化物阻斷膜71重疊例如於隔離區14上之方式形 • 成第一矽化物阻斷膜71之區。 才應地®形成像素電晶體部分1 7中之侧壁33及該周邊 電路部分中之側壁（未顯示）時，浮動擴散部分FD亦由係一 侧壁膜之第—石夕化物阻斷膜71覆蓋。此結構可防止在該等 侧壁之形成期間在浮動擴散部分fd中出現姓刻損壞。另 外’此結構可防止浮動擴散部分FD接收—外擴散效應。相 139787.doc -41 · 201023351 應地，可抑制一洩漏路徑之產生，從而抑制FD白疵點之產 生。因而，此結構可實現具有高影像品質之成像。 [固態成像裝置之結構之第四實例] 接下來，將對一具有其中一單一像素電晶體部分分享四 個像素之結構之固態成像裝置之一第四實例進行說明，該 固態成像裝置參照圖4〇來加以闡述。將參照圖5 1、52A、 52B、53C、53D等來闡述該固態成像裝置。圖51係一像素 . 部分之一平面佈置圖，圖52A係一沿圖51中線LnA_LIIA剖 切之剖視圖，圖52B係一沿圖5 1中線LIIB-LIIB剖切之剖視 瘳 圖，圖53C係一沿圖51中線Linc-LIIIC剖切之剖視圖，且 圖53D係一沿圖51中線UIId_liiid剖切之剖視圖。 一第一矽化物阻斷膜71經形成以覆蓋光電轉換部分21、 傳送閘TRG、浮動擴散部分FD、以及重設電晶體之源極· 汲極區34。在此種情況下，一第二矽化物阻斷膜72經形成 以覆蓋一上面不以第二矽化物阻斷膜72與第一矽化物阻斷 膜71重疊例如於隔離區14及重設電晶體RST之閘極電極 上之方式形成第一碎化物阻斷膜71之區。 © 相應地，浮動擴散部分FD及連接至此浮動擴散部分FD 之重設電晶體RST之源極-j：及極區34亦由係一側壁膜之第— 矽化物阻斷膜71覆蓋。因此，當在該像素電晶體部分及該 - 周邊電路部分（未顯示）中形成側壁時，可防止出現對浮動 擴散部分FD及重設電晶體RST之源極_汲極區34之餘刻損 壞。此外，此結構可防止浮動擴散部分FD及重設電晶體 RST之源極-汲極區34接收該外擴散效應。相應地，可抑制 139787.doc -42· 201023351 一沒漏路徑之產生’從而抑制FD白疲點之產生。 而，此 結構可實現具有高影像品質之成像。 在該固態成像裝置之第三及第四實例中之每一者中，= 周邊電路部分之結構相同於圖2或4中所示之結構。 - 4·第四實施例 [製造固態成像裝置之方法之第三實例] 接下來，將使用一製造一具有一其中一單一像素電晶體 _ 部分分享四個像素之結構之固態成像裝置之方法作為—實 例來闡述一用於防止對一浮動擴散部分F D之蝕刻損壞之製 造方法（第三實例）之要點。 當該像素電晶體部分由四個像素分享時，此固態成像震 置之結構不同於藉由該製造方法之上述第一實例製造而成 之固態成像裝置，因為一浮動擴散部分形成於光電轉換部 分之一配置之中心處且一傳送閘形成於該等光電轉換部分 中之每一者與該浮動擴散部分之間。然而，此固態成像襞 φ 置之該製造過程之運作相同於第一實例之運作，只是該等 光電轉換部分、該浮動擴散部分及該等傳送閘之佈置不同 於第一實例中之佈置，且一側壁膜及一第二矽化物阻斷膜 之圖案形狀不同於第一實例中之圖案形狀罷了。下文將闡 述該方法之一部分。 首先’將參照圖54、55A、55B、56C、56D等來闡述一 形成一側壁之步驟。圖54係一像素部分之一平面佈置圖， 圖55A係一沿圖54中線LVA-LVA剖切之剖視圖’圖55B係 —沿圖54中線LVB-LVB剖切之剖視圖，圖56C係一沿圖54 139787.doc -43- 201023351 中線LVIC-LVIC剖切之剖視圖，且圖56D係一沿圖54中線 LVID-LVID剖切之剖視圖。在形成一側壁媒丨37(第一梦化 物阻斷膜71)之後，對側壁膜137實施回蝕刻以在一像素電 晶體部分1 7之每一閘極電極32及一周邊電路部分中之每一 閘極電極（未顯示）之側壁上形成側壁（未顯示）。在此種情 況下，使側壁膜137留在該等光電轉換部分21及一浮動擴 散部分FD(及傳送閘TRG)上。此乃因該等光電轉換部分21 及該浮動擴散部分F D由一抗蝕劑遮罩（未顯示）覆蓋以使該 等側壁之形成期間之蝕刻損壞不進入該等光電轉換部分21 及該洋動擴散部分FD。換句話說，此方法不同於上文所述 之製造方法之第一實例，只因為抗蝕劑遮罩138(參見圖25) 經形成以延伸至該浮動擴散部分FD。在抗蝕劑遮罩丨38之 形成之前的其他步驟相同於第一實例之步驟。應注意，在 此級中尚未形成浮動擴散部分FD、源極-汲極區34及諸如 此類。為了便於理解位置關係，浮動擴散部*FD及源極_ 及極區34顯示於該等圖式中。 接著，形成該像素部分及該周邊電路部分中之電晶體之 原極及極區34及35。在此步驟中，由於浮動擴散部分 :側壁膜137覆蓋’因此較佳與用於形成該像素部分及該 β、電路。p刀中之電晶體之源極-沒極區之離子植入分開 實施離子植入。 ,來將參照圖57、58Α、58Β、59C、59D等來闡述 ^步驟°圖57係該像素部分之-平面佈置圖，圖58Α 圖57中線LVlI1A_LvmA剔切之剖視，圖58β係一 139787.doc 201023351 /。圖57中線LVIIIB-LVIIIB剖切之剖視圖，圖59C係一沿圖 57中線LIXC-LIXC剖切之刳視圖，且圖59D係一沿圖57中 線LIXD-LIXD剖切之剖視圖，在形成像素部分12及該周邊 電路部分（未顯示）中之電晶體之源極_汲極區之後，在該周 . 邊電路部分中之源極-汲極區及諸如此類上形成一矽化 層。在此步驟中，必要的係使該矽化層不形成於像素電晶 體部分17、光電轉換部分21等上。出於此目的，在該矽化 φ 層之形成之前，形成一覆蓋像素電晶體部分17之第二矽化 物阻斷膜72。在此步驟中，第二矽化阻斷膜72經形成以與 第一矽化物阻斷膜71重疊，此外，在其他部分中，第二矽 化物阻斷膜72經形成以與第一矽化物阻斷膜71重疊於一隔 離區14上。接著，如同在第一實例中一樣，實施對該周邊 電路部分中之閘極電極及源極_汲極區之該矽化步驟以及 该等後續步驟β 相應地，當形成像素電晶體部分17中之側壁33及該周邊 φ 電路部为中之側壁（未顯示）時，浮動擴散部分FD亦由係該 側壁膜之第一石夕化物阻斷膜71覆蓋。此結構可防止在該等 側壁之形成期間在浮動擴散部分FD中出現蝕刻損壞◊另 . 外，此結構可防止浮動擴散部分FD接收該外擴散效應。相 應地，可抑制一泡漏路徑之產生，從而抑制fd白疵點之產 生。因此’可製造-可實現具有高影像品質之成像之固態 成像裝置。此外’在該石夕化層之形成之前，像素電晶體部 分17可由第二矽化物阻斷膜72覆蓋。 [製造固態成像裝置之方法之第四實施] 139787.doc -45· 201023351 接下來，將使用一製造一具有一其中一單一像素電晶體 部分分享四個像素之結構之固態成像裝置之方法作為—實 例來闡述一用於防止對一浮動擴散部分FD之蝕刻損壞之製 造方法（第四實例）之要點。 當該像素電晶體部分由四個像素分享時，此固態成像裝 置之結構不同於藉由該製造方法之上述第一實例製造而成 之固態成像裝置，因為一浮動擴散部分形成於光電轉換部 分之一配置之中心處且一傳送閘形成於該等光電轉換部分 中之每一者與該浮動擴散部分之間。然而，此固態成像装 置之製造過程之運作相同於第一實例之運作，只是該等光 電轉換部分、該浮動擴散部分及該等傳送閘之配置不同於 第一實例中之配置，且一側壁膜及一第二矽化物阻斷膜之 圖案形狀不同於第一實例中之圖案形狀罷了。下文將闡述 該方法之一部分。 首先，將參照圖60、61A、61B、62C、62D等來闡述一 形成一側壁之步驟。圖60係一像素部分之一平面佈置圖， 圖61六係一沿圖60中線1^1^1^1八剖切之剖視圖，圖618 係一沿圖60中線LXIB-LXIB剖切之剖視圖，圖62C係一沿 圖60中線LXIIC-LXIIC剖切之剖視圖，且圖62D係一沿圖 60中線LXIID-LXIID剖切之剖視圖。在形成一側壁膜 137(第一矽化物阻斷膜71)之後，對側壁膜137實施回蝕刻 以在一像素電晶體部分17之每一閘極電極32及一周邊電路 部分中之每一閘極電極（未顯示）之側壁上形成侧壁（未顯 示）。在此種情況下，使側壁膜137留在光電轉換部分21、 139787.doc -46- 201023351 一浮動擴散部分FD(及傳送閘TRG)以及一重設電晶體RST 之一源極-汲極區34上。此乃因光電轉換部分21、該浮動 擴散部分FD及重設電晶體RST之源極-汲極區34由一抗蝕 劑遮罩（未顯示）覆蓋以使該等側壁之形成期間的蝕刻損壞 不進入光電轉換部分21、該浮動擴散部分FD(及傳送閘 TRG)以及重設電晶體RST之源極-汲極區34。換句話說， 此方法不同於上文所述之製造方法之第一實例，只因為抗 蝕劑遮罩138(參見圖25)經形成以延伸至浮動擴散部分 FD、重設電晶體RST之源極-汲極區34及重設電晶體RST之 閘極電極32之一部分。在抗蝕劑遮罩138之形成之前的其 他步驟相同於第一實例之步驟。應注意，在此級中尚未形 成浮動擴散部分FD、源極-汲極區34及諸如此類。為了便 於理解位置關係，浮動擴散部分FD及源極-汲極區34顯示 於該等圖式中。 接著，形成該像素部分及該周邊電路部分中之電晶體之 源極-汲極區34及35。在此步驟中，由於浮動擴散部分FD 及重設電晶體RST之源極-汲極區34由側壁膜137覆蓋，因 此較佳與用於形成該像素部分及該周邊電路部分中之電晶 體之源極-汲極區之離子植入分開實施離子植入。 接下來，將參照圖63、64A、64B、65C、65D等來闡述 一後續步驟。圖63係該像素部分之一平面佈置圖，圖64A 係一沿圖63中線LXIVA-LXIVA剖切之剖視圖，圖64B係一 沿圖63中線LXIVB-LXIVB剖切之剖視圖，圖65C係一沿圖 63中線LXVC-LXVC剖切之剖視圖，且圖65D係一沿圖63中 139787.doc -47- 201023351 線LXVD-LXVD剖切之剖視圖。在形成該像素部分及該周 邊電路部分中之電晶體之源極-汲極區之後，在該周邊電 路部分中之源極-汲極區及諸如此類上形成一石夕化層。在 此步驟中，必要的係使該矽化層不形成於像素電晶體部分 17、光電轉換部分21等上。出於此目的，在該矽化層之形 成之刚，形成一覆蓋像素電晶體部分1 7之第二石夕化物阻斷 膜72。在此步驟中，第二矽化物阻斷膜72經形成以與第— . 矽化物阻斷膜71重疊。在此步驟中，由於第一矽化物阻斷 膜71經形成以延伸至重設電晶體RST之閘極電極32之該部 _ 分，因此第二矽化物阻斷膜72可經形成以與第一矽化物阻 斷膜71重疊於重設電晶體RST之閘極電極32上。此外，在 其他部分中，第二矽化物阻斷膜72經形成以與第一矽化物 阻斷膜71重疊於一隔離區14上。接著，如在第一實例中— 樣，實施對該周邊電路部分中之M〇s電晶體之間極電極及 源極-汲極區之該矽化步驟及該等後續步驟d 相應地，當形成像素部分17中之側壁33及該周邊電路部 分中之該等側壁（未顯示）時，浮動擴散部分？〇亦由係該側 〇 壁膜之第-石夕化物阻斷膜71覆蓋。此結構可防止在該等側 壁之形成期間在浮動擴散部*FD中出現蝕刻損壞。另外， 此結構可防止浮動擴散部分FD接收—外擴散效應。相應' 地’可抑制-洩漏路徑之產生，&而抑制FD白疵點之產 生。因此’可製造一可實現具有高影像品質之成像之固態 =像裝置。此外’在該石夕化層之形成之前，像素電晶體部 刀17可由第二梦化物阻斷膜72覆蓋。 139787.doc -48- 201023351 二實例及第四實例之 [對固態成像裝置及其製造方法之第 修改j 在其中四個像素由—單-像素電晶體部分17分享之第三 實例及第四實例之結構中， 光電轉換部分21周圍之元件隔 離係、使用―雜質擴散層_擴散層）而達成，且像素電晶 體4刀17周圍之το件隔離係藉由—淺溝槽隔離（sti)結構而 達成。另一選擇係，例如

如圖66中所示’光電轉換部分 21周圍之元件隔離及像素電晶體部分17_之元件隔離可 藉由-由-雜質擴散層（P+型擴散層）組成之關區Μ而形 成。在此種情況下，第一矽化物阻斷膜71可如同在第三實 例、第四實例及諸如此财—樣形成。第二㊉化物晴膜 72亦可如同在第三實例、楚香加β , n 1 J弟四貫例及諸如此類中一樣形 成0 [對固態成像裝置及其製造方法之第一實例之修改] 在圖5A中所不之結構中，光電轉換部分以周圍之元件隔 離及該像素電晶體部分周圍之元件隔離係藉由一淺溝槽隔 離（sti)結構而達成。另一選擇係，例如，如圖67至69B中 所示，光電轉換部分周圍之元件隔離及像素電晶體部分 17周圍之元件隔離可藉由一由一雜質擴散層（p+型擴散層） 組成之隔離區16而達成。在此種情況下，第一矽化物阻斷 膜71形成於光電轉換部分21、傳送閘Trg、浮動擴散部分 FD、重設電晶體RST之源極-汲極區34及重設電晶體RST之 閘極電極32之一部分上。第二；6夕化物阻斷膜72經形成以與 第一矽化物阻斷膜71重疊。在此種情況下，由於第一梦化 139787.doc -49- 201023351 物阻斷膜71形成於重設電晶體RST之閘極電極32之該部分 上，因此第二矽化物阻斷膜72可經形成以與第一矽化物阻 斷膜71重疊於重設電晶體RST之閘極電極32上。此外’在 其他部分中’第二*矽化物阻斷膜72經形成以與第一矽化物 阻斷膜71重疊於隔離區16上。圖68係一沿圖67中線 LXVIII-LXVIII剖切之剖視圖’且圖69A及69B係沿圖67中 線LXIX-LXIX剖切之剖視圖。 在製造一固態成像裝置之方法之第三及第四實例中之每 一者中，該周邊電路部分之結構相同於上述製造方法之第 一實例之結構。 [製造固態成像裝置之方法之詳細實例] 接下來，將參照圖70A至93D之剖視圖來闡述一製造一 具有一其中一單一像素電晶體部分分享四個像素之結構之 固態成像裝置之方法之一詳細實例。此方法係一製造參照 圖51之一像素部分之平面佈置圖所述之結構之方法。圖 70A、72A、74A、76A、78A、80A、82A、84A、86A、 88A、90A及92A係沿圖51中線LIIA_LIIA剖切之剖視圖。 圖 70B、72B、74B、76B、78B、80B、82B、84B、86B、 88B、90B及92B係沿圖51中線LIIB-LIIB剖切之剖視圖。圖 71C、73C、75C、77C、79C、81C、83C、85C、87C、 89C、91C及93C係沿圖51中線LIIIC-LIIIC剖切之剖視圖。 圖 71D、73D、75D、77D、79D、81D、83D、85D、87D、 89D、91D及93D係沿圖51中線LIIID-LIIID部分之剖視圖。 首先，實施圖6至12中所示之步驟。舉例而言，使用一 139787.doc -50- 201023351 矽基板作為一半導體基板u。在一像素電晶體部分之周邊 處形成第一隔離區14,並形成一周邊電路部分13中之第二 隔離區15。接下來，儘管未顯示於圖ό至12中，但在半導 體基板11中形成一 ρ井及一 〇井。進一步實施通道離子植 • 入此外實施用於形成光電轉換部分中之光電二極體之 • 離子植入以形成ρ型區。舉例而言，對上面形成光電轉換 部分之半導體基板之表面實施硼（Β)之離子植入，並使用 參 砷（As)或磷（Ρ)在深區中實施離子植入以形成若干η型區， 該等η型區形成一與該等ρ型區之一下部分之接面。因此， 形成包括一 p-η接面之該等光電轉換部分。 接下來，將參照7〇Α、7〇Β、Ή(：、71D等來進行說明。 圖70A係？。圖5 1中線LIIA-LIIA剖切之剖視圖，圖70B係 一沿圖5 1中線LIIB-LIIB剖切之剖視圖，圖71C係一沿圖5丄 中線LIIIC-LIIIC剖切之剖視圖，且圖71D係一沿圖5丨中線 LIIID-LIIID剖切之剖視圖，在半導體基板丨丨上形成一犧牲 參 氧化層151。接著，在犧牲氧化層151上形成一抗蝕劑遮罩 152。抗蝕劑遮罩152具有提供於形成於光電轉換部分21周 圍之隔離區上之開口 153。特定而言，抗蝕劑遮罩152覆蓋 光電轉換部分21及其中形成傳送閘、一浮動擴散部分及像 素電晶體部分之區域。接下來，使用抗蝕劑遮罩152作為 一離子植入遮罩在半導體基板Π中實施離子植入以形成〆 型隔離區16。在此離子植入中，例如，使用棚（B)作為一 離子植入種類，並將劑量設定為介於lxl〇i2至lxl〇n cm·2 之範圍内。將植入能量設定為介於10至30 kev之範圍内。 139787.doc -51 - 201023351 該離子植入可根據深度以多級來實施。因而，光電轉換部 分21由隔離區16彼此分隔開，且由隔離區14與一形成一重 設電晶體、一放大電晶體、一選擇電晶體及諸如此類之像 素電晶體部分形成區分隔開。儘管未顯示於該等圖式中， 但該周邊電路部:¾由第一隔離區15分隔開，如上文所述。 接著’移除抗#劑遮罩152’並進一步移除犧牲氧化層 151。該圖式顯示一就在移除抗蚀劑遮罩【Μ之前的狀態。 . 接下來’將參照72A、72B、73C、73D等來進行說明。 圖72八係一沿圖51中線1^11八丄11八剖切之剖視圖，圖7^係 φ 一沿圖51中線LIIB-LIIB剖切之剖視圖，圖73C係一沿圖5工 中線LIIIC-LIIIC刳切之剖視圖，且圖73D係一沿圖5ι中線 LIIID-LIIID剖切之剖視圖。如圖72A至73D中所示，在半 導體基板11上形成一閘極絕緣膜31，並進一步在閘極絕緣 膜31上形成一閘極電極形成膜131。在此步驟中，儘管未 顯示於該等圖式中’但如圖14中所示，亦在周邊電路部分 13中之半導體基板U上形成一問極絕緣膜51 ’並在問極絕 緣膜51上形成閘極電極形成膜13卜閘極電極形成膜ΐ3ι係 ❹ 藉由LP CVD方法來沈積多晶石夕而形成。所沈積膜厚度 在-90-nm節點中介於15G至·⑽之錢内但其取決^ 技術節點。該膜厚度趨於針對第一節點而減小，此乃因從 * 該過程之可控性之觀點出發通常不增大一閘極長寬比。作 為一對抗閉極空乏之措施’可使用石夕鍺（SiGe)來代替多晶 碎。閘極空乏係指下面一個問題：因一閘極氧化物膜之厚 度減小，故不僅該閘極氧化物膜之實體厚度之一效應而且 139787.doc -52- 201023351 該閘極多晶矽中之一空乏層之厚度之—效應不可忽視，且 因此不減小該閘極氧化物膜之一有效厚度，從而使電晶體 效能退化。 接下來’將參照74A、74B、75C、751)等來進行說明。 圖74A係一沿圖51中線LIIA-LIIA剖切之剖視圖，圖74B係 • 一沿圖51中線LIIB_LIIB剖切之剖視圖，圖75C係一沿圖51 中線LIIIC-LIIIC剖切之剖視圖，且圖75〇係一沿圖“中線 φ LIIID_LI111^切之剖視圖。如圖74A至75D中所示，採取 對抗閘極空乏之措施。首先，在周邊電路部分Η中之一 P-MOS電晶體形成區上形成—抗㈣遮罩i 32(參見圖！ 並將一 η型雜質摻雜至該n_M〇s電晶體形成區中之閘極電 極形成膜131中。此摻雜係藉由例如磷（p)或砷（As)之離子 植入來實施。所植入離子量介於約1><1〇15至1><1〇16 c‘2之 範圍内。隨後移除抗姓劑遮罩132。接下來，儘管未顯示 於該等圖式中，但在該^則電晶體形成區上形成一抗钱 • 齊1遮罩（未顯示），並將一 p型雜質摻雜至該Ρ-MOS電晶體形 成區中之閘極電極形成膜131中。此摻雜係藉由例如硼 (B)、一氟化硼（BF2)或銦（ln)之離子植入來實施。所植入之 . 離子罝’丨於約1X1015至lxl〇16 cm·2之範圍内。隨後移除該 &㈣料。可首先實施前者植人錢者植人在上述離 中之每者中，為了防止由該離子植入所引入之雜 質抵達該閘極絕緣膜正下方，可組合氮⑽)之離子植入。 接下來，將參照76A、76B、77C、77D等來進行說明。 圖6A係/α圖51中線LIIA-LIIA刹切之剖視圖，圖76B係 139787.doc -53- 201023351 一沿圖51中線LIIB-LIIB剖切之剖視圖，圖77C係一沿圖51 中線LIIIC-LIIIC剖切之剖視圖，且圖77D係一沿圖5 1中線 LIIID-LIIID剖切之剖視圖。如圖76A至77D中所示，在閘 極電極形成膜131上形成一用於形成閘極電極之抗蝕劑遮 罩（未顯示）。使用此抗钱劑遮罩作為一姓刻遮罩藉由反應 離子蝕刻來對閘極電極形成膜13 1進行蝕刻處理以形成像 素部分12中之]VIOS電晶體之閘極電極32、傳送閘TRG及周 邊電路部分13中之MOS電晶體之閘極電極52(參見圖18)。 接著，氧化閘極電極32及閘極電極52(參見圖18)之表面以 形成一氧化物膜133。氧化物膜133之厚度例如介於丨至1〇 nm之範圍内。氧化物膜133不僅形成於該等側壁上而且形 成於閘極電極32及52中之每一者之頂表面上。此外，在上 述氧化步驟中修圓閘極電極32及52之邊緣部分具有一改善 該氧化物膜之崩潰電壓之效應。另外，可藉由實施熱處理 來減小蝕刻損壞。此外，在對閘極電極之上述處理中，即 使移除形成於光電轉換部分21上之閘極絕緣膜，氧化物膜 133亦形成於光電轉換部分21上。因此，當在下一個微影 步驟中形成一抗蝕劑膜時，該抗蝕劑膜不直接形成於一石夕 表面上’從而防止因此抗钱劑而引起之污染。相應地，針 對像素部分12中之光電轉換部分21，此結構充當一對抗白 疵點之措施。 接下來，將參照78A、78B、79C、79D等來進行說明。 圖78A係一沿圖51中線LIIA-LIIA剖切之剖視圖，圖78B係 一沿圖5 1中線LIIB-LIIB剖切之剖視圖，圖79C係一沿圖5 1 139787.doc -54- 201023351 中線LIIIC-LIIIC剖切之剖視圖，且圖79D係一沿圖51中線 LIIID-LIIID剖切之剖視圖。如圖78A至79D中所示，形成 像素部分12之MOS電晶體之LDD區38、39等及周邊電路部 分13之MOS電晶體之LDD區61、62、63、64等（參見圖 20)。 • 首先，至於形成於周邊電路部分13中之NMOS電晶體， 在半導體基板11中之閘極電極52(52N)中之每一者之兩侧 鲁 處形成凹處擴散層65及66(參見圖20)。此等凹處擴散層65 及66係藉由使用例如二氟化硼（BF2)、硼（B)或銦（In)作為一 離子植入種類藉由離子植入而形成，且其劑量設定為例如 介於lxio12至lxl〇i4 cm-2之範圍内。此外，[〇1)區61及62 形成於半導體基板u中之閘極電極52(52N)中之每一者之 兩侧處。LDD區61及62係藉由使用例如砷（As)或磷（p)作為 離子植入種類藉由離子植入而形成，且其劑量設定為例 如介於1013至lx10!5 cm-2之範圍内。 ❹ 至於形成於像素部分12中之MOS電晶體，LDD區38及39 形成於半導體基板11中之閘極電極32中之每一者之兩側 處。LDD區38及39係藉由使用例如砷（As)或磷作為一離 . 子植入種類藉由離子植入而形成，且其劑量設定為例如介

於1X10至1X1015 em·2之範圍内。另外，可形成若干凹處 擴散層。至於形成於像素部分12中之MOS電晶體，從減小 步驟數之觀點出發’可不形成該等ldd。另一選擇係用 於开/成形成於像素部分12中之MOS電晶體之LDD區之離子 植入亦可起形成於周邊電路部分13中之M〇s電晶體iLDD 139787.doc -55· 201023351 離子植入的作用。 至於形成於周邊電路部分13中之PM〇s電晶體，在半導 體基板11中之閘極電極52(52P)中之每一者之兩側處形成 凹處擴散層67及68(參見圖20)。此等凹處擴散層67及68係 使用例如砷（As)或磷（P)作為一離子植入種類藉由離子植入 而形成’且其劑量設定為例如介於1><1〇12至1><1〇14 cm_2之 範圍内。此外，LDD區63及64形成於半導體基板u中之閘 極電極52(52P)中之每一者之兩側處。[〇1：)區63及64係使用 例如一 I化侧（BF2)、棚（B)或銦（In)作為一離子植入種類藉 由離子植入而形成，且其劑量設定為例如介於lxl〇u至 1χ1015 cm·2之範圍内。 在該周邊電路部分中之NMOS電晶體及PMOS電晶體之 凹處離子植入之前，可藉由進行鍺（Ge)之離子植入來實施 預非晶化作為一用於抑制植入中之通道效應之技術。此 外’為了減小可造成瞬時增強擴散（TED)或諸如此類之植 入瑕疵數’可在該等LDD區之形成之後添加在一介於約 800°C至900°C之範圍内的溫度下之快速熱退火（RTA；)。 接下來’將參照80A、80B、81C、81D等來進行說明。 圖80八係一沿圖51中線1^11八-1^11八剖切之剖視圖，圖808係 一沿圖51中線LIIB-LIIB剖切之剖視圖，圖81C係一沿圖51 中線LIIIC-LIIIC剖切之剖視圖，且圖81D係一沿圖5 1中線 UIID-LIIID剖切之剖視圖。如圖80A至81B中所示，在像 素部分12之整個表面及周邊電路部分13上形成一氧化矽 (Si〇2)膜134(參見圖22)。此氧化矽膜134係藉由沈積一非 139787.doc -56- 201023351 掺雜珍化玻璃（NSG)膜、一低壓原矽酸四乙酯（lp-TEOS) 膜、一局溫氧化（HTO)膜或類似膜而形成。氧化矽膜134經 形成以具有一介於例如5至20 nm之範圍内的厚度。接下 來’在氧化矽膜134上形成氮化矽膜135。此氮化矽膜135 係由例如一藉由LPCVD而形成之氮化矽膜組成。其厚度介 於例如10至100 nm之範圍内。氮化矽膜135可係一藉由一 可用以在一低溫下形成該膜之原子層沈積方法而形成之 ALD氮化矽膜。在像素部分12中之光電轉換部分21上，因 沈積於氮化；δ夕膜13 5正下方之氧化;ε夕膜13 4之厚度減小，故 防止光反射’且因此光電轉換部分21之感光度變高。接下 來’視需要在氮化石夕膜135上沈積一係一第三層之氧化石夕 (Si02)膜136。此氧化矽膜136係藉由沈積一 NSG膜、一LP-TE0S膜、一 HTO膜或類似膜而形成。氧化矽膜136經形成 以具有一介於例如10至1〇〇 nm之範圍内的厚度。 相應地’形成一側壁膜13 7作為一具有氧化矽膜136/氮 , 化矽膜135/氧化矽膜134之結構之三層式膜。另一選擇 係’側壁膜137可係一具有氮化矽膜/氧化矽膜之結構之兩 層式膜。下文將闌述具有該三層式結構之側壁膜137之一 . 情形。 接下來，將參照82A、82B、83C、83D等來進行說明。 圖82A係一沿圖5 1中線LIIA-LIIA剖切之剖視圖，圖82B係 一沿圖51中線LIIB-LIIB剖切之剖視圖，圖83C係一沿圖51 中線LIIIC-LIIIC剖切之剖視圖，且圖83D係一沿圖5 1中線 LIIID-LIIID剖切之剖視圖。如圖82A至83B中所示，對提 139787.doc • 57· 201023351 供作為該頂層之氧化石夕膜13 6實施回钱刻以使氧化石夕膜13 6 僅留在閘極電極32及52(參見圖24)中之每一者、傳送問 TRG及諸如此類之側部分上。該回蝕刻係藉由例如反應離 子蝕刻（RIE)來實施。在此回蝕刻中，使用氮化妙膜135來 止擋蝕刻。由於該等蝕刻由氮化矽膜135以此方式止擔， 因此可減小像素部分12中之光電轉換部分21上之蝕刻損 壞，且因此可減小白疵點數。 接下來’參照84A、84B、85C、85D等來進行說明。圖 84A係一沿圖51中線LIIA-LIIA剖切之剖視圖，圖84B係一 沿圖5 1中線LIIB-LIIB剖切之剖視圖，圖85C係一沿圖5 1中 線LIIIC-LIIIC剖切之剖視圖，且圖85D係一沿圖51中線 LIIID-LIIID剖切之剖視圖。如圖84A至85B中所示，在像 素部分12中及傳送閘TRG上之光電轉換部分21之整個表 面、一其中形成該浮動擴散部分之區、該重設電晶體之 LDD區38及該重設電晶體之閘極電極32之一部分上形成一 抗蝕劑遮罩138。接下來’對氮化矽膜135及氧化矽膜134 實施回蝕刻以形成一位於閘極電極32中之每一者之側壁上 之第一側壁33及一位於閘極電極52(參見圖26)中之每一者 之側壁上之第二側壁53(參見圖26)，第一侧壁33及第二側 壁53係由氧化矽膜134、氮化矽膜lb及氧化矽膜136組 成。在此步驟中，光電轉換部分21、其中形成該浮動擴散 區之區、以及位於一其中形成該重設電晶體之源極-汲極 區之區上之氮化矽膜Π5及氧化矽膜134因其由抗蝕劑遮罩 138覆蓋而未被蝕刻。相應地，蝕刻損壞不出現在光電轉 139787.doc -58- 201023351 換部分21、其中形成該浮動擴散部分之區、以及其中形成 該重設電晶體之源極-汲極區之區上。 接下來，參照86A、86B、87C、87D等來進行說明。圖 86A係一沿圖51中線LIIA-LIIA剖切之剖視圖，圖86B係一 沿圖5 1中線LIIB-LIIB剖切之剖視圖，圖87C係一沿圖5 1中 線LIIIC-LIIIC剖切之剖視圖，且圖87D係一沿圖51中線 LIIID-LIIID剖切之剖視圖。首先，如圖28中所示，形成一 具有開口之抗蝕劑遮罩（未顯示），該等開口設置於其中欲 形成周邊電路部分13中之NMOS電晶體之區中。使用該抗 蝕劑藉由離子植入在欲形成周邊電路部分13中之NMOS電 晶體之區中形成深源極-汲極區54(54N)及5 5(5 5N)。特定而 言，源極-汲極區54N及55N形成於半導體基板11中之閘極 電極52中之每一者之兩側處，而LDD區61、62等位於其之 間。源極-汲極區54N及55N係使用例如砷（As)或磷（P)作為 一離子植入種類藉由離子植入而形成，且其劑量設定為例 如介於lxlO15至lxlO16 cnT2之範圍内。隨後移除該抗蝕劑 遮罩。 接下來，如圖86A至87B中所示，形成一具有開口之抗 蝕劑遮罩（未顯示），該等開口設置於其中欲形成像素部分 12中之NMOS電晶體之區中。使用該抗蝕劑遮罩藉由離子 植入在欲形成像素部分12中之NMOS電晶體之區中形成深 源極-汲極區34及35以及一浮動擴散部分FD。特定而言， 源極-汲極區34及35形成於半導體基板11中之閘極電極32 中之每一者之兩侧處，而LDD區38、39等位於其之間。源 139787.doc -59- 201023351 極-汲極區34及35係使用例如砷（As)或磷（P)作為一離子植 入種類藉由離子植入而形成，且其劑量設定為例如介於 lxlO15至lxlO16 cm-2之範圍内。隨後移除該抗蝕劑遮罩。 此離子植入亦可起用於形成周邊電路部分13中iNM〇S電 晶體之源極-汲極區5 4N及55N之離子植入的作用。重設電 晶體RST之源極-j；及極區34係藉由經由氧化石夕膜134及氮化 碎膜135所實施之離子植入而形成。因此，可單獨地實施 此部分之離子植入。 接下來’如圖28中所示’形成一具有開口之抗蝕劑遮罩 (未顯示）’該等開口設置於其中欲形成周邊電路部分13中 之PMOS電晶體之區中。使用該抗蝕劑遮罩藉由離子植入 在欲形成周邊電路部分13中之PMOS電晶體之區中形成深 源極-沒極區54(54P)及55(55P)。特定而言，源極_汲極區 54P及5 5P形成於半導體基板η中之閘極電極52中之每一者 之兩側處，而LDD區63、64等位於其之間。源極-汲極區 54P及55P係使用例如硼（B)或二氟化硼（BF2)作為一離子植 入種類藉由離子植入而形成，且其劑量設定為例如介於 lxlO15至lxlO16 cm·2之範圍内。隨後移除該抗蝕劑遮罩。 接下來’對該等源極-汲極區實施活化退火。此活化退 火係在一介於例如約800°C至1，1〇〇。(：之溫度下實施。針對 此活化退火’可使用一快速熱退火（RTA)設備、一尖峰式 RTA設備或類似設備。 在對該等源極- >及極區進行活化退火之前，將覆蓋光電 轉換部分21之側壁膜137與由像素部分12中之MOS電晶體 139787.doc •60. 201023351 之閘極電極32上之側壁膜137組成之側壁33分隔開。此結 構防止一因相關技術中所述之應力記憶技術（SMT)而引起 之應力之退化。相應地，可抑制白疵點、隨機雜訊及諸如 此類。此外，光電轉換部分21由側壁膜137覆蓋，且在用 於形成該等源極-汲極區之離子植入中所使用之抗蝕劑遮 罩形成於光電轉換部分21上，而側壁膜137位於其之間。 換句話說’該抗钱劑遮罩不直接形成於光電轉換部分21之 表面上。因此，光電轉換部分21不被該抗蝕劑中之污染物 污染，從而抑制白疵點數、暗電流及諸如此類之增大。另 外，用於形成該等源極-汲極區之離子植入並非係一經由 一膜之離子植入，且因此可設定該等源極-汲極區之深度 同時保證該表面處之一高濃度。因此，可抑制該等源極- 汲極區之串聯電阻之增大。此外，覆蓋光電轉換部分21、 浮動擴散部分FD及重設電晶體之源極-汲極區34之侧壁膜 137在後續步驟中用作一第一矽化物阻斷膜71，源極-汲極 區34經由佈線（未顯示）或諸如此類連接至浮動擴散部分 FD » 接下來，將參照88A、88B、89C、89D等來進行說明。 圖88A係一沿圖51中線LIIA_LIIA剖切之剖視圖，圖88B係 一沿圖51中線LIIB-LIIB剖切之剖視圖’圖89C係一沿圖51 中線LIIIC-LIIIC剖切之剖視圖，且圖89D係一沿圖51中線 LIIID-LIIID剖切之剖視圖。首先’如圖88A至89D中所 示’在像素部分12之整個表面及周邊電路部分13上形成一 第二矽化物阻斷膜72(參見圖3〇)。第二矽化物阻斷膜72係 139787.doc -61 · 201023351 由一包括一氧化矽（Si〇2)膜140及氮化矽膜139之堆疊膜組 成。舉例而言，氧化矽膜14〇經形成以具有一介於例如5至 40 nm之範圍内的厚度，且氮化矽膜139經形成以具有一介 於例如5至60 nm之範圍内的厚度。氧化矽膜14〇係由一 NSG膜、一 LP-TEOS膜、一HT〇膜或類似膜組成。氮化矽 膜139係由一 ALD-SiN膜、一氮化電漿膜、一 Lp_SiN膜或 類似膜構成。若該兩個膜之沈積溫度為高，則硼之去活化 出現在PMOSFET之閘極電極中。因而，該等pmosfet之 一電流驅動能力因閘極空乏而降低。相應地，氧化矽膜 140及氮化矽膜139之沈積溫度較佳低於側壁膜137之沈積 溫度。該沈積溫度較佳例如處於7 〇 〇或更低下。 接下來，將參照90A、90B、91C、91D等來進行說明。 圖90A係一沿圖51中線LIIA-LIIA剖切之剖視圖，圖9〇B係 一沿圖51中線LIIB-LIIB剖切之剖視圖，圖91C係一沿圖51 中線LIIIC-LIIIC剖切之剖視圖，且圖91D係一沿圖51中線 LIIID-LIIID剖切之剖視圖。首先，如圖9〇a至91D中所 示’形成一抗钮劑遮罩141以大致覆蓋其中形成像素部分 12中之MOS電晶體之區。使用此抗蝕劑遮罩141作為一飯 刻遮罩藉由蝕刻來移除位於像素部分12中及周邊電路部分 13上之光電轉換部分21、浮動擴散部分FD、（及傳送閘 TRG)、重設電晶體之源極-沒極區3 4、及重設電晶體之閉 極電極32之一部分上之第二矽化物阻斷膜72(參見圖32)。 相應地，第二矽化物阻斷膜72經形成以與第一矽化物阻斷 膜71重疊於重設電晶體之閘極電極32上及圖91D中所示之 139787.doc -62- 201023351 隔離區14之後側處。由此，自該頂層，氮化矽膜135及氧 化石夕134按此次序位於光電轉換部分21上，且因此可防止 光譜漣波。相反地，若未執行上述蝕刻，自該頂層，氮化 矽膜139、氧化矽膜14〇、氮化矽膜135及氧化矽膜134按此 次序位於光電轉換部分21上。在此種情況下，入射光經受 多次反射，從而使光譜漣波特性退化。由於使該等漣波特 性退化，因此晶片·晶片光譜變化增大。為了解決此問 題，在此實施例中，故意移除光電轉換部分21上之第二矽 ❹ 化物阻斷膜72。 接下來，將參照92A、92B、93C、93D等來進行說明。 圖92A係一沿圖5 1中線LIIA_UIA剖切之剖視圖，圖92B係 一沿圖51中線LIIB-LIIB剖切之剖視圖，圖93C係一沿圖5 1 中線LIIIC-LIIIC剖切之剖視圖，且圖93D係一沿圖51中線 LIIID-LIIID剖切之剖視圖。首先，如圖34中所示，分別在 周邊電路部分13中之Μ Ο S電晶體5 0中之每一者之源極_汲 極區54及55以及閘極電極52上形成矽化層％、”及“。矽 # 化層56、57及58係由矽化鈷（Cosy、矽化鎳（NiSi)、矽化 鈦（TiSh)、矽化鉑（PtSi)、矽化鎢（WSi2)或諸如此類組成。 將闡述矽化鎳之形成之一實例作為矽化層56、57及58之形 成之一實例。首先，在整個表面上形成一鎳（Ni)膜。此鎳 . 膜係使用一濺鍍設備或類似設備而形成以具有一例如1〇 nm之厚度。接著，在一介於約3〇(rCi4〇(rc之範圍内的溫 度下實施一退火處理以使該鎳膜與作為該下伏層之矽起反 應，從而形成一矽化鎳層。隨後藉由濕蝕刻來移除未起反 應的鎳。藉由此濕蝕刻，矽化層56、57及58以一自動對準 139787.doc -63 - 201023351 方式僅形成於矽或多晶矽表面上而不形成於該等絕緣膜 上。接著，在一介於約500。(：至600。(：之範圍内的溫度下再 次實施一退火處理以穩定該矽化鎳層。在上述矽化步驟 中，如圖92A至93D中所示，由於像素部分12由第一矽化 物阻斷膜71及第二矽化物阻斷膜72覆蓋，因此該矽化物不 形成於像素部分12上。此結構用來防止由構成光電轉換部 分21上之矽化物之金屬之擴散而引起之白疵點數及暗電流 之增大。相應地，除非像素部分丨2中之M〇s電晶體之源 極-汲極區34及35之表面具有一高雜質濃度，否則接觸電 阻顯著增大。此實施例係有利的，因為可相對抑制接觸電 阻之增大，此乃因源極_汲極區34及35之表面可具有一高 雜質濃度。 接著，如同在參照圖35及36之說明中一樣，在像素部分 12之整個表面及周邊電路部分13上形成一蝕刻止擋膜74。 蝕刻止擋膜74係由例如氮化矽膜組成。此氮化矽膜具有一 使在用於形成接觸孔之蝕刻期間之過蝕刻最小化之效應。 此外，此氮化矽膜具有一抑制因蝕刻損壞而引起之接面洩 漏之增大之效應。 接著，如同在參照圖37及38之說明中一樣，在蝕刻止擋 膜74上形成一層間絕緣膜76。層間絕緣膜％係由例如氧化 矽膜組成且具有一例如介於1〇〇至1〇〇〇 nm之範圍内的厚 度。接下來，平坦化層間絕緣膜76之表面。此平坦化係藉 由例如化學機械研磨（CMp)來實施。接下來，形成一用於 形成接觸孔之抗蝕劑遮罩（未顯示）。接著’藉由例如蝕刻 像素邛为12中之層間絕緣膜％、蝕刻止擋膜74及第二矽化 139787.doc 201023351 物阻斷膜72來形成接觸孔77、78及79。同樣地，在周邊電 路部分13中形成接觸孔81及82。在像素部分12令，作為— 實例，分別抵達傳送閘TRG、重設電晶體RST之閘極電極 32及放大電晶體Amp之閘極電極32之接觸孔77、78及79顯 示於圖37中。在周邊電路部分13中，作為一實施，分別抵 達一 N通道（Nch)低崩潰電壓電晶體之源極_汲極區55及一p 通道（Pch)低崩潰電壓電晶體之源極_汲極區55之接觸孔

及82顯示於圖38中。然而，亦同時形成抵達其他電晶體之 閘極電極及源極-汲極區之接觸孔，但其未顯示於該等圖 式中。 接下來，在接觸孔77至79、81及82中之每一者内部形成 一塞柱85，而一黏著層（未顯示）及一障壁金屬層料位於其 之間。作為該黏著層，例如，使用一鈦㈤膜或一組㈣ 膜作為障壁金屬層84，例 >，使用一氮化欽膜或一氮化 钽：。塞柱85可由例如鎢(w)、鋁(A1)或銅(Cu)組成。舉例 而，’當使用銅（Cu)作為塞柱85時，例如，使用一组膜作 為°亥黏著層並使用—氮化纽膜作為障壁金屬層84。接著， 儘管未顯示於該等圖式中，但形成多層佈線。若必要，可 使佈線層數減至兩層、三層、四層等等。 接下來’如圖39之像素部分之剖視圖中所示，可在光電 轉換部分21上形成—波導…另外，^ 了將人射光聚焦至 先電轉換部分21 ’可形成-聚焦透鏡25。可在波導23與聚 焦透鏡25之間形成-用於光譜分離光之濾色片27。 在製&一固態成像裝置之上述方法（第四實例）中當形 成像素電晶體部分17中之側壁33及該周邊電路部分中之侧 139787.doc -65 - 201023351 壁53時，浮動擴散部分？〇亦由側壁膜i37(第一矽化物阻斷 膜71)覆蓋。相應地’該等側壁之形成期間之蝕刻損壞不 出現在浮動擴散部分叩中。此外’可防止浮動擴散部分 FD上之外擴散效應。因而，可抑制隔離區“與浮動擴散部 刀FD之間的一洩漏路徑之產生，從而抑制fd白疵點之產 生。相應地，可製造一可實現具有高影像品質之成像之固 態成像裝置。另外，像素部分12由兩層（亦即，由相同於 側壁膜137之膜組成之第一矽化物阻斷膜71及由一不同於 第一矽化物阻斷膜71之膜組成之第二矽化物阻斷膜72)覆 蓋。相應地’像素部分12中之MOS電晶體不由一單一石夕化 物阻斷膜完全覆蓋。因而，可減小隨機雜訊且可減小白疵 點數及暗電流。 在對上述實施例之說明中’在一 η型基板中形成一 p井， 且光電轉換部分21之光電二極體包括自該頂層按彼次序之 Ρ層及一Ν層。另一選擇係，可在一 ρ型基板中形成一 η 井，且光電轉換部分21之光電二極體可包括自該頂層按彼 次序之一Ν+層及一 Ρ+層。 現將闡述該固態成像裝置之像素電晶體部分丨7中之重設 電晶體RST、放大電晶體Amp及選擇電晶體SEL。 在重設電晶體RST中，一沒極電極（源極-j：及極區35)連接 至一重設線（未顯不），且一源極電極（源極-没極區3 4)連接 至浮動擴散部分FD。在信號電荷自光電轉換部分21傳送至 浮動擴散部分FD之前，一重設脈衝供應至一閘極電極，且 由此，重設電晶體RST將浮動擴散部分FD之電位重設至一 139787.doc -66 - 201023351 重設電壓。 在放大電晶體Amp中，一閘極電極32連接至浮動擴散部 分FD’且一汲極電極（源極-汲極區34)連接至一像素電力 供應Vdd。放大電晶體Amp輸出在重設電晶體RST之重設 之後所獲得之浮動擴散部分FD之電位作為一重設位準，並 進一步輸出一在該等信號電荷由一傳送電晶體TR(J傳送之 後所獲得之浮動擴散部分FD之電位作為一信號位準。 在選擇電晶體SEL中，例如，一汲極電極（源極_汲極區 34) 連接至放大電晶體Amp之一源極電極（源極_汲極區 35) ’且一源極電極（源極_汲極區35)連接至一輸出信號線 (未顯示）。當一選擇脈衝供應至一閘極電極32時，選擇電 晶體SEL轉至一導通狀態並將一自放大電晶體Amp之信號 輸出輸出至輸出信號線（未顯示）同時使一像素處於一選定 狀態下。選擇電晶體SEL可經組態以連接於像素電力供應 Vdd與放大電晶體Amp之没極電極之間。 5.第五實施例 [成像裝置之結構之實例] 接下來，將參照圖94之一方塊圖來闞述一根據本發明之 一實施例之成像裝置。此成像裝置包括一根據本發明之一 實施例之固態成像裝置。 如圖94中所示，一成像裝置2〇〇包括一提供有一固態成 像裝置（未顯示）之成像單元2〇1。一用於形成一影像之成像 光學系統202提供於成像單元2〇1之一光聚焦側處。一信號 處理單元203 (其包括一用於驅動成像單元201之驅動電 139787,doc •67· 201023351 路、一用於處理在該固態成像裝置中光電轉換至一影像之 信號之信號處理電路及諸如此類）連接至成像單元2〇1。由 信號處理單元203處理之影像信號可由一影像儲存單元（未 顯示）儲存。在此成像裝置200中，上述實施例中之任何一 者中所述之固態成像裝置丨可用作該固態成像裝置。 由於根據本發明之一實施例之成像裝置2〇〇包括根據本

發明之一實施例之固態成像裝置1，因此令人滿意地保證 每一像素之光電轉換部分之感光度，如上文所述。相應 地，根據本發明之一實施例之成像裝置2〇〇係有利的，因 為可改善像素特性，例如，如減小白疵點數及暗電流。 根據本發明之一實施例之成像裝置2〇〇之結構不僅限於 上文所述之結構。根據本發明之一實施例之成像裴置2〇〇 可適用於包括固態成像裝置在内的任何成像裝置。 之形式或呈一具有一其 成像裝置200可製造呈一單晶片 中整體封裝一力像單元與一信號處理單元或一丨學系統之 成像功能組件之模組之形式。根據本發明之一實施例之固

態成像裝置亦可適用於此一成像裝置。在此一情況下，可 在該成像裝置中實現一高影像品f。在本文中，術語厂成 像裝置」係指例如-相機或-具有-成像功能組件之可攜 式裝置。術語「成像」不僅係指藉助—相機之正常成像而 且係指廣義上的指紋偵測等等。 本申請案含有與以下專利申請案中所揭示之標的物相 之標的物：2_年日在日本專利局提出中請之日本 先權專利中請㈣·8_199518 ’· _年8月i日在日本 139787.doc • 68 - 201023351 利局提出申請之曰本優先權專利申請案JP 2008-199519 ; 及2009年2月20曰在曰本專利局提出申請之日本優先權專 利申請案JP 2009-037557,其全部内容以引用方式據此併 入本文中。 熟習此項技術者應瞭解，可視設計要求及其他因素而作 出各種修改、組合、子組合及變更，只要其歸屬於隨附申 請專利範圍及其等效範圍之範疇内即可。

【圖式簡單說明】 圖1係一示意性結構刮視圖，其顯示—根據本發明之一 實施例之固態成像裝置之結構之一第一實例； 圖2係-示意性結構剖視圖，其顯示根據本發明之一實 施例之固態成像裝置之結構之第一實例；

圖3係一示意性結構剖視圖， 實施例之固態成像裝置之結構之 圖4係一示意性結構刮視圖， 施例之固態成像裝置之結構之第 其顯示根據本發明之一實施例之 I 其顯示根據本發明之一實施例之 圖5A係一平面佈置圖， 固態成像裝置之第一實例 圖5B係一平面佈置圖， 固態成像裝置之第二實例 其顯示一根據本發明之— 一第二實例； 其顯示根據本發明之—實 二實例； 之一實施例製造 一實施例製造_ 圖6係-剖視圖，其顯示—根據本發 -固態成像裝置之方法之—第—實例. 圖7係一剖視圖，其顯示根據本發明 固態成像裝置之方法之第—實例； 139787.doc • 69 - 201023351 圖8係一剖視圖， _ 、顯不根據本發明之一實施例製造 固態成像裝置之方法之第—實例； 圖9係一剖視圖， ^ . ^ 、顯不根據本發明之一實施例製造 固態成像裝置之方法之第—實例； 圖10係一剖視圖， _ 丹顯不根據本發明之一實施例製造 固態成像裝置之方法之笛 古之弟—實例； 圖11係一剖視圖，装 _ 丹‘·》員不根據本發明之一實施例製造 固態成像裝置之方法之第—實例； 圖12係一剖視圖，复 _ ，、顯示根據本發明之一實施例製造 固態成像裝置之方法之第-實例； 圖13係一剖視圖，装 _ 秀顯不根據本發明之一實施例製造 固態成像裝置之方法之第一實例； 圖14係一剖視圖，复 _ ”觸不根據本發明之一實施例製造 固態成像裝置之方法之第一實例； 圖15係一剖視圖，装 _ 丹顯不根據本發明之一實施例製造 固態成像裝置之方法之第—實例； 圖16係一剖視圖，袁 _ 丹顯不根據本發明之一實施例製造 固態成像裝置之方法之第—實例； 、 圖17係一剖視圖，装 _ 丹顯不根據本發明之一實施例製造 固態成像裝置之方法之势 左之第一實例； 圖18係一剖視圖，装 丹顯不根據本發明之一實施例製造 固態成像裝置之方法之第一實例； 圖19係一剖視圖，1^ ^ 丹顯不根據本發明之一實施例製造 固態成像裝置之方法之第一實例； 139787.doc 201023351 圖20係剖視圖，其顯示根據本發明之一實施例製造一 固態成像裝置之方法之第一實例； 圖21係剖視圖，其顯示根據本發明之一實施例製造一 固態成像裳置之方法之第一實例，· 、 圖22係一剖視圖，其顯示根據本發明之一實施例製造一 • 固態成像裝置之方法之第一實例； 圖23係一剖視圖，其顯示根據本發明之一實施例製造一 _ 固態成像裝置之方法之第一實例； 圖24係一剖視圖，其顯示根據本發明之一實施例製造一 固態成像裝置之方法之第一實例； 圖25係一刳視圖，其顯示根據本發明之一實施例製造一 固態成像裝置之方法之第一實例； 圖係°】視圖，其顯示根據本發明之一實施例製造一 固態成像裝置之方法之第一實例； 圖27係一剖視圖，其顯示根據本發明之一實施例製造一 φ 固態成像裝置之方法之第一實例； 圖28係一剖牙見® ’其顯示根據本發明之-實施例製造一 固態成像裝置之方法之第一實例； 圖29係-剖視圖’其顯練據本發明之-實施例製造一 • 固態成像裝置之方法之第一實例； 圖30係視圖，其顯示根據本發明之一實施例製造一 固態成像裝置之方法之第一實例； 圖3 1係°】視圖’其顯示根據本發明之-實施例製造一 固態成像裝置之方法之第一實例； 139787.doc -71- 201023351 圖32係剖視圖’其顯示根據本發明之—實施例製造〆 固態成像裝置之方法之第一實例. 圖33係-剖視圖’其顯示根據本發明之—實施例製造〆 固態成像裝置之方法之第一實例； 圖34係。ij視圖，其顯示根據本發明之—實施例製造， 固態成像裝置之方法之第一實例；

圖35係a’j視圖’其顯示根據本發明之—實施例製造〆 固態成像裝置之方法之第一實例； 圖36係一剖視圖，复龜+被被 A1 , ^ -、顯不根據本發明之一實施例製造 固態成像裝置之方法之第―實彳列. 圖3 7係 剖視圖，盆as jf- sb i _λ. . /、顯不根據本發明之一實施例製造〆 固癌成像裝置之方法之第__實^列. 圖3 8係一剖視圖，复顯千椒诚士拉β ，、顯不根據本發明之一實施例製造 固態成像裝置之方法之第—實例； 圖3 9係一剖視圖，其趣+ ig抽· 於 丹顯不根據本發明之一實施例製造〆

固態成像裝置之方法之第一實例. 圖40係一平面佈置圖，其翮千甘 、 丹顯不其中一個像素電晶體部匆 分享四個像素之結構之一實例·， 根據本發明之一實施例製 二實例； 圖41係平面佈置圖，其顯示— 造一固態成像裝置之方法之_第 圖42A及42B係局部剖視 施例製造一固態成像裝置之 圖43C及43D係局部剖視 施例製造一固態成像裝置之 實 實 圖’其顯示根據本發明之 方法之第二實例； 圖’其顯示根據本發明之 方法之第二實例； 139787.doc •72· 201023351 圖44係一平面佈置圖，其顯示根據 十貨明之一實施例製 造一固態成像裝置之方法之第二實例； 圖45A及45B係局部剖視圖，其顯示根據本發明 施例製造一固態成像裝置之方法之笛-杂 〜不一貫例； 圖46C及46D係局部剖視圖，其顯示根據本發明之 施例製造一固態成像裝置之方法之第二實例. 圖47係一示意性結構剖視圖，其圖解二蚀刻損壞效 應， 參 ❹ 圖48係一平面佈置圖’其顯示一根摅 很據本發明之一實施例 之固態成像裝置之一第三實例； 圖49Α及49Β係局部杳，其顯示根據本發明^實 施例之固態成像裝置之第三實例； 圖50C及50D係局部剖視圖，其顯示根據本發r —實 施例之固態成像裝置之第三實例； 圖51係-平面佈置圖’其顯示根據本發明之一實施例之 固態成像裝置之一第四實例； 圖52A及酬局部剖視圖，其顯示根據本發明之一實 施例之固_態成像裝置之第四實例； 圖53C及53D係局部剖視圖，其顯示根據本發明之一實 施例之固態成像裝置之第四實例； 圖54係一平面佈置圖，直顯示一椒缺丄μ 、顯 根據本發明之一實施例 製造一固態成像裝置之方法之一第三實例， 圖55Α及55Β係局部剖視圖’其顯示根據本發明之一實 施例製造一固態成像裝置之方法之第三實例· 139787.doc •73· 201023351 圖56C及56D係局部剖視圖， m & 具顯不根據本發明之一實 施例製造一固態成像裝置之方法 々忐之第三實例； 圖57係一平面佈置圖，复 '、.不根據本發明之一實施例製 造一固態成像裝置之方法之第三實例· 貫施例系 圖58A及58B係局部剖梘圖， 其顯不根據本發明之一實 施例製造一固態成像裝置之方法 ^"弟二實例； 圖59C及59D係局部剖視圖，i

’、顯不根據本發明之一實 施例製造一固態成像裝置之方法之第三實例；月之I 圖60係一平面佈置圖，1顯 ，、顯不—根據本發

製造-固態成像裝置之方法之—第四實例； 實施W 圖61A及61B係局部剖視圖，其顯示根據本發明之一實 施例製造-固態成像裝置之方法之第四實例； 圖咖及㈣係局部剖視圖，其顯示根據本發明之一實 施例製造一固態成像裝置之方 力忐之第四實例； 圖63係一平面佈置圖，其 丹網不根據本發明之—實施例製 造一固態成像裝置之方法之第四實例； 貫》〗表 圖64A及64B係局部剖視圖，其顯示根據本發明之一實 施例製造-固態成像裝置之方法之第四實例； 圖65C及65D係局部剖視圖，其顯示根據本發明之一實 施例製造-固態成像裝置之方法之第四實例； 圖66係一平面佈置圖，並 八顯不—對該固態成像裝置及其 製造方法之第三及第四實例之修改； 圖67係一平面佈置圖，装 _ 其顯不一對該固態成像裝置及苴 製造方法之第一實例之修改； /、 I39787.doc •74· 201023351 圖68係一局部剖視圖，其顯示對該固態成像裝置及其製 造方法之第一實例之修改； 圖69A及69B係局部剖視圖，其顯示對該固態成像裝置 及其製造方法之第一實例之修改； 圖70A及70B係剖視圖，其顯示一製造一具有一其中一 單一像素電晶體部分分享四個像素之結構（四像素分享結 構）之固態成像裝置之方法之一詳細實例； 圖71 C及71D係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖72A及72B係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖73C及73D係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖74A及74B係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖75C及75D係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖76A及76B係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖77C及77D係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖78A及78B係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖79C及79D係剖視圖，其顯示製造一具有該四像素分 139787.doc -75- 201023351 享結構之固態成像裝置之方法之該詳細實例； 圖80A及80B係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖81C及8 1D係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖82A及82B係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖83C及83D係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖84A及84B係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖85C及85D係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖86A及86B係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖87C及87D係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖88 A及88B係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖89C及89D係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖90A及90B係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖91C及92D係剖視圖，其顯示製造一具有該四像素分 139787.doc -76- 201023351 享結構之固態成像裝置之方法之該詳細實例； 圖92A及92B係剖視圖’其顯示製造一具有該四像素八 享結構之固態成像裝置之方法之該詳細實例； 圖93C及93D係剖視圖，其顯示製造一具有該四像素分 享結構之固態成像裝置之方法之該詳細實例； 圖94係一方塊圖，其顯示一根據本發明之一實施例之成 像裝置； 圖95係相關技術中之一 CM0S感測器之一佈置圖；及 圖96係相關技術中之該CM0S感測器之一平面佈置之一 等效電路圖。 【主要元件符號說明】 1 固態成像裝置 1A 固態成像裝置 1B 固態成像裝置 11 半導體基板 12 像素部分 13 周邊電路部分 14 第一隔離區 15 第二隔離區 16 隔離區 17 像素電晶體部分 21 光電轉換部分 21A 光電轉換部分 21B 光電轉換部分 139787.doc 201023351 21C 光電轉換部分 21D 光電轉換部分 23 波導 25 聚焦透鏡 27 渡色片 31 閘極絕緣膜 32 閉極電極 33 第一側壁 34 源極- >及極區 35 源極-汲極區 38 LDD區 39 LDD區 50 MOS電晶體 51H 閘極絕緣膜 51L 閘極絕緣膜 51 閘極絕緣膜 52 閘極電極 52P 閉極電極 52N 閘極電極 53 第二側壁 54 源極-汲極區 54N 源極- >及極區 54P 源極- >及極區 55 源極-没極區 139787.doc -78 201023351

55N 源極-没極區 55P 源極-》及極區 56 石夕化物層 57 石夕化物層 58 矽化物層 61 LDD區 62 LDD區 63 LDD區 64 LDD區 71 第一矽化物阻斷膜 72 第二矽化物阻斷膜 74 姓刻止擋膜 76 層間絕緣層 77 接觸孔 78 接觸孔 79 接觸孔 81 接觸孔 82 接觸孔 84 障壁金屬層 85 塞柱 111 墊氧化物膜 112 氮化矽膜 113 周邊電路部分 114 第一元件隔離溝槽 139787.doc -79- 201023351 115 第二元件隔離溝槽 121 P井 123 η井 131 閘極電極形成膜 132 抗姓劑遮罩 133 氧化物膜 134 氧化矽膜 135 氮化矽膜 136 氧化矽膜 137 側壁膜 137H 開口 138 抗姓劑遮罩 139 氮化矽膜 140 氧化矽膜 141 抗姓劑遮罩 151 犧牲氧化層 152 抗餘劑遮罩 153 開口 200 成像裝置 201 成像單元 202 成像光學系統 203 信號處理單元 Amp 放大電晶體 FD 浮動擴散部分 139787.doc -80- 201023351 N 通道 N+ 層 P 通道 P+ 層 RST 重設電晶體 SEL 選擇電晶體 TRG 傳送閘

139787.doc -81

Claims (1)

1. 201023351 七、申請專利範圍： 1. 一種固態成像裝置，其包含： 入 一半導體基板，其包括-具有—經組態以光電轉換· 射光以獲得-電信號之光電轉換部分之像素部分及」設 置於S玄像素部分之周邊處之周邊電路部分； -第-側壁，其由一側壁膜組成且設置於該像素部分 中之MOS電晶體之閘極電極之每一側壁上； ❹ 一第二側壁，其由相同於該側壁膜之膜組成且設置於 該周邊電路部分中之MOS電晶體之閉極電極之每 上； 一第一矽化物阻斷膜，其由相同於該側壁膜之膜組成 且設置於該像素部分中之該光電轉換部分及該等河〇8電 晶體之一部分上；及 一第二矽化物阻斷膜，其設置於該像素部分中之該等 MOS電晶體上以與該第一石夕化物阻斷膜之一部分重叠， 其中該像素部分争之該等Μ O S電晶體由該第一矽化物阻 斷膜及該第二矽化物阻斷膜覆蓋。 2·如請求項1之固態成像裝置， 其中該半導體基板進一步包括毗鄰於該光電轉換部分 之一浮動擴散部分，且 該浮動擴散部分由該第一矽化物阻斷膜覆蓋。 3·如請求項1之固態成像裝置， 其中該半導體基板進一步包括此鄰於該光電轉換部分 之一浮動擴散部分， 139787.doc 201023351 該像素部分令之該等MOS電晶體中之-者係一重設電 晶體’且 曰該夺動擴散部分及該浮動擴散部分連接至的該重設電 雜質擴散層由該第一石夕化物阻斷膜覆蓋。 4·如請求項1之固態成像裝置， 中該第一矽化物阻斷膜與該第二矽化物阻斷膜重疊 之部分係設置於該像素部分中。 5.如請求項〗之固態成像裝置，其進一步包含： 參 一第一隔離區，其位於該半導體基板之該像素部分 中；及 第 分中 隔離區，其位於該半導體基板之該周邊電路部 其中該第-隔離區及該第二隔離區中之每—者皆具有 一淺溝槽隔離（STI)結構， 、 該第一隔離區係淺於該第二隔離區，且 該第一隔離區自該半導體基板凸出之—部分之一古产

   ::同於該第二隔離區自該半導體基板凸出之一部：： 一兩度。 6.如請求項丨之固態成像裝置， 其中該第一矽化物阻斷膜具有包 膜之—堆叠結構，且 冑包括乳切膜及氣化石夕 該第二碎化物阻斷膜具有包括氧切膜及氣 一堆疊結構。 7. 種製造一固態成像裝置之方法，其包含如 下步驟： 139787.doc • 2 - 201023351 在半導體基板上形成—具有一經組態以光電轉換入 射光以獲得—電信號之光電轉換部分之像素部分及一形 成於該像素部分之周邊處之周邊電路部分， 形成覆蓋該像素部分及該周邊電路部分之側壁膜； . 形成一由該像素部分中之MOS電晶體之閘極電極之每 壁上之該侧壁膜組成之第一侧[一由該胃邊電路 部刀中之MOS電晶體之閘極電極之每一側壁上之該側壁 ❹ 膜組成之第二側壁及—由該像素部分中之該光電轉換部 分及該等MOS電晶體之一#分上的該側壁膜組成之一第 一矽化物阻斷膜；及 在該像素部分中之該等M〇s電晶體上形成一第二矽化 物阻斷膜以與該第一矽化物阻斷膜之一部分重疊， 其中該像素部分中之該等河〇8電晶體由該第一矽化物 阻斷膜及該第二矽化物阻斷膜覆蓋。 8. 如請求項7之製造一固態成像裝置之方法，其中該第一 參 矽化物阻斷膜覆蓋毗鄰於該光電轉換部分而提供之一浮 動擴散部分。 9. 如請求項8之製造一固態成像裝置之方法， . 其中該第一矽化物阻斷膜覆蓋毗鄰於該光電轉換部分 • 而提供之該浮動擴散部分，且 該等MOS電晶體由該第一矽化物阻斷膜所覆蓋之該部 分係—重設電晶體之一雜質擴散層。 10. 如請求項8之製造一固態成像裝置之方法，其中該第— 梦化物阻斷膜與該第二碎化物阻斷膜重疊之該部分係形 139787.doc 201023351 成於該像素部分中。 11. 12. 13. 如請求項7之製造一固態成像裝置之方法其進一步包 含一如下步驟： 。形成位於該半導體基板之該像素部分中之一第一隔離 區及位於該半導體基板之該周邊電路部分中之—第二隔 離區， 其中該第一隔離區及該第二隔離區中之每一者皆具有 一 STI結構， 白/ 該第一隔離區係淺於該第二隔離區，且 該第—隔離區自該半導體基板凸出之一部分之一高度 相同於該第二隔離區自該半導體基板凸出之一部分之一 高度。 如請求項7之製造一固態成像裝置之方法， 其中該第一矽化物阻斷膜經形成以具有包括氧化矽膜 及氮化矽膜之一堆疊結構，且 該第二矽化物阻斷膜經形成以具有包括氧化矽膜及氮 化石夕膜之一堆叠結構。 一種成像裝置，其包含： 一光聚焦光學單元，其經組態以聚焦入射光； 一成像單元’其包括經組態以接收聚焦於該光聚焦光 學單元中之光並光電轉換該光之一固態成像裝置；及 一信號處理單元’其經組態以處理由於光電轉換而自 該固態成像裝置輸出之一電信號， 其中該固態成像裝置包括 139787.doc * 4 - 201023351 一半導體基板，其包括一具有一經組態以光電轉換 入射光以獲得一電信號之光電轉換部分之像素部分及 一設置於該像素部分之周邊處之周邊電路部分， 一第一側壁，其由一側壁膜組成且設置於該像素部 分中之MOS電晶體之閘極電極之每一側壁上， 一第二側壁，其由相同於該側壁膜之膜組成且設置 於該周邊電路部分中之MOS電晶體之閘極電極之每一 側壁上， 一第一矽化物阻斷膜，其由相同於該側壁膜之膜組 成且設置於該像素部分中之該光電轉換部分及該等 MOS電晶體之一部分上，及 一第二矽化物阻斷膜，其設置於該像素部分之該等 MOS電晶體上以與該第一矽化物阻斷膜之一部分重 疊’ 其中該像素部分中之該等MOS電晶體由該第一矽化 物阻斷膜及該第二矽化物阻斷膜覆蓋。 139787.doc