TW201015715A - Bipolar transistor and method for fabricating the same - Google Patents

Description

201015715 六、發明說明： 【發明所屬之技術領域】 本發明係關於-種半導體裝置的製造方法，特別是關於一種 雙極電晶體及其製造方法，藉以抑制井與井間之寄生接面。 、 【先前技術】 同時’雙接面電晶體（BJT，bipolar junction咖咖㈣在性 能、速度及增益方面皆優於金屬氧化物半導體(14〇8，metal 〇xide semiconductor)。因此，雙接面電晶體常用於邏輯電路、供電電路❹ 及射頻積體電路(RFIC ’ radio frequency integrated circuits)的設計之 中ο 但是，可利用雙接面電晶體製程與互補型金屬氧化物半導體 (CMOS，complementary metal-oxide semiconductor)製程之優點的 雙極型互補式金屬氧化物半導體/雙擴散金屬氧化物半導體 (BCD ’ bipolar-CMOS-DMOS)製程由於製程複雜’而需要較高的 製造成本。作為一項電源集成技術，這種雙極型互補式金屬氧化❹ 物半導體/雙擴散金屬氧化物半導體製程可集成作為邏輯電路的雙 極裝置及互補式金屬氧化物半導體裝置與作為供電裝置的雙擴散 金屬氧化物半導體(DMOS，double diffused MOS)。此處，雙擴散 金屬氧化物半導體係指以雙擴散製程所製造出的作為高壓供電裝 置的金屬一氧化物一半導體場效應電晶體（M〇SFET， metal—oxide—semiconductor field-effect transistor) ° 4 201015715 下面’將結合附圖對雙極電晶體之製造方法進行描述。其中， 「第1A圖」至「第1F圖」為用於說明pnp型雙極電晶體的製造 方法的剖面圖。 如「第1A圖」所示’可執行區域性氧化製程(L〇c〇s，1〇cal oxidation of silicon) ’藉以於p型半導體基板1〇〇上形成隔離層 102。接下來，如「第1B圖」所示，可向此p型半導體基板 上之指定區域中以低濃度注入η型摻雜離子。其中，透過對離子 Ο注入能量進行調節，藉以使這些摻雜離子比隔離層102更深地注 入’進而形成η型井104。 而後，可向此ρ型半導體基板1〇〇中未形成η型井之部分内 以低濃度注入ρ型摻雜離子。同時，透過對離子注入能量進行調 節，可使所注入的ρ型摻雜離子比隔離層1〇2更深，進而形成ρ 型井106。此處’也可選擇性地按相反順序執行用於形成此η型井 與Ρ型井之製程。 如「第1C圖」所示，可採用高濃度將p型離子注入到n型 井104與ρ型井106的指定區域中，藉以形成潛p+型接面^其中， 形成於此η型井104中之潛p+型接面作為射極區1〇8，而形成於 此Ρ型井106中之潛ρ+型接面作為集極區11〇。接下來，可向此ρ 型半導體基板100上透過隔離層1〇2對射極區108及η型井1〇4 進行分割所形成之指定區域中以高濃度注入η型摻雜離子，藉以 形成潛η+型接面。此處，所形成之潛η+型接面即為基極區112。 5 201015715 同時’可按相反的順序執行以高濃度注人p型摻雜離子的製程以 及以高濃度注入η型摻雜離子的製程。 如第1D圖」所示’可將具有較高濃度之ρ型摻雜離子重 新注入射祕108與集_ UG，藉贿此射極區⑽與集極區' 110更為深入地在此P型半導體基板1〇〇中延伸。同時，可對離子 注入能量進行調節，細防止射極區1G8與集極區11G延伸至隔 離層102的下方。 如第1E圖」所示’可重新將高濃度n型摻離子注入基❹ 極區112,藉以使此_^112更深地在此p型半導體基板中 延伸。畴’可雜子注人能量進行調節，藉峨止此基極區U2 延伸至隔離層102的下方。 如「第1F圖」所示，可於此p型半導體基板1〇〇之整個表面 的上方形成絕緣膜114。而後’透過選擇性地移除此絕緣膜114， 可形成多個接觸孔，藉以曝露出射極區108、集極區110及基極區 112。進而，可於這些接麻中填入導電材料藉以形成插頭116，❹ 並可於此!)型半導體基板KK)之整個表面的上方形成電極層。 而後，可選擇性地移除此電極層，進而使賴案化處理後的 電極層保留於插頭116及與其相鄰的絕緣膜114上。因此，可使 射極臟、集極施及基極112a分別電性連接於射極區1〇8、集 極區110及基極區112。進而，透過上述製程，可形成PNP型雙 極電晶體。 6 201015715 但是，由於這種型雙極電晶體的製造方法需應用 金屬氧化物半導體處理程式進行多個 ” 1 „ * Λ # 竹程’細會在井與井之 間產生寄生接面’因此可降低雙極妓體之增益與穩定性。 【發明内容】 特別是關 藉以抑制井與井之間的寄生接 本發明實酬侧於-種半導麟置的製造方法， 於一種雙極電晶體及其製造方法， 面。 ❹ 本發明之目的在於提供一種透過對導電膜執行離子注入製 程，藉以於雙極區内形成隔離層，形成導電膜並形成接面 造方法。 本發明之-方面在於提供一種雙極電晶體，係包含：隔離 層，係形成於半導體基板上之雙極區内；導電膜，係形成於此隔 離層頂部的上方；η+接碰與Ρ+接面區，_成於此導電膜内； 第一矽化膜，係形成於此η+接面區與ρ+接面區之上沿部分的上 方，其中，此第一矽化臈可於η+接面區與Ρ+接面區之上沿的上方 定義出多個開口；第二矽化膜，係形成於透過位於此n+接面區與 Ρ+接面區之上沿部分的上方之第一矽化膜所定義出之開口内；複 數個插頭，係連接於第二矽化膜；以及複數個電極，係分別連接 於每一插頭。 本發明之另一方面在於提供一種雙極電晶體的製造方法，係 包含·於半導體基板上之雙極區中形成隔離層，·於此隔離層上方 7 201015715 形成導電膜；以及於此導電膜内形成n+接面區與計接面區。 其中，本發明所提供之雙極電晶體的製造方法，還包含：於 包含有n+接面區與P+接面區之此半導體基板的上方形成金屬 層，藉以形成第一矽化膜；對此第一矽化膜進行圖案化處理，藉 以使n+接面區與p+接面區之頂部的某些部分開放；以及於n+接 面區與P+接面區之頂部的某些部分的上方形成第二矽化膜。 本發明實施例係關於一種雙極電晶體，藉以於半導體基板之 雙極區中形成隔離層，於隔離層之上方形成導電膜並於此導電膜❹ 内形成n+接面區與p+接面區。這種雙極電晶體還可於包含有n+ 接面區與p+接面區之半導體基板的上方形成金屬層，形成第一矽 化膜，對此第一矽化膜進行圖案化處理藉以使n+接面區與p+接面 區頂部的某些部分開放，並於n+接面區與p+接面區之頂部的某些 部分上方形成第二矽化膜。 【實施方式】 在本發明實施例中，將對可抑制井與井間之寄生接面產生的❿ 雙極電晶體及其製造方法進行闡釋。其中，「第2圖」係為本發明 實施例之具有雙極電晶體之半導體裝置的剖面圖。 如「第2圖」所示，雙極區可包含有溝槽型隔離層2〇2a，此 溝槽型隔離層202a係形成於半導體基板200上的雙極區中。而此 雙極區還可包含有導電膜204，係形成於此溝槽型隔離層2〇2a上 方。同時’此雙極區可包含有透過摻雜離子注入製程形成於此導 201015715 電膜204中之p+型接面區及n+型接面區。此處，可透過離子植入 製程選擇形成向此導電膜204中植入n型摻雜離子或p型摻雜離 子。此外，可在除p+型接面及n+型接面之上沿外的此導電膜2〇4 *之上方形成第一矽化膜210。同時，還可於此p+型接面及奸型接 面外之上沿處形成第二石夕化膜218。同時，此雙極區還可包含：層 間絕緣層220，其中形成有多個插頭222 ;及多個電極224，係連 接於插頭222。 © 同時，互補型金屬氧化物半導體區係包含：絕緣層202b，係 用於定義主動區；閘極250 ’係形成於此主動區中；源極252/汲 極254 ’係分別形成於此閘極250之兩侧。並且，此互補型金屬氧 化物半導體區又包含第一矽化膜216，此第一矽化膜216係形成於 閘極250之上方以及源極252/淡極254之上方。此外，互補型金 屬氧化物半導體區還包含連接件258，係透過金屬線256連接於第 一矽化膜216。在本發明實施例中，可於導電膜2〇4與閘極25〇 ®之侧壁的上方形成間隔件2〇6。 下面，將對具有上述結構之雙極電晶體的製造方法進行闡 釋。「第3A圖」至「第3H圖」為用於說明本發明實施例之雙極 電晶體之製造方法的剖面圖。 如「第3A圖」所示，可於半導體基板2〇〇之雙極區中形成 溝槽型隔離層202a。進而，此溝槽型隔離層202a可用於形成p+ 型接面區及n+型接面區。其中’可透過潛溝槽隔離（STI， 201015715 trench減_$程形成此溝槽型隔離層2必，而此潛溝槽隔離製 程係為用於在互金屬氧化解導體區巾定義主動區的隔離製 程。 如「第犯圖」所示，可於半導體基板2〇〇之整個表面的上 方形成導電材料。其中，可對這種導電材料執行圖案化處理，藉 以在此互補型金屬氧化物半導體區之主動區中形成閘極25〇。同 時’這種圖案化處理還可形成導電膜2〇4，藉以於溝槽型隔離層 202a之頂的上方形成多個接面區。而後’可同時於閑極Μ。之 側壁上方以及導電膜204之侧壁上方形成間隔件2〇6。具體而言， 可依照下列步驟形朗勝首先，可形成導紐料，如：非 摻雜多料，並對其進行_，藉以於互觀金屬氧化物半導體 區内形成’ ’並於溝__層施的卿之上方形成導電膜 204。接下來’可於此閘極與導電膜2〇4的上方形成隔離層。而後， 可對此隔離層進行侧’藉以於閘極25〇之兩侧壁以及導電膜 之兩側壁的上方形成間隔件206。 如「第3C圖」所示，可形成第一光阻圖案2〇8，其中此第一 光阻圖案2G8具有多個開σ區，這些開口區係用於注人η型摻雜 離子進而’可用離子注入光罩對此第-光阻圖案208進行離子 注入裝程，藉以將η型離子注入導電膜2〇4的開放的部分中進 而於此導電膜204中形成η+接面區21〇。 第3D圖」所示，可透過去光阻製程移除此第一光阻圖 201015715 案。並在此導電膜2〇4之頂部除n+接面區⑽以外部分的上 方形成第二光阻圖案212。進而，可用雜質離子注入光罩對此第二 光阻圖案2丨2進行雜質離子注入製程，藉以將雜質離子注入到導 電膜204巾，因此可形成p+接面區214。此外，在形成上述n+ 接面區210與p+接面區214之前，可在透過位於互補型金屬氧化 物半導體去中之間隔件2〇6所曝露出的半導體基板2⑽的上方形 成源極252/汲極254。 © 如帛3E圖」所示，可移除此第二光阻圖案212，並形成金 屬層。進而，可於此金屬層上執行退火製程，藉以形成第一石夕化 膜216。此處’可一併形成位於雙極區之第一石夕化膜216以及位於 互補型進行氧化物半導體區中之第一石夕化膜。 如「第3F圖」所示，為了防止因第-石夕化膜216而使n+接 面區210與p+接面區214相互間發生短路。可對此第一石夕化膜 ❹進行選擇性地_，藉以開放此n+接面區21〇與p+接面區214之 某些部分。換s之，可用形成於此第一發化膜216之頂部上方的 餘刻光罩執行侧製程，藉以對此第一魏膜進行選擇性地 钱刻’進而開放此n+接面區21〇與p+接面區214之某些部分。 • 如第3G圖」所示，可透過自我對準金屬矽化製程於n+接 面區21〇及p+接面區214之開放部分的上方形成第二石夕化膜胁 進而，如「第3H圖」所示，可形成層間絕緣層22〇並對其進行钱 刻’藉以形成可曝露出第二石夕化膜218碰觸孔。而後，可在這 11 201015715 些接觸孔内填入導電材料’藉以形成插頭222。進而，可於形成有 插頭222 4之半導體基板2〇〇的整個表面上方形成電極層。 此處’可透過選擇性地移除此電極層，藉以形成電極224， 其中’此電極224可用於使p+接面區214電性連接於n+接面區: 210。按照這種方法，便可形成p叩雙極電晶體。 在本發明實施例中，由於可在形成於雙極區中於絕緣層遞 頂部上方的導電膜2〇4中形成接面區，因此可防止因產生寄生接 面而使裝置特性發生衰退，同時本發明實施例還可簡化製程。罐 在本發明實施例中，可於雙極區中形成隔離層並形成導電 膜’同時對此導電膜執行離子注入製程，藉以形成接面區。透過 上述製程’本發明實施例不但可以抑制井與井之間所產生的寄生 接面，同時還可透過省略井製程而使製程得到簡化。 雖然本發明㈣述之實施觸露如上，然其並_以限定本 發月在不脫離本發明之精神和範圍内，所為之更動與潤飾，均 屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考❿ 所附之申請專利範圍。 【圖式簡單說明】 第1A圖至第1F圖為用於說明習知的口叩型雙極電晶體之製 造方法的剖面圖； · 第2圖為具有本發明實施例之雙極電晶體之半導體裝置的剖 面圖；以及 12 201015715 第3A圖至第3H圖用於說明本發明實施例之雙極電晶體的製 造方法的剖面圖。 【主要元件符號說明】 100 ...........................P型半導體基板 102 ...........................隔離層 104 ........................... η型井 106 ...........................ρ型井

108 ...........................射極區 108a...........................射極 110 ...........................集極區 110a...........................集極 112 ...........................基極區 112a...........................基極 114 ...........................絕緣膜 116 ...........................插頭 200 ...........................半導體基板 202a...........................溝槽型隔離層 202b...........................絕緣層 204 ...........................導電膜 206 ...........................間隔件 208 ...........................第一光阻圖案 13 201015715 210 ........................... n+接面區 212 ...........................第二光阻圖案 214 ........................... p+接面區 216 ...........................第一矽化膜 218 ...........................第二矽化膜 220 ...........................層間絕緣層 222 ...........................插頭 224 ...........................電極 250 ...........................閘極 252 ...........................源極 254 ...........................汲極 256 ...........................金屬線 258 ...........................連接件

Claims (1)

1. 201015715 七、申請專利範圍： 1. 一種雙極電晶體，係包含： -隔離層’係形成於-半導體基板上之—雙極區中； , —導電膜，係形成於該隔離層之頂部的上方； 多個間隔件，係形成於該導電膜兩側壁之上方； ϋ接面區及P+接面區，係形成於該導電膜内； 一第-梦化膜，係形成於該η+接面區及該Ρ+接面區之一 〇 上沿的頂部’該第—魏膜伽於在該Π+接面區及該ρ+接面 區之上沿的頂部定義多個開口； H蝴’係形成於該等開口中’該等開Π係透過位 於該Π+接面區及該ρ+接面區之上沿的上方的該第—魏膜所 定義； 複數個插頭，係連接於該第二石夕化臈；以及 複數個電極，係連接於所述各插頭。 ^項第1項所述之雙極電晶體，其中該隔離層係形成於一 潛溝射，該潛溝槽係透過該半導體基板所定義。 3’ 項第1項所述之雙極電晶體，其中該導電膜係由非摻雜 夕晶發形成。 4 項第1項所述之雙極電晶體，其中該n+接面區卿 接面區係為離子注入區。 5.如明求項第1項所述之雙極電晶體，係包含： 15 201015715 上方係形成於該第，層與—之 個孔内等括形成於透過該層間絕緣棋所定義出之多 6. -種雙極電晶體的製造方法，係包含·· 成—隔離層； 二=多晶•該隔離層之上方形成—導 於該導電膜㈣成_n+接面區及接面區。 G 7. 如凊求項第6項所述之雙極電晶體的製造方法，還包含： 於包含有該n+接面區與該p+接面區的該半導體基板之上 方形成-金屬層，藉以形成—第—發化膜； 對該第-石夕化膜進行圖案化處理，藉以使該n+接面區與該 P+接面區之部分頂部開放；以及 於該n+接面區與該p+接面區之部分頂部的上方形成一第 二矽化膜。 8. 如請求項第6項所述之雙極電晶_製造方法，還包含： ❹ 在形成該n+接面區與該p+接面區之前及形成該導電膜之 後，於該導電膜之兩側壁的上方形成多個間隔件。 9. 如凊求項第7項所述之雙極電晶體的製造方法，透過一退火製 程形成該第一矽化膜。 10. 如請求項第7項所述之雙極電晶體的製造方法，透過一自我對 準金屬矽化物製程形成該第二石夕化膜。 16