TW200950062A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW200950062A
TW200950062A TW097133895A TW97133895A TW200950062A TW 200950062 A TW200950062 A TW 200950062A TW 097133895 A TW097133895 A TW 097133895A TW 97133895 A TW97133895 A TW 97133895A TW 200950062 A TW200950062 A TW 200950062A
Authority
TW
Taiwan
Prior art keywords
region
semiconductor
electrode
node
impurity
Prior art date
Application number
TW097133895A
Other languages
English (en)
Other versions
TWI389301B (zh
Inventor
Tomohide Terashima
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200950062A publication Critical patent/TW200950062A/zh
Application granted granted Critical
Publication of TWI389301B publication Critical patent/TWI389301B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0722—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

200950062 九、發明說明： 【發明所屬之技術領域] 本發明係關於半導體裝置， 荷別有關於内建絕緣間餑 極電晶體（IGBT)的半導體裝置結 '、 ^ 再本發明更特定關於一 面維持具有用以改善IGBT斷 晶體（絕緣閘極型場效電a日體置的p通道_電 電日日體）的+導體裝置的耐壓特性， 一面用以降低占有面積的結構。 參 【先前技術】 、已知有IGBT (絕緣閘雙極電晶體）作為處理大電力的 電源裝且。此IGBT係等效電路地以議電晶體（絕緣問極
型場效電晶體）控制雙極雷B 又極電日日體的基極電流。！ GBT兼有M〇s 電晶體的高速切換特性和雙 > 了 , π又检罨日日體的兩電壓/大電流處 理能力兩方的特微。 為了降低$力損失’要求I GBT為低導通電屢及低切換 Φ 損失。通常，咖中，導通時，從p型集極層到N型基極 層（你移層）注入少數载子的電洞，由於N漂移層的傳導度 改變’漂移層的電阻下降。由於W基極層（漂移層）的傳 導度改變而電阻下降時’從射極層注人很多電子，刪以 南速轉移至導通狀態。 導通狀態中’集極-射極間電壓（導通電壓）大體上施加 f此N型基極層。為了降低此導通電壓，增加漂移層中的 夕數载子電机，降低漂移層的電阻值。不過，斷開時，漂 私層中的過剩載子完全放出至IGBT外部，或者必須以電子
2075-9971-PF 200950062 -電洞的再結合來消滅。因此’過剩載子很多的情況下 流流動直到放出载子，將會增加斷開損失。 達到降低耐的斷開損失、高速斷開的結構，在 文件ι(㈣聰-聰69號公報）以及專利文件2( 2005-1 09394號公報）中揭示。 專利文件U特開簡―1 58269號公報)令，剛的漂 移層表面上’设置絕緣閘極型控制電極。⑽了斷開時 成調整此絕緣閘極型控制電極的電位，吸收漂㈣中 的電洞，並抑制斷開時發生末端電流。 此專利文件1中的絕緣閑極型控制電極中，設 5nm(毫微米）〜3〇 門 例如 °_閘極的膜厚’作為閘極絕緣膜的膜厚， 隧、現象或雪崩現象強制抽出電洞。 構中又在：利文件2(特開2°〇5，·號公峨示的. 、、在集極電極節點與雙極電晶體的基極之間，'° 通道MGS電晶體（絕緣閘極型場效電晶體）。
電晶體串聯，嘹晉田^ μ ” Ρ通道MOS »又置用以控刎雙極電晶體的基 道MOS電晶體。 拽冤机的Ν通 IGBT㈣作中（導通的狀態間），ρ通道 持在非導通狀態，設定斷開時通道=維 ^態’偏壓從集極電極流入雙極電晶體 ，、，、通 曰 集極電極師點注入基極層，高速排出雔也 :體的漂移層(基極層)的殘留載子(電洞極電 失。藉此，竇银你叩士 务低切換損 ^ 貫現斷開蚪的低切換損失及高速動作，、，、、 維持IGBT的低導通電壓。 ，亚達成
207 5-9971-PF 200950062 專利文件9 β β - 壓，構成ρ通 π的結構中’為了保障斷開時的耐 例如場絕綾胺^應電晶體的閑極絕緣臈的膜厚，以具有 、、，膜等的元件耐壓以上的閘極耐壓。 的絕緣閘= 使用漂移層(基極層)表面上設置 排出電洞。此0Γ 1 1 ’斷開時利用隨道現象或雪崩現象
Φ 厚膜的絕緣膜二至控制電極下部的5〜3-的 又 、谷易產生絕緣膜的耐壓特性惡化的問題。 雷炻s从專利文件1中所揭示的結構中’絕緣閘極型控制 曰成控制IGBT斷開及導通的控制電極（M〇S電 ’問極）。因此’此情況下，產生IGBT斷開/導通時的 敢，施加至絕緣閘極型控制電極的電壓的時序之間的調 整變得困難的問題。 I專利文件2中所揭示的結構中，ρ通道M〇s 電晶體的閘極電極固定至接地準位、或根據相同的控制電 路的輸出k號控制ρ通道M〇s電晶體及N通道侧電晶體 兩者的閉極電壓。 ^ IGBT的非導通狀通狀態間，P通道M0S電晶體維持在 導通狀態。此情況下’ ρ通g _電晶體的閘極電極施加 與射極電極的電壓相同程度的電壓，因此，此ρ通道M0S 體導通時，知加與集極_射極間電壓v c e相同程度的高 電壓。因此，為了保障此耐壓，使用具有例如場絕緣膜以 上的膜厚的厚絕緣膜，作為ρ通道MGS電晶體的閘極絕緣 膜。結果，此P通道M0S電晶體的高度，變得比四周的N 通道M0S電晶體的高度高，產生iGBT中的段差變大的問
2075-997】-PF 200950062 ’為了保 間足夠的 題。又，由於施加高電壓至此P通道M〇s電晶體 障對周圍的雜質區域的絕緣，必須確保雜質區域 距離產生元件的占有面積增大的問題。 【發明内容〕 因此，本發明的目的係提供可以一面維持低導通電阻
及低切換損失以及财壓特性，一面降低元件占有 導體裝置。 千 根據本發明的第i觀點的半導體裝置，歸納為包括雙 極電晶體；第i絕緣閘極型場效電晶冑，根據控制信號： 制此雙極電晶體的基極電流；第2絕緣閘極型場效電晶 斷開％短路雙極電晶體的基極_射極丨以及電摩緩和元 件緩和導通時施加至第2絕緣閘極型場效電晶體的閘極 絕緣臈的電屢。 此電壓緩和元件，最好是PN接合型二極體元件或接合 φ 場效電晶體。 根據本發明的另外的觀點的半導體裝置，係提供根據
本發明的第1觀點的半導體裝置的構造。即，根據此另外 的觀點的车道雜壯® A
干等遐裒置’ ~納為雙極電晶體、控制此雙極電 曰曰體的導通/斷開的第1絕緣閘極型場效電晶體，以及雙極 電曰曰體的斷開時’短路此雙極電晶體的射極/基極的第2絕 緣閉極型场效電晶體形成的半導體區域的另外的區域中， 在/、同的半導體基板區域中形成電壓缓和元件。電壓緩和 兀件’緩和雙極電晶體斷開時施加至第2絕緣閘極型場效 2075-9971-PF 200950062 電晶體的間極絕緣膜的電壓 體基板區域作為其結構要素的二===，包含半導 導體基板區域的穿透。 /成以利用此半 :施形態中’根據本發明的另外的觀點的半導體 ，丄括第1導電型的半導體基 】半導體區域，在半導體其…主 弟2導電型的第 π *牛導體基板區域表面上形成 31的第2半導體區域，在半導 1 干等粗基板區域表面上鱼卜哲 1半導體區域分離形成.筮 /、上述第 鄰接第導電型的第3半導體區域， 域’在第2半導體區域上及 牛導體£ 域的表面上形成；第2導 °°域内的-部分區 導…本 ¥電型的第1雜質區域，在第4半 …表面的一部分的區域中形成；第1電極層，形成 以電氣連接第4丰· +導d域及第1雜質區域；第2電極層， j雜質區域與第1半導體區域之間的第4半導體區域 ^及第1半導體區域上的一部分區域上’以第】絕緣膜 "於其間而形成；帛1導電型的第2及第3雜質質區域， 在第'半導體區域表面上與第4半導體區域分離，互相隔 開而形成；第2導電型的第4雜質區域，在第Η導體區 域表面上鄰接第3雜質質區域而形成；第3電極層，電氣 連接至第2雜質區域，第4電極層，在第2及第3雜質質 品或之間的第1半導體區域表面上，以第2絕緣膜介於其 2形成；第5電極層’形成以電氣連接至第3及第4雜 質質區域；以及第5雜質質區域，在第2半導體區域表面 上形成的同時，與第4電極層電氣耦合。
2075-9971-PF 200950062 另外的實施形態中，根據本發明的另外的觀點的半導 體裝置，包括第1導電型的半導體基板區域；第2導電型 的第1及第2半導體區域，在半導體基板區域表面上互相 隔開形成導電型的第3半導體區域，連接第工半導 體區域而形成；第1導電型的第4半導體區域，在第3半 導體區域上及第1半導體區域内的—部分區域的表面上# 成；第2導電型的第1雜質區域，在第4半導體區域一部 分的區域的表面上形成’·第1電極層，形成以電氣連接第 4半導體區域及第1雜質區域；帛2電極層，在第i雜質 區域與第1半導體區域之間的第4半導體區域上以及第1 半導體區域上，以第i絕緣膜介於其間而形成；第工導電 型的第2及第3雜質質區域’在第i半導體區域表面上盜 第4半導體區域分離，互相隔開而形成；第3電極層，形 成以電氣連接第2雜質質區域；帛4電極層，在第2及第 3雜質質區域之間的第】半導體區域表面上，以第2絕緣 膜介於其間而形成；第2導電型的第4雜質區域，在第1 半導體區域表面上鄰接第3雜質質區域而形成；第5電極 層’形成以電氣連接至第3及第4雜質質區域；第 = = :區域’與第3及第4雜質質區域分離，在 上連2半導體區域的—部分的區域的表面 第1及第2半導體區域之間的半導體基板區 域形成的同時，與第4電極層電氣連接。 半導=;外！實施形態中，根據本發明的另外的觀點的 '裝置’包括第！導電型的半導體基板區域；第2導
2075-9971-PF 200950062 電型的第1及第2半導體區域，在半導體基板區域表面上 互相隔開形成；第i導電型的第3半導體區域，連接第i 半導體區域而形成導電型的第4半導體區域，在第 3半導體區域上及第i半導體區域内的—部分區域的表面 上形成；第2導電型的第工雜質區域，在第4半導體區域 的一部分的區域的表面上形成；第！電極層，形成以電氣 連接第4半導體區域及第！雜質區域；第2電極層，在第 _ 1雜質區域與第1半導體區域之間的第 及第1半導體區域上，以第i絕緣膜介於其間而形= 1導電型的第2及第3雜質質區域’在第！半導體區域表 面上與第4半導體區域分離，互相隔開而形成；第3電極 層’形成以電氣連接第2雜質質區域；第4電極層，在第 2及第3雜質質區域之間的第i半導體區域表面上，以第2 絕緣膜介於其間而形成；f 2導電型的第4雜質區域，在 第1半導體區域表面上鄰接第3雜質質區域而形成；第5 © t極層’形成以電氣連接至第3及第4雜質質區域丨第】 導電型的第5半導體區域，形成以在第）及第"導體區 域間連接半導體基板區域；第1導電型的第5雜質質區域， 在第5半導體區域表面上形成的同時，電氣連接至第4電 極層；以及第2導電型的第！及第2埋入半導體區域，在 半^體基板區域與第1半導體區域間以及半導體基板區域 與第2半導體區域間互相分離形成。第5半導體區域，以 第1及第2埋入半導體區域間的區域介於其間，連接至半 導體基板區域。
2075-9971-PF 11 200950062 藉由緩和第2絕緣閘極型場效電晶體的閘極電壓，第 2絕緣閘極型場效電晶體的閘極絕緣膜臈厚可以變薄，還 可以縮短用以保證與周邊區域間的耐壓的區域距離’以及 可以在維持小占有面積的半導體裝置的低切換損失及低導 通電壓的特微的同時實現β 、又，藉由在與絕緣閘極型場效電晶體形成區域不同的 區域設置此電壓緩和元件，以利用半導體基板區域作為其 ❹ 刀的區域’對IGBT的構成要素的配置不會有不好的影 響，可以以簡易的電路結構確實地緩和施加於第2絕緣閘 極型％效電晶體的閘極絕緣膜的電壓。 與附加的圖面連結以理解有關本發明以下的詳細說 明，可以更清楚本發明的上述及其他目的、特微、形態以 及優點。 【實施方式】 ❹ [第一實施例] 第1圖係顯不根據本發明第一實施例的半導體裝置的 電氣等效電路圖。第1圖中，半導體裝置包含ΡΝΡ雙極電 晶體（第1雙極電晶體）Βτ、控制此ΡΝρ雙極電晶體βτ的基 極電流的Ν通道M0S電晶體（第【絕緣閘極型場效電晶 體）NQ、雙極電晶體BT斷開時遮斷載子注入的p通道_ 電晶體（第2絕緣閘極型場效電晶體）pQ。 雙極電晶體BT中，射極區域（第i導通節點）連接至集 極電極節點（第i電極節點）3,而集極區域（第2導通節點、
2075-9971-PF 12 200950062 連接至射極電極節點（第2電極節點）4。M〇s電晶體NQ中， 源極與射極電極節點4結合，閘極電極節點7接受控制信 號vgi，汲極連接至雙極電晶體BT的基極區域5。M〇s電 晶體NQ中，背向閘極（基板）與源極互相連接。 M0S電晶體pq中，源極區域（第3導通節點）連接至集 極電極節點3,基板（背向閘極）及汲極（第4導通節點）連 接至雙極電晶體BT的基極電極節點（基極節點）5。雙極電 晶體BT及M0S電晶體叩所結構的電路部》2，對應通常 的IGBT的電氣等效電路。以下的說明中，稱作⑽τ的情 況下’參考方塊2所示的部分。 第1圖所示的半導體举番，宙 干导體裝置，更包含M〇s電晶體pQ的閘 極電極節點，6與射極電極節點4之間連接的電壓緩和元件 1°藉由電壓緩和元件1， 古 在M0S電晶體pq的非導通狀態 時，緩和施加至閘極絕緣膜的電壓。 ， 電壓緩和元件〗，在本第—實施财， 體(二極體元件)Di構成 接一極 丧σ _極體Dl的陰極i車技谷 M0S電晶體PQ的閘極電極 點4。 即點6，陽極連接至射極電極節 現在如第2圖所示nguu 裝置的集極電極節點3的情況。 丰導體 壓Vh的電源節點與集極電極節點3=U在供給高侧電 PQ的閘極電極節點6 I隹 J 3、接。M0S電晶體
Cg，又，二極體元件D、r中極=節點3之間存在閘極電容 容Cd。 中’也存在PN接合產生的寄生電
2075-9971-PF 13 200950062 第2圖所示的結構中，IGBT2導通時，根據感應負載 LL的L. (di/dt)成分，高側電壓Vh大部分施加至感應負 載LL，集極電極節點3的集極電位Vc急速下降^另一方 面，IGBT2斷開時，集極電極節點3的集極電位Vc成為與 高側電魔Vh大致相等的準位。現在，廳電晶體pQ假設 具有臨界電壓的絕對值（以下，只稱作臨界電壓）vthp。又， 射極電極節點4的射極電位Ve，通常設定在施加至半導體 裝置的電遷中的最低電位。 又，以下的說明中，「導通狀態」及「非導通狀態」 分別與「導通狀態」及「斷開狀態」相同意思。特別在強 調有無電流的情況下，使用「導通狀態」及「非導通狀態」 的用語。 ❹ IGBT2導通時’施加至MQS電晶體NQ的閘極電極節點 7的控制電壓Vgl ’設定在H準位，_電晶體_成為導 通狀態。隨著，基極電流供給至雙極電晶體Βτ，雙極電晶 體ΒΤ成為導通狀態，IGBT2導通。導通時，隨著: :電極節點3的集極電位VcT降’根據電容以及Μ的； 容值，M0S電晶體Pq的閘極電極節點6的電位Vg2下降。 閘極電極節點6的閘極電位Vg2到達射極電極節點4的射 極電位Ve時’由於二極體元件Di的順偏壓動作，抑 極電極節點6的閘極電位Vg2下降，由於二極體元件W， 閘極電位Vg2的最低電位被箝止。 1 ’ IGBT2導通時，集極電極節點3的集極電位k與 電極節點6的電位Vg2的差（Vc_ Vg2)，在廳電晶體⑼
2075-9971-PF 14 200950062 的臨界電屢vthp以下時（Vc— Vg2<Vthp9f)，M〇s雷曰辦 PQ成為斷開狀態。因此，在此導通動作時， 曰曰-
雙極電晶體Βτ内注入電洞的限制動作。 仃、·’ PNP 另—方面’在刪2的斷開動作中，提供給_電曰 體NQ的閘極電極節點7的控制電壓vgi例如 曰曰 =晶體NQ成為斷開狀態。隨著，供給至雙極電晶體Μ 電流停止，PNP雙極電晶體BT移至斷開狀_ 雙極電晶體Βτ移至斷開狀態，集 :者 vr , ^七 电®即點3的集極電位 升。又，隨著集極電位Vc上升，由於
Cd，閘極電位Vg2的電位也上升。 g及 IGBT2斷開時，如果集極電位^與閘極電位％ (Vc- Vg2)比M0S電晶體pQ的臨界雷茂士 、差
m… 體PQ的臨界電壓大，職電晶體PQ ’恶’ PNP雙極電晶體BT的射極區域與基極 (基極電極節·點5)間短路。藉此，從集極電極節點3注入 的電流由M0S電晶體p〇站：+ 、* i + ❷ 晶體Βτ。 9排出’遮斷電洞供給至PNP雙極電 斷開時’由於遮斷對PNP雙極電晶體βτ的射極區域 電洞供給，雙極雷曰^^ 又々包日日體ΒΤ的基極區域的載子排出結束 的集極電壓Vc高速上升。藉此，可以縮短 末^電“動的期間，可以降低斷開時的切換損失，可以 貫現高動作。又，在IGBT2的導通狀態中，雙極電晶體Βτ 的木極#極間電塵Vce夠低，可以實現低導通電壓。 斷開過程等的過渡狀態中，設定開極電位Vg2至以二 極體70件Dl的寄生電容Cd與M0S電晶體PQ的閘極電容
2075-9971-PF 15 200950062 g決疋的電壓準位。閘極電位Vg2的電壓準位係在射極電 位Ve與集極電位Vc之間的電壓準位。
、成為斷開狀態，IGBT2為斷開狀態（非導通狀態）的情 況下，一極體元件Di成為逆偏壓狀態。此時，由於二極體 凡件Dl的漏1流#，最終閘極電位Vg2與射極電位Ve成 為相同電&。不過’如以下的說明，實際狀置結構中，由 於閘極電極節點6與集極電極節，點3之間流過的電流以及 :力至閘極電谷Cg及二極體的接合電容Μ的電壓的平衡 等閘極電位Vg2以射極電位Ve與集極電壓&之間的電 壓（例如，穿透電壓）平衡，維持大致安定。 因此M0S電晶體pq的閘極電極節點6的閘極電位 Vg2 ’可μ設定為比射極電位Ve高的電塵準位，可以減低 施加至MGS電晶體pq的閘極絕緣膜的電壓，以及可以使閑 極絕緣膜變薄。又，非導通狀㈣，由於施加至閘極絕緣 膜的電壓減低，tj·於用於保障與其他周邊區域間的耐壓的 周邊區域(電極層等)的距離，不必充分取得，可以減低元 件（日日元）的占有面積。 第3圖係概略顯示根據本發明第一實施例的半導體裝 置的。']面構造圖。帛3圖中，半導體裝置在p型半導體基 板（半導體基板區域）1()上形成。p型半導體基1〇表面 上’隔開設置N型半導體區域（第i及第2半導體區域）i2a 及 12b。 故置P型半導體區域（第3半導體區域）13，以包圍n 型半導體區域12a的-部分（下區域）。在此，半導體裝置
2075-9971-PF 16 200950062 中，未顯示平面配置，以第3圖的右側中所示的端部u為 中〜，以同心圓狀形成各區域。因此，說明為形成p型半 導體區域13以包圍N型半導體區域np型半導體區域 13具有IGBT通導時排出電洞至射極電極節點的功能。 P型半導體區域13上以及N型半導體區域⑴的一部 分的表面上，設置P型半導體區域（第4半導體區域）14, 而P型半導體區域14内部中，設置高濃度的N型雜質區域 β (第I雜質區域）15。形成P型半導體區域14以圍繞N型雜 質區域15,設置構成連接至射極電極節點4的射極電極的 電極層（第1電極層）16，以連接p型半導體區域14及㈣ 雜質區域15兩者。由於射極電極層16，第i圖所示的n 通道M0S電晶體NQ的f向閘極及源極互相連接且電氣連接 至射極電極節點。 參 P型半導體區域14表面上，閘極絕緣膜（第i絕緣膜）17 介於其間，形成構成連接至閘極電極節點7的間極電極的 電極層（第2電極層）18。閘極絕緣膜Π及電極層18延伸 N里半導體區域i2a上而形成，隨著控制電壓， 雜質區域15與N型丰Ba Μ表面上形成通道域&之間的P型半導體區域 =半導體II域12a表面上，與p型半導體區域14分 及19b。目，Γ形成p型雜質區域（第2及第3雜質區域）心
區域型雜f區域19a〗19b之間的~型半導體 ，閘極絕緣膜（第2絕緣膜）2〇介於其 構成閘極電極節點6的電極層(第4電極層)21。、又，鄰接 2075-9971-PF 17 200950062 P型雜質區域19b，形成N型雜質 P mmwF ^ 1Q 、^·域·（第 4 雜質區域）22。
Piim域19a的表面上’形成構成連接至帛 的集極電極節點36^1姑；斤不 即點3的集極電極的電極層（第3電極層)23。 又’雜質區域19a及22兩者的表面上 -^ _ w工形成構成第1圖所 不〇基極電極節點5的電極層（第4電極層）24。 N型半導體區域i2b μ ^ , 表面上，形成Ν型雜質區域（第5 雜質區域）25。]^型雜暂± ❹ “ 支雜貝£域25表面上形成電氣連接至閘 極電極層21的電極層（第5電極層）26。電極層26對應第 1圖所示的二極體元件1)1的陰極電極。二極體元件D;在 非導通狀態時，刮车逡辦ρ , η ^ t a生牛V體區域12a及12b之間的p型半 導體區域1〇中產生京读人 、 ^座生牙透（^接合中產生穿透-崩溃），以穿 透電壓限制施加至閘極電極層21的電壓。
於是，N型雜質區域22與p型半導體基板區域1〇之 間的電遂到達穿透電壓時，空乏層從N型雜質區域22到達 半導體基板區域1〇, P型半導體基板區域1()表面的抑接 合中，產生穿透-崩潰。又，空乏層從N型雜質區域25延 伸’空乏層料半導體基板區域1〇時，，N型半導體區域 12b與半導體基板區域1〇pN接合中產生穿透-崩 潰。由於產生穿透~崩潰，Ρ型半導體基板區域10表面上， 通過空乏層，Ν型半導體區域12a及12b之間導通，來自Ν 型雜質區域22的電壓’通過Ν型雜質區域25及電極層μ 傳導至閘極電極層21，抑制閘極電位Vg2的下降。閑極電 位Vg2上升時，P通道M0S電晶體的通道電阻變大，N型雜 質區域22的電壓準位變低，半導體基板區域1〇表面的㈣
2075-997 3-PF 18 200950062 接合的穿透-崩潰消失， 極電極層21的電壓準位 南，維持在穿透電壓所決 閉極電位停止上升。因此，閑 ，比射極電極層1 β的射極電位化 定的電壓準位。 第3圖所示的構造中，N通道咖電晶體_，基 由P型半導體區域14、N型雜質區域15、閘極絕緣膜17、 電極層18、以及N型半導體區域(漂移層)m所構成1 通道MOS電晶體⑽的背向閘極由p型半導體區域！ 4所形 成，其背向閘極及源極（雜質區域15)以電極層16電氣連 p通道MOS電晶體PQ，基本上由p型雜質區域心及 19b、N型半導體區域12a、閑極絕緣膜20、以及電極層21 所構成。構成P通道M〇s電晶體pQ的背向閘極的N型半導 體區域12a’通過N型雜質區域22與電極層24耦合。藉 此與基極電極節點5電氣連接的電極層24中，實現p通 道MOS電晶體Pq的背向閘極與汲極互相連接的結構。 一極體το件Di，基本上由n型雜質區域25、n型半導 體區域12b、P型半導體基板10、以及p型半導體區域13 及14所構成。利用N型半導體區域12b與p型半導體基板 10之間的PN接合的電容，以電容分割在IGBT斷開時降低 閘極電極節點6的電位Vg2。 、> PNP雙極電晶體BT ’基本上由p型雜質區域丨9a、N型 半導體區域12a、以及P型半導體區域13及14所構成。N 型半導體區域12a作用為雙極電晶體的基極區域。 第3圖所示的結構中，IGBT導通時，設定施加至電極
2075-9971-PF 19 200950062 ❹ φ 層以的控制電壓Vgl為正的電壓準位，㈣型雜質區域 15與N型半導體區域12a之間的p型半導體區域14表面 上形成通道，電子從射極電極層16流往n型半導體區域 12a。又’此時’電洞從集極電極層23通過p型雜質區域 19a流入N型半導體區域12ae隨著，N型半導體區域… 中產生傳導度變化，電阻值下降，更多的電流流過N型半 導體區域12a。隨著，雙極電晶體BT的基極電流變大，雙 極電晶體⑽成為導通狀態。導通時，集極電極層Μ的電 位即使下降’ P型雜質區域1 9a與電極層Η之間的電位差 也在P通道M0S電晶體的臨界電塵mp以下，p通道_ 在斷開狀態°於I料從集極電極層23供給 二5、型半導體區域12a，沒有任何壞影響。 導通時，雜質區域193、191}及22係以半導體區域 的電位準位，大略是射極電位〜準位，又，半導體其 板區域10係射極電位 - 土 導鲈子徂—極體兀件Ih中，N型半 倉t 12b與半導體基板10間的PN接合係逆偏麼狀 …，維持在斷開狀態。 Ι(^τ斷開時’對電極層18的控制電塵以設 二Ρ型半導體區域14的表面的通道(反轉 ] 此，遮斷到Ν型半導體區幻2 ^藉 ΒΤ移至斷開壯能隹 的電机路仡’雙極電晶體 雜質…。“。集極電極層23的電壓V。上升時，Ρ型 ”資£域19a與閘極電極層 _電晶體的…之間的電位差變得比p通道 通狀態。心= 通道M0S電晶體成為導 質域19a & 19b之間的N型半導體區域
2075-9971-PF 20 200950062 12a表面上形成通道，
奴集極電極層2 3供給的電洞以另 型半導體區域l2a中斿户 』电心以及N 中殘存的載子（電洞），由P型雜質卩敁 !9b吸收，遮斷供給 I雜質£域 N型半導體區域i2a的電洞。 半導體區域Φ澈+ 、 彳 中殘存的載子（電洞）通過射極電極声 16排出結束時，雙柘^ 肤能電阳體成為斷開狀態，IGBT成為斷開 狀I、。斷開狀態中，Ν都車道 !半導體區域12a與Ρ型丰莫辦盆 板10之間的PN桩人士 * 土卞等體基 13成為逆偏壓狀態，空乏層從P型半導 體基板10擴大到N型半導俨
導紅域12a，空乏層最終到達N 1平^體£域12 a 66矣*计 的表面。藉此，緩和N型半導體區域12a 的表面上的電場集中，實現高耐壓構造。 又’ IGBT斷開瞎，明缸泰_ltt说 隋荽鱼搞φ 、《極電極層21上的閘極電壓Vg2， 隨者集極電位V C的卜Μι 上升，藉由通過閘極電容的電容耦合， 電壓準位上升。此時， 、 ;t半導體區域12b與半導體 基板1 0之間的PN接人雷突 接口電奋產生的電容耦合’抑制閘極電 屢Vg2的上升。電星差vc_ 忐*妒田 左Vc Vg2成為臨界電壓Vthp以下時， 閘極電極層21下部开{士、、s、苦 1Q 1 成l道，通過通道，P型雜質區域 19a、19b與N型半導體區域]? 士 L域12a成為相同電位，遮斷從 極電極層23至N型半導體區媸19 AA^ 八 土干导篮（he域1 2a的電洞供給。 P型雜質區域19b，經由基極電極層以及N型雜質區 =2^導集極電位Vc。隨著’N型半導體區域仏與半 :基板區域1〇之間的PN接合成為逆偏壓狀態，N型半 =:。12…25之間的PN接合中產生穿透-崩潰，N i半導體區域12a盘1 οk 和知 〃⑽之間成為穿透狀態。隨著，由於 牙透電壓’抑制控制電壓Vg2的雷戌、、隹 g 97電壓準位下降，以此電壓
2075-9971-PF 21 200950062 準位維持閘極電位yg2的電位準位。 閘極電極層21上的閘極電。 極電立（Vc)之間的電位準位。g2為射極電位（Ve)與集 的電壓，即，集極電極 因此’施加至閑極絕緣膜20 控制電壓Vg2的差變得比、：壓與閘極電極層2!上的 絕緣膜2 〇的膜厚可以變薄木。又—射極間電堡小。因此，閉極 膜20的電麼，隔開集極電2可以緩和施加至閘極絕緣 距離’還有不需要用以確㈣極3^閘極電極層21之間的 24之間的距離以及閑極電極声2;:隹層21與基極電極層 距離變大等的耐壓結構，於：1:集極電極層23之間的 體配置面^ “’可以減低半導體裝置的全 又，根據來自集極電極層23的集極電壓 =…間產生穿透時，由此穿透電壓抑= 電壓Μ的電壓準位下降。因此，㈣半導體區域12^ 12b之間的距離设定為穿透發生的程度。 /上述、，根據本發明的第-實施I連接用以降低斷 開損失的P通道M0S電晶體的閘極電極節點與射極電極 點之間的二極體元件，作為電壓緩和元件。因此，p、雨首 M0S電晶體的導通及斷開動作不受到壞影響，可以緩：道 通道M0S電晶體斷開時施加至絕緣膜的電壓。因此，可以 實現小占有面積、高耐壓構造且低損失的半導體裝置。以 [第二實施例] < 弟4圖顯示根據本發明第-眚始紅丨, 弟一貫細例的半導體裝置的電 氣等效電路圖。第4圖所示的半導體裂置與根據第丄圖所
2075-9971-PF 22 200950062 不的第一實施例的半導體裝置， 即，雙極電晶體βτ的Α極 处，..，有不同的結構。 _…之間，齊 極體元件如的陽極連接至：·==逆向連接。齊納二 晶體f>Q的閘極電極，……牛1)1的陰極及順電 卞 電極其陰極連接至基極電極節點5。 齊納二極體元件ZJ)i_ A 6 + 电徑即點5 壓時導it，β i '、、，疋電壓二極體，施加逆偏壓電 ❹ 定的大即點5與閘極電極節點6間產生一 疋的大電壓（齊納電壓）。 第4圖所示的半導體裳置的其 的半導體裝置的結構相同， # 4 1圖所不 號，而省略― ^分’附予同-參考符 第5圖係概略顯示第 造圖。第5圖所-沾 _所不的半導體裝置的剖面構 的半導體# ##中’藉由下述’成為第3圖所示 町千导體裝置的剖面槿谇 導體區抒川由即，N型半導體區域（第1半 等肢&域）12a中叫型雜質區 Ο 形成P型雜質區域（第7雜耕「 雜質區域）22的近旁， 底部相接，,Μ、 ）28,與P型雜質區域28
型雜質區域28,通過電極層 雜貝U)29°P 極電極層wp型雜質區域2δ對二至閘極電極層21及源 陽極，而Ν型雜質=背納二極體元件ΖΜ的 極。藉由雜質區域28、29，： 二極體元件ZDl的陰 以汽3 Μ钍生 可以在Ν型半導體區域12a内 以間易的結構，設置齊納 置齊納二極體元件。 K牛’不必在外部另外配 弟5圖所示的半導體裳置的其他結構，與第3圖所示
2075-9971-PF 23 200950062 的半導體裝置的結Mπ Α 〇 傅相同，對應的部分附予相同的參考符 號’而省略詳細的說明。 如第·一實施你I丨tb J τ的說明，IGBT斷開狀態中，形成二極 體元件Di陰極的N刑 1 +導體區域12b與構成P通道M0S電 晶體的背向閘極的N刑企$ W坦+導體區域1 〇之間產生穿透，抑制 閘極電屢Vg2的電彳立進 、、. 位旱位下降。為了強調IGBT斷開時的p 通道M0S電晶體的動你b 功作’即加強抑制電洞流入基極區域（半 ❹ 導體區域12 a)的動作，^ & 乍 閘極電位Vg2最好是低的。不過， 電極Vg2過低時’可能產生以下的問題。gp，集極電 ;層23的集極電位上升時，P型雜質區域19a與閑極 電極層21間的電位差 差瓷大，鈿加至閘極絕緣膜2 0的電壓 k過高’耐壓特性有 s 10k 有了 又知。又，N型半導體區域12a 及12b的相對電位# 為肅崎有可能;;\變传不能保障㈣合耐壓，作 閘極上述的問題，設置齊納二極體元件加。即， :極電極郎點6之間的電位差變大時，及 甘<'·内朋項，抑制閘極電位Vg2的電壓下降。 ^如第5圖所示，基極電極節點q 24及N形雜枋广丄 r电悝即點5，藉由電極層 雜質區域22,連接至p通道M〇s 極’即雙極雷曰触ΛΑ * 电日日篮的责向閘 極電日日體的基極區域，通過ρ 氣連接$隹雜負^域19a電 至木極電極層23(集極電極節f") 位Vg2下降陆、、，洛筛 ；疋’閘極電 宁，迥偏£電壓施加至雜質區域 使P型雜質卩枝9β — 28之間， 質Q域28及Ν型雜質區域29之間的⑼接合產生
2075-9971-PF 24 200950062 :納朋'貝°通過此產生齊納崩潰的ΡΝ接合，從Ν型半導體 區域1 2a i、、、.σ電流至閘極電極層21 (閘極電極節點6)，使 — 電位準位上升。即，閘極電位Vg2的電位 略箝位至比集極電壓Vc低了齊納電壓部分的電壓準 位。因此，IGBT斷土 i斷開時，抑制施加高電壓至p通道M〇s 晶體的間極絕緣腔；9 Π 、巷ir_i_ s啄膜20,還防止N型半導體區域12a及 之間的電位差變得過大，抑制作為IGBT的耐壓的下降。 ❹ Ο Ή =體凡件Dl產生的電壓緩和操作’與第-實施例的 W况相同。 如上述，根據本發明的第二實施例’雙極電晶 極電極節點與P通道 基 、M0S電日日體的閘極電極節點之 定電壓二極體（齊納 遴接 检組兀件ZDi)。因此，除了第— 施例的效果，還可以得丨 貫 于到X下的效果。即，可以 時的集極電位與p诵；t Mnc兩 丨市」斷開 一 电晶體的閘極電位間的差變 大，可以確貫保障P诵道Μ 逋t M0S電晶體的絕緣耐壓， 抑制穿透電壓產生的作為IfRT 士 έ ^ ™ — 作為1GBT本身的耐壓特性的惡化。 [弟二貫施例] 第6圖顯示根據本發筮_ .^ _ 丰發明第二貫施例的半導體裝置的雷 軋#效電路圖。第^ 弟b圖顯不的半導體裝置的結 點中，不同於第在下述 不Π於第4圖所不根據第二實 即，齊納二極體元件（定雷懕_ ·干妒肢裝置。 你 —極體）ZDi在集極電極節點q tP通道M〇S電晶體的閘極電極節點6之間連接。第： 的結構相同’對應的部分附予相同的參考符號，而
2075-9971-PF 25 200950062 細的說明。 齊納二極體元件ZD i的陽極連接至_電晶體pQ的閘 極電極節點6及二極體元件Dl的陰極，而齊納二極體元件 ZD i的陰極連接至集極電極節點3。 第6圖所示的半導體中，齊納二極體元件如在率極 電極節點3的集極電位Vc與閘極電極節'點6的閑極電位
Vg2的電位差變大時導通，閘極電位Vg2箝位在比集極電
壓V。低了齊納崩潰電壓部分的電壓準位。因此，第6圖所 示的半導體裝置中，根據與第二實施例同樣的動作，也可 以得到相同的效果。 [第四實施例] 弟7圖顯讀據本發明第四實施例的半導體裝置的電 氣等效電路圖。第7圖顯示的半導體裝置的結構，在下述 點中，不同於第1圖所示的半導體裝置的結構。即，雙極 電晶體BT的基極雷搞銘里上ς & 又 、土徑冤極即點5與二極體元件Di的陰極電極 ❹之Π連接PNp雙極電晶體（第2雙極電晶體）BE。。MB雔 極電晶體BBD的某搞；芬& & Έ A + ^ 及射極互相連接且連接至基極電極節 •占5 ’集極連接至—搞姊 體7^ Dl的陰極及Ρ通道M0S電晶 體PQ的閘極電極筋赴β 她 4 即』6。雙極電晶體BBD的基極與射極互 相連接’等效地作用以隹搞炎说立 术極為％極、以基極輿射極為陰極 :一極體。間極電位Vg2下降時，由 射崎生穿透，抑制問極電位Vg2的下降。 苐7圖所示的半宴辦驻 的半導體裝置的構，與第1圖所示 構相同，對應的部分附予相同的參考符
2075-9971-PF 26 200950062 號’而省略詳細的說明。 第8圖概略顯示第7圖所示的半導體裝置的剖面構造 圖。第8圖所示的半導體裝置的剖面構造，在下述點中， 不同於第3圖所示的半導體裝置的剖面構造。 成附雙極電晶體BT的基極電極的N型雜質區域（第j 質區域）22’P型雜質區域（第6雜質區域说在尺型半導體 區域12a表面上形成，又，與p型雜質區域％隔開，二 參 型半導體區域12a表面上’形成p型雜質區域(第7雜質區 域）34。構成PNP雙極電晶體訂的基極電極節點5的電極 層(第5電極層)35’電氣連接p型雜質區域i9、n型雜質 區域22及P型雜質區域32。？型雜質區域％，通過電極 層36,電氣連接至構成p通道咖電晶體的閘極電極節點 6的電極層（第4電極層）21。 第8圖所示的半導體裝置的剖面構造的其他結構，與 第3圖所示的半導體裝置的剖面構造相同，對應的部分附 予相同的參考符號’而省略詳細的說明。 第8圖所示的半導體裝置中，以p型雜質區域犯、付 型半導體區域12a、N型雜質區域22及p型雜質區域％， 形成PNP雙極電晶體BT。即，雙極電晶體的基極以n 型半導體區域12a及N型雜質區域22構成，射極以p型雜 質區域32構成，而集極以p型雜質區域34構成。經由電 極層35，雙極電晶體BBD的基極與射極互相連接。N型半 導體區域12a表面上，互相分離配置p型雜質區域及 34，藉此可以以簡單的結構作成雙極電晶體BBD，可以輕 2075-9971-PF 27 200950062 易地内建雙極電晶體bbd。 IGBT2斷開時，集極電位Vc上升。 ir ^ rr ^ ^ 時，經由二極體 疋件Di ’閘極電位Vg2下降，M0S電晶體p θ + ν成為導通狀態。 於是，隨著集極電位Vc ,雜質區域22及μ & 的電位變高。 此時，閘極電位Vg2過度下降，基極電極 ° %伐即點5的電位歲 閘極電極節點6之間的電位差成為穿透電以上時，p型 雜質區域32及34之間形成空乏層，p型雜* # _ 主雜貝區域34與半 e 、體區域12a之間的PN接合產生穿透崩潰 /、 ^ ^ 才处朋碉，根據通過導通 狀態的PM0S電晶體PQ提供的電壓，抑制 州市」閘極電 電壓準位下降。 g 此時，雙極電晶體，與先前第三實施例中的齊納 二極體元件ZDi相肖’箝位閘極電位Vg2的電壓準位。此 :’閘極電極節點6的閘極電位Vg2過度下降時，p型雜 質區域34及32之間的空乏層連接，雜質區域^與半導體 區域區域i2a之間的PN接合中產生穿透崩潰，雙極電晶體 BBD的基極/射極與集極之間導通，抑制閘極電位的電 位下降此日守，利用雙極電晶體BBD的穿透現象，即利用 PN接合的穿透崩潰。此時，藉由雜質濃度與雜質區域32 及34之間的距離，可以調整穿透電壓。又，相較於使用二 極體的If况’彳以設定穿透電壓為比產生雪崩崩潰的電壓 準位高的電壓準位，閘極電位Vg2的電位準位可以設定在 比利用雪崩崩潰的情況下低的電壓準位。
又’第7圖中’使用PNP雙極電晶體bBD。不過，為 了得到穿透特性，也可以使用NPN雙極電晶體。使用此NpN
2075-9971-PF 28 200950062 雙極電晶g主 4 極連接至^雷與㈣連接^極電極節·點6’而射 土電極節點5。因此，利用PN接合的穿透現象， 可1制閑極電位Vg2的電壓準位下降。 透見象 ’根據本發明的第四實施例’ IGBT的雙極電晶 體的基極曾' 0 μ 問，、f垃- Ρ通道腿電晶體的閘極電極節點之 0 一極體體連接的雙極電晶體。因此，除了第一與 ❹ ❹ =!:還可以得到以下的效果。即，可以防= 電晶體的5體的閘極電位的過度下降，可以保障ρ通道 曰’曰、’極絕緣膜㈣壓。又’利肖PN接合的穿透現 _目較於利用雪崩崩潰或齊納崩潰的情況，藉由p型雜 =域隹的雜質遭度及半導體區域的雜f濃度以及射極雜質 π: 3 *極雜貝區域間的距離’可以調整，可以正確調整穿 =屋’還可以設定ρ通道，電晶體的閑極電位為低電
立’位’ IGBT斷開時，Ρ通道M〇s電晶體可 通狀態。 、砂主V 極體元件Di的動作及效果，與第—實施例的情 又， 況相同。 [第五實施例] …第9圖顯示根據本發明第五實施例的半導體裳置的電 乳等效電路圖。第9圖顯示的半導體裝置，在下述點中， 與第7 ®所示的半導體裝置有不同的電路結構。即，二極 體連接的PMP雙極電晶體（第2雙極電晶體）職，不是在 f極電極節點5及閘極電極節點6之間，而是在集極電極 節’‘、’占（第1電極玲點）3與閘極電極節·點6之間連接。聊雙
2075-9971-PF 29 200950062 極電晶體BBD2的基極盘紛搞、志& 而集 /、射極連接至集極電極節點3 極連接至閘極電極節點6。 第9圖所示的半導體_番&甘& ^丄& V體裝置的其他結構，與第7圖 的半導體裝置的结i盖;ta pi dki I-, 〇 町 構相冋，對應的部分，附予同一參考符 號’而省略詳細的說明。 <
第9圖所示的半導體裝置的結構中，集極電極節點s 的集極電極電位Vc與閘極電極節點6的閘極電位心的電 位差變大時，雙極電晶體BBD2，由於逆偏壓，產生穿透現 象’由於穿透電壓，抑制閑極電纟Vg2的下降。藉此，抑 制P通道MQS電晶體PQ的閘極電位Vg2的下降，可以得到 與第四實施相同的效果。PNP雙極電晶體BBD2的詳細動作 與第四實施例的情況相同。即，基極/集極間的pN接合， 由於逆偏壓，產生穿透崩潰，從集極電極節點3供給電流 至閘極電極節點6。此狀態中，集極電極節點3與閘極電 極節點6之間的電壓成為穿透電壓準位。 二極體元件Di的作用及效果，與第一實施例的情況相 同。 [變更例] 第10圖顯示根據本發明第五實施例的半導體裝置的 變更例的電氣等效電路圖。第10圖顯示的半導體裝置，在 下述點中’與第9圖所示的半導體裝置有不同的電路結 構。即’取代PNP雙極電晶體BBD2，使用NPN雙極電晶體 (第2雙極電晶體）BBD3。NPN雙極電晶體BBD3的基極及集 極連接至閘極電極節點6，而射極連接至集極電極節點3。 2075-9971-PF 30 200950062 ，第ίο圖所示的半導體裝置的其他結構，與第9圖所示 的半導體裝置的結構相同，對應的部分，附予同一參考符 號’而省略詳細的說明。 第10圖所示的半導體裝置中，利用ΝΡΝ雙極電晶體 刪的基極-射極間逆偏壓電麼產生的穿透現象（ΡΝ接合 的穿透崩潰h抑制閘極電位Vg2的下降。因此，可以得到 與第9圖所示的半導體裳置的結構相同的效果。 如上述’根據第五實施例，集極電極節點與p通道㈣$ 電晶體的㈣電極㈣之間連接二極體連接的雙極電晶 利用此穿透現象。藉此，可以產生更高電壓的穿透現 产象，還可以正確設^穿透電壓，可以更確實執行閘極電極 郎點的電位控制。又’相同實施例，可以—面維持 通，M0S電晶體的導通/斷開特性，_面維持閘極絕緣膜 :耐壓特性。又，可以得到與第一實施例相同的效果。 L第六實施例] f U圖顯示根據本發明第六實施例的半導體裝置的 電氟等效電路圖圖所示的半導體裝置中，使用卩通 道接合場效電晶體，作為電I緩和元件。接人場 體即的間極連接至基極電極節點5,而没㈣源 -刀別連接至射極電極節點4及閉極電極節點6。接 5 %效電晶體jFET中，由於 成 自於源極£域及沒極區域對稱形 6的節點作為源極節點，連=二_電極節點 逆接至射極電極節點4的節點作 2075-9971-pp 31 200950062 為没極節點。 、第11圖所示的半導體裝置的其他結構，與第i圖所示 的半導體裳置的結構相同，對應的部分，附予同一參考f 號’而省略詳細的說明。 第12圖概略顯示第n圖所示的半導體裝置的剖面構 造圖。第12圖所示的半導體裝置的剖面構造圖，在下述點 中’與第3圖所示的半導體裝置的剖面構造有不同的社 ❹構。即，與N型半導體區域（第i半導體區域）心分離了 在半導體區域10表面上形成N型半導體區域(第2半導體 區域M2c。從N型半導體區域⑸的一部分區域到N 導體區域12c的-部分區域上，連續形成p型雜質區域（第 5雜質區域)4。。？型雜質區域4〇 ’通過表面上形成的電極 層42，電氣連接至閘極電極層（第4電極層“I。 第12圖所示的半導體裝置的剖面構造的其他結構，與 第3圖所不的半導體裝置的剖面構造相同，對應的部分， Φ 附予同一參考符號，而省略詳細的說明。 第12圖所不的剖面構造中，N型雜質區域a作用為p 通道接合場效電晶體JQ1的閑極電極，利用p型雜質區 40下部的N型半導體區域12a及l2c之間的p型半導體美 板區域10,作為p通道接 土 逋道接合型％效電晶體的通道區 用P型雜質區域40作為源極區域。N型半導體區域^及 I2c分離配置，可以兹士 —廿 从猎由在其間的半導體基板區域10的表 面上配置P型雜^ 稚貝£域40,以簡易的結構實現内 效電晶體。 ^
2075-9971-PF 32 200950062 —IGBT斷開時，集極電極層23的集極電位Vc上升。隨 者集極電位Vc上升，由於閘極電容，閘極電位vg2的電值 將上升。閘極電極層21，通過源極p型雜質區域4〇，耦合 P型半導體區域1〇 ’抑制電位準位的上升。隨著，p通 M0S—電曰曰、體pq成為導通狀態，p型雜質區域及n型半 導體區域12a設定在相同的電壓準位，遮斷從集極電極節 ❹ 點23供給電洞至N型半導體區域12a。藉此，PNP雙極電 晶體BT以高速斷開。 隨著集極電位Vc的上升’ N型半導體區域心的電位 也f升，何體區域12a及半導體區域1()之間的pN接合 為逆偏壓’空乏層在N型半導體區域12a & 12C之間的半 ¥體£域1G中擴大。此時，直到半導體區域m及仏之 間的半導體區域1G完全空IP型雜質區域通過P型 半導體區域1〇 A 14，連接至射極電極節點4,閘極電位
Vg2維持在射極電位。^# ❹ 在其間，抑0S電晶體PQ維持在 導t狀恶’遮斷來自集極電極筋赴q沾+、 的射極供給至基極。 以3的電洞從雙極電晶體 隨著集極電位Vc的電位 域”擴大，當P型雜質£二二乏層在半導體基板區 下部的p型半導體基板 y m乏時’ P型雜質區域4〇與 電氣分離。於是，此眸 „ ^ ^ ^ 著隹極雷题v ^ 極層21的電位¥隨 者…塵Vc的電位上升開始上升。間極電位Vg2上升至 3電晶體PQ的閘極電容與接合場效電晶體JQ1的空乏層 電容所決定的電壓準位。
2075-9971-PF 33 200950062 曰為了在P通道M0S電晶體Pq導通後產生接合型場效電 晶體JQ1的通道空乏化，調整接合場效電晶體的穿透電 壓。穿透電壓’即’藉由調整半導體區域12a及…之間 的距離及雜質濃度以及P型半導體基板iQ的雜質濃度，可 以調整空乏層的擴大。 因此’ IGBT2斷開的同時，p通道M〇s電晶體pQ導通， 且斷開後，閘極電位Vg2上升，可以抑制施加高電壓（集極 ❹ 射極門電震乂⑻至P通道M〇S電晶體PQ的閘極絕緣膜2〇。 [變更例] 第13圖係概略顯示根據本發明第六實施例的半導體 裝置的變更例的剖面構造圖。第13圖所示的半導體裝置 2，在下述點中，與第12圖所示的半導體裝置有不同的構 仏即’P型+導體基板1〇表面上，互相隔開配置N型半 ^區域（第1及第2半導體區域）12a及12e。這些N型半 導體區域12ai 12e之間’形成低濃度的p型半導體區域 ❹（第5半導體區域）48。？型半導體區域48表面上，形成p 型雜質區域(第5雜質區域)5〇以圍繞p型半導體區域48。 P里雜質區域50 ’通過電極層52，電氣連接至閘極電極層 (第4電極層）2i。 θ Ν型半導體區域12a& 12e與ρ型半導體基板區域ι〇 之間’互相隔開形成尺型埋入雜質區域(第1及第2埋入丰 區域)44及46。這些N型埋入雜質區域44及46的雜 貝很度，相較於N型半導體區域12a及12e的 及P型半導體區域48的雜質濃度，具有足夠高的雜二
2075-9971-PF 34 200950062 度。使這些N型埋入雜質區域44及46之間的距離，比半 導體區域1 2a及12e之間的距離短。 通過N型埋入雜質區域44及46之間的區域，p型半 導體區域48連接至P型半導體基板區域1〇£>p型半導體區 域仏以及N型半導體區域44及46之間的p型半導體純 區域10,用作接合型場效電晶體；Q1的通道區域。p型半 導體區域48用作源極區域，N型雜f區域&㈣半導雕 ❹ ❹ 區域心及12e以及N型埋入雜質區域“及則作間極- 弟圖所示的構造令’可以以簡易的構造内建接合 晶體。 _第13圖所示的半導體裝置的其他結構，與第Μ圖所 :的半導體裝置的結構相同，對應的部分，附予同一參考 付號，而省略詳細的說明。 ^3圖所示的半導體裝置的情況下，峨斷開時， '者木極電位Vc的電位上升，p型半導體區域“中空乏 層從N型半導體區域123及N型 土段八雜貝區域44開始擴 大。此時，p N接合為逆偏壓狀能 仅南濃度的”埋入雜 負&域44開始往雜質濃廣低的 、貝展厪低的£域的P型半導體區域48 半導脰基板區域10，空乏®爭六π、击4电丄 m… 速擴大。到空乏層的穿 通狀心為止，閘極電極層21， ,..,n , 、3〇冤極層52、卩型雜質區 域50、半導體區域48、以 W 1 s ± a V體基板區域1 0 ,與射極 電本層8耦合，抑制閘極電位Vg2的上升。 隨著集極電位V的μ # „ D 的上升N型埋入雜質區域44及46 間的P型半導體區域4 及4b 〒工乏層擴大’在高濃度的N型
2075-9971-PF 35 200950062 埋入雜貝區域44及46之門思舍、 體JQ成為箝位狀能 0二"透時，接合場效電晶 甘位狀態’閘極電極層2 ；[盘私故 分離。空乏芦的電極層18電氣 雜質區U 乏層在高濃度的N型埋入 '、&域44及46周邊形成，空乏#来 5〇 , p ^ ^ 工之層未到達P型雜質區域 士雜貝區域50成為由空乏層圍结 毛扣各私 之層圍繞的狀悲。施加電壓 王二之滑。因此，在箝位狀 ^
型雜質區域50之：IT 層端(箝位點)與P 坺50之間的電場不發生 的電麼可以大致維持-定。藉此，p诵、人雜質£域50 :成為掛位狀態後，可以維持閉極電位W在大致_ 疋的電位準位，施加 一—。 闸蚀絕緣胰20的電壓可以大致維持 耐：：日此’可以以簡易的構造確實保障閘極絕緣膜20的 4 I據本發明的第六實施例，利用P通道接合 =晶體作為電I緩和元件，並利用由於通道區域的； ❹ 斷f;時大產生的柑位現象。於是，P通道M〇S電晶體在1GBT 斷開時一旦以高速設定 狀態。又，可以緩和可以確實移至斷開 了 乂綾和施加至閘極絕緣膜的電壓，與 施例相同，可以一面维 、 、 (晶凡）的占有面積。 衣夏 [第七實施例] 電韻圖顯不根據本發明第七實施例的半導體裝置的 、广路圖。第J 4圖所示的半導體裝置的結構，在 ^點中’不同於第U圖所示根據第六實施例的半導體巢 P通道MOS電晶體PQ的閘極電極節點6與射極^
2075-9971-PF 36 200950062 極節點4之間’更設置二極體元件以。二極體元件w的 *和連接至閘極電極郎點6，而陽極連接至射極電極節點 4。第14圖所示的半導體裝置的其他結構，與第u圖所： 的半導體裝置的結構相同，對應的部分，附予同一參考符 號，而省略詳細的說明。 ， ^ 15圖係概略顯示第14圖所示的半導體裝置的剖面 f第I5圖所示的半導體裝置的剖面構造，在下述點 同於第12 ®所示根據第六實 即’與構戍接合場 體裝置。 W的N型半導體區域（第5半 ，版£或）12y刀離，在半導體基板 型半導體區域（第2丰^「㈣表面上形成Ν + ¥肚區域）12b。Ν型半導體區域12b 勺表面上，形成N型雜質區
型半導體區域型雜^域）25以圍繞N .^ s pa 雜£域25，通過電極層26，電 氣連接至閘極電極層（第 及12以” “弟4電極層)2卜况型半導體區域i2a 參 分離配置，在這些區域之間延伸半導體 區域’藉此可以以簡單的結構， 及雙極電晶體的結構。 t π莛一極體 如第Η圖及第15圖所示， 半導體裝置的結構的 1圖）及第六實施例（參考第llw)时二=例(參考第 通時’集極電極節點3的集極電位^ ; GBT2導
通道刪電晶體PQ的閉極 。此時，P 效電晶物的雜質區域4〇，放電 電極節點4)，M0S電pQ4； '電極層16 (射極 日肢PQ在間極電位^戍為與射極電
2075-9971-PF 37 200950062 位Ve相同的程度，成為斷開狀態。 此時’p通道場效雷 、 I麥欢4日日體JQ1的放電路徑（p型半導體 基板區域1〇、P型丰瀑鲈 肢 尘牛等體£域】3、p型半導體區 電阻過大時，延遲閘極電容 ）的 乐檟电何的放出，閘極電位 g2的電位，隨著集極電
Vc的下降而下降，可能有存在 比射極電位Ve低的狀態期間。此時 此日守，P通道M0S電晶體pq 的源極-閘極間電位差變 φ两I n I變传比P通道職電晶體PQ的臨界
電[大，P通道M0S電晶體p〇粗姓—植 © 篮Μ保持在導通狀態。結果，PNP 雙極電晶體ΒΤ的射極_其極門4 基極間短路，阻礙從集極電極層 23(木極€極節點3)往潰雙極電晶冑ΒΤ的射極注入電 雙極電晶體Βτ的導通變遲(抑制ν型半導體區域 12a中的傳導度改變）。 .此狀態中’開極電位¥在到達射極電位Ve的時間 極體兀件Dl成為順偏壓狀態’以低電阻放電P通道 ，電晶㈣的閑極電容内累積的電荷。藉此，細導 ❹ 可㈣止_電晶體_續在導通狀態，可 導通IGBT2。 斷開動作時，與先前的第六實施例的情況相同。 又’也可以使用第13圖所示的結構作為接合場 體 JQ1。 如上述’根據本發明第七實施例，p通道_電晶體 PQ的閘極電極節點與射極電極節點之間，並聯設置二極體 牛及接口 i场效電晶體，可以高迷導通⑽τ。又，可以 得到與第-實施例及第六實施例同樣的效果。.
2075-9971-PF 38 200950062 L笫八貫施例」 第1 6圖顯示根據本發明第八實施例的半導體裝置的 電氣等效電路圖。第16圖所示的半導體裝置的結構中，取 代第4圖所示根據第二實施例的半導體裝置的齊納二極體 兀件（ZDO，設置電阻元件R。第16圖所示的半導 的其他結構與第4圖所示的半導體裝置結構相同，對應的 部分，附予同一參考符號，而省略詳細的說明。。〜 電阻"°件R在基極節點5及閘極節點6之間連 IGBT2—斷開時’抑制閘極電極節點6的電位下降。 參 第Π圖概略顯示第16圖所示的半導體裝置的剖面構 造圖圖所示的半導體裝置的構造中，n型半導體區 域（第1半導體區域）i2a半導體裝置的表面上，鄰接 雜質區域U 4雜質區域)22形成p型雜質區域(第… 區：Ή型雜質區域咖及55以及N型雜質區域(二 雜貝£域）22共同形成電極層（第5電極層）5卜電極層 對應連接基極電極節點5的基極電極層。p型雜質區心5 的另&中，與電極層57相對，設置電極層Μ。 17圖所不料導體裝置的剖面構造的其他結構，= 所示的：導體裝置的剖面構造相同，對應的部分 一參考符號，而省略詳細的說明。 ，同 第Π圖所示的半導體結構中，取代第5圖 雜質區域（第7雜質區域）28&Ν型雜質 、孓 域）29所形成的齊納二極體元 、— 6雜質區 兀件ZDl，以P型雜質區域55
2075-9971-PF 39 200950062 利用N型半導體區域12a表 可以以簡易的結構實現内建 的擴散電阻形成電阻元件R ^ 面的雜質區域5 5的擴散電阻， 二極體元件Di及電阻元件只。 弟16及17圖所示的結構中，由於二極體元件Di使閘 極電極節點6(閘極電極層⑴的電位^往㈣· 下降，IGBT2在斷開時，骑秘杜n 2 將、准持P通道M0S電晶體pq在導 通狀態。斷開時，集極電…高狀態，因此，藉由P型 雜質區域55形成的電阻元件R，在經過延遲時間後，鬧極 電極層21(閘極電極節點6)，大致維持在集極電位^ 的電位準位’源極-閑極間電位差變得比_電晶體心 臨界電Μ小’P通道_電晶體pQ維持在斷開狀態。因此， 順2導通時，P通道_電晶體pQ維持麵開狀態。以 快時序執行IGBT動作，可以降低導通損i pit道_ # 晶體PQ，在斷開狀態時，閘極與源極間的電壓，即施加宅 閘極絕緣的電壓小’確實保障閘極絕緣膜的耐壓。e 〇至 又’ IGBT2斷開時，電阻元件R，由於延遲時間，對於 閘極電位Vg2 #電位變化具有某些時間的延才應答。因 此，閘極電極層21 (閘極電極節點6)的閘極電位，棼 於集極電位Vc的上升由於二極體元件Di的穿透而下降二 通道M0S電晶體PQ成為通導狀態’可以停止斷開時的 往雙極電晶體BT流入。經過斷開時的過渡狀能 '° 心、1文，甶於雷 阻元件R，閘極電位Vg2設定為與集極電位Vc大致相曰、 度的電位準位。又’二極體元件Di ’在斷開時 目二程 電位Vg2的電位過度下降。 ，甲極
2075-9971-PF 40 200950062 利用電阻元件R(P型雜質區域55 態中閘極電位Vg2的電位下隊 丨制1GBT斷開狀 12a及19h η A 下降’可以減低N型半導體區域 1 Za及12b之間的電位罢 Λ 12b^f^ 可以迴避N型半導體區域12a 及12b之間的耐壓下降的問題。 如上述’根據本發明的 的閘極電極節點盥雙極 、“列’ P通道M〇S電晶體 件的同時，利用-II 的基極節點之間連接電阻元 用一極體元件抑制p通道 ❹ 極電位下降。藉此U ⑽電曰曰體PQ的閘 低切換損失，…二f:貫施例的效果，還可以更降 的半導體裝置。、$卩早W核彳τ切換動作的耐I特性 [第九實施例] 第18圖顯示根據本發明第 電氣等效電路圖。第1δΗ所_例的半導體裝置的 攄筮]fi回 8圖所不的半導體裝置的社槿，盘括 據第16圖所示的第八實施 ：，。構’與根 不同的結構。gp，Φ ¥體裝置，在下述點，有 ❹ 閘極電極節點6阻二，’並非在基極電極節點5與 節點3之間連接'^極電極即點6與集極電極 不的半導體裝置的έ…门 構，與第16圖所 符號，而省略詳對應的。Ρ分，附予同-參考 第18圖所示的半導體裝 電極節點6鱼隼 &電阻元件Ra，在閘極 -果極電極節點3之 閘極電容與電 妾。MOS電晶體pQ的 起的閘極電位v ? 妾。電阻疋件Ra所引 g2的電位變化，對Μας #曰 引起的電位蠻仆 M〇s電曰日體的閘極電容 延遲產生。因此，藉由與第八實施例相
2075-9971-PF 41 200950062 同的動作，；[GBT2移至斷開時 .^ *叶P通迢M0S電晶體PQ —旦 成為導通狀態，之後，IGBT2 2斯開狀態間’ P通道M0S電晶 體PQ維持斷開狀態。因此， — 藉由與第八貫施例相同的動 作’可以得到相同的效果。 本發明，一般應用於勃 執仃電力切換的半導體裝置，藉 此可以得到耐壓特性優显 ,,、 阿逮切換動作的低導通電壓的 的半導體置。此半導體裝置，▼以是分離的單 體’也可以内建於模、组等的積體電路裝置内。 雖然以詳細說明相千 ._„ 本毛明，但只是為了範例顯示， 亚不作限定，而以附加的1 IV、主姑， 〕甲明專利乾圍來解釋發明範圍可 以清楚地理解。 J 【圖式簡單說明】 實施例的半導體裝置的 [第1圖]顯示根據本發明第 電氣等效電路圖。 體裝 體裝 ❿置的卑W。]概略顯不根據本發明第—實施例的半導 置的寄生成分圖。 7 置的：面3二]概略顯示根據本發明第-實施例的半導 置的剖面構造圖。 ^ [第4圖]顯示根 民據本發明第二實 電氣等效電路圖。 Θ [第5圖]概略+ ha ‘离不根據本發明第 置的剖面構造圖。 巧第 [第6圖]顯示板摅士政 紙據本發明第三實 施例的半導體裝置的 二實施例的半導體裝 施例的半導體裝置的
2075-9971-PF 42 200950062 電氣等效電路圖。 卜曰]顯示根據本發明第四實施例的半導體裝置的 電氣等效電路圖。 [第8圖]概略顯示根據本發明第四實施例的半導體裝 置的剖面構造圖。 [第9圖]顯示根據本發明第五實施例的半導體裝置的 電氣等效電路圖。 ❹ [第1 0圖]顯示根據本發明第五實施例的半導體裝置 的變更例的電氣等效電路圖。 [第11圖]顯7F根據本發明第六實施例的半導體裝置 的電氣專效電路圖。 [第12圖]概略顯示根據本發明第六實施例的半導體 裝置的剖面構造圖。 [第13圖]概略顯示根據本發明第六實施例的半導體 裝置的變更例的剖面構造圖。 φ [第14圖]顯示根據本發明第七實施例的半導體裝置 的電氣等效電路圖。 [苐15圖]概略顯示抱姑士 w 很據本發明第七貫施例的半導體 裝置的剖面構造圖。 [第16圖]顯示根棱太旅nn ^ 像本發明第八實施例的半導體裝置 的電氣等效電路圖。 [第17圖]概略顯示根撼夫政 很骒本發明第八實施例的半導體 裝置的剖面構造圖。 [第18圖]顯示根據本於明货丄_ > / t ^ ^ 4心明弟九實施例的半導體裝置
2075-9971-PF 43 200950062 的電氣等效電路圖。 【主要元件符號說明】 1〜電壓緩和元件； 2〜電路部分； 3〜集極電極節點； 4〜射極電極節點； 6〜閘極電極節點； 7〜閘極電極節點； 10〜P型半導體基板（半導體基板區域）； 12a及12b〜N型半導體區域； 12c〜N型半導體區域； 12e〜N型半導體區域； 13〜P型半導體區域； 14〜P型半導體區域； 1 5〜N型雜質區域； 16〜射極電極層； 17〜閘極絕緣膜； 18〜電極層（第2電極層）； 19a及19b〜P型雜質區域； 20〜閘極絕緣膜； 21〜閘極電極層； 22〜N型雜質區域； 2 3〜集極電極層； 24〜基極電極層； 2075-9971-PF 44 200950062 25〜N型雜質區域； 26〜電極層（第5電極層）； 28〜P型雜質區域（第7雜質區域）； 29〜高濃度N型雜質區域（第6雜質區域）； 32〜P型雜質區域（第6雜質區域）； 34〜P型雜質區域（第7雜質區域）； 35〜電極層（第5電極層）； 40〜P型雜質區域（第5雜質區域）；
42〜電極層； 44〜N型埋入雜質區域； 44及46〜N型埋入雜質區域（第1及第2埋入半導體 區域）， 48〜p型半導體區域（第5半導體區域）； 5〜基極電極節點； 50〜P型雜質區域（第5雜質區域）； 5 2〜電極層； 55〜P型雜質區域（第6雜質區域）； 57〜電極層（第5電極層）； 59〜電極層； BBD〜PNP雙極電晶體； BBD2〜PNP雙極電晶體； BBD3〜NPN雙極電晶體； BT〜PNP雙極電晶體；
Cd〜寄生電容； 2075-9971-PF 45 200950062 cg〜閘極電容；
Di〜PN接合二極體（二極體元件）； JQ1〜P通道接合場效電晶體（JFET); JQ1〜P通道場效電晶體； LI〜端部； LL〜感應負載； NQ〜N通道M0S電晶體； PQ〜P通道M0S電晶體； R〜電阻元件；
Ra〜電阻元件；
Vc〜集極電位； V c e〜集極-射極間電壓；
Vc-Vg2〜電壓差； V e ^射極電位，
Vgl〜控制電壓；
Vg2〜閘極電位； V h〜南側電壓，
Vthp〜臨界電壓； Z D i〜齊納二極體元件。 2075-9971-PF 46

Claims (1)

  1. 200950062 十、申請專利範圍： 1. 一種半導體裝置，包括： 第1雙極電晶體，具有連接至w電極節點的第 通節點、連接至第2電極節點的第2導通節點、以 基極節點； 上 第1導電型的第1絕緣問極型場效電晶體，在上 2電極節點與上述第1雙極電晶體的基極節點之間連接， ❹ 《控制信號選擇性地導通，在導通時，上述第2電極ρ 點與上述第1雙極電晶體的基極節點之間電氣連接； 第2導電型的第2絕緣閑極型場效電晶體，具有閑接 電極、電氣連接至上述第！電極節點的第3導通節點、電 氣連接至上述第i雙極電晶體的基極節點的第4導通節 點’根據上述閘極電極的電壓與上述第i電極節點的電壓 選擇性地導通，在導通時，上述第1電極節點與上述第—r 雙極電晶體的基極節點之間電氣連接；以及 ® 電慶緩和元件，在上述第2電極節點與上述第2絕緣 ^極型場效電晶體的閘極電極之間連接，上述第！雙極電 晶體非導通時，緩和施加至上述第2絕緣閉極型場效電晶 體的閘極電極的電壓。 2.如申請專利範圍第丨項所述的半導體裝置，上述電 壓緩和元件係具有PN接合的二極體元件。 .3· Η請專利範圍帛2項所述的半導體裂置，更包 括： —堅-極體’在上述第2絕緣閘極型場效電晶體的 2075-9971-PF 47 200950062 « 閘極電極與上述第1雙極電晶體的基極節點之間連接，導 通時，在上述閘極電極與上述基極節點之間產生—定的電 壓。 4. 如申請專利範圍第2項所述的半導體裝置，更包 括： 定電壓二極體，在上述第1電極節點與上述第2絕緣 閑極型場效電晶體的閘極電極之間連接，導通時，在上述 Q 第1電極節點與上述閘極電極之間產生一定的電壓。 5. 如申請專利範圍第2項所述的半導體裝置，更包 括： ，二極體連接的第2雙極電晶體，在上述第2絕緣閘極 型場效電晶體的閘極電極與上述第丨雙極電晶體的基極節 點之間連接，導通時，上述閘極電極與上述基極節點之間 的電位差降低。 6. 如申請專利範圍第2項所述的半導體裝置，更包括： © *二極體連接的第2雙極電晶體，在上述第丄電極節點 ^上述第2絕緣閘極型場效電晶體的閘極電極之間連接， 、、 上迷第1電極節點與上述閘極電極之間的電位差 降低。 如申。3專利範圍第2項所述的半導體裝置，更包 括： ㈣ί合型場效電晶體，具有電氣連接至上述第2絕緣閑 、，效電晶體的閘極電極的第5導通節點、電氣連接至 w第2電極即點的第6導通節點、以及電氣連接至上述 2075-9971-pp 48 200950062 第1雙極電晶體的基極節點的控制電極 8.如申請專利範圍第 括： 項所述的半導體襞置，更包 電阻兀件’在上述第2絕緣閘極型場效電晶體的閘極 電極與上述二極體元件之間的連接節點以及上述第工雙極 電晶體的基極節點之間連接。 ,9.如申請專利範圍第2項所述的半導體裝置，更包 括· Φ 冑阻元件’在上述第2絕緣閘極型場效電晶體的閘極 電極與上述第1電極節點之間連接。 10·如申請專利範圍第i項所述的半導體裝置，其 t，上述電壓緩和元件係接合型場效電晶體，包括： 第5導通節點，電氣連接上述第2絕緣間極型場效電 晶體的閘極電極； 第6導通節點，電氣連接上述第2電極節點；以及 〇 控制電極，電氣連接上述第1雙極電晶體的基極節點。 11. 一種半導體裝置，包括： 第1導電型的半導體基板區域； 、第2導電型的第1半導體區域，在上述半導體基板區 域表面上形成； 第2導電型的第2半導體區域，在上述半導體基板區 域表面上與上述第1半導體區域分離形成； 第1導電型的第3半導體區域，鄰接上述第i半導體 區域而形成； 2075-9971-PF 49 200950062 、、第1導電型的第4半導體區域，在上述第2半㈣區 域以及上述第！半導體區域内的一部分的區域的表面上形 成； 第2導電型的第1雜質區域，在 * ^ ^ 隹上迷第4半導體區域 录面的一部分的區域中形成； W電極層’形成以電氣連接上述第4半導體區域以 及上述第1雜質區域； ❹ ❹ 巴域：二極層’在上述第1雜質區域與上述第1半導體 。域之間的上述第4半導體區域上以及上述第2半導體區 域上的冑分區域上以第工絕緣膜介於其間而形成； 第1導電型的第2及第3雜質區域，在上述第’ 體區域表面上，與上述第4 成。 卞守歴匕碼刀離，互相隔開形 第2導電型的第4雜質區域，在上述第（半導體區域 上鄰接上述第3雜質區域而形成； 第3電極層，電氣連接至上述第2雜質區域； f 4電極層’在上述第2及第3雜質區域間的上述第 、T體區域表面上以第2絕緣膜介於其間而形成； 、第5電極層，形成以電氣連接至上述第3及第4雜皙 區域；以及 胄 皁第2導電型的第5雜質區域，在上述第2半導體區域 、面上形成的同時’電氣耦合至上述第4電極層。 .12.如申請專利範圍第u項所述的半導體裝置，更勹 · 2075-9971-PF 50 200950062 第2導電型的第6雜質區域 ，个菔區域 ^ ^ ^ ^ 1千導 内，與上述第3及第4雜質區域分離而形成；以及 第1導電型的第7雜質區域’在上述第6雜質區域上 與上述第6雜質區域連接而形成的同肖，與 層電氣耦合。 Μ 4電極 13.如申請專利範圍第u項所述的半導體裝 β 第1導電型的第6雜質區域，在上述第1半導體區域 表面上與第4雜質區域鄰接形成，且電氣連接至上 電極層；以及 第1導電型的第7雜質區域，在上述第】半導體區域 表面上與上述第6雜質區域隔開形成的同時，與上述第4 電極層電氣耦合。 14.如申請專利範圍第11項所述的半導體裝置，更包 括： 、第2導電型的第5半導體區域，在上述半導體基板區 域表面上’在上述第1及第2半導體區域之間分離形成； 以及 第1導電型的第6雜質區域，分別在上述第1及第5 半導體區域的一部分區域及上述半導體基板區域表面上形 成的同時，電氣連接至上述第4電極層。 15.如申請專利範圍第11項所述的半導體裝置，更包 括： 第1導電型的第6雜質區域，在上述第1半導體區域 2075-9971-PF 200950062 表面上形成的同時，兩端分別電氣連接至上述第4及第 電極層。 16. —種半導體裝置，包括： 第1導電型的半導體基板區域； 在上述半導體 第2導電型的第！及第2半導體區域 基板區域表面上互相隔開形成； ❹ ❹ 第1導電型的第3半導體區域，鄰接上述第丨半導體 區域而形成； 、、第1導電型的第4半導體區域，在上述第3半導體區 域以及上述第1半導體區域内的一部分的區域的表面上形 成； 第2導電型的第！雜質區域’在上述第4半導體區域 的一部分區域的表面上形成； 第1電極層，形成以電氣連接上述第4半導體區域以 及上述第1雜質區域； 第2電極層，在上述第i雜質區域與上述第^半導體 區域之間的上述第4半導體區域上以及上述第1半導體區 域上以第1絕緣膜介於其間而形成； 第1導電型的第2及第3雜質區域，在上述第i半導 體區域表面上與第4半導體區域分離，且互相_形成；' 第3電極層，電氣連接至上述第2雜質區域； 弟4電極層，在上述第2 1半導體區域表面上以第2絕緣膜介於其間而形成； 第2導電型的第4雜質區域，在上述第】半導體區域 2075-9971-PF 52 200950062 表面上鄰接上述第3雜質區域而形成； 第5電極層’形成以電氣連接至上述第3及第4雜質 區域；以及
    第1導電型的第5雜質區域’與上述第3及第4雜質 區域分離配置，且在上述第1半導體區域與上述第2半導 體區域的一部分區域的表面上，連續地在上述第丨及第2 半V體區域之間的上述半導體基板區域上形成的同時，電 氣連接至上述第4電極層。 17. —種半導體裝置，包括： 第1導電型的半導體基板區域； 第2導電型的第！及第2半導體區域，在上述半導體 基板區域表面上互相隔開形成； 第1導電型的第3半導體區域，連接上述第丨半導體 在上述第3半導體區 部分的區域的表面上 第1導電型的第4半導體區域， 域上以及上述第1半導體區域内的一 形成； 的一 Ϊ二：型區域，在上述第4半導體區域 的一4刀區域的表面上形成； 第1電極層’形成以電氣連接上 及第1雜質區域； 干等體£域以 1半導體 半導體區 第2電極層’在上述第1雜質區域與上 區域之間的上述第4半導體區域上以及上述 域上以第1絕 '緣膜介於其間而形成； 2075-9971-PF 53 200950062 第1導電型的第2及第3雜質區域，在上述 體區域表面上，鱼上抒、哲 第1半導 形成，· ”上迷第4半導體區域分離’且互相隔開 第3電極層，形成以電氣連接至 第4電極層，在上述第2及第3雜質區域 1半導體區域表面上以第2絕緣膜介於其間而形成.处第 ❹ Φ 弟2導電型的第4雜質區域，在上述 表面f鄰接上述第3雜質區域而形成； 導體區域 第電極層，形成以電氣連接至上 區域； 及第4雜質 第1導電型的第5半導體區域，在上述 導體區域之間形成以連接上述半導體基板區域. + 第1導電型的第5雜質區域，在上述 表面上形成的同時，雷气牛^體£域 第連接至上述第4電極層；以及 第2導电型的第}及第2埋入半導體區域，在 P基板區域與上述第1半導體區域之間以及上述半導體 基板區域與上述第2半導體區域之間，互相分離形成； 半導2域=第5半導體區域’以上述第1及第2埋人 輪合。^之間的區域介於其間’與上述半導體基板區域 2075-9971-PF 54
TW097133895A 2008-05-30 2008-09-04 半導體裝置 TWI389301B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008142511A JP4632068B2 (ja) 2008-05-30 2008-05-30 半導体装置

Publications (2)

Publication Number Publication Date
TW200950062A true TW200950062A (en) 2009-12-01
TWI389301B TWI389301B (zh) 2013-03-11

Family

ID=41317894

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097133895A TWI389301B (zh) 2008-05-30 2008-09-04 半導體裝置

Country Status (6)

Country Link
US (1) US8093660B2 (zh)
JP (1) JP4632068B2 (zh)
KR (1) KR101022298B1 (zh)
CN (2) CN101594131B (zh)
DE (1) DE102008050495B4 (zh)
TW (1) TWI389301B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4822292B2 (ja) * 2008-12-17 2011-11-24 三菱電機株式会社 半導体装置
CN101969062B (zh) * 2010-08-27 2012-01-04 东南大学 一种提高电流密度的绝缘体上硅n型半导体组合器件
CN101969064B (zh) * 2010-08-27 2012-01-04 东南大学 一种提高电流密度的绝缘体上硅p型半导体组合器件
CN102820385B (zh) * 2011-06-08 2015-04-01 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102637733B (zh) * 2012-04-24 2015-02-25 北京大学深圳研究生院 一种超结绝缘栅双极型晶体管
US9373615B2 (en) * 2014-11-03 2016-06-21 Texas Instruments Incorporated Bipolar transistor including lateral suppression diode
US9799763B2 (en) * 2015-08-31 2017-10-24 Intersil Americas LLC Method and structure for reducing switching power losses
US9653455B1 (en) 2015-11-10 2017-05-16 Analog Devices Global FET—bipolar transistor combination
FR3048288B1 (fr) * 2016-02-25 2018-03-23 Stmicroelectronics (Crolles 2) Sas Detecteur electronique integre de variations de potentiel a haute sensibilite
US10218349B2 (en) * 2016-05-17 2019-02-26 Littelfuse, Inc. IGBT having improved clamp arrangement
US10230364B2 (en) 2017-04-26 2019-03-12 Futurewei Technologies, Inc. Hybrid power devices
CN109643711B (zh) * 2017-07-05 2023-06-16 力特有限公司 具有改进的钳位布置的igbt
CN110459597B (zh) * 2019-08-30 2023-02-07 电子科技大学 一种沟槽型绝缘栅双极晶体管及其制备方法
CN115566060B (zh) * 2022-11-10 2023-06-13 上海功成半导体科技有限公司 Igbt器件及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166223A (ja) * 1985-01-17 1986-07-26 Fuji Electric Co Ltd 複合形スイツチ回路
JPH04369116A (ja) * 1991-06-17 1992-12-21 Mitsubishi Electric Corp 出力回路
JP3163850B2 (ja) * 1993-03-23 2001-05-08 富士電機株式会社 半導体装置
GB2286484A (en) * 1994-02-11 1995-08-16 Fuji Electric Co Ltd Conductivity modulated semiconductor device
DE19534388B4 (de) 1994-09-19 2009-03-19 International Rectifier Corp., El Segundo IGBT-Transistorbauteil
DE4433796A1 (de) 1994-09-22 1996-03-28 Daimler Benz Ag Steuerbares Halbleiterbauelement
GB9423424D0 (en) * 1994-11-14 1995-01-11 Fuji Electric Co Ltd Semiconductor device
JP3386943B2 (ja) * 1995-10-30 2003-03-17 三菱電機株式会社 半導体装置
JP3028803B2 (ja) * 1997-07-02 2000-04-04 富士電機株式会社 半導体装置
JP2000114406A (ja) * 1998-10-09 2000-04-21 Fuji Electric Co Ltd 半導体装置
JP3660566B2 (ja) * 2000-06-30 2005-06-15 新電元工業株式会社 過電流制限型半導体素子
JP2003158269A (ja) 2001-11-20 2003-05-30 Yaskawa Electric Corp 絶縁ゲートバイポーラトランジスタ
JP4091785B2 (ja) * 2001-12-13 2008-05-28 三菱電機株式会社 半導体回路
JP4369116B2 (ja) 2002-12-18 2009-11-18 日本製薬株式会社 コンドロイチン硫酸・鉄コロイドの製造方法および微量元素製剤
JP4437655B2 (ja) * 2003-10-02 2010-03-24 三菱電機株式会社 半導体装置及び半導体装置の駆動回路
JP4440040B2 (ja) * 2004-08-27 2010-03-24 三菱電機株式会社 半導体装置
JP4620437B2 (ja) * 2004-12-02 2011-01-26 三菱電機株式会社 半導体装置
JP4342579B2 (ja) * 2006-08-31 2009-10-14 三洋電機株式会社 半導体装置

Also Published As

Publication number Publication date
US8093660B2 (en) 2012-01-10
TWI389301B (zh) 2013-03-11
JP4632068B2 (ja) 2011-02-16
CN101594131A (zh) 2009-12-02
DE102008050495B4 (de) 2011-05-26
CN101594131B (zh) 2012-08-22
JP2009290070A (ja) 2009-12-10
KR20090124913A (ko) 2009-12-03
DE102008050495A1 (de) 2009-12-17
US20090294799A1 (en) 2009-12-03
KR101022298B1 (ko) 2011-03-21
CN102760733B (zh) 2015-04-01
CN102760733A (zh) 2012-10-31

Similar Documents

Publication Publication Date Title
TW200950062A (en) Semiconductor device
CN104995738B (zh) 半导体装置
CN204257660U (zh) Igbt和半导体器件
TWI609489B (zh) 具有薄基體之垂直半導體元件
CN110190113B (zh) 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管
CN102148240B (zh) 一种具有分裂阳极结构的soi-ligbt器件
JP4610786B2 (ja) 半導体装置
JP7379327B2 (ja) 半導体デバイス
CN1311560C (zh) 横向低侧高压器件及高侧高压器件
US20150162407A1 (en) Semiconductor Device with Recombination Region
CN104716168B (zh) 带有复合区的半导体器件
CN107104057A (zh) 半导体器件
JPH11284175A (ja) Ｍｏｓ型半導体装置
CN105679819A (zh) 一种逆导型mos栅控晶闸管及其制作方法
JPH10200102A (ja) 半導体装置
TW200308100A (en) Semiconductor device
CN110034176A (zh) 解决反向恢复失效的逆导型横向绝缘栅双极型晶体管
JP3163850B2 (ja) 半導体装置
TW523928B (en) Semiconductor device
US7741695B2 (en) Semiconductor device
CN107564956A (zh) 具有完全耗尽的沟道区域的功率半导体器件
CN102446966A (zh) 一种集成反并联二极管的igbt结构及其制造方法
CN102651392B (zh) 一种控制两种载流子的晶闸管
JPH0267766A (ja) バイポーラ型半導体スイッチング装置
TW201025563A (en) Semiconductor device internally having insulated gate bipolar transistor