TW200935781A - System and method for physical-layer testing of high-speed serial links in their mission environments - Google Patents

Description

200935781 九、發明說明： 【發明所屬之技術領域】 本發明大體上關於高速序列鏈接測試領域。尤其，本 發明係指向一種用於在高速序列鏈接任務環境中實體層測 試的系統及方法。 相關中諳案資料 本申請案主張2007年2月9曰所提申之美國臨時專利 申請案第60/889,085號，命名為、、現場系統内高速序列鏈 ^ 接之實體層測試（Physical-Layer Testing Of Live In-System

High-speed Serial Links)"之優先權利益，其在此將其全體 一併整合參考之。 【先前技術】 現代晶片至晶片、機板至機板、及系統至系統匯流排 部署借自該通訊工業中許多原理之先進封包式資料傳送科 〇 技。這些匯流排被稱之為、、高速序列鏈接〃。它們構成先 進的通訊通道以產生多層處理，且除此之外還可容忍傳輸 錯誤。多個序列鏈接常常被集結在一起以構成一條高速匯 流排。這類序列匯流排被使用於各類背景中，例如，在一 桌上型電腦應用内之微處理器及圖形處理器之間的匯流 排。㈣桌上型電腦領域中，現在流行的高速序列匯流排 標準範例係眾所周知為、、PCI快捷界面々的周邊元件連接 (PCI)標準。多數晶片至晶片及機板至機板界面报快地即將 因為錯誤容忍度、產量優勢及接線效率之故而轉移至高速 200935781 序列鏈接。 因為需要多層處理之故，序列匯流排界面係複雜的系 統而引起各種抽象層級上重要的設計及除錯挑戰；實體、 邏輯及軟體層全都互相影響以取得大產量及高可靠度。在 半^體裝置層級下’設計者以它們所配置之各種工具來除 錯及特徵化高速序列匯流排界面，尤其是該實體層（PHY)。 在高資料傳送率下，該實體層自然是類比的，具有例如全 部都重要的信號外形、抖動及雜訊。因而需用例如示波器、 圖案產生器、時脈產生器、抖動分析儀及位元錯誤率測試 益之設備來除錯該實體層。在目前的習知技術狀態中，實 體層測試係以完全與該匯流排任務環境行為隔離的方式進 行。也就疋說人為輸出/輸入條件常常被使用以特徵化一實 體層，用以評估/預測該實體層在與一全部經組合之序列匯 流排架構内較高層耦接時會如何操作。一旦一系統被全部 組合，就常在該系統上執行邏輯及通訊協定分析。 因為一序列匯流排内較高階層之複雜度（非決定論）之 故，一旦一完整機板或一系統需要除錯及特徵化時，傳統 貫體層測試設備快速地變成無效。例如，多數實體層#備 為了正確地操作而需要重複性且決定性資料圖案，然而， 現場流量既不是重複性也不是決定性。其它限制對於在# 完整鏈接（多傳輸巷）或系統測試中之這類設備部署有所防 礙。列舉一些限制來說’所需之工作台設備係昂貴，它們 常常不具有大量充足的測試通道量，它們常長需在人為測 試模式（使用決定性刺激因素）來操作待測装置， 且匕們未 200935781 測量-機板上的一真實接收器會、見、麼。更， 為了測量該些高速信號，今曰測試設備—律需要透： 或類似連接機制所建立之次級互連路徑。 ' ν 【發明内容】 =發明—實施例係—種測試高速序列鏈接之系統。該 Ο ，含：-被架構來插入在一任務環境傳送器及一住務 %輓接收器間-高速序列键接中之 厝制钟势a > 耳〜a器’ B亥實體 一測試器接收器，用以自該任務環境傳送 α接收而速序列資料；一測試器傳送器，用以傳送該古 資料至該任務環境接收器；一資料路徑，在該‘ 器接收器及該測試器傳送器之間延伸以將該高速序列資料 自相試器接收H攜帶至㈣試㈣送^而沒有遺失 路徑’與該測試器接收器進行通訊以接收該高速序 的、y該測量路徑包含用以測量該高速序列資料之特徵 的剛置電路。 =發明另-實施例係一種測試在任務環境傳送器及任 :妾收器間之高速序列鏈接之方法。該方法包含：接 古、#! #務環境傳送器之高速序列資料信號，將該接收 :拉此列貝料信號傳送至對應該任務環境傳送器之任務環 實際上與傳送該接收高速序列資料信號同步地 化=收高速序列資料信號進行數位化以產生一第一數位 號；及分析該第-數位化信號。 賞施例係一種測試在任務環境傳送器及任 8 200935781 務環境接收器間之高速序列鏈接之方法= ❹ ❹ 供-實體層測試器，其包含：一高速資料：方法包含：提 收一任務環境傳送器所輸出之高迷序#入件1用=接 輸出件，用以提供該高速序列資料給一 ’，问速資料 -資料路徑，在該高速資料輸入件及該古：環境接收器； 間延伸以將該高速序列資料自該高速:：輸=件之 :;資料—遣失;及-測量 料輸入件進行通訊，用以蚊該高速序列資料之特徵.= ^速貧料輸人件與具有-任務環境傳送器之第—装置進 :通：置：該高速資料輸出件與具有一任務環境接收器之 訊’該任務環境接收11對應至該任務環境 =序㈣在靠務環境傳送器及該任務環境接收器間 之间速序列鏈接進行測試0 【實施方式】 現在參考圖式，圖i說明本發明一示範性測試建立安 排100。在本範例中，測試建立安排100包含連接一傳送 器1〇8(其可以是收發器的一部分）及一相對應高速接收器 112(其也可以是收發器的一部分）之高速序列資料鏈接 104，该接收器係該傳送器所傳送資料之預定任務環境接 收器。基於測試該高速鏈接104之實體層目的，測試建立 安排100也包含插入傳送器108及接收器112間之高速鏈 接中之實體層測試器116。如下所詳述，測試實體I測試 器116之主要目的係在它們的任務環境内操作時對例如高 200935781 鲁 速序列鏈接104之高速序列界面之實體層進行分析。 藉由任務環境〃及雷同用語來代表例如母板及周邊 元件卡、高速儲存裝置及電腦、數位媒體播放器及視訊監 視器等等包含傳送器108及接收器112並以高速鏈接1〇4 連接之構件（未顯示）係分別傳送及接收現場真實資料，就 如同在實體層測試器116未呈現於該高速鏈接時它們所應 做°換言之’該資料大體上可被特徵化成非決定性、非定 ❹ 期性及非連續性。如由讀取下列說明而變得顯而易見，測 °式建立女排100係一對測試該高速序列鏈接1 04之實體層 之低成本解決方案。本低成本解決方案的好處係為數眾 ^ 例如’在待測構件或待測系統正在處理任務環境匯流 排流量時可執行實體層測試器。此外，在一匯流排内之所 有傳輸巷可被同時測試，且在該實體層内該、、類比，信號 從來不必透過長纜線而被路由至工作台設備。現在在通訊 協疋失敗及實體層信號整合性間之快速相關性可被快速且 ❾ 具成本效率地產生。 編列高速序列E流排内之實渡層雜訊及抖動預算 在詳述示範性實體層測試器116前，本段落描述標準 主體方面，例如，PCI_SIG®(、周邊元件連接特定利益團 體(wm^pcisjg.com))定義例如雜訊及抖動之實體層參數。 在本段落中，該PCI快捷界面標準範例被使用，即使多數 標準遵循相同的通用原理。它們全以這類方式來定義該些 參數因而確保在一完全組合序列匯流排内正確的操作。其 200935781 它標準包含用於高畫質視訊應用之高畫質多媒體界面 (HDMI)標準、用於乙太網路應用之丨00億乙太網路附接單 元界面（XAUI)(係羅馬數字之、、10夕）標準、用於儲 存應用之序列先進技術附接（SATA)標準、用於記憶體應用 之全緩衝式雙線内記憶體模組（FB-DIMM)標準、用於多晶 片整合之高密度多晶片連接（HDMI)標準、用於大哥大内基 頻及處理器界面之DigRF(、數位式射頻"）標準、用於接 ❹ 合各裝置之通用序列匯流排（USB)標準、用於接合行動裝 置之行動產業處理器界面（MIPI)標準、及用於系統連接應 用之序列快速輸出/輸入（SRIO)標準。 圖2係一典型高速序列鏈接2〇〇之實體層圖形，其由 抖動及信號整合性觀點係多數相關。序列鏈接2〇〇包含一 傳送緩衝器204及跨過一傳輸媒體212所設置之一接收緩 衝器208。在該傳送端，序列鏈接2〇〇包含產生相對低頻 時脈信號（在此為1〇〇兆赫）之參考時脈產生器216及倍增 〇 該低頻時脈信號以便輸出一高頻載波信號（在此為2.5千兆 赫）之傳送鎖相迴路（PLL)220。在該接收端，序列鏈接200 包3 —接收鎖相迴路224，其也倍增該低頻時脈信號以便 輸出具有與該載波信號之頻率相匹配的一頻率之高速時脈 佗號。该接收端也包含一時脈/資料復原（CDR)電路228及 一取樣正反器232。 如上所述，在—典型應用_，多個高速鏈接係同時與 該早時脈網路配對並操作° ® 2建議-高速系統内各種抖 動及雜訊源並強調例如一對於抖動、雜訊及位元錯誤率測 200935781 試之典型位置之觀察點 點236之重要觀察區域。例如，來自 參考時脈產生器216之抖動影響傳送器及接收器兩者。在 該傳送器中，該抖動經值样蚀4 — 傳送鎖相迴路200進行過濾，其接 著可能增加它自己本身的挑叙/私 的抖動7雜訊。接著，在資料被傳送 時’傳送緩衝器204及僂蚣拔秘 及傳輸媒體212會增加抖動及雜訊兩 2〇在該接收緩衝器208處進行取樣之資料中。傳送緩衝 ❹ ❹ =引人例如卫作週期失真或超額振鈴之效應，而 :輸媒體212包含例如衰減、信號反射、偏斜及串音之效 應。如可期待地，一勸家扯私议丄 送緩衝器2。4輸出處=波形的自然位置會是在傳 個有助於揭發來自傳送鎖相迴路 及傳送緩衝器204之抖動以及被印記在傳輸媒體 上之波型及電壓雜訊。缺& 、、、，既然該驗證標的係以各種取 樣該接收器内部正反器232的方式來驗證堅固 j = =學模型來將在本觀察點所測量之事物轉換成該接收器 ::樣正反器所看見事物之估測值。第-這類模型； 武要包含該接收器所看見來 動效應。 I之來自參考時脈產^ 216之抖 還疋參考至圖2’該接收器内之時脈 增加/消除下列-歧抖動。帛水“土 28 —幵初第一，來自參考時脈產生3| =係由接收鎖相…4所過滤，其也可能增：它自 的抖動。接著，時脈/f料復原電路⑵主要 該資料出現於取樣正反器23 :在 時脈產生器216 +僂逆心、 先將該傳送路徑（參考 傳送鎖相迴路22〇+傳送緩衝器2〇4 接收緩衝器2G8)之抖動自該參考時脈路徑（參考時^ 12 200935781 產生器21 6+延遲元件240+接收鎖相迴路224)之抖動中減 去。這個係結合接收鎖相迴路224及時脈/資料復原電路228 來完成。另一模型包含正好就在該時脈/資料復原電路228 如之接收器荨化（尚通滤波器）效應，且又一模型包含傳輸 媒體212内之衰減及串音效應。應注意，各種接收器之詳 細實施可不同於圖2,但該圖形係來自一抖動及雜訊觀點 之多數接收器行為代表。 ❹ 基於上面複雜度，且因為傳統測量系統限制之故，如 圖3所示，該PCI快捷界面標準定義圖2中高速序列鏈接 200之數學模型。如所述，數學模型3〇〇係致力於幫助工 程師將一在傳送緩衝器2〇4(圖2)(使用一示波器、時間間 隔分析儀或位元錯誤率測試器（BERT))或一時脈產生器的 輸出處之測量轉譯成在該接收器處之取樣正反器出所看 見事物之估測值。數學模型3〇〇包含一 pci快捷界面鏈接 内該些主要抖動源中每一個之轉換函數。本圖式中之數學 〇 模型細節係包含於該PCI快捷界面抖動規格中。那些熟知 此項技術之人士會輕易地理解到其它標準係類似的。 本發明實《層鲥董方法 在高速序列醒流排變成主流時，測試及測量設備開始 整合上述模型成為測量解決方案的—部分。該好處係工程 師現在可花費它們的時間來執行該些測試而非組成例如圖 3模5L 300般之模型 '然而，相對地在本揭示中，在高速 接收器内執行測量之模型要求全被取消，而直接將傳輸媒 13 200935781 體、鎖相迴路緩衝器及等化器效應全部納入考慮。這個也 被完成而不需決定性或重複性刺激。 再參考至圖1，本圖形顯示本發明測試建立安排， 其中，實體層測試器116被放置在任務環境傳送器108及 任務環境接收器112間之路徑中。實體層測試器本身 内含一全功能相容接收器及一全功能相容傳送器124。這 =子’料H(待測）⑽料露至該任務環境傳輸媒體末 端處之真實接收器（本例為接收器120)。類似地，接收器（待 測）112係曝露至一真實傳送器（本例為傳送器12句❶實體 層測試器116操作於攜帶任意流量之實際鏈接内。因此， 它的主要功能係重複（在它的輸出上）它在輸入上所接收之 任何資料。此外，可Μ合分析電路128 I執行例如抖動及 電壓波形測試（測量）之實體層分析功能。額外的抖動及/或 電壓控制電路132也可被整合至測試器116中以插入抖動 至待測接收器1 12，藉以評量它的抖動容忍度。本操作被 〇 充份描述於2006年10月26日所提申且命名為、、整合抖 動注入之高速收發器測試器（High_Speed Transceivef

Incorporating Jitter Injection)" (、’〇35 申請案办）之美國專 利申請案第1 1/553,035序號之中，其在此將其抖動注入及 抖動測試相關教示之全體一併整合參考之。此外，其它電 路可包含通訊電路136，以與例如允許一使用者與該實體 層測試器介接並跑相關軟體圖形使用者界面（〇111)之一般用 途電腦之外部裝置進行通訊。 參考回到圖3 ’其說明該PCI快捷界面標準之數學模 200935781

型300,本圖式也顯示用於本揭示系統及方法之觀察點3〇4 位置。如下所詳述’本揭示系統整合一全功能高速序列接 收器，且它們㈣於抖動測量之觀察點正好放置在該接收 器内部。如此’由這些系統所執行之例如眼狀圖之測量包 含前面段、落（參考時脈+傳i鎖相迴路+傳送緩衝器+媒體+ 接收緩衝器+接收鎖相迴路）所述之所有抖動效應。這個代 表工業中之多主動傳輸巷之最大相關抖動測量，且可使工 程師能夠評量具有真實流量之整體序列鏈接（傳送器及接收 器之結合）之位元錯誤率執行效率。由本揭示所測量之眼狀 開口代表在該接收正反器取樣例中該容限量之直接評量。 不需建立模型。對於所執行之任何位元錯誤率測量也是一 樣。利用本揭示系統，位元錯誤率值可與例如通訊協定失 敗或重新傳送之高階系統度量相關聯。 示範性實《層測試器實施例 Ο 圖4說明可充當圖1測試建立安排1 〇 〇中之實體層測 試器116使用之實體層測試器4 〇 〇。在本範例令，實體層 測試器400係一具有一些通道電路4〇4之多通道測試器， 該些通道電路404典型地係等於例如多通匯流排中所測試 之個別序列鏈接數量。那就是說’通道電路404數量可不 同於例如可測試不同通道數量之序列鏈接匯流排實施例之 例子，在其中於具有較少通道之匯流排測試期間之情況未 使用實體層測試器400之通道電路中其中一些。典型地， 雖然不是必需的，但是每一個通道電路4〇4係與實體層測 15 200935781 試器400内每一個其它通道電路-模-樣。結果，為了方 404之 :，：有-通道電4 40”之各種構件被標示並描述。假 设其它通道電路之未標示構件應與所標示電路 對應構件相同。 〇 ❹ 實體層測試器_包含用於每一個通道電4綱之資 料輸入件彻及資料輸出件心如那些熟知此項技術之 人士會輕易了解的，每—個輸人件4G8及輸出# 412可為 一合適各別輸人或輸出連接器的-部分，例如，36接腳、 64接腳、98接腳連接器或164接腳連接器，視測試通道 數量而^。實體層測試胃4⑽也可包含—參考時脈輸入件 及-參考時脈輸出# 42〇,用以各別接收一參考時脈 W及將該參考時脈信號傳遞至該測試器外。參考時脈輸 入件及輸出件416、42G也可以是上述連接器的一部分。 在測試期間’資料輸入#彻中一些或全部及參考時脈輸 入件416係、電性連接至待測傳送器（未顯示），i資料輸出 件412中一些或全部及參考時脈輸出件係電性連接至 一待測接收器（未顯示）。 每一個電路通道404可包含用於讓高速序列資料進入 ▲實體層測试g 400之二條路徑。該第一路徑係一將來自 β存測傳送n (也就是’任務環境傳送器）之資料通過實體 層〗試器400傳遞至該待測接收器（也就是，任務環境接收 器）。之功忐性資料路徑424 ^該第二路徑係一測量路徑428， 其可被架構以分析該輸入信號中例如它的眼狀開口及抖動 各種類比參數。資料路徑424可包含一比較器432及/或 200935781 等化網路(見圖5)，其後接包含一取樣器(在此為正反 :時脈/資料復原電路436,其後接著是解序列（解多工器） 2路」40。由解多工器電路44。所序列化之資料係透過一 列器(多工器)444及-電壓驅動H 448被路由至各自的 資料輸2件4⑴在本財，序❹⑽係與接收器電路 452進打同步，因而未在本傳輸過程中遺失封包。對解序 列化該資料並接著序列化之需求係由下面數位器實施例中 ❹丨中之-所驅動。大體上’本解序列化並接著序列化步驟 σ被省略或者，若該數位器實施例可提供該步驟，則可 不需要該步驟。 在本實施例中’在到達比較器432之前，該輸入信號 被路由至測量路徑428，其包含用以數位化該輸入高速序 列貢料信號之數位器456及用以分析例如上述眼狀開口及 抖動之輸入信號參數之分析儀46〇。該路由需要隨著對該 輸入信號參數之最少擾動而發生。也就是說，所需之測量 〇 路徑428及資料路徑424間之距離係最小且該電容性及電 感性負載需要被最小化。在一整合環境中，較佳之路由係 發生於該傳輸線之終端網路之後。嚴格地說，測量路徑428 可被考慮以各種方式延伸至電壓驅動器448(傳送器）。也 就是說，額外測量相關電路464可被提供至電壓驅動器448 以致能抖動注入或電壓掃描。該，035申請案係詳述一整合 抖動注入之高速收發器測試器，其中，抖動注入係於一主 動高速傳送器上執行而不需對該傳送器内該些主構件做任 何修改。該’035申請案在此將以本方式進行抖動注入之教 17 200935781 示一併整合參考之。特定抖動注入方案範例配合圖13至 圖1 5而被更加詳述於下。 -實體層測試器4〇〇之優勢係提供就在一真實接收器 輸入處，也就是在該測試器外面之接收器電路❾的信號 外形及抖動之-意識。操作時，上述係等效於將一示波器 探針就放置在-裝置之輸人塾片處。對於非常高頻應用（例 如，每秒50億位元及更高）而言，本位置處之信號幾乎不 ❹可見，且本揭示實體層測試器之接收器内之額外數位等化 電路係需要地以放大及調整該訊號。能在該等化電路後觀 察到該信號外形係可期待的。基於這類情況，@ 5之實艘 層測試器500之架構可被充當例如圖實體層測試器ιΐ6 使用。該實體層測試器500之架構主要可應用於例如線性 等化器504之線性等化器。如可見的，圖4及圖5各自實 體層測試器400、500間之差異係在於圖5實體層測試器5〇〇 中之測量路徑被插入至輸入等化器5〇4(且在該比較器514 Q 之前）之後的接收器電路512中，因而在由該等化器放大該 高速信號之後可致能該高速信號之測量。再者，在此動機 係正確地觀察該取樣器（圖5之正反器516)看見什麼及在 它的取樣視窗内是否有足夠的容限。如同圖4實體層測試 器400，圖5中該實體層測試器5〇〇之傳送器52〇可依據 該’035申請案主題以便包含兩個抖動插入及電壓擺動控制 電路524。 數位器實施例 200935781 如可由上面說明中看見，實體層測試器4〇〇、5〇〇各自 之接收器電路（各為圖4及圖5)係較該傳送器電路更複雜， 其包含用於數位化該些進入信號之類比外形之一裝置。本 段落描述實施該數位化過程之不同方法。 圖6顯示包含示範性數位器電路6〇4之實體層測試器 6〇〇。注意，基於方便只有—條通道被顯示。然而，如同 圖4及圖5各具有之實體層測試器4〇〇、5〇0，圖6實體層 〇 測試器可包含與期待一樣多的通道。實體層測試器6〇〇 可被使用於圖1實體層測試器丨丨6，以測試任務模式傳送 器108及任務模式接收器112之間之序列匯流排界面。數 位器電路604包含一時基產生器6〇8，其耦接圖案比較及 錯誤計數分析儀（邏輯電路）612以實施一高度多用途抖動 及眼狀開口測量解決方案。時基產生器608可根據2〇〇7 年7月12日所提申且命名為a使用一主要數位式時基產 生器之信號整合性測量系統及方法（Signal IntegHty Q Measurement System and Method Using a Predominantly Digital Time-Base Generator广（，該’825 申請案夕）之美國 專利申請案第1 1/776,825序號而產生，其在此將其關於時 基產生器之全體教示一併整合參考之。對實體層測試器600 内該測量路徑61 6所產生之第一評論係在於該測量路徑61 6 幾乎由第二任務環境接收器所構成。說是、幾乎夕係因為 大體上在測量路徑616及資料路徑620間之唯一差異在於 該時脈/資料復原電路624係由時基產生器608所取代。該 時基產生器608及該取樣器628(—正反器被顯示，但它可 200935781 ，一比較器）之結合係詳述於 為任何合適的取樣器，例 該’825申請案中。 時基產生器608主| 士 ift ^ + ^ 芏要由一修改時脈/資料復原 =允許即時地(相對於—參考時脈信號(電路= / U Ref可照字面地為該測試器6〇〇之輸入時脈 (§亥輪入時脈未示於圖6，4其 ^ ^ 1—具了類似於圖4中該測試器4〇〇 ❹之輸人時脈416)’或可為該時脈/資料復原電路…之輸出 時脈。在耗接於分析邏輯電路612時，時基產生器6〇8及 取樣器628組成-高頻寬次取樣數位器。它們也組成具有 次微微秒延遲線解析度之多用途位元錯誤率測試器。為了 ^行例如位元錯誤率輪廓圖之眼狀容限測試，該圖案比較 益及錯誤計數器分析邏輯電路612可自資料路徑62〇之平 行部分632接收一、參考夕圖案。提醒讀者，資料路徑62〇 具有一主動時脈/資料復原電路624，藉以最佳地取樣該進 Q 入資料。時基產生器608取得在電壓及時間上相同資料信 號之幅度（也就是以不同電壓及時間位置取樣該信號）。在 該些資料路徑封包及該些測量路徑封包間之差異被分析， 用以推論時序參數。 現在參考至圖7至圖9,同時參考至圖6,圖7顯示說 明對應於由實體層測試器600所截取高速序列資料信號之 示範性取樣例704、708之示範眼狀圖700。藉由比較最佳 取樣例704之接收資料與測量路徑取樣例708之測量資 料’例如抖動及眼狀外形之現象可被取出。該實體層測試 20 200935781 器600架構，尤指時基產生器6〇8， 狀區712内之任何地方取樣該進入信號:項試器可在該眼 插入-現場PCI快捷應用（未顯之® 8顯示使用被 an斛细士、+ & - 圓6實體層測試器 600所組成之位兀錯誤率浴缸狀曲 ,.,p, 〇 as - m 弋不範圖800。類似 地圖9顯不用於一攜帶現場流量 ,,5，^nn - ^ ^ 糸統之圖6實體層測 = 位元錯誤率輪靡圖9。。(也稱之為眼 , 儿匕【對應至兩可能性波形轉變， ❹

然而杈暗陰影對應至波形轉變之低可能性。 -個得到圖8繪圖800之方式係如下。第一，時基產 生器608被程式化以遠較最佳取樣例7〇4早的時間放置取 樣例708。接著，錯誤邏輯電路612比較來自資料路徑_ 之參考資料與來自具有此時基設定值的測量额—之接 收資料。由錯誤邏輯祕612進行錯誤計數並記錄於記憶 體或透過一通訊界面（未顯示）被傳送至例如一個人電腦。 接下來，時基產生器6〇8被程式化以偏移取樣例至一 稍後的點。最終，整個水平轴被覆蓋，且參考資料及測量 路徑間之比較被執行。本數位化過程之其它實施例可由 該’825申請案中有所了解。 現在參考至圖10 ’同時基於比較理由而參考至圖6, 圖1〇說明根據本發明所製造之另一實體層測試器1〇〇4内 文中一數位器之第二實施例1 〇〇〇。在實體層測試器1 〇〇4， 該測量路徑1 〇〇8之複雜度被降低，即使在潛在性消耗測 試時間情況下亦然。特定地，該測量信號係在以可管理該 比較器及錯誤計數器分析邏輯電路1020之一速率下透過 21 200935781 取樣器1012及時基產生器1〇16來進行次取樣，以取代組 成如圖6解多工器636般之複雜接收器電路。例如，若該 資料路徑1024具有一 xl6解序列係數（也就是，它顯示以 16為係數來降低該進入信號頻率），則在測量路徑1〇〇8中 該取樣器1012(例如，正反器或比較器）可由時基產生器 1016以上述較低頻率來計時。若是提供至時基產生器Mb 之參考信號Ref太快，則後者可實施一除頻器（未顯示）以 ❹匹配想要的取樣率。在此取樣率下，測量路徑1〇〇8不會 在該進入貝料流争之每個單一轉變中進行取樣；反之它在 每第1 6個轉變進行一次取樣。既然該實體層測量之目的 係得ί丨》亥序列鏈接執行效率之一統計圖遺失的轉變典型 也不是顯著限制（與示波器相同）。經過較長時間間隔來 執行次取樣數位化過程大體上係等效於在每個單轉變進行 /刀析。分別類似圖8及圖9中所示浴缸狀曲線圖_及位 7G錯誤率輪扉圖900之浴缸狀曲線圖及眼狀輪廊圖可類似 ❹性地由比較器及錯誤輪廓分析邏輯電路1020而得。注意， 在本不範中，以能夠略去轉變（在此所使用範例為每第16 個轉變）之這類方式來修改圖案比較器及錯誤輪廓分析邏輯 電020。那些熟知此項技術之人士將輕易*也了解到如何 以本方式來修改比較器及錯誤輪廊分析邏輯電路1020。 仍疋參考至圖6及圖10，現在描述實體層測試器6〇〇、 ⑽4中各計時方案。上述本揭示系統/方法好處中其中之 -係在於可說明一高速序列路徑中之所有鎖相迴路 此，我們指出如何取得上述好處。在圖6及圖10中，我 22 200935781 們看見相對應時基產生器608、1〇16 ^ II 1回係由與沿著 该各別資料路徑62〇、1〇24之電路相同之參考時脈作號尺打 所驅動。依據該實體層測試器6。。、1〇〇4各自匯流°排架： 及實施特性，在相對應測量路徑616、1〇〇8中所產生” 考時脈信號Ref之操控可等效於在各自資料路徑62〇、=^ 中所造成的參考時脈信號之操控。

例如，如圖2所見，在該PCI快捷界面標準中，該參 考時脈傳至接收鎖相迴路224。在利用上面一併整合參考 之’825申請案之本揭示實施例測試器中，該參考時脈傳至 該時基產生器内之第二鎖相迴路（未顯示），且本第二鎖相 迴路具有與該資料路徑中之鎖相迴路相同的迴路參數。相 反地，對於沒有參考時脈之應用而言，自該資料路徑中之 時脈/資料復原電路所復原之時脈可被使用以驅動該時基產 生器之時脈，其實際地同步該測量路徑及該資料路徑。對 於其中部署提供展頻時脈之情形而言，本同步係重要的。 在這類情形中’該傳送序列資料之頻率被慢慢地調變並 期待耦接至本資料之任何接收器定期地追蹤本頻率調變。 為了測量這類信號，該測試設備需要模仿此追蹤能力。使 用來自該真實接收器之時脈/資料復原電路的經復原時脈以 驅動該時基產生器係達成本目標而不需數學模型。 圖11說明根據本發明觀念所產生之實體層測試器 110 ’其中，該測量路徑1104包含一取樣及保持（S/H)電路 1108以取樣來自又稱為任務環境傳送器（在圖u中標示為 "DUT Tx Ch"，即、、待測裝置傳送器通道夕）之一待測傳 23 200935781 送器之輸入線1112上之高速信號。取樣及保持電路11〇8 之後接著一低頻及/或低複雜度類比至數位轉換器1116。 如那些熟知此項技術之人士所了解，為了保持低實施區， 一簡單的連續近似轉換器可被使用做為轉換器ni6。替代 性地，可使用Roberts等人所有之美國專利第6,931，579號 中之數位器觀念，在此將數位器教示一併整合參考之。該 實體層測試器1100優勢係在於也是不需重複性或決定性 ❹ 資料。然而，它不需同步於所進入之高速資料。本同步又 是使用一根據該系統架構而運用之時基產生器112〇而被 達成。也就是說，若該架構仰賴一參考時脈，則時基產生 器1120係由此時脈所驅動。然而，若該架構仰賴一内嵌 式時脈，則該時基產生器仰賴來自該資料路徑丨丨28中之 時脈/資料復原電路1124之復原時脈。來自類比至數位轉 換器1116之輸出可被儲存於一捕抓記憶體i丨32以用於例 如在實體層測試器1100外面之電路（未顯示）及/或例如一 Q 個人電腦般之外部裝置使用於考慮中輸入高速序列資料信 號之一或更多參數的分析。 參考至顯示一示範性眼狀圖1200之圖12，同時參考 至圖11，對於該眼狀圖中沿著一水平軸12〇4之每一點而 言，該進入序列資料流中之電壓被取樣及數位化幾次，如 同在不同時基延遲、、Γ及下之多個取樣點12〇8A_D、 1212A-E所不。在本例中，將時基產生器112〇與該進入高 速序列資料信號同步，使得多個轉變如所示地可被覆蓋在 彼此間的頂部上。依據由時基產生器112〇所設定之延遲， 24 200935781 取樣及保持電路1108會取樣各種電壓位準。在延遲、、广 處’不疋取樣低電壓就是取樣高電壓。也就是說，對於靠 近該眼狀區1216中心之位置而言，該些取樣電壓不是顯 著地高就是顯著地低。對於靠近眼狀區1216轉變邊緣 1220A-B之位置而言，該些取樣電壓係依據抖動、上升時 間及下降時間而變。如同圖1 〇實體層測試器1 〇〇4 一般， 圖11實體層測試器1100自然是次取樣。同時，注意，實 體層測s式器11 0 0之限制係在於一取樣及保持電路11 〇 8必 須相當地快速。然而，在取樣及保持電路u〇8輸出處之 轉換器111 ό不必是快速的，但是為了減緩該取樣及保持 過程中的下垂（doop)效應卻也不能太慢。如上所述，一連 續近似類比至數位轉換器或一小流水線化類比至數位轉換 斋可被做為轉換|§ 1 11 6使用。在本例中，該轉換5| 11 16 輸出被儲存於數位化波形記憶體1132。在軟體或硬體上覆 蓋經過彼此間的許多數位化係產生像在圖7眼狀圖7〇〇般 之眼狀^圖表示。 抖動注入/«動器電珞實施例 如上述，根據本發明觀念所產生之實體層測試器中之 驅動器係故意加壓該任務環境接收器（如圖1接收器112所 示，及在圖16及圖17範例内容中，該任務環境接收器不 是待測機板1612就是母板1608(圖16)，或者不是電視1716 就是數位影音光碟播放器1712(圖17)，其視欲測試資料方 向而定因此’在該驅動器重複來自任務環境傳送器（如 25 200935781 圖1傳送器108所示，且在圖16及圖丨7範例内文中，該 4務環境接收器不是母板1 608就是待測機板1612(圖16)， 或者不疋數位影音光碟播放器丨712就是電視1716(圖17)， 其視欲測試資料方向而定）所接收之資料時，需要在該實體 層測試器輸出上印記受控抖動量（時序微擾）。圖13至圖15 說月如何使根據本發明所產生之實體層測試器可被配備著 〇 =夠如想要地故意加壓用於一特定任務模式測試之任務環 土兄接收器之驅動器電路之數個範例。 ^先參考至圖13，本圖式說明可如想要地使用於圖1測 式建立安排之實體層測試器1300。實體層測試器1300被 呈現以說明一個用於實施爲加壓測試例如圖1接收器112 之任務環境接收器之抖動注入電路。如在此所示之其它實 體層測試器般，實體層測試胃13⑽係具有適合該任務環 境裝置(未顯示)之數量之複數個-模-樣通道1304]至 1304-N之多通道測試器，該測試器以上述方式被設計以進 订測試。基於方便起見，只有通道⑽^被㈣，而其餘 通道事實上係與本通道一描—媒 不通遏模樣。如所見，通道包 含一驅動該序列器輸人埠1312之抖動注人n mu此 可控制引入抖動至該序列器之庠 』之序列化輸出中，其接著被提 供至該任務環境接收器（未顯示）。抖動注入器·可包括 用於可以在該序列器輸出信號上引起抖動之方式來驅動序 列器1316之任何合適電路。那些熟知此項技術之人士會 輕易地了解到，雖然所示為除 % 朴動注入器u〇8外實體 層測試器之構件係與圖4實體層測試_之構件相 26 200935781 同，但整合與抖動注入器1308類似之抖動注入器的實體 層測試器之替代性實施例可具有在本文所揭示例如圖5、 圖6、圖10及圖u中各自實體層測試器5〇〇 6〇〇、ι〇〇4 及1100般之其它實體層測試器之其它構件。 該實體層測試器Π00之傳送器1320需同步於該接收 器1324,藉以不遺失資料位元。這個可藉由不是使用時脈 /資料復原電路1332之復原時脈輸出件1328就是使用由該 〇 任務環境傳送器（未顯示，但可見圖1傳送器1〇8)所供應 之主參考時脈輸入件1336來提供抖動注入器i則時脈而 達成。這些被路由至該抖動注人@ _之時脈中不論那 個係為由該抖動注入器所操控以驅動序剌i3i6。本架構 好處係在實體層測試器1300之序列器/驅動器電路未被修 改，且該資料不遺失。 一抖動注入器i3〇8之特定例14〇〇係示於圖14中之單 一實體層測試器通道剛内文中。在本範例中，抖動注 〇 入器剛及它與序列器14〇8的互動係根據參考上面在此 文所揭^及所整合之，035申請案教示來執行。簡言之，抖 動注入益1 4 0 〇包含-容-r 33 1/110 η 3多工器1412，具有由時脈/資料復原 電路所復原之時脈參考信號Ref以充當其之可選擇輸入件 1416甲其中之-並具有本時脈參考信號Ref之延遲版以充 當其可選擇輸入件1416中另一者。如所詳述，該時脈參 考信號Ref之延遲版係使用一粗趟延遲元件1424來產生。 夕器1412係隨著一數位控制資料信號1428(又稱之為、相 位選擇信號”之-函數而持續地在該二可選擇輸入件 27 200935781 1416、1420間做選擇’藉以產生被提供至在此為鎖相迴路 1436之相位濾波器的快速改變相位調變輸出信號丨432。 如在’035申請案所述，數位控制資料信號1428可為一積 分三角調變器（未顯示）之輸出，其可例如使用一環狀記憶 體來進行模擬。該相位渡波器接收並過渡來自相位調變輸 出ϋ 1432高頻構件’藉此產生—經過滤輸出信號1440， 其係在该序列器序列化該資料時以可控制性地引入抖動至 0 該貝料中之方式來控制序列器1408。類似抖動注入器14〇8 之抖動注入器之進一步細節及替代性實施例係示於該， 申凊案。注意，基於方便起見，所示實體層測試器通道1404 之觀念係與圖13通道1304-1 —模一樣，且像通道 般，这些實體層測試器通道14〇4之觀念可不同於上述實 體層測試器1300之方式。 圖1 5說明一替代性實體層測試器通道丨5〇〇，其中， 一抖動注入器1508將抖動注入該序列器15〇4之任務模式 Q 貧料流下游。依其之位置，抖動注入器1508可被以例如 延遲線電路般之傳統抖動注入電路來實施。例如美國專利 第7,315,574號所揭示機構之其它抖動注入機構也可被部 署於抖動注入器1508内。在此將美國專利第7,315 574號 中有關抖動注入之教示—併整合參考之。那些熟知此項技 術之人士會了解到實施抖動注入器丨5〇8以使有關此要點 之進一步討論變成不需要之方式。如同圖14實體層測試 器通道1404般，注意，基於方便起見，所示圖15中除了 该抖動注入方案外實體層測試器通道1 5〇〇觀念係與圖^3 28 200935781 通道13〇4-1 —模一樣，且像通道ι3〇4_ι —般，這些實體 層測試器通道1500之觀念可不同於上述實體層測試器13〇〇 之方式。 通訊及示範性應用 圖16及圖17說明圖i測試建立安排1〇〇之許多應用 中其中二者。圖16顯示根據本發明觀念所架構之測試系 統1600。在本範例中，可為例如實體層測試器4〇〇、5〇〇、 600、1004、1100、1300中任一者之實體層測試器“⑸被 插入在一母板1608及一待測機板1612之間所存在之高速 序列鏈接中。如同那些熟知此項技術之人士會輕易地了 解，母板1 608係為例如眾多產品中之一般用途電腦（例如， 個人電腦）、遊戲裝置、膝上型電腦、内嵌式電腦系統及伺 服ι§之任何合適裝置之母板.相應地，待測機板1612可 為相容於母板1608之任何合適、插卡夕或周邊裝置機板。 待測機板1612之範例包含眾多產品中之音效卡、圖形加 速卡、乙太網路卡、磁碟驅動器控制器及視訊調節器。 在本範例中，該高速序列鏈接係一 pci快捷鏈接其 以母板1608及待測基板1612上之配對連接器1616a_b代 表之，並如那些熟知此項技術之人士會輕易地了解，實際 具體實施於母板及待測機板之電路及軟體中。同時，在本 範例中’該些實體層測量係使用實體層測試器丨6〇4結合 一個人電腦（PC) 1620來執行。雖然顯示一個人電腦，那些 熟知此項技術之人士會輕易地了解到其它裝置可被使用於 29 200935781 介接例如取多產品中之手持裝置及不處理資訊之終端機。 大體上，所需使用者界面硬體類型將視該使用者界面有多 少計算功率及多少數量的使用者界面被建立於實體層測試 器刪内而定。總言之，即使不需要，但現在想像用於 實體層測試器16〇4之多數使用者界面存在於一般用途電 腦。電腦1620係使用例如所示通用序列匯流排（usb)鏈接 之合適通訊鏈接1624來與實體層測試器16〇4進行通訊。

在一些範例中，本通訊鏈接1616包括一在機板上記憶 體（未顯示）之JTAG(聯合測試行動小組或IEEE標準丨}) 璋，其持有來自該測量路徑之數位化資料。通訊鏈接i6i6 也被耦接至一控制狀態機器（未顯示），其命令該實體層測 試器1604中每一個通道之時基產生器、抖動注入控制方 塊及電壓控制方塊。啟動一擷取或控制注入抖動量之命令 係自個人電腦1620(在一圖形使用者界面）透過本通訊鏈接 1616來傳送至實體層測試器16〇4。一實施本通訊連接之 典型且較佳方式係透過一通用序列匯流排，然而任何匯流 排連接方案可被使用。 如圖16中所見’實體層測試器1604存在於具有該pci 快捷形式係數且功能性地連接於母板丨6〇8及待測機板丨6 j 2 之間之基板1628上。這樣子，母板16〇8、、認為夕它正與 待測機板1612進行通訊中’而該待測機板、認為〃它正 與該母板進行通訊中。實體層測試器1 6〇4如上述地光明 正大地透過各種通道上之資料路徑而於母板16〇8及待測 機板1612間來來回回地傳送實際任務環境資料流量，而 200935781 同時，本流量測量係以上述方式中任一者或更多被採取於 各種通道之測量路徑上。 圖17顯示一包含實體層測試器之測試系統17〇〇，該 貝體層測試器被操作性地插入今日許多家庭娛樂系統中常 見之例如一輸位影音光碟播放器1712般之數位媒體 播放器及例如電視般之視訊顯示器/投影器間的高速序列鏈 接1708中。像圖16實體層測試器般，圖17實體層測試 ❾ 器1704可為例如實體層測試器400、500、600、1004、1100 中任者，也可使用例如所示通用序列匯流排鏈接〗724 般之任何合適通訊方案來介接於例如個人電腦般之使用者 界面裝置。當測試未被進行時，實體層測試器丨7〇4典型 地不會出現，且數位影音光碟播放器1712將直接被連接 至電視1716。 測試期間，實體層測試器17〇4可利用及/或未利用個 人電腦1720的幫助以上述方式中任一者或更多來收集及/ 〇 或分析（測試）高速序列鏈接1708之執行效率。如前所述， 測試系統1700之重要好處係在於可在數位影音光碟播放 器1712正將實際視訊及聲音資料串流至電視i7i6時，隨 著資料傳遞通過一或更多資料路徑（未顯示）上之實體層測 試器1704本身且同時透過一或更多各自對應之測量路徑 來收集及/或分析該資料而執行本測試。在圖丨測試建立= 排100之二示範性應用已被示於圖16及圖17時，那些熟 知此項a術之人士t了解到如何將本發明實施於各類^任 務環境測試應用中，卻沒有將本揭示做為指^不當實 31 200935781 驗。 示範性實施例已被揭示於上並示於隨附圖式中。那些 熟知此項技術之人士會了解到可對在此所特別揭示者進^ 各種改變、刪除及增加而不偏離本發明精神及範嘴。 【圖式簡單說明】 基於說明本發明目的，該些圖式顯示本發明一個或更 〇 彡實施例的觀念。然而’應了解到’本發明不受限於該些 圖式中所示之明確配置及機構，其中： 圖1係一根據本發明觀念所產生之一測試建立安排之 高階示意圖，其包含-搞接於一高速傳送器及一高速接收 器間之任務部署實體層測試器； 圖2係一說明習知技術中一典型高速序列鏈接架構之 不意圖， 圖3係如該PCI快捷界面標準所定義般用於圖2之高 〇 速序列鏈接抖動行為的一習知等效數學模型圖； 圖4係一適用於圖丨測試建立安排中一實體層測試器 之高階示意圖； 圖5係一適用於圖丨測試建立安排之一替代性實體層 測試器之高階示意圖，其包含每_個通道中用以放大非常 高速資料信號之一線性等化器； 圖6係一適用於圖丨測試建立安排之另一替代性實體 層測試器之高階*意圖，其包含—用以數位化該進入資料 信號之時基產生器； 32 200935781 圖7係一說明圖6中時基產生器可在眼狀圖内任何地 方取樣該進入資料信號之示範性眼狀圖； 圖8係一使用設置於一任務環境PCI快捷應用内之圖 6實體層測試器所組成之示範性浴缸狀曲線； 圖9係一使用由設置於一攜帶任務環境資料流量之系 統中的圖6實體層測試器所收集之資料而產生之示範性位 元錯誤率輪廓圖； ❹ 圖10係一適用於圖1測試建立安排之又一替代性實體 層測試器之高階示意圖，其包含該測量路徑電路上一變化 例；圖11係一適用於圖丨測試建立安排之一進一步替代 性實體廣測試II之高階示意H包含該時序路徑電路上 另一變化例； 圖12係一說明在將時基產生器與資料進入該 ^通道同步時圖11㈣層測試器之操作㈣範性㈣

圖13係一 之高階示意圖 路； 適用於圖1測試建 ’其包含驅動該序 立安排之一實體層測試器 列器輸入埠之抖動注入電 圖14係一圖13實體層測試器的一 通道之高階示意圖，其利用# 例中一條 阔其利用使用一數位相位控 —抖動注入電路； 剌仏號之單 圖Μ-相於圖丨賴建立安排之 中-條通道之高階示意圖1包含該序列器=試器 路下游； 计動注入電 33 200935781 圖16係一示範性測試系統之一部分高階示意圖/部分 皮角視圖’其包含一插入於—母板及一待測機板間之高速 列^接以與一個人電腦相通訊的圖1實體層測試器；及 圖17係一示範性測試系統之一部分高階示意圖/部分 正視圖，JL έί人 4*. Λ 一’、匕3 一插入於一數位影音光碟播放器及一電視 間之同速序列鏈接以與一個人電腦相通訊的圖1實體層測 試器。 元件符號說明】 100 ------------ 立安排 104 、 200 、 1708 高速序列鍵接 108 > 520 ' 1320 _傳送器 112 > 1324 接收器 116' 400、500、600、 實體層測試器 1004、1100、1300、1604、 1704 120 收器 124 金目容傳送窸 128 -------—---- 分析電路 132 、 524 控制電路 136 ------_ 通訊電路 204 傳送緩衝器 208 接收器緩衝器 212 傳輪媒體 34 200935781 216 參考時脈產生器 220 傳送鎖相迴路 224 接收鎖相迴路 228 、 436 、 624 、 1124、 時脈/資料復原電路 1332 、 1414 232 ' 438 > 516 正反器 236 ' 304 觀察點 240 、 1424 延遲元件 300 數學模型 404 通道電路 408 資料輸入件 412 資料輸出件 416 > 1336 參考時脈輸入件 420 參考時脈輸出件 424 ' 620 、 1024 、 1128 資料路徑 428 、 508 、 616 、 1008 、 測量路徑 1104 432 、 514 比較器 440 解序列電路 444 、 1316 、 1504 、 1508 序列器 448 電壓驅動器 452 、 512 接收器電路 456 數位器 460 分析儀 35 200935781 464 額外測量相關電路 504 輸入等化器 604 數位器電路 608 、 1016 、 1120 時基產生器 612 、 1020 分析邏輯電路 628 ' 1012 取樣器 636 解多工器 700 > 1200 眼狀圖 704 、 708 取樣例 712 、 1216 眼狀區 1108 取樣及保持電路 1112 輸入線 1116 類比至數位轉換器 1132 記憶體 1204 水平軸 1208A-D、1212A-E 取樣點 1220A-B 轉變邊緣 1304-1 至 1304-N 、 通道 1404 、 1500 1308 、 1400 、 1408 抖動注入器 1312 輸入埠 1328 時脈輸出件 1412 多工器 1416 、 1420 可選擇輸入件 36 200935781 ◎ 1436 鎖相迴路 1600 ' 1700 測試系統 1608 母板 1612 待測機板 1616A-B 連接器 1616 、 1624 通訊鏈接 1620 、 1720 個人電腦 1628 機板 1712 數位影音光碟播放器 1716 電視 1724 通用序列匯流排鏈接 37

Claims (1)

1. 200935781 十、申謗專利範面： 1 ·種測試一尚速序列鍵接之系統，包括： 實體層測試n ’被架構以插人至_任務環境傳送器 環境接收器間之一高速序列鏈接中，該實體層測 試器包括： ▲測試n接收n，用以自該任務環境傳送器中接 收高速序列資料； 〇 K 11傳送11，用以傳送該高速序列資料至該 任務·環境接收器； 。—資料路徑，在該測試器接收器及該測試器傳送 器之間延伸以將該高速序列資料自該測試器接收器攜 帶至該测試器傳送器而沒有遺失，·及 測量路徑，與該測試器接收器進行通訊以接收 該高速序列資料，該測量路徑包含用以測量該高速序 列 > 料之特徵的測量電路。 ❹ 根據中請專利範圍第1項之系統，其中，該測試器 匕3用以加壓測試該任務環境接收器之抖動及 控制電路。 s 3.根據中請專利範圍第i項之系統，其中，該任務環 境傳送器及任務環境接收器係傳送非決定性、非定期且不 連續之資料。 Λ 4、.根〇據申請專利範圍第1項之系統，其中，該任務環 :專:^器及任務環境接收器係傳送決^性、^期且連續之 38 200935781 5·根據申請專利範圍第1項之系統，其中，該資料路 徑包含一解序列器以及功能性連接至該解序列器之解序列 器下游之相對應序列器。 6·根據申請專利範圍第5項之系統，其中，該測試器 接收器包含功能性地連接該解序列器上游之時脈及資料復 原電路，且該序列器係由該時脈及資料復原電路之—輪出 來提供時脈。 7.根據申請專利範圍第1項之系統，其中，該高速序 列資料係由一信號所攜帶，且該測試器接收器包含一用以 放大及調整該信號之等化器。 8·根據申請專利範圍第1項之系統，其中，該高速序 列資料係由一信號所攜帶，且該測量電路包含一用於將該 信號數位化成一數位化信號之數位器。 9. 根據申請專利範圍第8項之系統，其中，該數位器 包含一時基產生器及一由該時基產生器所提供時脈之取樣 λ 器。 Q 10. 根據申請專利範圍第8項之系統，其中，該數位器 包括一正反器。 11. 根據申請專利範圍第8項之系統，其中，該數位器 包括取樣及保持電路。 12. 根據申請專利範圍第u項之系統，其中，該測量 路徑包含一位在該數位器下游之類比至數位轉換器。 13. 根據申請專利範圍第8項之系統，其中，該測量路 徑包含用以分析該數位化信號並產生分析資料之信號分析 39 200935781 電路。 14. 根據申請專利範圍第13項之系統，其中，該信號 为析電路包括一數位比較器及錯誤計數器電路。 15. 根據申請專利範圍第13項之系統，其中，該測量 電路包含-用以儲存該分析資料之資料捕抓記憶體。 16. 根據申請專利範圍第15項之系統，進一步包括用 於將該刀析貝料傳至該實體層測試器外之一褒置的通訊電 路0 Ο 17·根據申請專利範圍第13項之系統，其中，該測量 電路進纟包含-電性連接於該數位器及該信號分析電路 之間的第一解序列器。 18.根據申請專利範圍第17項之系統，其中，該第一 解序列器將該高速序列信號解序列化為複數個平行資料 -亥L號刀才斤電路與該複數個平行資料線中一者相通 訊0 O a根據申請專利範圍第17項之系統，其中，該信號 分析電路包含一比較器，且該實體層測試器進一步包括一 電性連接於該比較器及該數位器上游某H的第二解 序列益’架構該比較器以比較該第一解序列器所輸出之信 號與該第二解序列器所輸出之信號。 20.根據申請專利範圍第19項之系統，其中，該比較 為包括一可程式臨界值比較器。 21•根據申請專利範圍第2〇項之系統，其中，該可程 式臨界值比較器包括一數位控制式可程式臨界值比較器。 200935781 22. 根據申請專利範圍第1項之系統，其中，該實體層 測試器進一步包括一用以接收一外部參考時脈信號之參考 時脈輸入件，該資料路徑及該測量路徑中每一個的部分係 由該外部參考時脈信號所提供時脈。 23. 根據申請專利範圍第1項之系統，其中，該測試器 接收器包含時脈及資料復原電路，且該測量電路包含一由 該時脈及資料復原電路來提供時脈之時基產生器。 〇 24.根據申請專利範圍第1項之系統，其中，該實體層 測試器在測試期間接收一外部參考時脈，且該測量電路包 含一在測試期間由該外部參考時脈來提供時脈之時基產生 器。

   25.根據申請專利範圍第i項之系統，其中，該高速序 列資料係由該實體層測試器所輸出以做為在測試期：之一 =出資料信號’且該實體層測試器包含—將抖動注入該輸 η資料中以用於加壓測試該任務環境接收器之抖動注入 路：包=有專利範圍第25項之系統，其中，該^ 2*含具有一選擇痒之—庠利哭 以無動該選擇埠。列器，並架構該抖動注入著 注入ΓΠΜ專利範圍第27項之系統，其中，該抖鸯 、、選擇於-參考時脈信號及該參考時脈信號的 200935781 -延遲形式之間，藉此產生一相位調變信號。 29.根據申請專利範圍第以項之 注入f包括-相位遽波器，以用於在驅動該Π器::: 埠之則先過濾該相位調變信號。 、 3〇·根據申請專利範圍第1項之系統，其中，該高速序 ^料係由—資料信號所攜帶，且該資料路徑接收該資料

   仏號，該測量電路被電性架構以測量同時由該資料 接收之資料信號。 31.-種測試在-任務環境傳送器及—任務環境接收器 間之一高速序列鏈接的方法，包括： 接收來自一任務環境傳送器之高速序列資料信號； 將該接收高速序列資料信號傳送至一對應於該任務環 境傳送器之任務環境接收器； 實際上與傳送該才妾收高速序列資料信冑同步地係對該 接收高速序列資料信號進行數位化以產生一第一數位化： 號；及 分析該第一數位化信號。 32_根據申請專利範圍第31項之方法，其中，傳送該 接收南速序列資料信號包含將抖動注入該接收高速序列資 料信號中。 33·根據申請專利範圍第32項之方法，進一步包括驗 證該任務環境傳送器及該任務環境接收器之功能性操作， 藉此檢查對所注入抖動之容忍度。 34.根據申請專利範圍第31項之方法，其中，傳送該 42 200935781 接收高速序列資料信號包含該接收高速序列資料信號的電 Μ擺動控制。 3 5.根據申請專利範圍第34項之方法，進一步包括驗 也該任務％境傳送器及該任務環境接收器之功能性操作， 藉此檢查對該電壓擺動控制之容忍度。 36,根據申請專利範圍第31項之方法，進一步包括在 Ο Ο 该接收及該傳送動作之間解序列化並接著序列化該 速序列資料信號。 @ …37·根據申請專利範圍帛31項之方法，其中，接收該 向速序列資料信號包含復原來自該高速序列資料信二 時脈。 儿 3M艮據申請專利範圍第37項之方法，進一步 著所復原時脈之—函數來提供時脈以數位化該接收 列資料信號。 迷序 39·根據申請專利範圍第31項之方法，其中 Γ收高速序列資料信號包含隨著-外部時脈之-函數I 數位化該接收兩速序列資料信號。 4〇_根據申請專利範圍第31項之 ::時rr來數位一逮序“料 =c 信號，並互―第-一:: ，進一步包括在 該接收高速序列 41.根據申請專利範圍第31項之方法 該傳送及該數位化動作之前先放大及調整 資料信號。 43 200935781 42. 根據申S青專利範圍第31項之方法，装由 开Y ，分杯訪 第一數位化信號係在一同時執行該接收、該傳送及該: 化動作之線内測試器上執行。 & 第 43. 根擄申請專利範圍第31項之方法，其令，分： •數位化信號包含產生—眼狀圖。 S 第 44. 根據申請專利範圍第31項之方法，其令，八 數位化信號包含執行一位元錯誤率分析。 。 Ο 〇 认根據申請專利範圍第44項之方法，其中，執行該 讀誤率分析係隨著_取樣點位移之—函數而被執行。乂 46·根據申請專利範圍第31 序列化兮姐& 一 Α — 万去進—步包括解 U接收兩速序列資料信號’並隨著該解序列化所接 间47t列資料之—函數來分析該接收高速序列資料。 間之試在—任料㈣送器及-任務環境接收器 间速序列鏈接的方法，包括： 提供—實體層測試器，其包含： —高速資料輸入件，用 器所輪出之古U ^ 務環境傳送 1询之π速序列資料； —高速資料輪出件，用以揾 -任務環境接收器； ^供該-速序列資料給 輪出：’在該高速資料輪入件及該高速資料 料輪入件攜帶H用於將該高速序列資料自該高速資 —件攜帶至該高速資料輪出件而沒有遺失；及 —測量路徑’與該高速資 以決定該高速序列資料之特徵Γ輪件進订通訊，用 44 200935781 » 讓該高速資料輸入件與具有一任務環境傳送器之第一 裝置進行通訊； 讓該高速資料㈣件與具有一對應至該任務環境傳送 器之任務環境接收器的第二裝置進行通訊；及 對在-亥任務ί衣境傳送器及該任務環境接收器間之高速 序列鏈接進行測試。 4S.根據申請專利範圍第47項之方法，進一步包括讓 〇 財體層測試器與—提供該實體層測試器—使 外部裝置進行通訊。 49. 根據申請專利範圍第47項之方法，進一步 =實=測試器將抖動注入自該任務環境傳送 之咼速序列資料中。 叮接收： 50. 根據申請專利範圍第47項 測試包含雜務環境高速序„料進行測試。、中’進行該 51. 根據申請專利範圍第47項之方法，其 〇 測試包含使該實體層測試器產生一眼狀圖^ 52. 根據申請專利範圍帛47項之 測試包含使該實體層測試器進行位元錯誤率測試。’進行該 53. 根據申請專利範圍第47項之方 速資料輸入件與該第一裝置進行通訊包含連該高 輸入件至一母板，而讓該高速資料 接該局逮資料 行通訊包含連接該高速資料輸入件至、該第二裝置進 54. 根據申請專利範圍第47項之方°、裝置機板。 速資料輸入件與該第一裝置進行通訊包含連=_：讓該高 接該尚逮資料 45 200935781 輸入件至一高速資料儲存裝置。 十一、圈式： 如次頁

   46