KR101021205B1 - 이퀄라이저 특성 최적화 방법, 전송 시스템, 통신 장치, 및 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 - Google Patents

이퀄라이저 특성 최적화 방법, 전송 시스템, 통신 장치, 및 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 Download PDF

Info

Publication number
KR101021205B1
KR101021205B1 KR1020097020005A KR20097020005A KR101021205B1 KR 101021205 B1 KR101021205 B1 KR 101021205B1 KR 1020097020005 A KR1020097020005 A KR 1020097020005A KR 20097020005 A KR20097020005 A KR 20097020005A KR 101021205 B1 KR101021205 B1 KR 101021205B1
Authority
KR
South Korea
Prior art keywords
equalizer
characteristic
logic value
clock timing
sampling clock
Prior art date
Application number
KR1020097020005A
Other languages
English (en)
Other versions
KR20100005050A (ko
Inventor
마나부 야마자키
마사키 도사카
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20100005050A publication Critical patent/KR20100005050A/ko
Application granted granted Critical
Publication of KR101021205B1 publication Critical patent/KR101021205B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063Setting decision thresholds using feedback techniques only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/04Control of transmission; Equalising
    • H04B3/06Control of transmission; Equalising by the transmitted signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/0335Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03356Baseband transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

수신 신호의 파형으로부터 복구 클록 타이밍을 얻는 복구 클록 취득 단계와, 복구 클록 타이밍을 중심으로 한 소정의 샘플링 클록 타이밍을 얻는 샘플링 클록 취득 단계와, 복구 클록 타이밍에서 수신 신호를 래치하는 제1 래치 단계와, 샘플링 클록 타이밍에서 수신 신호를 래치하는 제2 래치 단계와, 제1 래치 단계에서 얻어진 논리값과 상기 제2 래치 단계에서 얻어진 논리값을 비교하는 논리값 비교 단계와, 이퀄라이저의 특성 설정을 변경하고, 변화 후의 상태에서 상기 복구 클록 취득 단계, 샘플링 클록 취득 단계, 제1 래치 단계, 제2 래치 단계 및 논리값 비교 단계를 수행하는 동작을 반복하는 데이터 수집 단계와, 데이터 수집 단계에서 수집된 논리값 비교 결과의 데이터에 기초하여 상기 이퀄라이저의 최적의 특성의 설정을 구하는 최적 설정 추출 단계를 포함하도록 구성된다.

Description

이퀄라이저 특성 최적화 방법, 전송 시스템, 통신 장치, 및 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체{EQUALIZER CHARACTERISTIC OPTIMIZATION METHOD, TRANSMISSION SYSTEM, COMMUNICATION DEVICE, AND COMPUTER READABLE RECORDING MEDIUM HAVING PROGRAM}
본 발명은 이퀄라이저 특성 최적화 방법, 전송 시스템, 통신 장치 및 프로그램에 관한 것이다.
본 발명은, 특히 손실이나 지터(jitter)가 문제가 되는 고주파수 대역을 사용하는 직렬 인터페이스에 적용 가능한 수신기의 이퀄라이저 특성 최적화 기법에 관한 것이다.
최근 퍼스널 컴퓨터나 서버에서 사용되어 온 PCI나 PCI-X는 PCI Express로, HDD나 CD-ROM 등의 스토리지 디바이스에의 접속에 사용되어 온 ATA는 Serial ATA로, 마찬가지로 SCSI는 Serial Attached SCSI라고 하는 것으로, 인터페이스는 병렬 인터페이스로부터 직렬 인터페이스로 급속하게 이행하고 있다.
이 직렬 인터페이스에서는 고주파수 대역을 사용하기 때문에 전송로의 주파수 특성에 의해 왜곡된 파형을 수신기가 정상적으로 수신할 수 있도록, 수신기의 이퀄라이저 특성을 최적화하기 위한 이퀄라이저 특성 최적화 방법이 요구되고 있다.
도 1a는 이 직렬 인터페이스의 일반적인 구성을 도시하는 블록도이다.
도 1a에 도시하는 바와 같이, 직렬 인터페이스는 신호를 송출하는 송신기(10)와, 프린트 기판이나 커넥터나 케이블로 구성되는 전송로(20)와, 신호를 수신하는 수신기(30)를 포함한다.
또한 수신기(30)는 특성 임피던스를 정합하기 위한 정합 종단부(31)와, 수신 신호의 주파수 특성을 보상하여 그 파형을 정형(整形)화하는 이퀄라이저(32)와, 이퀄라이저(32)에 의해 정형화된 수신 신호로부터 복구 클록 신호를 추출하는 복구 클록 생성부(25)와, 복구 클록 신호로 수신 신호를 래치하는 래치부(39)를 포함한다.
이 인터페이스의 설계자는, 소정 주파수 대역의 이득을 제어하는, 송신기(10)가 구비하는 파형 정형 기능이나, 전송로(20)의 주파수 특성을 제어함으로써, 수신기(30)의 수신 신호의 파형, 즉 수신단 파형을 최적화하였다.
그러나, 인터페이스의 전송 레이트가 고속화됨에 따라, 송신기(10)나 전송로(20)의 특성을 제어함으로써 수신단 파형을 최적화하는 것에서는 전송 품질을 유지하기가 곤란하다.
이 때문에 수신기(30) 내에 이퀄라이저(32)를 설치하여, 수신 신호의 주파수 대역의 이득을 제어함으로써 전송 품질을 확보할 필요성이 생기고 있다.
여기서 송신기(10)의 출력 파형(W1)인 송신단 파형은 예컨대 도 1b와 도 1c에 도시하는 바와 같은 형상을 가지며, 송신기(10)는 전송로(20)에서 손실되는 고주파 성분을 미리 강조한 신호 파형을 출력한다.
전송로(20)를 통해 수신기(30)에서 수신되는 수신 신호의 파형(W2)인 수신단 파형은 예컨대 도 1d와 도 1e에 도시하는 바와 같은 형상을 갖는다. 즉 고주파 성분일수록 손실되어, 왜곡을 발생시킨다.
수신기(30) 내에서는 전송로(20)에서 발생한 손실이나 왜곡에 따라서 이퀄라이저(32)의 특성을 제어함으로써, 전송로(20)에서 열화된 파형을 정형화하고 있다. 즉, 도 1f와 도 1g에 도시하는 바와 같은 파형을 갖는 신호를 얻도록 이퀄라이저(32)의 특성을 제어한다.
복구 클록 생성부(35)는, 이렇게 해서 얻어진 도 1f 및 도 1g의 상단에 도시하는 바와 같은 수신 신호로부터 도 1g의 하단에 도시하는 바와 같은 복구 클록 신호를 추출한다.
이 도 1g의 하단에 도시하는 복구 클록 신호는 그 상승 타이밍이 이퀄라이저의 출력 신호의 파형으로부터 얻어진 아이 패턴(eye pattern)(도 1g, 상단)의 중심에 일치하도록 추출된다.
이렇게 해서 얻어진 복구 클록 신호의 상승 타이밍을 사용하여 래치부(39)에서 수신 신호를 래치하도록 함으로써, 수신 신호를 확실하게 래치하여, 수신 신호에 의해 전송된 데이터를 확실하게 재생할 수 있게 된다.
그러나, 전송 신호가 갖는 주파수 대역은 매우 높기 때문에 수신기(30)의 이퀄라이저 출력을 정확하게 모니터하는 것은 일반적으로 곤란하다. 이 때문에 인터페이스의 설계자는 수신기(30)가 에러를 검출했을 때에 카운트업하는 에러 카운터의 수치나 수신기(30)가 에러를 발생시켰을 때에 발행하는 재송 요구를 관찰하거 나, 전송로(20) 상에 프로토콜 애널라이저를 접속하여 에러 발생 빈도를 모니터하는 등의 수단에 의해 수신기(30)의 이퀄라이저 특성 설정값과 에러 발생 빈도와의 관계의 통계를 취하고, 그 통계 결과를 참조함으로써 에러를 발생시키지 않는 설정 범위를 도출하여 이퀄라이저 특성의 최적 설정값을 얻을 필요가 있었다.
그러나 이와 같이 에러 발생률을 측정함으로써 수신기(30)의 이퀄라이저(32)의 설정값을 최적화하기 위해서는 이퀄라이저(32)의 설정값을 변경하면서 에러율의 측정을 반복할 필요가 있어, 다수의 공정수를 필요로 한다.
또한 전송로(20)의 조건이 상이한 채널이 복수개 있거나, 송신기(10)나 수신기(30)의 특성의 변동 등에 의해, 수신기(30)의 이퀄라이저(32)의 설정값의 최적값이 고유하게 정해지지 않는 경우가 있어, 복수의 조건에 최적인 복수의 이퀄라이저의 설정값을 구하기 위해서는 다수의 공정수가 필요하다.
특허 문헌 1: 일본 특허 공개 제2007-53648호 공보
특허 문헌 2: 일본 특허 공개 소화 제62-130037호 공보
특허 문헌 3: 일본 특허 공개 소화 제62-159545호 공보
특허 문헌 4: 일본 특허 공개 평성 제9-73724호 공보
본 발명은 이러한 상황을 감안하여 이루어진 것으로, 인터페이스를 구성하는 수신기 등에 있어서 수신 신호의 주파수 특성을 보상하는 기능을 갖는 이퀄라이저의 설정값을 효과적으로 조정하여 최적화하는 구성을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해서, 수신 신호의 파형으로부터 복구 클록 타이밍을 얻는 복구 클록 취득 단계와, 상기 복구 클록 타이밍을 중심으로 한 소정의 샘플링 클록 타이밍을 얻는 샘플링 클록 취득 단계와, 상기 복구 클록 타이밍에서 수신 신호를 래치하는 제1 래치 단계와, 상기 샘플링 클록 타이밍에서 수신 신호를 래치하는 제2 래치 단계와, 상기 제1 래치 단계에서 얻어진 논리값과 상기 제2 래치 단계에서 얻어진 논리값을 비교하는 논리값 비교 단계와, 상기 이퀄라이저의 특성 설정을 변화시키고, 변화 후의 상태에서 상기 복구 클록 취득 단계, 샘플링 클록 취득 단계, 제1 래치 단계, 제2 래치 단계 및 논리값 비교 단계를 반복하는 데이터 수집 단계와, 상기 데이터 수집 단계에서 수집된 논리값 비교 결과에 기초하여 상기 이퀄라이저의 특성을 최적화하는 최적화 단계를 제공한다.
본 발명에 따르면, 이와 같이 이퀄라이저의 특성 설정을 변화시키고, 변화 후의 상태에서 상기 복구 클록 취득 단계, 샘플링 클록 취득 단계, 제1 래치 단계, 제2 래치 단계 및 논리값 비교 단계를 반복함으로써 취득된 논리값 비교 결과에 기초하여 상기 이퀄라이저의 특성을 최적화하기 때문에, 이퀄라이저의 특성의 양부(良否)가 논리값 비교 결과라고 하는 객관적인 형태로 얻어져, 이퀄라이저의 특성의 최적화를 용이하게 이룰 수 있으며, 이 이퀄라이저 특성 최적화 동작을 컴퓨터를 이용하여 자동화하는 것이 가능하다.
이와 같이 본 발명에 따르면, 종래 다수의 공정수를 필요로 하였던 이퀄라이저 특성 최적화 작업에 필요한 공정수를 효과적으로 삭감할 수 있게 된다.
도 1a는 종래의 인터페이스의 구성예를 도시하는 블록도이다.
도 1b는 도 1a에 도시하는 인터페이스에 있어서의 송신단 파형을 도시하는 도면이다.
도 1c는 도 1b에 도시한 송신단 파형의 아이 패턴을 도시하는 도면이다.
도 1d는 도 1a에 도시한 인터페이스에 있어서의 수신단 파형을 도시하는 도면이다.
도 1e는 도 1d에 도시한 수신단 파형의 아이 패턴을 도시하는 도면이다.
도 1f는 도 1a에 도시한 인터페이스에 있어서의 이퀄라이저 출력 파형을 도시하는 도면이다.
도 1g는 도 1f에 도시한 이퀄라이저 출력 파형의 아이 패턴(상단) 및 이러한 파형을 갖는 이퀄라이저 출력 신호로부터 얻어진 복구 클록 신호의 파형(하단)을 도시하는 도면이다.
도 2는 본 발명의 실시예에 따른 이퀄라이저 특성 최적화 방법의 동작의 흐름을 설명하기 위한 동작 흐름도이다.
도 3은 도 2의 동작을 설명하기 위한 파형도이다.
도 4는 도 2의 동작을 실현하기 위한 수신기의 구성을 설명하기 위한 블록도이다.
도 5는 도 2의 동작을 설명하기 위한, 이퀄라이저의 특성 설정에 대한 논리값 비교 결과를 나타내는 테이블 데이터의 예이다.
도 6은 도 2의 동작을 더 상세하게 설명하기 위한 동작 흐름도(샘플링 클록 신호의 위상 스위프를 실시하지 않는 경우)이다.
도 7은 도 6의 동작 중, 테이블 데이터를 구하는 과정에서의 데이터의 무게 중심의 변화와 서치 종료 판정과의 관계를 설명하기 위한 도면이다.
도 8은 도 6의 동작에 의해 얻어진 이퀄라이저의 설정에 대한 논리값 비교 결과와 그것으로부터 얻어진 데이터의 무게 중심과의 관계를 설명하기 위한 도면이다.
도 9는 도 2의 동작을 더 상세하게 설명하기 위한 동작 흐름도(샘플링 클록 신호의 위상 스위프를 실시하는 경우)이다.
도 10은 도 9의 동작에 의해 얻어진 이퀄라이저의 설정에 대한 논리값 비교 결과와, 그것으로부터 얻어진 데이터의 무게 중심과의 관계를 설명하기 위한 도면이다.
도 11은 본 발명의 실시예에 적용 가능한 이퀄라이저의 특성에 대해 설명하기 위한 도면이다.
도 12는 본 발명의 실시예에 적용 가능한 이퀄라이저의 특성에 대해 설명하기 위한 도면이다.
도 13은 본 발명의 실시예에서 사용하는 복구 클록 신호 및 샘플링 클록 신호에 대해 설명하기 위한 도면이다.
도 14는 본 발명의 실시예에 따른 수신기의 동작을 컴퓨터로 시뮬레이션하는 경우에 대해 설명하기 위한 그 컴퓨터의 하드웨어 구성예를 도시하는 블록도이다.
<부호의 설명>
10: 송신기 20: 전송로
30A: 수신기 32: 이퀄라이저
33: 데이터 비교부 34: 샘플링 클록 생성부
35: 복구 클록 생성부 36: 테이블부 또는 필터부
37: 이퀄라이저 특성 제어부
이하, 본 발명의 실시예의 구성에 대해 도면과 함께 상세하게 설명한다.
도 2는 본 발명의 실시예인 이퀄라이저 특성 최적화 방법의 동작 원리를 설명하기 위한 동작 흐름도이고, 도 3은 이 동작을 설명하기 위한 신호 파형도이며, 도 4는 상기 이퀄라이저 특성 최적화 방법을 실시하는 기능을 갖는 수신기(30A)로서 본 발명의 실시예인 수신기(30A)의 구성을 도시하는 블록도이다.
도 4에 도시하는 바와 같이, 상기 수신기(30A)는, 전술한 종래의 수신기(30)의 것과 동일한 구성을 갖는 정합 종단부(31), 이퀄라이저(32) 및 복구 클록 생성부(35) 외에도, 새롭게 샘플링 클록 생성부(34), 테이블부 또는 필터부(36) 및 이퀄라이저 특성 제어부(37)를 포함한다.
도 1a와 함께 전술한 종래의 수신기(30)의 경우와 마찬가지로, 수신기(30A)는 도 1a와 함께 전술한 것과 동일한 구성을 갖는 송신기(10) 및 전송로(20)와 함께 인터페이스를 구성한다.
이 구성에 있어서 수신기(30A)의 이퀄라이저(32)는 전송로(20)의 주파수 특성에 의해 왜곡을 받아 수신기(30A)에 입력된 수신 신호의 파형에 대해, 소정의 주 파수 대역의 이득을 제어함으로써 이것을 정형화하는 기능을 제공하며, 그때 어떤 주파수 대역을 어느 정도의 이득으로 정형화할지에 대해 제어 가능한 구성을 갖는다.
도 3과 함께 이 이퀄라이저(32)의 특성에 대해 설명한다.
도 3의 (a)는 송신기(10)로부터 발신되어 전송로(20)를 통해 수신기(30A)에 도달한 수신 신호의 파형, 즉 수신단 파형의 아이 패턴을 도시한다.
이것은 도 1e에 도시하는 바와 마찬가지로, 도 1c에 도시하는 바와 같은, 송신기(10)로부터 발신된 신호의 파형, 즉 송신단 파형과 비교하면, 상기 전송로(20)의 주파수 특성에 의한 왜곡에 의해 지터가 발생하여 아이 패턴의 아이 부분의 진폭이 감소하고 있다.
한편, 이퀄라이저(32)에 의해 파형 정형화된 결과의 수신 신호의 예를 도 3의 (b), (c), (d)에 각각 도시한다.
도 3의 (b)는 이퀄라이저(32)의 제어량이 지나치게 강한 경우의 예를 나타내고, 도 3의 (c)는 이퀄라이저(32)의 제어량이 적절한 경우의 예를 나타내며, 도 3의 (d)는 이퀄라이저(32)의 제어량이 지나치게 약한 경우의 예를 나타내고 있다.
도 3의 (c)에 도시하는 바와 같이, 이퀄라이저(32)의 제어량이 적절한 경우, 지터가 저감되고, 아이 부분의 진폭 현상(現像)도 시정되어 있다. 그 결과 아이 부분의 중앙 공간, 즉 아이 부분의 진폭 즉 세로축 방향의 크기가 큰 영역이 가로축 즉 시간 방향으로 넓은 상태가 얻어진다.
이러한 상태가 얻어짐으로써, 도 3의 (e)에 도시하는 바와 같은 복구 클록 신호의 상승 타이밍에서 이 수신 신호를 래치할 때, 상기 타이밍이 다소 시간축 방향으로 어긋난 경우라도 정확하게 수신 신호의 데이터를 재생하는 것이 가능해져, 에러의 가능성을 효과적으로 저감할 수 있다.
한편, 도 3의 (b)에 도시하는 바와 같이 이퀄라이저(32)의 제어량이 지나치게 강한 경우 또는 도 3의 (d)에 도시하는 바와 같이 이퀄라이저(32)의 제어량이 지나치게 약한 경우, 상기 도 3의 (c)에 도시하는 이퀄라이저(32)의 제어량이 적절한 경우에 비하여, 지터의 저감 및/또는 진폭 현상의 시정이 불충분하다.
이러한 상태, 즉 아이 부분의 진폭이 큰 영역이 시간 방향으로 좁거나 아이 부분의 진폭이 작으면, 복구 클록 신호의 상승 타이밍에서 수신 신호를 래치할 때, 상기 타이밍이 시간축 방향으로 어긋난 경우에 수신 신호를 정확하게 재생하는 것이 곤란해져, 에러의 가능성이 증대된다.
그래서 이퀄라이저(32)의 특성을 최적화, 즉 이퀄라이저(32)의 제어량을 적절한 것으로 함으로써 수신 신호의 올바른 재생을 실행하여 에러를 최소한으로 할 필요가 있다.
여기서 도 3의 (e)에 도시하는 바와 같은 클록 복구 생성부(35)에 의해 생성되는 복구 클록 신호는, 수신 신호가 올바른 논리로 래치되도록, 즉 수신 신호가 올바르게 재생되도록 제어된다.
구체적으로는 클록 복구 생성부(35)에서는, 도 3의 (c)에 도시하는 바와 같은 아이 패턴의 좌우의 크로스 포인트(CP1, CP2)의 중간 타이밍이 복구 클록 신호의 상승 타이밍(즉 복구 클록 타이밍, 이하 동일함)과 일치하도록 복구 클록 신호 를 생성한다. 이와 같이 수신 신호로부터 그 클록 타이밍을 추출하여 복구 클록 신호를 생성하는 동작을 클록 복구라고 칭한다.
상기 크로스 포인트(CP1, CP2)의 중간 부분은 아이 패턴의 아이 부분 중 가장 진폭이 큰 부분과 거의 일치하기 때문에, 이 타이밍에서 수신 신호를 래치함으로써, 보다 정밀도가 높은 수신 신호의 재생이 가능해진다.
이 크로스 포인트(CP1, CP2)를 얻기 위한 기법의 일례를 이하에 서술한다.
즉, 예컨대 복구 클록 신호를 당초 임의의 위상으로 생성하고, 이에 대해 소정의 위상분 어긋나게 한 후술하는 샘플링 클록 신호를 생성하여, 양자의 상승 타이밍(즉 복구 클록 타이밍 및 후술하는 샘플링 클록 타이밍)에서 수신 신호를 래치한다. 그리고 이렇게 해서 얻어진 수신 신호의 논리값을 서로 비교한다.
비교 결과 양자가 일치하는 동안에는 복구 클록 타이밍 및 샘플링 클록 타이밍의 양자 모두 아이 부분의 내부에 포함되고, 이들이 불일치하는 경우에는 한쪽이 아이 부분으로부터 일탈한 것을 의미한다.
이 현상을 이용하여, 복구 클록 타이밍에 대해 샘플링 클록 타이밍의 위상을 서서히 어긋나게 해서, 상기 논리값의 비교 결과가 일치와 불일치 사이에서 변화하는 시점의 샘플링 클록 타이밍을 아이 패턴의 크로스 포인트(CP1 또는 CP2)로서 얻는다.
도 4의 설명으로 되돌아가서, 상기 복구 클록 신호를 중심으로 하여 ±0.5 UI(단위 간격) 이내의 범위에서 시간축을 따라 대칭으로 위상을 어긋나게 한 2개의 클록 신호(즉, 샘플링 클록 신호)를 샘플링 클록 생성부(34)에서 생성한다. 여기서 UI(단위 간격)란, 단위 시간을 의미하며, 도 4에 도시하는 인터페이스로 전송하는 신호가 유지하는 데이터의 1비트에 해당하는 시간 간격이다. 구체적으로는 예컨대 도 13에 도시하는 바와 같이, 복구 클록 타이밍을 중심으로 ±0.3 UI의 타이밍이 2개의 샘플링 클록 타이밍이 되도록, 2종의 샘플링 클록 신호를 생성한다.
또한, 데이터 비교부(33)에서는, 이퀄라이저(32)에 의해 정형화된 수신 신호의 파형을, 상기 복구 클록 신호와 2종의 샘플링 클록 신호의 각각의 클록 타이밍, 즉 복구 클록 타이밍 및 2개의 샘플링 클록 타이밍에서 각각 래치한다. 그리고 각 클록 타이밍에서의 래치로 얻은 수신 신호의 논리값을 상호 비교한다. 그리고 비교 결과에 따라, 예컨대 후술하는 도 5에 도시하는 바와 같은 테이블 데이터를 생성한다. 이렇게 해서 서로 위상이 상이한 복구 클록 타이밍 및 샘플링 클록 타이밍에서 래치한 경우의 에러, 즉 상기 논리값의 비교 결과에 있어서의 불일치의 유무를 판별함으로써, 이퀄라이저(32) 특성의 우열을 판정한다.
여기서 상기 도 5 중, 동그라미(○) 표시는 에러가 없는 경우, 즉 복구 클록 타이밍 및 샘플링 클록 타이밍의 양자에 의한 래치의 결과, 논리값이 일치하는 경우를 나타내고, 가위(×) 표시는 반대로 에러 상태, 즉 복구 클록 타이밍 및 샘플링 클록 타이밍의 양자에 의한 래치의 결과, 논리값이 불일치하는 경우를 나타낸다.
전술한 도 3의 (c)에 도시하는 바와 같이 이퀄라이저(32)의 특성이 적절한 경우에 얻어지는 신호의 아이 패턴은 그 진폭이 큰 부분이 시간축 방향으로 넓기 때문에, 복구 클록 타이밍 및 샘플링 클록 타이밍의 양자 모두 아이의 내부에 포함 될 가능성이 높으므로, 그 경우 양자에 의해 얻어지는 논리값은 일치한다(즉 도 5의 테이블 데이터 중의 동그라미 표시).
한편, 도 3의 (b)나 (d)에 도시하는 바와 같이, 이퀄라이저(32)의 특성이 부적절한 경우에 얻어지는 신호의 아이 패턴은 그 진폭이 큰 부분이 시간축 방향으로 좁거나, 그 진폭이 작기 때문에, 복구 클록 타이밍은 아이 내부에 포함되지만 샘플링 클록 타이밍이 아이 외측에 위치하는 경우가 발생하기 쉬워져, 그러한 경우에는 양자에 의해 얻어지는 논리값은 불일치가 된다(도 5의 테이블 데이터 중의 가위 표시).
또한, 도 5에서 「EQ1 특성 설정값: n」이란, 도 11과 함께 후술하는 바와 같이 수신 신호 중 비교적 저주파수 대역의 진폭을 제어하는 이퀄라이저(32)의 특성을 설정하기 위한 설정값을 가리키고, 도 5에서 「EQ2 특성 설정값: m」이란, 수신 신호 중 비교적 고주파수 대역의 진폭을 제어하는 이퀄라이저(32)의 특성을 설정하기 위한 설정값을 가리킨다.
이퀄라이저(32)의 특성 중 EQ1 특성 설정값 n(0∼31) 및 EQ2 특성 설정값 m(0∼31)을 변화시키면서 복구 클록 타이밍 및 샘플링 클록 타이밍에서 수신 신호를 래치하여 상기 에러의 유무, 즉 논리값의 일치/불일치를 얻음으로써 도 5에 도시하는 바와 같은 테이블 데이터를 얻는다.
도 4의 설명으로 되돌아가서, 이퀄라이저 특성 제어부(37)는, 이렇게 해서 데이터 비교부(33)에서 얻어진 에러 유무의 데이터에 기초하여 이퀄라이저(32)의 특성을 최적화하는 설정값을 얻고, 이것을 이퀄라이저(32)에 설정한다.
이러한 구성의 본 발명의 실시예에 따른 이퀄라이저 특성 최적화 방법에 따르면, 종래에는 인터페이스의 설계자가 많은 공정수를 들여 재생 데이터의 에러율로부터 추측함으로써 결정하였던 이퀄라이저(32)의 특성을 최적화하는 설정값을, 인터페이스의 설계자나 사용자에게 의식시키지 않고서 자동적으로 얻도록 구성하는 것이 가능하다.
이하, 전술한 본 발명의 실시예에 따른 이퀄라이저 특성 최적화 방법의 더 구체적인 내용에 대해 설명한다.
본 발명의 실시예에 따른 이퀄라이저 특성 최적화 방법은, 송신기(10)에 전송로(20)를 통해 접속되는 수신기(30A)에 있어서, 전송로(20)에서 열화된 수신 신호에 대해, 소정의 주파수 대역의 진폭을 제어하는 이퀄라이저(32)의 특성을 최적화하기 위한 방법이며, 특성 임피던스의 정합에 의해 수신 신호의 반사를 억제하는 기능을 갖는 정합 종단부(31)와, 소정의 주파수 대역의 이득을 임의로 제어할 수 있는 이퀄라이저(32)와, 이퀄라이저(32)에 의해 정형화된 수신 신호로부터 클록 복구에 의해 복구 클록 신호를 추출하는 복구 클록 생성부(35)와, 복구 클록 신호를 중심으로 ±0.5 UI 이내에서 대칭으로 위상을 어긋나게 한 2n(n은 1 이상의 정수이며, 상기 EQ1 특성 설정값의 n과는 무관한 값)개의 샘플링 클록 신호를 생성하는 샘플링 클록 생성부(34)와, 이들 각 클록 타이밍에서 수신 신호를 래치하여 얻어진 논리값끼리를 비교하는 데이터 비교부(33)와, 데이터 비교부(33)에서의 논리값 비교 결과를 기초로 이퀄라이저(32)의 특성을 최적화하는 설정값을 얻고, 이것을 이퀄라이저(32)에 설정하는 이퀄라이저 특성 제어부(37)를 갖는다.
여기서 샘플링 클록 신호를 2n개로 함으로써, 데이터 비교부(33)에 의해 얻어지는 논리값 비교 결과가 이퀄라이저(32)의 특성 설정마다 2n개 얻어진다. 이 경우, 그렇게 해서 이퀄라이저(32)의 특성 설정마다 얻어지는 2n개의 모든 논리값 비교 결과가 「일치」하는 경우에 그 이퀄라이저의 특성 설정에 대해 에러가 없다(즉 도 5의 테이블 데이터 중, 동그라미 표시)고 판정하여도 좋고, 또는 논리값 비교 결과의 「일치율」이 소정 값 이상인 경우에 에러가 없다고 판정하여도 좋다.
이와 같이 복구 클록 신호의 복구 클록 타이밍에서 수신 신호를 래치하여 얻어진 논리값과 샘플링 클록 신호의 상승 타이밍, 즉 샘플링 클록 타이밍(이하 동일함)에서 수신 신호를 래치하여 얻어진 논리값을 비교하고, 그 비교 결과의 데이터에 기초하여 이퀄라이저의 특성을 최적화하는 설정값을 얻으며, 이것을 이퀄라이저(32)에 설정함으로써, 그 이퀄라이저(32)에 의해 전송로(20)에서 열화된 수신 신호의 이득을 주파수 대역마다 제어하여 수신 신호의 주파수 특성을 보상한다.
도 2와 함께 본 발명의 실시예에 따른 이퀄라이저 특성 최적화 방법의 동작의 흐름을 설명한다.
단계 S2에서 수신기(30A)가 전송로(20)로부터 신호를 수신하고, 수신 신호의 파형이 이퀄라이저(32)에 의해 정형화된다(단계 S2).
이렇게 해서 얻어진 신호로부터, 복구 클록 생성부에서 복구 클록 신호를 생성하고(단계 S3), 샘플링 클록 생성부(34)에서 샘플링 클록 신호를 얻는다(단계 S4).
데이터 비교부(33)에서는 이렇게 해서 얻어진 복구 클록 신호 및 샘플링 클 록 신호의 각각의 클록 타이밍에서 이퀄라이저(32)의 출력 신호를 래치하고(단계 S5), 각각의 경우에 래치에 의해 얻어진 논리값을 서로 비교한다(단계 S6).
이렇게 해서 데이터 비교부(33)에서 얻어진 논리값 비교 결과로부터 테이블부(36)가 테이블 데이터를 생성한다. 그리고 이퀄라이저 특성 제어부(37)가 논리값 비교 결과가 「일치」가 되는 영역(즉, 도 5의 테이블 데이터의 경우, 영역 R)의 무게 중심을 구한다(단계 S7).
단, 아직 논리값 비교 결과의 [일치]가 얻어지고 있지 않거나, 또는 1개만 얻어지고 있는 경우, 후술하는 단계 S8에서의 무게 중심의 상위량을 판단할 수 없다. 이 때문에 이 경우에는 무조건 단계 S9로 이행하여, 이퀄라이저(32)의 특성 설정값을 변경한다(단계 S9).
단계 S9에서의 이퀄라이저(32)의 특성 설정값의 변경에 대해 이하에 설명한다.
예컨대, 도 5와 같은 테이블 데이터를 얻는 경우에는, 이퀄라이저(32)의 특성 설정값 n, m의 각 32가지 합계 32×32=1024가지의 설정값의 각각을 순차적으로 설정한다. 또는 이들 1024가지의 모든 설정값을 설정하는 대신에, 일정 간격으로 스킵하여 선택한 소정수(예컨대 도 8에 도시하는 바와 같이, n, m의 각각에 대해 4개 간격)의 설정값의 각각을 순차적으로 설정한다.
이와 같이 이퀄라이저(32)의 특성 설정값이 변경된 상태에서 단계 S1∼S7의 동작을 재차 수행하고, 단계 S7에서는 그때까지 얻어진 논리값 비교 결과로부터 테이블 데이터를 생성하여, 논리값 비교 결과가 「일치」가 되는 영역의 무게 중심을 구한다.
그리고 단계 S8에서는 이전회의 루프에 있어서 단계 S7에서 얻어진 무게 중심의 위치와, 이번회의 루프에 있어서 단계 S7에서 얻어진 무게 중심의 위치를 비교한다. 그 비교 결과의 차이(즉, 상위량)이 일정 값 이내인 경우(단계 S8의 Yes), 이퀄라이저(32)의 특성의 최적화 동작을 종료한다(단계 S10). 이 경우, 단계 S7에서 얻어진 무게 중심의 위치에 대응하는 이퀄라이저(32)의 특성 설정값이 이퀄라이저(32)의 특성을 최적화하는 설정값으로서 판단되고, 그 설정값이 최적값으로서 이퀄라이저(32)에 설정된다.
한편, 단계 S8의 판정의 결과가 No인 경우, 즉 무게 중심의 비교 결과가 일정 값 이상이었던 경우, 단계 S9에서 이퀄라이저(32)의 설정값을 변경하고, 단계 S2∼S8의 동작을 반복한다.
전술한 바와 같이 테이블부(36)의 기능에 의해, 단계 S7에서 이퀄라이저(32)의 특성 설정에 대해 데이터 비교부(33)에 의한 논리값 비교 결과를 테이블 데이터로서 얻고, 논리값 비교 결과가 「일치」가 되는 이퀄라이저(32)의 특성의 범위(도 5에서, 영역 R)의 무게 중심을 구한다.
즉, 도 5에 도시하는 바와 같은 테이블 데이터가 얻어진 경우를 상정하면, 동그라미 표시의 영역(R)의 무게 중심 위치에 대응하는 EQ1 특성 설정값 n 및 EQ2 특성 설정값 m의 각각의 값 n, m이 이퀄라이저(32)의 특성의 최적 설정값으로서 얻어진다.
또한, 상기 테이블부(36) 대신에, 데이터 비교부(33)에 의한 논리값 비교 결 과의 소정의 복수 비트분을 순차적으로 평균화하는 필터부(36)를 설치하고, 필터부(36)에 의해 순차적으로 얻어지는 논리값 비교 결과의 평균값을 서로 비교하며, 그 평균값이 높아지도록 이퀄라이저 특성 설정값을 증감시킴으로써 이퀄라이저 특성 설정을 최적화하도록 구성하는 것도 가능하다.
이러한 구성에 의해, 전송로(20)에 의해 발생하는 특이한 지터 등에 대해서도 안정적으로 이것을 보상할 수 있는 이퀄라이저 특성을 확보하는 것이 가능하다.
여기서 상기 필터부(36)를 적용하여 데이터 비교부(33)에 의한 논리값 비교 결과의 소정의 복수 비트분을 순차적으로 평균화하는 경우의 동작에 대해 이하에 설명한다.
즉, 예컨대 도 5의 예의 경우, 이퀄라이저 특성 제어부(37)의 기능에 의해 EQ1 특성 설정값 n 및 EQ2 특성 설정값 m을 순차적으로 변경하고, 그때마다 데이터 비교부(33)에 의해 논리값 비교 결과를 얻는다. 그리고 이렇게 해서 순차적으로 논리값 비교 결과를 얻을 때마다 이들을 소정의 횟수(즉 필터의 적용 영역)분 평균한다.
예컨대 도 5에서, 필터(F1)의 적용 영역에 포함되는 논리값 비교 결과 중 「일치」의 개수의 비율, 즉 동그라미 표시의 수의 비율을 얻고, 그 비율(이하 「일치율」이라고 칭함)이 증가하는 방향으로 필터(R)의 적용 영역을 변경한다(예컨대 F2). 이러한 동작을 반복함으로써 상기 일치율이 최대가 되는 필터의 적용 영역을 얻는다. 그렇게 해서 얻어진 영역의 무게 중심의 위치[이 경우, 상기 필터(F1, F2)를 구성하는 직사각형의 중심]에 대응하는 EQ1 특성 설정값 n 및 EQ2 특성 설정값 m의 각각의 값 n, m이 이퀄라이저(32)의 특성의 최적 설정값으로서 얻어진다.
또는 상기 중 어느 하나의 구성에 있어서, 샘플링 클록 생성부(34)를 이하의 구성으로 하는 것도 가능하다.
즉, 전술한 바와 같이 복구 클록 신호를 중심으로 ±0.5 UI 이내에서 대칭으로 위상을 어긋나게 한 2n개의 샘플링 클록을 생성하는 대신에, 복구 클록 신호를 중심으로 진행이나 지연 중 어느 한쪽으로 0.5 UI 이내에서 위상을 어긋나게 한 n개의 샘플링 클록을 생성하도록 구성한다.
또는, 샘플링 클록 신호를, 어떤 위상 변동 범위 내에서 스위프시키는 구성으로 함으로써, 보다 상세한 이퀄라이저의 특성 최적화를 수행하도록 하는 것도 가능하다. 이 경우의 상세한 동작의 흐름에 대해서는 도 8과 함께 후술한다.
예컨대, 도 3의 (c)에 도시하는 바와 같이 아이 부분의 진폭이 큰 영역이 시간축 방향으로 넓은 경우, 즉 이퀄라이저(32)의 특성 설정값이 적절한 경우에는, 샘플링 클록 타이밍이 아이 부분의 중심으로부터 떨어져 상기 크로스 포인트 부근에 위치해도 그 샘플링 클록 타이밍에서의 래치의 결과가 비교적 안정적이라고 말할 수 있다. 이에 비해 도 3의 (b) 또는 (d)에 도시하는 바와 같이, 아이 부분의 진폭이 큰 영역이 시간축 방향으로 좁거나 아이 부분의 진폭이 작은 경우, 즉 이퀄라이저(32)의 특성 설정값이 부적절한 경우에는, 샘플링 클록 타이밍이 아이로부터 떨어져 상기 크로스 포인트 부근에 위치하면 샘플링 클록 타이밍에 의한 래치의 결과가 불안정해지는 경향이 있어 복구 클록 타이밍에 의한 래치의 결과와 일치하지 않을 가능성이 높아진다.
따라서 샘플링 클록 신호의 위상을 복구 클록 타이밍에 대해 서서히 변화시켜 스위프시킬 때에 얻어지는 논리값 비교 결과의 일치율이 높을수록 이퀄라이저(32)의 특성 설정값이 최적의 상태에 가깝다고 말할 수 있다. 따라서 그 논리값 비교 결과의 일치율을 나타내는 수치를 가중치로 해서 이퀄라이저(32)의 특성 설정값에 대한 무게 중심을 구함으로써, 보다 고정밀도로 이퀄라이저(32)의 특성 설정값을 최적화할 수 있다.
이하 본 발명의 실시예의 동작의 흐름을 상세하게 설명한다.
먼저 도 6과 함께, 샘플링 클록 신호의 위상 스위프를 실시하지 않는 경우의 동작의 흐름을 설명한다.
단계 S21에서 무게 중심값 (n', m') 및 (n", m")를 각각 (0, 0)으로 클리어한다.
단계 S22에서 서치 조건으로서 X=2, Y=30, Z=40을 설정한다.
단계 S23에서 이퀄라이저(32)의 특성 설정으로서의 EQ1 특성 설정값 n을 X로부터 Y까지, Z 간격으로 변화시키도록 서서히 n의 값을 변경한다.
단계 S24에서 이퀄라이저(32)의 특성 설정으로서의 EQ2 특성 설정값 m을 X로부터 Y까지, Z 간격으로 변화시키도록 서서히 m의 값을 변경한다.
단계 S25에서, 복구 클록 타이밍에서 이퀄라이저(32)의 출력 신호를 래치하고, 단계 S26에서, 샘플링 클록 타이밍에서 이퀄라이저(32)의 출력 신호를 래치한다.
단계 S27에서, 이들 단계 S25, S26에서 래치로 얻어진 이퀄라이저(32)의 출 력 신호의 논리값을 상호 비교한다.
단계 S28에서는 이렇게 해서 얻어진 논리값의 비교 결과를 테이블 데이터로서 얻는다.
단계 S29에서는 m의 값이 28 이상인지의 여부를 판정하고, m의 값이 28 미만이면 단계 S24로 되돌아가 m의 값을 변경하며, 단계 S25∼S29의 루프를 반복한다.
단계 S29의 결과, m의 값이 28 이상이 되면, 단계 S30에서, 단계 S28에서 얻어진 테이블 데이터의 무게 중심값 (n', m')를 구한다.
여기서는 전술한 바와 같이, 논리값 비교 결과가 「일치」가 되는 이퀄라이저(32)의 특성 설정값의 무게 중심을 구한다.
예컨대, 도 8의 예의 경우, 논리값 비교 결과가 「일치」가 되는 이퀄라이저(32)의 특성 설정값은 동그라미 표시의 위치에 대응한다. 그래서 이들 동그라미 표시의 위치를 상기 n, m을 각각 좌표값으로 한 좌표로 간주하고, 이들의 좌표 위치의 무게 중심을 구한다. 도 8의 예의 경우 도시하는 바와 같이 동그라미 표시의 좌표 위치의 무게 중심은 별 표시의 위치가 되어, 무게 중심값 (n', m')=(7.6, 16.0)으로서 얻어진다.
도 6의 설명으로 되돌아가서, 단계 S31에서, 이렇게 해서 얻어진 무게 중심값 (n', m')=(0, 0)인지의 여부를 판정한다. 단계 S27에서 아직 논리값 비교 결과의 「일치」가 얻어지고 있지 않은 경우, 단계 S30에서 무게 중심값을 계산할 수 없고, 그 때문에 무게 중심값 (n', m')=(0, 0)인 상태이다(단계 S31의 Yes). 이 경우에는 직접 단계 S34로 이행하여 n의 값이 28 이상인지의 여부를 판정하고, 28 미 만이면 단계 S23으로 되돌아가 n의 값을 변경하며, 단계 S24∼S33의 루프를 반복한다.
단계 S34의 결과, n의 값이 28 이상이 되면, 단계 S35에서, 서치 조건을 변경(예컨대 X=4, Y=28, Z=4 등)한 후에 단계 S23으로 되돌아가, 단계 S23∼S34의 루프를 반복한다.
한편 단계 S31의 판정 결과가 (n', m')=(0, 0)이 아닌 경우, 즉 단계 S27의 논리값 비교 결과의 「일치」가 얻어진 경우, 단계 S32에서 이번회의 단계 S30에서 얻어진 무게 중심값 (n', m')와 이전회의 단계 S30에서 얻어진 무게 중심값 (n", m")를 비교하고, 그 차이가 소정의 판정값 이내인지의 여부를 판정한다. 그리고 단계 S33에서, 이번회에 얻어진 무게 중심값 (n', m')으로 「이전회의 무게 중심값」 (n", m")를 치환함으로써 「이전회의 무게 중심값」 (n", m")를 갱신한다.
여기서 상기 단계 S23 및 S24에 의해, 도 8의 상단으로부터 서서히 하단을 향해 이퀄라이저(32)의 특성 설정값을 서치하는 과정을 실행한다. 즉, 각 n의 값에 대해 m의 값을 서서히 증가시키고(단계 S24), m이 28을 초과한 단계(단계 S29의 Yes)에서 n을 갱신하며(단계 S23), 그 상태에서 상기와 마찬가지로 m의 값을 서서히 증가시킨다고 하는 동작을 반복한다.
이러한 과정에서 n의 값을 갱신할 때마다 무게 중심 위치 (n', m')를 이전회의 것 (n", m")와 비교한다(단계 S32). 예컨대 도 8에서, n=18 이후에는 동그라미 표시가 존재하지 않는다. 이것은 n=18 이후에서는 이퀄라이저(32)의 특성이 부적절하기 때문에 단계 S27의 논리값 비교 결과의 「일치」가 얻어지지 않는 것을 의미 한다. 따라서 그 이후 서치를 계속해도 무게 중심값은 변화하는 일은 없다.
그래서 이러한 상태를 검출하여 서치를 종료함으로써, 도 8의 하단, 즉 n=22 이후에 대해서는 서치를 생략할 수 있음으로써 이퀄라이저(32)의 특성의 최적화에 필요로 하는 시간을 단축할 수 있다.
본 실시예에서는 단계 S32에서 반드시 이전회와 이번회의 무게 중심값이 전혀 변화하지 않는 경우 이외에도 그 차이가 소정의 판정값 이내이면 서치를 종료하도록 하고 있다.
즉, 도 8의 예에서는 n=14까지 서치함으로써 전술한 바와 같이 무게 중심값 (7.6, 16.0)이 얻어지지만, 그 이전, 즉 n=6까지의 서치가 종료된 단계(도 7의 중단)에서 그 루프 (n, m)=(6, 30)의 경우의 무게 중심값 (n', m')=(4.2, 15.1)을 이전의 루프 (n, m)=(2, 30)의 경우의 무게 중심값 (n", m")=(2.0, 14.0)과 비교한다. 그리고 그 비교 결과의 차이가 소정의 판정값 이하이면 서치를 종료한다(단계 S32의 Yes).
마찬가지로 n=10까지의 서치가 종료된 단계(도 7의 하단)에서 그 루프 (n, m)=(10, 30)의 무게 중심값 (n', m')=(6.2, 16.0)을 이전의 루프 (n, m)=(6, 30)의 무게 중심값 (n", m")=(4.2, 15.1)과 비교한다. 그리고 그 비교 결과의 차이가 소정의 판정값 이하이면 서치를 종료한다(단계 S32의 Yes).
이와 같이 단계 S32에서 무게 중심값의 비교 결과, 이전의 루프의 것과 일치하지 않아도, 소정의 판정값 이하이면 서치를 종료함으로써, 그 후에도 계속해서 서치를 속행하는 경우에 비하여 최적화의 정밀도가 다소 떨어지는 경우에도 그것이 허용 범위이면 그 시점에서 서치를 종료함으로써, 이퀄라이저(32)의 특성의 최적화에 필요로 하는 시간을 효과적으로 단축할 수 있다.
다음으로 전술한 바와 같이 샘플링 클록 신호의 위상 스위프를 실시하는 경우의 본 발명의 실시예에 따른 이퀄라이저 특성 설정값 최적화 방법의 동작의 흐름의 상세에 대해, 도 9와 함께 설명한다.
단계 S21에서 무게 중심값 (n', m') 및 (n", m")를 각각 (0, 0)으로 클리어한다.
단계 S22에서 서치 조건으로서 X=2, Y=30, Z=40을 설정한다.
단계 S23에서 이퀄라이저(32)의 특성 설정으로서의 EQ1 특성 설정값 n을 X로부터 Y까지, Z 간격으로 변화시키도록 서서히 n의 값을 변경한다.
단계 S24에서 이퀄라이저(32)의 특성 설정으로서의 EQ2 특성 설정값 m을 X로부터 Y까지, Z 간격으로 변화시키도록 서서히 m의 값을 변경한다.
그리고 이 경우, 또한 단계 S41에서 샘플링 클록 신호의 복구 클록 신호에 대한 위상을 0.1∼0.4 [UI]의 범위에서 스위프시키도록, 소정의 폭, 예컨대 0.1 [UI]씩 동위상을 변경한다.
단계 S25에서, 복구 클록 타이밍에서 이퀄라이저(32)의 출력 신호를 래치하고, 단계 S26에서, 샘플링 클록 타이밍에서 이퀄라이저(32)의 출력 신호를 래치한다.
단계 S27에서, 이들 단계 S25, S26에서 래치로 얻어진 이퀄라이저(32)의 출력 신호의 논리값을 상호 비교한다.
단계 S28에서는 이렇게 해서 얻어진 논리값 비교 결과를 테이블 데이터로서 얻는다.
단계 S42에서는 샘플링 클록 신호의 복구 클록 신호에 대한 위상이 0.4 [UI] 이상인지의 여부를 판정하고, 동위상이 0.4 [UI] 미만이면 단계 S41로 되돌아가 동위상의 값을 더 변경한 상태에서 단계 S25∼S28 및 S42의 동작을 반복한다.
단계 S29에서는 m의 값이 28 이상인지의 여부를 판정하고, m의 값이 28 미만이면 단계 S24로 되돌아가 m의 값을 변경하며, 단계 S41, S25∼S29의 동작을 반복한다.
단계 S29의 결과, m의 값이 28 이상이 되면, 단계 S30에서, 단계 S28에서 얻어진 테이블 데이터의 무게 중심값 (n', m')를 구한다.
단계 S31에서, 이렇게 해서 얻어진 무게 중심값 (n', m')=(0, 0)인지의 여부를 판정한다. 단계 S27에서 아직 논리값 비교 결과의 「일치」가 얻어지지 않은 경우, 단계 S30에서 무게 중심값을 계산할 수 없고, 그 때문에 무게 중심값 (n', m')=(0, 0)인 상태이다(단계 S31의 Yes). 이 경우에는 직접 단계 S34로 이행하여 n의 값이 28 이상인지의 여부를 판정하고, 28 미만이면 단계 S23으로 되돌아가 n의 값을 변경하며, 단계 S24∼S33의 루프를 반복한다.
단계 S34의 결과, n의 값이 28 이상이 되면, 단계 S35에서, 서치 조건을 변경(예컨대 X=4, Y=28, Z=4 등)한 후에 단계 S23으로 되돌아가, 단계 S23∼S34의 루프를 반복한다.
한편, 단계 S31의 판정 결과가 (n', m')=(0, 0)이 아닌 경우, 즉 단계 S27의 논리값 비교 결과의 「일치」가 얻어진 경우, 단계 S32에서 이번회의 단계 S30에서 얻어진 무게 중심값 (n', m')와 이전회의 단계 S30에서 얻어진 무게 중심값 (n", m")를 비교하여, 그 차이가 소정의 판정값 이내인지의 여부를 판정한다. 그리고 단계 S33에서, 이번회에 얻어진 무게 중심값 (n', m')로 「이전회의 무게 중심값」 (n", m")를 치환함으로써 「이전회의 무게 중심값」 (n", m")를 갱신한다.
이 예의 경우, 단계 S27에서의 논리값 비교의 결과를 단계 S28에서 테이블 데이터로서 얻는 동작에 있어서, 각 이퀄라이저(32)의 특성 설정값 n, m에 대해, 단계 S41에 의해 샘플링 클록 신호를 스위프하면서 복수 회(상기한 바와 같이 간격=0.1 [UI]로 한 경우, 4회) 수행한다. 그리고 도 10에 도시하는 바와 같이, 논리값 비교 결과가 「일치」하는 횟수를 테이블 데이터로서 얻는다(단계 S28). 그리고 이 횟수를 그 이퀄라이저(32)의 특성 설정값에 대한 가중치로 해서, 단계 S30의 무게 중심값을 계산한다. 그 결과 도 6의 샘플링 클록 신호를 스위프하지 않는 경우에 비하여, 보다 고정밀도로 이퀄라이저(32)의 특성 설정값을 최적화할 수 있다.
도 10에는 샘플링 클록 신호의 위상 스위프의 유무에 따라 무게 중심 위치가 변화하는 점이 표시되어 있다. 즉 샘플링 클록 신호의 위상 스위프를 실시하지 않는 도 6의 경우에는 흰색 별 표시 (n, m)=(7.6, 16.0)으로 얻어지는 데 비해, 샘플링 클록 신호의 위상 스위프를 실시하는 도 9의 경우, 검은색 별 표시 (n, m)=(7.3, 16.0)으로 얻어진다. 상기한 바와 같이, 후자 쪽이 보다 정밀도가 높아 최적화가 이루어진 결과이다.
이 샘플링 클록 신호의 위상 스위프를 실시하는 경우, 이퀄라이저(32)의 특 성의 각 설정값에 대한 논리값 비교 횟수가 그 위상 스위프의 횟수분이 되어, 위상 스위프가 없는 경우와 비교하여 최적화에 필요로 하는 시간이 증가한다. 그러나 이와 같이 위상 스위프를 실시하여 얻은 논리값 비교 결과의 「일치」 횟수 또는 「일치」율을 가중치로 해서 테이블 데이터를 얻음으로써, 위상 스위프가 없는 경우보다 고정밀도로 이퀄라이저(32)의 특성 최적화를 수행하는 것이 가능하다.
이 방법을 사용함으로써, 예컨대 이퀄라이저(32)의 특성 설정값 (n, m)의 조합의 수가 8×8=16가지와 같은 적은 수의 조합밖에 갖지 않는 수신기의 이퀄라이저(32)인 경우에도, 그 이퀄라이저(32)의 특성 최적화를 고정밀도로 수행하는 것이 가능하다.
또한, 도 6 또는 도 10과 함께 전술한 이퀄라이저(32) 특성 최적화 동작을 복수 회(예컨대 3회) 반복함으로써 이퀄라이저(32) 특성 최적화의 정확도를 높이는 것이 가능하다. 이 방법은 이퀄라이저(32)의 특성에 민감한 전송계에 대하여 특히 유효하다고 생각된다. 또한 복수 회의 최적화 동작의 결과, 다른 설정값이 얻어진 경우, 예컨대 이들의 평균값을 최종적인 설정값으로서 얻도록 하면 된다.
또한, 샘플링 클록 신호에 의해 이퀄라이저(32)의 출력 신호를 래치하는 회로를, 이퀄라이저(32)의 특성의 각 설정에 대한 위상 스위프의 횟수(상기 예의 경우 「4」)와 동수 병렬로 설치하고, 각각의 회로에서 병렬로 상호 다른 위상의 샘플링 클록 신호로 이퀄라이저(32)의 출력 신호를 래치하도록 구성하는 것도 가능하다. 이 구성에 의해, 이퀄라이저(32)의 특성 최적화에 필요한 시간을 효과적으로 단축시키는 것이 가능하다.
이와 같이 본 발명의 실시예에 따르면, 인터페이스의 설계자에게 의식시키지 않고서 수신기의 이퀄라이저(32)의 특성을 최적화할 수 있어, 전송로 조건이 변한 경우나 온도나 프로세스 등의 각종 변동이 발생한 경우에도, 수시로 이퀄라이저(32)의 설정값을 최적화할 수 있다. 이에 따라, 인터페이스의 전송 품질을 높은 상태로 유지하는 것이 가능하다.
이하, 도 11∼도 12와 함께 이퀄라이저(32)의 특성에 대해 상세히 설명한다.
도 11의 (a), (b)는 상기 인터페이스의 전송계의 주파수 특성을 도시하는 그래프이며, 도 11의 (a)가 이퀄라이저(32)에 의한 보상 작용이 없는 경우의 특성을 나타내고, 도 11의 (b)는 도 11의 (c)에 도시하는 바와 같은 특성을 갖는 이퀄라이저(32)에 의한 보상 작용이 가해진 결과의 특성을 나타낸다.
도 11의 (a)의 특성의 경우, 고주파수 대역, 즉 1 ㎓∼10 ㎓에서 전송 손실이 증가하고 있다. 이에 비해 도 11의 (c)에 도시하는 바와 같이, 이퀄라이저(32)에 의해 이 대역의 게인을 높임으로써, 도 11의 (b)에 도시하는 바와 같이, 전송계의 주파수 특성이 보상되어 고주파수 대역에서 어느 정도 손실이 저감된다.
또한, 도 12의 (a)는 이퀄라이저에 의한 보상 작용이 없는 경우의 수신단 파형을 도시하고, 도 12의 (b)는 이퀄라이저에 의한 보상 작용이 가해진 경우의 수신단 파형을 도시한다. 상기 도면에 도시하는 바와 같이, 이퀄라이저(32)에 의한 주파수 특성의 보상 기능에 의해, EQ1 특성 설정값, 즉 m의 조정에 의해 저주파수 대역의 진폭을 저하시키고, EQ2 특성 설정값, 즉 n의 조정에 의해 고주파수 대역의 진폭을 증가시키는 것이 가능하다.
도 12의 (c)는 도 12의 (a)의 파형을 1 [UI]로 잘라 겹쳐 얻은 아이 패턴을 도시한다. 마찬가지로 도 12의 (d)는 도 12의 (b)의 파형을 1 [UI]로 잘라 겹쳐 얻은 아이 패턴을 도시한다.
이들 도 12의 (c)와 (d)에 도시하는 바와 같이, 상기 EQ1 특성 설정값 n, EQ2 특성 설정값 m의 조정에 의해, 아이 패턴의 아이 부분의 진폭이 큰 범위의 시간축 방향의 폭이 넓어지며, 수신단 파형의 주파수 특성이 보상되어 있다.
도 13은 상기 복구 클록 신호 및 샘플링 클록 신호를 설명하기 위한 도면이다.
여기서는 설명을 간단하게 하기 위해서 2 [UI]분의 파형을 사용하고, 샘플링 클록 신호는 복구 클록 신호에 대해 ±0.3 [UI]의 위상차를 갖는 위치에 설정되는 것으로 한다.
통상, 아이 부분의 양단의 크로스 포인트의 중앙에 복구 클록 타이밍이 위치하도록 복구 클록 생성부(35)가 설계된다.
또한 복구 클록 신호에 대해, 샘플링 클록 신호는 ±0.5 [UI]의 위상 범위에서 임의로 설정 가능하거나 스위프 가능하다.
도 14는 전술한 본 발명의 실시예에서의 수신기(30A)의 동작을 컴퓨터로 시뮬레이션할 때의, 그 컴퓨터의 구성예를 도시하는 블록도이다.
도 14에 도시하는 바와 같이, 상기 컴퓨터(500)는 주어진 프로그램을 구성하는 명령을 실행함으로써 여러 가지 동작을 실행하기 위한 CPU(501)와, 키보드, 마우스 등을 포함하며 사용자가 조작 내용 또는 데이터를 입력하기 위한 조작부(502) 와, 사용자에게 CPU(101)에 의한 처리 경과, 처리 결과 등을 표시하는 CRT, 액정 표시기 등을 포함하는 표시부(503)와, ROM, RAM 등을 포함하며 CPU(504)가 실행하는 프로그램, 데이터 등을 기억하거나 작업 영역으로서 사용되는 메모리(504)와, 프로그램, 데이터 등을 저장하는 하드디스크 장치(505)와, CD-ROM(507)을 매개로 하여 외부로부터 프로그램을 로드하거나 데이터를 로드하기 위한 CD-ROM 드라이브(506)와, 인터넷, LAN 등의 통신망(509)을 통해 외부 서버로부터 프로그램을 다운로드 등 하기 위한 모뎀(508)을 갖는다.
상기 컴퓨터(500)는 CD-ROM(507)을 매개로 하거나, 또는 통신 네트워크(509)를 매개로 하여, 상술한 수신기(30A)가 실행하는 처리를, CPU(501)를 사용하여 시뮬레이션하기 위한 명령을 포함하는 프로그램을 로드 또는 다운로드한다. 그리고 이것을 하드디스크 장치(505)에 인스톨하고, 적절하게 메모리(504)에 로드하여 CPU(501)가 실행한다. 그 결과, 상기 컴퓨터(500)에 의해 수신기(30A)의 동작의 시뮬레이션이 실현된다.

Claims (20)

  1. 이퀄라이저에 의해 주파수 특성이 보상된 수신 신호로부터 복구 클록 타이밍을 얻는 복구 클록 취득 단계와,
    상기 복구 클록 타이밍을 중심으로 한 미리 정해진 샘플링 클록 타이밍을 얻는 샘플링 클록 취득 단계와,
    상기 복구 클록 타이밍에서 상기 이퀄라이저에 의해 주파수 특성이 보상된 수신 신호를 래치하는 제1 래치 단계와,
    상기 샘플링 클록 타이밍에서 상기 이퀄라이저에 의해 주파수 특성이 보상된 수신 신호를 래치하는 제2 래치 단계와,
    상기 제1 래치 단계에서 얻어진 논리값과 상기 제2 래치 단계에서 얻어진 논리값을 비교하는 논리값 비교 단계와,
    상기 이퀄라이저의 특성 설정을 변경하고, 그 변경 후의 이퀄라이저에 의해 주파수 특성이 보상된 수신 신호에 대해 상기 복구 클록 취득 단계, 샘플링 클록 취득 단계, 제1 래치 단계, 제2 래치 단계, 및 논리값 비교 단계를 수행하는 동작을 반복하여 논리값 비교 결과의 데이터를 수집하는 데이터 수집 단계와,
    상기 데이터 수집 단계에서 수집된 논리값 비교 결과의 데이터에 기초하여 상기 이퀄라이저의 최적 특성의 설정을 구하는 최적 설정 추출 단계
    를 포함하는 이퀄라이저 특성 최적화 방법.
  2. 제1항에 있어서, 상기 데이터 수집 단계에서는 상기 이퀄라이저의 특성 중, 저주파수 대역의 주파수 특성을 제어하는 미리 정해진 제1 계수 및 고주파수 대역의 주파수 특성을 제어하는 미리 정해진 제2 계수를 독립적으로 변화시킴으로써 상기 이퀄라이저의 특성 설정을 변경하고,
    상기 최적 설정 추출 단계에서는, 상기 데이터 수집 단계에서 수집된, 상기 논리값 비교 단계에서 얻어진 비교 결과를, 상기 미리 정해진 제1 계수 및 상기 미리 정해진 제2 계수에 대해 2차원 테이블화하며, 비교 결과가 일치하는 이퀄라이저의 특성 설정의 무게 중심을 구하는 것인 이퀄라이저 특성 최적화 방법.
  3. 제1항에 있어서, 상기 최적 설정 추출 단계에서는, 상기 데이터 수집 단계에서 수집된, 상기 논리값 비교 단계에서 얻어진 비교 결과를 평균화하는 필터에 의해 비교 결과의 평균값을 얻고, 상기 이퀄라이저의 특성 변경에 따라 얻어지는 각각의 평균값에 기초하여 상기 이퀄라이저의 최적 특성의 설정을 구하는 것인 이퀄라이저 특성 최적화 방법.
  4. 제1항에 있어서, 상기 샘플링 클록 취득 단계에서는, 상기 복구 클록 타이밍을 중심으로 한 샘플링 클록 타이밍 대신에, 상기 복구 클록 타이밍에 대한 진행 또는 지연의 한 방향만의 미리 정해진 샘플링 클록 타이밍을 얻는 것인 이퀄라이저 특성 최적화 방법.
  5. 제1항에 있어서, 상기 샘플링 클록 취득 단계에서는, 상기 복구 클록 타이밍을 중심으로 한 샘플링 클록 타이밍을 미리 정해진 위상 범위 내에서 스위프하며,
    상기 논리값 비교 단계에서는, 변화시키는 이퀄라이저의 특성 설정마다, 상기 샘플링 클록 타이밍의 스위프에 따라 얻어지는 각각의 논리값 비교 결과에 기초하여 논리값 비교 결과가 일치하는 비율을 나타내는 가중치를 구하고,
    상기 최적 설정 추출 단계에서는, 그 가중치의 데이터에 기초하여 상기 이퀄라이저의 최적 특성의 설정을 구하는 것인 이퀄라이저 특성 최적화 방법.
  6. 복구 클록 타이밍과 샘플링 클록 타이밍에서 이퀄라이저에 의해 주파수 특성이 보상된 수신 신호를 래치하고, 얻어진 논리값을 비교하는 논리값 비교 단계와,
    상기 논리값 비교 단계에서의 비교 결과에 기초하여 상기 복구 클록 타이밍을 생성하는 복구 클록 생성 단계와,
    상기 복구 클록 타이밍을 중심으로 한 상기 샘플링 클록 타이밍을 생성하는 샘플링 클록 생성 단계와,
    상기 이퀄라이저의 특성 설정을 변경하고, 그 변경 후의 이퀄라이저에 의해 주파수 특성이 보상된 수신 신호에 대해 상기 논리값 비교 단계, 복구 클록 생성 단계, 및 샘플링 클록 생성 단계를 수행하는 동작을 반복함으로써 논리값 비교 결과의 데이터를 수집하는 이퀄라이저 특성 제어 단계와,
    상기 이퀄라이저 특성 제어 단계에서 수집된 논리값 비교 결과의 데이터에 기초하여 상기 이퀄라이저의 최적 특성의 설정을 구하는 최적 설정 추출 단계
    를 포함하는 이퀄라이저 특성 최적화 방법.
  7. 이퀄라이저의 특성을 최적화하는 기능을 갖는 전송 인터페이스를 가지는 전송 시스템에 있어서,
    복구 클록 타이밍과 샘플링 클록 타이밍에서 이퀄라이저에 의해 주파수 특성이 보상된 수신 신호를 래치하고, 얻어진 논리값을 비교하는 논리값 비교부와,
    상기 논리값 비교부에서의 비교 결과에 기초하여 상기 복구 클록 타이밍을 생성하는 복구 클록 생성부와,
    상기 복구 클록 타이밍을 중심으로 한 상기 샘플링 클록 타이밍을 생성하는 샘플링 클록 생성부와,
    상기 이퀄라이저의 특성 설정을 변경하고, 그 변경 후의 이퀄라이저에 의해 주파수 특성이 보상된 수신 신호에 대해 상기 래치, 논리값의 비교, 복구 클록의 생성, 및 샘플링 클록의 생성을 수행하는 동작을 반복함으로써 논리값 비교 결과의 데이터를 수집하는 주파수 특성 제어부와,
    상기 주파수 특성 제어부에서 수집된 논리값 비교 결과의 데이터에 기초하여 상기 이퀄라이저의 최적 특성의 설정을 구하는 최적 설정 추출부
    를 포함하는 전송 시스템.
  8. 이퀄라이저의 특성을 최적화하는 기능을 갖는 전송 인터페이스를 가지는 통신 장치에 있어서,
    복구 클록 타이밍과 샘플링 클록 타이밍에서 상기 이퀄라이저에 의해 주파수 특성이 보상된 수신 신호를 래치하고, 얻어진 논리값을 비교하는 논리값 비교부와,
    상기 논리값 비교부에서의 비교 결과에 기초하여 상기 복구 클록 타이밍을 생성하는 복구 클록 생성부와,
    상기 복구 클록 타이밍을 중심으로 한 상기 샘플링 클록 타이밍을 생성하는 샘플링 클록 생성부와,
    상기 이퀄라이저의 특성 설정을 변경하고, 그 변경 후의 이퀄라이저에 의해 주파수 특성이 보상된 수신 신호에 대해 상기 래치, 논리값의 비교, 복구 클록의 생성, 및 샘플링 클록의 생성을 수행하는 동작을 반복하여 논리값 비교 결과의 데이터를 수집하는 주파수 특성 제어부와,
    상기 주파수 특성 제어부에서 수집된 논리값 비교 결과의 데이터에 기초하여 상기 이퀄라이저의 최적 특성의 설정을 구하는 최적 설정 추출부
    를 포함하는 통신 장치.
  9. 제8항에 있어서, 상기 주파수 특성 제어부는 이퀄라이저의 특성 중, 저주파수 대역의 주파수 특성을 제어하는 미리 정해진 제1 계수 및 고주파수 대역의 주파수 특성을 제어하는 미리 정해진 제2 계수를 독립적으로 변화시킴으로써 상기 이퀄라이저의 특성 설정을 변경하고,
    상기 최적 설정 추출부는, 상기 주파수 특성 제어부에서 수집된, 상기 논리값 비교부에서 얻어진 비교 결과를, 상기 미리 정해진 제1 계수 및 상기 미리 정해진 제2 계수에 대해 2차원 테이블화하며, 상기 비교 결과가 일치하는 이퀄라이저의 특성 설정의 무게 중심을 구함으로써 이퀄라이저의 최적 특성의 설정을 구하는 것인 통신 장치.
  10. 이퀄라이저 특성 최적화 방법을 컴퓨터에 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체에 있어서, 상기 프로그램은 컴퓨터에,
    이퀄라이저에 의해 주파수 특성이 보상된 수신 신호의 파형으로부터 복구 클록 타이밍을 얻는 복구 클록 취득 단계와,
    상기 복구 클록 타이밍을 중심으로 한 미리 정해진 샘플링 클록 타이밍을 얻는 샘플링 클록 취득 단계와,
    상기 복구 클록 타이밍에서 이퀄라이저에 의해 주파수 특성이 보상된 수신 신호를 래치하는 제1 래치 단계와,
    상기 샘플링 클록 타이밍에서 이퀄라이저에 의해 주파수 특성이 보상된 수신 신호를 래치하는 제2 래치 단계와,
    상기 제1 래치 단계에서 얻어진 논리값과 상기 제2 래치 단계에서 얻어진 논리값을 비교하는 논리값 비교 단계와,
    상기 이퀄라이저의 특성 설정을 변경하고, 그 변경 후의 이퀄라이저에 의해 주파수 특성이 보상된 수신 신호에 대해 상기 복구 클록 취득 단계, 샘플링 클록 취득 단계, 제1 래치 단계, 제2 래치 단계, 및 논리값 비교 단계를 수행하는 동작을 반복함으로써 논리값 비교 결과의 데이터를 수집하는 데이터 수집 단계와,
    상기 데이터 수집 단계에서 수집된 논리값 비교 결과의 데이터에 기초하여 상기 이퀄라이저의 최적 특성의 설정을 구하는 최적 설정 추출 단계
    를 실행시키기 위한 명령을 포함하는 것인 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020097020005A 2007-03-27 2007-03-27 이퀄라이저 특성 최적화 방법, 전송 시스템, 통신 장치, 및 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 KR101021205B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/056398 WO2008117441A1 (ja) 2007-03-27 2007-03-27 イコライザ特性最適化方法、伝送システム、通信装置及びプログラム

Publications (2)

Publication Number Publication Date
KR20100005050A KR20100005050A (ko) 2010-01-13
KR101021205B1 true KR101021205B1 (ko) 2011-03-11

Family

ID=39788184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097020005A KR101021205B1 (ko) 2007-03-27 2007-03-27 이퀄라이저 특성 최적화 방법, 전송 시스템, 통신 장치, 및 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체

Country Status (5)

Country Link
US (1) US8194727B2 (ko)
JP (1) JP4796645B2 (ko)
KR (1) KR101021205B1 (ko)
CN (1) CN101652932B (ko)
WO (1) WO2008117441A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191509A (ja) * 2011-03-11 2012-10-04 Toshiba Corp ストレージ装置、電子機器及び周波数帯域補償レベル調整方法
KR101931223B1 (ko) * 2011-12-29 2018-12-21 에스케이하이닉스 주식회사 데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법
US9094117B1 (en) 2012-01-17 2015-07-28 Clariphy Communications, Inc. Channel diagnostics based on equalizer coefficients
JP6402565B2 (ja) 2014-10-02 2018-10-10 富士通株式会社 受信回路及びその制御方法
JP7033786B2 (ja) * 2018-07-13 2022-03-11 ザインエレクトロニクス株式会社 イコライザ調整装置、イコライザ調整方法、受信機および送受信システム
JP7449785B2 (ja) * 2020-06-17 2024-03-14 日立Astemo株式会社 電子制御装置、判定方法
US11444813B1 (en) * 2021-07-23 2022-09-13 Macom Technology Solutions Holdings, Inc. Method and apparatus for CTLE equalizer adaptation based on samples from error slicers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303607A (ja) 2004-04-09 2005-10-27 Fujitsu Ltd 等化回路を有する受信回路
JP2007053648A (ja) 2005-08-19 2007-03-01 Fujitsu Ltd 通信機能を有する装置、送信器自動調整方法、システム及びプログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62130037A (ja) 1985-12-02 1987-06-12 Hitachi Ltd クロツク位相選択方法及びその装置
JPS62159545A (ja) 1986-01-08 1987-07-15 Hitachi Ltd 信号伝送方式
JP3622287B2 (ja) 1995-09-01 2005-02-23 ソニー株式会社 ディジタル信号再生回路および再生方法
EP0831479B1 (en) * 1996-09-24 2001-12-05 Hewlett-Packard Company, A Delaware Corporation Data processing apparatus and methods
US7277516B2 (en) * 2003-10-14 2007-10-02 Realtek Semiconductor Corp Adaptive equalization system for a signal receiver
US7233164B2 (en) * 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
US7193802B2 (en) * 2004-03-25 2007-03-20 Hitachi Global Storage Technologies Netherlands, B.V. Apparatus for providing dynamic equalizer optimization
GB0504425D0 (en) * 2005-03-03 2005-04-06 Texas Instruments Ltd Equalisation circuit
KR100795724B1 (ko) * 2005-08-24 2008-01-17 삼성전자주식회사 아이 사이즈 측정 회로, 데이터 통신 시스템의 수신기 및아이 사이즈 측정 방법
JP2010518760A (ja) * 2007-02-09 2010-05-27 ディー・エフ・ティー・マイクロシステムズ・インコーポレーテッド ハイスピード・シリアル・リンクのミッション環境における、該ハイスピード・シリアル・リンクの物理層テスティングのためのシステム及び方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303607A (ja) 2004-04-09 2005-10-27 Fujitsu Ltd 等化回路を有する受信回路
JP2007053648A (ja) 2005-08-19 2007-03-01 Fujitsu Ltd 通信機能を有する装置、送信器自動調整方法、システム及びプログラム

Also Published As

Publication number Publication date
US8194727B2 (en) 2012-06-05
WO2008117441A1 (ja) 2008-10-02
KR20100005050A (ko) 2010-01-13
CN101652932B (zh) 2013-03-27
JP4796645B2 (ja) 2011-10-19
JPWO2008117441A1 (ja) 2010-07-08
CN101652932A (zh) 2010-02-17
US20100008413A1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
KR101021205B1 (ko) 이퀄라이저 특성 최적화 방법, 전송 시스템, 통신 장치, 및 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
EP2779550B1 (en) Digital equalizer adaptation using on-die instrument
US9397872B2 (en) System and method of link optimization
US8243782B2 (en) Statistically-adapted receiver and transmitter equalization
US8472512B2 (en) Methods and systems for adaptive receiver equalization
CN105391537B (zh) 在电子设备中执行数据采样控制的方法及其装置
US8532240B2 (en) Decoupling sampling clock and error clock in a data eye
KR102312213B1 (ko) 다중와이어 스큐를 측정 및 정정하기 위한 방법
JP7223029B2 (ja) 適合性試験方法及び装置、並びに記憶媒体
EP1585279A2 (en) Receiver circuit comprising equalizer
CN1992578A (zh) 过采样接收机的自适应接收技术
US8711906B2 (en) Tracking data eye operating margin for steady state adaptation
US10554379B2 (en) Method for obtaining phase detection signal in clock recovery circuit and phase detector
EP3089397B1 (en) Improved clock recovery for data signals
US8879615B1 (en) Equalization adaptation using timing detector
CN102299786B (zh) 数字接收机
US20040125874A1 (en) Method of determining an eye diagram of a digital signal
US20200374162A1 (en) Receiver adaptation using stochastic gradient hill climbing with genetic mutation
Choi et al. High-speed link analysis with system identification approach
CN111628947B (zh) 用于改进在计算系统中的高速通信的技术
CN115299013A (zh) 一种信道跟踪方法及其相关设备
JP2020155848A (ja) 受信装置及び受信方法
US9948311B1 (en) Decision-directed phase detector
JP2017126855A (ja) 信号波形等化装置、信号波形等化方法、及び、プログラム
JP2011176639A (ja) フレーム同期装置および推定誤差算出方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee