KR101931223B1 - 데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법 - Google Patents

데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법 Download PDF

Info

Publication number
KR101931223B1
KR101931223B1 KR1020110146451A KR20110146451A KR101931223B1 KR 101931223 B1 KR101931223 B1 KR 101931223B1 KR 1020110146451 A KR1020110146451 A KR 1020110146451A KR 20110146451 A KR20110146451 A KR 20110146451A KR 101931223 B1 KR101931223 B1 KR 101931223B1
Authority
KR
South Korea
Prior art keywords
data
value
section
counting
control code
Prior art date
Application number
KR1020110146451A
Other languages
English (en)
Other versions
KR20130077633A (ko
Inventor
정춘석
이재진
유창식
이장우
강석준
Original Assignee
에스케이하이닉스 주식회사
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 한양대학교 산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110146451A priority Critical patent/KR101931223B1/ko
Priority to US13/407,478 priority patent/US8817866B2/en
Publication of KR20130077633A publication Critical patent/KR20130077633A/ko
Application granted granted Critical
Publication of KR101931223B1 publication Critical patent/KR101931223B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

데이터 이퀄라이징 회로는 이퀄라이저 및 검출부를 포함한다. 상기 이퀄라이저는 제어 코드 값에 따라 데이터의 이득 값을 조절하여 출력한다. 상기 검출부는 카운팅 중단 신호 및 카운팅 완료 신호에 응답하여, 상기 제어 코드 값을 변화시키면서 n주기의 상기 데이터를 N개의 구간으로나누어 n/N 구간별 데이터 천이 빈도를 카운팅하고, 이로부터 상기 데이터의 1/N 구간별 데이터 천이 빈도의 분산 값을 계산하여 상기 분산 값이 가장 큰 때의 상기 제어 코드 값을 최종적으로 출력한다. 이때 상기 n 은 2 이상의 값으로, 상기 데이터의 각각의 n/N 구간별 경계가 다른 위치가 되도록 설정된다.

Description

데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법{DATA EQUALIZING CIRCUIT AND METHOD}
본 발명은 데이터 이퀄라이징 회로 및 방법에 관한 것으로, 더 상세하게는 데이터 리시버 회로의 데이터 이퀄라이징 회로 및 데이터 리시버 회로에서의 데이터 이퀄라이징 방법에 관한 것이다.
데이터를 수신하여 출력하는 데이터 리시버 회로는 데이터 전송 과정에서 생기는 변형을 보정하기 위하여 데이터 이퀄라이징(equalizing) 회로를 구비한다.
도 1은 종래 데이터 이퀄라이징 회로의 회로도이다.
상기 데이터 이퀄라이징 회로는 이퀄라이저(equalizer)(1) 및 검출부(2)를 포함한다.
상기 이퀄라이저(1)는 제어 코드(EQ_CODE) 값에 따라 데이터(DATA)를 보정한다. 상기 검출부(2)는 상기 제어 코드(EQ_CODE)를 변화시키면서 상기 데이터(DATA)의 변형 정도를 검출하고, 그 중 최적으로 데이터 아이를 확보할 수 있는 제어 코드(EQ_CODE) 값을 최종 값으로 출력한다. 이때, 상기 검출부(2)는 데이터(DATA)의 천이(transition) 위치를 검출하는 방식으로 데이터 변형 정도를 검출한다.
도 2는 상기 검출부(2)에서 데이터(DATA) 천이 위치를 검출하는 방법에 관한 파형도이다.
상기 검출부(2)는 상기 제어 코드(EQ_CODE)에 따라 보정된 데이터(DATA)의 1UI(Unit Interval)를 복수 개의 구간(본 실시예에서는 10개 구간)으로 나누고, 샘플링 클럭(CLK1~10)에 동기하여 데이터 천이 위치를 카운팅한다. 상기 샘플링 클럭(CLK1~10)은 각각 1UI를 10개로 나눈 위상 차이를 갖는다. 그리고 상기 카운팅 값의 분산을 계산한다. 상기 과정은 상기 제어 코드(EQ_CODE)의 값을 변화시키면서 각각의 제어 코드(EQ_CODE) 값에 대응하여 모두 수행된다. 최종적으로 검출부(2)는 가장 큰 분산 값을 갖는 제어 코드(EQ_CODE) 값을 출력한다.
이때, 보다 정밀하게 데이터 천이 분포를 파악하기 위해서는 1UI 내에서 균일한 위상 차이를 갖는 더 많은 샘플링 클럭이 필요한데, 이와 같이 높은 주파수의 샘플링 클럭을 다수 생성하는 것은 하드웨어 측면에서 많은 부담이 되고 전력 소모도 크다.
본 발명의 실시예는 데이터 변형 검출 방식을 개선한 데이터 이퀄라이징 회로 및 방법을 제공하는데 그 목적이 있다.
본 발명의 일 실시예에 따른 데이터 이퀄라이징 회로는 제어 코드 값에 따라 데이터의 이득 값을 조절하여 출력하는 이퀄라이저; 카운팅 중단 신호 및 카운팅 완료 신호에 응답하여, 상기 제어 코드 값을 변화시키면서 n주기의 상기 데이터를 N개의 구간으로 나누어 n/N 구간별 데이터 천이 빈도를 카운팅하고, 이로부터 상기 데이터의 1/N 구간별 데이터 천이 빈도의 분산 값을 계산하여 상기 분산 값이 가장 큰 때의 상기 제어 코드 값을 최종적으로 출력하는 검출부를 포함하며, 상기 n 은 2 이상의 값으로, 상기 데이터의 각각의 n/N 구간별 경계가 다른 위치가 되도록 설정된다.
본 발명의 일 실시예에 따른 데이터 이퀄라이징 방법은 복수 비트의 제어 코드의 값에 응답하여 데이터 아이(data eye)의 보정 정도를 제어함에 있어, 상기 제어 코드의 값을 최소 값에서부터 순차적으로 변경시키면서 n주기의 상기 데이터를 N개의 구간으로 나누어 n/N 구간별 데이터 천이 빈도를 카운팅하고, 이때 카운팅 동작 수행 중 상기 각 n/N 구간별 데이터 천이 빈도 중 어느 하나의 값도 0이 아닌 경우에는 해당 상기 제어 코드에 대한 상기 카운팅 동작을 중단하는 단계; 각각의 상기 제어 코드의 값에 따른 상기 n/N 구간별 데이터 천이 빈도로부터 상기 데이터 1UI(unit interval)의 1/N 구간별 데이터 천이 빈도의 분산 값을 계산하는 단계; 및 상기 1/N 구간별 데이터 천이 빈도의 분산 값이 가장 클 때의 상기 제어 코드 값을 최종적인 제어 코드로 출력하는 단계를 포함하고, 상기 각 n/N 구간별 데이터 천이 빈도 중 어느 하나의 값도 0이 아니어서 카운팅이 중단된 상기 제어 코드에 대해서는 상기 분산 값을 계산하는 단계를 수행하지 않으며, 상기 n 은 2 이상의 값으로, 상기 데이터의 각각의 n/N 구간별 경계가 다른 위치가 되도록 설정된다.
본 기술에 따르면 데이터를 이퀄라이징 함에 있어 전력 소모를 줄이고, 하드웨어 부담을 줄일 수 있다.
도 1은 종래 데이터 이퀄라이징 회로에 대한 회로도,
도 2는 종래 데이터 이퀄라이징 회로의 데이터 천이 검출 방법을 나타낸 파형도,
도 3는 본 발명의 실시예에 따른 데이터 이퀄라이징 회로에 대한 회로도,
도 4는 본 발명의 실시예에 따른 데이터 이퀄라이징 회로의 데이터 천이 검출 방법을 나타낸 파형도,
도 5는 도 3의 데이터 천이 카운터부의 구체적인 실시예를 나타낸 회로도,
도 6은 도 3의 카운팅 중단 신호 생성부의 구체적인 실시예를 나타낸 회로도,
도 7은 도 3의 카운팅 완료 신호 생성부의 구체적인 실시예를 나타낸 회로도,
도 8은 도 3의 컨트롤러의 구체적인 실시예를 나타낸 회로도,
도 9은 도 3의 컨트롤러의 구체적인 동작을 나타낸 알고리즘이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 데이터 이퀄라이징 회로에 대한 회로도이다.
상기 데이터 이퀄라이징 회로는 이퀄라이저(10) 및 검출부(20)를 포함한다.
상기 이퀄라이저(10)는 제어 코드(EQ_CODE) 값에 따라 데이터(DATA)의 이득값을 조절함으로써, 데이터(DATA) 변형을 보정한다. 상기 이퀄라이저(10)는 종래 기술로써 구현할 수 있다.
상기 검출부(20)는 상기 제어 코드(EQ_CODE)를 변화시키면서 상기 데이터(DATA)의 변형 정도를 검출하고, 그 중 최적으로 데이터 아이를 확보할 수 있는 제어 코드(EQ_CODE) 값을 최종 값으로 출력한다. 이때, 상기 검출부(20)는 데이터(DATA)의 천이(transition) 위치를 검출하는 방식으로 데이터 변형 정도를 검출한다.
구체적으로 상기 검출부(20)는, 상기 제어 코드(EQ_CODE) 값을 변화시키면서 n주기의 상기 데이터(DATA)를 N개의 구간으로 나누어 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 카운팅하고, 이로부터 상기 데이터의 1/N 구간별 데이터 천이 빈도의 분산 값을 계산하여, 상기 분산 값이 가장 큰 때의 상기 제어 코드(EQ_CODE) 값을 최종적으로 출력한다.
상기 검출부(20)는 멀티 위상 고정 루프(21), 데이터 래치부(22), 데이터 천이 카운터부(23) 및 컨트롤러(26)를 포함한다.
상기 멀티 위상 고정 루프(21)는 기준 클럭(CLKREF)을 수신하여 상기 데이터 주파수의 1/n배 주파수를 갖는 N개의 클럭(CLK(1~10))을 각각 n/N의 위상 차이로 출력한다. 이때, 상기 n 은 2 이상의 값으로, 상기 데이터 상의 각각의 n/N 구간의 위치가 다르도록 설정된다. 상기 멀티 위상 고정 루프(21)는 주파수를 변경하는데 사용되는 위상 고정 루프(PLL)로서, 종래 기술로써 구현될 수 있다.
상기 데이터 래치부(22)는 상기 데이터(DATA)를 상기 N개의 클럭(CLK(1~10))에 각각 동기하여 N개의 래치 데이터(DATA_L(0~9))로 저장한다. 상기 데이터 래치부(22)는 구체적으로 래치 플립 플롭(Latch Flip-Flop)으로 구현될 수 있다.
상기 데이터 천이 카운터부(23) 상기 N개의 래치 데이터(DATA_L(0~9))의 인접한 값을 각각 비교하여 n/N 구간별로 데이터 천이가 발생하는지 확인하고, n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 카운팅한다.
상기 컨트롤러(26)는 상기 제어 코드(EQ_CODE) 값을 변화시키면서 상기 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))로부터 1UI를 N으로 나눈 구간(1/N)별 데이터 천이 빈도를 계산한다. 그리고 상기 1/N구간별 데이터 천이 빈도의 분산 값을 계산 및 저장하고, 상기 분산 값이 가장 큰 때의 상기 제어 코드(EQ_CODE) 값을 최종적으로 출력한다.
상기 검출부(20)는 카운팅 중단 신호(INT)를 생성하는 카운팅 중단 신호 생성부(24)를 더 포함할 수 있다. 상기 검출부(20)는 상기 데이터의 1/N 구간별 데이터 천이 빈도의 분산 값을 계산하여, 상기 분산 값이 가장 큰 때의 상기 제어 코드(EQ_CODE) 값을 최종적으로 출력한다. 상기 분산 값이 가장 크다는 의미는 데이터의 데이터 아이(data eye)가 최적으로 확보되었음을 의미하기 때문이다. 따라서, 해당 제어 코드(EQ_CODE)에 따른 데이터 아이의 폭이 이를 샘플링하는 클럭(CLK(1~10)) 간의 간격보다 작은 경우의 분산 값을 구하는 것은 무의미한 작업이다. 상기 카운팅 중단 신호 생성부(24)는 이러한 경우 카운팅을 중단하고 다음 제어 코드(EQ_CODE)로 넘어 갈 수 있도록 검출부(20)를 제어한다.
또한, 상기 검출부(20)는 카운팅 완료 신호(CMP)를 생성하는 카운팅 완료 신호 생성부(25)를 더 포함할 수 있다. 상기 검출부(20)는 데이터 변형 검출 과정에서 상기 제어 코드(EQ_CODE) 값을 변화시키면서 가장 최적의 제어 코드(EQ_CODE)를 도출한다. 그 과정에서 카운팅 완료 신호(CMP)는 해당 제어 코드(EQ_CODE)에 대응하는 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))의 카운팅이 완료된 경우 활성화되는 신호이다. 활성화된 카운팅 완료 신호(CMP)가 상기 컨트롤러(26)로 입력되면, 상기 컨트롤러(26)는 해당 제어 코드(EQ_CODE)에 대응하는 분산 값을 계산하고 저장한다.
도 4는 본 발명의 실시예에 따른 데이터 이퀄라이징 회로의 데이터 천이 검출 방법을 나타낸 파형도이다.
도 4에 도시된 바와 같이, 본 발명의 실시예는 종래 기술과는 달리 데이터(DATA)의 주파수보다 낮은 클럭(CLK(1~10))을 이용하여 데이터 천이 빈도를 카운팅한다. 도 4에서는 데이터(DATA) 주파수의 1/7(즉, n=7)배인 클럭(CLK(1~10)을 사용하고 있다. 또한, 종래 기술과 같이 1UI(즉, 1주기의 데이터)의 구간을 N개로 구분하여 구간별 천이 빈도를 카운팅하는 것이 아니라, n주기의 데이터 구간을 N개로 구분하여 구간별 천이 빈도를 카운팅한다. 도 4에서는 n주기의 데이터를 10개의 구간(N=10)으로 구분하고 있다.
이때, 각각의 구간별 천이 빈도가 겹치지 않기 위하여 상기 데이터(DATA) 상의 각각의 n/N 구간의 위치가 다르도록 설정한다. 이는 나중에 1/N 구간별 데이터 천이 빈도를 계산하는 데에 있어 중요한 필요조건이다. 도 4에서는 첫번째 구간은 1UI구간 내 0~0.7를 차지하고, 두번째 구간은 0.7~1.4, 세번째 구간은 1.4~2.1, 네번째 구간은 2.1~2.8, 다섯번째 구간은 2.8~3.5, 여섯번째 구간은 3.5~4.2, 일곱번째 구간은 4.2~4.9, 여덟번째 구간은 4.9~5.6, 아홉번째 구간은 5.6~6.3을 차지하며, 열번째 구간은 6.3~7.0을 차지한다. 즉, 각 구간의 경계가 갖는 소수점 자리가 모두 다르므로, 상기 데이터(DATA) 상의 각각의 n/N 구간의 위치가 다르게 설정되었음을 알 수 있다. 이를 만족하는 n 및 N의 값은 모두 본 발명에 적용될 수 있다.
이와 같이 본 발명의 실시예는 종래보다 낮은 주파수의 클럭을 사용하여 데이터 천이를 검출하기 때문에, 정밀한 검출이 필요한 경우에도 하드웨어 동작 및 전류 소모에 대한 부담이 적다.
도 5는 상기 데이터 천이 카운터부(23)의 구체적인 실시예를 나타낸 회로도이다.
상기 데이터 천이 카운터부(23)는 비교부(23_1) 및 카운터부(23_2)를 포함한다.
상기 비교부(23_1)는 N개의 래치 데이터(DATA_L(1~10))의 인접한 값을 배타적 논리 연산하여 N개의 비교 신호(C(1~10))를 생성하는 N개의 배타적 논리합 소자(XOR1~10)를 포함한다. 상기 배타적 논리합 소자(XOR1~10)소자는 인접한 래치 데이터(DATA_L(1~10)) 값이 다른 경우 1을 출력하고, 인접한 래치 데이터(DATA_L(1~10)) 값이 같은 경우 0을 출력한다.
본 실시예에서는 제 1 래치 데이터(DATA_L(1))를 제 2 래치 데이터(DATA_L(2))와 비교하고, 제 2 래치 데이터(DATA_L(2))와 제 3 래치 데이터(DATA_L(3)), 제 3 래치 데이터(DATA_L(3))와 제 4 래치 데이터(DATA_L(4)), 제 4 래치 데이터(DATA_L(4))와 제 5 래치 데이터(DATA_L(5)), 제 5 래치 데이터(DATA_L(5))와 제 6 래치 데이터(DATA_L(6)), 제 6 래치 데이터(DATA_L(6))와 제 7 래치 데이터(DATA_L(7)), 제 7 래치 데이터(DATA_L(7))와 제 8 래치 데이터(DATA(8)), 제 8 래치 데이터(DATA(8))와 제 9 래치 데이터(DATA(9)), 제 9 래치 데이터(DATA(9))와 제 10 래치 데이터(DATA(10)), 제 10 래치 데이터(DATA(10))와 제 1 래치 데이터(DATA(1))를 비교한다.
인접한 래치 데이터(DATA_L(1~10))의 값이 동일하다는 의미는 인접한 구간에서 데이터 값의 변동이 없으므로 데이터 천이가 발생하지 않았다는 것이고, 인접한 래치 데이터(DATA_L(1~10))의 값이 상이하다는 의미는 인접한 구간에서 데이터 값의 변동이 있으므로 데이터 천이가 발생하였다는 것이다.
상기 카운터부(23_2)는 N개의 비교 신호(C(1~10))를 각각 카운팅하여 n/N구간별 데이터 천이 빈도(OUTPUT(0~9))로 출력하는 N개의 카운터(counter1~10)를 포함한다. 상기 카운터(counter1~10)는 복수비트 값을 갖도록 설정될 수 있고, 본 실시예에서는 8 비트[7:0]를 카운팅 할 수 있도록 설정되었다. 상기 카운터(counter1~10)는 활성화된 리셋 신호(RST)가 인가되면 카운팅된 값을 초기화한다.
덧붙여, 상기 카운터(counter1~10)는 제어 클럭(미도시)에 동기하여 상기 비교 신호(C(1~10))를 카운팅하도록 설정될 수도 있다.
상기 카운터부(23_2)에서 출력된 n/N구간별 데이터 천이 빈도(OUTPUT(0~9))는 n주기 데이터(DATA)를 N으로 나눈 구간별 데이터 천이 빈도를 카운팅한 값으로, 이는 이후 컨트롤러(25)에서 1/n 구간별 데이터 천이 빈도를 계산하는데 사용된다.
도 6은 상기 카운팅 중단 신호 생성부(24)의 구체적인 실시예를 나타낸 회로이다.
상기 카운팅 중단 신호 생성부(24)는 각 구간별 데이터 천이 빈도(OUTPUT(0~9))의 각각의 비트 값을 수신하는 N개의 오어 게이트(OR1~OR10) 및 상기 N개의 오어 게이트(OR1~OR10)의 출력을 수신하는 앤드 게이트(AD1)를 포함한다.
본 실시예에 있어서, 상기 각 구간별 데이터 천이 빈도(OUTPUT(0~9)) 중 어느 하나라도(00000000)의 값을 갖는 다면, 이는 데이터 아이가 최소한 0.7UI보다는 크다는 것을 의미한다. 왜냐하면 해당 구간에서는 데이터 천이가 발생하지 않았음을 의미하기 때문이다. 이 경우에는 상기 앤드 게이트(AD1) 입력 중 어느 하나의 값이 0이므로 0의 값의 카운팅 중단 신호(INT)를 출력한다. 비활성화된 카운팅 중단 신호(INT)가 생성되므로, 상기 카운터부(23_2)는 카운팅을 계속 수행한다.
반면 모든 구간별 데이터 천이 빈도(OUTPUT(0~9))가 (00000000)이 아닌 경우, 즉 모두 카운팅 값을 갖는다면 이는 데이터 아이가 0.7UI보다 작음을 의미한다. 따라서 해당 제어 코드(EQ_CODE)에 대하여 검출 동작을 계속 실행할 필요가 없다. 이 경우에는 상기 앤드 게이트(AD1) 입력 값이 모두 1이므로 1의 값의 카운팅 중단 신호(INT)를 출력한다. 활성화된 카운팅 중단 신호(INT)가 생성되므로, 이를 수신한 컨트롤러(26)는 상기 제어 코드(EQ_CODE)를 다음 코드로 변경시킨다.
따라서, 상기 카운팅 중단 신호 생성부(24)가 더 포함됨으로써 최적의 제어 코드(EQ_CODE)를 검출하는 작업 시간이 단축될 수 있다.
도 7은 상기 카운팅 완료 신호 생성부(25)의 구체적인 실시예를 나타낸 회로도이다.
상기 카운팅 완료 신호 생성부(25)는 상기 n/N구간별 데이터 천이 빈도(OUTPUT(0~9))의 최 상위 비트(most significant bit, OUTPUT(0~9)_MSB)를 입력받고 카운팅 완료 신호(CMP)를 출력하는 오어 게이트(OR11)를 포함한다.
상기 카운팅 완료 신호(CMP)는 해당 제어 코드(EQ_CODE)에 대응하는 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))의 카운팅이 완료된 경우 활성화되는 신호이다. 복수 비트를 갖는 상기 n/N구간별 데이터 천이 빈도(OUTPUT(0~9))의 최상위 비트(OUTPUT(0~9)_MSB)가 어느 하나라도 1인 경우, 상기 카운팅 완료 신호(CMP)는 1의 값을 갖는다. 활성화된 카운팅 완료 신호(CMP)가 컨트롤러(26)로 입력되면, 상기 컨트롤러(26)는 해당 제어 코드(EQ_CODE)에 대응하는 분산 값을 계산하고 저장한다.
도 8은 상기 컨트롤러(26)의 구체적인 실시예를 나타낸 회로도이다.
상기 컨트롤러(26)는 분산 계산부(26_1) 및 제어 코드 설정부(26_2)를 포함한다.
상기 분산 계산부(26_1)는 상기 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 수신하여 1/N 구간별 데이터 천이 빈도를 계산하고, 상기 1/N 구간별 데이터 천이 빈도의 분산 값(VREG(M))을 계산하여 출력한다.
이때, 상기 분산 계산부(26_1)는 카운팅 완료 신호(CMP)를 수신할 수 있는데, 상기 카운팅 완료 신호(CMP)는 카운팅 완료를 의미하는 신호이므로 활성화된 상기 카운팅 완료 신호(CMP)가 입력되는 경우 비로소 상기 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 수신한다.
상기 제어 코드 설정부(26_2)는 상기 제어 코드(EQ_CODE) 값을 변화시키면서 각각의 상기 제어 코드(EQ_CODE) 값에 따른 상기 분산 값(VREG(M))을 저장하고, 상기 분산 값(VREG(M))이 가장 큰 때의 상기 제어 코드(EQ_CODE) 값을 최종적으로 출력한다.
이때, 상기 제어 코드 설정부(26_2)는 카운팅 중단 신호(INT)를 수신할 수 있는데, 상기 카운팅 중단 신호(INT)는 해당 제어 코드(EQ_CODE)에서의 카운팅을 중단하라는 의미의 신호이다. 따라서 활성화된 상기 카운팅 중단 신호(INT)가 입력되는 경우 제어 코드(EQ_CODE)의 값을 다음 값으로 변경한다.
본 발명의 실시예는 상기 제어 코드(EQ_CODE) 값을 변화시키면서 변형된 데이터(DATA)가 최적으로 보정되는 제어 코드(EQ_CODE) 값을 도출하는 것을 목표로 한다. 이를 위해 상기 제어 코드 설정부(26_2)는, 상기 제어 코드(EQ_CODE) 값을 변화시키면서 해당 제어 코드(EQ_CODE) 값에 따른 상기 분산 값(VREG(M))을 저장하고, 그 중 가장 큰 분산 값(VREG(M))을 갖는 제어 코드(EQ_CODE)를 최종 값으로 출력한다. 분산 값(VREG(M))이 가장 크다는 것은 데이터 아이(data eye)가 충분히 확보되었음을 의미한다.
예컨대, 상기 제어 코드 설정부(26_2)가 설정 및 출력하는 제어 코드(EQ_CODE)는 예를 들어 3비트로 설정될 수 있고, (000)부터 (111)로 1 비트씩 값을 변화시킬 수 있다.
또한 상기 컨트롤러(26)는 리셋 신호 생성부(26_3)을 더 포함할 수 있다. 본 발명의 실시예는 제어 코드(EQ_CODE) 값을 변화시키면서 데이터 천이 빈도를 카운팅한다. 따라서, 상기 제어 코드 설정부(26_2)에서 제어 코드(EQ_CODE)값이 변경된 경우, 기존의 카운터(counter(1~10))에 카운팅된 값을 모두 리셋시키고 변경된 제어 코드(EQ_CODE)값에 따른 데이터 천이 빈도를 카운팅 할 필요가 있다.
상기 리셋 신호 생성부(26_3)는 상기 제어 코드 설정부(26_2)에서 상기 제어 코드(EQ_CODE) 값을 변화시키면 활성화된 리셋 신호(RST)를 출력한다.
상기 데이터 천이 카운터부(23)의 카운터부(23_2)는 상기 활성화된 리셋 신호(RST)가 인가되는 경우 카운팅된 상기 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 초기화시킨다.
도 9은 상기 컨트롤러(26)의 구체적인 동작을 나타낸 알고리즘이다.
우선, 데이터 이퀄라이징 회로가 동작을 시작하는 경우 저장 값(M)에 000이 설정된다(26_21). 상기 제어 코드 설정부(26_2)는 상기 저장 값(M)을 제어 코드 (EQ_CODE)값으로 설정한다(26_22). 초기 리셋 신호(RST)에 의해 카운터부(23_2)가 리셋된다(26_31). 이후 카운터부(23_2)에서 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))가 카운팅된다. 이때 상기 각 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9)) 중 어느 하나라도 (00000000)이 아닌 경우 카운팅 중단 신호(INT)가 활성화된다(26_23). 이 경우 상기 저장 값(M)이 다음 값으로 변경되고(26_24), 해당 제어 코드(EQ_CODE)에 대한 카운팅은 종료된다. 반면 비활성화된 카운팅 중단 신호(INT)가 생성되는 경우에는 카운팅이 계속 수행된다. 이후, 상기 n/N구간별 데이터 천이 빈도(OUTPUT(0~9)) 중 어느 하나의 최상위 비트(OUTPUT(0~9)_MSB)가 1이 된 경우 카운팅 완료 신호(CMP)가 1로 활성화된다(26_11)
상기 활성화된 카운팅 완료 신호(CMP)가 분산 계산부(26_1)로 입력된 경우, 상기 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 이용하여 1/N 구간별 데이터 천이 빈도(CREG(0~9)) 계산하고(26_12), 상기 1/N 구간별 데이터 천이 빈도(CREG(0~9))를 이용하여 1/N 구간별 분산(σ²)을 계산한다(26_13). 계산식 및 방법은 도면에 도시된 바와 같다.
이하 상기 1/N 구간별 데이터 천이 빈도(CREG(0~9)) 계산식을 CREG(1)을 예로 설명한다.
(OUTPUT(0))은 7주기 데이터를 10개로 균일하게 나눈 구간 내에서 0.0~0.7 구간 사이에서 일어나는 데이터 천이 빈도를 카운팅한 값이다. (OUTPUT(1))내지 (OUTPUT(9))도 각각의 구간내에서 일어나는 데이터 천이 빈도를 카운팅한 값이다.
상기 CREG(0)는 상기 데이터 1UI 중 0~0.1UI구간을 갖는 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 모두 더한 값이다.
즉, CREG(0)는 0~0.7구간의 (OUTPUT(0)), 0.7~1.4 구간의 (OUTPUT(1)), 1.4~2.1구간의 (OUTPUT(2)), 2.8~3.5구간의 (OUTPUT(4)), 3.5~4.2구간의 (OUTPUT(5)), 4.9~5.6구간의 (OUTPUT(7)) 및 5.6~6.3구간의 (OUTPUT(8))을 모두 더한 값이다.
CREG(1)는 상기 데이터 1UI 중 0.1~0.2UI구간을 갖는 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 모두 더한 값이다. CREG(2)는 상기 데이터 1UI 중 0.2~0.3UI구간을 갖는 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 모두 더한 값이다. CREG(3)는 상기 데이터 1UI 중 0.3~0.4UI구간을 갖는 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 모두 더한 값이다. CREG(4)는 상기 데이터 1UI 중 0.4~0.5UI구간을 갖는 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 모두 더한 값이다. CREG(5)는 상기 데이터 1UI 중 0.5~0.6UI구간을 갖는 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 모두 더한 값이다. CREG(6)는 상기 데이터 1UI 중 0.6~0.7UI구간을 갖는 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 모두 더한 값이다. CREG(7)는 상기 데이터 1UI 중 0.7~0.8UI구간을 갖는 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 모두 더한 값이다. CREG(8)는 상기 데이터 1UI 중 0.8~0.9UI구간을 갖는 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 모두 더한 값이다. CREG(9)는 상기 데이터 1UI 중 0.9~1.0UI구간을 갖는 n/N 구간별 데이터 천이 빈도(OUTPUT(0~9))를 모두 더한 값이다.
이를 반영하여 각각의 1/N 구간별 데이터 천이 빈도(CREG(0~9))의 계산식을 구하면 다음과 같다.
CREG(0)= OUTPUT(0)+ OUTPUT(1)+ OUTPUT(2)+ OUTPUT(4)+ OUTPUT(5)+ OUTPUT(7)+ OUTPUT(8)
CREG(1)= OUTPUT(0)+ OUTPUT(1)+ OUTPUT(3)+ OUTPUT(4)+ OUTPUT(5)+ OUTPUT(7)+ OUTPUT(8)
CREG(2)= OUTPUT(0)+ OUTPUT(1)+ OUTPUT(3)+ OUTPUT(4)+ OUTPUT(6)+ OUTPUT(7)+ OUTPUT(8)
CREG(3)= OUTPUT(0)+ OUTPUT(1)+ OUTPUT(3)+ OUTPUT(4)+ OUTPUT(6)+ OUTPUT(7)+ OUTPUT(9)
CREG(4)= OUTPUT(0)+ OUTPUT(2)+ OUTPUT(3)+ OUTPUT(4)+ OUTPUT(6)+ OUTPUT(7)+ OUTPUT(8)
CREG(5)= OUTPUT(0)+ OUTPUT(2)+ OUTPUT(3)+ OUTPUT(5)+ OUTPUT(6)+ OUTPUT(7)+ OUTPUT(9)
CREG(6)= OUTPUT(0)+ OUTPUT(2)+ OUTPUT(3)+ OUTPUT(5)+ OUTPUT(6)+ OUTPUT(8)+ OUTPUT(9)
CREG(7)= OUTPUT(1)+ OUTPUT(2)+ OUTPUT(3)+ OUTPUT(5)+ OUTPUT(6)+ OUTPUT(8)+ OUTPUT(9)
CREG(8)= OUTPUT(1)+ OUTPUT(2)+ OUTPUT(4)+ OUTPUT(5)+ OUTPUT(6)+ OUTPUT(8)+ OUTPUT(9)
CREG(9)= OUTPUT(1)+ OUTPUT(2)+ OUTPUT(4)+ OUTPUT(5)+ OUTPUT(7)+ OUTPUT(8)+ OUTPUT(9)
이후, 상기 1/N 구간별 데이터 천이 빈도(CREG(0~9))의 분산(σ²)을 계산하는 방식은 이미 공지의 기술이므로 자세한 설명은 생략한다.
상기 분산 계산부(26_1)는 상기 분산(σ²)을 해당 제어 코드(EQ_CODE(M))D에 대한 분산 값(VREG(M))으로 출력한다(26_14). 이후, 제어 코드 설정부(26_2)는 상기 분산 값(VREG(M))을 수신하여 저장하고, 상기 제어 코드(EQ_CODE(M))가 마지막 코드(111)인지 확인한다(26_25). 상기 제어 코드(EQ_CODE(M))가 마지막 코드(111)가 아닌 경우, 상기 제어 코드(EQ_CODE(M))를 1비트 변경(M=M+1)시킨다(26_24). 이후 카운터부(23_2)에 카운팅된 값들은 모두 리셋하고, 해당 제어 코드(EQ_CODE(M))에 대하여 상기와 같은 과정을 반복한다.
마지막 코드(111)의 제어 코드(EQ_CODE(M))에 해당하는 분산 값(VREG(M))까지 모든 계산이 끝나면, 상기 제어 코드 설정부(26_2)는 저장된 모든 분산 값(VREG(M))중에서 가장 큰 값을 찾고, 그 때의 저장 값(M)을 최종 제어 코드(EQ_CODE)로 출력한다(26_26).
상기 제어 코드(EQ_CODE)를 수신한 이퀄라이저(10)는 변형된 데이터(DATA)를 최적으로 보정하여 출력한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 이퀄라이저 20 : 검출부
21 : 멀티 위상 고정 루프 22 : 데이터 래치부
23 : 데이터 천이 카운터부 24 : 카운팅 중단 신호 생성부
25 : 카운팅 완료 신호 생성부 26 : 컨트롤러
23_1 : 비교부 23_2 : 카운터부
26_1 : 분산 계산부 26_2 : 제어 코드 설정부
26_3 : 리셋 신호 생성부

Claims (12)

  1. 제어 코드 값에 따라 데이터의 이득 값을 조절하여 출력하는 이퀄라이저;
    카운팅 중단 신호 및 카운팅 완료 신호에 응답하여, 상기 제어 코드 값을 변화시키면서 n주기의 상기 데이터를 N개의 구간으로 나누어 n/N 구간별 데이터 천이 빈도를 카운팅하고, 이로부터 상기 데이터의 1/N 구간별 데이터 천이 빈도의 분산 값을 계산하여 상기 분산 값이 가장 큰 때의 상기 제어 코드 값을 최종적으로 출력하며, 상기 카운팅 동작 수행 중 상기 각 n/N 구간별 데이터 천이 빈도 중 어느 하나의 값도 0이 아닌 경우 상기 카운팅 중단 신호를 생성하여 해당 상기 제어 코드에 대한 상기 카운팅 동작을 중단하는 검출부를 포함하며,
    상기 n 은 2 이상의 값으로, 상기 데이터의 각각의 n/N 구간별 경계가 다른 위치가 되도록 설정되는 데이터 이퀄라이징 회로.
  2. 제 1 항에 있어서,
    상기 검출부는,
    기준 클럭을 수신하여, 상기 데이터의 주파수의 1/n배 주파수를 갖는 N개의 클럭을 각각 상기 데이터의 n/N UI(Unit Interval)의 위상 차이로 출력하는 멀티 위상 고정 루프;
    상기 데이터를 상기 N개의 클럭에 각각 동기하여 N개의 래치 데이터로 저장하는 데이터 래치부;
    상기 N개의 래치 데이터의 인접한 값을 각각 비교하여 상기 n/N 구간별 데이터 천이 빈도를 카운팅하는 데이터 천이 카운터부;
    상기 n/N 구간별 데이터 천이 빈도에 응답하여 상기 카운팅 중단 신호를 생성하는 카운팅 중단 신호 생성부;
    상기 n/N 구간별 데이터 천이 빈도 카운팅이 완료되면 활성화된 카운팅 완료 신호를 생성하는 카운팅 완료 신호 생성부; 및
    상기 카운팅 완료 신호 및 상기 카운팅 중단 신호에 응답하여, 상기 제어 코드 값을 변화시키면서 상기 n/N 구간별 데이터 천이 빈도로부터 상기 1/N 구간별 데이터 천이 빈도의 상기 분산 값을 계산 및 저장하고, 상기 분산 값이 가장 큰 때의 상기 제어 코드 값을 최종적으로 출력하는 컨트롤러를 포함하는 데이터 이퀄라이징 회로.
  3. 상기 제 2 항에 있어서,
    상기 데이터 천이 카운터부는,
    상기 N개의 래치 데이터의 인접한 값을 각각 비교하여 N개의 비교 신호를 출력하는 비교부;
    상기 N개의 비교 신호를 각각 카운팅하여 상기 n/N 구간별 데이터 천이 빈도로 출력하는 카운터부를 포함하는 데이터 이퀄라이징 회로.
  4. 상기 제 3 항에 있어서,
    상기 비교부는,
    상기 래치 데이터의 인접한 값이 동일한 경우에는 1의 값을 갖는 상기 비교 신호를 출력하고, 상기 래치 데이터의 인접한 값이 상이한 경우에는 0의 값을 갖는 상기 비교 신호를 출력하는 데이터 이퀄라이징 회로.
  5. 제 2 항에 있어서,
    상기 카운팅 중단 신호 생성부는,
    상기 n/N 구간별 데이터 천이 빈도 중 어느 하나의 값도 0이 아닌 경우 활성화된 카운팅 중단 신호를 생성하는 데이터 이퀄라이징 회로.
  6. 제 2 항에 있어서,
    상기 카운팅 완료 신호 생성부는,
    상기 n/N 구간별 데이터 천이 빈도 중 어느 하나의 최상위 비트 값이 1인 경우 활성화되는 카운팅 완료 신호를 생성하는 데이터 이퀄라이징 회로.
  7. 상기 제 2 항에 있어서,
    상기 컨트롤러는,
    활성화된 상기 카운팅 완료 신호가 입력되는 경우, 상기 n/N 구간별 데이터 천이 빈도를 수신하여 상기 1/N 구간별 데이터 천이 빈도의 상기 분산 값을 계산하여 출력하는 분산 계산부;
    상기 제어 코드 값을 변화시키면서 각각의 상기 제어 코드 값에 따른 상기 분산 값을 저장하고, 다만 활성화된 카운팅 중단 신호가 입력되는 경우에는 즉시 상기 제어 코드 값을 다음 값으로 변화시키며, 최종적으로 상기 분산 값이 가장 큰 때의 상기 제어 코드 값을 출력하는 제어 코드 설정부를 포함하는 데이터 이퀄라이징 회로.
  8. 제 7 항에 있어서,
    상기 데이터 천이 카운터부는,
    리셋 신호에 따라, 카운팅된 상기 n/N 구간별 데이터 천이 빈도가 초기화되는 데이터 이퀄라이징 회로.
  9. 제 8 항에 있어서,
    상기 컨트롤러는,
    상기 제어 코드 설정부에서 상기 제어 코드 값을 변화시키면 활성화된 상기 리셋 신호를 출력하는 리셋 신호 생성부를 더 포함하는 데이터 이퀄라이징 회로.
  10. 복수 비트의 제어 코드의 값에 응답하여 데이터 아이(data eye)의 보정 정도를 제어함에 있어,
    상기 제어 코드의 값을 최소 값에서부터 순차적으로 변경시키면서 n주기의 상기 데이터를 N개의 구간으로 나누어 n/N 구간별 데이터 천이 빈도를 카운팅하고, 이때 카운팅 동작 수행 중 상기 각 n/N 구간별 데이터 천이 빈도 중 어느 하나의 값도 0이 아닌 경우에는 해당 상기 제어 코드에 대한 상기 카운팅 동작을 중단하는 단계;
    각각의 상기 제어 코드의 값에 따른 상기 n/N 구간별 데이터 천이 빈도로부터 상기 데이터 1UI(unit interval)의 1/N 구간별 데이터 천이 빈도의 분산 값을 계산하는 단계; 및
    상기 1/N 구간별 데이터 천이 빈도의 분산 값이 가장 클 때의 상기 제어 코드 값을 최종적인 제어 코드로 출력하는 단계를 포함하고,
    상기 각 n/N 구간별 데이터 천이 빈도 중 어느 하나의 값도 0이 아니어서 카운팅이 중단된 상기 제어 코드에 대해서는 상기 분산 값을 계산하는 단계를 수행하지 않으며,
    상기 n 은 2 이상의 값으로, 상기 데이터의 각각의 n/N 구간별 경계가 다른 위치가 되도록 설정되는 데이터 이퀄라이징 방법.
  11. 제 10 항에 있어서,
    상기 n/N 구간별 데이터 천이 빈도를 카운팅하는 단계는,
    기준 클럭을 수신하여, 상기 데이터의 주파수의 1/n배 주파수를 갖는 N개의 클럭을 각각 상기 데이터의 n/N UI(Unit Interval)의 위상 차이로 출력하는 단계;
    상기 데이터를 상기 N개의 클럭에 각각 동기하여 N개의 래치 데이터로 저장하는 단계; 및
    상기 N개의 래치 데이터의 인접한 값을 각각 비교하여 상기 n/N 구간별 데이터 천이 빈도를 카운팅하는 단계를 포함하는 데이터 이퀄라이징 방법.
  12. 제 10 항에 있어서,
    상기 분산 값을 계산하는 단계는,
    상기 데이터 1UI(unit interval)의 각 1/N 구간별로 상기 1/N 구간을 포함하는 상기 n/N 구간별 데이터 천이 빈도를 합산하고, 상기 각 1/N 구간별 합산 결과의 분산 값을 계산하는 데이터 이퀄라이징 방법.
KR1020110146451A 2011-12-29 2011-12-29 데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법 KR101931223B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110146451A KR101931223B1 (ko) 2011-12-29 2011-12-29 데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법
US13/407,478 US8817866B2 (en) 2011-12-29 2012-02-28 Data equalizing circuit and data equalizing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110146451A KR101931223B1 (ko) 2011-12-29 2011-12-29 데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법

Publications (2)

Publication Number Publication Date
KR20130077633A KR20130077633A (ko) 2013-07-09
KR101931223B1 true KR101931223B1 (ko) 2018-12-21

Family

ID=48694763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110146451A KR101931223B1 (ko) 2011-12-29 2011-12-29 데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법

Country Status (2)

Country Link
US (1) US8817866B2 (ko)
KR (1) KR101931223B1 (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102885A (ja) * 1991-10-08 1993-04-23 Japan Radio Co Ltd 適応自動等化器及びその等化処理方法
JP4331641B2 (ja) * 2004-04-09 2009-09-16 富士通株式会社 等化回路を有する受信回路
KR100615597B1 (ko) * 2004-05-27 2006-08-25 삼성전자주식회사 데이터 입력회로 및 방법
KR100633780B1 (ko) * 2004-07-29 2006-10-16 삼성전자주식회사 적응적 이퀄라이저, 적응적 이퀄라이저를 구비한 통신수신기, 및 적응적 이퀄라이즈 방법
US7760798B2 (en) * 2006-05-30 2010-07-20 Fujitsu Limited System and method for adjusting compensation applied to a signal
US7801208B2 (en) * 2006-05-30 2010-09-21 Fujitsu Limited System and method for adjusting compensation applied to a signal using filter patterns
TW200822641A (en) * 2006-11-03 2008-05-16 Realtek Semiconductor Corp Data recovery device and method
JP4796645B2 (ja) * 2007-03-27 2011-10-19 富士通株式会社 イコライザ特性最適化方法、伝送システム、通信装置及びプログラム
US8229020B2 (en) * 2009-03-23 2012-07-24 Oracle America, Inc. Integrated equalization and CDR adaptation engine with single error monitor circuit
JP2011014973A (ja) * 2009-06-30 2011-01-20 Renesas Electronics Corp イコライザ調整方法及びアダプティブイコライザ
KR101074454B1 (ko) * 2009-08-18 2011-10-18 연세대학교 산학협력단 적응형 등화 장치 및 등화 방법
US8238413B2 (en) * 2010-06-23 2012-08-07 Transwitch Corporation Adaptive equalizer for high-speed serial data
KR101856661B1 (ko) * 2011-12-29 2018-06-26 에스케이하이닉스 주식회사 데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법

Also Published As

Publication number Publication date
US8817866B2 (en) 2014-08-26
US20130170536A1 (en) 2013-07-04
KR20130077633A (ko) 2013-07-09

Similar Documents

Publication Publication Date Title
US9520883B2 (en) Frequency detection circuit and reception circuit
US10103911B2 (en) Receiver circuit and eye monitor system
US10084591B1 (en) SERDES built-in sinusoidal jitter injection
KR20210139388A (ko) 다상 클록 듀티 사이클 및 스큐 측정 및 보정
US20080272814A1 (en) Parallel multiplexing duty cycle adjustment circuit with programmable range control
KR102604641B1 (ko) 듀티 사이클 보정을 위한 회로 및 디스플레이
KR101856661B1 (ko) 데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법
US20070024336A1 (en) Jitter producing circuitry and methods
US9088399B1 (en) Circuit and method for testing jitter tolerance
US20160179472A1 (en) Random number generation device and method for generating random number
US9231752B1 (en) Clock data recovery with increased frequency offset tracking
US20070271052A1 (en) Method and apparatus for measuring duty cycle based on data eye monitor
US7573335B2 (en) Automatic gain control (AGC) with lock detection
KR101931223B1 (ko) 데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법
US8472561B2 (en) Receiver circuit
US9461811B1 (en) Clock and data recovery circuit and clock and data recovery method
JP5326759B2 (ja) Ｆｓｋ受信装置、ｆｓｋ受信方法、及びプログラム
US9509491B2 (en) Data reception apparatus and method of determining identical-value bit length in received bit string
US9166604B2 (en) Timing monitor for PLL
US20150222302A1 (en) Information processing system and parameter adjustment method
JP2017028491A (ja) 受信回路
EP1385294B1 (en) Method and apparatus for phase-aligning two clock signals
JP2018042032A (ja) 受信装置
US20150326385A1 (en) Reception circuit
CN108092625B (zh) 一种信号幅度的校准方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right