TW200933733A - SIMOX wafer manufacturing method and SIMOX wafer - Google Patents

SIMOX wafer manufacturing method and SIMOX wafer Download PDF

Info

Publication number
TW200933733A
TW200933733A TW097132923A TW97132923A TW200933733A TW 200933733 A TW200933733 A TW 200933733A TW 097132923 A TW097132923 A TW 097132923A TW 97132923 A TW97132923 A TW 97132923A TW 200933733 A TW200933733 A TW 200933733A
Authority
TW
Taiwan
Prior art keywords
wafer
oxide film
film etching
etching
etching step
Prior art date
Application number
TW097132923A
Other languages
English (en)
Inventor
Yoshio Murakami
Kenji Okita
Tomoyuki Hora
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW200933733A publication Critical patent/TW200933733A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

200933733 九、發明說明 【發明所屬之技術領域】 本發明係有關於s I Μ Ο X (矽的氧佈植)晶圓製造方法 和SIMOX晶圓,以及尤其關於適用於目前正製造並且大 量地使用的SIMOX晶圓以及黏著類型的SOI之技術’上 述S I Μ OX晶圓作爲具有埋入氧化物膜之薄膜S 01 (絕緣 體上矽)晶圓,用於形成高速和低電力消耗的S 01裝置。 〇 【先前技術】 SIMOX晶圓已知揭示於日本專利公開案 No. 2004-200291、 2006-351632和2007-5563,並具有絕佳膜厚度均 勻度之SOI層。 在SIMOX晶圓中,SOI層可形成爲0.4 μιη或更少之 厚度,其可能達至約0.1 μιη或甚至以下。尤其,係廣泛 地使用具有〇.〇2 μηι或更低之厚度的SOI層,以形成全空 ❹ 乏類型的MOS-LSI。在此例中,由於SOI層的厚度係與 MOSFET操作的臨界電壓成比例,SOI層之厚度的均勻度 係爲以高產率來製造高性能裝置之重要因子。由此觀點, 具有絕佳厚度均勻度之SOI層的SIMOX晶圓係預期作爲 用於下一世代的MOSFET之基板。 S IΜ Ο X晶圓已習知爲包括二種類型的S IΜ Ο X,亦即 具有高氧佈植劑量的高劑量SIMOX以及具有低於高氧佈 植劑量一數字的氧佈植劑量的低劑量SIΜ Ο X,並且係用於 使用ΙΤΟΧ (內部氧化)技術來形成埋入氧化物膜,之後 -5- 200933733 在高氧之氣體環境下執行退火處理。再者,近年來,已硏 發M LD (修正低劑量)方法,其藉由在室溫附近下以小劑 量來執行最後佈植處理,以及以較低劑量形成BOX而在 低劑量SIMOX下形成非晶層,以供用於大量製造。 高劑量之SIMOX通常經歷下述處理,其中以1 50 Kev 的佈植能量、1 ·5χ 1018 cm·2或更多之佈植劑量、以及500 °C之基板溫度來佈植〇 +離子,並且在包括0.5至2%的氧 ^ 之氬或氮氣體環境下,在1 3 00°C或以上執行退火達4〜8小 時。 此處理具有下述問題,具有相當長的佈植時間、不好 的產率、lxio5 CUT2至lxl〇i7 cm·2之相當高的SOI層錯 位密度等等,參見 K. Izumi et al. Electron. Lett. (UK) vol. 1 4 ( 1 978) P5 93 ° 針對克服這些問題之目的,低劑量之S I Μ Ο X通常經 歷下述處理,其中以150 Kev的佈植能量、4xl017 cm·2至 Ο cm_2之佈植劑量、以及40 0°C至600°c之基板溫度 來佈植〇 +離子,並且在包括30至60 %的氧之氬氣體環境 下’在1 300°C或以上執行退火,藉此藉由使用退火下之氧 氣的內部氧化(ITOX)來製造BOX層厚度,且因此達成 品質的有效改善,參見S. Nakashima et a]. Proc. IEEE int. SOI Conf. ( 1 994) P71-2。 再者,作爲低劑量SIMOX之改良版本,已提出MLD (修正低劑量)方法,在高溫(4 0 0。(:至6 5 01 )下的佈植 氧之習知處理之後,係以比低劑量S IΜ Ο X中之劑量更低 200933733 一數字的劑量’在室溫下執行佈植,以在表面上形成非晶 層。 根據此方法,從1·5 xlO1 7 cm·2至6x1 017 cm_2的廣低 劑量範圍之連續BOX生長變爲可行的,並且在後續之 • ITOX處理中’以習知ITOX的1.5倍速度之內部氧化變爲 可行的。因此’ BOX氧化物膜(BOX層)變爲相當接近 於熱氧化物膜,藉此有效地改善品質。 φ 通常,在MLD處理中,普遍地係在ITOX處理之後, 在包括0.5至2%的氧之氬氣體環境下執行退火達5至10 小時,爲了使降低在 SOI層之氧數量,參見 〇. W. Holland e t a 1. Appl. Phys. Lett. (USA) vol. 69 ( 1 996) P574以及美國專利案No. 5930643。 換言之,如第3圖所示,MLD-SIMOX晶圓係經由下 述習知地製造,包括氧佈植處理(SO 1 )、HF蝕刻處理( S〇2 )、清潔處理(S03 )、高溫退火處理(S04 )、氧化 〇 物膜蝕刻處理(S05 ) 、SOI層厚度量測處理(S07 )和清 潔處理(S08 )。 SOI晶圓之高溫退火處理(S04 )係在包括氧之氬氣 體環境下,在1 3 00 °C或以上的溫度下執行達1〇小時或更 多。再者,通常係使用直立爐來抑制滑動。 使用於高溫退火處理(S04 )中的退火爐具有高清潔 度,其係在使用之前藉由有效地清潔和加熱退火爐,然而 ,隨著退火次數的增加,此退火爐具有來自管、舟皿、夾 具和等等之粒子的無可避免的附著。再者,由於退火爐的 -7- 200933733 後側接觸支架,數個粒子現在附著至後側,並且與支架相 接觸的該些粒子係1 μ™至5 μΐΏ或以上般地大’其已知爲 相當大的。因此,在氧化物膜蝕刻處理(S 0 5 )中’同步 地移除附著至晶圓之粒子。 儘管在高溫退火處理(S04)中所形成的氧化物膜係 在氧化物膜蝕刻處理(S05 )中移除,針對HF爲基的蝕刻 劑,係在習知之超過20%的蝕刻條件之下,氧化物膜蝕刻 φ 處理(S05)同步地處理晶圓的前和後表面。然而,在習 知條件中,即使當在晶圓之後表面上的氧化物膜係足夠地 蝕刻,存有不足夠地移除來自晶圓的前表面之粒子之問題 〇 再者,在上述習知條件中,氧化物膜蝕刻處理(S05 )具有不足夠地蝕刻來自晶圓的前表面之粒子之問題。 爲了要克服這些問題,儘管係以長時間和高濃度HF 之嚴格條件來執行蝕刻以使移除在前和後表面上的粒子, Q 導致一額外的問題在於,由於長HF蝕刻時間之故,顯著 地增加在SOI晶圓上的非少數表面缺陷(凹陷)的尺寸。 再者,由於增加尺寸之表面缺陷在其深度方向上達到 從晶圓表面至BOX層,藉由嚴格條件之HF蝕刻而融熔 BOX層,此導致缺陷尺寸之進一步增加,以及在更糟之情 況,導致無用之SIMOX晶圓。 有鑑於上述之情況,本發明之目的之一在於,提供一 種製造SIMOX晶圓之方法,其能夠提供最佳蝕刻條件以 允許完整地移除在晶圓之後表面的粒子,以及在製造 -8 - 200933733 SIMOX晶圓之高溫退火之後的氧化物膜蝕刻處理中,避免 在晶圓上之表面缺陷(凹陷)被延展,使得晶圓的前和後 表面二者具有0·1 μπι至5 μηι之數個粒子,表面缺陷(凹 陷)之尺寸是1 μηι或更低’且表面缺陷之數量是1〇或更 •少〇 【發明內容】 ❹ 爲了達成上述之目的,根據本發明的一態樣,係提供 一種製造SIMOX晶圓的方法。該方法包括:氧佈植步驟 和高溫退火步驟,用以形成Β ΟΧ層,以及在該高溫退火 步驟之後的氧化物膜蝕刻步驟,其中該氧化物膜蝕刻步驟 包括:前表面氧化物膜蝕刻步驟,用以在其中佈植氧的區 域上處理該晶圓的前表面,以及後表面氧化物膜蝕刻步驟 ,用以處理該晶圓的後表面,並且在該前和後氧化物膜蝕 刻步驟的氧化物膜蝕刻條件係不同地控制。 φ 較佳地,在本發明’係以HF爲基的蝕刻劑來執行該 氧化物膜蝕刻步驟,並且針對該前和後表面單獨地調整蝕 刻時間、蝕刻溫度和蝕刻劑濃度。 較佳地,在本發明之該氧化物膜蝕刻步驟中,該前表 面氧化物膜蝕刻步驟的氧化物膜蝕刻條件比該後表面氧化 物膜蝕刻步驟的氧化物膜蝕刻條件較不嚴格地設定。 較佳地,在本發明’在該氧化物膜蝕刻步驟中,係在 該後表面氧化物膜蝕刻步驟之後執行該前表面氧化物膜蝕 刻步驟,並且係以單晶圓鈾刻來執行該後表面氧化物膜倉虫 -9- 200933733 刻步驟’用以僅處理該晶圓的後表面。 較佳地,該前表面氧化物膜蝕刻步驟僅處理該 前表面’或是處理該晶圓的前和後表面二者。 較佳地,在本發明,在該氧化物膜蝕刻步驟中 _ 該HF蝕刻以外,使用擦洗清潔或超音波清潔,以 '子的移除效率。 較佳地,在該後表面氧化物膜蝕刻步驟中,該 0 前表面係藉由注入空氣、氮氣(N2)或純水在該前 來保護遭受該蝕刻劑。 較佳地,在該後表面氧化物膜蝕刻步驟中,藉 自噴嘴之該蝕刻劑注入在繞著該晶圓之中心旋轉之 的後表面上,而執行該單晶圓蝕刻。 根據本發明的另一態樣,提供一種SIMOX晶 使用如上述製造方法之任一者來製造。 在本發明之製造SIMOX晶圓的方法中,該方 〇 :氧佈植步驟和高溫退火步驟,用以形成B OX層 在該高溫退火步驟之後的氧化物膜蝕刻步驟,其中 物膜蝕刻步驟包括:前表面氧化物膜蝕刻步驟,用 中佈植氧的區域上處理該晶圓的前表面,以及後表 物膜蝕刻步驟,用以處理該晶圓的後表面,並且在 後氧化物膜蝕刻步驟的氧化物膜蝕刻條件係不同地 在該高溫退火步驟之後的氧化物膜蝕刻步驟中,係 最佳化該前和後表面之氧化物膜蝕刻條件,其可能 該S 0 I晶圓之前和後表面之粒子的減低。 晶圓的 ,除了 增加粒 晶圓的 表面上 由將來 該晶圓 圓,係 法包括 ,以及 該氧化 以在其 面氧化 該前和 控制。 單獨地 導致在 -10- 200933733 在本發明,由於係以H F爲基的蝕刻劑來執行 膜蝕刻步驟,並針對該前和後表面單獨地調整蝕刻 蝕刻溫度和蝕刻劑濃度’因爲前和後表面具有在粒 面缺陷(凹陷)上的不同條件,其需要在氧化物膜 驟中不同地處理,可利用相對應的氧化物膜蝕刻條 理前和後表面,藉此製造SIMOX晶圓是可行的, 包括具有數個粒子之前和後表面,並且具有小幅增 的表面缺陷。 在本發明的氧化物膜蝕刻步驟中,由於該前表 物膜蝕刻步驟的氧化物膜蝕刻條件比該後表面氧化 刻步驟的氧化物蝕刻條件較不嚴格地設定,將前和 的氧化物膜完整地蝕刻移離,完整地移除表面粒子 表面缺陷(凹陷)被延展是可行的,藉此使得提供 當特性之SIMOX晶圓是可行的。 尤其,在40至60% HF(較佳爲49% HF) ❹ 7〇°C (較佳爲60°C ) 、3至5分鐘(較佳爲3分鐘 化物膜蝕刻條件之下,執行後表面氧化物膜蝕刻步 在 20 至 49% HF(較佳爲 49% HF) 、25 至 70°C ( 60°C ) 、0.5至30分鐘(較佳爲1分鐘)的氧化物 條件之下’執行前表面氧化物膜蝕刻步驟。在較佳 ’可將產率給定爲優先項目。尤其,有關蝕刻劑濃 佳係在前表面氧化物膜蝕刻處理之氧化物膜蝕刻條 定爲比後表面氧化物膜蝕刻處理之氧化物膜蝕刻條 嚴格。有關處理溫度,較佳係在前表面氧化物膜蝕 氧化物 時間、 子和表 蝕刻步 件來處 該晶圓 加尺寸 面氧化 物膜蝕 後表面 和避免 具有適 、4 0至 )的氧 驟,而 較佳爲 膜蝕刻 之範例 度,較 件被設 件更不 刻處理 -11 - 200933733 之氧化物膜蝕刻條件被設定爲比後表面氧化物膜蝕刻處理 之氧化物膜蝕刻條件更不嚴格。 在本發明的氧化物膜蝕刻步驟中,由於係在該後表面 氧化物膜蝕刻步驟之後執行該前表面氧化物膜蝕刻步驟, _ 並且係以單晶圓蝕刻來執行該後表面氧化物膜蝕刻步驟, ’用以僅處理該晶圓的後表面,減低在後表面氧化物膜蝕刻 步驟中晶圓前表面上的蝕刻劑之不利效應,且因此可在前 0 表面氧化物蝕刻步驟中適當地執行,針對晶圓前表面之氧 化物膜蝕刻和粒子移除,其相當受到蝕刻劑影響,以及藉 由根據最佳蝕刻條件來鈾刻晶圓前表面來蝕刻移離氧化物 膜是可行的,以避免表面缺陷(凹陷)被延展。 再者,由於前表面氧化物膜蝕刻步驟僅處理晶圓的前 表面或是晶圓的前和後表面二者,且因此可在前表面氧化 物蝕刻步驟中適當地執行,針對晶圓前表面之氧化物膜蝕 刻和粒子移除,其相當受到蝕刻劑影響。再者,藉由根據 Q 最佳蝕刻條件來蝕刻晶圓前表面來蝕刻移離氧化物膜是可 行的,以避免表面缺陷(凹陷)被延展。這是因爲,即使 當在前表面氧化物膜蝕刻步驟中與晶圓前表面同步地附加 蝕刻晶圓後表面未有問題,儘管可僅處理晶圓前表面’如 同後表面氧化物膜蝕刻步驟。 在本發明的氧化物膜蝕刻步驟中’由於除了該HF蝕 刻以外,使用擦洗清潔或超音波清潔’以增加粒子的移除 效率,有效地移除具有5 μηι之最大尺寸的氧化物粒子是 可行的,該些粒子可能被附著至與高溫退火步驟中的退火 -12- 200933733 設備之支架相接觸之晶圓後表面,以及,以避免表面缺陷 (凹陷)被延展的蝕刻條件,可靠地移除來自晶圓前表面 之粒子是可行的。 再者,在後表面氧化物膜蝕刻步驟中,由於藉由注入 ' 空氣、氮氣(N2)或純水在前表面上而保護晶圓之前表面 •免於蝕刻劑,避免在後表面氧化物膜蝕刻步驟中之晶圓前 表面上之蝕刻劑的不利效應。因此,僅有後表面可被可靠 Φ 地處理,並且在前表面氧化物膜蝕刻步驟中執行最佳蝕刻 處理以避免表面缺陷(凹陷)被延展是可行的。 再者,在後表面氧化物膜蝕刻步驟中,可首先使用批 次類型單晶圓單側蝕刻設備來執行後表面氧化物膜蝕刻步 驟,且接著由於藉由將來自噴嘴之該蝕刻劑注入在繞著該 晶圓之中心旋轉之該晶圓的後表面上,而執行單晶圓蝕刻 ,可使用單晶圓單側或雙側蝕刻設備來執行前表面氧化物 膜蝕刻步驟。藉此,處理晶圓前和後表面中的一者是可行 Q 的,而未有在晶圓前和後表面中另一者上的蝕刻劑之任何 效應,並且精確地控制產率(例如氧化物膜蝕刻之蝕刻邊 限)是可行的。 此處,單晶圓蝕刻包括藉由以下設備所執行之以下方 法。 (1 )單晶圓蝕刻方法,其蝕刻藉由切割半導體錠所 獲得之晶圓的至少一表面,其中藉由將蝕刻溶液注入在旋 轉之晶圓表面上,以及控制在晶圓表面之平面中之各個點 上的蝕刻溶液之流速和通量,而控制在晶圓表面之平面中 -13- 200933733 之各個點上的蝕刻邊限。 (2 )根據上述(1 )項之單晶圓蝕刻方法,其中係藉 由控制晶圓之旋轉狀態、蝕刻溶液的組成、蝕刻溶液的黏 滯性、蝕刻溶液的注入狀態、蝕刻溶液的注入位置以及注 ' 入位置之移動狀態、蝕刻溶液之注入時間' 和晶圓之直徑 之中的一或多個,而控制在晶圓表面之平面中之各個點上 的蝕刻溶液之流速和通量。 φ ( 3 )根據上述(1 ) 、( 2 )項之單晶圓蝕刻方法, 其中蝕刻溶液是酸蝕刻溶液。 (4)用於執行根據上述(1)至(3)項之中任一者 的單晶圓蝕刻方法之單晶圓蝕刻設備,包括: 晶圓旋轉機構, 蝕刻溶液供應機構,其供應蝕刻溶液, 噴嘴,其注入蝕刻溶液在晶圓上,以及 注入控制機構,其控制來自該噴嘴之蝕刻溶液的 〇 注入狀態。 (5 )根據上述(4 )項之單晶圓蝕刻設備,其中注入 控制機構包括噴嘴位置控制機構,其相對於晶圓設定來自 噴嘴之鈾刻溶液之注入位置。 (6 )根據上述(4 )項之單晶圓蝕刻設備,其中注入 控制機構包括注入狀態控制機構,其相對於晶圓上的預設 點而設定來自噴嘴之蝕刻溶液之注入位置。 (7 )半導體晶圓,係以根據上述(1 )至(3 )項之 中任一者的單晶圓蝕刻方法或是根據上述(4 )至(6 )項 -14- 200933733 之中任一者的單晶圓蝕刻設備加以表面處理。 較佳地,本發明之SIMOX晶圓係藉由上述之製造方 法中的一者來加以製造。 根據本發明,由於可不同地控制在前和後表面氧化物 _ 膜蝕刻步驟中的氧化物膜蝕刻條件,在高溫退火步驟之後 的氧化物膜蝕刻步驟,可單獨地最佳化在前和後表面中之 氧化物膜蝕刻條件,其可導致在S 01晶圓之前和後表面之 Q 粒子的減低。 【實施方式】 儘管已於以下敘述和說明本發明之較佳實施例,應理 解的是,這些實施例僅爲本發明之範例且並非考量爲限制 。可作出增加、省略、減少、和其他修改,而不會脫離本 發明的範疇之精神。因此,本發明並非考量爲由前述敘述 所限制,且僅受到後附之申請專利範圍之範疇所限制。 〇 之後’將參照圖式來敘述本發明之範例實施例。第1 圖係爲說明根據本發明實施例之製造SIMOX晶圓之方法 的流程圖,並且第2A至2D圖係爲顯示在製造SIMOX晶 圓之處理期間的晶圓之側剖面圖。在第2A至2D圖中, 參考符號W表示矽晶圓(SIMOX晶圓)。 在此實施例中,如第1圖所示,SIMOX晶圓製造方法 包括氧佈植處理(SOI) 、HF蝕刻處理(S02)、清潔處 理(S03 )、高溫退火處理(S04 )、後表面氧化物膜蝕刻 處理(S15)、前表面氧化物膜蝕刻處理(S16) 、SOI餍 -15- 200933733 厚度量測處理(S 0 7 ) '和清潔處理(s 〇 8 )。 在氧佈植處理(SOI)中,如第2A圖所示,藉由將氧 離子佈植至矽晶圓W而形成高濃度氧層W2和非晶層W3 。此時,氧離子係以二階段來佈植,上述二階段亦即例如 ,第一佈植階段’其中在3 0 0°C或以上,較佳爲400。(:至 650 °C之高溫下加熱砂晶圓W,以140至220 keV,較佳爲 170 keV之氧佈植能量,以及2xl016 cm·2至4xl017 cm·2 φ 之劑量’較佳爲2 _ 5 χ 1 0 17 c ηΓ2之劑量來佈植氧離子;以及 第二佈植階段,其中在室溫下,並以丨40至220 keV,較 佳爲160 keV之氧佈植能量,以及cm-2至5χ1016 cm·2之劑量’較佳爲2xl015 cm·2之劑量來佈植氧離子。 從矽晶圓1之表面WS 1來佈植氧離子,以在些許接近表 面WS1之區域中形成高濃度氧層W2。 第2A圖顯示在其中佈植氧離子之後的矽晶圓w之剖 面’其中箭頭槪要性地顯示氧離子之佈植。第一次氧離子 φ 佈植係在相對高溫度下加熱矽晶圓W,用以在其中矽晶圓 W之表面WS1維持在單晶之狀態下,形成高濃度氧層W2 ,並且第二次氧離子佈植係在低於第一次氧離子佈植之溫 度的溫度下形成非晶層W 3。 之後,在HF蝕刻處理(S02 )中,在HF之蝕刻劑、 在1至5%的濃度、1〇至20 °C之處理溫度以及1至5分鐘 的處理時間下的處理條件之下,已氧佈植的矽晶圓W經 歷表面處理。 之後’在清潔處理(S03 )中’使用清潔方法’例如 -16- 200933733 sc-ι清潔方法(藉由具有i : 1 : 1()之比例的Nh4〇h/ Η202/Η20混合物來清潔)’ sc_2清潔方法(藉由HC1/ H2〇2/H2〇混合物來清潔)' 硫酸/過氧化氫清潔方法(藉 由H2S04/H2 02混合物來清潔)、或其組合,在4〇至85t 之溫度範圍下來清潔矽晶圓W。 在H F蝕刻處理(S 0 2 )和清潔處理(S 0 3 )中,可在 處理溶液中例如蝕刻劑、清潔溶液、或純水作爲潤洗溶液 ^ ,浸泡砍晶圓W。 第2Β圖顯示在高溫退火處理之後所獲得之SIMOX晶 圓之剖面。 在高溫退火處理(S〇4 )中,藉由在具有預定比例( 例如2至45 %之氧氣分壓比例)的氧對惰性氣體之混合氣 體的氣體環境(其被設定爲熱處理氣體環境)之下,將矽 晶圓經歷1 3 0 0 °C或以上,較佳爲1 3 2 0至1 3 5 0 °C之溫度下 的熱處理達6至20小時,而形成BOX層W4和SOI層 φ W5。 在此實施例,矽晶圓首先經歷在1 3 5 0°C以下之溫度, 較佳爲1 2 80至1 320°C的範圍之溫度,熱處理達一預設時 間期間,並接著藉由將處理溫度增加至1 3 5 0°C或以上並且 小於矽的融點而經歷額外的熱處理。 尤其,在〗32(TC之ITOX處理達10小時之後’較佳 係在1 3 5 0 t之溫度的氬之氣體環境(2 %的氧)之中執行 退火處理達5至10小時。 藉由退火處理,在熱處理氣體環境中的氧被導入至矽 -17- 200933733 晶圓w。 此時,由於矽晶圓w經歷在具有氧濃度爲5 %或更多 之氣體環境下的熱處理’當將矽晶圓w的前表面w S 1氧 化時,形成前表面氧化物膜W6 ’以及當將矽晶圓W的後 表面WS2氧化時,形成後表面氧化物膜W7。 第2C圖顯示在後表面氧化物膜蝕刻處理(S 1 5 )之後 所獲得的SIMOX晶圓的剖面。 φ 在後表面氧化物膜蝕刻處理(s 1 5 )中,首先僅蝕刻 後表面氧化物膜。此時,係在40至60% HF (較佳爲49% HF )之蝕刻劑濃度、40至60°C的蝕刻溫度(較佳爲60°C )、3至5分鐘(較佳爲3分鐘)的蝕刻時間的氧化物膜 蝕刻條件之下,將矽晶圓W的後表面WS2之後表面氧化 物膜W7蝕刻移離。 在後表面氧化物膜蝕刻處理(S15)中,爲了要僅處 理矽晶圓W的後表面WS2,處理溶液被注入在該晶圓的 〇 僅一表面上’並且單晶圓蝕刻設備執行處理,儘管在相反 表面上未具有效應。 第5圖係爲顯示根據此實施例之用於執行後表面氧化 物膜蝕刻處理的蝕刻操作之單晶圓蝕刻設備之槪要圖。 單晶圓蝕刻設備1包括用於支承晶圓W的平台11、 以及轉動驅動源1 3,例如馬達,其藉由轉動軸1 2連接至 平台並且經由該轉動軸12而轉動地驅動平台11,其二 者構成晶圓轉動機構。 再者’單晶圓蝕刻設備1更包括蝕刻溶液供應機構20 18- 200933733 ,其供應蝕刻溶液;噴嘴3 1,其將從蝕刻溶液供 20所供應的蝕刻溶液蝕刻至晶圓W上;噴嘴基部 可移動地支承噴嘴31;以及導件33,其調節噴嘴3 的位置/移動。噴嘴基部3 2和導件3 3構成噴嘴位 機構3 0。噴嘴基部3 2設置有:用於相對於噴嘴基音 '調整噴嘴3 1的角度之機構,用於調整從晶圓W起 31的前緣端之高度的機構,以及用於在注入和非注 φ 噴嘴3 1的蝕刻溶液之間切換的機構,其全部構成 態控制機構40。 再者,單晶圓蝕刻設備1更包含控制器5 0,其 動驅動源13之轉動數,以設定晶圓之轉動數;控 溶液供應機構20,以指定蝕刻溶液的供應狀態;以 噴嘴位置控制機構30和注入狀態控制機構40,以 嘴3 1之狀態和位置。控制器50包括操作單元5 1 CPU,和複數個記憶體單元52、53等等。 φ 蝕刻溶液供應機構20係以酸蝕刻溶液(尤其是 來供應噴嘴3 1,用於矽晶圓W的處理。 在噴嘴位置控制機構30中,用於調節噴嘴基盘 移動的導件33係以噴嘴31通過晶圓W的轉動中 圓W的徑向方向上是可移動的方式,而支承噴嘴違 。導件3 3可組態以在縱長方向上移動噴嘴基部3 2 由在導件33的縱長方向上之噴嘴基部32的移動位 設定相對於晶圓W的轉動中心之噴嘴3 1的位置。 部32包括用於相對於導件33在其縱長方向上移動 應機構 32,其 S部32 置控制 15 32 而 之噴嘴 入來自 注入狀 控制轉 制蝕刻 及控制 設定噴 ,例如 ^ HF) ;32之 心在晶 ^部32 。可藉 置,而 噴嘴基 之機構 -19- 200933733 再者,導件3 3的一端係設置以通過晶圓W的轉動中 心,且另一端係在水平方向上轉動地支承。導件3 3可組 態以當導件3 3在水平方向上轉動時,在晶圓W之平面方 向上移動噴嘴31。 •注入狀態控制機構40包括角度調整機構,其相對於 噴嘴基部32而調整設置有噴嘴基部32之噴嘴31的角度 φ ;高度調整機構’其調整從晶圓W起噴嘴31之前緣端的 高度;以及一對閥門,其在來自噴嘴3 1的蝕刻溶液之注 入和非注入狀態之間切換。注入狀態控制機構40可切換 來自蝕刻溶液供應機構20之蝕刻溶液的供應,而不需提 供閥門體。 在控制器50中,記憶體單元52、53...等等儲存在被 處理之前的晶圓W之形狀,噴嘴3 1的位置和蝕刻狀態, 蝕刻溶液的注入量和蝕刻狀態,以及在被處理之後的晶圓 〇 W之標準形狀,並且操作單元5 1基於已儲存的資料來計 算噴嘴3 1的移動以及蝕刻溶液的注入狀態。 存有一可能性在於,在高溫退火中的火爐,具有5 μηι最大尺寸的氧化物粒子被附著至後表面 WS2,與用於 支承晶圓 W的支承器相接觸。因此,藉由使用上述的單 晶圓蝕刻設備,以及高濃度HF和60°C之增加溫度的蝕刻 條件(若需要時),在很短時間量僅從後表面WS2完整 地移除氧化物粒子是可行的。此時,晶圓的前表面需要被 完整地保護免於蝕刻。例如,如上所述,在經由噴嘴供應 -20- 200933733 HF至後表面WS2之該類型的單晶圓蝕刻設備1中,藉 施加空氣、氮氣(N2 )或純水至前表面 WS1可保護前 面 WS1免於触刻。此時,當使用空氣或氮氣,由於化 溶液的濃度未改變,復原化學溶液是可行的。 ' 在後表面氧化物膜蝕刻處理(s 1 5 )之單晶圓蝕刻 ' 備1中,除了 HF蝕刻以外,也可使用擦洗清潔和超音 清潔,以增加粒子的移除效率,並且可完整地移除HF φ 基的化學溶液。此允許髒污水處理之縮減、工作時間的 減、和工作成本的縮減,其導致晶圓製造成本的整體縮 〇 當完成後表面WS2的氧化物膜W7的蝕刻時,晶圓 被傾覆,且接著執行前表面氧化物膜蝕刻處理(S 1 6 ) 以將前表面WS 1的氧化物膜蝕刻移離。 第2D圖顯示在前表面氧化物膜蝕刻處理(S16)之 所獲得的SIMOX晶圓之剖面。 〇 在前表面氧化物膜蝕刻處理(S 1 6 ),當氧化物 WS1被足夠地蝕刻移離,表面粒子被足夠地移除。再者 設定比後表面氧化物膜蝕刻處理(S15)之氧化物膜蝕 條件更不嚴格的處理條件,使得未擴展表面缺陷(凹陷 。尤其,係在20至49% HF (較佳爲49% HF )之触刻 濃度、2 5至7 0 °C的蝕刻溫度(較佳爲6 0 °C ) 、〇 · 5至 分鐘(較佳爲1分鐘)的蝕刻時間的氧化物膜蝕刻條件 下,將矽晶圓W的前表面WS1之前表面氧化物膜蝕刻 離。在較佳範例中,可將產率給定爲優先項目。尤其,
由 表 學 設 波 爲 縮 減 W 後 膜 刻 ) 劑 30 之 移 有 -21 - 200933733 關蝕刻劑濃度,較佳係在前表面氧化物膜蝕刻處理(S 1 6 )之氧化物膜蝕刻條件被設定爲比後表面氧化物膜蝕刻處 理(S 1 5 )之氧化物膜蝕刻條件更不嚴格。再者,有關處 理溫度,較佳係在前表面氧化物膜蝕刻處理(S 1 6 )之氧 化物膜蝕刻條件被設定爲比後表面氧化物膜蝕刻處理( ' s 1 5 )之氧化物膜蝕刻條件更不嚴格。 在前表面氧化物膜蝕刻處理(S16),儘管可使用單 φ 晶圓蝕刻設備,如同在後表面氧化物膜蝕刻處理(s 1 5 ) 之後表面W S 2的處理,由於即使當後表面w S 2係在前表 面氧化物膜蝕刻處理(S 1 6 )附加地蝕刻,未有問題發生 ’使用典型的單晶圓雙邊蝕刻設備或是將晶圓W浸沒在 HF蝕刻浴(含有處理溶液的處理浴)之類型的批次蝕刻 設備是可行的。假如前表面W S 1被過度地蝕刻,出現於 SIMOX晶圓中的表面缺陷(凹陷)從前表面到達B0X層 W4 ’且因此,BOX層W4藉由HF蝕刻而融熔,其導致缺 〇 陷尺寸上的增加。考量於此,需要發現最佳處理時間。尤 其’ HF濃度、處理溫度和處理時間可被分別地設定爲20 至49% HF、25至70°C、和0.5至30分鐘,或是可利用相 同處理條件來設定 Si的處理量。此允許僅處理前表面 WS1或同步處理前表面WS1和後表面WS2二者。 之後,在SOI層厚度量測處理(S07 ),使用頻譜式 橢偏儀來量測SOI層W5的膜厚度。假設膜厚度是過度地 大’藉由上述單晶圓蝕刻設備來處理晶圓前表面W S 1,用 於調整SOI層W5的膜厚度,以落入適當的範圍之內。假 -22- 200933733 如SOI層W5是太薄,接著決定SOI層W5是否不適合作 爲產品,並且從產品線排除。 最後,以可選擇的條件,例如如同清潔處理(S03 ) 的SP-1條件,來執行清潔處理(S〇8 )。清潔處理(S08 )中的條件可根據待被製造的晶圓之標準來選擇。 •根據此實施例’在高溫退火處理(S04 )之後的氧化 物膜蝕刻處理中’在具有後表面氧化物膜蝕刻處理(S 1 5 0 )之蝕刻的足夠確保量(足夠時間、高HF濃度和高溫) 之蝕刻條件之下’首先使用單晶圓蝕刻設備1移除後表面 WS2的粒子。之後,在其中在前表面氧化物膜蝕刻處理( S16)未擴展之表面缺陷(凹陷)之最佳蝕刻條件之下, 使用單晶圓雙邊蝕刻設備或是批次蝕刻設備來蝕刻前表面 WS1。因此,製造SIM0X晶圓W是可行的,該晶圓w包 括具有數個粒子之前表面WS1和後表面WS2,並且具有 減低尺寸之表面缺陷的前表面。 〇 之後,將敘述與本發明有關的實驗範例。 本發明的實驗範例係將MLD方法應用至SIM0X處理 ,其中製備Φ300 mm的矽晶圓W,在氧佈植處理(s〇l) 中以17〇 KeV的氧佈植能量以及2·5χ10ΐ7 cm-2之劑量來 佈植氧’之後以2xl015 cm·2之劑量在室溫下佈植氧,並 接著藉由SP-1來清潔矽晶圓W。 之後’在1 320 °C之ITOX處理達1〇小時之後,在 1350C之溫度下在鏡之氣體環境(2%的氧)執行高溫退火 處理(S 04 )達5至1 0小時。之後’氧化物膜蝕刻的結果 -23- 200933733 係如第4圖所示。 首先,如實驗範例1至5,在僅處理後表面之後,以 及考量到處理時間,決定在後表面氧化物膜蝕刻處理(1 5 )之後表面蝕刻的最佳條件。在這些條件之後,如實驗範 例6至1 〇,將前表面氧化物膜蝕刻處理(S 1 6 )之前表面 蝕刻條件最佳化。後表面粒子和前表面粒子係表示爲已偵 測粒子的數量。 〇 從上述結果可見的是,在實驗範例6中所示的條件是 最佳的。在此方式,藉由使用本發明的處理來將前表面和 後表面氧化物膜蝕刻條件最佳化,製造S IΜ Ο X晶圓是可 行的,該晶圓具有在尺寸上抑制地增加(小於1 μηι )之 前表面缺陷(凹陷),並且包括具有數個粒子(小於10) 之前表面和後表面。 【圖式簡單說明】 ❹ 第1圖係爲說明根據本發明實施例之製造SIΜ 0 X晶 圓之方法的流程圖。 第2Α至2D圖係爲顯示根據本發明實施例之製造 SIMOX晶圓之處理的晶圓之側剖面圖。 第3圖係爲說明習知SIMOX晶圓製造方法的流程圖 〇 第4圖係爲顯示本發明實施例之結果的表格。 第5圖係爲顯示根據本發明實施例之用於執行後表面 氧化物膜蝕刻處理的蝕刻操作之單晶圓蝕刻設備之槪要圖 -24 - 200933733 【主要元件符號說明】 W :砂晶圓 WS1 :前表面 • W2 :高濃度氧層 W 3 :非晶層 ❹ W4 : BOX層 W5: SOI層 W6 :前表面氧化物膜 W7 :後表面氧化物膜 WS2 :後表面 1 :單晶圓蝕刻設備 2 0 =蝕刻溶液供應機構 3 2 :噴嘴基部 ❿ 3 3 :導件 3 0 :噴嘴位置控制機構 3 1 :噴嘴 40 :注入狀態控制機構 1 1 :平台 1 2 :轉動軸 1 3 :轉動驅動源 5 0 :控制器 5 2 :記憶體 -25 200933733 5 1 :操作單元 5 3 :記憶體
-26

Claims (1)

  1. 200933733 十、申請專利範圍 1·—種製造SIMOX晶圓的方法,包含: 氧佈植步驟,將0 +離子佈植在該晶圓中; 高溫退火步驟,形成BOX層在該晶圓中;以及 氧化物膜蝕刻步驟,係在該高溫退火步驟之後, ‘其中該氧化物膜蝕刻步驟包含:前表面氧化物膜蝕刻 步驟,用以在其中佈植氧的區域上處理該晶圓的前表面, 0 以及後表面氧化物膜蝕刻步驟,用以處理該晶圓的後表面 ’並且在該前和後氧化物膜鈾刻步驟的氧化物膜蝕刻條件 係不同地控制。 2. 如申請專利範圍第1項所述之製造SIMOX晶圓的 方法,其中係以HF爲基的蝕刻劑來執行該氧化物膜蝕刻 步驟,並且針對該前和後表面單獨地調整蝕刻時間、蝕刻 溫度和蝕刻劑濃度。 3. 如申請專利範圍第1項所述之製造SIM0X晶圓的 φ 方法’其中在該氧化物膜蝕刻步驟中,該前表面氧化物膜 蝕刻步驟的氧化物膜蝕刻條件比該後表面氧化物膜蝕刻步 驟的氧化物膜蝕刻條件較不嚴格地設定。 4. 如申請專利範圍第1項所述之製造SIM0X晶圓的 方法’其中在該氧化物膜蝕刻步驟中,係在該後表面氧化 物膜蝕刻步驟之後執行該前表面氧化物膜蝕刻步驟,並且 係以單晶圓蝕刻來執行該後表面氧化物膜蝕刻步驟,用以 僅處理該晶圓的後表面。 5 .如申請專利範圍第4項所述之製造S IΜ Ο X晶圓的 -27- 200933733 方法,其中該前表面氧化物膜蝕刻步驟僅處理該晶圓的前 表面,或是處理該晶圓的前和後表面二者。 6.如申請專利範圍第2項所述之製造SIMOX晶圓的 方法,其中在該氧化物膜蝕刻步驟中’除了該HF蝕刻以 外,使用擦洗清潔或超音波清潔’以增加粒子的移除效率 〇 7 .如申請專利範圍第4項所述之製造S I Μ Ο X晶圓的 Q 方法,其中在該後表面氧化物膜蝕刻步驟中,該晶圓的前 表面係藉由注入空氣、氮氣(Ν2)或純水在該前表面上來 保護免受該蝕刻劑。 8.如申請專利範圍第4項所述之製造SIMOX晶圓的 方法,其中在該後表面氧化物膜蝕刻步驟中’藉由將來自 噴嘴之該蝕刻劑注入在繞著該晶圓之中心旋轉之該晶圓的 後表面上,而執行該單晶圓蝕刻。 9 · 一種S IΜ Ο X晶圓,係使用如申請專利範圍第1至8項 © 任一項所述之製造方法來製造。 -28-
TW097132923A 2007-08-28 2008-08-28 SIMOX wafer manufacturing method and SIMOX wafer TW200933733A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007220943A JP2009054837A (ja) 2007-08-28 2007-08-28 Simoxウェーハ製造方法およびsimoxウェーハ

Publications (1)

Publication Number Publication Date
TW200933733A true TW200933733A (en) 2009-08-01

Family

ID=40384623

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097132923A TW200933733A (en) 2007-08-28 2008-08-28 SIMOX wafer manufacturing method and SIMOX wafer

Country Status (5)

Country Link
US (1) US20090057811A1 (zh)
JP (1) JP2009054837A (zh)
KR (1) KR20090023200A (zh)
DE (1) DE102008044649A1 (zh)
TW (1) TW200933733A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611568B (zh) * 2014-06-17 2018-01-11 Shin Etsu Handotai Co Ltd 絕緣體上矽晶圓的製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010015774A (ja) * 2008-07-02 2010-01-21 Sumco Corp イオン注入装置
JP2010034128A (ja) * 2008-07-25 2010-02-12 Sumco Corp ウェーハの製造方法及び該方法により得られたウェーハ
JP2010040601A (ja) * 2008-07-31 2010-02-18 Sumco Corp 半導体ウェーハのエッチング装置及びエッチング方法
US8030183B2 (en) * 2008-09-08 2011-10-04 Sumco Corporation Method for reducing crystal defect of SIMOX wafer and SIMOX wafer
JP2010199569A (ja) * 2009-02-02 2010-09-09 Sumco Corp Simoxウェーハの製造方法
JP2011029618A (ja) * 2009-06-25 2011-02-10 Sumco Corp Simoxウェーハの製造方法、simoxウェーハ
FR2955697B1 (fr) * 2010-01-25 2012-09-28 Soitec Silicon Insulator Technologies Procede de recuit d'une structure
JP6098741B2 (ja) * 2010-12-28 2017-03-22 セントラル硝子株式会社 ウェハの洗浄方法
JP7261684B2 (ja) * 2019-07-30 2023-04-20 住友化学株式会社 構造体の製造方法
JP7261685B2 (ja) * 2019-07-30 2023-04-20 住友化学株式会社 構造体の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930643A (en) * 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
US6835633B2 (en) * 2002-07-24 2004-12-28 International Business Machines Corporation SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
JP4075602B2 (ja) 2002-12-17 2008-04-16 株式会社Sumco Simoxウェーハの製造方法及びsimoxウェーハ
KR101151458B1 (ko) * 2005-02-28 2012-06-01 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JP4876442B2 (ja) 2005-06-13 2012-02-15 株式会社Sumco Simoxウェーハの製造方法およびsimoxウェーハ
JP2007005563A (ja) * 2005-06-23 2007-01-11 Sumco Corp Simoxウェーハの製造方法
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
JP4793014B2 (ja) 2006-02-17 2011-10-12 大日本印刷株式会社 受動素子内蔵配線基板およびその製造方法
JP5239183B2 (ja) * 2007-03-20 2013-07-17 株式会社Sumco Soiウェーハ及びその製造方法
JP5261960B2 (ja) * 2007-04-03 2013-08-14 株式会社Sumco 半導体基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611568B (zh) * 2014-06-17 2018-01-11 Shin Etsu Handotai Co Ltd 絕緣體上矽晶圓的製造方法
US9953860B2 (en) 2014-06-17 2018-04-24 Shin-Etsu Handotai Co., Ltd. Method of manufacturing SOI wafer

Also Published As

Publication number Publication date
KR20090023200A (ko) 2009-03-04
DE102008044649A1 (de) 2009-04-02
US20090057811A1 (en) 2009-03-05
JP2009054837A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
TW200933733A (en) SIMOX wafer manufacturing method and SIMOX wafer
JP4331593B2 (ja) 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
JP4730581B2 (ja) 貼り合わせウェーハの製造方法
US9240344B2 (en) Method for manufacturing SOI wafer
KR100776381B1 (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
WO2005074033A1 (ja) Soiウェーハの製造方法
WO2001028000A1 (fr) Procede de fabrication d'une tranche de soi, et tranche de soi
JP4442560B2 (ja) Soiウエーハの製造方法
TW200913128A (en) Method for manufacturing SOI wafer
TW200822199A (en) Method for producing bonded wafer
TW200947530A (en) Method for producing bonded wafer
TWI355711B (en) Method of producing simox wafer
CN101241835A (zh) 贴合晶片的制造方法
JP2015177150A (ja) 貼り合わせウェーハの製造方法
JP5540919B2 (ja) 炭化珪素半導体の洗浄方法
TW200931541A (en) Method of manufacturing laminated wafer
JP2007500435A (ja) 共注入と熱アニールによって特性の改善された薄層を得るための方法
JP5458525B2 (ja) Soiウェーハの製造方法
WO2003079447A1 (fr) Procede de production de plaquettes par collage
JP2010027959A (ja) 高抵抗simoxウェーハの製造方法
JP2004281805A (ja) 半導体ウェーハの平坦化処理方法
JP5051949B2 (ja) 半導体装置の作製方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP2004214399A (ja) 半導体基板の製造方法およびウェーハ剥離熱処理装置
KR20050013398A (ko) 실리콘 단결정 웨이퍼 및 soi 웨이퍼의 제조방법