DE102008044649A1 - Herstellungsverfahren für SIMOX-Wafer und SIMOX-Wafer - Google Patents

Herstellungsverfahren für SIMOX-Wafer und SIMOX-Wafer Download PDF

Info

Publication number
DE102008044649A1
DE102008044649A1 DE102008044649A DE102008044649A DE102008044649A1 DE 102008044649 A1 DE102008044649 A1 DE 102008044649A1 DE 102008044649 A DE102008044649 A DE 102008044649A DE 102008044649 A DE102008044649 A DE 102008044649A DE 102008044649 A1 DE102008044649 A1 DE 102008044649A1
Authority
DE
Germany
Prior art keywords
oxide film
wafer
film etching
etching step
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008044649A
Other languages
English (en)
Inventor
Yoshio Murakami
Kenji Okita
Tomoyuki Hora
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of DE102008044649A1 publication Critical patent/DE102008044649A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

Herstellungsverfahren für einen SIMOX-Wafer, welches in der Lage ist, Ätzbedingungen bereitzustellen, mit denen der Verbreitung von Oberflächendefekten (Divots) vorgebeugt wird. Das Verfahren umfasst ein Sauerstoffimplantierungsverfahren (S01) und einen Hochtemperatur-Temperschritt (S04) zur Bildung einer BOX-Schicht W4, ein Oxidfilätzverfahren der Vorderseitenoberfläche (S16) zur Behandlung einer Vorderseitenoberfläche WS1 des Wafers in einem Bereich, in welchem Sauerstoff implantiert ist, und ein Oxidfilmätzverfahen der Rückseitenoberfläche (S15) zur Behandlung einer Rückseitenoberfläche WS2 des Wafers, und die Oxidfilmätzbedingungen in den Oxidfilmätzverfahren der Vorder- und Rückseite werden auf verschiedene Weise kontrolliert.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für einen SIMOX-(Silicon Implantation of Oxygen)-Wafer und einen SIMOX-Wafer und insbesondere eine für einen SIMOX-Wafer, welcher gegenwärtig in hohen Stückzahlen produziert und verwendet wird, anwendbare Technik, ebenso wie einen SOI vom Attachment-Typ als Dünnfilm-SOI-(Silicon an Insulator)-Wafer mit eingebettetem Oxidfilm zur Bildung einer Hochgeschwindigkeits-SOI-Vorrichtung mit niedrigem Stromverbrauch.
  • Die Priorität der japanischen Patentanmeldung Nr. 2007-220943 , eingereicht am 28. August 2007, wird beansprucht, und der Inhalt derselben soll durch Bezugnahme hierin expressis verbis mitaufgenommen werden.
  • Beschreibung des Stands der Technik
  • Ein SIMOX-Wafer, wie er in den japanischen Patent-Publikationen Nrn. 2004-200291 , 2006-351632 und 2007-5563 beschrieben ist, ist bekannt, und besitzt eine hervorragende Einheitlichkeit in der Filmdicke einer SOI-Schicht.
  • Im SIMOX-Wafer kann die SOI-Schicht mit einer Dicke von 0,4 μm oder weniger gebildet werden, möglicherweise bis zu etwa 0,1 μm oder sogar geringer. Insbesondere wird eine SOI-Schicht mit einer Dicke von 0,02 μm oder weniger weithin verwendet, um einen MOS-LSI vom Fully-Depletion-Typ zu bilden. In diesem Fall ist, da die Dicke der SOI-Schicht zu einer Schwellenspannung beim MOSFET-Betrieb proportional ist, die Einheitlichkeit der Dicke der SOI-Schicht ein wichtiger Faktor bei der Herstellung einer Hochleistungsvorrichtung mit hoher Ausbeute. Von diesem Standpunkt aus wird erwartet, dass ein SIMOX-Wafer mit hervorragender Einheitlichkeit in der Dicke der SOI-Schicht ein Substrat der nächsten Generation von MOSFETs ist.
  • Es ist herkömmlicherweise bekannt, dass ein SIMOX-Wafer zwei Arten von SIMOX umfasst, d. h. einen Hochdosis-SIMOX mit hoher Sauerstoffimplantierungsdosis und einen Niedrigdosis-SIMOX, der eine Sauerstoffimplantierungsdosis besitzt, die um eine Ziffer bzw. Stelle geringer ist als die hohe Sauerstoffimplantierungsdosis, und der zur Bildung eines eingebetteten Schichtfilms unter Verwendung einer ITOX (Internal Oxidation)-Technik verwendet wird, bei welcher nachfolgend ein Tempervorgang unter hoher Sauerstoffatmosphäre ausgeführt wird. Zusätzlich dazu wurde in den letzten Jahren ein MLD-(Modified Low Dose)-Verfahren entwickelt, das die Bildung einer amorphen Schicht in einem Niedrigdosis-SIMOX durch Ausführen eines letzten Implantierungsverfahrens mit geringer Dosis um etwa Raumtemperatur und die Bildung einer BOX bei niedriger Dosis für die Massenproduktion ermöglicht.
  • Ein Hochdosis-SIMOX wird typischerweise einem Verfahren unterworfen, in welchem O+-Ionen bei einer Implantierungsenergie von 150 keV, einer Implantierungsdosis von 1,5 × 1018 cm–2 oder mehr, und einer Substrattemperatur von 500°C implantiert werden, und das Tempern wird bei 1300°C oder höher für 4 bis 8 Stunden unter einer Argon- oder Stickstoffatmosphäre einschließlich 0,5 bis 2% Sauerstoff ausgeführt.
  • Dieses Verfahren weist die Probleme einer sehr langen Implantierungszeit, eines geringen Durchsatzes, einer sehr hohen SOI-Schicht-Dislokationsdichte von 1 × 105 cm–2 bis 1 × 1017 cm–2, etc. auf (vgl. K. Izumi et al. Electron. Lett. (UK) Bd. 14 (1978) S. 593).
  • Zum Zweck der Überwindung dieser Probleme wird ein Niedrigdosis-SIMOX typischerweise einem Verfahren unterworfen, in welchem eine Implantierung bei einer Implantierungsenergie von 150 keV oder höher, einer Implantierungsdosis von 4 × 1017 cm–2 bis 1 × 1017 cm–2 und einer Substrattemperatur von 400°C bis 600°C durchgeführt wird, und es wird ein Tempern bei 1300°C oder höher unter einer Argonatmosphäre einschließlich 30 bis 60% Sauerstoff ausgeführt, wodurch eine BOX-Schicht durch interne Oxidation (ITOX) unter Verwendung von Sauerstoff beim Tempern dick gemacht wird, und somit eine signifikante Verbesserung der Qualität erreicht wird (vgl. Nakashima et al. Proc. IEEE int. SOI Conf. (1994) S. 71–72).
  • Zusätzlich dazu ist als eine verbesserte Version des Niedrigdosis-SIMOX ein MLD-(Modified Low Dose)-Verfahren vorgeschlagen worden, in welchem eine Implantierung bei Raumtemperatur bei einer um eine Ziffer („by one digit") geringere Dosis als der Dosis beim Niedrigdosis-SIMOX ausgeführt wird, wobei eine amorphe Schicht auf einer Oberfläche nach einem herkömmlichen Verfahren des Implantierens von Sauerstoff bei hoher Temperatur (400°C bis 650°C) gebildet wird.
  • Gemäß diesem Verfahren wird das kontinuierliche BOX-Wachstum in einem breiten Niedrigdosis-Bereich von 1,5 × 1017 cm–2 bis 6 × 1017 cm–2 möglich, und die interne Oxidation wird ebenso bei der 1,5-fachen Geschwindigkeit des herkömmlichen ITOX in einem nachfolgenden ITOX-Verfahren möglich. Als ein Ergebnis kommt der BOX-Oxidfilm (BOX-Schicht) einer thermischen Oxidschicht sehr nahe, wodurch die Qualität signifikant verbessert wird.
  • Typischerweise ist es beim MLD-Verfahren üblich, das Tempern 5 bis 10 Stunden unter einer Argonatmosphäre einschließlich 0,5 bis 2% Sauerstoff nach dem ITOX-Verfahren auszuführen, um die Sauerstoffmenge in einer SOI-Schicht zu verringern (vgl. O. W. Holland et al. Appl. Phys. Lett. (USA) Bd. 69 (1996) S. 574 und U.S. Patent Nr. 5930643 ).
  • Mit anderen Worten wird, wie in 3 gezeigt, ein MLD-SIMOX-Wafer herkömmlicherweise durch ein Sauerstoffimplantierungsverfahren (S01), ein HF-Ätzverfahren (S02), ein Reinigungsverfahren (S03), ein Hochtemperatur-Temperverfahren (S04), ein Oxidfilmätzverfahren (S05), ein SOI-Schichtdicke-Messverfahren (S07) und ein Reinigungsverfahren (S08) hergestellt.
  • Das Hochtemperatur-Temperverfahren (S04) des SOI-Wafers wird bei einer Temperatur von 1300°C oder höher unter einer Argonatmosphäre, die Sauerstoff umfasst, durchgeführt. Zusätzlich wird ein vertikaler Ofen verwendet, um ein Rutschen zu unterdrücken („to suppress slips").
  • Ein beim Hochtemperatur-Temperverfahren (S04) verwendeter Temperofen besitzt eine hohe Sauberkeit durch ausreichendes Reinigen und Erhitzen des Temperofens vor der Verwendung, es besitzt jedoch mit zunehmender Anzahl der Temperdurchgänge dieser Temperofen das Problem des unvermeidbaren Anhaftens von Teilchen aus einem Rohr, einem Schiffchen („boat"), einer Klemme („jig") und so weiter. Zusätzlich dazu haften jetzt ein paar Partikel an der Rückseite, da die hintere Seite bzw. Rückseite des Temperofens eine Haltevorrichtung berührt. Die Partikel in Berührung mit der Haltevorrichtung sind 1 μm bis 5 μm groß oder größer, und es ist bekannt, dass dies relativ groß ist. Demgemäß werden an einem Wafer haftende Partikel simultan beim Oxidfilmätzverfahren (S05) entfernt.
  • Wird ein im Hochtemperatur-Temperverfahren (S04) gebildeter Oxidfilm im Oxidfilmätzverfahren (S05) entfernt, so behandelt das Oxidfilmätzverfahren (S05) die Vorder- und Rückseitenoberfläche des Wafers simultan unter einer herkömmlichen Überätzbedingung („over etch condition") von 20% bezüglich einem HF-basierten Ätzmittel. Jedoch besteht unter der herkömmlichen Bedingung, selbst wenn der Oxidfilm auf der Rückseitenoberfläche des Wafers genügend geätzt wird, das Problem der unzureichenden Entfernung von Partikeln von der Vorderseitenoberfläche des Wafers.
  • Zusätzlich dazu besitzt unter der obigen herkömmlichen Bedingung das Oxidfilmätzverfahren (S05) das Problem der unzureichenden Ätzung des Oxidfilms in der Rückseitenoberfläche des Wafers.
  • Bei der Überwindung dieser Probleme ergibt sich das zusätzliche Problem der signifikanten Größenzunahme von nicht wenigen Oberflächendefekten (kleinen Stücken bzw. Divots) auf dem SOI-Wafer aufgrund der langen HF-Ätzzeit, obwohl das Ätzen unter den strengen Bedingungen von langer Dauer und hoher Konzentration von HF durchgeführt wird, um so Partikel von den Vorder- und Rückseitenoberflächen zu entfernen.
  • Zusätzlich dazu wird die BOX-Schicht durch das HF-Ätzen unter den strengen Bedingungen geschmolzen, da die Oberflächendefekte der erhöhten Größe von der Waferoberfläche zu einer BOX-Schicht in deren Tiefenrichtung reichen, was zu einer weiteren Zunahme der Defektgröße führt, und schlimmstenfalls zu einem nutzlosen SIMOX-Wafer.
  • Angesichts der obigen Umstände ist es eine Aufgabe der Erfindung, ein Verfahren zur Herstellung eines SIMOX-Wafers bereitzustellen, welches in der Lage ist, optimale Ätzbedingungen bereitzustellen, um die vollständige Entfernung von Partikeln von einer Rückseitenoberfläche des Wafers zu erlauben, und um der Verbreitung von Oberflächendefekten (Divots) auf dem Wafer in einem Oxidfilmätzverfahren nach Hochtemperatur-Tempern bei der Herstellung des SIMOX-Wafers vorzubeugen, sodass sowohl die Vorder- und Rückseitenoberflächen des Wafers wenige Partikel von 0,1 μm bis 5 μm aufweisen, die Größe der Oberflächendefekte (Divots) 1 μm oder weniger beträgt, und die Anzahl an Oberflächendefekten 10 oder weniger beträgt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Um die obige Aufgabe zu lösen, wird gemäß einem Aspekt der Erfindung ein Verfahren zur Herstellung eines SIMOX-Wafers bereitgestellt. Dieses Verfahren umfasst einen Sauerstoffimplantierungsschritt und einen Hochtemperatur-Temperschritt zur Bildung einer BOX-Schicht, sowie einen Oxidfilmätzschritt nach dem Hochtemperatur-Temperschritt, wobei der Oxidfilmätzschritt einen Oxidfilmätzschritt der Vor derseitenoberfläche umfasst, wobei eine Vorderoberfläche des Wafers in einem Bereich behandelt wird, in welchem Sauerstoff implantiert wird, und einen Oxidfilmätzschritt der Rückseitenoberfläche, wobei eine Rückseitenoberfläche des Wafers behandelt wird, und wobei die Oxidfilmätzbedingungen des Oxidfilmätzschritts der Vorder- und Rückseite unterschiedlich kontrolliert werden.
  • Vorzugsweise wird in der vorliegenden Erfindung der Oxidfilmätzschritt mit einem HF-basierten Ätzmittel ausgeführt und es werden die Ätzdauer, die Ätztemperatur und die Ätzmittelkonzentration für die Vorder- und Rückseitenoberflächen unabhängig eingestellt.
  • Vorzugsweise können bei den Oxidfilmätzschritten der vorliegenden Erfindung die Oxidfilmätzbedingungen des Oxidfilmätzschritts der Vorderseitenoberfläche weniger strikt bzw. schwächer gewählt werden, als die Oxidfilmätzbedingungen des Oxidfilmätzschritts der Rückseitenoberfläche.
  • Vorzugsweise wird in der vorliegenden Erfindung im Oxidfilmätzschritt der Oxidfilmätzschritt der Vorderseitenoberfläche nach dem Oxidfilmätzschritt der Rückseitenoberfläche ausgeführt, und der Oxidfilmätzschritt der Rückseitenoberfläche kann mit einem Einzelwaferätzen („single wafer etching") ausgeführt werden, um lediglich die Rückseitenoberfläche des Wafers zu behandeln.
  • Vorzugsweise behandelt der Oxidfilmätzschritt der Vorderseitenoberfläche nur die Vorderseitenoberfläche des Wafers, oder sowohl die Vorder- als auch die Rückseitenoberfläche des Wafers.
  • Vorzugsweise wird im Oxidfilmätzschritt der vorliegenden Erfindung eine Scheuerreinigung oder eine Ultraschallreinigung verwendet, um die Effizienz der Entfernung von Partikeln zusätzlich zum HF-Ätzen zu erhöhen.
  • Vorzugsweise kann im Oxidfilmätzschritt der Rückseitenoberfläche die Vorderseitenoberfläche des Wafers vom Ätzmit tel durch Ausstoßen von Luft, Stickstoff (N2) oder reinem Wasser auf die Vorderseitenoberfläche geschützt werden.
  • Vorzugsweise wird im Oxidfilmätzschritt der Rückseitenoberfläche das Einzelwaferätzen ausgeführt durch Ausstoßen des Ätzmittels aus einer Düse auf die Rückseitenoberfläche des Wafers, der um das Zentrum des Wafers rotiert.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein SIMOX-Wafer bereitgestellt, hergestellt unter Verwendung eines der oben beschriebenen Herstellungsverfahren.
  • Im Verfahren der Herstellung eines SIMOX-Wafers der vorliegenden Erfindung umfasst das Verfahren einen Sauerstoffimplantierungsschritt und einen Hochtemperatur-Temperschritt zur Bildung einer BOX-Schicht, und einen Oxidfilmätzschritt nach dem Hochtemperatur-Temperschritt, da der Oxidfilmätzschritt einen Oxidfilmätzschritt der Vorderseitenoberfläche zur Behandlung einer Vorderseitenoberfläche des Wafers in einem Bereich, in welchem Sauerstoff implantiert wird, und einen Oxidfilmätzschritt der Rückseitenoberfläche zur Behandlung einer Rückseitenoberfläche des Wafers umfasst, und die Oxidfilmätzbedingungen in den Oxidfilmätzschritten der Vorder- und Rückseite werden unterschiedlich eingestellt, die Oxidfilmätzbedingungen der Vorder- und Rückseitenoberflächen können unabhängig im Oxidfilmätzschritt nach dem Hochtemperatur-Temperschritt optimiert werden, was zu einer Verringerung der Partikel der Vorder- und Rückseitenoberflächen des SOI-Wafers führen kann.
  • In der vorliegenden Erfindung können, da der Oxidfilmätzschritt mit einem HF-basierten Ätzmittel ausgeführt wird und die Ätzzeit bzw. Ätzdauer, die Ätztemperatur und die Ätzmittelkonzentration für die Vorder- und Rückseitenoberflächen unabhängig eingestellt werden, die Vorder- und Rückseitenoberflächen, bei denen eine verschiedenartige Behandlung im Oxidfilmätzschritt erforderlich ist, da die Vorder- und Rückseitenoberflächen verschiedene Zustände bezüglich Partikeln und Oberflächendefekten (Divots) haben, mit den entsprechen den Oxidfilmätzbedingungen behandelt werden, wobei es möglich wird, einen SIMOX-Wafer mit Vorder- und Rückseitenoberfläche, die wenig Partikel und eine geringer Zunahme der Größe der Oberflächendefekte aufweisen, herzustellen.
  • Im Oxidfilmätzschritt der vorliegenden Erfindung ist es möglich, Oxidfilme der Vorder- und Rückseitenoberflächen vollständig abzuätzen, Oberflächenpartikel vollständig zu entfernen und der Verbreitung von Oberflächendefekten (Divots) vorzubeugen, da die Oxidfilmätzbedingungen des Oxidfilmätzschritts der Vorderseitenoberfläche schwächer sind als die Oxidfilmätzbedingungen des Ätzschritts der Rückseitenoberfläche, wodurch es möglich wird, einen SIMOX-Wafer mit passenden Eigenschaften bereitzustellen.
  • Insbesondere wird der Oxidfilmätzschritt der Rückseitenoberfläche unter Oxidfilmätzbedingungen von 40 bis 60% HF, vorzugsweise 49% HF, 40 bis 70°C, vorzugsweise 60°C, und 3 bis 5 min, vorzugsweise 3 min ausgeführt, während der Oxidfilmätzschritt der Vorderseitenoberfläche unter Oxidfilmätzbedingungen von 20 bis 49% HF, vorzugsweise 49% HF, 25 bis 70°C, vorzugsweise 60°C und 0,5 bis 30 min, vorzugsweise 1 min ausgeführt wird. Im bevorzugten Fall kann dem Durchsatz der Vorrang gegeben werden („can be given to priority"). Insbesondere wird es bevorzugt, dass im Hinblick auf die Ätzmittelkonzentration die Oxidfilmätzbedingungen im Ätzschritt der Vorderseitenoberfläche schwächer sind als die Oxidfilmätzbedingungen im Oxidfilmätzschritt der Rückseitenoberfläche. Es wird bevorzugt, dass bezüglich der Behandlungstemperatur die Oxidfilmätzbedingungen im Oxidfilmätzschritt der Vorderseitenoberfläche schwächer sind als die Oxidfilmätzbedingungen des Oxidfilmätzschritts der Rückseitenoberfläche.
  • Im Oxidfilmätzschritt der vorliegenden Erfindung wird, da der Oxidfilmätzschritt der Vorderseitenoberfläche nach dem Oxidfilmätzschritt der Rückseitenoberfläche ausgeführt wird, und der Oxidfilmätzschritt der Rückseitenoberfläche mit einem Einzelwaferätzen ausgeführt wird, um lediglich die Rücksei tenoberfläche des Wafers zu behandeln, ein nachteiliger Effekt des Ätzmittels auf die Wafer-Vorderseitenoberfläche im Oxidfilmätzschritt der Rückseitenoberfläche verringert, und daher können das Oxidfilmätzen und die Partikelentfernung der Wafer-Vorderseitenoberfläche, die durch das Ätzmittel stark beeinflusst werden, in geeigneter Weise im Oxidfilmätzschritt der Vorderseitenoberfläche ausgeführt werden. Es wird ebenfalls möglich, den Oxidfilm abzuätzen durch Ätzen der Wafer-Vorderseitenoberfläche gemäß den optimalen Ätzbedingungen, um der Verbreitung von Oberflächendefekten (Divots) vorzubeugen. Dies ist der Fall, da keine Probleme bestehen, selbst wenn die Waferrückseitenoberfläche zusätzlich simultan mit der Wafer-Vorderseitenoberfläche im Oxidfilmätzschritt der Vorderseitenoberfläche geätzt wird, obwohl die Wafer-Vorderseitenoberfläche wie im Oxidfilmätzschritt der Rückseitenoberfläche („like the rear surface oxide film etching step") behandelt werden kann.
  • Im Oxidfilmätzschritt der vorliegenden Erfindung ist es möglich, da zusätzlich zum HF-Ätzen eine Scheuerreinigung oder Ultraschallreinigung verwendet wird, um die Effizienz der Entfernung von Partikeln zu erhöhen, Oxidpartikel mit einer Maximalgröße von 5 μm, die dazu neigen, dass sie an der Waferrückseitenoberfläche in Kontakt mit der Haltevorrichtung der Tempervorrichtung im Hochtemperatur-Temperschritt haften, zu entfernen, und es ist möglich, Partikel von der Wafer-Vorderseitenoberfläche mit Ätzbedingungen verlässlich zu entfernen, um der Verbreitung von Oberflächendefekten (Divots) vorzubeugen.
  • Zusätzlich dazu wird im Oxidfilmätzschritt der Rückseitenoberfläche einem nachteiligen Effekt des Ätzmittels auf die Wafer-Vorderseitenoberfläche im Oxidfilmätzschritt der Rückseitenoberfläche vorgebeugt, da die Vorderseitenoberfläche des Wafers vor Ätzmittel durch den Ausstoß von Luft, Stickstoff (N2) oder reinem Wasser auf die Vorderseitenoberfläche geschützt wird. Daher kann lediglich die Rückseiten oberfläche verlässlich behandelt werden, und es wird möglich, die optimale Ätzbehandlung auszuführen, um der Verbreitung von Oberflächendefekten (Divots) im Oxidfilmätzschritt der Vorderseitenoberfläche vorzubeugen.
  • Zusätzlich dazu kann beim Oxidfilmätzschritt der Rückseitenoberfläche der Oxidfilmätzschritt der Rückseitenoberfläche zuerst ausgeführt werden unter Verwendung einer Einzelwafer-Einzelseitenätzvorrichtung vom Chargentyp bzw. Batch-Typ, und anschließend kann der Oxidfilmätzschritt der Vorderseitenoberfläche ausgeführt werden unter Verwendung einer Einzelwafer-Einzelseiten- oder -Doppelseitenätzvorrichtung, da das Einzelwaferätzen ausgeführt wird durch Ausstoßen des Ätzmittels aus einer Düse auf die Rückseitenoberfläche des um das Zentrum des Wafers rotierenden Wafers ausgeführt wird. Dadurch ist es möglich, eine der Wafervorder- und -rückseitenoberflächen ohne jeglichen Effekt des Ätzmittels auf die jeweilige Wafervorder- und -rückseitenoberfläche zu behandeln, und es ist möglich, den Durchsatz präzise zu kontrollieren, wie z. B. der Ätzmarge im Oxidfilmätzen.
  • Hier umfasst das Einzelwaferätzen die durch die folgende Apparatur bzw. Vorrichtung durchgeführten folgenden Verfahren.
    • (1) Ein Einzelwaferätzverfahren, wobei mindestens eine Oberfläche eines Wafers, erhalten durch Schneiden eines Halbleiteringots bzw. -barrens geätzt wird, wobei eine Ätzmarge an jedem Punkt einer Ebene der Waferoberfläche kontrolliert wird durch Ausstoßen einer Ätzlösung auf die Waferoberfläche in Rotation und Kontrollieren bzw. Einstellen der Flussgeschwindigkeit und des Flusses der Ätzlösung an jedem Punkt in der Ebene der Waferoberfläche.
    • (2) Einzelwaferätzverfahren gemäß obigem Punkt (1), wobei die Flussgeschwindigkeit und der Fluss der Ätzlösung an jedem Punkt in der Ebene der Waferoberfläche kontrolliert wird durch Einstellen eines oder mehrerer aus dem Rotationszustand des Wafers, der Zusammensetzung der Ätzlösung, der Viskosität der Ätzlösung, des Ausstoßzustands der Ätzlösung, der Ausstoßposition und dem Bewegungszustand der Ausstoßposition der Ätzlösung, Ausstoßzeit der Ätzlösung und dem Durchmesser des Wafers.
    • (3) Einzelwaferätzverfahren gemäß einem der obigen Punkte (1) oder (2), wobei die Ätzlösung eine Säureätzlösung ist.
    • (4) Einzelwaferätzvorrichtung zum Durchführen eines Einzelwaferätzverfahrens gemäß einem beliebigen der obigen Punkte (1) bis (3), umfassend: Vorrichtung zur Rotation des Wafers, Vorrichtung zum Zuspeisen der Ätzlösung, welche die Ätzlösung zuführt, eine Düse, die die Ätzlösung auf den Wafer ausstößt, und eine Vorrichtung zur Kontrolle des Ausstoßes, die den Ausstoßzustand der Ätzlösung aus der Düse einstellt bzw. kontrolliert.
    • (5) Einzelwaferätzvorrichtung gemäß obigem Punkt (4), wobei die Vorrichtung zur Kontrolle des Ausstoßes eine Düsenpositionskontrollvorrichtung umfasst, welche die Ausstoßposition der Ätzlösung aus der Düse im Bezug auf den Wafer festlegt.
    • (6) Einzelwaferätzvorrichtung gemäß obigem Punkt (4), wobei die Ausstoßkontrollvorrichtung eine Ausstoßzustandskontrollvorrichtung umfasst, die den Ausstoßzustand der Ätzlösung aus der Düse im Hinblick auf die vorbestimmten Punkte auf der Waferoberfläche festlegt.
    • (7) Halbleiterwafer, der oberflächenbehandelt ist durch ein Einzelwaferätzverfahren gemäß einem beliebigen der obigen Punkte (1) bis (3) oder eine Einzelwaferätzvorrichtung gemäß einem beliebigen der obigen Punkte (4) bis (6).
  • Vorzugsweise wird der SIMOX-Wafer der vorliegenden Erfindung durch eines der oben beschriebenen Herstellungsverfahren hergestellt.
  • Gemäß der vorliegenden Erfindung können die Oxidfilmätzbedingungen der Vorder- und Rückseitenoberflächen unabhängig im Oxidfilmätzschritt nach dem Hochtemperatur-Temperschritt optimiert werden, da die Oxidfilmätzbedingungen in den Oxidfilmätzschritten der Vorder- und Rückseitenoberfläche auf unterschiedliche Weise eingestellt bzw. kontrolliert werden können, was zu einer Verringerung von Partikeln auf den Vorder- und Rückseitenoberflächen des SOI-Wafers führen kann.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Flussschema, welches ein Verfahren zur Herstellung eines SIMOX-Wafers gemäß einer Ausführungsform der vorliegenden Erfindung illustriert.
  • 2A bis 2D sind Seitenquerschnittsansichten, die einen Wafer in einem Verfahren der Herstellung eines SIMOX-Wafers gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
  • 3 ist ein Flussschema, das ein konventionelles Verfahren zur Herstellung eines SIMOX-Wafers illustriert.
  • 4 ist eine Tabelle, die die Ergebnisse einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 5 ist eine schematische Ansicht, die eine Einzelwaferätzvorrichtung zum Ausführen eines Ätzvorgangs in einem Oxidfilmätzverfahren für die Rückseitenoberfläche gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • GENAU BESCHREIBUNG DER ERFINDUNG
  • Während bevorzugte Ausführungsformen der Erfindung im Folgenden beschrieben und illustriert werden, sollte es verstanden werden, dass diese lediglich beispielhaft für die Erfindung sind und nicht als einschränkend angesehen werden sollen. Hinzufügungen, Auslassungen, Ersetzungen und andere Modifikationen können vorgenommen werden, ohne den Sinn oder Schutzumfang der vorliegenden Erfindung zu verlassen. Demgemäß soll die Erfindung nicht als durch die vorhergehende Beschreibung eingeschränkt angesehen werden, sie wird lediglich durch den Schutzbereich der angefügten Ansprüche begrenzt.
  • Im Folgenden wird eine beispielhafte Ausführungsform der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben werden. 1 ist ein Flussschema, welches ein Verfahren zur Herstellung eines SIMOX-Wafers gemäß einer Ausführungsform der vorliegenden Erfindung illustriert, und 2A bis 2D sind Seitenquerschnittsansichten, die einen Wafer während des Verfahrens der Herstellung eines SIMOX-Wafers zeigen. In 2A bis 2D bezeichnet das Bezugssymbol W einen Siliciumwafer (SIMOX-Wafer).
  • In dieser Ausführungsform umfasst, wie in 1 gezeigt, das Verfahren zur Herstellung eines SIMOX-Wafers ein Sauerstoffimplantierungsverfahren (S01), ein HF-Ätzverfahren (S02), ein Reinigungsverfahren (S03), ein Hochtemperatur-Temperverfahren (S04), ein Verfahren zum Oxidfilmätzen der Rückseitenoberfläche (S15), ein Verfahren zum Oxidfilmätzen der Vorderseitenoberfläche (S16), ein SOI-Schichtdicke-Messverfahren (S07) und ein Reinigungsverfahren (S08).
  • Im Sauerstoffimplantierungsverfahren (S01) wird, wie in 2A gezeigt, eine Sauerstoffschicht mit hoher Konzentration W2 und eine amorphe Schicht W3 gebildet durch Implantieren von Sauerstoffionen in einen Siliciumwafer W. Zu diesem Zeitpunkt werden die Sauerstoffionen in zwei Phasen implantiert, d. h. zum Beispiel eine erste Implantierungsphase, in welcher der Siliciumwafer W bei einer hohen Temperatur von 300°C oder höher erhitzt wird, vorzugsweise 400°C bis 650°C, und Sauerstoffionen werden bei einer Sauerstoffimplantationsenergie von 140 bis 220 keV, vorzugsweise 170 keV, und einer Dosis von 2 × 1016 cm–2 bis 4 × 1017 cm–2, bevorzugt 2,5 × 1017 cm–2, implantiert und eine zweite Implantierungsphase, in welcher Sauerstoffionen bei Raumtemperatur mit einer Sauerstoff-Implantierungsenergie von 140 bis 220 keV, vorzugsweise 160 keV, und einer Dosis von 1 × 1014 cm–2 bis 5 × 1016 cm–2, vorzugsweise 2 × 1015 cm–2, implantiert werden. Die Sauerstoffionen werden von einer Oberfläche WS1 des Siliciumwafers 1 implantiert, wobei die Sauerstoffschicht mit hoher Konzentration W2 in einem Bereich, der ein wenig in die Oberfläche WS1 reicht, gebildet wird.
  • 2A zeigt einen (Quer)Schnitt des Siliciumwafers W nachdem die Sauerstoffionen implantiert wurden, wobei Pfeile schematisch die Implantierung der Sauerstoffionen zeigen. Die erste Sauerstoffionenimplantierung erhitzt den Siliciumwafer W bei einer relativ hohen Temperatur, wobei die Sauerstoffschicht mit hoher Konzentration W2 in einem Zustand gebildet wird, in welchem die Oberfläche WS1 des Siliciumwafers W als Einkristall bzw. einzelner Kristall aufrecht erhalten wird, und die zweite Sauerstoffionenimplantierung bildet die amorphe Schicht W3 bei einer Temperatur, die geringer ist als diejenige für die erste Sauerstoffionenimplantierung.
  • Als nächstes wird im HF-Ätzverfahren (S02) der sauerstoffimplantierte Siliciumwafer W der Oberflächenbehandlung unter Behandlungsbedingungen eines HF-Ätzmittels in einer Konzentration von 1 bis 5%, einer Ätztemperatur von 10 bis 20°C und einer Ätzzeit von 1 bis 5 min unterworfen.
  • Danach wird im Reinigungsverfahren (S03) der Siliciumwafer W in einem Temperaturbereich von 40 bis 85°C unter Verwendung eines Reinigungsverfahrens wie z. B. einem SC-1-Reinigungsverfahren (Reinigung durch eine Mischung aus NH4OH/H2O2/H2O mit einem Verhältnis von 1:1:10), einem SC-2-Reinigungsverfahren (Reinigung durch eine Mischung aus HCl/H2O2/H2O), einem Reinigungsverfahren mit Schwefelsäure/Wasserstoffperoxid (Reinigung durch eine Mischung aus H2SO4/H2O2), oder einer Kombination daraus gereinigt.
  • Im HF-Ätzverfahren (S02) und dem Reinigungsvefahren (S03) kann der Siliciumwafer W in eine Behandlungslösung wie z. B. ein Ätzmittel, eine Reinigungslösung oder reines Wasser als Spüllösung eingetaucht werden.
  • 2B zeigt einen Schnitt eines nach dem Hochtemperatur-Temperverfahren erhaltenen SIMOX-Wafers.
  • Im Hochtemperatur-Temperverfahren (S04) werden eine BOX-Schicht W4 und eine SOI-Schicht W5 gebildet durch Unterwerfen des Siliciumwafers einer Hitzebehandlung bei einer Temperatur von 1300°C oder höher, vorzugsweise 1320 bis 1350°C, für 6 bis 20 Stunden unter einer Atmosphäre aus Mischgas mit einem vorbestimmten Verhältnis von Sauerstoff zu Inertgas (zum Beispiel einem Sauerstoffpartialdruckverhältnis von 2 bis 45%), was als Hitzebehandlungsatmosphäre festgelegt wird.
  • In dieser Ausführungsform wird der Siliciumwafer zuerst einer Hitzebehandlung bei einer Temperatur von 1350°C oder weniger („1350°C below"), vorzugsweise in einem Bereich von 1280 bis 1320°C, für eine vorbestimmte Zeitdauer unterworfen, und wird dann einer Zusatz-Hitzebehandlung durch Erhöhen der Behandlungstemperatur auf 1350°C oder höher und unterhalb des Schmelzpunkts von Silicium unterworfen.
  • Insbesondere wird das Temperverfahren vorzugsweise in einer Argonatmosphäre (2% Sauerstoff) bei einer Temperatur von 1350°C für 5 bis 10 Stunden nach einem ITOX-Verfahren bei 1320°C für 10 Stunden ausgeführt.
  • Durch das Temperverfahren wird Sauerstoff in der Hitzebehandlungsatmosphäre in den Siliciumwafer W eingeführt.
  • Zu diesem Zeitpunkt wird, da der Siliciumwafer W einer Hitzebehandlung unter einer Atmosphäre mit einer Sauerstoffkonzentration von 5% oder mehr unterworfen wird, ein Oxidfilm auf der Vorderseitenoberfläche W6 gebildet, wenn die Vorderseitenoberfläche WS1 des Siliciumwafers W oxidiert wird, und es wird ein Oxidfilm auf der Rückseitenoberfläche W7 gebildet, wenn die Rückseitenoberfläche WS2 des Siliciumwafers W oxidiert wird.
  • 2C zeigt einen Schnitt eines SIMOX-Wafers, erhalten nach dem Oxidfilmätzverfahren der Rückseitenoberfläche (S15).
  • Im Oxidfilmätzverfahren der Rückseitenoberfläche (S15) wird zunächst lediglich der Oxidfilm auf der Rückseitenoberfläche geätzt. Zu diesem Zeitpunkt wird der Oxidfilm auf der Rückseitenoberfläche W7 der Rückseitenoberfläche WS2 des Siliciumwafers W unter Oxidfilmätzbedingungen mit einer Ätzmittelkonzentration von 40 bis 60% HF, se 49% HF, einer Ätztem peratur von 40 bis 60°C, vorzugsweise 60°C, und einer Ätzzeit von 3 bis 5 min, vorzugsweise 3 min, abgeätzt.
  • Im Oxidfilmätzverfahren der Rückseitenoberfläche (S15) wird, um lediglich die Rückseitenoberfläche WS2 des Siliciumwafers W zu behandeln, eine Behandlungslösung auf lediglich eine Oberfläche des Wafers ausgestoßen, und eine Einzelwaferätzvorrichtung führt eine Behandlung aus, die keinen Effekt auf die gegenüberliegende Oberfläche besitzt.
  • 5 ist eine schematische Ansicht, die eine Einzelwaferätzvorrichtung zur Ausführung eines Ätzvorgangs beim Oxidfilmätzverfahren der Rückseitenoberfläche gemäß dieser Ausführungsform zeigt.
  • Eine Einzelwaferätzvorrichtung 1 umfasst eine Plattform 11, die einen Wafer W trägt, und einen Rotationsantrieb 13, wie z. B. einen Motor, der mit der Plattform durch eine Rotationsachse 12 verbunden ist, und durch Rotation die Plattform 11 durch die Rotationsachse 12 antreibt, wobei beide die Vorrichtung zur Rotation des Wafers bilden bzw. ausmachen.
  • Darüberhinaus umfasst die Einzelwaferätzvorrichtung des Weiteren Mittel zur Zufuhr der Ätzlösung 20 zum Zuspeisen einer Ätzlösung, eine Düse 31 zum Ausstoß der Ätzlösung, zugeführt von der Ätzlösungszufuhrvorrichtung 20, auf den Wafer W, eine Düsenbasis 32, die die Düse 31 beweglich trägt, und eine Führung 33, die die Position/die Bewegung der Düsenbasis 32 reguliert. Die Düsenbasis 32 und die Führung 33 bilden die Vorrichtung zur Kontrolle der Düsenposition bzw. die Düsenpositionskontrollvorrichtung 30. Die Düsenbasis 32 ist mit einem Mechanismus zum Einstellen eines Winkels der Düse 31 bezüglich der Düsenbasis 32, einem Mechanismus zum Einstellen der Höhe eines Führungsendes der Düse 31 von dem Wafer W, und einem Mechanismus zum Umschalten zwischen Ausstoß und Nichtausstoß der Ätzlösung aus der Düse 31 ausgestattet, die gemeinsam die Kontrollvorrichtung für den Ausstoßzustand 40 bilden.
  • Darüberhinaus umfasst die Einzelwaferätzvorrichtung 1 des Weiteren einen Controller bzw. eine Kontrollvorrichtung 50, der bzw. die die Rotationszahl der Rotationsantriebsquelle 13 kontrolliert, um die Rotationszahl des Wafers festzulegen, die Vorrichtung zur Zuspeisung der Ätzlösung 20, um den Zufuhrstatus der Ätzlösung zu kontrollieren, und die Kontrollvorrichtung für die Düsenposition 30 und die Kontrollvorrichtung für die Kontrolle des Ausstoßzustands 40, um den Zustand und die Position der Düse 31 festzulegen.
  • Der Controller 50 umfasst eine Bedieneinheit 51 wie z. B. eine CPU und eine Vielzahl von Speichereinheiten 52, 53, ...
  • Die Vorrichtung zur Zufuhr der Ätzlösung 20 versorgt die Düse 31 mit einer Säureätzlösung, insbesondere HF, zur Behandlung des Siliciumwafers W.
  • Bei der Düsenpositionskontrollvorrichtung 30 trägt die Führung 33 zur Regulierung der Bewegung der Düsenbasis 32 die Düsenbasis 32 derart, dass die Düse 31 in radialer Richtung des Wafers W durch das Rotationszentrum des Wafers W beweglich ist. Die Führung 33 kann konfiguriert werden, so dass sie die Düsenbasis 32 in Längsrichtung bewegt. Die Position der Düse 31 im Hinblick auf das Rotationszentrum des Wafers W kann festgelegt werden durch Bewegung der Position des Düsenbasis 32 in Längsrichtung der Führung 33. Die Düsenbasis 32 umfasst einen Mechanismus zur Bewegung bezüglich der Führung 33 in Längsrichtung.
  • Zusätzlich dazu ist ein Ende der Führung 33 so angebracht, dass es durch das Rotationszentrum des Wafers W gelangen kann, und das andere Ende davon ist rotierbar in horizontaler Richtung befestigt. Die Führung 33 kann so konfiguriert sein, dass die Düse 31 in der Ebene in Richtung des Wafers W bewegt werden kann, wenn man die Führung 33 in horizontaler Richtung rotieren lässt.
  • Die Vorrichtung zur Kontrolle des Ausstoßzustands 40 umfasst eine Vorrichtung zur Winkeleinstellung, um den Winkel der Düse 31 bezüglich der Düsenbasis 32, die mit der Düsenba sis 32 bereitgestellt wird, festzulegen, eine Vorrichtung zur Einstellung der Höhe, um die Höhe des Führungsendes der Düse 31 vom Wafer W einzustellen, und ein Paar Ventile, um zwischen den Zuständen von Ausstoß und Nichtausstoß der Ätzlösung aus der Düse 31 umzuschalten. Die Vorrichtung zur Kontrolle des Ausstoßzustands 40 kann die Zufuhr der Ätzlösung aus der Vorrichtung zur Zufuhr der Ätzlösung 20 ohne Bereitstellung eines Ventilkörpers („valve body") umschalten.
  • Im Controller 50 speichern die Speichereinheiten 52, 53, ... mindestens eine Form des Wafers W vor der Behandlung, die Position und den Ätzzustand der Düse 31, die Ausstoßmenge und den Ausstoßzustand der Ätzlösung, und eine Standardform des Wafers W, nachdem er behandelt worden ist, und die Bedieneinheit 51 berechnet die Bewegung der Düse 31 und Ausstoßzustand der Ätzlösung basierend auf den gespeicherten Daten.
  • Es besteht die Möglichkeit, dass Oxidpartikel mit einer Maximalgröße von 5 μm an der Rückseitenoberfläche WS2 im Kontakt mit dem Halter, der den Wafer W im Ofen beim Hochtemperatur-Tempern hält, anhaften. Daher wird es durch Verwendung der oben beschriebene Einzelwaferätzvorrichtung mit den Ätzbedingungen hochkonzentrierter HF und einer erhöhten Temperatur von 60°C erforderlichenfalls möglich, die Oxidpartikel lediglich von der Rückseitenoberfläche WS2 in kurzer Zeit vollständig zu entfernen. Zu diesem Zeitpunkt ist es erforderlich, dass die Vorderseitenoberfläche des Wafers vor dem Ätzen komplett geschützt wird. Zum Beispiel kann, wie oben beschrieben, bei der Einzelwaferätzvorrichtung 1 des Typs mit Zufuhr von HF auf die Rückseitenoberfläche WS2 durch die Düse die Vorderseitenoberfläche WS1 vor dem Ätzen durch Anwendung bzw. Auftragen von Luft, Stickstoff (N2) oder reinem Wasser auf die Vorderseitenoberfläche WS1 geschützt werden. Zu diesem Zeitpunkt ist es bei Verwendung von Luft oder Stickstoff möglich, eine Chemikalienlösung wiederzugewinnen, da die Konzentration der Chemikalienlösung nicht verändert wird.
  • In der Einzelwaferätzvorrichtung 1 im Oxidfilmätzverfahren der Rückseitenoberfläche (S15) können auch Scheuerreinigung und Ultraschallreinigung zusätzlich zum HF-Ätzen verwendet werden, um die Entfernungseffizienz der Partikel zu verbessern, und es kann eine HF-basierte Chemikalienlösung vollständig wiedergewonnen werden. Dies erlaubt eine Verringerung der Schmutzwasserbehandlung, eine Verringerung der Arbeitszeit, und eine Verringerung des Arbeitskostenaufwands, was einer Gesamtreduktion bei den Waferherstellungskosten führt.
  • Nach Vollendung des Ätzens des Oxidfilms W7 der Rückseitenoberfläche WS2 wird der Wafer W umgedreht und anschließend wird das Oxidfilmätzverfahren der Vorderseitenoberfläche (S16) ausgeführt, wobei ein Oxidfilm der Vorderseitenoberfläche WS1 abgeätzt wird.
  • 2D zeigt einen Schnitt eines SIMOX-Wafers, der nach dem Oxidfilmätzverfahren (S16) der Vorderseitenoberfläche erhalten wurde.
  • Beim Oxidfilmätzverfahren der Vorderseitenoberfläche (S16) werden, während der Oxidfilm WS1 in genügendem Maße abgeätzt wird, Oberflächenpartikel ausreichend entfernt. Zusätzlich dazu wird eine Behandlungsbedingung festgelegt, die schwächer („less strict") ist als die Bedingung des Oxidfilmätzens beim Oxidfilmätzverfahren der Rückseitenoberfläche (S15), sodass Oberflächendefekte (Divots) nicht verbreitert bzw. ausgeweitet werden. Insbesondere wird der Oxidfilm der Vorderseitenoberfläche W6 der Vorderseitenoberfläche WS1 des Siliciumwafers W unter Oxidfilmätzbedingungen einer Ätzmittelkonzentration von 20 bis 49% HF, vorzugsweise 49% HF, einer Ätztemperatur von 25 bis 70°C, vorzugsweise 60°C, und einer Ätzdauer von 0,5 bis 30 min, vorzugsweise 1 min, abgeätzt. Vorzugsweise kann dem Durchsatz der Vorrang gegeben werden. Insbesondere wird es bevorzugt, dass bezüglich der Ätzmittelkonzentration die Oxidfilmätzbedingung im Oxidfilmätzverfahren der Vorderseitenoberfläche (S16) schwächer ein gestellt wird als die Oxidfilmätzbedingung im Oxidfilmätzverfahren der Rückseitenoberfläche (S15). Darüberhinaus wird es bevorzugt, dass im Hinblick auf die Behandlungstemperatur die Oxidfilmätzbedingung im Oxidfilmätzverfahren (S16) der Vorderseitenoberfläche schwächer gewählt wird als die Oxidfilmätzbedingung im Oxidfilmätzverfahren der Rückseitenoberfläche (S15).
  • Im Oxidfilmätzverfahren der Vorderseitenoberfläche (S16) ist es möglich, obwohl eine Einzelwaferätzvorrichtung wie bei der Behandlung der Rückseitenoberfläche WS2 beim Oxidfilmätzverfahren der Rückseitenoberfläche (S15) verwendet werden kann, da keine Probleme auftreten, selbst wenn die Rückseitenoberfläche WS2 zusätzlich beim Oxidfilmätzverfahren der Vorderseitenoberfläche (S16) geätzt wird, eine typische Einzelwaferdoppelseiten-Ätzvorrichtung oder eine Chargen-Ätzvorrichtung des Typs, bei dem der Wafer W in ein HF-Ätzbad eingetaucht wird (Behandlungsbad, das eine Behandlungslösung enthält), zu verwenden. Wenn die Vorderseitenoberfläche WS1 übermäßig geätzt wird, so erreichen Oberflächendefekte (Divots), die im SIMOX-Wafer auftreten, die BOX-Schicht W4 von der Vorderseitenoberfläche, und somit schmilzt die BOX-Schicht W4 durch das HF-Ätzen, was zu einer Zunahme der Defektgröße führt. Diesbezüglich ist es notwendig, die optimale Behandlungszeit zu finden. Insbesondere können die HF-Konzentration, die Behandlungstemperatur und die Behandlungszeit auf 20 bis 49% HF, 25 bis 70°C bzw. 0,5 bis 30 min eingestellt werden, oder das Behandlungsausmaß an Si kann mit den selben Behandlungsbedingungen festgelegt werden. Dies erlaubt eine ausschließliche Behandlung der Vorderseitenoberfläche WS1 oder eine simultane Behandlung an sowohl der Vorder- als auch der Rückseitenoberfläche WS1 und WS2.
  • Danach wird im SOI-Schichtdicke-Messverfahren (S07) die Filmdicke der SOI-Schicht W5 unter Verwendung eines spektroskopischen Ellipsometers gemessen. Ist die Filmdicke übermäßig groß, so wird die Wafervorderseitenoberfläche WS1 mittels der oben beschriebenen Einzelwaferätzvorrichtung behandelt, um die Filmdicke der SOI-Schicht W5 einzustellen, sodass sie in einen geeigneten Bereich fällt. Ist die SOI-Schicht W5 zu dünn, so wird bestimmt, dass die SOI-Schicht W5 als Produkt ungeeignet ist, und aus dem Produktionsverfahren ausgesondert wird.
  • Schließlich wird das Reinigungsverfahren (S08) mit wählbaren Bedingungen, wie z. B. SP-1-Bedingungen wie dem Reinigungsverfahren (S03) ausgeführt. Die Bedingungen im Reinigungsverfahren (S08) können gemäß dem Standard des Wafers, der hergestellt werden soll, gewählt werden.
  • Gemäß dieser Ausführungsform werden in den Oxidfilmätzverfahren nach dem Hochtemperatur-Temperverfahren (S04) Partikel der Rückseitenoberfläche WS2 zunächst unter Verwendung der Einzelwaferätzvorrichtung 1 unter Ätzbedingungen mit einem ausreichend sichergestelltem Ätzgrad (ausreichende Zeit, hohe HF-Konzentration und hohe Temperatur) im Oxidfilmätzverfahren der Rückseitenoberfläche (S15) entfernt. Danach wird die Vorderseitenoberfläche WS1 unter Verwendung von entweder einer Einzelwaferätzvorrichtung oder einer Chargen-Ätzvorrichtung unter optimalen Ätzbedingungen, bei denen Oberflächendefekte sich nicht verbreiten, im Oxidfilmätzverfahren der Vorderseitenoberfläche (S16) geätzt. Als ein Ergebnis ist es möglich, einen SIMOX-Wafer W, dessen Vorder- und Rückseitenoberflächen WS1 und WS2 wenige Partikel aufweisen, und deren Vorderseitenoberfläche eine verringerte Größe an Oberflächendefekten aufweist, herzustellen.
  • Im Folgenden sollen experimentelle Beispiele, die die vorliegende Erfindung betreffen, beschrieben werden.
  • Die Versuchsbeispiele der Erfindung verwenden das MLD-Verfahren zum SIMOX-Verfahren, wobei ein Siliciumwafer W mit 300 mm ⌀ hergestellt wird, Sauerstoff mit einer Sauerstoffimplantierungsenergie von 170 keV und einer Dosis von 2,5 × 1017 cm–2 im Sauerstoffimplantierungsverfahren (S01) im plantiert wird, und danach Sauerstoff bei Raumtemperatur bei einer Dosis von 2 × 1015 cm–2 implantiert wird, und anschließend der Siliciumwafer W durch SP-1 gereinigt wird.
  • Danach wird das Hochtemperatur-Temperverfahren (S04) in einer Argonatmosphäre. (2% Sauerstoff) bei einer Temperatur von 1350°C für 5 bis 10 Stunden nach einem ITOX-Verfahren von 1320°C für 10 Stunden ausgeführt. Die Ergebnisse des Oxidfilmätzens danach sind in 4 gezeigt.
  • Zunächst sind im Bezug auf die Versuchsbeispiele 1 bis 5 die optimalen Bedingungen für das Ätzen der Rückseitenoberfläche im Oxidfilmätzverfahren der Rückseitenoberfläche (S15) nach der ausschließlichen Behandlung einer Rückseitenoberfläche und in Anbetracht der Verfahrensdauer bestimmt worden. Nach diesen Bedingungen werden, für Versuchsbeispiele 6 bis 10, die Bedingungen für das Ätzen der Vorderseitenoberfläche im Oxidfilmätzverfahren der Vorderseitenoberfläche (S16) optimiert. Die Partikel der Rückseitenoberfläche und die Partikel der Vorderseitenoberfläche werden als die Anzahl detektierter Partikel wiedergegeben.
  • Aus den obigen Ergebnissen kann zur Kenntnis genommen werden, dass die in Versuchsbeispiel 6 gezeigten Bedingungen optimal sind. In dieser Weise ist es durch Optimieren der Oxidfilmätzbedingungen der Vorder- und Rückseitenoberfläche unter Verwendung der Verfahren der vorliegenden Erfindung möglich, einen SIMOX-Wafer mit einer unterdrückten Größenzunahme (weniger als 1 μm) der Defekte (Divots) der Vorderseitenoberfläche und der Vorder- und Rückseitenoberfläche mit wenigen Partikeln (weniger als 10) herzustellen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2007-220943 [0002]
    • - JP 2004-200291 [0003]
    • - JP 2006-351632 [0003]
    • - JP 2007-5563 [0003]
    • - US 5930643 [0011]
  • Zitierte Nicht-Patentliteratur
    • - K. Izumi et al. Electron. Lett. (UK) Bd. 14 (1978) S. 593 [0007]
    • - Nakashima et al. Proc. IEEE int. SOI Conf. (1994) S. 71–72 [0008]
    • - O. W. Holland et al. Appl. Phys. Lett. (USA) Bd. 69 (1996) S. 574 [0011]

Claims (9)

  1. Verfahren zur Herstellung eines SIMOX-Wafers, umfassend einen Sauerstoff-Implantierungsschritt des Implantierens von O+-Ionen in den Wafer; einen Hochtemperatur-Temperschritt des Bildens einer BOX-Schicht in dem Wafer; und einen Oxidfilmätzschritt nach dem Hochtemperatur-Temperschritt, wobei der Oxidfilmätzschritt einen Oxidfilmätzschritt der Vorderseitenoberfläche zur Behandlung einer Vorderseitenoberfläche des Wafers in einem Bereich, in welchem Sauerstoff implantiert wird, und einen Oxidfilmätzschritt der Rückseitenoberfläche zur Behandlung einer Rückseitenoberfläche des Wafers umfasst, und die Oxidfilmätzbedingungen in den Oxidfilmätzschritten der Vorder- und Rückseite werden unterschiedlich kontrolliert.
  2. Verfahren zur Herstellung eines SIMOX-Wafers gemäß Anspruch 1, wobei der Oxidfilmätzschritt mit einem HF-basierten Ätzmittel ausgeführt wird, und die Ätzdauer, Ätztemperatur und Ätzmittelkonzentration für die Vorder- und Rückseitenoberfläche unabhängig eingestellt werden.
  3. Verfahren zur Herstellung eines SIMOX-Wafers gemäß Anspruch 1, wobei im Oxidfilmätzschritt die Oxidfilmätzbedingungen des Oxidfilmätzschritts der Vorderseitenoberfläche schwächer eingestellt sind als die Oxidfilmätzbedingungen des Oxidfilmätzschritts der Rückseitenoberfläche.
  4. Verfahren zur Herstellung eines SIMOX-Wafers gemäß Anspruch 1, wobei im Oxidfilmätzschritt der Oxidfilmätzschritt der Vorderseitenoberfläche ausgeführt wird nach dem Oxidfilmätzschritt der Rückseitenoberfläche, und der Oxidfilmätzschritt der Rückseitenoberfläche wird mit Einzelwaferätzen ausgeführt, um lediglich die Rückseitenoberfläche des Wafers zu behandeln.
  5. Verfahren zur Herstellung eines SIMOX-Wafers gemäß Anspruch 4, wobei der Oxidfilmätzschritt der Vorderseitenoberfläche lediglich die Vorderseitenoberfläche des Wafers, oder sowohl die Vorder- als auch Rückseitenoberfläche des Wafers behandelt.
  6. Verfahren zur Herstellung eines SIMOX-Wafers gemäß Anspruch 2, wobei im Oxidfilmätzschritt zusätzlich zum HF-Ätzen eine Scheuerreinigung oder eine Ultraschallreinigung verwendet wird, um die Effizienz der Entfernung von Partikeln zu erhöhen.
  7. Verfahren zur Herstellung eines SIMOX-Wafers gemäß Anspruch 4, wobei beim Oxidfilmätzschritt der Rückseitenoberfläche die Vorderseitenoberfläche des Wafers vor dem Ätzmittel durch Ausstoßen von Luft, Stickstoff (N2) oder reinem Wasser auf die Vorderseitenoberfläche geschützt wird.
  8. Verfahren zur Herstellung eines SIMOX-Wafers gemäß Anspruch 4, wobei beim Oxidfilmätzschritt der Rückseitenoberfläche das Einzelwaferätzen ausgeführt wird durch Ausstoßen des Ätzmittels aus einer Düse auf die Rückseitenoberfläche des Wafers, der um das Zentrum des Wafers rotiert.
  9. SIMOX-Wafer, hergestellt unter Verwendung eines Herstellungsverfahrens gemäß einem beliebigen der Ansprüche 1 bis 8.
DE102008044649A 2007-08-28 2008-08-27 Herstellungsverfahren für SIMOX-Wafer und SIMOX-Wafer Withdrawn DE102008044649A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-220943 2007-08-28
JP2007220943A JP2009054837A (ja) 2007-08-28 2007-08-28 Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ

Publications (1)

Publication Number Publication Date
DE102008044649A1 true DE102008044649A1 (de) 2009-04-02

Family

ID=40384623

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008044649A Withdrawn DE102008044649A1 (de) 2007-08-28 2008-08-27 Herstellungsverfahren für SIMOX-Wafer und SIMOX-Wafer

Country Status (5)

Country Link
US (1) US20090057811A1 (de)
JP (1) JP2009054837A (de)
KR (1) KR20090023200A (de)
DE (1) DE102008044649A1 (de)
TW (1) TW200933733A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010015774A (ja) * 2008-07-02 2010-01-21 Sumco Corp イオン注入装置
JP2010034128A (ja) * 2008-07-25 2010-02-12 Sumco Corp ウェーハの製造方法及び該方法により得られたウェーハ
JP2010040601A (ja) * 2008-07-31 2010-02-18 Sumco Corp 半導体ウェーハのエッチング装置及びエッチング方法
US8030183B2 (en) * 2008-09-08 2011-10-04 Sumco Corporation Method for reducing crystal defect of SIMOX wafer and SIMOX wafer
JP2010199569A (ja) * 2009-02-02 2010-09-09 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP2011029618A (ja) * 2009-06-25 2011-02-10 Sumco Corp Ｓｉｍｏｘウェーハの製造方法、ｓｉｍｏｘウェーハ
FR2955697B1 (fr) * 2010-01-25 2012-09-28 Soitec Silicon Insulator Technologies Procede de recuit d'une structure
JP6098741B2 (ja) * 2010-12-28 2017-03-22 セントラル硝子株式会社 ウェハの洗浄方法
JP6152829B2 (ja) * 2014-06-17 2017-06-28 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP7261685B2 (ja) * 2019-07-30 2023-04-20 住友化学株式会社 構造体の製造方法
JP7261684B2 (ja) * 2019-07-30 2023-04-20 住友化学株式会社 構造体の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930643A (en) 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
JP2004200291A (ja) 2002-12-17 2004-07-15 Sumitomo Mitsubishi Silicon Corp Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ
JP2006351632A (ja) 2005-06-13 2006-12-28 Sumco Corp Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ
JP2007005563A (ja) 2005-06-23 2007-01-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP2007220943A (ja) 2006-02-17 2007-08-30 Dainippon Printing Co Ltd 受動素子内蔵配線基板およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
US6835633B2 (en) * 2002-07-24 2004-12-28 International Business Machines Corporation SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
KR101151458B1 (ko) * 2005-02-28 2012-06-01 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
JP5239183B2 (ja) * 2007-03-20 2013-07-17 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハ及びその製造方法
JP5261960B2 (ja) * 2007-04-03 2013-08-14 株式会社Ｓｕｍｃｏ 半導体基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930643A (en) 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
JP2004200291A (ja) 2002-12-17 2004-07-15 Sumitomo Mitsubishi Silicon Corp Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ
JP2006351632A (ja) 2005-06-13 2006-12-28 Sumco Corp Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ
JP2007005563A (ja) 2005-06-23 2007-01-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP2007220943A (ja) 2006-02-17 2007-08-30 Dainippon Printing Co Ltd 受動素子内蔵配線基板およびその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
K. Izumi et al. Electron. Lett. (UK) Bd. 14 (1978) S. 593
Nakashima et al. Proc. IEEE int. SOI Conf. (1994) S. 71-72
O. W. Holland et al. Appl. Phys. Lett. (USA) Bd. 69 (1996) S. 574

Also Published As

Publication number Publication date
JP2009054837A (ja) 2009-03-12
TW200933733A (en) 2009-08-01
US20090057811A1 (en) 2009-03-05
KR20090023200A (ko) 2009-03-04

Similar Documents

Publication Publication Date Title
DE102008044649A1 (de) Herstellungsverfahren für SIMOX-Wafer und SIMOX-Wafer
DE69934271T2 (de) Verfahren zur Wiedergewinnung eines abgetrennten Wafers und zur Wiedergewinnung verwendeter Siliziumwafer
DE112019006396B4 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
DE69827051T2 (de) Vorrichtung und Verfahren zur Behandlung von Halbleiter-Plättchen
DE69629094T2 (de) Verfahren zur Herstellung eines SOI-Substrates
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102006020823B4 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE10205084B4 (de) Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
DE102009025243B4 (de) Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE69816955T2 (de) Verfahren zum Spalten
DE112014001279T5 (de) Herstellungs-Verfahren von Halbleiter-auf-Isolator-Wafern zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
DE112010003353B4 (de) Verfahren zur Herstellung von epitaktischen Siliziumwafern
DE102014215187B4 (de) Verfahren zum Bearbeiten eines geschichteten Wafers
DE112010003306B4 (de) Verfahren zur Herstellung eines epitaktischen Siliziumwafers
DE19833257C1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE69829738T2 (de) Verfahren zur Entfernung einer porösen Halbleiterzone und Verfahren zur Herstellung eines halbleitenden Substrats
CN101356622A (zh) 贴合晶片的制造方法
DE10340882B4 (de) Siliciumwafer-Reinigungsverfahren
KR20160078701A (ko) 산화물 제거용 세정 조성물 및 이를 이용한 세정 방법
DE19823904A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
DE112017007968T5 (de) Doppelseitiges polierverfahren für einen siliziumwafer
DE60315670T2 (de) Verfahren zur herstellung von substraten, insbesondere für die optik, elektronik und optoelektronik

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140301